JP6774224B2 - 固体撮像装置及び撮像システム - Google Patents

Description

本発明は、固体撮像装置及び撮像システムに関する。

非特許文献１には、フォトダイオードを含む画素を複数有する固体撮像装置において、フォトダイオードのそれぞれに対しＡＤ（Analog-to-Digital）変換回路が設けられている構成が開示されている。ＡＤ変換回路は、インバータ、リセットトランジスタ、カウンタを含む。フォトダイオードの電圧がインバータの閾値電圧を超えると出力電圧が反転するとともにフォトダイオードの電圧がリセットされる。出力信号のパルスをカウンタでカウントすることにより、入射光量に応じたデジタル信号が得られる。

後藤正英、外８名、「画素並列信号処理３次元構造ＣＭＯＳイメージセンサ」、映像情報メディア学会技術報告、２０１５年３月、Ｖｏｌ．３９、Ｎｏ．１６、ｐｐ．５−８

しかしながら、例えば、被写体が低輝度である場合、フォトダイオードの電圧が所定のＡＤ変換期間内にインバータの閾値電圧に達せず、パルスがカウントされない可能性がある。そのため、非特許文献１の固体撮像装置は、低輝度の被写体に対する階調性が不十分となる可能性がある。

本発明の目的は、低輝度の被写体に対する階調性が向上された固体撮像装置を提供することにある。

本発明の一観点によれば、光電変換により入射光に応じた信号を生成する第１光電変換部と、前記第１光電変換部から前記信号を転送する第１転送部と、前記信号が転送される入力ノードを有し、前記入力ノードの電位に応じた傾きにより電圧が時間とともに変化するランプ波を生成するランプ波生成部と、前記ランプ波の電圧と閾値電圧との大小関係の変化を検出する検出部と、前記ランプ波の電圧と前記閾値電圧との大小関係の変化を、前記検出部が検出した場合に、前記ランプ波の電圧をリセットするランプ波リセット部と、前記第１光電変換部から前記入力ノードに前記信号の転送を終了した後の所定期間に、前記ランプ波生成部による前記ランプ波の生成と、前記ランプ波リセット部による前記リセットとを繰り返すことにより、前記検出部に前記ランプ波の電圧と前記閾値電圧との大小関係の変化を繰り返し検出させる制御部と、前記所定期間に、前記検出部による前記ランプ波の電圧と前記閾値電圧との大小関係の変化の検出が繰り返された回数に対応するデジタル値を取得するデジタル値取得部と、を有する固体撮像装置が提供される。
また、本発明の他の一観点によれば、光電変換により入射光に応じた信号を生成する第１光電変換部と、前記第１光電変換部から前記信号を転送する第１転送部と、前記信号が転送される入力ノードを有し、前記入力ノードの電位に応じた傾きにより電圧が時間とともに変化するランプ波を生成するランプ波生成部と、前記ランプ波の電圧と閾値電圧との大小関係の変化を検出する検出部と、前記ランプ波の電圧と前記閾値電圧との大小関係の変化を、前記検出部が検出した場合に、前記ランプ波の電圧をリセットするランプ波リセット部と、所定期間に、前記ランプ波生成部による前記ランプ波の生成と、前記ランプ波リセット部による前記リセットとを繰り返すことにより、前記検出部に前記ランプ波の電圧と前記閾値電圧との大小関係の変化を繰り返し検出させる制御部と、前記所定期間に、前記検出部による前記ランプ波の電圧と前記閾値電圧との大小関係の変化の検出が繰り返された回数に対応するデジタル値を取得するデジタル値取得部と、を有し、前記ランプ波生成部は、前記入力ノードの電位に応じた電流を供給する第１トランジスタと、前記第１トランジスタから供給される電流により信号を蓄積し、電圧に変換する第１容量素子と、前記第１トランジスタと前記ランプ波生成部の出力ノードとの間にカスコード接続された第２トランジスタと、を有する固体撮像装置が提供される。

低輝度の被写体に対する階調性が向上された固体撮像装置が提供される。

第１実施形態に係る固体撮像装置のブロック図である。 第１実施形態に係る画素の回路図である。 第１実施形態に係るタイミングチャートである。 第１実施形態及び第２実施形態に係るランプ波生成部の回路図である。 第３実施形態に係る画素の回路図である。 第３実施形態に係るタイミングチャートである。 第３実施形態の変形例に係る画素の回路図である。 第３実施形態の変形例に係るタイミングチャートである。 第４実施形態に係る画素の回路図である。 第４実施形態及びその変形例に係るタイミングチャートである。 第５実施形態に係る固体撮像装置の積層構造の概略図である。 第５実施形態に係る画素の回路図である。 第５実施形態に係る画素の回路図である。 第５実施形態に係る画素の回路図である。 第５実施形態の変形例に係る固体撮像装置の積層構造の概略図である。 第６実施形態に係る撮像システムのブロック図である。

以下、図面を参照しつつ本発明の実施形態を説明する。各図において同一の機能を有する部分には同一の符号を付し、その説明を省略又は簡略化することがある。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態に係る固体撮像装置のブロック図である。本実施形態に係る固体撮像装置は、複数の行及び複数の列をなす２次元状に配置された複数の画素を含む画素アレイ１００と、垂直走査回路１０１と、デジタルフロントエンド回路（以下、ＤＦＥと呼ぶ）１０２と、インターフェース回路１０３を含む。画素アレイ１００は、複数の行及び複数の列をなすように配列された複数の画素を含む。垂直走査回路１０１は、画素アレイ１００の各画素に対し行ごとに制御信号を出力する。画素アレイ１００から列ごとに出力される信号はＤＦＥ１０２に入力される。ＤＦＥ１０２は、入力信号に対し、補正、並べ替え等の所定の信号処理を行って出力するデジタル信号処理回路である。インターフェース回路１０３は、固体撮像装置と外部との信号のやり取りを行うインターフェースである。図１に示されるように、インターフェース回路１０３は、例えば、差動出力を行うための複数の駆動回路を含み得る。ＤＦＥ１０２で処理が行われた信号は、インターフェース回路１０３を介して固体撮像装置が搭載される撮像システムに出力される。

図２は、画素アレイ１００内に２次元行列状に配置された画素２００の構成を示す回路図である。画素２００は、フォトダイオード（以下、ＰＤと呼ぶ）２０１、転送スイッチ２０２、フローティングディフュージョン（以下、ＦＤと呼ぶ）２０３及びＦＤリセットスイッチ２０４を有する。更に、画素２００は、ランプ波生成部２０５、ランプ波リセットスイッチ２０８、検出部２０９、カウンタ２１０、メモリ２１１及びランプ波リセット制御部２１２をＡＤ変換回路として有する。すなわち、本実施形態に係る固体撮像装置は、各画素２００にＡＤ変換回路を有することにより、各画素２００からデジタル信号を出力可能である。

転送スイッチ２０２、ＦＤリセットスイッチ２０４及びランプ波リセットスイッチ２０８は、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタにより構成され得る。転送スイッチ２０２は、垂直走査回路１０１から出力される制御信号ＰＴＸ（ｍ）により導通状態又は非導通状態に制御される。ＦＤリセットスイッチ２０４は、垂直走査回路１０１から出力される制御信号ＰＲＥＳ１（ｍ）により導通状態又は非導通状態に制御される。ランプ波リセットスイッチ２０８は、ランプ波リセット制御部２１２の出力信号により導通状態又は非導通状態に制御される。なお、各制御信号に付された引数は、画素の行番号を意味する。

ＰＤ２０１（第１光電変換部）は、光電変換により入射光に応じた電荷（信号）を生成して蓄積する光電変換素子である。ＰＤ２０１のアノードは接地されており、カソードは転送スイッチ２０２の一端に接続される。転送スイッチ２０２の他端はＦＤ２０３に接続される。制御信号ＰＴＸ（ｍ）により転送スイッチ２０２が導通状態になると、転送スイッチ２０２（第１転送部）は、ＰＤ２０１に蓄積された電荷をＦＤ２０３に転送する。また、ＦＤ２０３には、ＦＤリセットスイッチ２０４の一端が接続される。ＦＤリセットスイッチ２０４の他端には画素リセット電圧ＳＶＤＤが印加される。制御信号ＰＲＥＳ１（ｍ）によりＦＤリセットスイッチ２０４が導通状態になると、ＦＤ２０３の電位がリセットされる。本実施形態ではＰＤ２０１で生成され、ＦＤ２０３に転送される電荷は電子であるものとする。電子がＦＤ２０３に転送されると、ＦＤ２０３の電位は低下する。しかしながら、ＰＤ２０１で生成され、ＦＤ２０３に転送される電荷は正孔であってもよい。この場合、正孔がＦＤ２０３に転送されると、ＦＤ２０３の電位は上昇する。この違いを考慮して各回路図、タイミングチャート等を適宜読み替えることで、本発明は上述の電荷が正孔である場合にも適用可能である。

ＦＤ２０３は、ランプ波生成部２０５の入力ノードとしても機能する。ランプ波生成部２０５は、トランジスタ２０６及び積分容量２０７を有する。トランジスタ２０６（第１トランジスタ）は、Ｐ型のＭＯＳトランジスタであり、ゲート端子の電圧に基づきソース−ドレイン間の電流が制御される電圧制御電流源として機能する。積分容量２０７（第１容量素子）は、トランジスタ２０６により供給される電流により電荷を蓄積し、電圧に変換する容量素子である。ＦＤ２０３は、トランジスタ２０６のゲートに接続される。トランジスタ２０６のソースには所定の電圧が印加される。図２では、画素リセット電圧ＳＶＤＤが印加されるものとしているがこれに限定されない。トランジスタ２０６のドレインは、積分容量２０７の一端に接続され、積分容量２０７の他端は接地される。トランジスタ２０６のドレイン及び積分容量２０７の一端が接続されるノードは、ランプ波生成部２０５の出力ノードとして機能する。

トランジスタ２０６は、ランプ波生成部２０５の入力ノードの電圧に応じた電流を積分容量２０７の一端に供給する。この電流によって積分容量２０７に生じる電圧は、充電の初期においては電流が供給された時間に対しほぼ線形となる。そのため、ランプ波生成部２０５の出力ノードから出力される信号は、入力ノードの電位に応じた傾きにより電圧が時間に応じて変化するランプ波となる。このランプ波は、検出部２０９に入力される。

検出部２０９は、ランプ波の電圧と閾値電圧との大小関係の変化を検出する。検出部２０９には、例えば、比較器、シュミットトリガ回路等の回路が用いられ得る。検出部２０９の出力信号は、ランプ波の電圧が所定の閾値電圧を超えていない場合にローレベルであり、超えている場合にハイレベルであるものとする。すなわち、検出部２０９の出力信号は、ランプ波の電圧が時間に応じて上昇して閾値電圧を超え、ランプ波の電圧と閾値電圧との大小関係が変化したタイミングでローレベルからハイレベルになる。検出部２０９の出力信号は、ランプ波リセット制御部２１２及びカウンタ２１０に入力される。

ランプ波生成部２０５の出力ノードには、更にランプ波リセットスイッチ２０８（ランプ波リセット部）の一端が接続される。ランプ波リセットスイッチ２０８は、ランプ波リセット制御部２１２の出力信号に基づき、導通状態又は非導通状態に制御される。ランプ波リセットスイッチ２０８の他端は接地される。

ランプ波リセット制御部２１２は、例えば、ＯＲ回路により構成され得る。検出部２０９の出力信号は、ランプ波リセット制御部２１２の一方の入力端子に入力される。ランプ波リセット制御部２１２の他方の入力端子には、垂直走査回路１０１から制御信号ＰＲＥＳ２（ｍ）が入力される。すなわち、ランプ波リセット制御部２１２の出力は、検出部２０９の出力信号と制御信号ＰＲＥＳ２（ｍ）の少なくとも一方がハイレベルの場合にハイレベルとなり、ランプ波リセットスイッチ２０８が導通状態となる。そうでない場合、ランプ波リセットスイッチ２０８は非導通状態となる。

ランプ波の電圧が閾値電圧を超えて検出部２０９の出力信号がハイレベルになると、ランプ波リセット制御部２１２は、ハイレベルの信号をランプ波リセットスイッチ２０８に出力する。これにより、ランプ波リセットスイッチ２０８は非導通状態から導通状態に切り替わり、ランプ波生成部２０５の出力ノードの電位はグラウンド電位にリセットされる。言い換えると、ランプ波リセットスイッチ２０８は、ランプ波の電圧と閾値電圧との大小関係が変化したと検出部２０９が検出した場合に、ランプ波の電圧をリセットする。この動作により、ランプ波の電圧はリセットされ、閾値電圧よりも低くなる。したがって、検出部２０９の出力信号はハイレベルからローレベルになり、ランプ波リセット制御部２１２は、ローレベルの信号をランプ波リセットスイッチ２０８に出力する。これにより、ランプ波リセットスイッチ２０８は再び非導通状態になり、ランプ波生成部２０５の出力ノードのリセットが解除される。その後、ランプ波の電圧は再び時間に応じて上昇し、以降同様の動作が繰り返される。すなわち、ランプ波の電圧は、閾値電圧を超えるごとにリセットされるため、ランプ波はのこぎり波状のパルス波形となる。ランプ波の所定期間内のパルスの個数は、ランプ波の電圧の傾きに比例する。

検出部２０９の出力信号は、ランプ波の電圧が閾値を超えるごとに一時的にハイレベルになるパルス波となる。すなわち、検出部２０９の出力信号のパルスの個数はランプ波のパルスの個数と同数になる。カウンタ２１０は、所定期間に検出部２０９が生成したパルスの個数をカウントする。これにより、実質的に所定期間のランプ波のパルスの個数、すなわち、所定期間に検出部２０９によるランプ波の電圧と閾値電圧との大小関係の変化の検出が繰り返された回数をカウントすることができる。カウンタ２１０は、そのカウント結果であるデジタル値（カウント値）をメモリ２１１に転送する。メモリ２１１はカウンタ２１０から転送されたデジタル値を記憶する。このようにしてメモリ２１１に記憶されるデジタル値は、所定期間に検出部２０９によるランプ波の電圧と閾値電圧との大小関係の変化の検出が繰り返された回数に対応する値である。これはＰＤ２０１で発生した電荷量をＡＤ変換したものに相当する。このように、カウンタ２１０及びメモリ２１１は、所定期間に検出部２０９によるランプ波の電圧と閾値電圧との大小関係の変化の検出が繰り返された回数に対応するデジタル値を取得するデジタル値取得部として機能する。メモリ２１１に保持されたカウント値は画素アレイ１００の列ごとに配されたデータ転送線２１３を介してＤＦＥ１０２に転送される。

なお、カウンタ２１０は、検出部２０９の出力ではなく、ランプ波のパルスの個数を直接カウントしてもよい。また、デジタル値の取得は、ランプ波のパルスの個数を直接又は間接的に取得することができる構成であればよく、本実施形態は、カウンタ２１０及びメモリ２１１を用いた構成に限定されるものではない。

図３は、本実施形態の固体撮像装置の動作を示すタイミングチャートである。図３には、制御信号ＰＲＥＳ１、ＰＲＥＳ２、ＰＴＸ、ＦＤ２０３のＦＤ電圧ＶＦＤ、ランプ波の電圧ＶＲＡＭＰ、カウント値ＣＯＵＮＴ、メモリ２１１内のＮデータ記憶領域ＮＭＥＭ及びＳデータ記憶領域ＳＭＥＭに記憶されるデジタル値が図示されている。なお、図３のタイミングチャートは画素アレイ１００のある行の動作タイミングを示すものであり、各制御信号の行番号の記載は省略している。以下の説明では画素アレイ１００のある１行の動作のみに着目して説明するが、図３の動作が全ての行で同時に行われてもよく、行ごとに順次、図３の動作が行われてもよい。全ての行で同時に行われる構成とする場合、行ごとの露光の時間差がないため、ローリングシャッタ歪みのない撮像が可能となる。

時刻Ｔ１１から時刻Ｔ１２の期間において、制御信号ＰＲＥＳ１、ＰＲＥＳ２、ＰＴＸがハイレベルになり、ＦＤリセットスイッチ２０４、ランプ波リセットスイッチ２０８、転送スイッチ２０２が導通状態になる。この動作により、ＰＤ２０１及びＦＤ２０３が画素リセット電圧ＳＶＤＤにリセットされ、ランプ波生成部２０５の出力がグラウンド電位にリセットされる。

その後、時刻Ｔ１２において制御信号ＰＴＸがローレベルに、時刻Ｔ１３において制御信号ＰＲＥＳ１がローレベルになり、転送スイッチ２０２、ＦＤリセットスイッチ２０４が非導通状態になる。この動作により、ＦＤ２０３がフローティング状態になる。このとき、ＦＤリセットスイッチ２０４において生じるチャネルチャージインジェクション、クロックフィードスルーなどを要因とするノイズの影響により、ＦＤ電圧ＶＦＤが画素リセット電圧ＳＶＤＤよりも低下する。この時のＦＤ電圧ＶＦＤをＮ信号とする。

その後、時刻Ｔ１４において、制御信号ＰＲＥＳ２がローレベルになり、ランプ波リセット制御部２１２は、ランプ波リセットスイッチ２０８にローレベルの信号を出力する。ランプ波リセットスイッチ２０８は非導通状態になり、ランプ波生成部２０５が出力するランプ波の電圧ＶＲＡＭＰが上昇し始め、Ｎ信号のＡＤ変換が開始される。上述のとおり、電圧ＶＲＡＭＰの傾きは、Ｎ信号のレベルに応じたものとなる。電圧ＶＲＡＭＰが所定の閾値電圧を超えると、カウンタ２１０はカウント値を１だけ増加させる。更に、電圧ＶＲＡＭＰがグラウンド電位にリセットされ、その後電圧ＶＲＡＭＰは再び上昇する。以後、この動作がＮ信号のＡＤ変換が終了する時刻Ｔ１５まで繰り返される。

このように、垂直走査回路１０１から出力される制御信号ＰＲＥＳ２がローレベルになる動作は、ランプ波の生成と、リセットとを繰り返す動作を開始させるトリガとなる。言い換えると、垂直走査回路１０１は、所定期間に、ランプ波生成部２０５によるランプ波の生成と、ランプ波リセットスイッチ２０８によるリセットとを繰り返す動作を開始させる制御部として機能する。この結果、垂直走査回路１０１は、検出部２０９に前述のランプ波の電圧と閾値電圧との大小関係の変化を繰り返し検出する動作を開始させることができる。

時刻Ｔ１５において、制御信号ＰＲＥＳ２がハイレベルになると、カウンタ２１０は、その時点のカウント値（図３では４）をメモリ２１１に転送し、メモリ２１１のＮデータ記憶領域ＮＭＥＭに記憶させる。これとともにカウンタ２１０は、カウント値を０にリセットする。Ｎデータ記憶領域ＮＭＥＭに記憶される値は、Ｎ信号に相当するデジタル値となる。制御信号ＰＲＥＳ２がローレベルになる時刻Ｔ１４から、再びハイレベルになる時刻Ｔ１５までの期間、すなわちＮ信号のＡＤ変換期間をＮ−ＡＤ期間とする。

その後、時刻Ｔ１６において、制御信号ＰＴＸがハイレベルになり、転送スイッチ２０２が導通状態となる。この動作により、ＰＤ２０１に蓄積されている電荷がＦＤ２０３に転送され、ＦＤ電圧ＶＦＤが低下する。この時のＦＤ電圧ＶＦＤをＳ信号とする。時刻Ｔ１７において、制御信号ＰＴＸがローレベルになり、転送スイッチ２０２が非導通状態となる。これにより、電荷の転送が終了する。

時刻Ｔ１８から時刻Ｔ１９までの期間において、制御信号ＰＲＥＳ２がローレベルになり、Ｎ−ＡＤ期間と同様の処理によりＳ信号のＡＤ変換が行われる。これにより、メモリ２１１のＳデータ記憶領域ＳＭＥＭにＳ信号に相当するデジタル値（図３では８）が記憶される。制御信号ＰＲＥＳ２がローレベルになる時刻Ｔ１８から、再びハイレベルになる時刻Ｔ１９までの期間、すなわちＳ信号のＡＤ変換期間をＳ−ＡＤ期間とする。時刻Ｔ１９において、Ｎ信号、Ｓ信号をＡＤ変換してメモリ２１１に記憶させる処理が終了する。

Ｓ信号はＮ信号よりも低い電圧を有するため、Ｓ信号のレベルに応じたランプ波の電圧ＶＲＡＭＰの傾きはＮ信号のレベルに応じたランプ波の電圧ＶＲＡＭＰの傾きよりも大きくなる。したがって、Ｓ−ＡＤ期間において検出部２０９からカウンタ２１０に出力されるパルスの所定期間内の個数は、Ｎ−ＡＤ期間におけるそれよりも大きくなる。そのため、Ｓ信号のＡＤ変換結果は、Ｎ信号のＡＤ変換結果よりも大きくなる。

Ｓ信号のＡＤ変換結果には、光電変換によりＰＤ２０１に発生した電荷の信号成分である光信号と、ＦＤリセットスイッチ２０４等から生じるノイズ成分であるＮ信号とが含まれている。そこで、ノイズの影響を低減するため、メモリ２１１又はＤＦＥ１０２においてＳ信号からＮ信号を減算する処理（Ｓ−Ｎ処理）を行ってもよい。Ｓ−Ｎ処理により、ノイズの影響が低減された光信号を取得することができる。例えば図３に示す例の場合、Ｎ信号のＡＤ変換値は４であるのに対し、Ｓ信号のＡＤ変換値は８であるため、Ｓ−Ｎ処理により得られる光信号のＡＤ変換値は８−４＝４となる。

ここで、ランプ波の電圧ＶＲＡＭＰの傾きは、ＦＤ電圧だけでなく、トランジスタ２０６のトランスコンダクタンスｇｍと積分容量２０７の容量値にも依存する。より具体的には、トランジスタ２０６のトランスコンダクタンスｇｍを大きくすると、積分容量２０７に供給される電流が多くなるため、ランプ波の電圧ＶＲＡＭＰの傾きが大きくなる。また、積分容量２０７の容量値を小さくすると、ある一定の供給電流に対する積分容量２０７の端子間電圧の変動量が大きくなるため、ランプ波の電圧ＶＲＡＭＰの傾きが大きくなる。

このように、トランジスタ２０６のトランスコンダクタンスｇｍを大きくすること、あるいは積分容量２０７の容量値を小さくすることによりランプ波の電圧ＶＲＡＭＰの傾きを大きくすることができ、低輝度の被写体に対する階調性を向上させることができる。また、トランジスタ２０６のトランスコンダクタンスｇｍを大きくすること及び積分容量２０７の容量値を小さくすることを併用してランプ波の電圧ＶＲＡＭＰの傾きを大きくしてもよい。なお、トランジスタ２０６のゲート電極のアスペクト比（ゲート幅÷ゲート長）を大きくする設計、あるいは閾値電圧Ｖｔｈを小さくする設計により、トランジスタ２０６のトランスコンダクタンスｇｍを大きくすることができる。積分容量２０７が、例えば、２つの電極が誘電膜を挟んだ構造の平行平板型の容量素子である場合、電極の面積を小さくするか、あるいは誘電膜の厚さを厚くすることにより、容量値を小さくすることができる。

なお、図２では、ＦＤリセットスイッチ２０４のＦＤ２０３と反対側の端子と、トランジスタ２０６のソースには、いずれも画素リセット電圧ＳＶＤＤが印加されているが、両者の電圧が同一であることは必須ではない。例えば、Ｎ−ＡＤ期間においてトランジスタ２０６のゲート−ソース間電圧Ｖｇｓがトランジスタ２０６の閾値電圧Ｖｔｈをより確実に超えられるように、トランジスタ２０６のソースに印加される電圧を画素リセット電圧ＳＶＤＤよりも高くしてもよい。

本実施形態において、カウンタ２１０とメモリ２１１が別々に設けられていることは必須ではなく、デジタル値取得の機能が１つの装置により実現されていてもよい。例えば、カウンタ２１０をアップダウンカウンタとして、メモリ２１１を省略してもよい。この場合、例えば、Ｎ−ＡＤ期間はダウンカウントをし、Ｓ−ＡＤ期間はアップカウントをすることで光信号のＡＤ変換値を得ることができる。

図３に記載されたタイミングチャートは実施形態の一例であり、ＡＤ変換動作が成り立つものであれば適宜動作タイミングを変形してもよい。

本実施形態の変形例として、転送スイッチ２０２を設けずに、ＰＤ２０１のカソードが直接ＦＤ２０３に接続される構成とすることも可能である。しかしながら、この構成では、ＡＤ変換を行う期間中もＰＤ２０１で生成された電荷がＦＤ２０３に流入し、これによりＦＤ２０３の電位が変動する。そのため、ＦＤ２０３に転送された電荷とＡＤ変換により得られるデジタル値との間のリニアリティが低下することがある。図２に示されるように、ＰＤ２０１とＦＤ２０３の間に転送スイッチ２０２を設け、ＡＤ変換期間中に電荷がＦＤに流入しない構成とすることで、ＡＤ変換期間中のＦＤ２０３の電位が安定化し、リニアリティの良いＡＤ変換が可能となる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態に係る固体撮像装置は、ランプ波生成部の構成を除いて上述した第１実施形態に係る固体撮像装置と同様である。以下では、主として第１実施形態と異なる部分であるランプ波生成部について第１実施形態と対比して説明する。同様の構成を有する部分については説明を省略又は簡略化する。

図４（ａ）は、第１実施形態に係るランプ波生成部２０５の等価回路図である。図４（ａ）には、図２に図示したランプ波生成部２０５に、トランジスタ２０６のゲート−ドレイン間に生じる寄生容量Ｃｇｄを等価的に示したものが図示されている。

通常、ＦＤ２０３が有する容量値は、数ｆＦ程度と微小である。そのため、ＦＤ２０３の容量値に対して寄生容量Ｃｇｄの容量値が無視できず、ランプ波の電圧ＶＲＡＭＰの変化が寄生容量Ｃｇｄを介してＦＤ電圧ＶＦＤに影響を与える場合がある。このため、本実施形態に係る固体撮像装置は、ランプ波の電圧ＶＲＡＭＰの変化がＦＤ電圧ＶＦＤに与える影響を低減する構成を有する。以下、図４（ｂ）、図４（ｃ）を参照して、その構成例について説明する。

図４（ｂ）は、第２実施形態に係るランプ波生成部４０１の構成を示す回路図である。ランプ波生成部４０１は、第１実施形態に係るランプ波生成部２０５の構成に加え、トランジスタ２０６とランプ波生成部２０５の出力ノードとの間に更にトランジスタ４０２（第２トランジスタ）を有する。トランジスタ４０２は、Ｐ型のＭＯＳトランジスタであるものとする。トランジスタ４０２のソースは、トランジスタ２０６のドレインに接続され、トランジスタ４０２のドレインはランプ波生成部４０１の出力ノードに接続される。トランジスタ４０２のゲートには、不図示のバイアス電圧源からバイアス電圧Ｖｂｉａｓが印加される。すなわち、トランジスタ４０２は、トランジスタ２０６とランプ波生成部４０１の出力ノードとの間にカスコード接続されている。トランジスタ４０２がこれらの間に配置されていることにより、ランプ波の電圧ＶＲＡＭＰの変化によるトランジスタ２０６のドレイン端子の電圧変化が低減される。そのため、寄生容量Ｃｇｄを介したＦＤ電圧ＶＦＤへの影響も低減される。

図４（ｃ）は、第２実施形態の他の構成例として、ランプ波生成部４０３の構成を示す回路図である。ランプ波生成部４０３は、第１実施形態に係るランプ波生成部２０５の構成に加え、スイッチ４０４と、バッファ４０５とを有する。バッファ４０５は、トランジスタ４０６と、スイッチ４０７と、電流源４０８とを有する。トランジスタ４０６はＮ型のＭＯＳトランジスタであるものとする。スイッチ４０４及びスイッチ４０７は制御信号ＰＲＥＳ１により制御される。制御信号ＰＲＥＳ１がハイレベルのとき、スイッチ４０４は導通状態になり、スイッチ４０７は非導通状態になる。制御信号ＰＲＥＳ１がローレベルのとき、スイッチ４０４は非導通状態になり、スイッチ４０７は導通状態になる。

スイッチ４０４の一端はトランジスタ２０６のゲートに接続され、スイッチ４０４の他端には画素リセット電圧ＳＶＤＤが印加される。トランジスタ４０６のドレインには画素リセット電圧ＳＶＤＤが印加される。トランジスタ４０６のゲートは、バッファ４０５の入力端子であり、かつ、ランプ波生成部２０５の入力ノードでもある。すなわち、トランジスタ４０６のゲートは、ＦＤ２０３に接続されており、ＦＤ電圧ＶＦＤが印加される。トランジスタ４０６のソースは、バッファ４０５の出力端子であり、トランジスタ２０６のゲート及びスイッチ４０７の一端に接続される。スイッチ４０７の他端は電流源４０８に接続される。

Ｎ−ＡＤ期間及びＳ−ＡＤ期間において、制御信号ＰＲＥＳ１はローレベルであるため、スイッチ４０４は非導通状態、スイッチ４０７は導通状態となり、バッファ４０５はソースフォロワ回路となる。すなわち、バッファ４０５は、ランプ波生成部４０３の入力ノードの電位をバッファし、その出力電位をトランジスタ２０６のゲートに入力させる機能を有する。バッファ４０５がＦＤ２０３とトランジスタ２０６のゲートの間に設けられていることにより、ランプ波の電圧ＶＲＡＭＰが寄生容量Ｃｇｄを介してＦＤ電圧ＶＦＤに与える影響を軽減できる。

なお、本実施形態のランプ波生成部において、第１実施形態から変更した部分については、他の実施形態の構成のランプ波生成部においても同様に適用することができる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態に係る固体撮像装置は、画素の構成を除いて上述した第１実施形態に係る固体撮像装置と同様である。以下では、主として第１実施形態と異なる部分である画素の構成について説明するものとし、同様の構成を有する部分については説明を省略又は簡略化する。

図５は、本実施形態に係る画素５００の構成を示す回路図である。本実施形態に係る画素５００は、第１実施形態の画素２００の構成要素に加え、更に、比較器５０１と、リセット信号切替部５０２とを有する。リセット信号切替部５０２はスイッチ５０３、５０４を有する。比較器５０１の非反転入力端子には、輝度判定電圧Ｖｊｄｇが入力される。比較器５０１の反転入力端子は、ＦＤ２０３に接続される。輝度判定電圧Ｖｊｄｇは、Ｎ信号に対応するＦＤ電圧ＶＦＤよりも低い電圧に設定する。比較器５０１から出力される信号は、メモリ２１１及びリセット信号切替部５０２に入力される。
すなわち、比較器５０１は、ＦＤ電圧ＶＦＤと、輝度判定電圧Ｖｊｄｇとを比較し、比較結果に応じてメモリ２１１とリセット信号切替部５０２を制御する。

リセット信号切替部５０２に入力された比較器５０１からの信号は、スイッチ５０３、５０４の制御信号となる。比較器５０１から出力される信号がローレベルのとき、スイッチ５０３は導通状態になり、スイッチ５０４は非導通状態になる。これにより、カウンタ２１０には低輝度用の制御信号ＰＲＥＳ２ａが入力される。比較器５０１から出力される信号がハイレベルのとき、スイッチ５０３は非導通状態になり、スイッチ５０４は導通状態になる。これにより、カウンタ２１０には高輝度用の制御信号ＰＲＥＳ２ｂが入力される。制御信号ＰＲＥＳ２ｂは、Ｓ−ＡＤ期間に対応するローレベルの期間の長さが制御信号ＰＲＥＳ２ａのそれよりも短縮されている。

リセット信号切替部５０２は、比較器５０１での比較結果に基づき、ＶＦＤ≧Ｖｊｄｇの場合には低輝度用の制御信号ＰＲＥＳ２ａを選択し、ＶＦＤ＜Ｖｊｄｇの場合には高輝度用の制御信号ＰＲＥＳ２ｂを選択するように構成されている。したがって、比較器５０１及びリセット信号切替部５０２は、ＦＤ電圧ＶＦＤ、すなわちランプ波生成部２０５の入力ノードの電位に基づいて、カウンタ２１０がカウント値を取得する期間を変化させるカウント期間切替部として機能する。

比較器５０１から出力され、メモリ２１１に入力される比較結果は、メモリ２１１内に格納され、Ｓ信号のＡＤ変換値に対する重み付けの可否の判定に用いられる。

図６に、本実施形態の固体撮像装置の動作を示すタイミングチャートである。本実施形態のタイミングチャートは、第１実施形態の図３のタイミングチャートとＳ−ＡＤ期間の動作が異なる。Ｓ−ＡＤ期間において、ＰＤ２０１に入射する光が低輝度の場合、すなわちＦＤ電圧ＶＦＤが輝度判定電圧Ｖｊｄｇ以上である場合（破線）と、高輝度の場合、すなわちＦＤ電圧ＶＦＤが輝度判定電圧Ｖｊｄｇよりも低い場合（実線）とで、異なる動作が行われる。ＦＤ電圧ＶＦＤが輝度判定電圧Ｖｊｄｇ以上である場合、カウンタ２１０には制御信号ＰＲＥＳ２ａが入力され、時刻Ｔ１８から時刻Ｔ１９の期間がＳ−ＡＤ期間となる。すなわち、第１実施形態の図３と同様の動作が行われる。ＦＤ電圧ＶＦＤが輝度判定電圧Ｖｊｄｇよりも低い場合、カウンタ２１０には制御信号ＰＲＥＳ２ｂが入力され、時刻Ｔ１８から時刻Ｔ２０の期間がＳ−ＡＤ期間となる。このようにして、高輝度の場合には、低輝度の場合よりもＳ−ＡＤ期間が短縮される。これにより、パルスの個数を少なくすることができ、消費電力が低減される。このように、本実施形態では、高輝度の場合にのみＳ−ＡＤ期間を短縮することで、低輝度の被写体に対する階調性を向上させる効果を維持しつつ、高輝度の場合には、消費電力を低減することができる。

ここで、Ｓ−ＡＤ期間の長さが変化することにより必要となる重み付けについて説明する。例えば、低輝度時のＳ−ＡＤ期間に対し、高輝度時のＳ−ＡＤ期間が１／２の長さになるように制御信号ＰＲＥＳ２ａ、ＰＲＥＳ２ｂを設定した場合を考える。この場合、高輝度時のＡＤ変換値を２倍にする重み付けをすることで、実際の輝度に対応したＡＤ変換値を得ることができる。図６に示される例の場合、低輝度時においてはＮ信号のＡＤ変換値が４であるのに対し、Ｓ信号のＡＤ変換値が５であるため、Ｓ−Ｎ処理により得られる光信号のＡＤ変換値は５−４＝１である。一方、高輝度時においては、Ｎ信号のＡＤ変換値は４であるのに対し、Ｓ信号のＡＤ変換値も４である。ここで、Ｓ信号のＡＤ変換値を２倍にする重み付けがなされるため、Ｓ−Ｎ処理により得られる光信号のＡＤ変換値は４×２−４＝４となる。より一般化すると、高輝度時のＳ−ＡＤ期間の長さが低輝度時のＳ−ＡＤ期間の長さの１／ｐ倍である場合、高輝度時のＡＤ変換値をｐ倍にする重み付けをすることで、実際の輝度に対応したＡＤ変換値を得ることができる。

本実施形態の変形例を図７及び図８を参照して説明する。本変形例では、Ｓ−ＡＤ期間の長さを短縮することではなくランプ波の電圧ＶＲＡＭＰの傾きを小さくすることにより上述と同様の効果を得ることができる。図７は、本実施形態の変形例に係る画素７００の構成を示す回路図である。本変形例では、図５の画素５００のリセット信号切替部５０２に代えて、ランプ波生成部７０１内にスイッチ７０２と、積分容量７０３（第２容量素子）が設けられている。スイッチ７０２の一端はトランジスタ２０６のドレインに接続され、スイッチ７０２の他端は積分容量７０３の一端に接続される。積分容量７０３の他端は接地される。

スイッチ７０２は、比較器５０１の出力信号により制御される。比較器５０１から出力される信号がローレベルのとき、スイッチ７０２は非導通状態になり、比較器５０１から出力される信号がハイレベルのとき、スイッチ７０２は導通状態になる。スイッチ７０２が導通状態になると、積分容量７０３がトランジスタ２０６のドレインと導通状態となり、積分容量２０７と積分容量７０３が並列接続された状態となるので、容量値が大きくなり、ランプ波の電圧ＶＲＡＭＰの傾きが小さくなる。よって、比較器５０１及びスイッチ７０２は、ＦＤ電圧ＶＦＤ、すなわちランプ波生成部２０５の入力ノードの電位に基づいて、トランジスタ２０６に接続される容量を変化させることでランプ波の電圧ＶＲＡＭＰの傾きを変化させる容量切替部として機能する。

図８は、本変形例に係る固体撮像装置の動作を示すタイミングチャートである。ＦＤ電圧ＶＦＤが輝度判定電圧Ｖｊｄｇ以上である場合、比較器５０１から出力される信号はローレベルでありスイッチ７０２は非導通状態となるため、第１実施形態の図３と同様の動作が行われる。ＦＤ電圧ＶＦＤが輝度判定電圧Ｖｊｄｇよりも低い場合、比較器５０１から出力される信号はハイレベルでありスイッチ７０２は導通状態となるため、ランプ波の電圧ＶＲＡＭＰの傾きが小さくなる。ランプ波の電圧ＶＲＡＭＰの傾きを小さくすると、パルスの個数が少なくなるため、消費電力が低減される。このように、本変形例においては、高輝度の場合にのみランプ波の電圧ＶＲＡＭＰの傾きを小さくすることで、低輝度の被写体に対する階調性を向上させる効果を維持しつつ、高輝度の場合には、消費電力を低減することができる。

ここで、本変形例における重み付けについて説明する。本実施形態では、高輝度時にはランプ波の電圧ＶＲＡＭＰの傾きが小さくなる。この傾きは、積分容量２０７の容量値と積分容量７０３との容量値に依存するので、これらに対応する係数でＡＤ変換値を重み付けする。例えば、積分容量２０７と積分容量７０３との容量値の比が１：１の場合、高輝度時のＳ信号のＡＤ変換値を２倍に重み付けをすることで、実際の輝度に対応したＡＤ変換値を得ることができる。具体的には、図８に示される例の場合、低輝度時においてはＮ信号のＡＤ変換値が４に対し、Ｓ信号のＡＤ変換値が８であるため、Ｓ−Ｎ処理により得られる光信号のＡＤ変換値は８−４＝４である。一方、高輝度時においては、Ｎ信号のＡＤ変換値は４であるのに対し、Ｓ信号のＡＤ変換値は５である。ここで、Ｓ信号のＡＤ変換値を２倍にする重み付けがなされるため、Ｓ−Ｎ処理により得られる光信号のＡＤ変換値は５×２−４＝６となる。より一般化すると、積分容量２０７と積分容量７０３との容量値の比が１：ｑの場合、高輝度時のＡＤ変換値を（ｑ＋１）倍にする重み付けをすることで、実際の輝度に対応したＡＤ変換値を得ることができる。

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態に係る固体撮像装置は、ランプ波生成部２０５よりも前段部分の構成と動作タイミングを除いて上述した第１実施形態に係る固体撮像装置と同様である。そのため、以下では第１実施形態と異なる部分について説明するものとし、同様の構成を有する部分については説明を省略又は簡略化する。

図９は、本実施形態に係る画素９００の構成を示す回路図である。本実施形態の画素９００は、１画素内に２つのＰＤを有し、かつ、全画素で蓄積開始時刻と蓄積終了時刻を揃えるグローバルシャッタ動作を可能とする画素構成となっている。そのため、画素９００は、ＰＤ２０１ａ、２０１ｂと、保持容量９０２ａ、９０２ｂと、転送スイッチ９０１ａ、９０１ｂ、２０２ａ、２０２ｂとを有する。転送スイッチ９０１ａ、９０１ｂは、垂直走査回路１０１から出力される制御信号ＰＧＳ（ｍ）により導通状態又は非導通状態に制御される。転送スイッチ２０２ａは、垂直走査回路１０１から出力される制御信号ＰＴＸａ（ｍ）により導通状態又は非導通状態に制御される。転送スイッチ２０２ｂは、垂直走査回路１０１から出力される制御信号ＰＴＸｂ（ｍ）により導通状態又は非導通状態に制御される。なお、グローバルシャッタ動作が可能であることは、必須ではなく、その場合、例えば、転送スイッチ９０１ａ、９０１ｂと、保持容量９０２ａ、９０２ｂとを省略してもよい。

ＰＤ２０１ａ（第１光電変換部）のアノードは接地されており、カソードは転送スイッチ９０１ａ（第１転送部）の一端に接続される。転送スイッチ９０１ａの他端は保持容量９０２ａ（第３容量素子）の一端及び転送スイッチ２０２ａ（第２転送部）の一端に接続される。保持容量９０２ａの他端は接地される。制御信号ＰＧＳ（ｍ）により転送スイッチ９０１ａが導通状態になると、ＰＤ２０１ａに蓄積された電荷が保持容量９０２ａに転送される。転送スイッチ２０２ａの他端はＦＤ２０３に接続される。制御信号ＰＴＸａ（ｍ）により転送スイッチ２０２ａが導通状態になると、保持容量９０２ａに蓄積された電荷がＦＤ２０３に転送される。

ＰＤ２０１ｂ（第２光電変換部）のアノードは接地されており、カソードは転送スイッチ９０１ｂ（第３転送部）の一端に接続される。転送スイッチ９０１ｂの他端は保持容量９０２ｂ（第４容量素子）の一端及び転送スイッチ２０２ｂ（第４転送部）の一端に接続される。保持容量９０２ｂの他端は接地される。制御信号ＰＧＳ（ｍ）により転送スイッチ９０１ｂが導通状態になると、ＰＤ２０１ｂに蓄積された電荷が保持容量９０２ｂに転送される。転送スイッチ２０２ｂの他端はＦＤ２０３に接続される。制御信号ＰＴＸｂ（ｍ）により転送スイッチ２０２ｂが導通状態になると、保持容量９０２ｂに蓄積された電荷がＦＤ２０３に転送される。

図１０（ａ）は、本実施形態の固体撮像装置の動作を示すタイミングチャートである。図１０（ａ）には、制御信号ＰＲＥＳ１、ＰＲＥＳ２、ＰＧＳ、ＰＴＸａ、ＰＴＸｂ、ＦＤ電圧ＶＦＤ、ランプ波の電圧ＶＲＡＭＰ、カウント値ＣＯＵＮＴが図示されている。更に、図１０（ａ）には、Ｎデータ記憶領域ＮＭＥＭ、Ｓａデータ記憶領域ＳａＭＥＭ、Ｓｂデータ記憶領域ＳｂＭＥＭのそれぞれに記憶されるデジタル値が図示されている。なお、図１０（ａ）のタイミングチャートは画素アレイ１００のある行の動作タイミングを示すものであり、各制御信号の行番号の記載は省略している。また、以下の説明では画素アレイ１００のある１行の動作にのみ着目して説明するが、図１０（ａ）の動作が全ての行で同時に行われるものとする。行ごとの露光の時間差がないため、ローリングシャッタ歪みのない撮像が可能となる。

時刻Ｔ２１から時刻Ｔ２２の期間において、制御信号ＰＲＥＳ１、ＰＲＥＳ２、ＰＧＳ、ＰＴＸａ、ＰＴＸｂがいずれもハイレベルになる。これにより、ＦＤリセットスイッチ２０４、ランプ波リセットスイッチ２０８、転送スイッチ９０１ａ、９０１ｂ、２０２ａ、２０２ｂが導通状態になる。この動作により、ＰＤ２０１ａ、２０１ｂ、保持容量９０２ａ、９０２ｂ、ＦＤ２０３が画素リセット電圧ＳＶＤＤにリセットされ、ランプ波生成部２０５の出力がグラウンド電位にリセットされる。

時刻Ｔ２２において、制御信号ＰＧＳ、ＰＴＸａ、ＰＴＸｂがローレベルになり、転送スイッチ９０１ａ、９０１ｂ、２０２ａ、２０２ｂが非導通状態になる。この時刻Ｔ２２より、ＰＤ２０１ａ、２０１ｂは、入射光により発生した電荷の蓄積を開始する。

その後、時刻Ｔ２３において、制御信号ＰＧＳがハイレベルになり、時刻Ｔ２４において、制御信号ＰＧＳが再びローレベルになる。すなわち、時刻Ｔ２３から時刻Ｔ２４の期間、転送スイッチ９０１ａ、９０１ｂが導通状態となることにより、ＰＤ２０１ａ、２０１ｂに蓄積されていた電荷がそれぞれ保持容量９０２ａ、９０２ｂに転送される。ＰＤ２０１ａ、２０１ｂが電荷の蓄積を開始する時刻Ｔ２２から、保持容量９０２ａ、９０２ｂへの転送を終了する時刻Ｔ２４までの期間を蓄積期間とする。

その後、時刻Ｔ２５において、制御信号ＰＲＥＳ１がローレベルになり、ＦＤリセットスイッチ２０４が非導通状態になる。このとき、ＦＤ電圧ＶＦＤがＮ信号のレベルになる。次に、時刻Ｔ２６において、制御信号ＰＲＥＳ２がローレベルになり、ランプ波リセットスイッチ２０８が非導通状態になる。これにより、ランプ波の電圧ＶＲＡＭＰが上昇し始め、Ｎ信号のＡＤ変換が開始される。時刻Ｔ２６以降、制御信号ＰＲＥＳ２がハイレベルになり、ランプ波リセットスイッチ２０８が非導通状態になる時刻Ｔ２７までのＮ−ＡＤ期間において、第１実施形態と同様にしてＮ信号のＡＤ変換が行われる。

その後、時刻Ｔ２８において、制御信号ＰＴＸａがハイレベルになり、転送スイッチ２０２ａが導通状態となる。この動作により、保持容量９０２ａに保持されていた電荷がＦＤ２０３に転送され、ＦＤ電圧ＶＦＤが低下する。この時のＦＤ電圧ＶＦＤをＳａ信号とする。時刻Ｔ２９において、制御信号ＰＴＸａがローレベルになり、転送スイッチ２０２ａが非導通状態となる。これにより、電荷の転送が終了する。

時刻Ｔ３０から時刻Ｔ３１の期間において、制御信号ＰＲＥＳ２がローレベルになり、Ｎ−ＡＤ期間と同様の処理によりＳａ信号のＡＤ変換が行われる。制御信号ＰＲＥＳ２がローレベルになる時刻Ｔ３０から、再びハイレベルになる時刻Ｔ３１までの期間、すなわちＳａ信号のＡＤ変換期間をＳａ−ＡＤ期間とする。

その後、時刻Ｔ３２において、制御信号ＰＴＸｂがハイレベルになり、転送スイッチ２０２ｂが導通状態となる。この動作により、保持容量９０２ｂに保持されていた電荷がＦＤ２０３に転送され、ＦＤ電圧ＶＦＤが低下する。この時のＦＤ電圧ＶＦＤをＳｂ信号とする。時刻Ｔ３３において、制御信号ＰＴＸｂがローレベルになり、転送スイッチ２０２ｂが非導通状態となる。これにより、電荷の転送が終了する。

時刻Ｔ３４から時刻Ｔ３５の期間において、制御信号ＰＲＥＳ２がローレベルになり、Ｎ−ＡＤ期間、Ｓａ−ＡＤ期間と同様の処理によりＳｂ信号のＡＤ変換が行われる。制御信号ＰＲＥＳ２がローレベルになる時刻Ｔ３４から、再びハイレベルになる時刻Ｔ３５までの期間、すなわちＳｂ信号のＡＤ変換期間をＳｂ−ＡＤ期間とする。

Ｓａ信号のＡＤ変換値には、Ｎ信号と、光電変換によりＰＤ２０１ａに発生した電荷の信号成分である第１光信号とが含まれる。Ｓｂ信号のＡＤ変換値には、Ｓａ信号と、光電変換によりＰＤ２０１ｂに発生した電荷の信号成分である第２光信号とが含まれる。このため、第１光信号のＡＤ変換値は、Ｓａ信号のＡＤ変換値とＮ信号のＡＤ変換値との差分を取得することにより得られる。また、第２光信号のＡＤ変換値は、Ｓｂ信号のＡＤ変換値とＳａ信号のＡＤ変換値との差分を取得することにより得られる。この差分の演算は、例えば、メモリ２１１又はＤＦＥ１０２において行われ得る。

本実施形態によれば、１画素内に２つのＰＤを有する画素構成においても第１実施形態と同様の効果を得ることができる。また、１画素内に２つのＰＤを有する画素構成においてグローバルシャッタ動作が可能となる。

本実施形態の変形例を、図１０（ｂ）を参照して説明する。本実施形態において、図１０（ｂ）に示されるように、Ｓａ−ＡＤ期間とＳｂ−ＡＤ期間との間に、更にＮｂ−ＡＤ期間を追加してもよい。図１０（ｂ）に示すタイミングチャートにおいて、Ｓａ−ＡＤ期間が終了する時刻Ｔ３６において、制御信号ＰＲＥＳ２だけでなく制御信号ＰＲＥＳ１もハイレベルになる。すなわち、ＦＤリセットスイッチ２０４及びランプ波リセットスイッチ２０８が導通状態になり、ランプ波の電圧ＶＲＡＭＰだけでなく、ＦＤ電圧ＶＦＤもリセットされる。次に時刻Ｔ３７において、制御信号ＰＲＥＳ１がローレベルになり、ＦＤリセットスイッチ２０４が非導通状態となることにより、ＦＤ２０３がフローティング状態になる。この時のＦＤ電圧ＶＦＤをＮｂ信号とする。また、これと区別するため、図１０（ａ）のＮ信号に相当する蓄積期間終了後のＦＤ２０３のリセット直後のＦＤ電圧ＶＦＤを本変形例ではＮａ信号と呼ぶ。また、図１０（ａ）のＮ−ＡＤ期間に相当する期間を本変形例ではＮａ−ＡＤ期間と呼ぶ。

その後、時刻Ｔ３８において、制御信号ＰＲＥＳ２がローレベルになり、ランプ波リセットスイッチ２０８が非導通状態となる。ランプ波生成部２０５が出力するランプ波の電圧ＶＲＡＭＰが上昇し始め、Ｎｂ信号のＡＤ変換が開始される。時刻Ｔ３９において、制御信号ＰＲＥＳ２がハイレベルになりランプ波リセットスイッチ２０８が導通状態となる。これによりＮｂ信号のＡＤ変換が終了する。時刻Ｔ３８から時刻Ｔ３９までの期間、すなわちＮｂ信号のＡＤ変換期間をＮｂ−ＡＤ期間とする。Ｎｂ−ＡＤ期間の終了後、図１０（ａ）の動作と同様にＳｂ信号のＡＤ変換が行われる。

Ｓａ信号のＡＤ変換値には、Ｎａ信号と、光電変換によりＰＤ２０１ａに発生した電荷の信号成分である第１光信号とが含まれる。Ｓｂ信号には、Ｎｂ信号と、光電変換によりＰＤ２０１ｂに発生した電荷の信号成分である第２光信号とが含まれる。このため、第１光信号のＡＤ変換値は、Ｓａ信号のＡＤ変換値とＮａ信号のＡＤ変換値との差分を取得することにより得られる。また、第２光信号のＡＤ変換値は、Ｓｂ信号のＡＤ変換値とＮｂ信号のＡＤ変換値との差分を取得することにより得られる。この差分の演算は、例えば、メモリ２１１又はＤＦＥ１０２において行われ得る。

このように、Ｓａ−ＡＤ期間とＳｂ−ＡＤ期間との間に、Ｎｂ−ＡＤ期間を追加することが可能である。図１０（ａ）の動作は、図１０（ｂ）の動作と比べて、蓄積期間終了からＡＤ変換終了までの時間を短縮できる利点がある。これに対し、図１０（ｂ）の動作では、ＰＤ２０１ａで生成された電荷と、ＰＤ２０１ｂで生成された電荷との両方をＦＤ２０３に一時に保持する必要がない。したがって、図１０（ｂ）の動作は、図１０（ａ）の動作と比べて、ＦＤ２０３に保持すべき電荷量の最大値が小さくなり、設計自由度が向上する利点がある。

なお、本実施形態では、１画素内のＰＤの個数が２個の場合を例示したが、１画素内のＰＤの個数は３個以上であってもよい。

（第５実施形態）
本発明の第５実施形態について説明する。本実施形態に係る固体撮像装置は、積層された複数の基板に形成されている。以下では、特記した場合を除き、固体撮像装置の回路構成は第１実施形態を前提として説明する。しかしながら、これに限定されるものではなく、本実施形態の構成は第１乃至第４実施形態のいずれにも適用可能である。

図１１は、本実施形態に係る固体撮像装置の積層構造の概略図である。図１１は、固体撮像装置が構成される基板面に対して垂直な方向の断面図を示している。本実施形態に係る固体撮像装置は、少なくともＰＤ２０１を含む第１基板１１０１と、少なくともカウンタ２１０及びメモリ２１１を含む第２基板１１０２と、基板接続部１１０３と、を有する。

第１基板１１０１及び第２基板１１０２は、例えば、シリコンを材料とする半導体基板であり得る。基板接続部１１０３は、第１基板１１０１と第２基板１１０２とを機械的及び電気的に接続する。

基板接続部１１０３は、複数の画素２００のそれぞれに対応して接続箇所が設けられていてもよく、例えば、第４実施形態のように画素内に複数のＰＤが含まれている場合は、複数のＰＤのそれぞれに対応して接続箇所が設けられていてもよい。

基板接続部１１０３は、例えば、ＴＳＶ（Through Silicon Via：シリコン貫通電極）、マイクロバンプ、第１基板１１０１と第２基板１１０２の各々に形成された電極同士を直接貼り合わせるダイレクトボンディング等であり得る。しかしながらこれらに限定されるものではなく、基板接続部１１０３としてはあらゆる接続構造が適用され得る。ただし、ＴＳＶは第１基板１１０１を貫通させる構造を要することから、ＰＤ２０１を形成する領域を十分に大きくできない場合がある。そのため、第１基板１１０１を貫通させることを要しないマイクロバンプ又はダイレクトボンディングを適用することがより好適である。

図１２乃至図１４は、本実施形態における画素２００の回路構成と、第１基板１１０１、第２基板１１０２との対応関係を示す回路図である。図１２において、ＰＤ２０１は第１基板１１０１に配置されており、転送スイッチ２０２等のその他の素子は第２基板１１０２に配置されている。また、ＰＤ２０１と転送スイッチ２０２との間に基板接続部１１０３が配置されている。図１２の構成例によれば、第１基板１１０１の面積の多くをＰＤ２０１の形成に用いることができるため、ＰＤ２０１の面積を大きくすることができ、ＰＤ２０１の感度を向上させることができる。

図１３は、図１２の構成に対して、転送スイッチ２０２が第２基板１１０２ではなく、第１基板１１０１に配置されている点が異なる構成例である。すなわち、ＰＤ２０１及び転送スイッチ２０２は第１基板１１０１に配置されており、その他の素子は第２基板１１０２に配置されている。また、転送スイッチ２０２とＦＤ２０３との間に基板接続部１１０３が配置されている。図１３の構成例では、図１２の例に対し、ＦＤ２０３に生じる寄生容量が大きくなり得る。しかしながら、ＰＤ２０１上に基板接続部１１０３とのコンタクトを形成する必要がないため、ＰＤ２０１で発生する暗電流ノイズを低減できる利点があり、図１３の構成例の方がより好ましい場合がある。

図１４は、図１３の構成に対して、ＦＤリセットスイッチ２０４及びランプ波生成部２０５が第２基板１１０２ではなく、第１基板１１０１に配置されている点が異なる構成例である。すなわち、ＰＤ２０１、転送スイッチ２０２、ＦＤ２０３、ＦＤリセットスイッチ２０４及びランプ波生成部２０５は第１基板１１０１に配置されており、その他の素子は第２基板１１０２に配置されている。また、ランプ波生成部２０５の出力ノードと、ランプ波リセットスイッチ２０８及び検出部２０９との間に基板接続部１１０３が配置されている。

図１４の構成例では、高耐圧素子（例えば、５Ｖ系や３．３Ｖ系など）を全て第１基板１１０１に形成し、低耐圧素子（例えば、１．２Ｖ系など）を全て第２基板１１０２に形成することができる。更に、積分容量２０７は、図１４のように第１基板１１０１に形成してもよいが、第２基板１１０２に形成してもよい。このとき、積分容量２０７の電極間の絶縁膜形成プロセスを層間絶縁膜の形成プロセスと共用化できるように電極間の膜厚を設計することで積分容量２０７の形成のためのプロセスを追加する必要がなく、工程数を削減できる。より具体的には、積分容量２０７を第２基板１１０２に形成する場合には、第１基板１１０１に形成する場合に比べ、電極間の絶縁膜厚を薄く設計する。耐圧の違い等に起因して、第２基板１１０２に形成される層間絶縁膜は、第１基板１１０１に形成される層間絶縁膜よりも薄いためである。このように積分容量２０７を設計することで、積分容量２０７の電極間の膜厚を層間絶縁膜の形成プロセスに適合させることができ、工程数を削減できる。

第１実施形態では、制御信号ＰＴＸ、ＰＲＥＳ１、ＰＲＥＳ２は、垂直走査回路１０１で生成されているが、本実施形態ではこの機能は、第１基板１１０１と第２基板１１０２のどちらにあってもよい。例えば、制御信号ＰＴＸ、ＰＲＥＳ１、ＰＲＥＳ２は、各信号が入力されるスイッチが配置された基板に形成された素子においてそれぞれ生成及び供給されてもよい。あるいは、制御信号ＰＴＸ、ＰＲＥＳ１、ＰＲＥＳ２は、第１基板１１０１と第２基板１１０２のうちの一方に形成された素子で生成され、必要に応じて他方の基板に供給されてもよい。例えば、制御信号ＰＴＸ、ＰＲＥＳ１、ＰＲＥＳ２は、第２基板１１０２上で生成され、基板接続部１１０３に含まれる制御線を経由して第１基板１１０１に供給されてもよい。この場合において、制御信号ＰＴＸ、ＰＲＥＳ１、ＰＲＥＳ２を伝送する制御線は、画素アレイ１００内を経由して各画素２００に接続されるものであってもよく、画素アレイ１００外を経由して各画素２００に接続されるものであってもよい。

また、図１１には２枚の基板が積層されている構成例が示されているが、積層される基板の枚数は３枚以上であってもよい。図１５は、本実施形態の変形例として、第１基板１１０１、第２基板１１０２及び第３基板１５００が積層されている固体撮像装置の積層構造を示す概略図である。基板接続部１１０３は、第１基板１１０１と第２基板１１０２とを機械的及び電気的に接続し、基板接続部１５０１は、第２基板１１０２と第３基板１５００とを機械的及び電気的に接続する。例えば、ＰＤ２０１からランプ波生成部２０５までの回路が第１基板１１０１に配置され、ランプ波リセットスイッチ２０８からメモリ２１１までの回路が第２基板１１０２に配置され、ＤＦＥ１０２以降の回路が第３基板１５００に配置される構成とし得る。この場合において、第２基板１１０２に配置されたメモリ２１１に保持されたデジタル値は、基板接続部１５０１を介して第３基板１５００に配置されたＤＦＥ１０２に伝送される。ＤＦＥ１０２は、このデジタル値に対し、補正、並べ替え等の所定の信号処理を行うデジタル信号処理回路として機能する。

（第６実施形態）
本発明の第６実施形態による撮像システム１６００について、図１６を用いて説明する。図１６は、本実施形態による撮像システム１６００の構成例を示すブロック図である。

本実施形態に係る撮像システム１６００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。

撮像システム１６００は、バリア１６０１、レンズ１６０２、絞り１６０３、固体撮像装置１６０４、画像処理部１６０７、タイミング発生部１６０８、全体制御・演算部１６０９、メモリ部１６１０を有する。また、撮像システム１６００は、撮像システム１６００の外部とのインターフェース（Ｉ／Ｆ）として、記録媒体制御Ｉ／Ｆ部１６１１、外部Ｉ／Ｆ部１６１３を有する。固体撮像装置１６０４は、第１乃至第５実施形態に係る固体撮像装置を適用することかできる。

レンズ１６０２は、被写体の光学像を固体撮像装置１６０４に結像させるためのものである。絞り１６０３は、レンズ１６０２を通った光量を可変するためのものである。バリア１６０１は、レンズ１６０２の保護のためのものである。固体撮像装置１６０４は、先の実施形態で説明した固体撮像装置であって、レンズ１６０２により結像された光学像を画像データに変換するものである。

画像処理部１６０７は、固体撮像装置１６０４より出力された画像信号に対し、各種の補正及びデータ圧縮等の処理を行う画像処理装置である。画像処理部１６０７は、固体撮像装置１６０４を構成する１つ以上の基板のうちの少なくとも１つに搭載されていてもよいし、別の基板に搭載されていてもよい。タイミング発生部１６０８は、固体撮像装置１６０４及び画像処理部１６０７に、各種タイミング信号を出力するためのものである。全体制御・演算部１６０９は、撮像システム１６００の全体を制御する全体制御部である。ここで、タイミング信号などは撮像システム１６００の外部から入力されてもよく、撮像システム１６００は少なくとも固体撮像装置１６０４と、固体撮像装置１６０４から出力された撮像信号を処理する画像処理部１６０７とを有していればよい。

メモリ部１６１０は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御Ｉ／Ｆ部１６１１は、記録媒体１６１２への記録、あるいは記録媒体１６１２からの読み出しを行うためのインターフェース部である。記録媒体１６１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体又は撮像システムに内蔵された記録媒体である。外部Ｉ／Ｆ部１６１３は、外部コンピュータ等と通信するためのインターフェース部である。

このようにして、第１乃至第５実施形態による固体撮像装置を適用した撮像システムを構成することにより、低輝度の被写体に対する階調性が良好な画像を撮影可能な撮像システムを実現することができる。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

本発明は、上述の実施形態に限らず種々の変形が可能である。図２に示した画素２００の構成は一例を示したものであり、本発明の固体撮像装置に適用可能な画素２００の構成はこれに限定されるものではない。また、第６実施形態に示した撮像システム１６００は、本発明の固体撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の固体撮像装置を適用可能な撮像システムは図１６に示した構成に限定されるものではない。

上述の実施形態は、本発明を適用しうるいくつかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。

２０１ フォトダイオード（ＰＤ）
２０２ 転送スイッチ
２０３ フローティングディフュージョン（ＦＤ）
２０５ ランプ波生成部
２０８ ランプ波リセットスイッチ
２０９ 検出部
２１０ カウンタ
２１１ メモリ

Claims (16)

1. 光電変換により入射光に応じた信号を生成する第１光電変換部と、
   前記第１光電変換部から前記信号を転送する第１転送部と、
   前記信号が転送される入力ノードを有し、前記入力ノードの電位に応じた傾きにより電圧が時間とともに変化するランプ波を生成するランプ波生成部と、
   前記ランプ波の電圧と閾値電圧との大小関係の変化を検出する検出部と、
   前記ランプ波の電圧と前記閾値電圧との大小関係の変化を、前記検出部が検出した場合に、前記ランプ波の電圧をリセットするランプ波リセット部と、
   前記第１光電変換部から前記入力ノードに前記信号の転送を終了した後の所定期間に、前記ランプ波生成部による前記ランプ波の生成と、前記ランプ波リセット部による前記リセットとを繰り返すことにより、前記検出部に前記ランプ波の電圧と前記閾値電圧との大小関係の変化を繰り返し検出させる制御部と、
   前記所定期間に、前記検出部による前記ランプ波の電圧と前記閾値電圧との大小関係の変化の検出が繰り返された回数に対応するデジタル値を取得するデジタル値取得部と、
   を有することを特徴とする固体撮像装置。
2. 前記ランプ波生成部は、
   前記入力ノードの電位に応じた電流を供給する第１トランジスタと、
   前記第１トランジスタから供給される電流により信号を蓄積し、電圧に変換する第１容量素子と、
   を有することを特徴とする請求項１に記載の固体撮像装置。
3. 前記ランプ波生成部は、前記第１トランジスタと、前記ランプ波生成部の出力ノードとの間にカスコード接続された第２トランジスタを更に有する
   ことを特徴とする請求項２に記載の固体撮像装置。
4. 光電変換により入射光に応じた信号を生成する第１光電変換部と、
   前記第１光電変換部から前記信号を転送する第１転送部と、
   前記信号が転送される入力ノードを有し、前記入力ノードの電位に応じた傾きにより電圧が時間とともに変化するランプ波を生成するランプ波生成部と、
   前記ランプ波の電圧と閾値電圧との大小関係の変化を検出する検出部と、
   前記ランプ波の電圧と前記閾値電圧との大小関係の変化を、前記検出部が検出した場合に、前記ランプ波の電圧をリセットするランプ波リセット部と、
   所定期間に、前記ランプ波生成部による前記ランプ波の生成と、前記ランプ波リセット部による前記リセットとを繰り返すことにより、前記検出部に前記ランプ波の電圧と前記閾値電圧との大小関係の変化を繰り返し検出させる制御部と、
   前記所定期間に、前記検出部による前記ランプ波の電圧と前記閾値電圧との大小関係の変化の検出が繰り返された回数に対応するデジタル値を取得するデジタル値取得部と、を有し、
   前記ランプ波生成部は、
   前記入力ノードの電位に応じた電流を供給する第１トランジスタと、
   前記第１トランジスタから供給される電流により信号を蓄積し、電圧に変換する第１容量素子と、
   前記第１トランジスタと前記ランプ波生成部の出力ノードとの間にカスコード接続された第２トランジスタと、を有する
   ことを特徴とする固体撮像装置。
5. 前記ランプ波生成部は、前記入力ノードの電位が入力されるバッファを更に有し、
   前記バッファからの出力電位が前記第１トランジスタのゲートに入力される
   ことを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
6. 前記第１トランジスタから供給される電流により信号を蓄積し、電圧に変換する第２容量素子と、
   前記入力ノードの電位に基づき、前記第１トランジスタと前記第２容量素子とを導通状態又は非導通状態とする容量切替部と、
   を更に有することを特徴とする請求項２乃至５のいずれか１項に記載の固体撮像装置。
7. 前記デジタル値取得部は、
   前記所定期間に、前記検出部による前記ランプ波の電圧と前記閾値電圧との大小関係の変化の検出が繰り返された回数に基づくカウント値を取得するカウンタと、
   前記カウンタが取得したカウント値を前記デジタル値として記憶するメモリと、
   を有することを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
8. 前記入力ノードの電位に基づき、前記カウンタが前記カウント値を取得する前記所定期間を変化させるカウント期間切替部を更に有する
   ことを特徴とする請求項７に記載の固体撮像装置。
9. 前記第１転送部により前記信号が転送される第３容量素子と、
   前記第３容量素子から前記入力ノードに前記信号を転送する第２転送部と、
   を更に有することを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
10. 光電変換により入射光に応じた信号を生成する第２光電変換部と、
    前記第２光電変換部から前記信号を転送する第３転送部と、
    前記第３転送部により前記信号が転送される第４容量素子と、
    前記第４容量素子から前記入力ノードに前記信号を転送する第４転送部と、
    を更に有することを特徴とする請求項９に記載の固体撮像装置。
11. 第１基板と、
    前記第１基板と電気的に接続された第２基板と、
    を更に有し、
    前記第１光電変換部は前記第１基板に形成され、
    前記デジタル値取得部は前記第２基板に形成される
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
12. 前記第１転送部は前記第２基板に形成されることを特徴とする請求項１１に記載の固体撮像装置。
13. 前記第１転送部は前記第１基板に形成されることを特徴とする請求項１１に記載の固体撮像装置。
14. 前記ランプ波生成部は前記第１基板に形成されることを特徴とする請求項１３に記載の固体撮像装置。
15. 前記第２基板と電気的に接続された第３基板を更に有し、
    前記第３基板は、前記デジタル値取得部で取得された前記デジタル値を処理するデジタル信号処理回路を有する
    ことを特徴とする請求項１１乃至１４のいずれか１項に記載の固体撮像装置。
16. 請求項１乃至１５のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力された画像信号を処理する画像処理部と
    を有することを特徴とする撮像システム。

Images