JP5269456B2

JP5269456B2 - イメージセンサおよびその駆動方法

Info

Publication number: JP5269456B2
Application number: JP2008080584A
Authority: JP
Inventors: 木英之舟
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-03-26
Filing date: 2008-03-26
Publication date: 2013-08-21
Anticipated expiration: 2028-03-26
Also published as: CN101547318A; US8089544B2; US20090244346A1; CN101547318B; JP2009239442A

Description

本発明は、イメージセンサおよびその駆動方法に係わり、例えば、ＣＭＯＳイメージセンサおよびその駆動方法に関する。

ＣＣＤ（charge-coupled device）に代わるイメージセンサとして、ＣＭＯＳ（Complimentary Metal-Oxide Semiconductor）イメージセンサが開発されている。ＣＭＯＳイメージセンサは、ロジックおよびアナログ回路とともに同一チップに一体形成（システムインテグレーション）することができるため、低電圧かつ高機能を実現することができる。その一方で、ＣＭＯＳイメージセンサでは、画素ごとに信号を蓄積して順次読み出すため、ＣＣＤと異なり、グローバル露光ができないという問題があった。

近年、カラム並列型Ａ／Ｄ変換とデジタルＣＤＳ（相関二重サンプリング）とを組み合わせることによって、高速撮像および低ノイズ読出しが可能となった。しかしながら、カラム並列デジタルＣＤＳ方式のＡ／Ｄ変換であっても、微細プロセスの採用により、電源電圧が低下してくると、Ａ／Ｄ変換に用いられるＤ／Ａ変換ランプ波を充分に大きくすることができない。これは、Ｓ／Ｎ比の劣化を招いてしまう。
特開２００５−３０３６４８号公報特開２００５−３２３３３１号公報

電源電圧の低下に伴うＳ／Ｎ比の劣化を抑制することができるイメージセンサを提供する。

本発明に係る実施形態に従ったイメージセンサは、半導体基板上に行列状に配置され入射光を検出する複数の画素を含む撮像領域と、行方向に配列された前記画素に接続された複数の行選択線と、列方向に配列された前記画素に接続された複数の信号線とを備えたイメージセンサであって、
前記画素の各々または複数の前記画素を含む画素ブロックの各々は、前記入射光に応じた電流を流すフォトダイオードと、前記フォトダイオードの一端と第１のノードにおいて接続され、前記第１のノードに電位を印加するキャパシタと、前記第１のノードと第１の電源との間に接続され、前記第１のノードの電位を前記第１の電源の電位にリセットするリセットトランジスタと、前記第１のノードの電位と基準電圧とを比較し、その比較結果を前記リセットトランジスタのゲートに出力するコンパレータと、前記コンパレータの出力端に接続され、前記第１のノードの電位が前記第１の電源の電位または基準電圧のいずれか一方に達したときに生じる前記コンパレータの出力信号の反転の回数をカウントし、この反転回数に応じたデジタル値を出力するカウンタと、前記カウンタの出力と前記信号線の１つとの間に接続され、ゲートが前記行選択線の１つに接続された選択トランジスタとを備えている。

本発明に係る実施形態に従ったイメージセンサは、半導体基板上に行列状に配置され入射光を検出する複数の画素を含む撮像領域と、行方向に配列された前記画素に接続された複数の行選択線と、列方向に配列された前記画素に接続された複数の信号線とを備えたイメージセンサであって、
前記画素の各々または複数の前記画素を含む画素ブロックの各々は、前記入射光に応じた電流を流すフォトダイオードと、前記フォトダイオードの一端と第１のノードにおいて接続され、前記第１のノードに電位を印加するキャパシタと、前記第１のノードと第１の電源との間に接続され、前記第１のノードの電位を前記第１の電源の電位にリセットするリセットトランジスタと、前記第１のノードの電位と基準電圧とを比較し、その比較結果を前記リセットトランジスタのゲートに出力するコンパレータと、前記コンパレータの出力端に接続され、定期的に振幅を繰り返すクロックを受け取り、前記第１のノードの電位が前記第１の電源の電位または基準電圧のいずれか一方に達したときに生じる前記コンパレータの出力信号の反転回数をカウントし、前記反転回数が所定値になるまでに受け取ったクロック数をカウントし、該クロック数に応じたデジタル値を出力するカウンタと、前記カウンタの出力と前記信号線の１つとの間に接続され、ゲートが前記行選択線の１つに接続された選択トランジスタとを備えている。

本発明に係る実施形態に従ったイメージセンサの駆動方法は、半導体基板上に行列状に配置され入射光を検出する複数の画素を含む撮像領域と、行方向に配列された前記画素に接続された複数の行選択線と、列方向に配列された前記画素に接続された複数の信号線とを備えたイメージセンサの駆動方法であって、
前記画素の各々または複数の前記画素を含む画素ブロックの各々は、フォトダイオードと、前記フォトダイオードの一端と第１のノードにおいて接続されたキャパシタと、前記第１のノードと第１の電源との間に接続されたリセットトランジスタと、前記第１のノードの電位と基準電圧とを入力し、出力が前記リセットトランジスタのゲートに接続されたコンパレータと、前記コンパレータの出力端に接続されたカウンタと、前記カウンタの出力と前記信号線の１つとの間に接続され、ゲートが前記行選択線の１つに接続された選択トランジスタとを備え、
前記入射光に応じた電荷が前記フォトダイオードを流れ、
前記第１のノードの電位が前記第１の電源の電位または基準電圧のいずれか一方に達したときに、前記コンパレータの出力信号を反転させ、
前記カウンタは、前記コンパレータの出力信号の反転の回数をカウントし、この反転回数に応じたデジタル値を出力し、それと同時に前記リセットトランジスタは導通状態になり前記第１のノードの電位を前記第１の電源の電位にリセットし、それにより前記コンパレータの出力信号を元に戻し、
前記コンパレータの出力信号が元に戻ったときには、前記カウンタは前記デジタル値を増加させず、前記リセットトランジスタは非導通状態となり、
前記デジタル値を出力することを具備する。

本発明に係る実施形態に従ったイメージセンサの駆動方法は、半導体基板上に行列状に配置され入射光を検出する複数の画素を含む撮像領域と、行方向に配列された前記画素に接続された複数の行選択線と、列方向に配列された前記画素に接続された複数の信号線とを備えたイメージセンサの駆動方法であって、
前記画素の各々または複数の前記画素を含む画素ブロックの各々は、フォトダイオードと、前記フォトダイオードの一端と第１のノードにおいて接続されたキャパシタと、前記第１のノードと第１の電源との間に接続されたリセットトランジスタと、前記第１のノードの電位と基準電圧とを入力し、出力が前記リセットトランジスタのゲートに接続されたコンパレータと、前記コンパレータの出力端に接続され、定期的に振幅を繰り返すクロックを受け取るカウンタと、前記カウンタの出力と前記信号線の１つとの間に接続され、ゲートが前記行選択線の１つに接続された選択トランジスタとを備え、
前記入射光に応じた電荷が前記フォトダイオードを流れ、
前記第１のノードの電位が前記第１の電源の電位または基準電圧のいずれか一方に達したときに、前記コンパレータの出力信号を反転させ、
前記カウンタは、前記コンパレータの出力信号の反転回数をカウントし、該反転回数が所定値になるまでに受け取った前記クロックの数をカウントし、該クロック数に応じたデジタル値を出力し、
前記コンパレータの出力信号の反転と同時に前記リセットトランジスタは導通状態になり、
前記第１のノードの電位を前記第１の電源の電位にリセットすることにより前記コンパレータの出力信号を元に戻し、
前記コンパレータの出力信号が元に戻ったときには、前記カウンタは前記デジタル値を増加させず、前記リセットトランジスタは非導通状態となることを具備する。

本発明によるイメージセンサは、電源電圧の低下に伴うＳ／Ｎ比の劣化を抑制することができる。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１に示すイメージセンサはＣＭＯＳイメージセンサである。図１には、１つの画素ＰＩＸのみを示しているが、実際には複数の画素ＰＩＸが半導体基板（図示せず）上にマトリクス状に二次元配置されている。このマトリクス状に配列された複数の画素が撮像領域を形成している。

行選択線としてのアドレス線Ｌａｄが行方向に配列された複数の画素に接続されている。複数のアドレス線Ｌａｄは、垂直レジスタ１０に接続されている。垂直レジスタ１０は、或る行のアドレス線Ｌａｄを行アドレスの順番に選択して、該アドレス線Ｌａｄに接続された複数の画素に電圧を印加するように構成されている。

垂直信号線Ｌｃｌが列方向に配列された複数の画素に接続されている。複数の垂直信号線Ｌｃｌは、それぞれスイッチＳＷを介して出力端子ＯＵＴに接続されている。各スイッチＷＬは、水平読出し回路２０に接続されており、垂直信号線Ｌｃｌの列アドレスの順番に従ってスイッチングされる。

このように、アドレス線Ｌａｄによって選択された行に配列された複数の画素のデジタルデータが水平読出し回路２０によって順番に出力端子ＯＵＴから出力される。垂直レジスタ１０がアドレス線Ｌａｄのアドレスの順番に従ってアドレス線Ｌａｄを選択する。これにより、画像領域内の全画素ＰＩＸが順番に出力端子ＯＵＴから出力される。

垂直レジスタ１０および水平読出し回路２０は、画素領域と同一半導体基板上に形成してよい。

画素ＰＩＸの各々は、フォトダイオードＰＤと、キャパシタＦＤと、リセットトランジスタＴｒｓｔと、コンパレータＣＭＰと、カウンタＣＮＴと、選択トランジスタＴｓｅｌとを備えている。

フォトダイオードＰＤのアノードは、例えば、第２の電源としてのグランドに接続されており、そのカソードは、キャパシタＦＤの一端に接続されている。フォトダイオードＰＤは、入射光を受け、その入射光に応じた電流を流す。例えば、フォトダイオードＰＤは、入射光の光量（照度、輝度）に比例した量の電子をアノードからカソードへ流す、あるいは、それらに比例した量の電流をカソードからアノードへ流す。つまり、一定時間にフォトダイオードＰＤが流す電流量は、入射光の光量、強度、輝度、階調等が大きいほど多くなる。

キャパシタＦＤはフォトダイオードＰＤのカソードとグランドとの間に接続されている。キャパシタＦＤは、ＰＮ接合ダイオードに逆バイアスを印加して得られる空乏層で形成されたフローティングディフュージョン型の容量でよい。キャパシタＦＤは、入射光の無い状態において第１のノードＮ１の電位を保持することができる。なお、ノードＮ１の電位を保持する必要がない場合には、このＦＤは省略することができる。また、ＰＤとＦＤとの間に読出しゲートを設置することでリセット信号ノイズを低減させることもできる。

フォトダイオードのカソードとキャパシタＦＤとの間の第１のノードＮ１とすると、フォトダイオードＰＤおよびキャパシタＦＤは、第１のノードＮ１とグランドとの間に並列に接続されており、入射光を検出する検出部ＤＥＴを構成している。

リセットトランジスタＴｒｓｔは、第１のノードＮ１と第１の電源との間に接続されており、第１のノードＮ１を第１の電源電位Ｖｄｄにリセット（充電）する役目を果たす。

コンパレータＣＭＰは、第１のノードＮ１に接続された第１の入力部と、基準電圧線Ｌｒｅｆに接続された第２の入力部と、第１のノードＮ１と基準電圧線Ｌｒｅｆとの比較結果を出力する出力部とを備える。コンパレータＣＭＰの出力部は、カウンタＣＮＴおよびリセットトランジスタＴｒｓｔのゲートに共通に接続されている。コンパレータＣＭＰは、第１のノードＮ１の電位と基準電圧Ｖｒｅｆとを比較し、その比較結果を出力する。

カウンタＣＮＴは、例えば、コンパレータＣＭＰの出力信号が高レベル電位から低レベル電位に立ち下がるごとに、反転回数をカウントする。この場合、カウンタＣＮＴは、コンパレータＣＭＰの出力信号が低レベル電位から高レベル電位に立ち上がるときには反転回数をカウントしない。逆に、カウンタＣＮＴは、コンパレータＣＭＰの出力信号が低レベル電位から高レベル電位に立ち上がるごとに、反転回数をカウントしてもよい。この場合、カウンタＣＮＴは、コンパレータＣＭＰの出力信号が高レベル電位から低レベル電位に立ち下がるときには反転回数をカウントしない。このように構成しても、カウンタＣＮＴは同じデジタル信号を出力することができるからである。

なお、本実施形態では、基準電圧Ｖｒｅｆは全てのセルに対して一定値を与えることを前提にしている。しかし、例えば、入射光量に応じて異なるＶｒｅｆを与えることによって、ダイナミック・レンジを広けることができる。また、時間的に変化する値を与えても良い。

コンパレータＣＭＰおよびカウンタＣＮＴがＡ／Ｄコンバータを構成する。

リセットトランジスタＴｒｓｔは、例えば、コンパレータＣＭＰの出力信号が高レベル電位から低レベル電位に立ち下がるごとに導通状態になり、それによって第１のノードＮ１の電位を第１の電源電位Ｖｄｄにリセットする。この場合、リセットトランジスタＴｒｓｔは、コンパレータＣＭＰの出力信号が低レベル電位から高レベル電位に立ち上がるときには非導通状態を維持し、第１のノードＮ１の電位をリセットしない。

選択トランジスタＴｓｅｌは、カウンタＣＮＴの出力部と１本の垂直信号線Ｌｃｌとの間に接続されている。選択トランジスタＴｓｅｌのゲートは、１本のアドレス線Ｌａｄに接続されている。垂直レジスタ１０がアドレス線Ｌａｄを選択し駆動すると、選択トランジスタＴｓｅｌが導通状態となり、カウンタＣＮＴの出力デジタル信号が垂直信号線Ｌｃｌへ伝達される。水平読出し回路２０がスイッチＳＷをオンしたときに、このデジタル信号はスイッチＳＷを介して出力端子ＯＵＴから出力される。

図２（Ａ）から図２（Ｃ）は、入射光の光量が多い場合のタイミング図を示し、図３（Ａ）から図３（Ｃ）は、入射光の光量が少ない場合のタイミング図を示す。本実施形態において、カウンタＣＮＴは、一定時間Ｔｓの期間にコンパレータＣＭＰの出力の反転回数をカウントし、この反転回数に比例したデジタル値を出力する。

第１のノードＮ１の電位が基準電圧Ｖｒｅｆよりも低い場合、コンパレータＣＭＰは低レベル電位を出力している。これにより、リセットトランジスタＴｒｓｔは導通状態となるので、第１のノードＮ１の電位は、Ｖｄｄにリセットされる。ＶｄｄはＶｒｅｆよりも高い電位であるので、コンパレータＣＭＰは高レベル電位を出力する。それによりリセットトランジスタは、非導通状態になる。即ち、図２（Ａ）に示すように、第１のノードＮ１の電位は、基準電位Ｖｒｅｆに達し、基準電位Ｖｒｅｆよりも低くなろうとすると、第１の電源電位Ｖｄｄに戻される（リセットされる）。

フォトダイオードＰＤは、入射光によって電子をアノードからカソードへ流す。よって、入射光がフォトダイオードＰＤに入射している場合、キャパシタＦＤに保持されていた電荷がフォトダイオードＰＤを介して放出されるので、第１のノードＮ１の電位は低下する。入射光の光量が大きいほど、第１のノードＮ１の電位は短時間で低下する。

第１のノードＮ１の電位が基準電位Ｖｒｅｆに達すると、図２（Ｂ）に示すように、コンパレータＣＭＰの出力がハイレベルからロウレベルへ立ち下がる。つまり、コンパレータＣＭＰの出力信号が反転する。これと同時に、リセットトランジスタＴｒｓｔが導通状態となって、第１のノードＮ１を第１の電源電位Ｖｄｄに充電する。このとき充電された電荷は、キャパシタＦＤに蓄積される。第１のノードＮ１の電位が上昇した結果、図２（Ｂ）に示すように、コンパレータＣＭＰの出力信号は、ハイレベルからロウレベルへの反転直後に元のハイレベルに戻っている（リセットされる）。

第１のノードＮ１の電位が基準電圧Ｖｒｅｆに達した時点から次に第１のノードＮ１の電位が基準電圧Ｖｒｅｆに達する時点までの期間（コンパレータＣＭＰの出力信号の反転から次の反転までの期間）をステップ期間Ｔｓｔ１またはＴｓｔ２とする。

図２（Ｃ）および図３（Ｃ）に示すように、カウンタＣＮＴは、コンパレータＣＭＰの出力信号が反転したときに、その反転回数を増加させる。即ち、カウンタＣＮＴは、ステップ期間Ｔｓｔ１ごとにデジタル値を所定のステップ値Ｄｓｔだけ増加させる。例えば、ステップ数を８階調に設定した場合、ステップ値Ｄｓｔは、出力最大電圧Ｖｍａｘを８分割した値となる。

カウンタＣＮＴがカウントしている反転回数およびデジタル値は、図４に示すカウンタリセット信号が活性化されるごとにリセットされる。カウンタリセット信号は、所定の期間Ｔｓ（Ｔｓ＞Ｔｓｔ１、Ｔｓ＞Ｔｓｔ２）ごとに活性化される。期間Ｔｓの期間中、カウンタＣＮＴは、反転回数およびデジタル値を累積する。

図２（Ａ）から図２（Ｃ）に示すように入射光の光量等が比較的大きい場合、フォトダイオードＰＤは比較的大きな電流を流すので、第１のノードＮ１の電位の低下速度が速い。従って、ステップ期間Ｔｓｔ１はステップ期間Ｔｓｔ２に比べて短時間であり、所定の期間Ｔｓ内に含まれるステップ期間Ｔｓｔ１および反転回数は比較的多くなる。例えば、期間Ｔｓ内に含まれるステップ期間Ｔｓｔ１の数がｍである場合、カウンタＣＮＴのデジタル値は、ｍ×Ｄｓｔとなる。尚、ｍは整数である。

これに対して、図３（Ａ）から図３（Ｃ）に示すように入射光の光量等が比較的小さい場合、フォトダイオードＰＤは比較的小さな電流を流すので、第１のノードＮ１の電位の低下速度が遅い。従って、ステップ期間Ｔｓｔ２はステップ期間Ｔｓｔ１に比べて長時間であり、所定の期間Ｔｓ内に含まれるステップ期間Ｔｓｔ２および反転回数は比較的少ない。例えば、期間Ｔｓ内に含まれるステップ期間Ｔｓｔ２の数がｎである場合、カウンタＣＮＴのデジタル値は、ｎ×Ｄｓｔ（ｎ×Ｄｓｔ＜ｍ×Ｄｓｔ）となる。尚、ｎは、ｍよりも小さい整数である。

このように、カウンタＣＮＴは、入射光の光量に応じたデジタル値を出力することができる。

本実施形態によれば、コンパレータＣＭＰおよびカウンタＣＮＴから成るＡ／Ｄコンバータが画素ＰＩＸ内に組み込まれている。これにより、画素ＰＩＸのアナログ信号を画素ＰＩＸ内でデジタル信号に変換することができる。画素ＰＩＸ内でＡ／Ｄ変換を実行するので、アナログ信号を増幅するための増幅器が不要となる。その結果、Ｓ／Ｎ比（signal-to-noise ratio）を向上させることができる。さらに、カウンタＣＮＴにはＳＲＡＭもしくはＤＲＡＭ、フラッシュ等のメモリを搭載することもできる。この場合には画素単位でデータをメモリに保存することができ、かつ、リアルタイムでの高度なデジタル信号処理を実現することができる。

本実施形態では、各画素ＰＩＸにコンパレータＣＭＰおよびカウンタＣＮＴから成るＡ／Ｄコンバータが組み込まれている。しかし、画像領域を複数の画素ＰＩＸを含む複数の画素ブロックに分割し、Ａ／Ｄコンバータは、各画素ブロックごとに設けられてもよい。この場合であっても、画像領域内にＡ／Ｄコンバータを設けることが好ましい。これにより、増幅器が不要となり、Ｓ／Ｎ比を向上させることができるからである。これは、さらに、画像信号の処理速度の向上に繋がる。

本実施形態によれば、画素ごとにＡ／Ｄ変換が可能となるため、カラムＡ／Ｄ変換方式では難しいグローバル露光読出しが可能となる。

（第２の実施形態）
第１の実施形態では、カウンタＣＮＴは、所定期間Ｔｓ内におけるカウンタ出力をデジタル値として出力していた。これに対し、第２の実施形態では、カウンタＣＮＴは、定期的に振幅を繰り返すクロックを受け取り、反転回数が所定値になるまでの時間を計測する。即ち、カウンタＣＮＴは、反転回数が所定値になるまでのクロック数をカウントし、このクロック数に応じたデジタル値を出力する。

図５（Ａ）および図５（Ｂ）は、それぞれ図２（Ａ）および図２（Ｂ）と同じである。図６（Ａ）および図６（Ｂ）は、それぞれ図３（Ａ）および図３（Ｂ）と同じである。即ち、第２の実施形態のコンパレータＣＭＰ、リセットトランジスタＴｒｓｔおよび検出部ＤＥＴの動作は、第１の実施形態のそれらの動作と同様である。従って、第２の実施形態のそれらの動作説明を省略する。

カウンタＣＮＴは、図５（Ｃ）および図６（Ｃ）に示すようにコンパレータＣＭＰの出力信号がハイレベルからロウレベルへ反転する回数をカウントする。また、カウンタＣＮＴは、図７に示すように周期的に振幅を繰り返すクロックを受け取り、このクロックの振幅数（以下、クロック数という）をカウントする。カウンタＣＮＴは、反転回数が所定数Ｎｒｅｖに達したときのクロック数に応じたデジタル値を出力する。

図５（Ａ）から図５（Ｃ）に示すように、入射光の光量が大きい場合、上記反転回数は、比較的短時間Ｔｓ１で所定数Ｎｒｅｖに達する。このため、時間Ｔｓ１の間にカウンタＣＮＴが受け取るクロック数は少ない。カウンタＣＮＴは、このクロック数に比例したデジタル値を出力すればよい。

図６（Ａ）から図６（Ｃ）に示すように、入射光の光量が小さい場合、上記反転回数は、Ｔｓ１よりも長い時間Ｔｓ２で所定数Ｎｒｅｖに達する。このため、時間Ｔｓ２の間にカウンタＣＮＴが受け取るクロック数は比較的多い。カウンタＣＮＴは、このクロック数に比例したデジタル値を出力する。これにより、カウンタＣＮＴは、入射光の光量に応じたデジタル値を出力することができる。

第２の実施形態の構成は、第１の実施形態の構成と同様でよい。ただし、所定数Ｎｒｅｖを、ｋビット（ｋは整数）のカウンタが一巡する値に設定することによって、カウンタリセット信号を省略することができる。この場合、上記反転回数が所定数Ｎｒｅｖ（Ｎｒｅｖ＝“１１１・・・１”（ｋ個のビットの総てが１））になった後、カウンタの反転回数は、自動的に“０００・・・０”にリセットされる。

第２の実施形態は、第１の実施形態と同様の効果を得ることができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

第１の実施形態に従ったＣＭＯＳイメージセンサの或る画素およびその周辺部分を示す回路図。第１の実施形態によるイメージセンサの動作を示すタイミング図。第１の実施形態によるイメージセンサの動作を示すタイミング図。第１の実施形態によるイメージセンサの動作を示すタイミング図。第２の実施形態によるイメージセンサの動作を示すタイミング図。第２の実施形態によるイメージセンサの動作を示すタイミング図。第２の実施形態によるイメージセンサの動作を示すタイミング図。

符号の説明

ＰＤ…フォトダイオード
ＦＤ…キャパシタ
Ｔｒｓｔ…リセットトランジスタ
ＣＭＰ…コンパレータ
ＣＮＴ…カウンタ
Ｔｓｅｌ…選択トランジスタ
Ｌａｄ…アドレス線
Ｌｃｌ…垂直信号線
１０…垂直レジスタ
２０…水平読出し回路

Claims

半導体基板上に行列状に配置され入射光を検出する複数の画素を含む撮像領域と、行方向に配列された前記画素に接続された複数の行選択線と、列方向に配列された前記画素に接続された複数の信号線とを備えたイメージセンサであって、
前記画素の各々または複数の前記画素を含む画素ブロックの各々は、
前記入射光に応じた電流を流すフォトダイオードと、
前記フォトダイオードの一端と第１のノードにおいて接続され、前記第１のノードに電位を印加するキャパシタと、
前記第１のノードと第１の電源との間に接続され、前記第１のノードの電位を前記第１の電源の電位にリセットするリセットトランジスタと、
前記第１のノードの電位と基準電圧とを比較し、その比較結果を前記リセットトランジスタのゲートに出力するコンパレータと、
前記コンパレータの出力端に接続され、前記第１のノードの電位が前記第１の電源の電位または基準電圧のいずれか一方に達したときに生じる前記コンパレータの出力信号の反転の回数をカウントし、この反転回数に応じたデジタル値を出力するカウンタと、
前記カウンタの出力と前記信号線の１つとの間に接続され、ゲートが前記行選択線の１つに接続された選択トランジスタとを備えたイメージセンサ。
前記入射光が前記フォトダイオードに入射することによって前記コンパレータの出力信号が反転したときに、前記カウンタが前記反転回数を増加させるとともに、前記リセットトランジスタが導通状態となり前記第１のノードの電位を前記第１の電源の電位にリセットし、
前記第１のノードの電位を前記第１の電源の電位にリセットすることによって前記コンパレータの出力信号レベルが元に戻ったときに、前記リセットトランジスタは非導通状態となることを特徴とする請求項１に記載のイメージセンサ。
前記入射光の光量が多く、前記フォトダイオードが流す電荷量が多い場合には、前記カウンタが一定時間にカウントする前記反転回数は多くなり、
前記入射光の光量が少なく、前記フォトダイオードが流す電荷量が少ない場合には、前記カウンタが一定時間にカウントする前記反転回数は少なくなることを特徴とする請求項１または請求項２に記載のイメージセンサ。
前記カウンタは前記一定時間ごとに前記反転回数をカウントし、該一定時間後に前記反転回数および前記デジタル値をリセットすることを特徴とする請求項３に記載のイメージセンサ。
半導体基板上に行列状に配置され入射光を検出する複数の画素を含む撮像領域と、行方向に配列された前記画素に接続された複数の行選択線と、列方向に配列された前記画素に接続された複数の信号線とを備えたイメージセンサの駆動方法であって、
前記画素の各々または複数の前記画素を含む画素ブロックの各々は、フォトダイオードと、前記フォトダイオードの一端と第１のノードにおいて接続されたキャパシタと、前記第１のノードと第１の電源との間に接続されたリセットトランジスタと、前記第１のノードの電位と基準電圧とを入力し、出力が前記リセットトランジスタのゲートに接続されたコンパレータと、前記コンパレータの出力端に接続されたカウンタと、前記カウンタの出力と前記信号線の１つとの間に接続され、ゲートが前記行選択線の１つに接続された選択トランジスタとを備え、
前記入射光に応じた電荷が前記フォトダイオードを流れ、
前記第１のノードの電位が前記第１の電源の電位または基準電圧のいずれか一方に達したときに、前記コンパレータの出力信号を反転させ、
前記カウンタは、前記コンパレータの出力信号の反転の回数をカウントし、この反転回数に応じたデジタル値を出力し、それと同時に前記リセットトランジスタは導通状態になり前記第１のノードの電位を前記第１の電源の電位にリセットし、それにより前記コンパレータの出力信号を元に戻し、
前記コンパレータの出力信号が元に戻ったときには、前記カウンタは前記デジタル値を増加させず、前記リセットトランジスタは非導通状態となり、
前記デジタル値を出力することを具備するイメージセンサの駆動方法。
前記入射光の光量が多く、前記フォトダイオードが流す電荷量が多い場合には、前記カウンタが一定時間にカウントする前記反転回数は多くなり、
前記入射光の光量が少なく、前記フォトダイオードが流す電荷量が少ない場合には、前記カウンタが一定時間にカウントする前記反転回数は少なくなることを特徴とする請求項５に記載のイメージセンサの駆動方法。
前記カウンタは前記一定時間ごとに前記反転回数をカウントし、該一定時間後に前記反転回数および前記デジタル値をリセットすることを特徴とする請求項６に記載のイメージセンサの駆動方法。