JP2006148828A - 撮像素子 - Google Patents

撮像素子 Download PDF

Info

Publication number
JP2006148828A
JP2006148828A JP2004339778A JP2004339778A JP2006148828A JP 2006148828 A JP2006148828 A JP 2006148828A JP 2004339778 A JP2004339778 A JP 2004339778A JP 2004339778 A JP2004339778 A JP 2004339778A JP 2006148828 A JP2006148828 A JP 2006148828A
Authority
JP
Japan
Prior art keywords
photodiode
counter
exposure time
reset
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004339778A
Other languages
English (en)
Inventor
Shinichi Nonaka
進一 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004339778A priority Critical patent/JP2006148828A/ja
Publication of JP2006148828A publication Critical patent/JP2006148828A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 A/D変換機能を簡潔かつ、コンパクトな構成で実現するデジタル出力の撮像素子を提供する。
【解決手段】 撮像素子は、光を電気信号に変化するフォトダイオード11と、フォトダイオード11の電気信号により生ずる電圧Vpdとある任意の基準電圧Vrefを比較する比較器12と、比較器12が出力する比較結果を微分してトリガパルスを生成する微分回路13と、トリガパルスPDrstをカウントするカウンタ15と、カウンタ15によるトリガパルスPDrstのカウント結果を一時的に格納するレジスタ16と、指定した座標のレジスタ16に格納されたトリガパルスPDrstのカウント結果を選択して出力する出力スイッチとにより構成される。ある任意の時間(設定露光時間)にフォトダイオード11の受光量は、その繰り返される電荷の蓄積と放出をカウンタ15がカウントする回数であるデジタルデータとして取得される。
【選択図】 図1

Description

本発明は、カメラ撮像技術等において用いられる光電変換機能を有する撮像素子に関する。
従来、例えばCCD(Charge Coupled Device)撮像素子とそれを用いた撮像装置が一般的に広く知られている。CCD撮像素子は、格子状に並べられたフォトダイオードと電荷を垂直方向に転送する垂直CCDと水平方向に転送する水平CCDとで構成されるのが最も一般的である。CCD撮像素子は、フォトダイオードを露光することで該フォトダイオードに蓄えられた電荷を、該フォトダイオードに接続された垂直CCDと該垂直CCD接続された水平CCDを介在して外部に読み出すことで、撮像情報を反映した電気信号を得ている。また、CCD撮像素子を用いた撮像装置では、相関二重サンプリングにより、CCD撮像素子から読み出された電気信号から撮像情報を示す撮像信号成分を取り出して、それを信号処理にかけて画像信号(データ)を生成する。
図6は、相関二重サンプリングの様子を図示したものである。相関二重サンプリングは、基準電圧(サンプリングポイント1)と信号電圧(サンプリングポイント2)をサンプルホールドして、その差分を信号成分として取り出すものである。
ところで、従来、デジタルスチルカメラの用途としては、撮影画像をPCやテレビモニタに表示して楽しむことが主な目的であった。ところが、近年、デジタルスチルカメラの撮影画素数が飛躍的に増えて解像度が向上したことにより、撮影画像を従来のフイルムカメラのようにプリントして楽しむという目的で使用されるようになった。画素数が増大化したことで解像度が向上した反面、信号処理においては、撮像素子から撮像信号を読み出すレート(単位時間内に読み出す撮像信号の数)の限界から、動画処理の際に撮像素子の有効領域全ての画素データを読み出すことが困難になる場合が生じてきた。その場合、撮像素子の利用領域を限定して切り出し読み出しを行うことで対応することが可能であるが、静止画撮影時と動画撮影時とで画角(カメラが受光する視野角)の差を生み出すこととなる。
静止画撮影と動画撮影とで画角の差を生じさせないために、撮像素子のスルーレートを向上させるための技術が重要になってきている。そこで、最近の撮像素子技術では撮像素子の撮像信号のスルーレートを向上する手段として、画素毎にアクセス可能なCMOS(Complementary Metal-Oxide Semiconductor)センサのような固体撮像素子において、画素毎の撮像信号をデジタル的な数値に変換する技術が考案されている。例えば、撮像素子のフォトダイオードに照射された際にフォトダイオードから流出する電流を帰還容量素子と電荷増幅器とで構成される積分回路が時間積分するとともに、ステップ電荷発生器がクロック信号に同期して帰還容量素子に電荷を供給することでΣΔ変調を実行することで、ΣΔ変調の結果からAD変換値を得る技術が提案されている(特許文献1)。このような技術を用いれば、フォトダイオードでの受光量に応じた撮像信号をデジタルデータとして出力する固体撮像素子を構築することが可能である。
一般的に、動画撮影時には、動画規格の画面更新レートに応じて撮像素子から撮像信号を読み出すことが望ましい。しかしながら、撮像素子の画素数が多大で撮像素子又は撮像素子後段のA/D変換部のスルーレートの限界により、全画素データが読み出せない場合は、切り出しにより撮像画像の一部を読み出す処理を行う必要が生ずる場合がある。デジタル信号処理に適した上、撮像信号のスルーレートを良好にする手段としては、上述した撮像素子内で撮像信号をデジタル化するのが有効であるが、撮像信号をA/D変換するための仕掛けを如何に簡潔にするかが撮像素子の集積度を向上する上で重要となる。
特開平9−298694号公報(段落[0053]、[0059]〜[0081]、図1〜図3)
そこで、現在のCCDのような撮像素子では、画素数の増大に伴い、動画処理において全画素出力の読み出しに要する時間がネックになりつつあることを考慮して、デジタル出力の撮像素子における画素毎のA/D変換機能を簡潔かつ、コンパクトな構成する点で解決すべき課題がある。
この発明の目的は、デジタル出力の撮像素子における画素毎のA/D変換機能を簡潔かつ、コンパクトな構成で実現して、読み出し速度を向上させることができる撮像素子を提供することである。
上記課題を解決するため、本発明による撮像素子は、格子状に並べられた画素、及び当該画素に保持されたデジタルデータを選択して出力する出力スイッチを有しており、前記画素は、照射される光のエネルギーを電気的な信号に変換するフォトダイオード、当該フォトダイオードの出力電圧と基準電圧の比較を行ってその比較結果を出力する比較器、当該比較器の比較結果に基づいてトリガパルスを出力する微分回路、前記トリガパルスの数をカウントし、外部から供給される露光時間の制御パルスによりリセットされるカウンタ、前記露光時間の制御パルスと前記微分回路が生成する前記トリガパルスとの論理和をリセットパルスとして前記フォトダイオードに供給する論理和回路、及び前記カウンタがリセットされる直前のカウント値を前記カウンタから受け取り、次のリセットタイミングまでその値を前記デジタルデータとして保持するレジスタを備えており、前記出力スイッチは、前記露光時間の間に前記カウンタがカウントした前記カウント値を前記デジタルデータとして出力することから成っている。
この発明の撮像素子によれば、格子状に並べられた多数の画素において、各画素を構成するフォトダイオードは、照射によって受光した光のエネルギーを電気信号に変換させる。比較器はフォトダイオードの電気信号により生ずる電圧とある任意の基準電圧とを比較し、微分回路は比較器が出力する比較結果を微分して、フォトダイオードの出力電圧が基準電圧を横切る時に合わせてトリガパルスを生成する。論理和回路は、トリガパルスのオンの入力を受けるときにフォトダイオードをリセットさせるので、フォトダイオードは、露光時間中において、トリガパルスのオンの状態毎に電荷の蓄積及び放出を繰り返す。したがって、カウンタは、リセットされる直前までの露光時間中に発生したトリガパルスをカウントする。露光時間の制御パルスがオンのときには、論理和回路はフォトダイオードをリセットさせるとともに、カウンタはこの制御パルスによってリセットされる。露光時間中のカウンタによるトリガパルスのカウント結果は、露光時間の間におけるフォトダイオードによる電荷の蓄積及び放出の回数であって、フォトダイオードが照射される光量に対応しており、画素の出力として捉えることができる。レジスタは、カウンタがリセットされる直前のカウント値をカウンタから受け取り、次のリセットタイミングまでその値をデジタルデータとして一時的に格納し保持する。出力スイッチは、指定した座標のレジスタに格納されたトリガパルスのカウント結果を選択して出力する。
この撮像素子において、露光時間を制御する制御パルスを生成するタイミング発生回路を内部に備えることができる。即ち、タイミング発生回路が生成する制御パルスの、例えばオフの期間を、カウンタがトリガパルスのカウントを続けることができる露光時間として制御することができる。タイミング発生回路は撮像素子に一つ設ければよく、その生成する制御パルスを、すべての画素に共通なものとして入力させることが好ましい。
この撮像素子において、微分回路は、比較器の比較結果を高速クロックでサンプリングしてその変化点を検出してトリガパルスを生成し、当該トリガパルスはカウンタの駆動タイミングとフォトダイオードのリセットタイミングを示すパルスとして用いることができる。即ち、微分回路は比較器の比較結果を高速クロックでサンプリングしてその変化点を検出してトリガパルスを生成する。トリガパルスは、一方ではカウンタに入力されて、カウントアップのための駆動タイミングとして用いられ、他方では、論理和回路に入力されて、フォトダイオードのリセットタイミングを示すパルスとして用いることができる。
この撮像素子において、露光時間からフォトダイオードのリセット時間を差し引いた正味の露光時間に対する露光時間の比をカウント値に乗じることにより求めた補正カウント値を、デジタルデータとすることができる。フォトダイオードのリセット時間は露光時間に含まれる時間であるが、リセット時間の間は、各画素のフォトダイオードが露光されている時間にもかかわらず信号レベルが変化しない。したがって、何も対処しない場合には、カウンタのカウント値は、露光(受光)量を正確には反映していない。そこで、補正前のカウント値が露光時間からフォトダイオードのリセット時間を差し引いた正味の露光時間に対する値であることに着目し、正味の露光時間に対する全露光時間野比をカウント値に乗じることで、補正カウント値をデジタルデータとする。即ち、露光時間の全期間に渡って(リセット時間を含めて)、フォトダイオードが露光されているときにはカウント値が露光時間に比例して増加するとして、比例計算にてカウント値(光量)を補正する。
この発明による撮像素子では、極めて簡潔な構成で撮像データをアナログからデジタルに変換した数値で出力する撮像素子を作ることができる。即ち、露光時間中のカウンタによるトリガパルスのカウント結果は、露光時間の間におけるフォトダイオードによる電荷の蓄積及び放出の回数であり、フォトダイオードが照射される光量に対応している。光量が多いほど、フォトダイオードによる電荷の蓄積及び放出の回数が増加する。したがって、画素は、光量の多少をカウント値に置き換えて出力としている。レジスタは、カウンタがリセットされる直前のカウント値をカウンタから受け取り、次のリセットタイミングまでその値をデジタルデータとして一時的に格納し保持する。出力スイッチは、指定した座標のレジスタに格納されたトリガパルスのカウント結果であるデジタルデータを選択して出力する。その結果、各画素の出力はデジタル値として得られ、画素の集合体としての撮像素子の出力をデジタルの形式で高速で得ることができ、動画処理においても全画素出力の読み出しに要する時間を短くして、動画にも対応することができる。
以下、図面を参照して、この発明による撮像素子の実施の形態を説明する。
図1は、本発明による撮像素子の画素の構成を示したブロック図である。図1に示す画素20において、フォトダイオード11は光を電気的な信号に変換する素子であり、フォトダイオード11の受光部に対して光が照射されると電流を発生し、フォトダイオード11内にある容量素子に電荷を蓄積する。更に、フォトダイオード11では、電荷の蓄積に伴い出力電圧Vpdが降下して、リセットパルスがリセット端子より印加されると、蓄積電荷が外部に排出され出力電圧が初期値Vinitに戻る。
比較器12は、フォトダイオード11の出力電圧Vpdと基準電圧Vrefの比較を行う。比較結果は、比較器12の出力端子よりCMP_0として出力され、出力信号CMP_0は、HIGH又はLOWの2値データとして扱われる。微分回路13は、後述するタイミング発生回路20からの高速のクロック(クロックA)により比較器12の出力結果であるCMP_0のサンプリングを行い、立下り若しくは立ち上がりエッジを検出してトリガパルスPDrstを出力する。微分回路13の出力側にはカウンタ15が接続されており、カウンタ15はトリガパルスPDrstによってカウントアップを行う。また、カウンタ15によるトリガパルスPDrstのカウント値CNTは、タイミング発生回路20からの低速クロック(クロックB)によりクリアされる。更に、カウンタ15は、カウントアップによりカウント値CNTがオーバーフローしてしまう場合には、カウントアップを行わずカウントアップ前のカウントCNTを保持すると共に、オーバーフローフラッグOVFをアサートする。
カウンタ15の出力側に接続されるレジスタ16は、タイミング発生回路20からの低速クロック(クロックB)の入力を受けており、トリガパルスPDrstのカウンタ15におけるカウント結果とオーバーフローフラッグOVFとを低速クロック(クロックB)に同期して取り込み、次に低速クロック(クロックB)が供給されるまでの間その値を保持する。タイミング発生回路21は、比較器12の出力CMP_0を微分する高速クロック(クロックA)と該高速クロックに同期してレベルが変動する周期の長い低速クロック(クロックB)を発生させて、画素20の動作タイミングをコントロールする。微分回路13が作るトリガパルスPDrstとタイミング発生回路21が出力する低速クロック(クロックB)とは論理和回路14に入力され、論理和回路14は、両者の論理和をとってフォトダイオード11にリセットパルス供給する。
図2は、本発明における撮像素子の全体構成イメージを示すブロック図である。同図に示したように撮像素子には、複数の画素20が格子状に並べられ、各々のレジスタ出力は出力スイッチ22に接続されている。出力スイッチ20は、アドレス端子22aに供給されるアドレスで示される画素のレジスタの値を選択して出力端子22bから出力する。
以下、撮像素子の各構成要素がどのように動作して、撮像が行われるかについて説明する。図4は、本発明による撮像素子の動作タイミングを示した図である。図4において、横方向には時間変化とレジスタ16及びカウンタ15の変動の関係、縦方向には各パルスの電圧変動を示している。また、図4において、フォトダイオード11の出力Vpdはアナログ信号、比較器12の出力であるCMP_0、微分回路13の出力であるトリガパルスPDrst、及び、タイミング発生回路21の出力である(クロックB)は2値のデジタル的な信号として扱われる。
各パルスと各構成要素の因果関係としては、まず、初期状態として、低速クロック(クロックB)がアサートされる。低速クロック(クロックB)のアサートにより、フォトダイオード11、カウンタ15がリセットされると同時に、カウンタ15のカウント値CNTとオーバーフローフラグOVFがレジスタ16に転送される。低速クロック(クロックB)がネゲートされると、光の照射量にあわせてフォトダイオード11は電荷の蓄積を開始し、出力電圧Vpdが徐々に下降する。出力電圧Vpdは、比較器12によって基準電圧Vrefと比較され、出力電圧Vpdと基準電圧Vrefが同電位となったところで、比較器12の出力CMP_0がHIGHレベルに変化する。
そして、微分回路13は比較器12の出力CMP_0を高速クロック(クロックA)でサンプリングし、比較器12の出力CMP_0がLOWレベルからHIGHレベルに変化するアサートエッジを捕らえ、このエッジに同期してトリガパルスPDrstを出力する。トリガパルスPDrstは、カウンタ15のカウント値CNTの値を任意の一定量だけカウントアップさせる(図4は1LSBずつカウントアップする場合を示している)。このとき、カウントアップにより、カウント値CNTが用意されたbit数を超えてしまう場合は、カウントアップ動作をせずにオーバーフローフラグOVFをアサートする。同時に、トリガパルスPDrstは、論理和回路14を介してフォトダイオード11のリセットを実行し、フォトダイオード11の容量素子に蓄積された電荷を排出する。電荷の排出に伴って、比較器12の出力CMP_0はHIGHレベルからLOWレベルに戻り、トリガパルスPDrstがネゲートされると、フォトダイオード11は再び電荷の蓄積を開始する。そして、出力電圧Vpdが基準電圧Vrefと同レベルになると、比較器12の出力CMP_0がHIGHレベルに変化して、再びフォトダイオード11のリセット動作とカウンタのカウントアップ動作を行う。
以上のようにフォトダイオード11で、電荷の蓄積と排出を繰り返しながら、次に低速クロック(クロックB)がアサートされるまでの間、カウンタ15のカウントアップ動作を行う。一方、レジスタ16に転送されたカウント値CNTとオーバーフローフラグOVFは次に低速クロック(クロックB)がアサートされるまでの間その値を保持し、この保持されている期間にレジスタ16の値を読み出すことで、該当画素20における信号レベルを取得する。
以上動作によれば、フォトダイオード11が電荷の蓄積を開始してから、微分回路13がトリガパルスを発生するまでの時間は、フォトダイオード11に照射される光の強さに反比例するので、フォトダイオードに照射される光が強力で有るほど、低速クロック(クロックB)がネゲートされてから次にアサートされるまでの間(露光時間:Tc)に、カウンタ15のカウントアップ回数は多くなる。従って、ある任意の時間ごとの各画素20におけるレジスタの値を読み出して、それを反映するデータ列を作ることでデジタル画像データを生成することができる。
但し、これは、トリガパルスPDrstがHIGHとなっている時間が無視して良いほど短い場合に限り、正確な輝度分布を反映したデジタル画像データとなる。一方、トリガパルスPDrstの時間が無視して良いほど短くない場合は、撮像素子から読み出したレジスタの値に補正をかける必要がある。そこで、次に読み出したレジスタの値に補正をかける方法について説明する。
図3は、本発明における撮像素子の露光時間とフォトダイオードの出力する電力の関係を示したグラフである。図3において実線で示した部分は露光時間Tcの間にフォトダイオード11が容量素子に積分される電力を示しており、破線で示した部分はフォトダイオードの容量素子が無限に電荷を蓄積できる(実際には、フォトダイオードの特性上、そのような蓄積は困難である。したがって、電荷の蓄積と放出の特性が良い限定された作動領域を繰り返して利用し、その繰り返し数をカウントする。)とした場合に積分される電力を示している。また、図3では、設定した露光時間Tcの間に、各々合計6回にわたり、フォトダイオードで電荷の蓄積と放電とを繰り返した場合について示したものである。図3から見て取れるように、カウンタの値が6までカウントアップされた場合、最高で6回のリセットが行われることになる。リセット期間Trは、電荷の蓄積が止まるため、設定した露光時間Tcの間に撮像素子で積分される電力と、フォトダイオードの容量素子の電荷蓄積容量が無限であった場合の電力との間に、補正を行うべく誤差が生じる。
このとき生じる誤差は、カウンタ15のカウント値CNTと設定した露光時間Tcに対する正味の露光時間の比で計算(比例計算)することができ、その計算式は以下の通りとなる。
[正味の露光時間]:[設定した露光時間]=[撮像素子で積分した電力]:[補正後の電力]
上式を元に[補正後の電力]の計算式であらわすと、以下の通りとなる。
[補正後の電力]=[撮像素子で積分した電力]×[設定した露光時間]÷[正味の露光時間]
一方、[正味の露光時間]は、[設定した露光時間]から、[リセット時間]と[リセット回数]を掛け合わせたものを減算したものであるから、[補正後の電力]即ち、撮像素子のレジスタ時から読み出されるべき補正後のカウント値(以下、CNTrとする)は、読み出されたカウント値CNT、設定した露光時間Tc、一回あたりのリセット時間Trを用いて、以下の式にまとめることができる。
CNTr=CNT×Tc÷(Tc−CNT×Tr)
以上のように、補正計算をおこなえば、おのおのフォトダイオードが受けた光の強度を反映したデジタル画像データ列を生成することができる。
以上、本発明実施するための形態の一例であり、以上によれば、光を電気信号に変化するフォトダイオードと、フォトダイオードの電気信号により生ずる電圧とある任意の基準電圧を比較する比較器と、該比較器が出力する比較結果を微分してトリガパルスを生成する微分回路と、該トリガパルスをカウントするカウンタと、該カウンタによるトリガパルスのカウント結果を一時的に格納するレジスタと、指定した座標の該レジスタに格納されたトリガパルスのカウント結果を選択して出力するセレクタにより、フォトダイオードのアナログ信号をデジタル処理に適したデジタル出力に変換するスルーレートの良好な撮像素子を構成することができる。また、本実施例におけるタイミング発生回路は、必ずしも撮像素子の内部に設ける必要はなく、外部に設けてもよい。
図5は、図4に示す動作タイミングにおいてオーバーフローフラッグが立つ場合の撮像素子の動作タイミングを示す図である。カウント値CNTがオーバーフロー(値としては7)したときは、フラッグを立て、カウント値をリセットせずにその値を保持する。レジスタ16の出力はそのカウント値となる。
光電変換結果からデジタルデータを生成する撮像素子の画素の構成図。 撮像素子の構成イメージ図。 撮像素子における露光時間とフォトダイオードの出力する電力の関係を示す図。 撮像素子の動作タイミングを示す図。 オーバーフローフラッグが立つ場合の撮像素子の動作タイミングを示す図。 CCD撮像素子を用いた撮像装置における相関二重サンプリング動作の説明図。
符号の説明
11 フォトダイオード
12 比較器
13 微分回路
14 論理和回路
15 カウンタ
16 レジスタ
20 画素
21 タイミング発生回路
22 出力スイッチ
Vpd フォトダイオード11の出力電圧
Vinit 出力電圧Vpdの初期値
Vref 基準電圧
CMP_0 比較器12の出力
PDrst トリガパルス
CNT トリガパルスPDrstのカウント値
OVF オーバーフローフラッグ
Tc 露光時間
Tr リセット期間
CNTr 補正後のカウント値

Claims (4)

  1. 格子状に並べられた画素、及び当該画素に保持されたデジタルデータを選択して出力する出力スイッチを有しており、
    前記画素は、照射される光のエネルギーを電気的な信号に変換するフォトダイオード、当該フォトダイオードの出力電圧と基準電圧の比較を行ってその比較結果を出力する比較器、当該比較器の比較結果に基づいてトリガパルスを出力する微分回路、前記トリガパルスの数をカウントし、外部から供給される露光時間の制御パルスによりリセットされるカウンタ、前記露光時間の制御パルスと前記微分回路が生成する前記トリガパルスとの論理和をリセットパルスとして前記フォトダイオードに供給する論理和回路、及び前記カウンタがリセットされる直前のカウント値を前記カウンタから受け取り、次のリセットタイミングまでその値を前記デジタルデータとして保持するレジスタを備えており、
    前記出力スイッチは、前記露光時間の間に前記カウンタがカウントした前記カウント値を前記デジタルデータとして出力することから成る撮像素子。
  2. 前記露光時間を制御する制御パルスを生成するタイミング発生回路を内部に備えたことから成る請求項1に記載の撮像素子。
  3. 前記微分回路は、前記比較器の比較結果を高速クロックでサンプリングしてその変化点を検出して前記トリガパルスを生成し、前記トリガパルスは前記カウンタの駆動タイミングと前記フォトダイオードのリセットタイミングを示すパルスとして用いられることから成る請求項1又は2に記載の撮像素子。
  4. 前記露光時間から前記フォトダイオードのリセット時間を差し引いた正味の露光時間に対する前記露光時間の比を前記カウント値に乗じることにより求めた補正カウント値を、前記デジタルデータとすることから成る請求項 1〜3のいずれか1項に記載の撮像素子。
JP2004339778A 2004-11-25 2004-11-25 撮像素子 Pending JP2006148828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004339778A JP2006148828A (ja) 2004-11-25 2004-11-25 撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004339778A JP2006148828A (ja) 2004-11-25 2004-11-25 撮像素子

Publications (1)

Publication Number Publication Date
JP2006148828A true JP2006148828A (ja) 2006-06-08

Family

ID=36627960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004339778A Pending JP2006148828A (ja) 2004-11-25 2004-11-25 撮像素子

Country Status (1)

Country Link
JP (1) JP2006148828A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239442A (ja) * 2008-03-26 2009-10-15 Toshiba Corp イメージセンサおよびその駆動方法
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
JP2015065524A (ja) * 2013-09-24 2015-04-09 株式会社ニコン 撮像素子および撮像装置
JP2015216592A (ja) * 2014-05-13 2015-12-03 日本放送協会 信号電荷のa/d変換回路、信号読み出し回路及び固体撮像素子
CN114040132A (zh) * 2021-11-22 2022-02-11 成都微光集电科技有限公司 图像传感器及其曝光时序控制方法、系统及介质

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239442A (ja) * 2008-03-26 2009-10-15 Toshiba Corp イメージセンサおよびその駆動方法
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
JPWO2014097519A1 (ja) * 2012-12-18 2017-01-12 パナソニックIpマネジメント株式会社 半導体光検出器
US9743026B2 (en) 2012-12-18 2017-08-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor photodetector
JP2015065524A (ja) * 2013-09-24 2015-04-09 株式会社ニコン 撮像素子および撮像装置
JP2015216592A (ja) * 2014-05-13 2015-12-03 日本放送協会 信号電荷のa/d変換回路、信号読み出し回路及び固体撮像素子
CN114040132A (zh) * 2021-11-22 2022-02-11 成都微光集电科技有限公司 图像传感器及其曝光时序控制方法、系统及介质
CN114040132B (zh) * 2021-11-22 2023-11-21 成都微光集电科技有限公司 图像传感器及其曝光时序控制方法、系统及介质

Similar Documents

Publication Publication Date Title
EP1156673B1 (en) Image input apparatus
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
KR101361788B1 (ko) 높은 동적 범위 이미지 센서 센서티브 어레이 시스템 및 방법
KR100247936B1 (ko) 동화상 카메라 시스템에서 리드아웃 방법 및 그 장치
CN108886594B (zh) 具有模拟计数器元件的数字单位单元
US9544518B2 (en) Image pickup apparatus and image pickup system with ad converter outputting image data at first resolution in a case where pixel signals are not higher than threshold level and at second resolution in a case where pixel signals are higher than threshold level
EP1938059A2 (en) System and method for a high dynamic range sensitive sensor element or array
JP2001285721A (ja) 広いダイナミックレンジを達成するための時間インデックス付け方法を用いた多サンプリング方法
JP2010045544A (ja) 固体撮像素子、撮像方法及び撮像装置
JP2010154372A (ja) 固体撮像装置、デジタルカメラ及びad変換方法
US10834349B2 (en) Solid-state image sensor, image capturing apparatus and image capturing method
US9674471B1 (en) Digital unit cell with bidirectional ripple counter
JP4164790B2 (ja) アクティブ・ピクセル・センサ・システムおよびアクティブ・ピクセル検知方法
JP2015170863A (ja) 固体撮像装置及びその制御方法、プログラム、記憶媒体
JP2006050231A (ja) イメージャ用ランプ変調式アナログ‐デジタル変換器
JP7339779B2 (ja) 撮像装置
JP2006148828A (ja) 撮像素子
KR20010101387A (ko) 디지털 카메라 및 이미지 처리를 위한 프로그램가능점증식 a/d 변환기
US7605355B2 (en) System and method for a high dynamic range sensitive sensor element array
JP2017200151A (ja) 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器
JP2023053350A (ja) 光電変換装置および撮像システム
JP2020057883A (ja) 撮像装置
JP2011066846A (ja) A/dコンバータ
JP2009044592A (ja) 固体撮像素子駆動装置及び撮像装置
WO2021138838A1 (zh) 一种图像读取电路、图像传感器以及终端设备