KR20010101387A - 디지털 카메라 및 이미지 처리를 위한 프로그램가능점증식 ａ/ｄ 변환기 - Google Patents

디지털 카메라 및 이미지 처리를 위한 프로그램가능점증식 ａ/ｄ 변환기 Download PDF

Info

Publication number
KR20010101387A
KR20010101387A KR1020017008542A KR20017008542A KR20010101387A KR 20010101387 A KR20010101387 A KR 20010101387A KR 1020017008542 A KR1020017008542 A KR 1020017008542A KR 20017008542 A KR20017008542 A KR 20017008542A KR 20010101387 A KR20010101387 A KR 20010101387A
Authority
KR
South Korea
Prior art keywords
converter
pixel
pixel signal
counter
coupled
Prior art date
Application number
KR1020017008542A
Other languages
English (en)
Other versions
KR100430411B1 (ko
Inventor
아프가이모르테자
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20010101387A publication Critical patent/KR20010101387A/ko
Application granted granted Critical
Publication of KR100430411B1 publication Critical patent/KR100430411B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/48—Servo-type converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

제1 픽셀 신호를 수신하는 단계, 제1 픽셀 신호를 나타내는 제1 비트 세트를 생성하는 단계, 제2 픽셀 신호를 수신하는 단계, 및 제1 픽셀 신호와 제2 픽셀 신호 간의 차를 나타내는 제2 비트 세트를 생성하는 단계를 포함하는 방법이 제공된다. 또한, 상기 방법을 수행하기 위한 장치 및 시스템이 제공된다.

Description

디지털 카메라 및 이미지 처리를 위한 프로그램가능 점증식 Ａ/Ｄ 변환기{PROGRAMMABLE INCREMENTAL A/D CONVERTER FOR DIGITAL CAMERA AND IMAGE PROCESSING}
디지털 카메라는 모든 PC(personal computer)의 중요한 구성요소가 되고 있다. 예를 들면, 이들은 화상 회의(video conferencing), 문서 수집(document capturing), 패턴 인식, 프로세스 품질 제어, 및 게임과 같은 애플리케이션에 사용될 수 있다. 이들 카메라에 요구되는 특성은 소형 팩터, 저전력 소비 및 빠른 포착 속도를 포함한다. 이들 카메라의 다른 중요한 특성은 전체 이미지 또는 부분적인 이미지의 해상도를 프로그래밍하는 능력일 것이다.
모든 디지털 카메라에서 A/D(analog-to-digital) 변환기가 전체 전력 예산의 많은 부분을 소비하고, 큰 영역을 차지하며, 속도에 대해 병목 현상이 됨에 따라, A/D 변환기는 전력상 중요한 구성요소가 된다. 그러나, A/D 변환기가 알맞게 설계된 경우, 해상도 프로그램 가능성 및 많은 초점 평면 처리 단계(예, 이미지 센서에서 수행되는 이미지 처리)가 변환 시간에 이루어질 것이다.
CMOS 센서 어레이 및 집적된 A/D 변환기를 사용하는 종래의 카메라에서, CMOS 센서내의 픽셀의 각 칼럼은 A/D 변환기를 구비한다. A/D 변환기가 센서와 동일한 칩 내에 집적되는 경우, 대개, 간략 및 압축을 위해 단일 슬로프 변환기(single slope converter)가 사용된다. 그러나, 센서 어레이 및 다른 디지털 부분 뿐만 아니라, 변환기 회로의 비교기 부분의 크기도 스케이링할 수 없다. 게다가, A/D 변환기 어레이의 전력 소비량도 대개 매우 크다. 또한, 이들 A/D 변환기를 상이한 해상도로 프로그램하는 것은 쉬운 일이 아니다.
상기의 문제점에 대한 하나의 해결책은 A/D 어레이를 몇몇 또는 단일 A/D 변환기로 대체하는 것이다. 그러나, 이 접근 방법의 A/D 변환기의 결과적인 성능은, 1000 픽셀 높이 x 1000 픽셀 넓이의 센서 어레이 및 초당 30 프레임인 프레임 속도를 가정하면, 샘플당 10 비트까지의 해상도로 초당 30만 샘플의 포착을 수용할 수 있어야 한다. 이러한 요구조건은 단일 파이프라인, 병렬 또는 플래시 변환기에 의해 만족될 수 있다. 그러나, 이들 변환기의 소비 전력은, A/D 변환기 어레이보다 작다고 하더라도, 여전히 크다. 또한, 30 fps보다 높은 프레임 속도는, 비록 가능하다 할지라도, 이들 변환기로 달성하기는 매우 어려운 일이다. 따라서, 상기의 하나 또는 모든 결점을 극복할 수 있는 A/D 변환기가 요구된다.
본 발명은 디지털 이미징의 사용 분야에 관한 것으로, 특히, 아날로그-디지털 신호 처리(analog-to-digital signal processing)에 관한 것이다.
도1은 본 발명의 일실시예에 따라 구성된 이미지 캡처 서브시스템을 도시한 도면.
도2는 본 발명의 일실시예에 따라 구성된 이미지 캡처 서브시스템에 포함된 A/D 변환기를 도시한 도면.
도3은 본 발명의 일실시예에 따라 구성된 이미지 캡처 서브시스템을 포함하는 이미징 시스템의 블록도.
발명의 요약.
일부 실시예에서, 제1 픽셀 신호를 수신하는 단계, 제1 픽셀 신호를 나타내는 제1 비트 세트를 생성하는 단계, 제2 픽셀 신호를 수신하는 단계, 및 제1 픽셀 신호와 제2 픽셀 신호 간의 차를 나타내는 제2 비트 세트를 생성하는 단계를 포함하는 방법이 제공된다. 또한, 상기 방법을 수행하기 위한 장치 및 시스템이 제공된다.
본 발명은 A/D 신호 변환을 위한 장치 및 방법을 제공한다. 설명의 목적으로, 특정 실시예가 본 발명의 완전한 이해를 제공하기 위해 제시되어 있다. 그러나, 이 기술분야의 통상의 지식을 가진 자는 이 명세서로부터, 본 발명이 이러한세부 사항없이 실시될 수 있다는 것을 이해할 것이다. 또한, 본 발명은 픽셀 신호에 대한 A/D 변환의 사용을 통해 기재되었지만, 전부는 아니라도, 본 발명의 대부분의 양태는 일반적으로 A/D 신호 변환에 적용할 수 있다. 또한, 주지된 구성요소, 장치, 프로세스 단계 등은 본 발명을 모호하지 않게 하기 위해 기재되지 않는다.
일반적으로, 2개의 연속적인 로우 또는 칼럼으로부터 이웃한 2개의 픽셀 사이의 신호 레벨 차는 연속적인 픽셀 신호가 아니고, 전체 8-10 비트를 변환하는 대신에, 프로그램된 수의 비트만을 증가시키는 증분 변환기(incremental converter)가 사용될 수 있다.
처음부터 끝까지의 전체 신호를 변환하는 것을 피하기 위해, 증분 변환기는 제1 픽셀 신호를 먼저 변환하고 나서, 인접 위치의 픽셀 센서로부터의 제2 픽셀을 다음에 변환한다. 제2 픽셀 신호가 제1 픽셀 신호보다 큰지 또는 작은지를 판단하기 위해, 제2 픽셀 신호는 제1 픽셀 신호와 비교된다. 만일, 제2 픽셀 신호가 제1 픽셀 신호보다 크다면, 제1 픽셀 신호에 대해 생성된 2진값은 적합한 수의 비트만큼 증가될 것이다. 제2 픽셀 신호의 값이 제1 픽셀 신호의 값보다 작은 경우, 제1 픽셀 신호에 대해 생성된 2진값은 제2 픽셀 신호에 대한 2진값에 도달하도록 감소된다.
대부분의 경우에, 2개의 픽셀 신호의 차는 3비트 이상으로 변화되지는 않는다. 보다 나은 기술에 의해 각 픽셀의 크기가 감소되면, 이 차가 보다 작아질 것이다(즉, 픽셀 어레이의 해상도가 증가하는 경우). 이것은 픽셀 어레이의 해상도가 높을수록, 단위 면적 안에 보다 많은 픽셀이 존재하고, 빛이 변할 수 있는 픽셀 표면 영역이 보다 작아진다는 사실에 기인한다.
바람직한 실시예에서, 하나의 A/D 변환기는 레드 픽셀로부터 수신된 신호를 변환하기 위해 사용되고, 다른 A/D 변환기는 그린 픽셀로부터 수신된 신호를 변환하기 위해 사용되고, 또다른 A/D 변환기는 블루 픽셀로부터 수신된 신호를 변환하기 위해 사용된다. 따라서, 하나의 A/D 변환기가 센서 어레이 내의 각 컬러에 대한 모든 픽셀에 사용될 수 있다. 하나의 A/D 변환기가 어레이 내의 모든 픽셀 신호를 처리하는데 사용될 수 있지만, 어레이 내의 각각의 컬러에 대해 하나의 A/D 변환기를 사용하는 것이 바람직하다.
예를 들면, 레드 픽셀 센서로부터 수신된 신호는 그린 픽셀 센서로부터 수신된 신호와는 상당히 다르기 때문에, 대개 3비트 이상이 변화될 필요가 있을 것이다. 이것은 픽셀들이 서로 옆에 있더라도 그들이 다른 부분의 빛 스펙트럼을 포착하기 때문에 그러하다. 흑백 애플리케이션의 그레이-스케일(gray-scale)에서는, 이 제한이 존재하지 않고, 요구에 따라, 하나의 A/D 변환기가 모든 픽셀 신호들을 처리하는데 사용될 수 있다.
도1은 본 발명의 바람직한 실시예에 따라 구성된, 픽셀 센서 어레이(50), 칼럼 어드레서(52) 및 A/D 변환기(56)를 포함하는 이미지 캡처 서브시스템(48)의 블록도이다.
픽셀 센서 어레이(50)는 아날로그 픽셀 데이터를 A/D 변환기(56)로 제공함으로써, 이미지를 캡처하는데 사용되는 픽셀 센서의 세트를 포함한다. 바람직한 실시예에서, 픽셀 센서 어레이(50) 내의 픽셀 센서들은 CMOS 픽셀 센서이다. 대안의 실시예에서, 픽셀 센서 어레이(50) 내의 픽셀 센서들은 CCD 픽셀 센서일 수 있다. 모든 광 센서 또는 인트라-레드(intra-red) 검출기가 픽셀 센서 어레이(50)에서 사용될 수 있고, 빛 에너지 또는 온도를 전기적인 표현으로 변환하는 것만이 요구될 수 있다는 것을 주목해야 한다.
픽셀 센서 어레이(50) 내의 특정 픽셀을 어드레싱하기 위해 칼럼 어드레서(52) 및 로우 어드레서(54)가 사용된다. 칼럼 어드레서(52)는 픽셀 센서 어레이(50) 내의 어떤 칼럼의 픽셀 센서가 판독되도록 선택될지를 제어하고, 로우 어드레서(54)는 픽셀 센서 어레이950) 내의 어떤 로우의 픽셀 센서가 액티브될지를 판단한다. 이에 따라, 로우 어드레서(54) 및 칼럼 어드레서(52)에 의해 지명된 로우와 칼럼의 교차점에서 판독되기 위한 실제 픽셀을 결정한다. 칼럼 어드레서(52) 및 로우 어드레서(54)는, 액세스 타이밍 및 위치를 결정하는 제어 회로(미도시)로부터 제어 신호를 수신한다.
아래에 설명된 바와 같이, A/D 변환기(56)는 픽셀 센서 어레이(50)에 의해 포착된 이미지를 전기적으로 표현한 아날로그 신호를 수신한다. A/D 변환기(56)는 수신된 아날로그 신호를 디지털 도메인에서 처리하는데 적합한 디지털 데이터로 변환한다. 바람직한 실시예에서, A/D 변환기는 픽셀 센서 어레이(50) 내의 전체 픽셀 수가 충분한 시간동안 변환될 수 있는 단일 증분 A/D 변환기이다.
도2는 적분기(60), 비교기(62), 업/다운 카운터(64), 출력 래치(68), 임시 래치(66) 및 D/A 변환기(70)를 구비하는 본 발명의 바람직한 실시예에 따라 구성된 A/D 변환기의 블록도이다.
적분기(60)는 픽셀 센서 어레이(50)에 연결되고, 칼럼 어드레서(52) 및 로우 어드레서(54)가 특정 픽셀에 대한 픽셀 데이터를 구동할 때, 픽셀 센서 어레이(50)의 출력으로부터 아날로그 픽셀 데이터를 수신한다. 적분기(60)는 픽셀 센서 어레이(50)로부터 수신된 아날로그 픽셀 데이터를 적분하고, 이미지 캡처 동안에, 비교기(62)에 이를 전송한다.
비교기(62)는 적분기(60)의 출력을 수신하고, 또한 D/A 변환기(70)의 출력을 수신한다. 비교기(62)는 2개의 수신된 출력 신호를 비교하고, 업/다운 카운터(64)로 신호를 출력한다. 비교기(62)는, 적분기(60)의 출력이 D/A 변환기(70)의 출력보다 높은 경우에 업/다운 카운터(64)를 카운트-업 시키기 위한 신호를 출력한다. 그렇지 않는 경우, 비교기(62)는 업/다운 카운더(64)를 카운트-다운 시키기 위한 신호를 출력한다. 일실시예에서, 비교기(62)는 매 클럭 사이클마다 비교를 수행한다. 시스템은, 비교기의 출력이 부호가 변경된 경우(예, 양에서 음으로, 또는 그 역으로 변경), 카운터 내의 값이 센서로부터의 신호와 같은 것으로 판단한다. 이에 따라, 업/다운 카운터(64)는 증가 또는 감소된 카운트에 기반하여 2진값을 생성한다. 2진값의 크기(즉, 2진값에서의 비트수)는 특정 애플리케이션에 필요한 동적 범위에 의해 결정된다. 일실시예에서, 업/다운 카운터(64)는 픽셀 센서가 10비트 동적 범위를 갖는 10비트 카운터이다.
일실시예에서, 업/다운 카운터(64)는 업/다운 카운터에 포함된 값을 사전설정 값으로 설정하는 RESET 신호를 수신한다. 일실시예에서, 사전설정 값은 업/다운 카운터(64)에 의해 획득할 수 있는 최대값의 1/2이다. 대안의 실시예에서, 업/다운카운터(64)는 업/다운 카운터(64)에 의해 획득할 수 있는 최대값 또는 제로값과 같은 다른 소정값으로 초기화될 수 있다.
전술된 바와 같이, 비교기(62)가 업/다운 카운터(64)를 업 또는 다운하도록 명령하면, 업/다운 카운터(64)에 저장된 값은 매 클럭 사이클당 하나씩 변한다. 이에 따라, 시스템은 N비트의 픽셀 신호를 변환하기 위해 2N클럭 사이클이 요구된다. 예를 들면, 카운터에서 10비트를 변경하기 위해 1024(210)까지의 클럭 사이클이 걸린다. 따라서, 카운터의 10비트 모두를 변경하기 위해서는 1024 클럭 사이클이 필요하다. 그러나, 단지 3비트만 변경될 필요가 있다면, 최대로 8비트 클럭 사이클(23)이 필요하고, 전력 및 시간이 더 많은 비트를 변경하는데 필요하지 않아 절약된다.
아날로그 신호를 10비트의 디지털값으로 변경하는데 1024 클럭 사이클이 필요하지 않기 때문에, 회로의 전력 소모가 감소된다. 아날로그 픽셀 신호를 디지털값으로 변환하기 위해 보다 적은 클럭 사이클이 요구되는 A/D 변환기(56)를 사용하는 것은 이미징 회로의 전력 소비 및 간격 요구조건이 감소될 뿐만 아니라, 생성되는 노이즈의 양도 적어진다. 회로가 보다 낮은 주파수로 동작함에 따라, 이미징 회로에 의해 생성되는 노이즈가 감소된다.
도2를 계속 참조하면, 업/다운 카운터(64)에 포함된 값을 수신하기 위해, 출력 래치(68)가 업/다운 카운터(64)에 연결된다. 출력 래치(68)는 클럭 신호의 하강 에지에서 업/다운 카운터(64)의 출력을 저장한다. 업/다운 카운터(64)의 출력을 저장하기 위해 클럭의 하강 에지까지 기다림으로써, 업/다운 카운터(64)에서의 값이 클럭 사이클의 상승 에지에서 변함에 따라, 업/다운 카운터(64)의 출력이 안정화될 시간을 가질 수 있다. 데이터가 출력 래치(68)에 저장되고 나면, 다운스트림 처리 및 저장을 위해 판독될 수 있다. 변환이 완료되면, 출력 래치(68)가 리프레시된다. 출력 래치(68)는 또한 데이터가 출력 래치(68) 밖으로 시프트되도록 파이프라인 레지스터로서 기능을 수행하고, D/A 변환기(70)는 다음 샘플에 대해 작동할 수 있다.
업/다운 카운터(64)의 출력은 또한, 업/다운 카운터(64)로부터 수신된 값을 임시로 저장하는데 사용되는 임시 래치(66)로 전송된다. 임시 래치(66)는, 업/다운 카운터(64)의 로딩 타이밍과 유사한, 클럭 신호의 트레일링 에지에서 업/다운 카운터(64)에 의해 출력된 값을 로딩한다. 임시 래치(66)는 업/다운 카운터(64)로부터 수신된 마지막 값을 저장하고, D/A 변환기(70)가 업/다운 카운터(64) 출력의 디지털 값으로부터 아날로그 신호를 생성하도록 하는데 사용된다. 바람직한 실시예에서, D/A 변환기(70)의 특성은 본 발명을 통해 디지털화되었던 아날로그 신호가 동일한 값을 갖는 아날로그 신호로 복원되도록 보증하는 것이다.
임시 래치(66)는 또한 임시 래치(66) 안에 포함된 값을 사전설정 값으로 설정하는 RESET 신호를 수신한다. 바람직한 실시예에서, 사전설정 값은 업/다운 카운터(64)에 의해 획득할 수 있는 최대값의 1/2이 된다. 대안의 실시예에서, 임시 래치(66)는 제로값 또는 업/다운 카운터(64)에 의해 획득할 수 있는 최대값과 같은, 다른 소정값으로 초기화될 수 있다.
대안의 실시예에서, 신호 세트를 병렬로 변환하기 위해 사용될 수 있는 A/D변환기(56)와 같은 다중 A/D 변환기가 있는 A/D 어레이에 대해 증분 A/D 변환이 구현될 수도 있다. 사용된 다중 A/D 변환기의 수는 한번에 변환되는 신호의 수에 의존한다.
이미징 시스템(100)으로서의 본 발명의 실시예가 도3의 논리적 블록도로써 도시되어 있다. 이미징 시스템(100)은 장면 또는 객체(102)로부터 반사된 입사광에 노출되는 애퍼처(108) 및 렌즈(104)를 구비한 광학 시스템과 같은, 많은 일반적인 구성요소들을 포함한다. 광학 시스템은 센서 어레이(114) 상에 형성되는 객체(102)의 이미지에 응답하여 센서 신호를 생성하는 센서 어레이(114) 측으로 입사광을 알맞게 채널링한다.
RESET 신호, SAMPLE 신호 및 ADDRESS 신호와 같은, 센서 어레이(114)의 동작에 사용되는 많은 제어 신호들은 시스템 제어기(160)에 의해 생성된다. 시스템 제어기(160)는 비휘발성 프로그램가능 메모리에 저장된 명령어에 응답하여 제어 신호를 생성하는 입력/출력(I/O) 인터페이스를 갖는 마이크로콘트롤러 또는 프로세서를 포함할 수 있다. 시스템 제어기(160)는, 이미징 시스템(100)의 동작을 관리하기 위해, 로컬 유저 인터페이스(158)을 통한 유저 입력(유저가 버튼을 누르거나 시스템(100) 놉(knob)을 켜는 경우) 및 이미징 호스트/PC 인터페이스(154)에 응답하여 동작한다.
처리된 이미지를 얻기 위해, 센서 신호의 수신에 응답하여 사전정의된 해성도로 포착된 이미지 데이터를 생성하는 이미지 처리 방법에 따라 하드웨어 및 소프트웨어가 동작하는 신호 및 이미지 처리 블록(110)이 제공된다. 포착된 이미지 데이터를 저장하기 위해, 광학 저장 장치(미도시)가 시스템(100) 상에 사용될 수 있다. 이러한 로컬 저장 장치는 제거가능 메모리 카드를 포함할 수 있다. 호스트/PC 통신 인터페이스(164)는 대개, 이미징 시스템(100)에서 분리된 컴퓨터와 같은 이미지 처리 및/또는 뷰잉(viewing) 시스템으로 포착 이미지 데이터를 전달하기 위해 포함된다. 이미징 시스템(100)은 포착 이미지 데이터를 디스플레이하기 위한 디스플레이 수단(미도시)을 선택적으로 포함할 수 있다. 예를 들어, 이미징 시스템(100)은 LCD(liquid crystal display) 또는 다른 적합한 저전력 디스플레이를 구비한 휴대용 디지털 카메라일 수 있다.
일실시예에서, 센서 어레이(114)는, 신호 및 이미지 처리 블록(100)으로 가는 A/D 변환기(56)의 출력을 갖는, 이미지 캡처 서브시스템(48)에 대해 기재된 구성요소들을 포함한다. 신호 및 이미지 처리 블록(110)은 센서(114)로부터 수신된 아날로그 픽셀 데이터를 처리하기 위한 A/D 변환기(56)를 포함한다.
이상에서, 본 발명은 여러 구성을 참조하여 상세히 기재되었지만, 이 구성들은 본 발명의 범위를 제한하는 것이 아니라 예시를 위한 것임이 이해되어야 한다. 이 기술분야의 통상의 지식을 가진 자는, 본 발명의 사상 및 범주에서 벗어나지 않는 한, 본 발명의 실시를 위해 다양한 수정 및 변경이 이루어질 수 있다.

Claims (13)

  1. 제1 픽셀 신호를 수신하는 단계;
    상기 제1 픽셀 신호를 나타내는 제1 비트 세트를 생성하는 단계;
    제2 픽셀 신호를 수신하는 단계; 및
    상기 제1 픽셀 신호와 상기 제2 픽셀 신호 간의 차를 나타내는 제2 비트 세트를 생성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제2 비트 세트를 생성하는 단계는 상기 제1 픽셀 신호와 상기 제2 픽셀 신호 간의 차를 결정하는 단계를 포함하는
    방법.
  3. 제1항에 있어서,
    상기 제1 픽셀 신호를 나타내는 제1 비트 세트를 생성하는 단계는 상기 제1 픽셀 신호를 아날로그 형식으로부터 디지털 형식으로 변환하는 단계를 포함하는
    방법.
  4. 제3항에 있어서,
    상기 디지털 형식은 비트들의 세트인
    방법.
  5. 제4항에 있어서,
    상기 제1 픽셀 신호를 나타내는 제1 비트 세트를 생성하는 단계는 상기 제1 픽셀 신호를 아날로그 형식으로부터 디지털 형식으로 변환하는 단계를 포함하는
    방법.
  6. 적분기;
    상기 적분기에 연결된 비교기;
    상기 비교기에 연결된 카운터;
    상기 카운터에 연결된 제1 래치; 및
    상기 비교기에 연결된 디지털-아날로그 변환기
    를 포함하는 장치.
  7. 제6항에 있어서,
    상기 카운터에 연결된 제2 래치
    를 더 포함하는 장치.
  8. 제6항에 있어서,
    상기 카운터는 업/다운 카운터인
    장치.
  9. 제6항에 있어서,
    상기 비교기는 상기 적분기에 연결된 제1 입력, 상기 디지털-아날로그 변환기에 연결된 제2 입력, 및 상기 카운터에 연결된 출력을 갖는
    장치.
  10. 센서; 및
    상기 센서에 연결된 아날로그-디지털 변환기 - 상기 아날로그 변환기는 적분기, 상기 적분기에 연결된 비교기, 상기 비교기에 연결된 카운터, 상기 카운터에연결된 제1 래치, 및 상기 비교기에 연결된 디지털-아날로그 변환기를 포함함 -
    를 포함하는 이미징 시스템.
  11. 제10항에 있어서,
    상기 아날로그-디지털 변환기는 상기 카운터에 연결된 제2 래치를 포함하는
    이미징 시스템.
  12. 제10항에 있어서,
    상기 카운터는 업/다운 카운터인
    이미징 시스템.
  13. 제10항에 있어서,
    상기 비교기는 상기 적분기에 연결된 제1 입력, 상기 디지털-아날로그 변환기에 연결된 제2 입력, 및 상기 카운터에 연결된 출력을 갖는
    이미징 시스템.
KR10-2001-7008542A 1999-01-08 1999-12-21 디지털 카메라 및 이미지 처리를 위한 프로그램가능점증식 ａ/ｄ 변환기 KR100430411B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/227,994 1999-01-08
US09/227,994 US6204795B1 (en) 1999-01-08 1999-01-08 Programmable incremental A/D converter for digital camera and image processing

Publications (2)

Publication Number Publication Date
KR20010101387A true KR20010101387A (ko) 2001-11-14
KR100430411B1 KR100430411B1 (ko) 2004-05-10

Family

ID=22855312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7008542A KR100430411B1 (ko) 1999-01-08 1999-12-21 디지털 카메라 및 이미지 처리를 위한 프로그램가능점증식 ａ/ｄ 변환기

Country Status (8)

Country Link
US (1) US6204795B1 (ko)
EP (1) EP1147670B1 (ko)
JP (1) JP2002534918A (ko)
KR (1) KR100430411B1 (ko)
AU (1) AU2715400A (ko)
DE (1) DE69939988D1 (ko)
TW (1) TW478282B (ko)
WO (1) WO2000041393A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155754B1 (ko) * 2004-07-16 2012-06-12 소니 주식회사 데이터 처리 방법, 물리량 분포의 검지를 위한 반도체 장치및 전자 기기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211804B1 (en) * 1998-05-04 2001-04-03 Photobit Corporation Using single lookup table to correct differential non-linearity errors in an array of A/D converters
US6617993B1 (en) * 1999-10-08 2003-09-09 Agere Systems Inc. Analog to digital converter using asynchronously swept thermometer codes
US6559788B1 (en) * 2002-02-12 2003-05-06 Charles Douglas Murphy Parallel and shared parallel analog-to-digital conversion for digital imaging
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4655500B2 (ja) * 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4380439B2 (ja) * 2004-07-16 2009-12-09 ソニー株式会社 データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器
JP4289244B2 (ja) * 2004-07-16 2009-07-01 ソニー株式会社 画像処理方法並びに物理量分布検知の半導体装置および電子機器
JP4442578B2 (ja) * 2006-03-14 2010-03-31 ソニー株式会社 Ａｄ変換装置、物理量分布検出装置および撮像装置
US7538702B2 (en) 2007-06-15 2009-05-26 Micron Technology, Inc. Quantizing circuits with variable parameters
JP2010062764A (ja) * 2008-09-02 2010-03-18 Sony Corp 撮像素子、その信号変換方法およびカメラ
JP2011229040A (ja) * 2010-04-22 2011-11-10 Nikon Corp 固体撮像装置および電子カメラ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013578B2 (ja) * 1978-01-10 1985-04-08 松下電器産業株式会社 アナログ・ディジタル変換器
JPS58206286A (ja) 1982-05-26 1983-12-01 Sanyo Electric Co Ltd 映像信号の差分パルス符号変調回路
JPS59112722A (ja) * 1982-12-20 1984-06-29 Hitachi Ltd Ａ／ｄ変換器
JPS60174588A (ja) 1984-02-21 1985-09-07 Nec Corp 画像伝送方式及びそれに使用する送信装置と受信装置
JPS62145988A (ja) 1985-12-20 1987-06-30 Fujitsu Ltd 適応的走査線変換画像伝送方式
DE3606893A1 (de) * 1986-03-03 1987-09-10 Zdzislaw Gulczynski Analog-digital-wandler
JPH03114378A (ja) * 1989-09-28 1991-05-15 Canon Inc 撮像装置
DE69327430T2 (de) * 1992-07-27 2000-08-03 Tektronix Inc System zum intensitätsvariablen Drucken
KR0159418B1 (ko) * 1995-02-10 1999-01-15 배순훈 팩시밀리시스템에 있어서 전송화질 개선장치 및 방법
JPH09238286A (ja) * 1996-02-29 1997-09-09 Toshiba Corp デジタル光学センサ
JPH10243220A (ja) * 1997-02-27 1998-09-11 Sanyo Electric Co Ltd 画像データ処理装置
KR19980078099A (ko) * 1997-04-25 1998-11-16 윤종용 아날로그/디지탈 신호 변환기를 이용한 이중상관 샘플링장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155754B1 (ko) * 2004-07-16 2012-06-12 소니 주식회사 데이터 처리 방법, 물리량 분포의 검지를 위한 반도체 장치및 전자 기기

Also Published As

Publication number Publication date
JP2002534918A (ja) 2002-10-15
EP1147670A1 (en) 2001-10-24
DE69939988D1 (de) 2009-01-08
US6204795B1 (en) 2001-03-20
EP1147670B1 (en) 2008-11-26
TW478282B (en) 2002-03-01
AU2715400A (en) 2000-07-24
KR100430411B1 (ko) 2004-05-10
WO2000041393A1 (en) 2000-07-13

Similar Documents

Publication Publication Date Title
CN109640010B (zh) 电子装置以及取像方法
US6563540B2 (en) Light sensor with increased dynamic range
JP4928674B2 (ja) 広いダイナミックレンジを達成するための時間インデックス付け方法を用いた多サンプリング方法
US8520110B2 (en) Solid-state imaging device, driving control method, and imaging apparatus
US6377303B2 (en) Strobe compatible digital image sensor with low device count per pixel analog-to-digital conversion
US8619168B2 (en) Image sensor with high dynamic range imaging and integrated motion detection
US7821547B2 (en) Image sensing apparatus that use sensors capable of carrying out XY addressing type scanning and driving control method
US6330030B1 (en) Digital image sensor with low device count per pixel analog-to-digital conversion
KR100430411B1 (ko) 디지털 카메라 및 이미지 처리를 위한 프로그램가능점증식 ａ/ｄ 변환기
JP2002312773A (ja) メモリインタフェースを有するｃｍｏｓセンサアレイ
US11665446B2 (en) Image sensing system and operating method thereof
US6922210B2 (en) Memory updating for digital pixel sensors
JP6734478B2 (ja) フラックスレートユニットセル焦点面アレイ
WO2017101864A1 (zh) 图像传感器、控制方法和电子装置
US7129978B1 (en) Method and architecture for an improved CMOS color image sensor
US20100053703A1 (en) Apparatus for imaging objects of changing luminance
US7019774B2 (en) Imaging apparatus and mobile terminal incorporating same
US8279306B2 (en) Image sensor noise reduction
US6593967B1 (en) Electronic camera having dual clocked line memory
CN1444825A (zh) 双模互补型金属氧化物半导体集成成像器
KR102544622B1 (ko) 무프레임 랜덤 액세스 이미지 감지
RU2707714C1 (ru) Устройство автоматического получения и обработки изображений
JP2006148828A (ja) 撮像素子
KR20230027576A (ko) 촬영 장치
JPH09205587A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee