JP2002312773A - メモリインタフェースを有するｃｍｏｓセンサアレイ - Google Patents

メモリインタフェースを有するｃｍｏｓセンサアレイ

Info

Publication number
JP2002312773A
JP2002312773A JP2001398055A JP2001398055A JP2002312773A JP 2002312773 A JP2002312773 A JP 2002312773A JP 2001398055 A JP2001398055 A JP 2001398055A JP 2001398055 A JP2001398055 A JP 2001398055A JP 2002312773 A JP2002312773 A JP 2002312773A
Authority
JP
Japan
Prior art keywords
memory
interface
image
pixel
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001398055A
Other languages
English (en)
Inventor
Odutola Oluseye Ewedemi
オルセイエ エウィーデミ オドゥトラ
Zhonghan John Deng
ジョン ドン ジョォンハヌ
Ricardo Jansson Motta
ジャンソン モッタ リカード
David Xiao Dong Yang
シアオ ドン ヤン デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixim Inc
Original Assignee
Pixim Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixim Inc filed Critical Pixim Inc
Publication of JP2002312773A publication Critical patent/JP2002312773A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00281—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal
    • H04N1/00307—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a telecommunication apparatus, e.g. a switched network of teleprinters for the distribution of text-based information, a selective call terminal with a mobile telephone apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/142—Constructional details of the terminal equipment, e.g. arrangements of the camera and the display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0008—Connection or combination of a still picture apparatus with another apparatus
    • H04N2201/0065—Converting image data to a format usable by the connected apparatus or vice versa
    • H04N2201/0068—Converting from still picture data

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Image Input (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【課題】 画像処理装置との便利かつ効率的な画素デー
タインタフェースを提供する。 【解決手段】 イメージセンサ１００は、センサすなわ
ち画素アレイ（１０２）、データメモリ（１１０）及び
論理回路（１１４）を含み、これらは全て同じ集積チッ
プ上に設けられている。センサすなわち画素アレイは、
シーンの画像を表す画素データとしてのデジタル信号を
出力する。データメモリは、画素データを記憶するため
にセンサすなわち画素アレイに接続される。論理回路
は、データメモリに接続され、画素データを送出するた
めのメモリインタフェースを提供する。メモリインタフ
ェースは、ＳＲＡＭ、ＤＲＡＭ又はパケットプロトコル
同期ＤＲＡＭインタフェースのうちのいずれか１つとす
ることができる。イメージセンサにメモリインタフェー
スを含むことにより、イメージセンサは、外部の画像処
理ユニットのメモリインタフェースポートに直接接続す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にイメージセ
ンサシステムに関し、より詳細には、本発明は、メモリ
インタフェースを含むイメージセンサに関する。
【０００２】
【従来の技術】デジタル写真は、過去に出現した最も興
味のある技術のうちの１つである。適切なハードウェア
及びソフトウェア（及び若干の知識）により、誰でもデ
ジタル写真の原理を機能させることができる。たとえ
ば、デジタルカメラは、デジタル写真の刃をといでい
る。電子メール及びWorld Wide Webの出現と共に、最近
の製品紹介、技術先進及び価格値下げにより、デジタル
カメラは、家庭用電子機器の最も関心のある新たなカテ
ゴリとなってきている。
【０００３】しかし、デジタルカメラは、これまでのフ
ィルムカメラが動作するようには動作しない。実際、デ
ジタルカメラは、コンピュータスキャナ、コピー又はフ
ァックス機により密に関連している。殆どのデジタルカ
メラは、イメージセンサ、又はシーンを感知するための
電荷結合素子（ＣＣＤ）又は相補型金属酸化物半導体
（ＣＭＯＳ）装置のような光導電性装置を採用してい
る。
【０００４】光導電性装置は、シーンから反射された光
に反応し、該反射光の強度を電気信号に変換し、この電
気信号はさらにデジタル変換される。光を赤、緑及び青
のフィルタを通過させることにより、たとえば、反射光
は、それぞれ個別の色のスペクトルで評価することがで
きる。
【０００５】メモリの読みが結合されて、ソフトウェア
を通して評価される場合、カメラは、画像のそれぞれの
セグメントの特定の色を判定することができる。画像
は、現実には数値的データの集合であるので、画像をコ
ンピュータに容易にダウンロードして、より芸術的な効
果のために操作することができる。
【０００６】従来のデジタル画像形成の用途では、イメ
ージセンサは、取得された画像を受信して処理するため
に、画像処理ユニット（典型的には、集積回路又はチッ
プ）に接続されている。図１は、画像処理ユニットに接
続されるイメージセンサを含む従来のデジタル画像形成
システムを例示している。
【０００７】図１を参照して、イメージセンサ１０は、
電荷結合素子（ＣＣＤ）又は相補型金属酸化物半導体
（ＣＭＯＳ）センサであり、画素データバス１２を介し
て画像処理ユニット２０と通信する。イメージセンサ１
０が画像を取得した後、画素ビット幅の画素データバス
１２に画素データを１画素ずつ送出することにより、セ
ンサの読出しが実行される。
【０００８】従来のイメージセンサは、デジタル画素デ
ータ又はアナログ画素値のいずれかを出力信号として画
素データバスに供給している。ここで、用語「画素デー
タ」は、イメージセンサにより生成されたデジタルの画
素データ及びアナログの画素値の両者を言及するために
正しく使用されている。
【０００９】画像処理ユニット２０は、画像データが処
理又は操作される前にイメージセンサ１０から受信され
た画素データを記憶するためにメモリ２４に接続され
る。図１を参照して、画像処理ユニット２０は、２つの
インタフェース、センサインタフェースポート２２ａ及
びメモリインタフェースポート２２ｂを典型的に含んで
いる。センサインタフェースポート２２ａは、イメージ
センサからのセンサ読出しを受信するためにイメージセ
ンサ１０に接続される。メモリインタフェースポート２
２ｂは、センサ読出しを記憶するためにメモリに接続さ
れる。
【００１０】したがって、取得される画像のフレーム毎
について、画像処理ユニット２０は、イメージセンサ１
０からのセンサ読出しを画素データバス１２で１画素ず
つ受信する。画像処理ユニット２０は、受信された画素
データを記憶のためにメモリ２４に送出する。その後、
画像処理ユニット２０は、メモリインタフェースポート
２２ｂを通して、画像データのフレームにアクセスする
ことができる。
【００１１】
【発明が解決しようとする課題】図１の従来のデジタル
画像形成システムは、幾つかの欠点を有している。第１
に、画素データがイメージセンサから１画素ずつ読み出
されるために、センサの読出しは、特に、大型の画像ア
レイについて、望まれていないほどに遅くなる可能性が
ある。従来のデジタル画像形成システムの速度は、画素
データバス１２の画素伝送レートにより制限されるの
で、画素データバスは、画像形成システムのデータ伝送
のボトルネックとなる。
【００１２】第２に、イメージセンサ１０は、プリロー
ドされた画素のアクセスパターンに従い画素データを送
出するが、このアクセスパターンは、センサの読出しの
間に容易に変えることができない。したがって、画素の
アクセスパターンにおける変化が望まれる場合には、画
像処理ユニット２０は、はじめに電流アクセスを停止し
て、次いで、センサ読出しを再開することができる前
に、新たなアクセスパターンを再ロードしなければなら
ない。
【００１３】以上より、画像処理装置との便利かつ効率
的な画素データインタフェースを提供することができる
イメージセンサが望まれている。なお、本発明は、Davi
d Yang等による“Integrated Digital Pixel Sensor Ha
ving a Sensing Area and a Digital Memory Area”と
題して2000年5月9日出願された係属中の米国特許出願09
/567,638号（代理人整理番号PIXI0002）の一部継続出願
であり、そのうちの２人は共同発明者である。
【００１４】
【課題を解決するための手段】本発明によれば、イメー
ジセンサは、センサアレイ、データメモリ及び論理回路
を含んでおり、これら全てが同じ集積チップ上に設けら
れている。センサアレイは、２次元の画素アレイであ
り、シーンの画像を表す画素データとしてのデジタル信
号を出力する。データメモリは、画素データを記憶する
ためにセンサに接続される。論理回路は、データメモリ
に接続され、画素データを送出するためのメモリインタ
フェースを提供する。１実施の形態では、メモリインタ
フェースは、ＳＲＡＭ，ＤＲＡＭ、又はパケットプロト
コル同期ＤＲＡＭインタフェースである。
【００１５】１実施の形態では、イメージセンサのセン
サアレイは、それぞれの画素が光検出器及びアナログ／
デジタル変換回路を含む画素アレイを含んでいる。光検
出器は、イメージセンサがターゲットに露出された時
に、アナログ信号を生成する。アナログ信号は、デジタ
ル信号に即座に変換される。
【００１６】別の実施の形態では、イメージセンサは、
センサアレイの代わりに、アクティブ画素アレイのよう
な画素アレイを含んでいる。画素アレイは、画素データ
としてのアナログの画素値を出力する。イメージセンサ
は、画素アレイからのアナログ画素値をデジタル画素デ
ータに変換するためのアナログ／デジタル変換回路をさ
らに含んでいてもよい。
【００１７】さらに別の実施の形態では、イメージセン
サは、センサすなわち画素アレイ、及びセンサすなわち
画素アレイに接続されたデュアルポートメモリを含んで
おり、これら全てが同じ集積チップ上に設けられてい
る。デュアルポートメモリは、画素データを送出するた
めのメモリインタフェースを提供する。
【００１８】本発明のイメージセンサにメモリインタフ
ェースを含むことにより、イメージセンサは、外部の画
像処理ユニットのメモリインタフェースポートに直接接
続することができる。画像処理ユニットは、従来のメモ
リアクセスプロトコルを使用してイメージセンサにアク
セスすることができる。したがって、画像処理ユニット
の動作効率を改善し、動作の複雑さを低減することがで
きる。
【００１９】本発明は、以下の詳細な説明及び添付図面
を考慮して、さらに理解されるであろう。本発明の開示
において、１つ以上の図において表れる同じ構成要素に
は、同じ参照符号が設けられている。
【００２０】
【発明の実施の形態】本発明によれば、イメージセンサ
は、集積されたオンチップメモリ、及び画素データを出
力するためのメモリインタフェースを含んでいる。本発
明のイメージセンサにメモリインタフェースを含むこと
により、イメージセンサは、外部の画像処理ユニットの
メモリインタフェースポートに直接接続することができ
る。画像処理ユニットは、従来のメモリアクセスプロト
コルを使用して、イメージセンサにアクセスすることが
できる。
【００２１】ある実施の形態では、本発明のイメージセ
ンサは、ＳＲＡＭ、ＤＲＡＭ、又はＲＡＭＢＵＳメモリ
インタフェースをサポートする。オンチップメモリ及び
イメージセンサにおけるメモリインタフェースを提供す
ることにより、本発明のイメージセンサは、イメージセ
ンサと画像処理装置の間での高速な画素の読出しを容易
にする。
【００２２】画素データの伝達帯域幅は、メモリインタ
フェースの速度によりのみ制限される。さらに、センサ
読出しのためにイメージセンサのメモリインタフェース
を使用することにより、画像処理装置は、従来のイメー
ジセンサにおいて利用することができない便利さ及び柔
軟性を有することになり、イメージセンサにおける画素
データにアクセスすることができる。
【００２３】たとえば、画素データへのアクセスパター
ンは、プリロードされたアクセスパターンに限定されな
いばかりではなく、画像処理ユニットは、画像形成の用
途に依存して必要とされるように、アクセスパターンを
変更することができる。
【００２４】図２は、本発明の１実施の形態によるイメ
ージセンサを例示するブロック図である。イメージセン
サ１００は、静止写真又はビデオ写真を取得するための
デジタルカメラのような画像取得装置において使用され
る場合がある。本実施の形態では、イメージセンサ１０
０は、センサアレイ１０２、ローカルメモリ１１０及び
インタフェースプロトコル変換回路１１４を含んでい
る。
【００２５】センサアレイ１０２は、光検出素子又は光
検出器とよばれる２次元アレイである。図２において、
センサアレイ１０２は、Ｎ行×Ｍ列の光検出器として配
列されており、Ｎ×Ｍ画素の解像度を有している。色の
用途が望まれる場合、光検出器のそれぞれとの表示にお
いて、選択的な透過性フィルタが重ね合わされる。これ
により、光検出器の第１、第２及び第３の選択的なグル
ープが形成され、３つの異なる色のレンジ、たとえば可
視スペクトルの赤、緑及び青のレンジのそれぞれが感知
される。
【００２６】図２のイメージセンサ１００では、センサ
読出しとしてのデジタル信号を出力バス１０３に生成す
るデジタル画素センサ（ＤＰＳ）アレイとして、センサ
アレイ１０２が実現されている。本明細書では、ＤＰＳ
アレイすなわちセンサは、それぞれの画素が光検出器及
びアナログ／デジタル変換回路を含んでいる画素のアレ
イを言及する。光検出器は、イメージセンサがターゲッ
トの光源に露出された時に、アナログ信号を生成する。
【００２７】アナログ信号は、それぞれの画素がデジタ
ル出力信号を生成するように、Ａ／Ｄ変換回路によりデ
ジタル信号に即座に変換される。したがって、イメージ
センサは、デジタル画素センサ（ＤＰＳ）として言及さ
れ、画素アレイは、感知アレイすなわちＤＰＳアレイと
して言及される。
【００２８】デジタル画素センサ（ＤＰＳ）は、その画
素により検出された光強度を表すそれぞれの画素でのデ
ジタル出力信号を供給する。光検出器とアナログ／デジ
タル変換回路（たとえばＡ／Ｄコンバータ）との結合に
より、信号の検出が強調され、電力消費が低減され、更
にシステム全体の性能が改善される。
【００２９】本実施の形態では、ＤＰＳアレイ１０２
は、デジタル画素センサのアーキテクチャを実現してい
る。１つの例示的なＤＰＳアーキテクチャが米国特許第
5,461,425号（‘４２５特許）において記載されてい
る。ここでは、画素レベルのアナログ／デジタル変換を
利用しており、その全体における参照により本明細書に
組込まれる。
【００３０】ＤＰＳアレイの光検出器は、センサ画素又
はセンサ素子又はデジタル画素と呼ばれることがある。
この用語は、ＤＰＳアレイのそれぞれの検出器がアナロ
グ／デジタル（Ａ／Ｄ）変換回路を含んでいることを示
すために使用され、光センサを含みアナログ信号を生成
する従来の光検出器と区別することができる。
【００３１】ＤＰＳアレイのデジタル出力信号は、デジ
タル信号を非常に高速で読み出すことができる点で、従
来のアナログ信号全体よりも利点を有している。勿論、
イメージセンサの領域における画素レベルのＡ／Ｄ変換
の実現のための他のスキームが、本発明のイメージセン
サにおいて使用されてもよい。
【００３２】さらに、本実施の形態において、ＤＰＳア
レイ１０２は、Fowler等により米国特許第5,801,657号
において記載されているマルチ チャネル ビット シリ
アル（ＭＣＢＳ）アナログ／デジタル変換（ＡＤＣ）を
利用している。上記特許は、その全体の参照により本明
細書に組み込まれる。ＤＰＳアレイ１０２は、ｋビット
のＭＣＢＳ ＡＤＣを使用して、グレイコードで表され
ているデジタル信号を出力する。
【００３３】ＭＣＢＳ ＡＤＣは、多くの画像取得に適
用することができる多くの利点を有しており、より重要
なこととして、高速の読出しを容易にする。勿論、１次
のシグマデルタ変調ＡＤＣのような他のＡＤＣ技術を使
用することもできる。
【００３４】勿論、アクティブ画素センサ（ＡＰＳ）ア
レイを含んだ、ＣＣＤアレイ及びＣＭＯＳ画素アレイの
ような他のタイプの画像形成アレイを使用して、本発明
のイメージセンサを構築することもできる。図３は、本
発明の１実施の形態によるＡＰＳ画素アレイを含むイメ
ージセンサを例示しており、以下により詳細に記載され
る。
【００３５】イメージセンサ１００は、センサアレイ１
０２からの画像データの少なくとも１つを記憶するため
の集積されたオンチップメモリ１１０（又はローカルメ
モリと呼ばれる）をさらに含んでいる。米国特許出願09
/567,638号では、画像データの少なくとも１つのフレー
ムを記憶するためのオンチップメモリを有する集積され
たデジタル画素センサ（ＤＰＳ）を記載している。
【００３６】オンチップメモリをイメージセンサに組込
むことにより、画素データの記憶のためのオフチップメ
モリの使用に関連したデータ伝送のボトルネックの問題
が軽減される。特に、メモリとＤＰＳセンサとの統合に
より、取得した画像の画質を改善するための多回抽出法
の使用を実施可能にする。
【００３７】米国特許出願09/567,786号では、時間索引
付けされたアプローチを使用して、多回抽出法を容易に
するための方法が記載されている。上述した特許出願
は、その全体における参照により本明細書に組込まれ
る。イメージセンサ１００において、ローカルメモリ１
１０は、ｋビットにおける少なくともＮ×Ｍ画素につい
て画素データを記憶するための容量を有している。
【００３８】勿論、ローカルメモリ１１０は、多回抽出
法による動作において使用されるデータのような、イメ
ージセンサ１００の動作において使用される他のパラメ
ータを記憶するための追加の記憶容量を含んでいてもよ
い。他の実施の形態では、ローカルメモリ１１０は、画
素データの複数のフレーム、又は画素データの部分的な
データを記憶するための容量を有することができる。
【００３９】動作において、画像は、焦点合わせされた
画像の異なる部分がアレイにおけるセンサ画素のそれぞ
れに関して衝突するように、センサアレイ１０２に焦点
合わせされる。それぞれのセンサ画素は、その導電率
（すなわち、電荷記憶レート）が光検出器に衝突する光
の強度に関連する光検出器を備えている。したがって、
光検出器を通したアナログ電流は、光検出器に衝突する
光の強度に対応している。
【００４０】アレイ１０２における全ての光検出器から
のアナログ信号は、それぞれのセンサ画素に直接接続さ
れた専用のＡ／Ｄ変換回路によりシリアルのビットスト
リームに同期的に変換される。フレーム周期にわたり生
成されたシリアルビットストリームは、光検出器に衝突
する光の平均強度を表すデジタル出力信号として、バス
１０３に供給される。
【００４１】図２のイメージセンサは、センサアレイ１
０２からのセンサ読出しは、センサ読出しプロトコルを
使用して、バス１０３を転送される。センサアレイ１０
２からの画素データは、ローカルメモリ１１０に１画素
ずつ書込まれる。ある場合では、センサアレイ１０２
は、ビットプレーンの形式でセンサ読出しを供給し、画
素データは、センサビットの配置によりローカルメモリ
１１０に記憶される。
【００４２】ローカルメモリ１１０に記憶される画素デ
ータが画素ビットの配置に配列される場合、イメージセ
ンサにおける画素ビットの再配置を実行するための方法
は、Ewedemi等による係属中かつ譲渡された米国特許出
願09/638,503号に記載されており、この方法は、ローカ
ルメモリ１１０における画素データを再配置するために
使用することができる。
【００４３】さらに、バイナリ変換のためのグレイコー
ド、デジタル相関されたダブルサンプリング処理、及び
多数回抽出の正規化処理のような他の画素を正規化する
機能を実行することが重要である場合、共にEwedemi等
による係属中かつ譲渡された米国特許出願09/638,502号
及び09/638,520号に記載されているような画素正規化回
路を本発明のイメージセンサ１００に含めてもよい。
【００４４】バス１０３上のセンサアレイ１０２からの
センサ読出しは、ローカルメモリ１１０に記憶される。
従来の動作では、ローカルメモリ１１０に記憶された画
素データは、バス１０９上の外部の画像処理装置に提供
される。ここで、バス１０９は、画素ビット幅の画素デ
ータバスであり、画素データは、１画素ずつ送出され
る。
【００４５】本発明では、イメージセンサ１００は、高
速及び柔軟にイメージセンサからの画素データの出力を
容易にする別の画素データインタフェースを含んでい
る。図２を参照して、イメージセンサ１００は、ローカ
ルメモリ１１０に記憶された画素データを送出するため
のメモリインタフェースを提供するための、インタフェ
ースプロトコル変換回路１１４をさらに含んでいる。
【００４６】したがって、外部の画像処理装置は、従来
の画素データバスプロトコルの代わりに、メモリインタ
フェースプロトコルを使用し、取得され、イメージセン
サ１００に記憶されている画素データにアクセスするこ
とができる。
【００４７】図２を参照して、画像処理ユニット２０に
接続されているイメージセンサ１００が示されている。
画像処理ユニット２０は、デジタルシグナルプロセッサ
（ＤＳＰ）又は画像圧縮及び分析装置のような他の画像
処理装置とすることができる。
【００４８】画像処理ユニット２０は、従来のイメージ
センサの画素データインタフェースに接続するためのセ
ンサインタフェースポート２２ａを含んでいる。画像処
理ユニット２０は、メモリインタフェースポート２２ｂ
をさらに含んでいる。このポートは、図１において示さ
れている従来の構成において、センサインタフェースポ
ート２２ａ上のイメージセンサから受信された画素デー
タを記憶するために、メモリに接続される。
【００４９】図２において、従来のようにセンサインタ
フェースポート２２ａに接続される代わりに、イメージ
センサ１００は、画像処理ユニット２０のメモリインタ
フェースポート２２ｂに接続される。特に、イメージセ
ンサ１００は、メモリインタフェースプロトコルを使用
して、画素データバス１１５及び制御バス１１６で画像
処理ユニット２０と通信する。
【００５０】１つの例では、メモリ１１０は、フレーム
バッファとして実現され、画像処理ユニット２０は、メ
モリインタフェースポート２２ｂでダイナミックランダ
ムアクセスメモリ（ＤＲＡＭ）インタフェースをサポー
トする。インタフェースプロトコル変換回路１１４は、
フレームバッファプロトコルを使用してローカルメモリ
１１０にアクセスし、ＤＲＡＭインタフェースプロトコ
ルを使用して、画像処理ユニット２０に画素データを供
給する。
【００５１】別の例では、ローカルメモリ１１０は、ス
タティックランダムアクセスメモリ（ＳＲＡＭ）として
実現され、画像処理ユニット２０は、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）インタフェースをメモ
リインタフェースポート２２ｂでサポートする。
【００５２】インタフェースプロトコル変換回路１１４
は、ＳＲＡＭインタフェースプロトコルを使用して、ロ
ーカルアクセスメモリ１１０にアクセスし、ＤＲＡＭイ
ンタフェースプロトコルを使用して、画像処理ユニット
２０に画素データを供給することができる。
【００５３】かかるように、インタフェースプロトコル
変換回路１１４は、ローカルメモリ１１０と画像処理ユ
ニット２０の間でメモリインタフェースプロトコルの変
換を提供する。イメージセンサ１００を画像処理ユニッ
ト２０のメモリインタフェースポート２２ｂに結合する
ことにより、画像処理ユニット２０は、従来のようなＤ
ＲＡＭにアクセスしているように、イメージセンサ１０
０にアクセスすることができる。
【００５４】このようにして、イメージセンサ１０は、
広い帯域幅及び高いレベルの読み出しの柔軟性を有する
標準的なメモリインタフェースプロトコルを外部の画像
形成処理装置に提供する。
【００５５】上述したように、本発明のイメージセンサ
は、ＣＣＤアレイ又はＡＰＳアレイを含む他のタイプの
画素アレイを使用して実現することができる。その場
合、画素アレイは、画素データ出力バスにアナログの画
素信号を出力し、必要なアナログ／デジタル変換回路が
提供されて、ローカルメモリに記憶するために、アナロ
グ画素信号をデジタル画素データに変換する。
【００５６】図３は、本発明の１実施の形態によるＡＰ
Ｓアレイを組み込んだイメージセンサを例示しているブ
ロック図である。図３のイメージセンサ２００は、Ａ／
Ｄ変換回路２２０に接続されているＡＰＳ画素アレイ２
０２を含んでいる。ＡＰＳセンサ２０２により生成され
たアナログ画素値は、デジタル画素データに変換するた
めにＡ／Ｄ変換回路に供給される。
【００５７】イメージセンサ２２０は、オンチップメモ
リ２１０、及びメモリインタフェースを外部の画像処理
装置に提供するためのインタフェースプロトコル変換回
路２１４を含んでいる。本構成では、イメージセンサ２
００は、画像処理ユニット２０のメモリインタフェース
ポート２２ｂに接続され、画像処理ユニットは、イメー
ジセンサがメモリ装置であるかのように、イメージセン
サ２００における画素データにアクセスすることができ
る。
【００５８】他の実施の形態では、ＡＰＳアレイを有す
るイメージセンサは、Ａ／Ｄ変換回路を含んでいなくて
もよい。その場合、イメージセンサは、アナログの画素
値をローカルメモリに記憶し、アナログの画素値をメモ
リインタフェースに出力する。次いで、外部の画像処理
ユニットは、画素値のデジタル画素データへの変換に応
答することになる。
【００５９】本発明のイメージセンサのインタフェース
プロトコル変換回路を構築して、いずれかの種類のメモ
リインタフェースプロトコルをサポートすることができ
る。上述したように、本発明のイメージセンサは、少な
くともＳＲＡＭ、ＤＲＡＭ、及びＲＡＭＢＵＳメモリイ
ンタフェースをサポートすることができる。
【００６０】現在のところ、実在する画像処理装置は、
業界標準（たとえば、ＪＥＤＥＣ２１−Ｃ）による専用
としてのＤＲＡＭインタフェースを含んでいる。したが
って、イメージセンサにＤＲＡＭインタフェースを設け
ることにより、イメージセンサは、実在する画像処理装
置に容易に接続することができ、画像処理装置に関して
ＤＲＡＭとしてアクセスされる。
【００６１】さらに、ＤＲＡＭインタフェースは、画素
データのアクセスについてデータの広帯域幅を提供す
る。標準的なＤＲＡＭインタフェースは、１３３ＭＨｚ
及び１６ビット幅であり、したがって、２．１２８Gbit
s/second(s)の全帯域幅を有する。これは、１０ビット
及び２５ＭＨｚ画素データバスについて従来のイメージ
センサにより提供される２５０メガビット／秒に対し
て、顕著な改善である。従来のＤＲＡＭインタフェース
は、双方向のデータバス、アドレスバス、及びCLK、CK
E、CS、RAS、CAS、WE及び／又はOEを含む制御信号を含
んでいる。
【００６２】他方で、ＳＲＡＭインタフェースは、ＤＲ
ＡＭインタフェースと同様なデータ帯域幅の性能を一般
に有しているが、アクセス及び制御において簡易性を提
供する。特に、ＳＲＡＭインタフェースは、リフレッシ
ュサイクルを必要とせず、読出し／書込みサイクルタイ
ミングの予測性を提供する。
【００６３】ＳＲＡＭインタフェースは、１つの集積回
路上にイメージセンサが画像処理装置と集積される場合
に、特に有効である。かかる構成では、イメージセンサ
のＳＲＡＭインタフェースは、幅の広いデータバスを提
供して、データアクセスの待ち時間を低減する。典型的
なＳＲＡＭインタフェースは、双方向のデータバス、ア
ドレスバス、並びにRE/WE及びCLKを含む制御信号を含ん
でいる。
【００６４】非常に広い帯域幅が望まれる場合、一般に
ＲＡＭＢＵＳ（登録商標）インタフェースと呼ばれるパ
ケットプロトコル同期ＳＲＡＭインタフェースは、本発
明のイメージセンサに使用することができる。ＲＡＭＢ
ＵＳインタフェースは、１２．８ギガビット／秒までの
ピークデータレートを保持する。このデータレートは、
標準的なＤＲＡＭインタフェースのデータレートの６倍
よりも高い。
【００６５】イメージセンサが非常に大きな画素アレイ
を含む場合、又はイメージセンサが実時間の画像処理に
おいて使用される場合に、ＲＡＭＢＵＳインタフェース
が適している。典型的なＲＡＭＢＵＳインタフェース
は、双方向データバス（BusData）及びBusEnable、BusC
trl、RxClk及びTxClkを含んでいる制御信号を含んでい
る。
【００６６】本発明の別の実施の形態によれば、イメー
ジセンサは、メモリインタフェースを提供して、画素デ
ータを送出するためのオンチップのデュアルポートメモ
リを含んでいる。図４を参照して、イメージセンサ３０
０のローカルメモリ３１０は、デュアルポートメモリと
して実現される。たとえば、デュアルポートＳＲＡＭ
は、当該技術分野において公知である。
【００６７】イメージセンサ３００においてデュアルポ
ートメモリ３１０を使用することにより、センサアレイ
３０２からの画素データは、ポートのうちの１つを介し
てデュアルポートメモリ３１０に書込むことができ、画
像処理ユニット２０は、他のポートを介して記憶された
画素データにアクセスすることができる。イメージセン
サ３００においてデュアルポートメモリを使用すること
により、本発明のイメージセンサのより簡易な実現を得
ることができる。
【００６８】図５は、ＳＲＡＭインタフェースからＤＲ
ＡＭインタフェースへの変換において使用するための、
インタフェースプロトコル変換回路の１実施の形態を例
示している。インタフェースプロトコル変換回路４１４
は、イメージセンサのローカルメモリをインタフェース
するためのＳＲＡＭインタフェースポート４１６を含ん
でいる。ＲＡＭインタフェースポート４１６は、読出し
可能（read enable）／書込み可能（write enable）出
力信号、及びアドレス信号を供給し、ローカルメモリか
らのデータを入力として受ける。
【００６９】インタフェースプロトコル変換回路４１８
は、イメージセンサに対して外部の画像処理装置をイン
タフェースするためのＤＲＡＭインタフェースポート４
１８を含んでいる。ＤＲＡＭインタフェースポート４１
８は、行アドレスストローブ（ＲＡＳ）信号、及び列ア
ドレスストローブ（ＣＡＳ）信号及びアドレス信号を入
力として受ける。ＤＲＡＭインタフェースポート４１８
は、ＲＡＳ、ＣＡＳ及びアドレス入力信号に応答してデ
ータ出力を提供する。
【００７０】上述された記載は、本発明の特定の実施の
形態を例示するために提供されており、限定するために
意図されていない。本発明の範囲内での様々な修正及び
変更が可能である。本発明は、特許請求の範囲により定
義される。
【図面の簡単な説明】
【図１】画像処理ユニットに接続されるイメージセンサ
を一体化している従来の画像形成システムを例示する図
である。
【図２】本発明の１実施の形態によるイメージセンサ例
示するブロック図である。
【図３】本発明の１実施の形態によるＡＰＳ画素アレイ
を含むイメージセンサを例示するブロック図である。
【図４】本発明の１実施の形態によるデュアルポートメ
モリを含むイメージセンサを例示するブロック図であ
る。
【図５】ＳＲＡＭインタフェースからＤＲＡＭインタフ
ェースへの変換において使用するための、インタフェー
スプロトコル変換回路の１実施の形態を例示する図であ
る。
【符号の説明】
１０、１００、２００、３００：イメージセンサ １１０、２１０：ローカルメモリ １０２，２０２，３０２：センサアレイ（画素アレイ） １１４、２１４、４１４：インタフェースプロトコル変
換回路 １２：画素データバス ２０：画像処理ユニット ２２ａ：センサインタフェース ２２ｂ：メモリインタフェース ２４：メモリ ２０２：画素アレイ ２２０：Ａ／Ｄコンバータ ３１０：ローカルデュアルポートメモリ ４１６：ＳＲＡＭインタフェース ４１８：ＤＲＡＭインタフェース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/335 Ｈ０１Ｌ 27/14 Ａ (72)発明者 ジョォンハヌ ジョン ドン アメリカ合衆国 カリフォルニア州 94040 マウンテン・ヴュー カリフォル ニア・アヴェニュー 2020 14号 (72)発明者 リカード ジャンソン モッタ アメリカ合衆国 カリフォルニア州 94303 パル・アルト ヒルバー・レーン 539 (72)発明者 デイヴィッド シアオ ドン ヤン アメリカ合衆国 カリフォルニア州 94306 マウンテン・ヴュー カリフォル ニア・ストリート 2020 Ｆターム(参考） 4M118 AA10 AB01 BA14 FA06 FA50 GC08 5B047 AB04 BA03 BB04 BC01 BC21 CA21 CA23 CB25 EA01 EB01 EB17 5B060 AC13 GA01 5C024 CY16 GX01 HX23 HX58 5C051 AA01 BA02 DA06 DB01 DB04 DB09 DB18 DC03 DC07 EA01 FA00

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 ２次元画素アレイを含み、シーンの画像
    を表す画素データとしてのデジタル信号を出力するセン
    サアレイと、 前記センサアレイに接続され、前記センサアレイと同じ
    集積チップ上に設けられ、デジタルの前記画素データを
    記憶するためのデータメモリと、 前記データメモリに接続され、前記データメモリと同じ
    集積チップ上に設けられ、前記画素データを送出するた
    めのメモリインタフェースを提供する論理回路と、を備
    えるイメージセンサ。
  2. 【請求項２】 前記メモリインタフェースはＳＲＡＭイ
    ンタフェースである、請求項１記載のイメージセンサ。
  3. 【請求項３】 前記メモリインタフェースはＤＲＡＭイ
    ンタフェースである、請求項１記載のイメージセンサ。
  4. 【請求項４】 前記メモリインタフェースはパケットプ
    ロトコル同期ＤＲＡＭである、請求項１記載のイメージ
    センサ。
  5. 【請求項５】 ２次元画素アレイを含み、シーンの画像
    を表す画素データとしてのアナログ信号を出力する画素
    アレイと、 前記画素アレイに接続され、前記アナログ信号をデジタ
    ル信号に変換するためのアナログ／デジタル変換器と、 前記アナログ／デジタル変換器に接続され、前記画素ア
    レイ及び前記アナログ／デジタル変換器と同じ集積チッ
    プ上に設けられ、前記画素データを記憶するためのデー
    タメモリと、 前記データメモリに接続され、前記データメモリと同じ
    集積チップ上に設けられ、前記画素データを送出するた
    めのメモリインタフェースを提供する論理回路と、を備
    えるイメージセンサ。
  6. 【請求項６】 前記メモリインタフェースはＳＲＡＭイ
    ンタフェースである、請求項５記載のイメージセンサ。
  7. 【請求項７】 前記メモリインタフェースはＤＲＡＭイ
    ンタフェースである、請求項５記載のイメージセンサ。
  8. 【請求項８】 前記メモリインタフェースは、パケット
    プロトコル同期ＤＲＡＭインタフェースである、請求項
    ５記載のイメージセンサ。
  9. 【請求項９】 ２次元画素アレイを含み、シーンの画像
    を表す画素データとしてのアナログ信号を出力する画素
    アレイと、 前記画素アレイに接続され、前記画素アレイと同じ集積
    チップ上に設けられ、前記画素データを記憶するための
    データメモリと、 前記データメモリに接続され、前記データメモリと同じ
    集積チップ上に設けられ、前記画素データを送出するた
    めのメモリインタフェースを提供する論理回路と、を備
    えるイメージセンサ。
  10. 【請求項１０】 前記メモリインタフェースはＳＲＡＭ
    インタフェースである、請求項９記載のイメージセン
    サ。
  11. 【請求項１１】 前記メモリインタフェースはＤＲＡＭ
    インタフェースである、請求項９記載のイメージセン
    サ。
  12. 【請求項１２】 前記メモリインタフェースはパケット
    プロトコル同期ＤＲＡＭインタフェースである、請求項
    ９記載のイメージセンサ。
  13. 【請求項１３】 ２次元画素アレイを含み、シーンの画
    像を表す画素データとしてのデジタル信号を出力するセ
    ンサアレイと、 前記画素データを記憶するために前記センサアレイに接
    続される第１のポートと、前記画素データを送出するた
    めのメモリインタフェースを提供するための第２のポー
    トとを有し、前記センサアレイと同じ集積チップ上に設
    けられるデュアルポートデータメモリと、を備えるイメ
    ージセンサ。
  14. 【請求項１４】 ２次元画素アレイを含み、シーンの画
    像を表す画素データとしてのデジタル信号を出力するセ
    ンサアレイと、前記センサアレイに接続され、前記セン
    サアレイと同じ集積チップ上に設けられ、前記画素デー
    タを記憶するためのデータメモリと、前記データメモリ
    に接続され、前記データメモリと同じ集積チップ上に設
    けられ、前記画素データを送出するためのメモリインタ
    フェースを提供する論理回路とを有するイメージセンサ
    と、 メモリインタフェースポートを含む画像処理装置とを備
    え、 前記イメージセンサは、前記画像処理装置の前記メモリ
    インタフェースポートに接続され、前記画像処理装置
    は、メモリインタフェースプロトコルを使用して、前記
    イメージセンサにおける画素データにアクセスする、画
    像形成装置。
  15. 【請求項１５】 前記イメージセンサの前記メモリイン
    タフェースはＳＲＡＭインタフェースである、請求項１
    ４記載の画像形成装置。
  16. 【請求項１６】 前記イメージセンサの前記メモリイン
    タフェースはＤＲＡＭインタフェースである、請求項１
    ４記載の画像形成装置。
  17. 【請求項１７】 前記イメージセンサの前記メモリイン
    タフェースはパケットプロトコル同期ＤＲＡＭインタフ
    ェースである、請求項１４記載の画像形成装置。
  18. 【請求項１８】 センサアレイを使用して、シーンの画
    像を取得するステップと、 前記センサアレイと同じ集積チップ上に設けられている
    データメモリに、前記画像を表す画素データを記憶する
    ステップと、 メモリインタフェースプロトコルを使用して、画像処理
    装置に前記画素データを出力するステップと、を備える
    イメージセンサにおける方法。
  19. 【請求項１９】 前記メモリインタフェースプロトコル
    はＳＲＡＭインタフェースプロトコルである、請求項１
    ８記載の方法。
  20. 【請求項２０】 前記メモリインタフェースプロトコル
    はＤＲＡＭインタフェースプロトコルである、請求項１
    ８記載の方法。
  21. 【請求項２１】 前記メモリインタフェースプロトコル
    はパケットプロトコル同期ＤＲＡＭインタフェースプロ
    トコルである、請求項１８記載の方法。
JP2001398055A 2001-01-03 2001-12-27 メモリインタフェースを有するｃｍｏｓセンサアレイ Pending JP2002312773A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US755910 2001-01-03
US09/755,910 US6985181B2 (en) 2000-05-09 2001-01-03 CMOS sensor array with a memory interface

Publications (1)

Publication Number Publication Date
JP2002312773A true JP2002312773A (ja) 2002-10-25

Family

ID=25041191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001398055A Pending JP2002312773A (ja) 2001-01-03 2001-12-27 メモリインタフェースを有するｃｍｏｓセンサアレイ

Country Status (6)

Country Link
US (1) US6985181B2 (ja)
EP (1) EP1225758A3 (ja)
JP (1) JP2002312773A (ja)
KR (1) KR100844317B1 (ja)
CN (1) CN1312776C (ja)
TW (1) TWI241844B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989333B1 (ko) 2003-12-24 2010-10-25 삼성전자주식회사 패턴 인식 장치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003900746A0 (en) 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
US8416468B2 (en) 1999-09-17 2013-04-09 Silverbrook Research Pty Ltd Sensing device for subsampling imaged coded data
US6452152B1 (en) * 2000-02-22 2002-09-17 Pixim, Inc. Sense amplifier having a precision analog reference level for use with image sensors
TW522723B (en) * 2000-08-15 2003-03-01 Pixim Inc Circuit and method for pixel rearrangement in a digital pixel sensor readout
US7233350B2 (en) * 2002-01-05 2007-06-19 Candela Microsystems, Inc. Image sensor with interleaved image output
US8054357B2 (en) 2001-11-06 2011-11-08 Candela Microsystems, Inc. Image sensor with time overlapping image output
US6795117B2 (en) 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US20030193594A1 (en) * 2002-04-16 2003-10-16 Tay Hiok Nam Image sensor with processor controlled integration time
US20030221041A1 (en) * 2002-04-25 2003-11-27 August Technology Corp. Sensor with switched fabric interface
US7111095B2 (en) * 2002-04-25 2006-09-19 August Technology Corp. Data transfer device with data frame grabber with switched fabric interface wherein data is distributed across network over virtual lane
US20030206236A1 (en) * 2002-05-06 2003-11-06 Agfa Corporation CMOS digital image sensor system and method
US6970190B2 (en) * 2002-06-12 2005-11-29 Litton Systems, Inc. Event synchronization for detector systems
EP1512166A4 (en) * 2002-06-12 2009-12-09 Litton Systems Inc IMAGE INTENSIFICATION CAMERA
JP3652676B2 (ja) * 2002-09-17 2005-05-25 松下電器産業株式会社 撮像装置および画像ピックアップシステム
US20040085463A1 (en) * 2002-11-06 2004-05-06 Manish Sharma Imaging system with non-volatile memory
DE602004020737D1 (de) * 2003-02-03 2009-06-04 Goodrich Corp Bildsensor mit wahlfreiem zugriff
US8326483B2 (en) * 2003-02-21 2012-12-04 Gentex Corporation Monitoring and automatic equipment control systems
US7015960B2 (en) * 2003-03-18 2006-03-21 Candela Microsystems, Inc. Image sensor that uses a temperature sensor to compensate for dark current
US7483058B1 (en) * 2003-08-04 2009-01-27 Pixim, Inc. Video imaging system including a digital image sensor and a digital signal processor
US7394939B2 (en) * 2003-12-17 2008-07-01 Microsoft Corporation Managing file stream generation
US20050212824A1 (en) * 2004-03-25 2005-09-29 Marcinkiewicz Walter M Dynamic display control of a portable electronic device display
JP4379408B2 (ja) * 2004-12-07 2009-12-09 セイコーエプソン株式会社 信号処理部および撮像装置
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US8179296B2 (en) 2005-09-30 2012-05-15 The Massachusetts Institute Of Technology Digital readout method and apparatus
DE102006025133A1 (de) * 2006-05-30 2007-12-06 Infineon Technologies Ag Speicher- und Speicherkommunikationssystem
US20100226495A1 (en) 2007-10-29 2010-09-09 Michael Kelly Digital readout method and apparatus
US7884871B2 (en) * 2007-06-15 2011-02-08 Aptina Imaging Corporation Images with high speed digital frame transfer and frame processing
US8988571B2 (en) * 2007-09-05 2015-03-24 Tohoku University Solid-state image sensor
FR2921193B1 (fr) * 2007-09-14 2011-04-08 E2V Semiconductors Point memoire de memoire statique et application a un capteur d'image
EP2395333B1 (en) 2010-06-09 2017-09-13 Nxp B.V. Light sensor
US8605853B2 (en) 2011-07-01 2013-12-10 Massachusetts Institute Of Technology Methods and apparatus for in-pixel filtering in focal plane arrays
US8953075B2 (en) 2012-03-30 2015-02-10 Pixim, Inc. CMOS image sensors implementing full frame digital correlated double sampling with global shutter
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
KR102215751B1 (ko) 2014-06-11 2021-02-16 삼성전자주식회사 데이터 전송 효율을 높일 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 이미지 처리 시스템
US9521348B2 (en) * 2015-04-24 2016-12-13 Omnivision Technologies, Inc. Readout circuitry for image sensor
CN105430276A (zh) * 2015-12-18 2016-03-23 广东欧珀移动通信有限公司 成像装置和电子装置
US20180007226A1 (en) * 2016-07-01 2018-01-04 Wesley J. Holland Define a priority of memory traffic based on image sensor metadata
EP3551986A4 (en) * 2016-12-09 2020-08-05 FormFactor, Inc. LED LIGHT SOURCE PROBE CARD TECHNOLOGY FOR TRYING CMOS IMAGE SCAN DEVICES
US10863057B2 (en) * 2017-08-30 2020-12-08 Samsung Electronics Co., Ltd. Synchronizing image captures in multiple sensor devices
KR102611722B1 (ko) * 2019-01-07 2023-12-07 삼성전자주식회사 이미지 처리 장치 및 이미지 처리 방법
JP7022866B2 (ja) * 2019-02-20 2022-02-18 富士フイルム株式会社 撮像素子、撮像装置、撮像素子の作動方法、及びプログラム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325207A (en) * 1991-04-29 1994-06-28 Westinghouse Electric Corp. Facsimile machine using thin film electroluminescent device for spot scanning
BE1007803A3 (nl) 1993-11-26 1995-10-24 Philips Electronics Nv Beeldopneemapparaat.
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6021172A (en) * 1994-01-28 2000-02-01 California Institute Of Technology Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5841471A (en) 1996-09-12 1998-11-24 Eastman Kodak Company Timing control for a digitally interfaced camera using variable line readout intervals
EP0833502A3 (en) 1996-09-26 2000-01-05 Eastman Kodak Company Compact image capture device with local image storage
AU6532298A (en) * 1996-11-12 1998-06-22 California Institute Of Technology Semiconductor imaging sensor with on-chip encryption
US5909026A (en) * 1996-11-12 1999-06-01 California Institute Of Technology Integrated sensor with frame memory and programmable resolution for light adaptive imaging
US5933855A (en) * 1997-03-21 1999-08-03 Rubinstein; Richard Shared, reconfigurable memory architectures for digital signal processing
US6614560B1 (en) * 1997-07-15 2003-09-02 Silverbrook Research Pty Ltd Integrated camera circuit including image sensor, image processing, and printer drive circuits
US6606122B1 (en) * 1997-09-29 2003-08-12 California Institute Of Technology Single chip camera active pixel sensor
US6229133B1 (en) 1997-10-27 2001-05-08 Texas Instruments Incorporated Image sensing device with delayed phase frequency modulation
US6721008B2 (en) 1998-01-22 2004-04-13 Eastman Kodak Company Integrated CMOS active pixel digital camera
US6704049B1 (en) * 1998-02-23 2004-03-09 Micron Technology, Inc. Interpolator for a CMOS image sensor using a digital register
JP2916620B1 (ja) 1998-03-19 1999-07-05 東京大学長 サンプリング制御機構搭載型イメージセンサ
US6552745B1 (en) 1998-04-08 2003-04-22 Agilent Technologies, Inc. CMOS active pixel with memory for imaging sensors
US6665012B1 (en) * 1998-09-22 2003-12-16 Pixim, Inc. Process-scalable high spatial resolution and low bit resolution CMOS area image sensor
TW388584U (en) * 1998-12-11 2000-04-21 Mustek Systems Inc Device for emulating image sensor device
US6697112B2 (en) * 1998-11-18 2004-02-24 Intel Corporation Imaging system having multiple image capture modes
US6580454B1 (en) * 1998-11-18 2003-06-17 Agilent Technologies, Inc. CMOS active pixel sensor having in-pixel local exposure control
JP2002538707A (ja) 1999-03-04 2002-11-12 ボーム，マルクス 映像センサ
US6757019B1 (en) * 1999-03-13 2004-06-29 The Board Of Trustees Of The Leland Stanford Junior University Low-power parallel processor and imager having peripheral control circuitry
US6434665B1 (en) * 1999-10-01 2002-08-13 Stmicroelectronics, Inc. Cache memory store buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989333B1 (ko) 2003-12-24 2010-10-25 삼성전자주식회사 패턴 인식 장치

Also Published As

Publication number Publication date
KR20020059257A (ko) 2002-07-12
CN1363957A (zh) 2002-08-14
EP1225758A3 (en) 2004-03-24
CN1312776C (zh) 2007-04-25
TWI241844B (en) 2005-10-11
EP1225758A2 (en) 2002-07-24
US6985181B2 (en) 2006-01-10
KR100844317B1 (ko) 2008-07-07
US20010040631A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
JP2002312773A (ja) メモリインタフェースを有するｃｍｏｓセンサアレイ
JP4928674B2 (ja) 広いダイナミックレンジを達成するための時間インデックス付け方法を用いた多サンプリング方法
JP3868648B2 (ja) イメージセンサ装置及び半導体イメージセンシング装置
US6791611B2 (en) Dual ported memory for digital image sensor
US6563540B2 (en) Light sensor with increased dynamic range
KR100321898B1 (ko) 비디오 및 스틸 동작을 위한 이중 모드 디지털 카메라
US5841471A (en) Timing control for a digitally interfaced camera using variable line readout intervals
US5195182A (en) Frame buffer architecture for storing sequential data in alternating memory banks
US20010040632A1 (en) Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US8754956B2 (en) Pseudo-digital average sub sampling method and apparatus
US7113203B1 (en) Method and system for single-chip camera
US6922210B2 (en) Memory updating for digital pixel sensors
JP2006054887A (ja) スケーリング可能な解像度を備えたカメラ
JPS6380688A (ja) 固体撮像装置
US20020074481A1 (en) Dual-mode CMOS integrated imager
JP2007037112A (ja) 撮像シリアルインタフェースｒｏｍ集積回路
WO2000041393A1 (en) Programmable incremental a/d converter for digital camera and image processing
US6750909B1 (en) Image buffer between burst memory and data processor with multiple access modes set by the data processor
JP2007037113A (ja) 撮像用パラレルインタフェースｒａｍ集積回路
JP2004180317A (ja) ビデオ画像と静止画像を取り込む方法
JP4425365B2 (ja) 画像入力装置における信号処理回路
JP2000316121A (ja) 多重アクセスモード画像バッファ
KR19990088581A (ko) 디지탈카메라
JP2002218307A (ja) カメラシステム
Gallagher Low cost imaging solutions for quality control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930