JP2000316121A - 多重アクセスモード画像バッファ - Google Patents

Abstract

(57)【要約】 【課題】 多重フォーマットのメモリの画像データにデ
ータプロセッサが効率的にアクセスするための方法とシ
ステムを提供する。 【解決手段】 画像処理システムはバーストメモリと、
データプロセッサと、バーストメモリとデータプロセッ
サの間に接続されたデータバッファとを有する。データ
バッファはバーストメモリ、データプロセッサに接続さ
れたブロックメモリ８１と、ブロックメモリ８１、デー
タプロセッサ、バーストメモリに接続されたアクセスコ
ントローラ８２とを有する。アクセスコントローラ８２
はデータプロセッサから指定されたフォーマットでデー
タをバーストメモリからブロックメモリ８１へ転送す
る。アクセスコントローラ８２はまた、フォーマットさ
れたデータをブロックメモリ８１からデータプロセッサ
へ転送する。フォーマットは、ピクチャデータフレーム
内のデータブロック、またはデータライン、または空間
的離散位置からサンプリングされたデータが含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】（同時係属出願とのクロスレ
ファレンス）この出願は１９９９年３月２６日にファイ
ルされた米国仮出願Ｎｏ．６０／１２６、５８４の特典
を要求するものであり、その開示の全体を引用により、
ここに包含する。

【０００２】本発明は画像処理、特に、多重フォーマッ
トのメモリの画像データにデータプロセッサが効率的に
アクセスするための方法とシステムに関するものであ
る。

【０００３】

【発明の背景】デジタルスチールカメラなどの従来の画
像処理システムでは、画像収集装置に内蔵される電荷結
合素子（ＣＣＤ）やＣＭＯＳセンサなどの画像センサは
画像の光情報のピクチャフレームを電子アナログ信号に
変換する。変換されたアナログ画像信号はＡＤ変換器
（ＡＤＣ）によってディジタル画像データに変換され
る。そして、ディジタル画像データはメモリ記憶装置に
転送される。同期ダイナミックＲＡＭ（ＳＤＲＡＭ）や
従来のバーストＤＲＡＭＳなどのバーストアクセスメモ
リは、多量のデータを瞬時に出力する能力があるのでカ
メラ設計において一般的なものとなっている。

【０００４】ディジタル信号プロセッサ（ＤＳＰ）など
のデータプロセッサは通常、ＤＲＡＭの特定のワードア
ドレスを参照して、１ワードづつのデータにアクセスす
る。それとは対照的に、バーストアクセスメモリは、１
回のアドレス参照で複数のデータ単位を出力するように
設計されている。したがって、ＤＳＰとバーストアクセ
スメモリを使用する従来の画像システムでは、データバ
ーストは完全に使用されてはいない。また、ＤＳＰが必
要とする各データワードを読み出すためにＳＤＲＡＭメ
モリにアドレスするには、３クロックサイクルものレー
テンシ時間を要する。画像処理では、格納データにアク
セスするとき、バーストアクセスメモリに適しているブ
ロック単位のアクセスの方が、ライン単位やビット単位
のアクセスよりも有利である。しかし、ＤＰＳは、メモ
リからブロックデータを検索するのに特に適しているわ
けではない。例えば、７タップフィルタリングを実行す
る際に、プロセッサはメモリから７つのデータバースト
を要求するから、前述のように各バーストに３クロック
サイクルのレーテンシが必要であると仮定すると、読み
出し／書き込みオーバヘッドは２１クロックサイクルに
なる。

【０００５】また、従来の画像処理対策に関するもう一
つの問題は、画像全体にわたって拡散しているかもしれ
ないデータをプロセッサが探してアドレスする必要があ
るので、メモリ内で不連続なデータをサンプリングする
には過度のデータプロセッサオーバヘッドを要すること
である。

【０００６】最後に、従来技術デジタルスチールカメラ
では、写真撮影画像の明るさは、自動露光センサおよび
自動露光計算装置によって検出される被写体の明るさデ
ータにしたがってレンズ制御装置を駆動し、絞り機構に
よって制御される。また、従来技術のカメラは一般に、
レンズの自動焦点合わせのために被写体距離検出用の特
別のセンサを備えている。その結果、従来のデジタルス
チールカメラでは、自動露光および自動焦点機能の追加
によってカメラの製造コストは増加し、サイズは大きく
なる。プロセッサオーバヘッドを軽減するとともに、低
製造コストと小型化を維持しながらホワイトバランスや
明るさ等の写真パラメータの設定が可能であって、さら
に自動焦点機能を備えた画像処理システムが望まれる。

【０００７】

【発明の概要】ここに開示する本発明の実施例は、メモ
リに格納した撮影画像データをサブサンプリング（ダウ
ンサンプリング）することによって自動露光とホワイト
バランスを実行し、次にプロセッサからの要求に応じて
ラインアクセスモードまたはブロックアクセスモードで
撮影画像データが検索されるときに露光計算とホワイト
バランス計算を行うためにサンプリングされた画像デー
タをプロセッサに転送する画像バッファを提供する。サ
ンプリングレートはプロセッサによってプログラマブル
方式で制御され、撮影画像データの自動露光および自動
ホワイトバランスは効率的に実行され、満足できる結果
を得ることができる。

【０００８】発明の一実施例では、画像処理システムが
開示される。このシステムはピクチャフレーム画像デー
タを格納し、１つ以上のデータバーストを含むフォーマ
ットでデータを出力するメモリと、与えられた時に前記
１つ以上のデータバーストより少量のデータを処理する
データプロセッサと、メモリとデータプロセッサ間に接
続されたデータバッファとを有する。データバッファは
１つ以上のデータバーストを格納し得るサイズであっ
て、データプロセッサの処理能力範囲内のデータ量を出
力することができる。フォーマットは、ブロックデー
タ、ラインデータ、またはピクチャフレーム内データの
空間的離散位置からサンプリングされたデータを含む。

【０００９】発明の別の実施例では、画像処理システム
が開示される。このシステムはバーストメモリと、デー
タプロセッサと、バーストメモリとデータプロセッサの
間に接続されるデータバッファとを有する。データバッ
ファは、バーストメモリとデータプロセッサとに接続さ
れるブロックメモリと、ブロックメモリとデータプロセ
ッサとバーストメモリとに接続されるアクセスコントロ
ーラとを有する。アクセスコントローラは、データプロ
セッサによってアクセスコントローラに指定されたフォ
ーマットでデータをバーストメモリからブロックメモリ
に転送する。アクセスコントローラはまた、フォーマッ
トされたデータをブロックメモリからデータプロセッサ
に転送する。フォーマットは、１ブロックデータ、１ラ
インデータ、またはピクチャデータフレーム内の空間的
離散位置からサンプリングされたデータを含む。

【００１０】発明のさらに別の実施例では、カメラにお
ける画像データの処理方法が開示される。この方法は、
メモリに画像データを格納するステップと、メモリに接
続されたデータプロセッサで決定されるフォーマットの
画像データの一部を選択するステップと、フォーマット
されたデータを第２メモリに格納するステップと、フォ
ーマットされたデータをデータプロセッサに転送するス
テップとを含む。

【００１１】発明の１つの利点は、例えば、データアク
セスのオーバヘッドを減少させてプロセッサの処理帯域
幅を増加させることにより、プロセッサとバーストアク
セスＤＲＡＭのようなメモリとの間の効率的なインタフ
ェースを提供することである。発明のもう一つの利点
は、データプロセッサによって実行される画像強調計算
で使用することができる画像内データのサンプリングを
可能にすることである。発明のその他の側面および利点
は付図と関連して以下に記述される説明によって明らか
にされる。

【００１２】

【発明の実施の形態】発明の一実施例は、ＤＳＰからの
制御信号に応じてブロックアクセスモード、ラインアク
セスモードまたはサブサンプリングモードでＳＤＲＡＭ
内の画像データを検索することができるように、データ
プロセッサ（例えば、デジタル信号プロセッサ）とＳＤ
ＲＡＭコントローラとのインターフェースとしての高能
率ブロックタイプシングルポート画像バッファを提供す
る。この画像バッファはブロックバッファと、アクセス
コントローラと、スイッチを有し、ブロックバッファは
データプロセッサおよびＳＤＲＡＭコントローラの共有
メモリである。アクセスコントローラは内部制御バスを
介して接続されるデータプロセッサによってブロックア
クセスモード、ラインアクセスモードまたはサブサンプ
リングモードに設定することができる。ブロックアクセ
スモード、ラインアクセスモード、サブサンプリングモ
ードの選択は、データプロセッサによって処理されるデ
ータのタイプに基づいて行われる。例えば、ブロックア
クセスモードはＣＣＤセンサによる撮影画像を柔軟に処
理するのに適しており、一方のラインアクセスモードは
オペレーティングシステム命令、画像圧縮ビットストリ
ーム（ＪＰＥＧ）、カメラの内蔵マイクロホンからの声
音データ、または外部音声源などの通常フォーマットデ
ータを格納するのに適している。例えば、撮影画像デー
タのフォーカシング、露光制御、ホワイトバランスの実
行時には、サブサンプリングモードが選択される。撮影
画像データのフォーカシング、露光制御、およびホワイ
トバランスは、データプロセッサにおいて画像データに
基づいて画像統計数値を計算することによって機能す
る。この計算値は焦点モーター、アパチャ、自動利得制
御、および自動ホワイトバランスコントロールの調整法
を決定するデータプロセッサによって実行されるプログ
ラムで使用される。

【００１３】一実施例では、スイッチは、アクセスコン
トローラからの制御信号に応じて選択的にデータプロセ
ッサかＳＤＲＡＭコントローラのいずれかにブロックバ
ッファを接続するように構成される。ブロックバッファ
はデータプロセッサおよびＳＤＲＡＭコントローラの共
有メモリである。すなわち、データプロセッサは最初
に、処理データに関する基本情報をアクセスコントロー
ラに供給する。処理データはブロック、ライン、または
ピクチャデータフレーム内のインターリーブバーストな
どであろう。アクセスコントローラは次に、処理データ
のアドレスを生成し、受信した基本情報に基づいてそれ
をＳＤＲＡＭコントローラに供給する。プロセッサで処
理されるデータは、ＳＤＲＡＭコントローラによってブ
ロックアクセスモード、ラインアクセスモードまたはサ
ブサンプリングモードのブロックバッファに一時的に移
動される。画像バッファから割込み信号が現れると、デ
ータプロセッサは、ブロックバッファからのデータ受信
するために、処理中のジョブを中断する。換言すれば、
アクセスコントローラと画像バッファの中のブロックバ
ッファは、データプロセッサで処理される画像データに
異なるアクセスモードでＳＤＲＡＭからアクセスする。
例えば、アドレスオフセットが１ライン幅に等しい状態
でピクチャフレーム内の画像データにアクセスするブロ
ックアクセスモードで、画像バッファからＳＤＲＡＭに
アクセスすることができる。あるいは、アドレスオフセ
ットが１クロックサイクルでＳＤＲＡＭからアクセス可
能な１バーストサイズのデータに等しい状態でピクチャ
フレーム内の連続データにアクセスするラインアクセス
モードで、画像バッファからＳＤＲＡＭにアクセスする
こともできる。

【００１４】本発明の一実施例では、データプロセッサ
によって１ブロックのサイズまたは１アクセス動作のバ
ースト数を設定することができる。また、アドレスオフ
セットがサブサンプリング間隔（例えば、１クロックサ
イクルでＳＤＲＡＭからアクセス可能なデータのバース
トサイズの整数倍）に等しくなるように設定することに
より、データプロセッサで処理される画像データのサブ
サンプリングは、画像バッファによって実行することが
できる。異なるアドレスオフセットをデータプロセッサ
によって設定することが可能であり、それを画像バッフ
ァのアクセスコントローラに送ることによって異なるア
クセスモードが得られる。

【００１５】ここで、付図に示す発明の好ましい実施例
について詳細に説明する。すべての付図において対応す
る同一部材は同一参照符号で示される。

【００１６】上述のように、発明の実施例は、より効率
的なデータ処理を行うためにデータプロセッサとメモリ
の間のデータインタフェースを提供する。ここではデジ
タルスチールカメラを例として発明の説明を行うが、当
業者には明らかなように発明の範囲はそれに制限される
ものではない。

【００１７】図１はディジタル信号処理システムの単純
化概要ブロック図を示す。参照番号１は被写体の画像光
が入射する写真レンズ光学システムを示す。写真撮影
時、画像光を電子アナログ画像信号に電子的に変換する
ための電荷結合素子（ＣＣＤ）２に、画像光が入射す
る。Ａ／Ｄコンバータ３はアナログ画像信号をディジタ
ル画像データに変換する。ＣＣＤコントローラ４はＳＤ
ＲＡＭコントローラ５を介してディジタル画像データを
一時記憶用の同期ダイナミックＲＡＭ（ＳＤＲＡＭ）６
などの半導体メモリに転送する。テレビやＬＣＤ装置上
に表示する場合は、ＳＤＲＡＭ６からの画像データはさ
らに、エンコーダコントローラ９およびＮＴＳＣ／ＰＡ
Ｌエンコーダ１０によって処理される。

【００１８】メモリからのデータ読み出し速度を考慮す
れば、この用途で最も一般的なＳＤＲＡＭのタイプはバ
ーストアクセスＳＤＲＡＭである。残念ながら、データ
プロセッサ（例えば、ディジタル信号プロセッサやマイ
クロプロセッサ）は通常、一度に１ビットづつのデータ
を処理する。したがって、データプロセッサが処理する
のはデータバーストにおける最初のワードまたはデータ
だけであるので、従来のシステムではバーストアクセス
メモリの速度は犠牲にされる。ＤＳＰ７とＳＤＲＡＭの
間におけるデータ伝送の際に、デジタル信号プロセッサ
（ＤＰＳ）７で処理される画像データのサイズを柔軟に
調整するとともに、初期化過程の読み出し／書き込みオ
ーバヘッドを軽減するために、この発明実施例は、ＳＤ
ＲＡＭコントローラ５とＤＳＰ７の間の画像データイン
タフェースとして画像バッファ８を提供する。具体的に
（図２Ａ参照）、画像バッファ８は、ＤＳＰ７とＳＤＲ
ＡＭコントローラ５の共有メモリであるブロックバッフ
ァ８１と、アクセスコントローラ８２と、スイッチ８３
とを有する。

【００１９】この実施例では、ブロックバッファ８１の
サイズは１６ｘ２２画素であって、これはＪＰＥＧフォ
ーマットの１フレーム分の画像データに十分なサイズで
ある（ＪＰＥＧ画像データのサイズは８ｘ８ピクセルで
ある）。アクセスコントローラ８２は内部制御バス８４
を介して接続されるＤＳＰ７によってブロックアクセス
モード（図３Ａ）、ラインアクセスモード（図３Ｂ）ま
たはサブサンプリングモード（図３Ｃ）に設定すること
ができる。スイッチ８３は、アクセスコントローラ８２
からの制御信号に応じて選択的にＤＳＰ７かＳＤＲＡＭ
コントローラ５のいずれかにブロックバッファ８１を接
続するように構成される。このスイッチはマルチプレク
サまたは同等の回路で構成することができる。したがっ
て、この実施例において、ＤＳＰ７によって処理される
ＳＤＲＡＭ６内の記憶位置にある画像データは、バス８
４を介してＤＳＰ７から要求が出されたとき、ブロック
アクセスモード、ラインアクセスモードまたはサブサン
プリングモードで、バス８５およびバス８６を介して一
時的にブロックバッファ８１へ転送される。ブロックバ
ッファ８１内のデータは、ＤＳＰ７によってアクセスす
ることができる。ＤＳＰ７がアクセスするＳＤＲＡＭ６
内のデータのタイプに応じて、ブロックアクセスモー
ド、ラインアクセスモードまたはサブサンプリングモー
ドが選択可能である。ブロックアクセスモードは特に、
ＣＣＤ２による撮影データのピクチャフレームに含まれ
るブロックタイプ画像データを部分的にＤＳＰ７で処理
する場合に適している。ラインアクセスモードは、ピク
チャデータフレームに含まれるストリップタイプ画像デ
ータを部分的にＤＳＰ７で処理する場合や、あるいはラ
インモードが例えばカメラに内蔵されたマイクロホン
（図示せず）または外部音源からの音声データ等、通常
のデータ記憶フォーマットである場合に使用することが
できる。

【００２０】また、本発明の別の実施例によると、バス
８４を介してアクセスコントローラ８２にサブサンプリ
ングレートを送ることにより、ＤＳＰ７はＳＤＲＡＭ６
からの画像データをサブサンプリングモード（図３Ｃ）
で検索することができる。

【００２１】また、本発明の別の実施例によると、サブ
サンプリングレートと、ブロック先頭アドレスと、アク
セスコントローラ８２の画像データのオフセットとを設
定することにより、ＤＳＰ７はサブサンプリング・ブロ
ックアクセスモードまたはサブサンプリング・ラインア
クセスモードでＳＤＲＡＭ６からの画像データを検索す
ることができる。

【００２２】図２Ｂに示す本発明の一実施例において、
アクセスコントローラ８２は、終了信号発生器９０とア
ドレス発生器９１を有する。ＳＤＲＡＭ６内の画像デー
タのバーストアクセスが終了したことを示すイネーブル
信号を生成する終了信号発生器９０はバーストカウンタ
９０１と、バースト数レジスタ９０２と、比較回路９０
３を有する。図２Ｂに示すバーストカウンタ９０１は、
バーストサイクルあたりの出力がＳＤＲＡＭコントロー
ラ５と同期する整数インクリメントカウンタを備えたア
ップカウンタである。バースト数レジスタ９０２は、Ｄ
ＳＰ７で処理される画像データのバースト数を格納する
ようにＤＳＰ７によってプログラムされる。ＤＳＰ７が
画像バッファ８を介してＳＤＲＡＭ６からの画像データ
を検索するとき、ＤＳＰ７からバス８４を介して画像バ
ッファ８のアクセスコントローラ８２に制御信号が送ら
れる。次に、アクセスコントローラ８２は、バス８９を
介して検索される画像データのアドレス情報を取得する
ためにコントロール線８８を介してスイッチ８３を制御
する。そして、検索される画像データのアドレス情報、
例えばバースト数、あるいは検索データがブロックモー
ド、ラインモード、一定のサブサンプリングレートを持
つサブサンプリングモードのいずれであるか、などの情
報が終了信号発生器９０およびアドレス発生器９１に供
給される。ＤＳＰ７によってバースト数レジスタ９０２
に設定されたバースト数がバーストカウンタ９０１から
連続的に出力される計数値に一致した時、ＳＤＲＡＭ６
中の画像データのバーストアクセスが終了したことを示
すイネーブル信号が比較回路９０３からＳＤＲＡＭコン
トローラ５に送られる。終了信号発生器９０は、ＤＳＰ
７によって設定されたバースト数に等しい値を初期値と
するダウンカウンタで構成することも可能である。ダウ
ンカウンタの計数値がゼロになると、画像データのブロ
ックアクセス終了を示すイネーブル信号がダウンカウン
タからＳＤＲＡＭコントローラ５に供給される。

【００２３】異なる記憶位置に置かれた画像データの各
バーストの先頭アドレスを生成するアドレス発生器９１
は、ＤＳＰ７によって検索される画像データにおける最
初のバーストの先頭アドレスを格納するための先頭アド
レスレジスタ９１１と、２つの不連続画像データバース
ト間の離間距離を格納するようにＤＳＰ７によってプロ
グラムされるオフセットレジスタ９１２と、バーストカ
ウンタ９０１から発生するバースト数に対応する検索中
の画像データバーストの先頭アドレスを格納するための
アドレスリフレッシュレジスタ９１３とを有する。ＤＳ
Ｐ７によって検索される画像データに関するアドレス情
報がアドレス発生器９１に入力されると、ピクチャデー
タフレーム内で検索される画像データの記憶位置の様々
なアドレスがアドレス発生器９１から発生する。また、
レジスタ９０２に格納されたバースト数およびレジスタ
９１２に格納されたオフセットアドレス値の両方を格納
する単一のレジスタを利用するようにアドレス発生器９
１および終了信号発生器９０を変更することも可能であ
る。アドレスリフレッシュレジスタ９１３およびオフセ
ットレジスタ９１２に代わるものとしては、１つ固定値
と１つの可変値を反復的に加算する回路が適している。
オフセットレジスタ９１２がピクチャデータフレーム
（例えば、６４０ｘ４８０画素）のライン幅に等しい値
を持つように設定されている場合、アクセスコントロー
ラ８２はブロックアクセスモードで動作する。

【００２４】図３Ａに示すように、この実施例によるＤ
ＳＰ７で処理される画像データのブロックサイズが３ｘ
８画素で、ＳＤＲＡＭコントローラ５によってＳＤＲＡ
Ｍ６から読み出されるデータバーストが８クロックサイ
クル当たり８ワード（１画素＝１ワード）とすれば、こ
の画像データ（Ｐ１１…Ｐ１８、Ｐ２１…Ｐ２８、Ｐ３
１…Ｐ３８）のブロックは、例えば１００〜１０７、７
４７〜７４０、９４７〜９４０のアドレス範囲にある３
つの異なる記憶位置に置くことができる（図４Ａ参
照）。図４Ａで示されるように、データは離散した３つ
の画像データバーストの状態でアクセスされる。この場
合、バースト数レジスタ９０２および先頭アドレスレジ
スタ９１１は、それぞれ３および１００の値を持つよう
にＤＳＰ７によってプログラムされ、オフセットレジス
タ９１２は、ピクチャフレームのライン幅、例えば６４
０画素（１画素が１ワードに対応すると仮定すれば６４
０のメモリアドレス差に対応する）に等しい値を持つよ
うにＤＳＰ７によってプログラムされる。

【００２５】図２Ａ、２Ｂにおいて、アクセスコントロ
ーラ８２の終了信号発生器９０およびアドレス発生器９
１がバス８４、８９を介してＤＳＰ７から送られるアド
レス情報でプログラムされた後、アクセスコントローラ
８２はバス８５を介してＳＤＲＡＭコントローラ５を接
続するようにスイッチ８３に指示する。ブロックアクセ
スモードにおいて、アドレスリフレッシュレジスタ９１
３はまず、スイッチ８３およびバス８５を介して画像デ
ータの第１バーストを探すために、先頭アドレスレジス
タ９１１に格納されている先頭アドレス値（１００）を
ＳＤＲＡＭコントローラ５にロードする。それと同時
に、バーストカウンタ９０１は１をカウントする。次
に、オフセットレジスタ９１２からのオフセット値（６
４０）と加算するために、フィードバックループ９１４
を介して加算器９１５に先頭アドレス値が供給される。
先頭アドレス値とオフセット値の和（７４０）はアドレ
スリフレッシュレジスタ９１３に送られ、そして画像デ
ータの第２バーストを探すためにスイッチ８３およびバ
ス８５を介してＳＤＲＡＭコントローラ５に転送され
る。それと同時にバーストカウンタ９０１は２までカウ
ントする。このように、バースト数レジスタ９０２に格
納されているバースト数（この場合３）までバーストカ
ウンタ９０１がアップカウントする間、アドレスリフレ
ッシュレジスタ９１３のアドレス値はオフセットレジス
タ９１２のオフセット値と反復的に加算される。

【００２６】ＳＤＲＡＭコントローラ５がバス８５を介
してこれら３つの画像データバーストをブロックバッフ
ァ８１にロードした後、アクセスコントローラ８２は、
ブロックバッファ８１とＤＳＰ７をバス８９とバス８６
を介して相互接続するようにスイッチ８３に指示し、そ
れにより、ブロックバッファ８１は、ＤＳＰ７の内部メ
モリバッファとして機能することができる。そして、ア
クセスコントローラ８２はＤＳＰ７で実行中の処理を中
断させるために線８７を介してＤＳＰ７に割込みを送っ
て、ブロックバッファ８１内の画像データ（Ｐ１
１．．．Ｐ１８、Ｐ２１．．．Ｐ２８、Ｐ３１．．．Ｐ
３８）に順々にアクセスするようにＤＳＰ７に伝える。

【００２７】ピクチャデータフレーム内で画像データの
ブロックを検索する場合、３クロックサイクルを含む複
数のクロックサイクルの間に、ＳＤＲＡＭ６内で別々に
存在する画像データバーストにアクセスする従来のデジ
タル信号処理アーキテクチャと異なり、各データバース
トへのアクセスの初期化のためにＤＳＰ７に必要なこと
は、１クロックサイクル中に検索される画像データのバ
ーストサイズおよび先頭アドレスを画像バッファ８１に
設定するだけである。ＤＳＰ７は次に、他の処理ルーチ
ンを実行し、最終的に、検索画像データを受け取る。そ
の結果、ピクチャデータフレーム内で画像データブロッ
クを検索する時のＤＳＰ７の処理時間はかなり短縮され
る。

【００２８】したがって、ＤＳＰ７は、画像ブロックが
互いに隣接しているか否かに拘わらず、ピクチャフレー
ム内の数ブロックの画像データに相当する画像データに
ブロックアクセスモードでアクセスすることが可能にな
る。これらの画像データブロックは、ブロックバッファ
８１に十分に余裕がある限り、ブロックバッファ８１内
に一緒に格納することが可能であり、また、数クロック
サイクル以内でブロックバッファ８１内に連続格納する
こともできる。画像データブロックへのアクセスかかわ
る時間のかかる仕事を画像バッファ８に任せられるた
め、ブロックサイズが大きい場合のＤＳＰ７の読み出し
／書き込みオーバヘッドがかなり減少する。

【００２９】本発明の別の実施例によれば、ＳＤＲＡＭ
６から一度に読み出すことができる最小単位のデータで
あるバーストのサイズにオフセットレジスタ９１２を設
定すると、アクセスコントローラ８２はラインアクセス
モードで動作する。図３Ｂに示すように、この実施例で
は、ＤＳＰ７で処理される画像データのラインサイズが
１ｘ３２画素で、かつＳＤＲＡＭコントローラ７によっ
てＳＤＲＡＭ６から読み出されるデータバーストが１ク
ロックサイクル当たり８ワード（１ワード＝１画素）と
すれば、画像データ（Ｐ１、Ｐ２．．．Ｐ８、Ｐ
９．．．Ｐ１６、Ｐ１７．．．Ｐ２４、Ｐ２５．．．Ｐ
３２）は、図４Ｂの１０００〜１００７、１００８〜１
０１５、１０１６〜１０２３、１０２４〜１０３１で示
されるアドレス範囲にある４つの隣接記憶位置に置か
れ、それにより、隣接する４つの画像データバーストが
形成される。この場合、バースト数レジスタ９０２およ
び先頭アドレスレジスタ９１１はそれぞれ４と１０００
の値を持つようにバス８４を介してＤＳＰ７によってプ
ログラムされ、オフセットレジスタ９１２はピクチャフ
レーム（この場合、例えば８つの記憶位置）のバースト
サイズの値を持つようにＤＳＰ７によってプログラムさ
れる。次に、ＤＳＰ７からバス８４、８９を介して送ら
れるアドレス情報でアクセスコントローラ８２の終了信
号発生器９０およびアドレス発生器９１がプログラムさ
れた後、アクセスコントローラ８２はバス８５を介して
ＳＤＲＡＭコントローラ５を接続するようにスイッチ８
３に指示する。ラインアクセスモードでは図２Ｂに示す
ように、アドレスリフレッシュレジスタ９１３は画像デ
ータの最初のバーストを探すためにまず、先頭アドレス
レジスタ９１１に格納されている先頭アドレス値をバス
８５を介してＳＤＲＡＭコントローラ５にロードする。
それと同時に、バーストカウンタ９０１は１をカウント
する。次に、オフセットレジスタ９１２からのオフセッ
ト値（８）と加算するために、先頭アドレス値（１００
０）がフィードバックループ９１４を介して加算器９１
５に供給される。先頭アドレス値およびオフセット値の
和（１００８）はアドレスリフレッシュレジスタ９１３
に送られ、そして画像データの第２バーストを探すため
にバス８５を介してＳＤＲＡＭコントローラ５へ転送さ
れる。それと同時にバーストカウンタ９０１は２までカ
ウントする。このように、バースト数レジスタ９０２に
格納されているバースト数（この場合４である）までバ
ーストカウンタ９０１がアップカウントする間、アドレ
スリフレッシュレジスタ９１３のアドレス値はオフセッ
トレジスタ９１２のオフセット値と反復的に加算され
る。ＳＤＲＡＭコントローラ５がバス８５およびバス８
６を介してこれら４つの画像データバーストをブロック
バッファ８１にロードした後、アクセスコントローラ８
２は、ブロックバッファ８１とＤＳＰ７をバス８６とバ
ス８９を介して相互接続するようにスイッチ８３に指示
し、それにより、ブロックバッファ８１は、ＤＳＰ７の
内部メモリバッファとして機能することができる。そし
て、アクセスコントローラ８２はＤＳＰ７で実行中の処
理を中断させるために線８７を介してＤＳＰ７に割込み
を送り、ブロックバッファ８１内の画像データにアクセ
スするようにＤＳＰ７に指示する。画像データのライン
をピクチャデータフレーム内で検索する場合（オフセッ
ト値は、１クロックサイクルの間にＳＤＲＡＭから読み
出すことができるデータのバーストサイズとして与えら
れる）、ＤＳＰ７に必要なことは、検索される画像デー
タのバースト数および先頭アドレスを設定するだけであ
る。その結果、ピクチャデータフレーム内の画像データ
ラインを検索する時のＤＳＰ７の処理時間はかなり短縮
される。したがって、ＤＳＰ７は、画像ラインが互いに
隣接しているか否かに拘わらずピクチャデータフレーム
内における数ラインの画像データに相当する画像データ
にラインアクセスモードでアクセスすることが可能にな
る。

【００３０】発明の別の実施例によれば、上記発明の側
面はクロマや明るさ等の画像パラメータの分析に応用す
ることができる。すなわち、オフセットレジスタ９１２
に格納されたオフセット値がサンプリングされた２つの
隣接バースト間のサブサンプリング距離であれば、ピク
チャデータフレーム内の空間的離散位置からデータを得
るためにアクセスコントローラ８２はサブサンプリング
モードで動作することができる。図３Ｃに示すようにこ
の実施例では、ＳＤＲＡＭコントローラ７がＳＤＲＡＭ
６から読み出すことができるデータバーストが８クロッ
クサイクル当たり８ワード（１ワード＝１画素）で、か
つ（ａ）、（ｂ）、（ｃ）の場合のサブサンプリング間
隔がそれぞれ１０画素、２０画素、３０画素とすれば、
（ａ）〜（ｃ）の場合におけるピクチャフレーム内の空
間的に離散する画像データ（ａｌ、ａ２．．．ａ７；ｂ
ｌ、ｂ２、ｂ３；ｃｌ、ｃ２）は図４Ｃで示されるよう
に数ヶ所の離れた記憶位置に置かれる。（ａ）、
（ｂ）、（ｃ）の場合のサブサンプリングレートはそれ
ぞれ８／１０（＝０．８０）、８／２０（＝０．４
０）、８／３０（＝０．２７）であり、ピクチャデータ
フレームから所望のサンプリング効果を達成するように
レートを調整することができる。

【００３１】この実施例では、バースト数レジスタ９０
２および先頭アドレスレジスタ９１１はそれぞれ７と１
５００の値を持つようにＤＳＰ７によってプログラムさ
れ、オフセットレジスタ９１２はピクチャフレームのサ
ブサンプリング距離（例えば、（ａ）の場合は１０画
素、（ｂ）の場合は２０画素、（ｃ）の場合は３０画
素）に等しい値を持つようにＤＳＰ７によってプログラ
ムされる。図２において、まず、アドレスリフレッシュ
レジスタ９１３は画像データの第１バーストを探すため
に、先頭アドレスレジスタ９１１に格納されている先頭
アドレス値をＳＤＲＡＭコントローラ５にロードする。
それと同時に、バーストカウンタ９０１は１をカウント
する。次に、オフセットレジスタ９１２からのオフセッ
ト値（（ａ）の場合は１０、（ｂ）の場合は２０、
（ｃ）の場合は３０）と加算するために、フィードバッ
クループ９１４を介して加算器９１５に先頭アドレス値
（１５００）が供給される。先頭アドレス値とオフセッ
ト値の和（１５１０、１５２０、１５３０）はアドレス
リフレッシュレジスタ９１３に送られ、そして画像デー
タの第２バーストを探すためにＳＤＲＡＭコントローラ
５に転送される。それと同時にバーストカウンタ９０１
は２までカウントする。このように、バースト数レジス
タ９０２に格納されているバースト数（この場合７）ま
でバーストカウンタ９０１がアップカウントする間、ア
ドレスリフレッシュレジスタ９１３のアドレス値はオフ
セットレジスタ９１２のオフセット値と反復的に加算さ
れる。ＳＤＲＡＭコントローラ５がこれら７つの画像デ
ータバーストをブロックバッファ８１にロードした後、
アクセスコントローラ８２は、ブロックバッファ８１と
ＤＳＰ７を相互接続するようにスイッチ８３に指示し、
それにより、ブロックバッファ８１は、ＤＳＰ７の内部
メモリバッファとして機能することができる。アクセス
コントローラ８２はＤＳＰ７で実行中の処理を中断させ
るためにＤＳＰ７に割込みを送って、ブロックバッファ
８１内のサブサンプリングされた画像データにアクセス
するようにＤＳＰ７に指示する。サブサンプリングされ
た画像データをＤＳＰ７で処理することにより、クロマ
や明るさ等のピクチャフレームの色属性が効果的に得ら
れる。

【００３２】サブサンプリングされたデータをピクチャ
データフレーム内で検索する場合、ＤＳＰ７に必要なこ
とは、サブサンプリングされた検索用画像データのバー
スト数、サブサンプリングレート、先頭アドレスを設定
するだけである。したがって、ＤＳＰ７は、画像ブロッ
クが互いに隣接しているか否かに拘わらずピクチャデー
タフレームに含まれる数ブロックの画像データに相当す
る画像データにサブサンプリングモードでアクセスする
ことが可能になる。この機能により、ホワイトバラン
ス、露光（ＡＥ）、焦点などのパラメータの計算用とし
てサンプリングされたデータが、そのための専用センサ
を使わずに得られる。計算結果は、システムの画像品質
を調整するために標準的な方法で使用することができ
る。

【００３３】また、上記原理によると、画像データのサ
ブサンプリングレート、ブロック先頭アドレス、オフセ
ットをＤＳＰ７からアクセスコントローラ８２に供給す
ることによって、サブサンプリング・ブロックアクセス
モードあるいはサブサンプリング・ラインアクセスモー
ドでＳＤＲＡＭ６から画像データを検索することができ
る。

【００３４】ＤＳＰ７とＳＤＲＡＭ６の間を画像バッフ
ァ８でインターフェースする構造を用いると、 処理の
ための画像データをＳＤＲＡＭ６から検索する際、ＤＳ
Ｐ７は処理モードに関するパラメータと画像バッファ８
内の画像データの位置とを設定するだけでピクチャデー
タフレームにおける任意の画像データ量を処理すること
ができる。その結果、ＤＳＰ７の読み出し／書き込みオ
ーバヘッドおよび割込みレーテンシがかなり減少する。

【００３５】上記ではデジタルカメラの好ましい実施例
に基づいて発明を開示したが、この開示は本発明を制限
することを意図しない。例えば、発明の原理はＤＳＰと
メモリの組み合わせを採用する各種デジタル信号処理シ
ステムにも適用可能である。当業者には明らかなよう
に、発明の範囲、趣旨から逸脱することなく開示情報の
修正、変更が可能である。

【００３６】以上の説明に関して更に以下の項を開示す
る。 （１） ａ）画像データのピクチャフレームを格納し、
１つ以上のデータバーストを含むフォーマットで前記デ
ータを出力することができるメモリと、 ｂ）与えられた時間に前記１つ以上のデータバーストよ
り少量のデータを処理することができるデータプロセッ
サと、 ｃ）前記メモリと前記データプロセッサの間に接続さ
れ、前記１つ以上のデータバーストを格納するための十
分なサイズを持ち、前記データプロセッサの処理能力範
囲内のデータ量を出力することができるデータバッファ
とを有する画像処理システム。

【００３７】（２）第１項記載の画像処理システムであ
って、前記フォーマットが画像データの前記ピクチャフ
レーム内におけるデータブロックを含むものとした前記
画像処理システム。 （３）第１項記載の画像処理システムであって、前記フ
ォーマットが前記ピクチャデータフレーム内におけるデ
ータラインを含むものとした前記画像処理システム。 （４）第１項記載の画像処理システムであって、前記フ
ォーマットが前記ピクチャデータフレーム内の空間的離
散位置からサンプリングされたデータを含むものとした
前記画像処理システム。

【００３８】（５） ａ）バーストメモリと、 ｂ）データプロセッサと、 ｃ）前記バーストメモリと前記データプロセッサの間に
接続されたデータバッファとを有する画像処理システム
であって、 ｉ）前記バーストメモリおよび前記データプロセッサに
接続されたブロックメモリと、 ｉｉ）前記ブロックメモリと、前記データプロセッサ
と、バーストメモリとに接続され、前記データプロセッ
サによって前記アクセスコントローラに指定されたフォ
ーマットのデータを前記バーストメモリから前記ブロッ
クメモリに転送し、また、前記フォーマットされたデー
タを前記ブロックメモリから前記データプロセッサに転
送するアクセスコントローラを前記バーストメモリに設
けた前記画像処理システム。

【００３９】（６）第５項記載の画像処理システムであ
って、前記フォーマットがピクチャデータフレーム内に
おけるデータブロックを含むものとした前記画像処理シ
ステム。 （７）第５項記載の画像処理システムであって、前記フ
ォーマットがピクチャデータフレーム内におけるデータ
ラインを含むものとした前記画像処理システム。 （８）第５項記載の画像処理システムであって、前記フ
ォーマットがピクチャデータフレーム内の空間的離散位
置からサンプリングされたデータを含むものとした前記
画像処理システム。

【００４０】（９）カメラにおける画像データ処理方法
であって、 ａ）前記画像データをメモリに格納するステップと、 ｂ）前記メモリに接続されたデータプロセッサによって
決定されるフォーマットで前記画像データの一部を選択
するステップと、 ｃ）前記フォーマットされたデータを第２のメモリに格
納するステップと、 ｄ）前記フォーマットされたデータを前記データプロセ
ッサに転送するステップとを含む前記方法。 （１０）第９項記載の方法であって、前記画像データの
一部を選択する前記ステップにおいて、バーストメモリ
のバースト長、バースト数、バーストオフセットがデー
タプロセッサによって選択される前記方法。 （１１）第９項記載の方法であって、前記選択ステップ
において、画像の空間的離散サンプルが選択される前記
方法。

【００４１】（１２）第１０項記載の方法であって、さ
らに、前記空間的離散サンプルを用いて前記カメラによ
る撮影画像の画質決定のための計算を実行するためにデ
ータプロセッサを使用するステップを含む前記方法。 （１３）第９項記載の方法であって、前記選択ステップ
において、前記メモリの前記画像データからデータブロ
ックが選択される前記方法。 （１４）第９項記載の方法であって、前記選択ステップ
において、前記メモリの前記画像データからデータブロ
ックが選択される前記方法。

【００４２】（１５）画像処理システム。システムはバ
ーストメモリと、データプロセッサと、バーストメモリ
とデータプロセッサの間に接続されたデータバッファと
を有する。データバッファはバーストメモリおよびデー
タプロセッサに接続されたブロックメモリ８１と、ブロ
ックメモリ８１とデータプロセッサとバーストメモリと
に接続されたアクセスコントローラ８２とを有する。ア
クセスコントローラ８２はデータプロセッサによってア
クセスコントローラに指定されたフォーマットでデータ
をバーストメモリからブロックメモリ８１へ転送する。
アクセスコントローラ８２はまた、フォーマットされた
データをブロックメモリ８１からデータプロセッサへ転
送する。フォーマットには、ピクチャデータフレーム内
におけるデータブロック、またはデータライン、または
空間的離散位置からサンプリングされたデータが含まれ
る。

【図面の簡単な説明】

【図１】本発明の実施例による改良デジタルスチールカ
メラの単純化概要ブロック図。

【図２】Ａは本発明の実施例による図１の画像バッファ
のブロック図。Ｂは本発明の実施例による図２Ａのアク
セスコントローラのブロック図。

【図３】Ａはブロックアクセスモードにおける撮影画像
データの検索を示す図。Ｂはラインアクセスモードにお
ける撮影画像データの検索を示す図。Ｃはサブサンプリ
ングモードにおける撮影画像データの検索を示す図。

【図４Ａ】ブロックアクセスモードにおける検索画像デ
ータのメモリへの格納を示す図。

【図４Ｂ】ラインアクセスモードにおける検索画像デー
タのメモリへの格納を示す図。

【図４Ｃ】サブサンプリングモードにおける検索画像デ
ータのメモリへの格納を示す図。

【符号の説明】 ２ ＣＣＤ ３ Ａ／Ｄ ４ ＣＣＤコントローラ ５ ＳＤＲＡＭコントローラ ６ ＳＤＲＡＭ ７ デジタル信号プロセッサ ８ 画像バッファ ９ エンコーダコントローラ １０ ＮＴＳＣ／ＰＡＬコントローラ ８１ ブロックバッファ ８２ アクセスコントローラ ８３ スイッチ ９０１ バーストカウンタ ９０２ バースト数カウンタ ９０３ 比較器 ９１１ 先頭アドレスレジスタ ９１２ オフセットレジスタ ９１３ アドレスリフレッシュレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ａ）画像データのピクチャフレームを格
   納し、１つ以上のデータバーストを含むフォーマットで
   前記データを出力することができるメモリと、 ｂ）与えられた時間に前記１つ以上のデータバーストよ
   り少量のデータを処理することができるデータプロセッ
   サと、 ｃ）前記メモリと前記データプロセッサの間に接続さ
   れ、前記１つ以上のデータバーストを格納するための十
   分なサイズを持ち、前記データプロセッサの処理能力範
   囲内のデータ量を出力することができるデータバッファ
   とを有する画像処理システム。
2. 【請求項２】 カメラにおける画像データ処理方法であ
   って、 ａ）前記画像データをメモリに格納するステップと、 ｂ）前記メモリに接続されたデータプロセッサによって
   決定されるフォーマットで前記画像データの一部を選択
   するステップと、 ｃ）前記フォーマットされたデータを第２のメモリに格
   納するステップと、 ｄ）前記フォーマットされたデータを前記データプロセ
   ッサに転送するステップとを含む前記方法。