JP2010055516A - 画像データ処理装置および画像データ処理方法 - Google Patents
画像データ処理装置および画像データ処理方法 Download PDFInfo
- Publication number
- JP2010055516A JP2010055516A JP2008222010A JP2008222010A JP2010055516A JP 2010055516 A JP2010055516 A JP 2010055516A JP 2008222010 A JP2008222010 A JP 2008222010A JP 2008222010 A JP2008222010 A JP 2008222010A JP 2010055516 A JP2010055516 A JP 2010055516A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- data processing
- partial
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 14
- 238000003860 storage Methods 0.000 claims abstract description 194
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Abstract
【課題】記憶装置に格納された画像データをより高速に画像データ処理すること。
【解決手段】画像取り込み用テンポラリバッファ16は、画像データ入力手段2により取り込まれた画像イメージを示している画像データを保持する。画像データ入力インターフェース部11は、画像イメージから分割された複数部分画像をそれぞれ示している複数部分画像データの各々が記憶手段5のうちの連続している複数の記憶領域に保持されるように、その画像データを記憶手段5に格納する。その複数部分画像は、それぞれ、複数行複数列にマトリクス状に配置される複数の画素から形成される。このとき、画像データ処理装置1は、画像処理したい対象部分画像の対象部分画像データをより少ないバーストアクセスで記憶手段5から読み出すことができ、画像データ処理を開始するまでの時間を低減することができる。
【選択図】図1
【解決手段】画像取り込み用テンポラリバッファ16は、画像データ入力手段2により取り込まれた画像イメージを示している画像データを保持する。画像データ入力インターフェース部11は、画像イメージから分割された複数部分画像をそれぞれ示している複数部分画像データの各々が記憶手段5のうちの連続している複数の記憶領域に保持されるように、その画像データを記憶手段5に格納する。その複数部分画像は、それぞれ、複数行複数列にマトリクス状に配置される複数の画素から形成される。このとき、画像データ処理装置1は、画像処理したい対象部分画像の対象部分画像データをより少ないバーストアクセスで記憶手段5から読み出すことができ、画像データ処理を開始するまでの時間を低減することができる。
【選択図】図1
Description
本発明は、画像データ処理装置および画像データ処理方法に関し、特に、記憶装置に記録された画像データを画像処理する画像データ処理装置および画像データ処理方法に関する。
画像データを画像処理する画像データ処理装置が知られている。その画像データ処理装置は、カメラ映像の画像データ量が大きくなるにつれ、記憶手段がSRAM(Static Random Access Memory)からDRAM(Dynamic Random Access Memory)に置き換わってきている。そして、特有のインターフェース方法を持つDRAMの置き換わりによって、画像データの格納方法でメモリアクセス時間が変わるという状況が発生している。具体的には、Column Addressを跨ぐアドレスに対してアクセスを行う場合に、Column Address Strobe信号の送信回数が増える為に、メモリアクセス時のオーバーヘッドが増大し、メモリデータの読みだしのアクセス時間が長くなる。記憶手段に格納された画像データをより高速に画像データ処理することが望まれている。
特開2003−337745号公報には、列方向に一列に並んだ画素データを連続して読み出す際のリード・アクセス時間を短縮し、全体的なメモリに対するデータの入出力動作の高速化を図ることのできるメモリ制御装置が開示されている。そのメモリ制御装置は、行及び列で配列した画素の値を表す画素データの集合からなる画像データを一時的に記憶するメモリと、各画素データに対して、前記メモリ内の物理アドレスを付与する物理アドレス付与手段と、前記画素データに付与された物理アドレスに従って、前記メモリの当該物理アドレスに前記画素データを格納する画像格納手段と、を備え、前記物理アドレス付与手段は、前記画像データの2行目以降の各行の1列目の画素データに物理アドレスを付与するに際しては、当該行より行番号が1だけ少ない行の1列目の画素データに付与される物理アドレスに1を加えた物理アドレスを付与し、前記画像データの各行内の2列目以降の画素データに物理アドレスを付与するに際しては、当該列より列番号が1だけ少ない列の画素データに付与される物理アドレスに所定のオフセット値を加えた物理アドレスを付与するものであることを特徴としている。
特開2004−171099号公報には、入力される画像データを交互に記憶手段に格納することにより、1回の画像データ処理で使用する画像データがColumn Addressを跨がないように、配置にする画像データ処理装置が開示されている。その画像データ処理装置は、データを入力する入力手段と、入力された前記データを格納する記憶手段と、前記データに対するウィンドウ処理を行う画像処理部と、前記記憶手段内における前記データの格納順序を制御する制御部とを有し、前記制御部は、前記データに対して複数回のウィンドウ処理を行うときには、当該ウィンドウ処理に先立って、各回に処理される前記データを交互に前記記憶手段に格納することを特徴としている。
特開2004−171099号公報に開示されている画像データ処理装置は、画像データを取り込んだ順番で画像データを記憶手段にバーストアクセスで格納している。その画像データ処理装置は、さらに、画像データを行毎にまとめて格納しているので、ウィンドウ処理に使用する画像データがColumn Address上に点在している。このため、このため、その画像データ処理装置は、画像のうちの画素が3行にわたる領域を絞り込んで画像データを取り込む場合に、記憶手段へのバーストアクセスが3回必要となり、バーストアクセスが3回終了するまで、画像データ処理の開始が待たされるという問題がある。
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による画像データ処理装置(1)は、画像取り込み用テンポラリバッファ(16)と画像データ入力インターフェース部(11)とを備えている。画像取り込み用テンポラリバッファ(16)は、画像データ入力手段(2)により取り込まれた画像イメージ(21)を示している画像データを保持する。画像データ入力インターフェース部(11)は、画像イメージ(21)から分割された複数部分画像をそれぞれ示している複数部分画像データの各々が記憶手段(5)のうちの連続している複数の記憶領域に保持されるように、画像取り込み用テンポラリバッファ(16)から記憶手段(5)にその画像データを転送して、その画像データを記憶手段(5)に格納する。その複数部分画像は、それぞれ、複数行複数列にマトリクス状に配置される複数の画素から形成される。このとき、画像データ処理装置(1)は、画像処理したい対象部分画像の対象部分画像データをより少ないバーストアクセスで記憶手段(5)から読み出すことができ、画像データ処理を開始するまでの時間を低減することができる。
本発明による画像データ処理方法は、画像データ入力手段(2)により取り込まれた画像イメージ(21)を示している画像データを画像取り込み用テンポラリバッファ(16)に保持するステップと、画像イメージ(21)から分割された複数部分画像をそれぞれ示している複数部分画像データの各々が記憶手段(5)のうちの連続している複数の記憶領域に保持されるように、画像取り込み用テンポラリバッファ(16)から記憶手段(5)にその画像データを転送して、その画像データを記憶手段(5)に格納するステップとを備えている。その複数部分画像は、それぞれ、複数行複数列にマトリクス状に配置される複数の画素から形成される。このような画像データ処理方法によれば、画像データ処理装置(1)は、画像処理したい対象部分画像の対象部分画像データをより少ないバーストアクセスで記憶手段(5)から読み出すことができ、画像データ処理を開始するまでの時間を低減することができる。
本発明による画像データ処理装置および画像データ処理方法は、画像イメージのうちの一部をより高速に読み出すことができ、画像データ処理する時間を低減することができる。
図面を参照して、本発明による画像データ処理装置の実施の形態を記載する。その画像データ処理装置1は、図1に示されているように、画像データ入力手段2とメモリ・コントロール部3と記憶手段5と画像データ処理部6とを備えている。画像データ入力手段2は、画像イメージを取り込み、その画像イメージを示す画像データを生成する。画像データ入力手段2としては、CCDカメラが例示される。メモリ・コントロール部3は、画像データ入力手段2により生成された画像データを記憶手段5に格納するためのメモリ上のアドレスを生成して、メモリへのコマンドを発行する。記憶手段5は、メモリ・コントロール部3により制御されて、画像データ入力手段2により生成された画像データを保持する。画像データ処理部6は、入力された画像データを画像データ処理する。
メモリ・コントロール部3は、画像データ入力インターフェース部11と画像データ処理用テンポラリバッファ12とメモリ制御信号発生器14とバス調停回路15とを備えている。画像データ入力インターフェース部11は、画像データ取り込み用テンポラリバッファ16を備えている。画像データ取り込み用テンポラリバッファ16は、画像データ入力手段2から入力された画像データを一時的に保持する。画像データ処理用テンポラリバッファ12は、画像データ処理時に記憶手段5から読み込まれた画像データを保持する。メモリ制御信号発生器14は、記憶手段5とのインターフェースを行う。バス調停回路15は、画像データ入力インターフェース部11と画像データ処理部6からのアクセスを調停する。
図2は、画像データ入力手段2により生成される画像データが示す画像イメージを示している。その画像イメージ21は、複数の画素22−{0−0}〜22−{X−Y}から形成されている。複数の画素22−{0−0}〜22−{X−Y}は、画像イメージ21でX列Y行にマトリクス状に配置され、列番号と行番号との組により互いに識別される。すなわち、複数の画素22−{0−0}〜22−{X−Y}のうちの画素22−{x−y}(x=0,1,2,3,…,X、y=0,1,2,3,…,Y)は、第x列目第y行目に配置されている。複数の画素22−{0−0}〜22−{X−Y}の各々は、1つの画素データに対応付けられている。複数の画素22−{0−0}〜22−{X−Y}のうちの1つの画素に対応する画素データは、その1つの画素に配置される1つの色を示している。このとき、画像データ入力手段2により生成される画像データは、複数の画素22−{0−0}〜22−{X−Y}に対応する複数の画素データを示している。
画像データ入力手段2は、行番号が小さい画素に対応する画素データから順番に、複数の画素データをメモリ・コントロール部3に出力し、列番号が小さい画素に対応する画素データから順番に、複数の画素データをメモリ・コントロール部3に出力する。すなわち、画像データ入力手段2は、まず、第0行目に配置されている画素22−{0−0}〜22−{X−0}に対応する複数の画素データをメモリ・コントロール部3に出力する。このとき、画像データ入力手段2は、画素の列番号が小さいものに対応するものから順番に、その複数の画素データを出力する。すなわち、画像データ入力手段2は、まず、画素22−{0−0}に対応する画素データを出力し、画素22−{x−0}に対応する画素データを出力した後に、画素22−{(x+1)−0}に対応する画素データを出力する。
画像データ入力手段2は、画素22−{X−0}に対応する画素データを出力した後に、第1行目に配置されている画素22−{0−1}〜22−{X−1}に対応する複数の画素データをメモリ・コントロール部3に出力する。このとき、画像データ入力手段2は、第0行目に配置されている画素に対応する画素データを出力するときと同様にして、画素の列番号が小さいものに対応するものから順番に、その複数の画素データを出力する。すなわち、画像データ入力手段2は、まず、画素22−{0−1}に対応する画素データを出力し、画素22−{x−1}に対応する画素データを出力した後に、画素22−{(x+1)−1}に対応する画素データを出力する。
画像データ入力手段2は、画素22−{X−y}に対応する画素データを出力した後に、第(y+1)行目に配置されている画素22−{0−(y+1)}〜22−{X−(y+1)}に対応する複数の画素データをメモリ・コントロール部3に出力する。このとき、画像データ入力手段2は、第0行目に配置されている画素に対応する画素データを出力するときと同様にして、画素の列番号が小さいものに対応するものから順番に、その複数の画素データを出力する。すなわち、画像データ入力手段2は、まず、画素22−{0−(y+1)}に対応する画素データを出力し、画素22−{x−(y+1)}に対応する画素データを出力した後に、画素22−{(x+1)−(y+1)}に対応する画素データを出力する。画像データ入力手段2は、画素22−{X−Y}に対応する画素データを出力した直後に、その複数の画素データをメモリ・コントロール部3に出力することを終了する。
図2は、さらに、画像データ取り込み用テンポラリバッファ16を示している。画像データ取り込み用テンポラリバッファ16は、複数の記憶領域23−{0−0}〜23−{X−3}を備えている。このとき、Xは、画像イメージ21の複数の画素22−{0−0}〜22−{X−Y}の列数に一致している。複数の記憶領域23−{0−0}〜23−{X−3}の各々は、画像データ入力手段2により生成される画像データを形成する複数の画素データのうちの1つを保持する。
画像データ入力インターフェース部11は、画像データ入力手段2から出力された複数の画素データを複数の記憶領域23−{0−0}〜23−{X−3}の所定の領域に保持する。すなわち、画像データ入力インターフェース部11は、画像データ入力手段2からメモリ・コントロール部3に複数の画素データが入力されると、まず、その複数の画素データのうちの最初に出力された画素データを記憶領域23−{0−0}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−0}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−0}に保持する。画像データ入力インターフェース部11は、記憶領域23−{X−0}に保持された画像データの次に出力された画像データを記憶領域23−{0−1}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−1}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−1}に保持する。画像データ入力インターフェース部11は、記憶領域23−{X−1}に保持された画像データの次に出力された画像データを記憶領域23−{0−2}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−2}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−2}に保持する。画像データ入力インターフェース部11は、記憶領域23−{X−2}に保持された画像データの次に出力された画像データを記憶領域23−{0−3}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−3}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−3}に保持する。画像データ入力インターフェース部11は、記憶領域23−{X−3}に保持された画像データの次に出力された画像データを記憶領域23−{0−0}に保持する。
画像データ入力インターフェース部11は、さらに、記憶領域23−{x’−3}(x’=3,7,…,(4i−1),…,X、iは自然数)に画素データを保持した後に、複数の記憶領域23−{(x’−3)−0}、23−{(x’−3)−1}、23−{(x’−3)−2}、23−{(x’−3)−3}、23−{(x’−2)−0}、23−{(x’−2)−1}、23−{(x’−2)−2}、23−{(x’−2)−3}、23−{(x’−1)−0}、23−{(x’−1)−1}、23−{(x’−1)−2}、23−{(x’−1)−3}、23−{x’−0}、23−{x’−1}、23−{x’−2}、23−{x’−3}にそれぞれ保持されている複数の画素データを、4バーストアクセスにより記憶手段5に格納する。すなわち、その格納される複数の画素データは、4つのデータに分割されている。その4つのデータのうちの第1のデータは、複数の記憶領域23−{(x’−3)−0}、23−{(x’−3)−1}、23−{(x’−3)−2}、23−{(x’−3)−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第2のデータは、複数の記憶領域23−{(x’−2)−0}、23−{(x’−2)−1}、23−{(x’−2)−2}、23−{(x’−2)−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第3のデータは、複数の記憶領域23−{(x’−1)−0}、23−{(x’−1)−1}、23−{(x’−1)−2}、23−{(x’−1)−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第4のデータは、複数の記憶領域23−{x’−0}、23−{x’−1}、23−{x’−2}、23−{x’−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。
記憶手段5は、複数の物理的記憶領域を備えている。その複数の物理的記憶領域は、Column AddressとColumn Addressとの組により互いに識別される。記憶手段5としては、SDRAM(Synchronous DRAM)が例示される。その複数の物理的記憶領域のうちの1つのColumn Addressに対応する複数の記憶領域の容量は、画像イメージ21のうちの4行分の部分画像の画像データ記録することができる程度に十分に大きい。記憶手段5は、その複数の物理的記憶領域のうちの1つのColumn Addressに対応する複数の記憶領域に、バーストアクセスにより転送される一連のデータを格納することができる。記憶手段5は、さらに、その複数の物理的記憶領域のうちの1つのColumn Addressに対応する複数の記憶領域に格納されたデータを、バーストアクセスにより出力することができる。
記憶手段5は、メモリ制御信号発生器14から出力されるColumn Address Strobe信号とColumn Address Strobe信号と画像データ信号に応答して、その画像データ信号が示すデータを格納する。そのColumn Address Strobe信号は、1つのColumn Addressを示している。そのColumn Address Strobe信号は、1つのColumn Addressを示している。その画像データ信号が示すデータは、その複数の物理的記憶領域のうちのそのColumn Address Strobe信号により示されるColumn AddressとそのColumn Address Strobe信号により示されるColumn Addressとにより識別される物理的記憶領域から所定の数だけ連続する複数の物理的記憶領域に格納される。
記憶手段5は、さらに、メモリ制御信号発生器14から出力されるColumn Address Strobe信号とColumn Address Strobe信号とに応答して、データバス信号を出力する。そのColumn Address Strobe信号は、1つのColumn Addressを示している。そのColumn Address Strobe信号は、1つのColumn Addressを示している。そのデータバス信号は、その複数の物理的記憶領域のうちのそのColumn Address Strobe信号により示されるColumn AddressとそのColumn Address Strobe信号により示されるColumn Addressとにより識別される物理的記憶領域から所定の数だけ連続する複数の物理的記憶領域に格納される一連のデータを示している。
本発明による画像データ処理方法の実施の形態は、画像データ処理装置により実行され、画像データを記憶手段5に記録する動作と、記憶手段5に格納された画像を画像処理する動作とを備えている。
その画像データを記憶手段5に記録する動作は、画像データ入力手段2が画像イメージ21を取り込んだときに開始される。画像データ入力手段2は、画像イメージ21を取り込むと、画像イメージ21を示す画像データを生成する。画像データ入力手段2は、まず、画像イメージ21のうちの第0行目に配置されている画素22−{0−0}〜22−{X−0}に対応する複数の画素データをメモリ・コントロール部3に出力する。このとき、画像データ入力手段2は、画素の列番号が小さいものに対応するものから順番に、その複数の画素データを出力する。すなわち、画像データ入力手段2は、まず、図2に示されるように、画素22−{0−0}に対応する画素データを出力し、次いで、画素22−{x−0}に対応する画素データを出力した後に、画素22−{(x+1)−0}に対応する画素データを出力する。
画像データ入力手段2は、画素22−{X−0}に対応する画素データを出力した後に、第1行目に配置されている画素22−{0−1}〜22−{X−1}に対応する複数の画素データをメモリ・コントロール部3に出力する。このとき、画像データ入力手段2は、第0行目に配置されている画素に対応する画素データを出力するときと同様にして、画素の列番号が小さいものに対応するものから順番に、その複数の画素データを出力する。すなわち、画像データ入力手段2は、まず、画素22−{0−1}に対応する画素データを出力し、次いで、画素22−{x−1}に対応する画素データを出力した後に、画素22−{(x+1)−1}に対応する画素データを出力する。
画像データ入力手段2は、画素22−{X−y}に対応する画素データを出力した後に、第(y+1)行目に配置されている画素22−{0−(y+1)}〜22−{X−(y+1)}に対応する複数の画素データをメモリ・コントロール部3に出力する。このとき、画像データ入力手段2は、第0行目に配置されている画素に対応する画素データを出力するときと同様にして、画素の列番号が小さいものに対応するものから順番に、その複数の画素データを出力する。すなわち、画像データ入力手段2は、まず、画素22−{0−(y+1)}に対応する画素データを出力し、画素22−{x−(y+1)}に対応する画素データを出力した後に、画素22−{(x+1)−(y+1)}に対応する画素データを出力する。画像データ入力手段2は、画素22−{X−Y}に対応する画素データを出力した直後に、その複数の画素データをメモリ・コントロール部3に出力することを終了する。
画像データ入力インターフェース部11は、画像データ入力手段2から出力された複数の画素データを画像データ取り込み用テンポラリバッファ16の複数の記憶領域23−{0−0}〜23−{X−3}の所定の領域に保持する。すなわち、画像データ入力インターフェース部11は、画像データ入力手段2からメモリ・コントロール部3に複数の画素データが入力されると、まず、図2に示されているように、その複数の画素データのうちの最初に出力された画素データを記憶領域23−{0−0}に保持する。すなわち、図2は、画像データ取り込み用テンポラリバッファ16が1画素分の画像データを保持している状態を示している。
画像データ入力インターフェース部11は、記憶領域23−{x−0}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−0}に保持する。画像データ入力インターフェース部11は、記憶領域23−{X−0}に保持された画像データの次に出力された画像データを記憶領域23−{0−1}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−1}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−1}に保持する。画像データ入力インターフェース部11は、記憶領域23−{X−1}に保持された画像データの次に出力された画像データを記憶領域23−{0−2}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−2}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−2}に保持する。
画像データ入力インターフェース部11は、図3に示されているように、記憶領域23−{X−2}に保持された画像データの次に出力された画像データを記憶領域23−{0−3}に保持する。画像データ入力インターフェース部11は、記憶領域23−{x−3}に保持された画像データの次に出力された画像データを記憶領域23−{(x+1)−3}に保持する。
画像データ入力インターフェース部11は、さらに、記憶領域23−{x’−3}(x’=3,7,…,(3i−1),…,X、iは自然数)に画素データを保持した後に、複数の記憶領域23−{(x’−3)−0}、23−{(x’−3)−1}、23−{(x’−3)−2}、23−{(x’−3)−3}、23−{(x’−2)−0}、23−{(x’−2)−1}、23−{(x’−2)−2}、23−{(x’−2)−3}、23−{(x’−1)−0}、23−{(x’−1)−1}、23−{(x’−1)−2}、23−{(x’−1)−3}、23−{x’−0}、23−{x’−1}、23−{x’−2}、23−{x’−3}にそれぞれ保持されている複数の画素データを、4バーストアクセスにより記憶手段5に格納する。すなわち、その格納される複数の画素データは、4つのデータに分割されている。その4つのデータのうちの第1のデータは、複数の記憶領域23−{(x’−3)−0}、23−{(x’−3)−1}、23−{(x’−3)−2}、23−{(x’−3)−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第2のデータは、複数の記憶領域23−{(x’−2)−0}、23−{(x’−2)−1}、23−{(x’−2)−2}、23−{(x’−2)−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第3のデータは、複数の記憶領域23−{(x’−1)−0}、23−{(x’−1)−1}、23−{(x’−1)−2}、23−{(x’−1)−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第4のデータは、複数の記憶領域23−{x’−0}、23−{x’−1}、23−{x’−2}、23−{x’−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。
すなわち、画像データ入力インターフェース部11は、図4に示されているように、記憶領域23−{3−3}に画素データを保持した後に、図5に示されているように、複数の記憶領域23−{0−0}、23−{0−1}、23−{0−2}、23−{0−3}、23−{1−0}、23−{1−1}、23−{1−2}、23−{1−3}、23−{2−0}、23−{2−1}、23−{2−2}、23−{2−3}、23−{3−0}、23−{3−1}、23−{3−2}、23−{3−3}にそれぞれ保持されている複数の画素データを、メモリ制御信号発生器14とバス調停回路15とを介して4バーストアクセスにより記憶手段5に格納する。すなわち、その格納される複数の画素データは、4つの列画像データ25−1〜25−4にまとめられている。その4つのデータのうちの第1の列画像データ25−1は、複数の記憶領域23−{0−0}、23−{0−1}、23−{0−2}、23−{0−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第2の列画像データ25−2は、複数の記憶領域23−{1−0}、23−{1−1}、23−{1−2}、23−{1−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第3の列画像データ25−3は、複数の記憶領域23−{2−0}、23−{2−1}、23−{2−2}、23−{2−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第4の列画像データ25−4は、複数の記憶領域23−{3−0}、23−{3−1}、23−{3−2}、23−{3−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。
記憶手段5は、図5に示されているように、複数の物理記憶領域26−{00−0}〜26−{R−C}を備えている。複数の物理記憶領域26−{00−0}〜26−{R−C}の各々は、画像データ入力手段2により生成される画像データを形成する複数の画素データの4つを格納することができる。
記憶手段5は、画像データ入力インターフェース部11により4つの列画像データ25−1〜25−4が生成されると、列画像データ25−1を物理記憶領域26−{00−0}に格納し、列画像データ25−2を物理記憶領域26−{04−0}に格納し、列画像データ25−3を物理記憶領域26−{08−0}に格納し、列画像データ25−4を物理記憶領域26−{0C−0}に格納する。
画像データ入力インターフェース部11は、図6に示されているように、記憶領域23−{7−3}に画素データを保持した後に、複数の記憶領域23−{4−0}、23−{4−1}、23−{4−2}、23−{4−3}、23−{5−0}、23−{5−1}、23−{5−2}、23−{5−3}、23−{6−0}、23−{6−1}、23−{6−2}、23−{6−3}、23−{7−0}、23−{7−1}、23−{7−2}、23−{7−3}にそれぞれ保持されている複数の画素データを、メモリ制御信号発生器14とバス調停回路15とを介して4バーストアクセスにより記憶手段5に格納する。すなわち、その格納される複数の画素データは、4つの列画像データ25−5〜25−8にまとめられている。その4つのデータのうちの第1の列画像データ25−5は、複数の記憶領域23−{4−0}、23−{4−1}、23−{4−2}、23−{4−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第2の列画像データ25−6は、複数の記憶領域23−{5−0}、23−{5−1}、23−{5−2}、23−{5−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第3の列画像データ25−7は、複数の記憶領域23−{6−0}、23−{6−1}、23−{6−2}、23−{6−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。その4つのデータのうちの第4の列画像データ25−8は、複数の記憶領域23−{7−0}、23−{7−1}、23−{7−2}、23−{7−3}にそれぞれ保持されている複数の画素データを1つにまとめたものである。
記憶手段5は、画像データ入力インターフェース部11により4つの列画像データ25−5〜25−8が生成されると、図6に示されているように、列画像データ25−5を物理記憶領域26−{10−0}に格納し、列画像データ25−6を物理記憶領域26−{14−0}に格納し、列画像データ25−7を物理記憶領域26−{18−0}に格納し、列画像データ25−8を物理記憶領域26−{1C−0}に格納する。
すなわち、記憶手段5は、画像イメージ21の中で1列×4行で配置される部分画像を示す列画像データを、複数の物理記憶領域26−{00−0}〜26−{R−C}のうちの1つに格納している。記憶手段5は、さらに、画像イメージ21の中で4列×4行で配置される部分画像を示す部分画像データを、複数の物理記憶領域26−{00−0}〜26−{R−C}のうちの4つの複数の物理記憶領域に格納している。その4つの複数の物理記憶領域は、1つのローアドレスに対応し、その4つの複数の物理記憶領域に対応する4つのColumn Addressは、連続している。記憶手段5は、さらに、画像イメージ21を4行ごとに分割した複数の行分割画像イメージの1つを示す行分割画像データを、複数の物理記憶領域26−{00−0}〜26−{R−C}のうちの1つのローアドレスに対応する複数の物理記憶領域に格納している。
画像データ入力インターフェース部11は、記憶領域23−{X−3}に保持された画像データの次に出力された画像データを記憶領域23−{0−0}に保持する。すなわち、画像データ入力インターフェース部11は、画像イメージ21の4行分の行分割画像ごとに保持して、画像イメージ21の画像データを記憶手段5に格納する。このような動作によれば、画像データ取り込み用テンポラリバッファ16は、画像イメージ21の全体のデータを保持する必要がなく、容量を画像イメージ21の全体のデータの情報量より小さく設計されることができ、容量を画像イメージ21の4行分の行分割画像の情報量に設計されることができる。この結果、画像データ処理装置1は、より安価に製造されることができる。
記憶手段5に格納された画像を画像処理する動作では、画像データ処理部6は、まず、画像イメージ21のうちの画像データ処理する画像データ処理対象領域を選択する。メモリ制御信号発生器14とバス調停回路15とは、その画像データ処理対象領域に基づいてColumn Address Strobe信号とColumn Address Strobe信号とを記憶手段5に出力する。そのColumn Address Strobe信号は、複数の物理記憶領域26−{00−0}〜26−{R−C}のうちの1つの物理記憶領域のローアドレスを示している。その1つの物理記憶領域には、その画像データ処理対象領域のデータを含む部分画像データが格納されている。そのColumn Address Strobe信号は、その1つの物理記憶領域のColumn Addressを示している。
記憶手段5は、その1つの物理記憶領域から連続する4つの物理記憶領域に格納される部分画像データを画像データ処理用テンポラリバッファ12に出力する。画像データ処理用テンポラリバッファ12は、その部分画像データを保持する。画像データ処理部6は、画像データ処理用テンポラリバッファ12に保持されるその部分画像データからその画像データ処理対象領域を抽出して、その画像データ処理対象領域を画像データ処理する。
画像データ処理用テンポラリバッファ12は、たとえば、画像イメージ21のうちの画素22−{0−0}左上とする3列×3行の領域が画像データ処理対象領域として選択されたときに、図7に示されているように、4つの列画像データ25−1〜25−4から形成される部分画像データが保持される。すなわち、メモリ制御信号発生器14とバス調停回路15とは、このとき、複数の物理記憶領域26−{00−0}〜26−{R−C}のうちの列画像データ25−1が格納される物理記憶領域26−{00−0}のローアドレスを示すColumn Address Strobe信号と、物理記憶領域26−{00−0}のColumn Addressを示すColumn Address Strobe信号とを記憶手段5に出力する。
図8は、記憶手段5としてDDR2 SDRAMを使用した場合で、画像イメージ21のうちの画素22−{0−0}左上とする3列×3行の領域が画像データ処理対象領域として選択されたときに、Column Address Strobe信号34とColumn Address Strobe信号35とデータバス信号36とが伝送されるタイミングを示している。このとき、メモリ制御信号発生器14とバス調停回路15とは、画像データ処理が要求された時刻31の後に、Column Address Strobe信号34とColumn Address Strobe信号35とから形成される1つのコマンド37を記憶手段5に出力する。記憶手段5は、コマンド37を受信した後に、データバス信号36から形成される1つの4バーストデータ38を出力する。画像データ処理装置1は、1つの4バーストデータ38の出力が終了した時刻32の後に、画像データ処理を開始する。
図9は、本発明による画像データ処理装置の比較例において、画像イメージ21のうちの画素22−{0−0}左上とする3列×3行の領域が画像データ処理対象領域として選択されたときに、Column Address Strobe信号134とColumn Address Strobe信号135とデータバス信号136とが伝送されるタイミングを示している。その比較例は、既述の実施の形態における画像データ入力インターフェース部11の動作が他の画像データ入力インターフェース部に置換されている。その画像データ入力インターフェース部は、画像イメージ21の1行に配置される複数の画素の画素データが複数の物理記憶領域26−{00−0}〜26−{R−C}の1つのローアドレスに対応する複数の物理記憶領域に格納されるように、画像データを記憶手段5に格納する。
このとき、その比較例のメモリ制御信号発生器14とバス調停回路15とは、画像データ処理が要求された時刻131の後に、Column Address Strobe信号134とColumn Address Strobe信号135とから形成される3つのコマンド137−1〜137−3を記憶手段5に出力する。記憶手段5は、コマンド137−1〜137−3を受信した後に、データバス信号136から形成される3つの4バーストデータ138−1〜138−3を出力する。その比較例は、3つの4バーストデータ138−1〜138−3の出力が終了した時刻132の後に、画像データ処理を開始する。
本発明による画像データ処理方法による時刻31から時刻32までの時間33は、その比較例による時刻131から時刻132までの時間133に比較して、コマンドの数と4バーストデータの数の分、低減されることができる。その結果、画像データ処理装置1は、画像イメージ21の一部を画像データ処理する時間を短縮することができる。
画像データ処理装置1は、画像データ処理対象領域が複数の部分画像データに含まれるときに、複数のコマンドがメモリ制御信号発生器14とバス調停回路15とから記憶手段5に出力され、複数の4バーストデータが記憶手段5から画像データ処理用テンポラリバッファ12に出力される。この場合も、画像データ処理装置1は、画像データ処理対象領域が1つの部分画像データに含まれるときと同様にして、その比較例に比較して、コマンドの数と4バーストデータの数とを低減することができ、画像イメージ21の一部を画像データ処理する時間を短縮することができる。
なお、画像データ処理装置1は、記憶手段5から画像データ処理用テンポラリバッファ12に4列×4行の部分画像の部分画像データと異なる単位で転送することもできる。その単位としては、Column Addressが10の倍数(00、10、20、・・・)以外である物理的記憶領域から始まる部分画像データが例示される。このような単位が採用された場合でも、既述の実施の形態と同様にして、コマンドの数と4バーストデータの数とを低減することができ、画像イメージ21の一部を画像データ処理する時間を短縮することができる。
なお、画像データ処理装置1は、画像データ入力インターフェース部11が4列×4行の部分画像の部分画像データを4バーストアクセスと異なる他の転送により記憶手段5に格納することもできる。その格納としては、1列×4行の画像のデータ単位で記憶手段5に格納すること、8列×4行の画像のデータ単位で記憶手段5に格納することが例示される。画像データ処理装置1は、このような格納が採用された場合でも、既述の実施の形態と同様にして、コマンドの数と4バーストデータの数とを低減することができ、画像イメージ21の一部を画像データ処理する時間を短縮することができる。
1 :画像データ処理装置
2 :画像データ入力手段
3 :メモリ・コントロール部
5 :記憶手段
6 :画像データ処理部
11:画像データ入力インターフェース部
12:画像データ処理用テンポラリバッファ
14:メモリ制御信号発生器
15:バス調停回路
16:画像データ取り込み用テンポラリバッファ
21:画像イメージ
22−{0−0}〜22−{X−Y}:画素
23−{0−0}〜23−{X−3}:記憶領域
25−1〜25−8:列画像データ
26−{00−0}〜26−{R−C}:物理記憶領域
31:時刻
32:時刻
33:時間
34:Column Address Strobe信号
35:Column Address Strobe信号
36:データバス信号
37:コマンド
38:4バーストデータ
131:時刻
132:時刻
133:時間
134:Column Address Strobe信号
135:Column Address Strobe信号
136:データバス信号
137−1〜137−3:コマンド
138−1〜138−3:4バーストデータ
2 :画像データ入力手段
3 :メモリ・コントロール部
5 :記憶手段
6 :画像データ処理部
11:画像データ入力インターフェース部
12:画像データ処理用テンポラリバッファ
14:メモリ制御信号発生器
15:バス調停回路
16:画像データ取り込み用テンポラリバッファ
21:画像イメージ
22−{0−0}〜22−{X−Y}:画素
23−{0−0}〜23−{X−3}:記憶領域
25−1〜25−8:列画像データ
26−{00−0}〜26−{R−C}:物理記憶領域
31:時刻
32:時刻
33:時間
34:Column Address Strobe信号
35:Column Address Strobe信号
36:データバス信号
37:コマンド
38:4バーストデータ
131:時刻
132:時刻
133:時間
134:Column Address Strobe信号
135:Column Address Strobe信号
136:データバス信号
137−1〜137−3:コマンド
138−1〜138−3:4バーストデータ
Claims (14)
- 画像データ入力手段により取り込まれた画像イメージを示す画像データを保持する画像取り込み用テンポラリバッファと、
前記画像イメージから分割された複数部分画像をそれぞれ示す複数部分画像データの各々が記憶手段のうちの連続している複数の記憶領域に保持されるように、前記画像データを前記記憶手段に格納する画像データ入力インターフェース部とを具備し、
前記複数部分画像は、それぞれ、複数行複数列にマトリクス状に配置される複数の画素から形成される
画像データ処理装置。 - 請求項1において、
前記複数部分画像データのうちの画像データ処理部により画像処理される対象部分画像を示す対象部分画像データを前記記憶手段から読み出し、前記対象部分画像データのうちの前記対象部分画像を示す対象画像データを前記画像データ処理部に転送する画像データ処理用テンポラリバッファ
を更に具備する画像データ処理装置。 - 請求項2において、
前記画像データ処理用テンポラリバッファは、前記対象部分画像データがバーストアクセスにより前記記憶手段から転送されて前記対象部分画像データを保持する
画像データ処理装置。 - 請求項3において、
前記画像データ入力インターフェース部は、前記複数部分画像データの各々をバーストアクセスにより前記記憶手段に転送して、前記画像データを前記記憶手段に格納する
画像データ処理装置。 - 請求項4において、
前記画像取り込み用テンポラリバッファは、前記画像イメージを構成する複数画素のうちの1行に配置される複数の画素を示すデータごとに保持する
画像データ処理装置。 - 請求項5において、
前記画像イメージが前記複数行ごとに分割された複数行分割画像イメージの各々は、前記複数部分画像データから形成され、
前記画像データ入力インターフェース部は、前記複数行分割画像イメージのうちの1列に配置される複数の画素を示すデータ単位で前記複数部分画像データの各々を形成する
画像データ処理装置。 - 請求項6において、
前記画像取り込み用テンポラリバッファは、前記複数行分割画像イメージを1つずつ保持する
画像データ処理装置。 - 画像データ入力手段により取り込まれた画像イメージを示す画像データを画像取り込み用テンポラリバッファに保持するステップと、
前記画像イメージから分割された複数部分画像をそれぞれ示す複数部分画像データの各々が記憶手段のうちの連続している複数の記憶領域に保持されるように、前記画像データを前記記憶手段に格納するステップとを具備し、
前記複数部分画像は、それぞれ、複数行複数列にマトリクス状に配置される複数の画素から形成される
画像データ処理方法。 - 請求項8において、
前記複数部分画像データのうちの画像データ処理部により画像処理される対象部分画像を示す対象部分画像データを前記記憶手段から画像データ処理用テンポラリバッファに読み出すステップと、
前記対象部分画像データのうちの前記対象部分画像を示す対象画像データを前記画像データ処理用テンポラリバッファから前記画像データ処理部に転送するステップ
とを更に具備する画像データ処理方法。 - 請求項9において、
前記画像データ処理用テンポラリバッファは、前記対象部分画像データがバーストアクセスにより前記記憶手段から転送されて前記対象部分画像データを保持する
画像データ処理方法。 - 請求項10において、
前記画像データは、前記複数部分画像データの各々がバーストアクセスにより前記記憶手段に転送されて、前記記憶手段に格納される
画像データ処理方法。 - 請求項11において、
前記画像取り込み用テンポラリバッファは、前記画像イメージを構成する複数画素のうちの1行に配置される複数の画素を示すデータごとに保持する
画像データ処理方法。 - 請求項12において、
前記画像イメージが前記複数行ごとに分割された複数行分割画像イメージの各々は、前記複数部分画像データから形成され、
前記複数部分画像データの各々は、前記複数行分割画像イメージのうちの1列に配置される複数の画素を示すデータ単位で形成される
画像データ処理方法。 - 請求項13において、
前記画像取り込み用テンポラリバッファは、前記複数行分割画像イメージを1つずつ保持する
画像データ処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008222010A JP2010055516A (ja) | 2008-08-29 | 2008-08-29 | 画像データ処理装置および画像データ処理方法 |
US12/461,809 US20100053184A1 (en) | 2008-08-29 | 2009-08-25 | Apparatus and method for processing image data |
EP20090010940 EP2159750A1 (en) | 2008-08-29 | 2009-08-26 | Apparatus and method for processing image data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008222010A JP2010055516A (ja) | 2008-08-29 | 2008-08-29 | 画像データ処理装置および画像データ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010055516A true JP2010055516A (ja) | 2010-03-11 |
Family
ID=41170188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008222010A Pending JP2010055516A (ja) | 2008-08-29 | 2008-08-29 | 画像データ処理装置および画像データ処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100053184A1 (ja) |
EP (1) | EP2159750A1 (ja) |
JP (1) | JP2010055516A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01291387A (ja) * | 1988-05-19 | 1989-11-22 | Hitachi Ltd | 画像処理装置 |
JPH07160249A (ja) * | 1993-10-15 | 1995-06-23 | Hitachi Ltd | データプロセッサ及びデータ処理システム |
JP2000268169A (ja) * | 1999-03-16 | 2000-09-29 | Fuji Xerox Co Ltd | 画像情報回転装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6158040A (en) * | 1998-07-29 | 2000-12-05 | Neomagic Corp. | Rotated data-aligmnent in wade embedded DRAM for page-mode column ECC in a DVD controller |
JP2000316121A (ja) * | 1999-03-26 | 2000-11-14 | Texas Instr Inc <Ti> | 多重アクセスモード画像バッファ |
CN101084493A (zh) * | 2004-08-31 | 2007-12-05 | 硅奥普迪思公司 | 在帧缓冲器内读取和写入像素分配子帧的方法和装置 |
US20060092320A1 (en) * | 2004-10-29 | 2006-05-04 | Nickerson Brian R | Transferring a video frame from memory into an on-chip buffer for video processing |
-
2008
- 2008-08-29 JP JP2008222010A patent/JP2010055516A/ja active Pending
-
2009
- 2009-08-25 US US12/461,809 patent/US20100053184A1/en not_active Abandoned
- 2009-08-26 EP EP20090010940 patent/EP2159750A1/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01291387A (ja) * | 1988-05-19 | 1989-11-22 | Hitachi Ltd | 画像処理装置 |
JPH07160249A (ja) * | 1993-10-15 | 1995-06-23 | Hitachi Ltd | データプロセッサ及びデータ処理システム |
JP2000268169A (ja) * | 1999-03-16 | 2000-09-29 | Fuji Xerox Co Ltd | 画像情報回転装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2159750A1 (en) | 2010-03-03 |
US20100053184A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8391306B2 (en) | Calculation processing apparatus and method | |
JP2006087069A5 (ja) | ||
US20100325375A1 (en) | Data-access control device and data-access control method | |
JP5591022B2 (ja) | バス帯域モニタ装置およびバス帯域モニタ方法 | |
WO2017216840A1 (ja) | メモリアクセス制御装置、画像処理装置、および撮像装置 | |
CN1578399A (zh) | 行缓冲器及提供用于颜色内插的行数据的方法 | |
US11775809B2 (en) | Image processing apparatus, imaging apparatus, image processing method, non-transitory computer-readable storage medium | |
JP4031996B2 (ja) | メモリ装置を備えたディジタル・スチル・カメラ | |
JP6674309B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2010055516A (ja) | 画像データ処理装置および画像データ処理方法 | |
JP5327482B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2000311241A (ja) | 画像処理装置 | |
JP2006025124A5 (ja) | ||
JP6210742B2 (ja) | データ処理装置およびデータ転送制御装置 | |
JP4723334B2 (ja) | Dma転送システム | |
US20190087931A1 (en) | Image processing apparatus and image processing method | |
EP2323099A1 (en) | Image reading device and method of writing image data in an image reading device | |
JP3553376B2 (ja) | 並列画像処理プロセッサ | |
WO2024093396A1 (zh) | 一种图像处理方法、装置及电子设备和非易失性可读存储介质 | |
KR101586844B1 (ko) | 영상 처리 장치 및 방법 | |
JP2020136952A (ja) | 撮像装置およびそれを備えた撮像システム | |
JP2004320314A (ja) | 画像読取装置 | |
JP5605225B2 (ja) | メモリ制御装置、メモリマッピング方法、及び、プログラム | |
JP4847407B2 (ja) | データ処理装置及びデータ処理方法 | |
JP4835872B2 (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120801 |