CN100463511C - 图像数据处理系统及图像数据读取和写入方法 - Google Patents

图像数据处理系统及图像数据读取和写入方法 Download PDF

Info

Publication number
CN100463511C
CN100463511C CNB2004100384826A CN200410038482A CN100463511C CN 100463511 C CN100463511 C CN 100463511C CN B2004100384826 A CNB2004100384826 A CN B2004100384826A CN 200410038482 A CN200410038482 A CN 200410038482A CN 100463511 C CN100463511 C CN 100463511C
Authority
CN
China
Prior art keywords
memory
section
data
bursty
view data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100384826A
Other languages
English (en)
Other versions
CN1543210A (zh
Inventor
李钟源
林庆默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1543210A publication Critical patent/CN1543210A/zh
Application granted granted Critical
Publication of CN100463511C publication Critical patent/CN100463511C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种具有执行突发读取/写入操作的存储器的图像数据处理系统。该存储器包括存储单元阵列，所述存储单元阵列提供有排列在多个行和多个列中的存储单元。该图像数据处理系统还包括用于控制从存储器读取/向存储器写入图像数据的操作的控制器。当图像数据的水平大小大于存储器的列宽时，该控制器将图像数据分为多个段。第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。各个段对应于存储器的多个行。

Description

图像数据处理系统及图像数据读取和写入方法
技术领域
本发明涉及一种图像数据处理系统，特别涉及一种在图像数据处理系统中用于从存储器中读取/向存储器中写入图像数据的方法。
背景技术
图像数据处理技术发展迅速，并且在移动图像和固定图像中的研究已经达到了一个显著的水平。在图像数据的处理中，频繁地执行从/到存储器中访问(读取/写入)图像数据的操作，因此图像数据处理系统的性能取决于它快速访问大量图像数据的能力。因此，随着图像数据处理技术的进步，已经进行了多次尝试以最小化由于要处理的图像数据在大小上的增大以及更加频繁地从存储器读取/向存储器写入图像数据所导致的性能上的下降。
发明内容
根据发明的一个实施例的图像数据处理系统，其包括具有存储单元阵列的存储器，该存储单元阵列提供有排列在多个行和多个列中的存储单元。该存储器执行突发(burst)读取/写入操作。此外，该图像数据处理系统包括用于控制从存储器读取/向存储器写入图像数据的操作的控制器。该控制器将图像数据分为多个段(segment)。
第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。各个段对应于存储器的多个行。
在发明的一个优选实施例中，当图像数据的水平大小大于存储器的列宽时，控制器将图像数据分为多个段。
在发明的一个优选实施例中，当将要读取/写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，控制器从相应于图像数据的第(I+1)段的存储器的行读取/向相应于图像数据的第(I+1)段的存储器的行写入突发数据。此外，当将要读取/写入的突发数据的开始位置被包括在第(I+1)段的第一突发数据中时，控制器从相应于图像数据的第I段的存储器的行读取/向相应于图像数据的第I段的存储器的行写入突发数据。
在发明的一个优选实施例中，每个段的大小小于存储器的列宽。
在本发明的一个实施例中，存储器是同步动态随机存取存储器(SDRAM)，而控制器是SDRAM存储器控制器。
在本发明的一个实施例中，存储器具有单存储体(bank)结构。
在本发明的另一个实施例中，存储器具有含有k数量的存储体的多存储体结构，其中k≥2。控制器在存储器的不同的存储体中存储图像数据的k数量的连续的线(line)。
在本发明的另一个实施例中，当图像数据的水平数据的大小大于访问突发数据的存储器的列宽时，该图像数据被分为多个段以允许存储器读取/写入该图像数据。第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。所述段对应于存储器的多个行。
在本发明的另一个实施例中，图像数据处理系统包括多个存储器单元阵列体，每个存储器单元阵列体提供有存储器单元阵列，每个存储器单元阵列包含排列在多个行和多个列中的存储器单元。此外，图像数据处理系统包括用于控制从存储器读取/向存储器写入图像数据的操作的控制器。图像数据的相邻的线对应于不同的存储器单元阵列体。
在发明的一个优选实施例中，控制器将图像数据分为多个段，其中第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。各个段对应于存储器的多个行。
在本发明的一个实施例中，当图像数据的水平大小大于存储器的列宽时，控制器将图像数据分为多个段。
在本发明的另一个实施例中，图像数据处理系统包括具有多个存储器单元阵列体，每个存储器单元阵列体提供有存储器单元阵列，每个存储器单元阵列包含排列在多个行和多个列中的存储器单元。此外，图像数据处理系统包括用于控制从存储器读取/向存储器写入图像数据的操作的控制器。图像数据被分为多个段，其中第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。图像数据的相邻的线分别对应于不同的存储器单元阵列体。各个段对应于相应的存储器单元阵列体的多个行。
在发明的一个优选实施例中，当图像数据的水平大小大于存储器的列宽时，控制器将图像数据分为多个段。
在发明的一个实施例中，当将要读取/写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，控制器从相应于图像数据的第(I+1)段的存储器单元阵列体的行读取/向相应于图像数据的第(I+1)段的存储器单元阵列体的行写入突发数据。此外，当将要读取/写入的突发数据的开始位置被包括在第(I+1)段的最后的突发数据中时，控制器从相应于图像数据的第I段的存储器单元阵列体的行读取/向相应于图像数据的第I段的存储器单元阵列体的行写入突发数据。
根据发明的一个实施例的读取/写入图像数据的方法，包括接收将要读取/写入的突发数据的开始位置，以及当将要读取/写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，从相应于图像数据的第(I+1)段的存储器的行读取/向相应于图像数据的第(I+1)段的存储器的行写入突发数据。如果将要读取/写入的突发数据的开始位置被包括在第(I+1)段的第一突发数据中时，从相应于存储器的第I段的所述行读取/向相应于存储器的第I段的所述行写入突发数据。
在发明的一个优选实施例中，图像数据的水平大小大于访问突发数据的存储器的列宽。
在发明的一个实施例中，每个段的大小小于存储器的列宽。
在根据发明的各种示例的实施例的图像数据处理系统中，在SDRAM的突发读取/写入操作期间不会出现访问两个行的情况。因此，改善了对图像数据的突发读取/写入操作的速度。
而且，通过在不同的存储体中存储图像数据的连续的线来激活(activate)一个特定的存储体，以便在突发读取/写入操作期间能够激活其它的存储体。因此，改善了SDRAM的访问速度。
根据发明的另一个实施例的从存储器读取/向存储器写入图像数据的方法，包括将图像数据分为多个段，第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，各个段对应于存储器的多个行。接收到将要读取/写入的突发数据的开始位置，并且当将要读取/写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，从相应于图像数据的第(I+1)段的存储器的行读取/向相应于图像数据的第(I+1)段的存储器的行写入突发数据。在发明的另一个实施例中，第I(其中I为正整数)段包括第(I+1)段的第一突发数据，并且当将要读取/写入的突发数据的开始位置被包括在第(I+1)段的第一突发数据中时，从相应于图像数据的第I段的存储器的行读取/向相应于图像数据的第I段的存储器的行写入突发数据。
附图说明
通过结合附图对示例的实施例进行具体的描述，本发明将变得更加清楚，其中：
图1是根据本发明的一个实施例的图像数据处理系统的方框图；
图2是在MPEG-2编码器、MPEG-2解码器和解交织器中处理的图像数据的一个示例图；
图3示出根据本发明的一个实施例的图像数据的第二段，其交迭并包括了图像数据的第一段的最后的突发数据；
图4a至4d示出根据本发明的一个示例实施例在SDRAM中用各种大小存储图像数据；
图5是示出根据本发明的一个实施例在图1的存储器控制器从SDRAM读取数据/向SDRAM写入数据的控制过程的流程图；
图6a是示出根据本发明的实施例的响应于在存储器控制器的读取/写入命令，从SDRAM读取16字节的图像数据的第j线的象素数据/向SDRAM写入16字节(第340到第356)的图像数据的第j线的象素数据的操作的图；
图6b是示出根据本发明的实施例的响应于在存储器控制器的读取/写入命令，从SDRAM读取16字节(第360到第372)的图像数据的第j线的象素数据/向SDRAM写入16字节的图像数据的第j线的象素数据的处理的图；
图7a是根据本发明的一个实施例的存储在SDRAM的每个存储体中的图像数据的图；
图7b说明用于访问图7a的SDRAM地址。
具体实施方式
现在具体参考本发明的优选实施例，其例子在附图中进行说明。但是，本发明并不限制于此后说明的实施例，而这里的实施例是介绍来提供对本发明的范围和精神的容易及全面的理解的。
图1是根据本发明的一个实施例的图像数据处理系统的方框图。参考图1，图像数据处理系统100包括移动图像专家组标准(Moving Picture ExpertsGroup Standards，MPEG)-2编码器110、MPEG-2解码器120、解交织器130和视频后处理器140。MPEG-2编码器110、MPEG-2解码器120和解交织器130分别包括直接存储器访问(DMA)控制器111、121和131，并连接到系统总线170。此外，图像数据处理系统100还包括通过存储器控制器150连接到所述系统总线170的同步动态随机存取存储器(SDRAM)160。
图2是在MPEG-2编码器110、MPEG-2解码器120和解交织器130处理的图像数据的一个示例图。在图2中所示的图像数据的分辨率是720×480。换句话说，一个图像(帧)由在水平方向上的720个像素和在垂直方向上的480个像素组成。例如，每个像素有8个比特，也就是1字节的数据。因此，图像数据的水平大小给出如下：
720×8比特＝720×1字节＝720字节
图1的SDRAM 160包括排列在行和列中的多个存储器单元。一般，SDRAM 160包括在列方向上的512×8或1024×8个存储单元。换句话说，SDRAM 160的典型列宽是的512字节或1024字节。因此，512个像素可以存储在SDRAM160的一行中。另一方面，如果SDRAM 160的列宽是512字节，则720像素数据应当分开存储在SDRAM 160的两行中。如图2中所示，具有720字节的水平大小的图像数据被分为两个段SEG1和SEG2，包括在一个水平线中的段SEG1和SEG2被存储在SDRAM 160的两个相邻行中。例如，第j行Lj的第0到第359个像素数据被存储在SDRAM 160的第m行，第j行Lj的第360到第719个像素数据被存储在SDRAM 160的第(m+1)行。
如传统的SDRAM，SDRAM 160提供突发访问。换句话说，如果从外部输入给出行地址和列地址，以与时钟信号同步的高速下执行对连续列地址的数据读取和写入操作。这称为突发读取或突发写入。能够根据系统的要求提前编程在那段时间输出的连续数据的长度，即突发长度(BL)。在这个实施例中，假设根据突发读取/写入命令的将要读取/写入的突发数据具有16字节的突发长度。
将参考图2描述一个示例的读取操作，其中MPEG-2编码器110、MPEG-2解码器120和解交织器130中任何一个从安放在第350列和第j行Lj的SDRAM 160的像素读取16×16的像素数据。在这个例子中，当第j行Lj的第0到第359个像素数据被存储在SDRAM 160的第m行，并且第j行Lj的第360到第719个像素数据被存储在SDRAM 160的第(m+1)行时，当请求对安放在350列和第j行的像素数据的读取操作时，执行两阶段突发读取操作。换句话说，执行第一读取阶段以读取存储在SDRAM 160的第m行中的第350至359个像素数据。之后，执行第二读取阶段以读取存储在SDRAM 160的第(m+1)行中的第360至365个像素数据。因此，当从安放在第350列和第j行的像素读取16×16像素数据时，需要总共32个突发操作。原因是由于在水平方向上的第350至365个像素数据被分开存储在两个相邻的行中，所以要执行两个突发读取操作以读取一行中的像素数据。此外，当从安放在第350列和第j行的像素向SDRAM 160写入16×16的像素数据时，需要总共32个突发写入操作。
当要从SDRAM 160读取/向SDRAM 160写入的突发数据被安放在第一和第二段SEG1和SEG2中时的读取/写入时间，是当读取/写入安放在第一段或第二段的像素时的读取/写入时间的两倍。为了解决上面的问题，如在图3中所示，根据本发明的示例实施例的图像数据处理系统100，第二段SEG2与第一段SEG1的最后的突发数据交迭，或第一段SEG1与第二段SEG2的第一突发数据交迭。
参考图3，当图像数据具有720个像素(即，720字节)的水平大小，并且SDRAM 160具有512字节的列宽时，第一段SEG1相应于第0至第367个像素包括368个字节的像素数据，而第二段SEG2相应于第352至第719个像素包括368个字节的像素数据。因此，第352至第367个像素被交迭在第一段SEC1和第二段SEG2中。换句话说，第一段SEC1和第二段SEG2与对方共享16字节的像素数据。
图4a至4d示出根据本发明的一个示例实施例的在SDRAM中用各种大小存储图像数据。
图4a示出当SDRAM 160的列宽为512字节，而图像数据的水平大小为720字节时，将图像数据的第j线Lj分开存储在SDRAM 160的两行中。参考图4a，第一和第二段SEG1和SEG2都具有368字节的水平大小。SDRAM160的第m行存储图像数据的第j线Lj的第一段SEG1，即第0至第367个像素数据，而SDRAM 160的第(m+1)行存储图像数据的第j线Lj的第二段SEG2，即第352至第719个像素数据。相应于第一段SEG1的最后的突发数据的第352至第367个像素数据，与第二段SEG2的第一突发数据交迭。
图4b示出当SDRAM 160的列宽为512字节，而图像数据的水平大小为352字节时，将图像数据的一条线分开存储在SDRAM 160的两行中。第一段SEG1包括第0至第191个像素数据，并对应于SDRAM 160的第m行。第二段SEG2包括第176至第351个像素数据，并对应于SDRAM 160的第(m+1)行。对应于第一段SEG1的最后的突发数据的第176至第191个像素数据，与第二段SEG2的第一突发数据交迭。
如果在如图4b中所示的图像数据的水平大小小于SDRAM 160的列宽，很清楚可以在将图像数据分为多个段以后存储图像数据的一条线，也可以不分开而进行存储。
图4c示出当SDRAM 160的列宽为512字节，而图像数据的水平大小为1920字节时，将图像数据的一条线分开存储在SDRAM 160的四行中。高清晰度电视(HDTV)的分辨率为1920×1080。如在图4c中所示，第一段SEG1包括第0至第495个像素数据，并对应于SDRAM 160的第m行，第二段SEG2包括第480至第975个像素数据，并对应于SDRAM 160的第(m+1)行，第三段SEG3包括第960至第1455个像素数据，并对应于SDRAM 160的第(m+2)行，第四段SEG4包括第1440至第1919个像素数据，并对应于SDRAM160的第(m+3)行。如在上面描述的例子中，第一段SEG1的最后的突发数据与第二段SEG2的第一突发数据交迭，第二段SEG2的最后的突发数据与第三段SEG3的第一突发数据交迭，第三段SEG3的最后的突发数据与第四段SEG4的第一突发数据交迭。
图4d示出当SDRAM 160的列宽为1024字节，而图像数据的水平大小为1920字节时，将图像数据的一条线分开存储在SDRAM 160的两行中。参考图4d，第一段SEG1包括第0至第975个像素数据，并对应SDRAM 160的第m行，而第二段SEG2包括第960至第1023个像素数据，并对应SDRAM160的第(m+1)行。相应于第一段SEG1的最后的突发数据的第960至第975个像素数据，与第二段SEG2的第一突发数据交迭。
图5是示出根据本发明的一个优选实施例的在图1的存储器控制器从SDRAM 160读取数据/向SDRAM 160写入数据的控制过程的流程图。图6a至6b说明在图5的步骤S220和S230的读取/写入操作的状态。这里假设SDRAM 160的列宽为512字节，而图像数据的水平大小为720字节。因此，如在图4a中所示，图像数据的第j线Lj被分为两段SEG1和SEG2，并分别存储在两行，即SDRAM 160的第m行和第(m+1)行中。首先，在步骤S200，存储器控制器150从在图1中所示的MPEG-2编码器110、MPEG-2解码器120和解交织器130中的任何一个接收读取/写入地址和读取/写入命令。该读取/写入地址表示将要读取/写入的像素数据的位置，即图像数据的水平和垂直位置。
在步骤S210，该存储器控制器150比较接收到的读取/写入地址和参考地址。如果在下面的解释中没有特别提到的话，该读取/写入地址代表图像数据的水平位置。如果读取/写入地址小于参考地址，则该过程前进到步骤S220，如果该读取/写入地址等于或大于参考地址，则该过程前进到步骤S230。这里，如果第二段SEG2包括第一段SEG的最后的突发数据，则该参考地址是第一段SEG1的最后的突发数据的开始地址。此外，如果第一段SEG1包括第二段SEG2的第一突发数据，则该参考地址是第二段SEG2的第一突发数据的开始地址。在图4a的例子中，参考地址是第一段SEG1的最后的突发数据的开始地址，即第352个像素数据的地址。
例如，如果从MPEG-2编码器110、MPEG-2解码器120和解交织器130中的任何一个提供的读取/写入地址表示安放在第j行和第340列的图像数据，由于读取/写入地址“340”小于第一段SEG1的最后的突发数据的开始地址“352”，该过程前进到步骤S220。
参考图6a，在步骤S220，存储器控制器150相应于在对应图像数据的第j条线的第m和第(m+1)行中的第一段SEG1，从第m行读取/向第m行写入突发数据。由于响应于一个读取/写入命令的从SDRAM 160读取/向SDRAM 160写入的数据的大小为16个字节，该存储器控制器150响应该读取/写入命令从SDRAM 160读取/向SDRAM 160写入相应于图像数据的第j线的第340至第356个像素的16个字节的数据。
在另一个例子中，从MPEG-2编码器110、MPEG-2解码器120和解交织器130中的任何一个提供的读取/写入地址表示安放在第j行和第360列的图像数据。因此，由于读取/写入地址“360”大于第一段SEG1的最后的突发数据的开始地址“352”，该过程前进到步骤S230。
参考图6b，在步骤S230，存储器控制器150相应于在对应图像数据的第j条线的第m和第(m+1)行中的第二段SEG2，从第(m+1)行读取/向第(m+1)行写入突发数据。由于响应于一个读取/写入命令的从SDRAM 160读取/向SDRAM 160写入的数据的大小为16个字节，该存储器控制器150响应该读取/写入命令从SDRAM 160读取/向SDRAM 160写入相应于图像数据的第j线的第360至第372个像素的16个字节的数据。
在上面描述的方式中，存储器控制器150响应于一个读取/写入命令从SDRAM 160读取/向SDRAM 160写入16个字节的突发数据。
因此，当执行突发访问的SDRAM 160的列宽大于图像数据的水平大小时，即使当图像数据的一条线被分开存储在两行中时，在突发读取/写入操作期间也不会出现访问两个行的情况。因而，不管图像数据的频繁的突发读取/写入，不会发生速度的下降。
如上所述，当执行突发访问的SDRAM 160的列宽小于图像数据的水平大小时，图像数据的一条线被分为多个段。此后，第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。换句话说，第I段的最后的突发数据与第(I+1)段突发数据的第一突发数据交迭。各个段对应于SDRAM 160的多个行。
当将要读取/写入的突发数据的开始点被包括在第I段的最后的突发数据中时，存储器控制器150从相应于第(I+1)段的行读取/向相应于第(I+1)段的行写入突发数据。因而，在SDRAM 160的突发读取/写入操作期间，不会出现访问两个行的情况。因此，改善了对图像数据的突发读取/写入操作的速度。
根据本发明的各种示例的实施例，存储器控制器150确定执行突发访问的SDRAM 160的列宽是否大于图像数据的水平大小，并且当图像数据的水平大小大于SDRAM 160的列宽时，图像数据的一条线被分为多个段。为了在图像数据处理系统100中使用通用的SDRAM和通用的SDRAM存储器控制器，使在MPEG-2编码器110、MPEG-2解码器和解交织器130中提供的DMA 111、121和131执行上述功能。
图7a是根据本发明的优选实施例的存储在SDRAM 160的每个存储体中的图像数据的图。图1的SDRAM 160被配置有四个存储体，而图7b说明用于访问图7a的SDRAM 160的地址。
参考图7a，SDRAM 160被提供有四个存储体BANK1到BANK4，每个都具有512字节的列宽。当图像数据的水平大小为720字节时，图像数据的每条线被分为两段。所分的两段被存储在每个存储体的两个相邻行中。例如，图像数据的第j线Lj被分为两段SEG1和SEG2，而所述段SEG1和SEG2被分别存储在第一存储体BANK1的第m和第(m+1)行。图像数据的第(j+1)线Lj+1被分为两段SEG1和SEG2，而所述段SEG1和SEG2被分别存储在第二存储体BANK2的第m和第(m+1)行。图像数据的第(j+2)线Lj+2被分为两段SEG1和SEG2，而所述段SEG1和SEG2被分别存储在第四存储体BANK4的第m和第(m+1)行。以同样的方式，第(j+4)到第(j+7)线的Lj+4到Lj+7被分别存储在SDRAM 160的第一到第四存储体BANK1到BANK4中。因而，图象数据的连续的线被存储在不同的存储体中。
以这种方式，通过将图像数据的连续的线存储在不同的存储体中激活特定的存储体，以便可以在突发读取/写入操作期间激活其它的存储体。因此，改善了SDRAM 160的访问速度。即使本发明的上述实施例使用了SDRAM作为存储器，应当理解能够进行图像处理和突发读取/写入的其它类型的存储器也是可用的，例如闪存存储器。
根据本发明的各种示例的实施例，图像数据的一条线被分为多个段，并且第(I+1)(其中I为正整数)段包括第I段的最后的突发数据，或第I段包括第(I+1)段的第一突发数据。此外，各个段对应于SDRAM的多个行，所以在SDRAM的突发读取/写入操作期间不会出现访问两个行的情况。因此，改善了对图像数据的突发读取/写入操作的速度。
虽然参考优选实施例具体描述了本发明，本领域的技术人员将会理解，在不脱离由所附权利要求阐述的本发明的精神和范围的情况下，可以做出各种更改和替换。

Claims (36)

1.一种图像数据处理系统，包括：
存储器，包括提供有排列在多个行和多个列中的存储器单元的存储器单元阵列，该存储器执行突发读取/写入操作；和
控制器，用于控制从存储器读取/向存储器写入图像数据的操作，该控制器将图像数据分为多个段，第I+1段包括第I段的最后的突发数据，各个段对应于该存储器的多个行，其中I为正整数。
2.如权利要求1所述的图像数据处理系统，其中当图像数据的水平大小大于存储器的列宽时，所述控制器将图像数据分为多个段。
3.如权利要求2所述的图像数据处理系统，其中当将要读取的突发数据的开始位置被包括在第I段的最后的突发数据中时，所述控制器从相应于图像数据的第I+1段的行读取突发数据，而当将要写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，所述控制器向相应于图像数据的第I+1段的行写入突发数据。
4.如权利要求2所述的图像数据处理系统，其中每个段的大小小于存储器的列宽。
5.如权利要求2所述的图像数据处理系统，其中所述存储器是同步动态随机存取存储器。
6.如权利要求5所述的图像数据处理系统，其中所述控制器是同步动态随机存取存储器控制器。
7.如权利要求5所述的图像数据处理系统，其中所述存储器具有单存储体结构。
8.如权利要求5所述的图像数据处理系统，其中所述存储器具有包含有K数量的存储体的多存储体结构，其中k≥2。
9.如权利要求8所述的图像数据处理系统，其中所述控制器在存储器的不同的存储体中存储图像数据的K数量的连续的线。
10.一种图像数据处理系统，包括：
存储器，包括提供有排列在多个行和多个列中的存储器单元的存储器单元阵列，该存储器执行突发读取/写入操作；和
控制器，用于控制从存储器读取/向存储器写入图像数据的操作，该控制器将图像数据分为多个段，第I段包括第I+1段的第一突发数据，各个段对应于该存储器的多个行，其中I为正整数。
11.如权利要求10所述的图像数据处理系统，其中当图像数据的水平大小大于存储器的列宽时，所述控制器将图像数据分为多个段。
12.如权利要求10所述的图像数据处理系统，其中当将要读取的突发数据的开始位置被包括在第I+1段的第一突发数据中时，所述控制器从相应于图像数据的第I段的行读取突发数据，当将要写入的突发数据的开始位置被包括在第I+1段的第一突发数据中时，所述控制器向相应于图像数据的第I段的行写入突发数据。
13.如权利要求10所述的图像数据处理系统，其中每个段的大小小于存储器的列宽。
14.如权利要求11所述的图像数据处理系统，其中所述存储器是同步动态随机存取存储器。
15.如权利要求14所述的图像数据处理系统，其中所述控制器是同步动态随机存取存储器控制器。
16.如权利要求14所述的图像数据处理系统，其中所述存储器具有单存储体结构。
17.如权利要求14所述的图像数据处理系统，其中所述存储器具有包含有K数量的存储体的多存储体结构，其中k≥2。
18.如权利要求17所述的图像数据处理系统，其中所述控制器在存储器的不同的存储体中存储图像数据的K数量的连续的线。
19.一种图像数据处理系统，包括：
存储器，包括多个存储器单元阵列体，每个存储器单元阵列体被提供有存储器单元阵列，每个存储器单元阵列包含排列在多个行和多个列中的存储器单元；和
控制器，用于控制从存储器读取/向存储器写入图像数据的操作，其中图像数据的相邻的线对应于不同的存储器单元阵列体，
其中该控制器将图像数据分为多个段，以使得第I段与第I+1段的第一突发数据交迭或者第I+1段与第I段的最后的突发数据交迭，其中I为正整数。
20.如权利要求19所述的图像数据处理系统，其中当图像数据的水平大小大于存储器的列宽时，所述控制器将图像数据分为多个段。
21.如权利要求19所述的图像数据处理系统，其中图像数据的每条线被分为多个段，并且对应于一条线的多个段被存储在每个存储器单元阵列体的相邻行中。
22.如权利要求20所述的图像数据处理系统，其中每个段的大小小于存储器单元阵列体的列宽。
23.如权利要求19所述的图像数据处理系统，其中所述存储器是同步动态随机存取存储器。
24.一种图像数据处理系统，包括：
存储器，包括多个存储器单元阵列体，每个存储器单元阵列体被提供有存储器单元阵列，每个存储器单元阵列包含排列在多个行和多个列中的存储器单元；和
控制器，用于控制从存储器读取/向存储器写入图像数据的操作，当图像数据的水平大小大于存储器的列宽时，所述控制器将图像数据分为多个段，第I+1段包括第I段的最后的突发数据，图像数据的相邻线对应于不同的存储器单元阵列体，各个段对应于相应的存储器单元阵列体的多个行，其中I为正整数。
25.如权利要求24所述的图像数据处理系统，其中当图像数据的水平大小大于存储器的列宽时，所述控制器将图像数据分为多个段。
26.如权利要求24所述的图像数据处理系统，其中当将要读取的突发数据的开始位置被包括在第I段的最后的突发数据中时，所述控制器从相应于图像数据的第I+1段的存储器单元阵列体的行读取突发数据，而当将要写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，所述控制器向相应于图像数据的第I+1段的存储器单元阵列体的行写入突发数据。
27.如权利要求24所述的图像数据处理系统，其中每个段的大小小于存储器单元阵列体的列宽。
28.如权利要求24所述的图像数据处理系统，其中所述存储器是同步动态随机存取存储器。
29.一种用于读取/写入图像数据的方法，该图像数据被分为多个段，第I+1段包括第I段的最后的突发数据，所述段对应于存储器的多个行，其中I为正整数，该方法包括步骤：
接收将要读取/写入的突发数据的开始位置；和
当将要读取的突发数据的开始位置被包括在第I段的最后的突发数据中时，从相应于图像数据的第I+1段的存储器的行读取突发数据，而当将要写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，向相应于图像数据的第I+1段的存储器的行写入突发数据。
30.如权利要求29所述的方法，其中图像数据的水平大小大于存储器的列宽。
31.如权利要求29所述的方法，其中每个段的大小小于存储器的列宽。
32.一种用于读取/写入图像数据的方法，该图像数据被分为多个段，第I段包括第I+1段的第一突发数据，所述段对应于存储器的多个行，其中I为正整数，该方法包括步骤：
接收将要读取/写入的突发数据的开始位置；和
当将要读取/写入的突发数据的开始位置被包括在第I+1段的第一突发数据中时，从相应于图像数据的第I段的存储器的行读取/向相应于图像数据的第I段的存储器的行写入突发数据。
33.如权利要求32所述的方法，其中图像数据的水平大小大于存储器的列宽。
34.如权利要求32所述的方法，其中每个段的大小小于存储器的列宽。
35.一种从存储器读取/向存储器写入图像数据的方法，所述存储器执行突发读取/写入操作，该方法包括步骤：
将图像数据分为多个段，第I+1段包括第I段的最后的突发数据，各个段对应于存储器的多个行，其中I为正整数；
接收将要读取/写入的突发数据的开始位置；和
当将要读取/写入的突发数据的开始位置被包括在第I段的最后的突发数据中时，从相应于图像数据的第I+1段的存储器的行读取/向相应于图像数据的第I+1段的存储器的行写入突发数据。
36.一种从存储器读取/向存储器写入图像数据的方法，所述存储器执行突发读取/写入操作，该方法包括步骤：
将图像数据分为多个段，第I段包括第I+1段的第一突发数据，各个段对应于存储器的多个行，其中I为正整数；
接收将要读取/写入的突发数据的开始位置；和
当将要读取的突发数据的开始位置被包括在第I+1段的第一突发数据中时，从相应于图像数据的第I段的存储器的行读取突发数据，而当将要写入的突发数据的开始位置被包括在第I+1段的第一突发数据中时，向相应于图像数据的第I段的存储器的行写入突发数据。
CNB2004100384826A 2003-04-28 2004-04-28 图像数据处理系统及图像数据读取和写入方法 Expired - Fee Related CN100463511C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR26775/2003 2003-04-28
KR26775/03 2003-04-28
KR1020030026775A KR100612414B1 (ko) 2003-04-28 2003-04-28 영상 데이터 처리 시스템 및 영상 데이터 독출/기입 방법

Publications (2)

Publication Number Publication Date
CN1543210A CN1543210A (zh) 2004-11-03
CN100463511C true CN100463511C (zh) 2009-02-18

Family

ID=33297372

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100384826A Expired - Fee Related CN100463511C (zh) 2003-04-28 2004-04-28 图像数据处理系统及图像数据读取和写入方法

Country Status (5)

Country Link
US (1) US7061496B2 (zh)
JP (1) JP2004326745A (zh)
KR (1) KR100612414B1 (zh)
CN (1) CN100463511C (zh)
TW (1) TWI239214B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304646B2 (en) * 2004-08-19 2007-12-04 Sony Computer Entertainment Inc. Image data structure for direct memory access
US7457932B2 (en) * 2005-12-30 2008-11-25 Intel Corporation Load mechanism
US7595805B2 (en) * 2006-04-11 2009-09-29 Qualcomm Incorporated Techniques to facilitate use of small line buffers for processing of small or large images
US7463267B2 (en) * 2006-10-26 2008-12-09 Lsi Corporation System for interleaved storage of video data
CN101150331B (zh) * 2007-02-21 2011-03-30 清华大学 在tds-ofdm接收机中使用sdram实现时域解交织
US20090016454A1 (en) * 2007-07-10 2009-01-15 Legend Silicon Time de-interleaver implementation using an embedded dram in a tds-ofdm rec
TWI386911B (zh) * 2007-10-24 2013-02-21 Novatek Microelectronics Corp 用以排列具有水平分割資料之裝置及其方法
CN101426096B (zh) * 2007-11-02 2010-07-28 联咏科技股份有限公司 用于排列具有水平分割数据的装置及其方法
CN101520750B (zh) * 2009-04-02 2015-04-01 北京中星微电子有限公司 在sdram存储若干数据的方法
US8355587B2 (en) * 2010-04-11 2013-01-15 Mediatek Inc. Image processing apparatus capable of writing compressed data into frame buffer and reading buffered data from frame buffer alternately and related image processing method thereof
CN103309827B (zh) * 2012-03-06 2016-01-27 展讯通信（上海）有限公司 终端的设备参数读写方法及装置
CN103093485B (zh) * 2013-01-28 2015-09-02 广东威创视讯科技股份有限公司 全景视频柱面图像存储方法及系统
CN103414877A (zh) * 2013-08-01 2013-11-27 天津天地伟业数码科技有限公司 基于高速存储器动态突发长度的图像倍帧处理方法
CN104469228A (zh) * 2014-04-04 2015-03-25 西安交通大学 一种兼容2d与多视点裸眼3d的视频数据存储读写方法
CN108961147B (zh) * 2018-06-11 2022-12-13 北京集创北方科技股份有限公司 一种数据处理方法和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561777A (en) * 1993-08-30 1996-10-01 Xerox Corporation Process for sequentially reading a page from an image memory in either of two directions
US5864512A (en) * 1996-04-12 1999-01-26 Intergraph Corporation High-speed video frame buffer using single port memory chips
JP2000250528A (ja) * 1998-12-28 2000-09-14 Namco Ltd 画像メモリ装置
JP2000316121A (ja) * 1999-03-26 2000-11-14 Texas Instr Inc <Ti> 多重アクセスモード画像バッファ
US20020085417A1 (en) * 2000-12-29 2002-07-04 Pekny Theodore T. Burst access memory with zero wait states
WO2002056600A1 (en) * 2001-01-12 2002-07-18 Koninklijke Philips Electronics N.V. Unit and method for memory address translation and image processing apparatus comprising such a unit
US20030018845A1 (en) * 2001-07-13 2003-01-23 Janzen Jeffery W. Memory device having different burst order addressing for read and write operations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611241B1 (en) * 1997-12-02 2003-08-26 Sarnoff Corporation Modular display system
US6750909B1 (en) * 1999-03-26 2004-06-15 Texas Instruments Incorporated Image buffer between burst memory and data processor with multiple access modes set by the data processor
JP2001344150A (ja) * 2000-05-31 2001-12-14 Sanyo Electric Co Ltd アクセス制御回路
JP2002189630A (ja) * 2000-12-21 2002-07-05 Matsushita Electric Ind Co Ltd ブロックデータのランダムアドレッシング用最適メモリマッピング方法
US7190413B2 (en) * 2002-11-27 2007-03-13 Lsi Logic Corporation Memory video data storage structure optimized for small 2-D data transfer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561777A (en) * 1993-08-30 1996-10-01 Xerox Corporation Process for sequentially reading a page from an image memory in either of two directions
US5864512A (en) * 1996-04-12 1999-01-26 Intergraph Corporation High-speed video frame buffer using single port memory chips
JP2000250528A (ja) * 1998-12-28 2000-09-14 Namco Ltd 画像メモリ装置
JP2000316121A (ja) * 1999-03-26 2000-11-14 Texas Instr Inc <Ti> 多重アクセスモード画像バッファ
US20020085417A1 (en) * 2000-12-29 2002-07-04 Pekny Theodore T. Burst access memory with zero wait states
WO2002056600A1 (en) * 2001-01-12 2002-07-18 Koninklijke Philips Electronics N.V. Unit and method for memory address translation and image processing apparatus comprising such a unit
US20030018845A1 (en) * 2001-07-13 2003-01-23 Janzen Jeffery W. Memory device having different burst order addressing for read and write operations

Also Published As

Publication number Publication date
KR100612414B1 (ko) 2006-08-16
KR20040095795A (ko) 2004-11-16
JP2004326745A (ja) 2004-11-18
US20040212623A1 (en) 2004-10-28
US7061496B2 (en) 2006-06-13
TWI239214B (en) 2005-09-01
CN1543210A (zh) 2004-11-03
TW200427327A (en) 2004-12-01

Similar Documents

Publication Publication Date Title
CN100463511C (zh) 图像数据处理系统及图像数据读取和写入方法
US6496192B1 (en) Modular architecture for image transposition memory using synchronous DRAM
US5917770A (en) Semiconductor memory device for temporarily storing digital image data
WO2007146570A2 (en) Blending multiple display layers
CN101212674B (zh) 图像在存储器中的地址映射方法
EP1998569A1 (en) Method for mapping image addresses in memory
US20110035559A1 (en) Memory controller, memory system, semiconductor integrated circuit, and memory control method
US20050123046A1 (en) Method and device for sharing MPEG frame buffers
CN106201363B (zh) 视频流像素级数据随机实时访问的存储器及存储方法
EP2092759B1 (en) System for interleaved storage of video data
CN110060643B (zh) 数据存储方法及数据存储系统
US8269786B2 (en) Method for reading and writing image data in memory
CN110660357B (zh) 一种显示面板、驱动方法及显示装置
US20020196260A1 (en) Method and system for processing two-dimensional image data
US7525577B2 (en) Image processing apparatus and image processing method
KR100674712B1 (ko) Ｄｄｒ을 이용한 데이터의 스캔 시스템 또는 방법
US7420567B2 (en) Memory access method for video decoding
JP3288327B2 (ja) 映像メモリ回路
EP1784783B1 (en) Method of address-controlling memory with single buffer structure
JP4821410B2 (ja) メモリ制御方法、メモリ制御装置、画像処理装置およびプログラム
US7680193B2 (en) Method for storing video signals with different read/write rates
JPH0944396A (ja) メモリ内の記憶場所の集合にアクセスする方法
JPH0221489A (ja) 画像メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20120428