CN108961147B - 一种数据处理方法和装置 - Google Patents
一种数据处理方法和装置 Download PDFInfo
- Publication number
- CN108961147B CN108961147B CN201810597184.2A CN201810597184A CN108961147B CN 108961147 B CN108961147 B CN 108961147B CN 201810597184 A CN201810597184 A CN 201810597184A CN 108961147 B CN108961147 B CN 108961147B
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- pixel
- column
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Input (AREA)
Abstract
本发明公开了一种数据处理方法和装置。该方法包括:行采样图形像素数据,图形高为L个像素点,宽为C个像素点;将图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,各存储单元独立编址可单独读写,将图形第Li行第Ci列像素数据写入存储器中地址为L×Ci+Li的存储单元,每列相邻像素数据的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;在需要按列处理图形数据的应用中,列处理时一个时钟周期读取存储器一行2N个存储单元的2N个连续列像素数据进行处理。通过本发明,提高了图形列数据读取和处理速度。
Description
技术领域
本发明涉及图形数据处理领域,具体而言,涉及一种数据处理方法和装置。
背景技术
在图形处理中,例如指纹图形处理过程中,通常每个时钟按行逐点采样一个像素数据,存入SRAM(Static Random-Access Memory,静态随机存储器)连续地址的存储单元中,当采样完毕后,在后续根据需要的按列处理图形数据时,因为每列相邻像素数据在SRAM中的存储位置是离散的,一个时钟周期只能读取一个离散的列像素来进行处理,存在读取速度较慢的问题。
发明内容
本发明的主要目的在于提供一种数据处理方法和装置,以解决按行采样按列处理图形数据时读取像素数据速度慢的问题。
为了实现上述目的,根据本发明的一个方面,提供了一种数据处理方法,该方法包括:按行采样获取图形像素数据,其中,所述图形的高为L个像素点,宽为C个像素点;将所述采样图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将所述图形第Li行第Ci列的像素数据写入所述存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;在需要按列处理图形数据的应用中,列处理数据时一个时钟周期读取存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理。
进一步地,所述图形数据为待处理的指纹图形数据。
进一步地,所述图形的高L和宽C均为2的幂。
进一步地,所述存储器的宽度为2N,深度为L×C/2N行。
进一步地,按列读取存储在所述存储器中的数据,得到列数据包括:一个时钟周期读取所述存储器一行2N个存储单元的2N个相邻连续的列像素数据。
为了实现上述目的,根据本发明的另一方面,还提供了一种数据处理装置,该装置包括:采样单元,用于按行采样获取图形像素数据,其中,所述图形的高为L个像素点,宽为C个像素点;写入单元,用于将所述图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将所述图形像素数据的第Li行第Ci列写入所述存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;读取与处理单元,按列处理数据时,一个时钟周期读取存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理;控制单元,控制采样单元,存储单元,读取与处理单元运行。
进一步地,所述图形数据为待处理的指纹图形数据。
进一步地,所述图形的高L和宽C均为2的幂。
为了实现上述目的,根据本发明的另一方面,还提供了一种存储介质,包括存储的程序,其中,在所述程序运行时控制所述存储介质所在设备执行本发明所述的图形数据处理方法。
为了实现上述目的,根据本发明的另一方面,还提供了一种数据处理控制器,用于执行本发明所述的图形数据处理方法。
本发明通过扭转存入地址改变图形行像素数据存入存储器方式从而多倍提高列像素数据读取速度,按行采样获取图形像素数据,其中,所述图形的高为L个像素点,宽为C个像素点;将所述图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将所述图形第Li行第Ci列的像素数据写入所述存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,L和C都是正整数;在需要按列处理图形数据的应用中,列处理数据时一个时钟周期读取存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理;解决了按行采样按列处理图形数据时读取存储器像素数据速度慢的问题,提高了图形列数据读取速度,达到了提高图形处理速度的效果。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例的数据处理方法的流程图;
图2是根据本发明实施例的数据处理装置的示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种数据处理方法。
该方法包括以下步骤:
步骤S1:按行逐点采样获取图形像素数据,其中,图形的高为L个像素点,宽为C个像素点。
步骤S2:将图形像素数据写入到静态随机存储器(SRAM)中:SRAM共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将所述图形像素数据的第Li行第Ci列写入所述SRAM中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在SRAM中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数。
步骤S3:列处理数据时一个时钟周期读取SRAM一行2N个存储单元的2N个相邻连续的列像素数据。
步骤S4:对获取的列像素数据进行处理。
该实施例通过扭转存入地址改变图形行像素数据存入SRAM方式从而多倍提高列像素数据读取速度,其中,图形像素高为L行,宽为C列(L,C均为2的幂),共L×C个像素;SRAM共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行排成宽位SRAM;每个存储单元独立编址可单独读写,每行存储单元按首地址可整行读写2N个存储单元;硬件按行逐个像素采样,第Li行第Ci列的像素数据,存入SRAM中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在SRAM中的存储地址也是连续相邻的,其中,L和C都是正整数,也即是SRAM每行2N个单元存储的是各列的相邻连续像素数据;在需要按列处理图形数据的应用中,列处理数据时一个时钟周期读取SRAM一行2N个单元的2N个相邻连续的列像素数据进行处理;解决了图形数据列处理时读取速度慢的问题,2N倍提高了图形列数据读取速度,达到了提高图形处理速度的效果。
在本发明实施例中,图形的每个像素数据可以是一个灰度数据,也可以是RGB三个数据,以每个像素点的数据为一组,存入到静态随机存储器(static random accessmemory,SRAM)的存储单元中,本发明实施例的图形数据处理方法可以作为扭转存入地址改变行数据存入方式来加速从存储器读取图形列数据的方法。
可选地,本发明实施例的技术方案可以应用到指纹处理中,图形数据为待处理的指纹图形数据。
图形的高L和宽C均为2的幂,静态随机存储器(SRAM)的宽度为2N个像素存储单元,深度为L×C/2N行,其中,N为正整数,在列数据读取时一个时钟周期读取静态随机存储器(SRAM)的一行2N个存储单元的2N个相邻连续的列像素数据,其中,N为正整数。
图1根据是根据本发明实施例的一种数据处理方法的流程图,如图1所示,该方法包括以下步骤:
步骤S102,行像素采样。
按行逐点采样第Li行第Ci列的像素数据。
步骤S104,行像素数据写入。
第Li行第Ci列的像素数据扭转存入地址存入SRAM中地址为L×Ci+Li的存储单元(即第L×Ci+Li个存储单元)。
判断是否整幅图形所有行采样完成,采样循环结束。如果是,则继续执行下一步,如果不是,则返回步骤S102。
步骤S106,列像素数据读取。一个时钟读取SRAM一行2N存储单元的2N个像素数据,L/2N个时钟读取一列像素数据。
步骤S108,列像素处理,处理每列像素数据。
整幅图形所有列处理完成,则单次处理结束,否则,返回S106继续各列数据读取与处理。
整幅图形单次处理完成后,判断处理结果是否满足要求,不满足,则返回S106进入下一次整幅图形所有列处理,满足,则迭代处理结束。
本发明实施例还提供了一种优选实施方式,下面结合该优选实施方式对本发明实施例的技术方案进行说明。
本发明实施例要实现的技术效果是:由于按行逐点采样的数据一个或几个周期才能采样输入一个像素数据,通过扭转存入地址,将按行逐点采样像素数据存入SRAM离散地址L×Ci+Li的存储单元中,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的。
采样完毕后,因为算法需要,图形数据需要进行按列处理。
此时,因为每列数据是连续存储的,可以充分利用SRAM的位宽,一个周期获取多个连续的列像素数据。加速读取SRAM图形数据,节省处理时间。
由于图形处理通常是迭代多次进行的。这种方式对整体节省时间大有帮助。
现在以一个32×128指纹图形示例说明,每个像素8-bit数据,即图形像素高L=32行,宽C=128列。
表1:32×128图形像素在SRAM中未扭转存储地址分配。第Li行第Ci列的像素数据,按照通常(未扭转)规律存入地址为C×Li+Ci的SRAM存储单元中。第一行128个像素在SRAM中的存储地址为连续地址0~127,第二行128个像素在SRAM中的存储地址为连续地址128~255,以此类推。
表1:32×128图形像素在SRAM中未扭转存储地址分配
表2:4单元(32-bit)/行×1024行SRAM结构。SRAM每个单元8-bit存1个像素,每行4个(22)存储单元(32-bit),共1024行,存储32×128图形的4096个像素数据。
表2:4单元(32-bit)/行×1024行SRAM结构
第0行 | 0 | 1 | 2 | 3 |
第1行 | 4 | 5 | 6 | 7 |
第2行 | 8 | 9 | 10 | 11 |
… | … | … | … | … |
第32行 | 128 | 129 | 130 | 131 |
第33行 | 132 | 133 | 134 | 135 |
… | … | … | … | … |
第64行 | 256 | 257 | 258 | 259 |
第65行 | 260 | 261 | 262 | 263 |
… | … | … | … | … |
第96行 | 384 | 385 | 386 | 387 |
第97行 | 388 | 389 | 390 | 391 |
… | … | … | … | … |
第1022行 | 4088 | 4089 | 4090 | 4091 |
第1023行 | 4092 | 4093 | 4094 | 4095 |
当处理第一列数据时,该列数据在SRAM中的地址为离散地址0,128,256,384…,因为列像素数据存储SRAM中离散的不同行里,一个时钟周期只能读取一个列像素数据。读取第一列像素0,1,2,3存在SRAM地址0,128,256,384中的数据,需要4个时钟周期分别读取。读取一列32个像素数据,分别在SRAM的32行里,需要32个时钟周期。速度较慢,SRAM的位宽没有充分利用起来。
本发明实施例的技术方案的方法如下:
表3:32×128图形像素在SRAM中未扭转存储地址分配。第Li行第Ci列的像素数据,按照扭转地址规律存入SRAM中地址为L×Ci+Li的存储单元。第一行128个像素的SRAM存储地址为离散地址0,32,64,96…4064,第二行128个像素的SRAM存储地址为1,33,65,97…4065,以此类推。
表3:32×128图形像素在SRAM中未扭转存储地址分配
表4:4单元(32-bit)/行×1024行SRAM结构。SRAM每个单元8-bit存1个像素,每行4个(22)存储单元(32-bit),共1024行,存储32×128图形的4096个像素数据。
表4:4单元(32-bit)/行×1024行SRAM结构
第0行 | 0 | 1 | 2 | 3 |
第1行 | 4 | 5 | 6 | 7 |
… | … | … | … | … |
第7行 | 28 | 29 | 30 | 31 |
… | … | … | … | … |
第32行 | 128 | 129 | 130 | 131 |
第33行 | 132 | 133 | 134 | 135 |
… | … | … | … | … |
第64行 | 256 | 257 | 258 | 259 |
第65行 | 260 | 261 | 262 | 263 |
… | … | … | … | … |
第96行 | 384 | 385 | 386 | 387 |
第97行 | 388 | 389 | 390 | 391 |
… | … | … | … | … |
第1022行 | 4088 | 4089 | 4090 | 4091 |
第1023行 | 4092 | 4093 | 4094 | 4095 |
当处理第一列数据时,该列数据在SRAM中的地址为连续地址0,1,2,3,…31,因为列像素数据每4个像素存储SRAM中同一行,一个时钟周期一次读取4个列像素数据。读取第一列像素0,1,2,3存在SRAM地址0,1,2,3中的数据,只需要1个时钟周期读取。读取一列32个像素数据共读取8行需要8个时钟周期。充分利用SRAM的位宽整取一行,4倍加快SRAM读取速度。
表5:8单元(64-bit)/行×1024行SRAM结构。SRAM每个像素单元8-bit,每行8个(23)存储单元(64-bit),共512行,存储32×128图形的4096个像素数据。
表5:8单元(64-bit)/行×512行SRAM结构
第0行 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
第1行 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
第2行 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 |
第3行 | 24 | 25 | 26 | 27 | 28 | 29 | 30 | 31 |
… | … | … | … | … | … | … | … | … |
第32行 | 256 | 257 | 258 | 259 | 260 | 261 | 262 | 263 |
第33行 | 264 | 265 | 266 | 267 | 268 | 269 | 270 | 271 |
… | … | … | … | … | ||||
第64行 | 512 | 513 | 514 | 515 | 516 | 517 | 518 | 519 |
第65行 | 520 | 521 | 522 | 523 | 524 | 525 | 526 | 527 |
… | … | … | … | … | … | … | … | … |
第96行 | 768 | 769 | 770 | 771 | 772 | 773 | 774 | 775 |
第97行 | 776 | 777 | 778 | 779 | 780 | 781 | 782 | 783 |
… | … | … | … | … | … | … | … | … |
第510行 | 4080 | 4081 | 4082 | 4083 | 4084 | 4085 | 4086 | 4087 |
第511行 | 4088 | 4089 | 4090 | 4091 | 4092 | 4093 | 4094 | 4095 |
当处理第一列数据时,该列数据在SRAM中的地址为连续地址0,1,2,3,…31,因为列像素数据每8个像素存储SRAM中同一行,一个时钟周期一次读取8个列像素数据。读取第一列像素0~7存在SRAM地址0~7中的数据,只需要1个时钟周期读取。读取一列32个像素数据共读取4行需要4个时钟周期。充分利用SRAM的位宽整取一行,8倍加快SRAM读取速度。
通过本发明实施例的技术方案,可以实现多倍(取决于SRAM一行存储单元所存像素个数)加速按列读取SRAM图形数据,在没有增加额外开销的情况下,只是改变存入方式,大大加快了图形数据的读取速度,通过加快图形数据读取速度,缩短了整体图形处理的时间,可有效应用于图形图像按行采样按列处理的应用中。
假设像素DATA为8bit(仅为示例,可以任意位宽),如果SRAM位宽:32-bit存4个像素,1次可取4个像素DATA,实现4倍加速,如果SRAM位宽:64-bit存8个像素,1次可取8个像素DATA,实现8倍加速。以此类推。
本发明实施例的技术方案可以应用在指纹识别芯片中,也可以应用在其他图形图像相关的处理中。既可以应用在硬件处理中,也可以应用在软件处理中。
本发明实施例提供了一种图形数据处理装置,该装置可以用于执行本发明实施例的图形数据处理方法。
图2是根据本发明实施例的数据处理装置的示意图,如图2所示,该装置包括:
采样单元10,用于按行采样获取图形像素数据,其中,图形的高为L个像素点,宽为C个像素点;
写入单元20,用于将图形像素数据写入到静态随机存储器(SRAM)中:SRAM共有L×C个像素存储单元,将图形像素数据的第Li行第Ci列存入静态随机存储器(SRAM)中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数。
读取与处理单元30,按列处理数据时,一个时钟周期读取静态随机存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理;
控制单元40,控制采样单元,存储单元,读取与处理单元运行。
该实施例采用采样单元10,用于按行采样获取图形像素数据,其中,图形的高为L个像素点,宽为C个像素点;写入单元20,用于将图形像素数据写入到静态随机存储器(SRAM)中:SRAM共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将图形像素数据的第Li行第Ci列存入静态随机存储器(SRAM)中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;读取与处理单元30,按列处理数据时,一个时钟周期读取静态随机存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理;控制单元40,控制采样单元,存储单元,读取与处理单元运行。
可选地,图形数据为待处理的指纹图形数据。
存储器可以是SRAM,也有可能在其他应用中根据需要采用DRAM,flash RAM等可读可写存储介质。
本发明实施例提供了一种图形数据处理控制器,所述图形数据处理控制器用于图形数据处理控制流程执行,其中,所述图形数据处理控制流程执行本专利所述的图形数据处理方法。
本发明实施例提供了一种设备,设备包括控制器、存储器及存储在存储器上并可在控制器上运行的程序,控制器执行程序时实现以下步骤:按行采样获取图形像素数据,其中,图形的高为L个像素点,宽为C个像素点;将图形像素数据写入到静态随机存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将图形像素数据的第Li行第Ci列存入静态随机存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;按列处理数据时,一个时钟周期读取静态随机存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理。本文中的设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品,当在数据处理设备上执行时,适于执行初始化有如下方法步骤的程序:按行采样获取图形像素数据,其中,图形的高为L个像素点,宽为C个像素点;将图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将图形像素数据的第Li行第Ci列存入静态随机存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;按列处理数据时,一个时钟周期读取静态随机存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (11)
1.一种数据处理方法,其特征在于,包括:
按行逐点采样获取图形像素数据,其中,所述图形的高为L个像素点,宽为C个像素点;
将所述图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将所述图形第Li行第Ci列的像素数据写入所述存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;
在需要按列处理图形数据的应用中,列处理数据时一个时钟周期读取存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理。
2.根据权利要求1所述的方法,其特征在于,所述图形数据为待处理的指纹图形数据。
3.根据权利要求1所述的方法,其特征在于,所述图形的高L和宽C均为2的幂。
4.根据权利要求1所述的方法,其特征在于,所述存储器的宽度为2N个像素存储单元,深度为L×C/2N行,其中,每个存储单元独立编址可单独读写,也可以一个时钟周期对一行整体读写。
5.根据权利要求1所述的方法,其特征在于,按列读取存储在所述存储器中的数据,得到列数据包括:
一个时钟周期读取所述存储器的一行2N个存储单元的2N个相邻连续的列像素数据。
6.一种数据处理装置,其特征在于,包括:
采样单元,用于按行逐点采样获取图形像素数据,其中,所述图形的高为L个像素点,宽为C个像素点;
写入单元,用于将所述图形像素数据写入到存储器中:存储器共有L×C个像素存储单元,按照每行宽度2N个像素存储单元,深度(L×C/2N)行构建,每个存储单元独立编址可单独读写,将所述图形第Li行第Ci列的像素数据写入所述存储器中地址为L×Ci+Li的存储单元,每列相邻连续像素数据在存储器中的存储地址也是连续相邻的,其中,N为正整数,L和C都是正整数;
读取与处理单元,按列处理数据时,一个时钟周期读取存储器一行2N个存储单元的2N个相邻连续的列像素数据进行处理;
控制单元,控制采样单元,写入单元,读取与处理单元运行。
7.根据权利要求6所述的装置,其特征在于,所述图形数据为待处理的指纹图形数据。
8.根据权利要求6所述的装置,其特征在于,所述图形的高L和宽C均为2的幂。
9.根据权利要求6所述的装置,其特征在于,所述存储器的宽度为2N个像素存储单元,深度为L×C/2N行。
10.一种存储介质,其特征在于,所述存储介质包括存储的程序,其中,在所述程序运行时控制所述存储介质所在设备执行权利要求1至5中任意一项所述的数据处理方法。
11.一种数据处理控制器,其特征在于,所述图形数据处理控制器用于图形数据处理控制流程执行,其中,所述图形数据处理控制流程执行权利要求1至5中任意一项所述的数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810597184.2A CN108961147B (zh) | 2018-06-11 | 2018-06-11 | 一种数据处理方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810597184.2A CN108961147B (zh) | 2018-06-11 | 2018-06-11 | 一种数据处理方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108961147A CN108961147A (zh) | 2018-12-07 |
CN108961147B true CN108961147B (zh) | 2022-12-13 |
Family
ID=64488146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810597184.2A Active CN108961147B (zh) | 2018-06-11 | 2018-06-11 | 一种数据处理方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108961147B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109658867A (zh) * | 2018-12-10 | 2019-04-19 | 北京欧徕德微电子技术有限公司 | 数据读写方法及其装置 |
WO2021016893A1 (zh) * | 2019-07-30 | 2021-02-04 | 深圳市大疆创新科技有限公司 | Dwt运算装置、方法、图像处理装置和可移动平台 |
CN110910312A (zh) * | 2019-11-21 | 2020-03-24 | 北京百度网讯科技有限公司 | 图像处理方法和装置、自动驾驶车辆、电子设备 |
CN112565652B (zh) * | 2020-11-25 | 2023-03-24 | 紫光展锐(重庆)科技有限公司 | 一种图像数据存储方法、存储设备及计算机可读存储介质 |
CN115951842A (zh) * | 2023-02-23 | 2023-04-11 | 摩尔线程智能科技(北京)有限责任公司 | 基于单路输入的数据处理装置、方法和计算机设备 |
CN116010299B (zh) * | 2023-03-29 | 2023-06-06 | 摩尔线程智能科技(北京)有限责任公司 | 一种数据处理方法、装置、设备及可读存储介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125432A (en) * | 1994-10-21 | 2000-09-26 | Mitsubishi Denki Kabushiki Kaisha | Image process apparatus having a storage device with a plurality of banks storing pixel data, and capable of precharging one bank while writing to another bank |
CN1476596A (zh) * | 2001-07-26 | 2004-02-18 | �ʼҷ����ֵ�������˾ | 包括允许存储数据的像素阵列的装置 |
CN1543210A (zh) * | 2003-04-28 | 2004-11-03 | ���ǵ�����ʽ���� | 图像数据处理系统及图像数据读取和写入方法 |
JP2007323260A (ja) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 画像メモリシステム |
CN101867808A (zh) * | 2009-04-15 | 2010-10-20 | 联咏科技股份有限公司 | 存取图像数据的方法及其相关装置 |
CN102023944A (zh) * | 2010-12-18 | 2011-04-20 | 浙江大学 | 一种存储器多模访问控制方法及其片上sram存储器控制系统 |
JP2011188050A (ja) * | 2010-03-05 | 2011-09-22 | Konica Minolta Business Technologies Inc | 画像処理方法、画像処理装置および画像形成装置 |
CN102263946A (zh) * | 2010-05-24 | 2011-11-30 | 英特尔公司 | 用于存储和获取像素数据的技术 |
CN105376582A (zh) * | 2015-11-17 | 2016-03-02 | 复旦大学 | 适用于hevc标准的基于sram的dct输入输出数据缓存方法 |
CN106201363A (zh) * | 2016-07-26 | 2016-12-07 | 四川大学 | 视频流像素级数据随机实时访问的存储器及存储方法 |
-
2018
- 2018-06-11 CN CN201810597184.2A patent/CN108961147B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125432A (en) * | 1994-10-21 | 2000-09-26 | Mitsubishi Denki Kabushiki Kaisha | Image process apparatus having a storage device with a plurality of banks storing pixel data, and capable of precharging one bank while writing to another bank |
CN1476596A (zh) * | 2001-07-26 | 2004-02-18 | �ʼҷ����ֵ�������˾ | 包括允许存储数据的像素阵列的装置 |
CN1543210A (zh) * | 2003-04-28 | 2004-11-03 | ���ǵ�����ʽ���� | 图像数据处理系统及图像数据读取和写入方法 |
JP2007323260A (ja) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 画像メモリシステム |
CN101867808A (zh) * | 2009-04-15 | 2010-10-20 | 联咏科技股份有限公司 | 存取图像数据的方法及其相关装置 |
JP2011188050A (ja) * | 2010-03-05 | 2011-09-22 | Konica Minolta Business Technologies Inc | 画像処理方法、画像処理装置および画像形成装置 |
CN102263946A (zh) * | 2010-05-24 | 2011-11-30 | 英特尔公司 | 用于存储和获取像素数据的技术 |
CN102023944A (zh) * | 2010-12-18 | 2011-04-20 | 浙江大学 | 一种存储器多模访问控制方法及其片上sram存储器控制系统 |
CN105376582A (zh) * | 2015-11-17 | 2016-03-02 | 复旦大学 | 适用于hevc标准的基于sram的dct输入输出数据缓存方法 |
CN106201363A (zh) * | 2016-07-26 | 2016-12-07 | 四川大学 | 视频流像素级数据随机实时访问的存储器及存储方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108961147A (zh) | 2018-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108961147B (zh) | 一种数据处理方法和装置 | |
CN109919311B (zh) | 生成指令序列的方法、执行神经网络运算的方法和装置 | |
US20140359225A1 (en) | Multi-core processor and multi-core processor system | |
CN109597647B (zh) | 数据处理方法及设备 | |
CN107622020B (zh) | 一种数据存储方法、访问方法及装置 | |
CN114185818B (zh) | 基于扩展页表的gpu访存自适应优化方法及装置 | |
CN110096450B (zh) | 多粒度并行存储系统及存储器 | |
CN111324461B (zh) | 内存分配方法、装置、计算机设备和存储介质 | |
CN108959118B (zh) | 一种数据写入的方法及装置 | |
WO2020103883A1 (zh) | 执行矩阵乘法运算的方法、电路及soc | |
CN115035128A (zh) | 基于fpga的图像重叠滑窗分割方法及系统 | |
CN111310115A (zh) | 数据处理方法、装置及芯片、电子设备、存储介质 | |
CN111553847B (zh) | 图像处理方法及装置 | |
CN117473949A (zh) | 表单动态布局方法及系统 | |
US20220188380A1 (en) | Data processing method and apparatus applied to graphics processing unit, and electronic device | |
CN115034950A (zh) | 线程构造方法及其装置 | |
CN106991058B (zh) | 预取文件处理方法及装置 | |
CN113052291B (zh) | 数据处理方法和装置 | |
CN113052292B (zh) | 卷积神经网络技术方法、装置及计算机可读存储介质 | |
CN112463213B (zh) | 更新、读取统计值的方法和装置 | |
CN112835867A (zh) | 一种数据预处理方法及装置 | |
CN109582938B (zh) | 报表生成方法和装置 | |
CN101556556B (zh) | 一种数据存储方法及装置 | |
CN106649136B (zh) | 一种数据存储方法和存储装置 | |
TWI677853B (zh) | 一種資料處理方法和執行該方法的儲存媒體、資料處理控制器及裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |