CN101867808A - 存取图像数据的方法及其相关装置 - Google Patents

Abstract

存取一图像数据的方法，该图像数据包含有多个行列排列的像素数据，且每一特定数量列的像素数据为一像素群组，该方法包含有将该图像数据逐列依序写入一N线图像数据缓存器；以及以一区块列形式读出该像素群组的像素数据，供图像压缩处理用。

Description

存取图像数据的方法及其相关装置

技术领域

本发明涉及一种提供一种存取一图像数据的方法及相关装置，尤指一种将一YUV格式图像数据转换成一区块基础图像数据的方法及相关装置。

背景技术

随着多媒体科技的发展与进步，日常生活中随处可见数字图像的应用。透过因特网或是随身储存装置的传递，使用者可随时随地交换各种图像数据。因此，日益庞大的图像数据，势必要经过适当地压缩处理，才可方便地保存、传输。举例来说，如联合图像专家组(Joint Photographic Coding Expert Group，JPEG)图像压缩技术即经常应用在图像的编译码、传送、储存或播放等相关应用上。然而，JPEG是一种以区块(Block)为基础的图像压缩技术，用来撷取图像数据的图像传感器是采用线扫描为基础的光栅扫描(raster scan)方式输出图像数据。因此，于执行图像压缩前，必须先将线扫描基础的图像数据转换为符合压缩格式的区块图像数据，以便于后续处理。

请参考图1(a)，图1(a)为习知一图像压缩处理系统10的示意图。图像压缩处理系统10包含有一图像撷取单元102、一图像处理单元104、一图像存取单元106及一图像压缩单元108。一般来说，图像撷取单元102通常由一电荷耦合装置(CCD)图像传感器或一互补式金属氧化物半导体(CMOS)图像传感器来实现。图像撷取单元102撷取一原始图像数据S_RAW后，图像处理单元104会将原始图像数据S_RAW转换为YUV格式图像数据S_YUV，再透过图像存取单元106来将以线扫描基础编排的YUV格式图像数据S_YUV转换成区块基础的可压缩格式图像数据S_block，以提供图像压缩单元108进行图像压缩处理程序。

因此，请参考图1(b)，图1(b)为习知一图像格式转换的示意图。如图1(b)所示，在图1(a)中的图像处理单元104会将一1024×768个像素的原始图像数据S_RAW经内插分色处理取得每一像素的RGB三原色的分量数据后，再转换成YUV格式图像数据，其中Y图像分量表示图像像素亮度(luminance)，U及V图像分量表示图像像素色度(chrominance)。YUV格式图像数据依YUV422的取样方式转换为一YUV422格式图像数据S_YUV，接着，由图像存取单元106将线扫描基础的YUV格式图像数据S_YUV转换成区块基础的可压缩格式图像数据S_block。以YUV422压缩格式为例，可依序取得Y₁、Y₂、U₁、V₁等4个8×8区块所组成的最小编码单元(Minimum Coded Unit，MCU)来进行JPEG压缩处理。

为了将线扫描的YUV格式图像数据S_YUV转换成区块扫描编排的图像数据S_block，美国专利公开案第2008-024593号中揭露使用两个缓冲器架构，请参考图2，图2为习知一A/B缓冲器20的示意图。A/B缓冲器20包含有一A缓冲器202、一B缓冲器204、一写入地址控制器206、一读出地址控制器208、一第一开关210及一第二开关212。其中A缓冲器202及B缓冲器204各为16线的缓冲器。通常A缓冲器202及B缓冲器204藉由第一开关210控制YUV格式图像数据S_YUV写入A缓冲器202或B缓冲器204，且藉由第二开关212控制由A缓冲器202或B缓冲器204读出区块图像数据S_block。写入地址控制器206或读出地址控制器208可根据一时钟信号CLK、一垂直同步信号V_SYNC及一水平同步信号H_SYNC来写入或读出的缓冲器中的图像数据。而当YUV格式图像数据写入A缓冲器202时，由B缓冲器204读出区块图像数据；反之亦然。然而，使用这种架构必须等到16线的图像数据自缓冲器读出后，才可继续将数据写入，如此一来，除了需耗费很高的存储器成本，也浪费了过多的等待时间。此外，美国专利公开案第2007-0098272号中揭露一种使用8线存储器阵列，藉由对写入及读出存储器阵列等动作设定指针(pointer)，再搭配查表方式，来管理写入及读出次序，以达转换成区块的目的，然而，虽只需一半的存储器容量，但额外的指针储存及查表、逻辑处理等动作，亦耗费过多的记忆装置以及系统处理资源，因此，需有一能提供实时压缩处理并节省硬件成本的方法，以解决上述问题。

发明内容

因此，本发明主要在于提供一种存取一图像数据的方法及相关装置。

本发明揭露一种存取一图像数据的方法，该图像数据包含有多个行列排列的像素数据，且每一特定数量的列像素数据为一像素群组，该方法包含有将该图像数据逐列依序写入一N线图像数据缓存器；以及以一区块列形式读出该像素群组的像素数据，供图像压缩处理用。

本发明另揭露一种图像数据存取装置，用以将一图像数据转换成一可压缩格式的图像数据，其中该图像数据包含有多个行列排列的像素数据，每一特定数量的列像素数据为一像素群组，该装置包含有一N线图像数据缓存器、一写入地址产生器、一读出地址产生器、一第一时钟产生器及一控制单元。该N线图像数据缓存器，用来储存该图像数据。该写入地址产生器，用来根据该图像数据，产生该N线图像数据缓存器的一写入地址。该读出地址产生器，用来根据每一像素群组，产生该N线图像数据缓存器的一读出地址。该第一时钟产生器，耦接于该N线图像数据缓存器、该写入地址产生器及该读出地址产生器，用来产生一第一写入时钟及一第一读取时钟。该控制单元，耦接于该写入地址产生器、该读出地址产生器、该第一时钟产生器及该N线图像数据缓存器，用来根据一图像初始信号、该第一写入时钟、该第一读取时钟、该写入地址、该读出地址来控制该N线图像数据缓存器写入或读出该图像数据。其中该控制单元根据该图像初始信号、该第一写入时钟及该写入地址控制该图像数据逐列依序写入该N线图像数据缓存器，且该控制单元根据该图像初始信号、该第一读取时钟及该读出地址，控制将该像素群组的像素数据以一区块列形式读出，并传送至一图像压缩单元，以供图像压缩处理用。

附图说明

图1(a)为习知一图像压缩处理系统的示意图。

图1(b)为习知一图像格式转换的示意图。

图2为习知一A/B缓冲器的示意图。

图3为本发明实施例一流程的示意图。

图4为本发明实施例图像数据写入一12线图像数据缓存器的示意图。

图5至图7为本发明实施例读出区块图像数据的示意图。

图8为本发明实施例使用一12线图像数据缓存器处理YUV格式图像数据的配置示意图。

图9为本发明实施例一图像数据存取装置的示意图。

图10为本发明实施例一写入地址产生器的示意图。

图11为本发明实施例一读出地址产生器的示意图。

图12为本发明实施例一图像数据存取装置的示意图。

【主要组件符号说明】

10     图像压缩处理系统

102    图像撷取单元

104    图像处理单元

106    图像存取单元

108    图像压缩单元

202    A缓冲器

204    B缓冲器

206    写入地址控制器

208    读出地址控制器

210    第一开关

212    第二开关

30     流程

302、304、306、308    步骤

90、1200     图像数据存取装置

902、1202    N线图像数据缓存器

904、1204    写入地址产生器

906、1206    读出地址产生器

908、1208    第一时钟产生器

910、1210    控制单元

912、1224    图像压缩单元

1002    水平写入地址产生器

1004    垂直写入地址产生器

1006、1106    模数运算转换单元

1008    N线图像数据缓存器写入地址产生器

1102    水平读出地址产生器

1104    垂直读出地址产生器

1108    N线图像数据缓存器读出地址产生器

1212    第一缓存器

1214    第二缓存器

1216    第二时钟产生器

1218    第三时钟产生器

1220    仲裁器

1222    存取控制单元

具体实施方式

请参考图3，图3为本发明实施例一流程30的示意图。流程30用来存取一图像数据S。其中图像数据S包含有H×V个行列排列的像素数据，且每一特定数量W列像素数据为一像素群组。流程30包含以下步骤：

步骤302：开始。

步骤304：将图像数据S逐列依序写入一N线图像数据缓存器。

步骤306：以一区块列形式读出该像素群组的像素数据，供图像压缩处理用。

步骤308：结束。

根据流程30，本发明实施例将图像数据S逐列依序写入一N线图像数据缓存器，并于该每一像素群组的像素数据开始写入该N线图像数据缓存器后，开始以一区块列形式读出每一像素群组的像素数据，供图像压缩处理用。简单的说，本发明实施例透过N线图像数据缓存器，可将图像数据S持续不断地写入N线图像数据缓存器，不需如现有技术必须等待上一个写入的像素群组被全部读出后，才能继续执行写入图像数据S的程序，并且只需使用一个缓存器的架构，即可完成实时处理程序，如此一来，将有效提升处理效率并降低成本。

另一方面，上述的N线图像数据缓存器较佳地可为一H×N像素大小的缓存器阵列。并且，N线图像数据缓存器的列数N大小可为9至15中的其中一个。换句话说，N线图像数据缓存器可设为9线至15线模式中的任一种，如此一来，在固定缓存器容量的情况下，可处理16/15倍至16/9倍的图像数据，相较于现有技术，能处理更宽的图像数据宽度。

此外，在步骤304中，图像数据S的每一列像素数据较佳地可依序写入N线图像数据缓存器中的一对应列，其中该对应列的列数为该列像素数据的列数经以N为底的模数运算后的一结果。此外，在步骤306中，可沿N线图像数据缓存器的列方向，以8×8区块为单位循序读出像素群组的像素数据，并且每一8×8区块中的像素数据是以逐列依序方式读出。

特别注意的是，流程30为本发明的实施例，本领域具通常知识者当可据以做不同的变化。上述的特定数量W较佳地为8，但不限于此，以后续图像压缩技术所需为准。图像数据S较佳地可为一YUV422格式图像数据或一YUV422格式图像数据的一Y图像分量数据、一U图像分量数据或一V图像分量数据。上述所读出的区块形式像素数据可提供予任一种以区块为基础的图像压缩技术使用，例如，JPEG、动态联合图像专家组(MPEG)、H.263或向量量化编码(VQ-coder)等图像压缩技术。较佳地，提供一JPEG图像压缩处理用。此外，在步骤306中，于该每一像素群组的像素数据开始写入该N线图像数据缓存器后，即可开始以该区块列形式读出该每一像素群组的像素数据。在此情况下，只需要确保储存于该N线图像数据缓存器中的像素数据，不会在被读取前就先被后续的像素数据覆盖即可。换句话说，该像素群组中的每一像素数据，均会先被读取出来，之后该像素数据才会被后续的其它像素数据取代。而这样的机制对于此领域具有通常知识者应不难实现，举例来说，若读取的速度大于写入的速度，且于一特定时间点开始读取数据，基本上便可确保储存于该N线图像数据缓存器的像素数据不会于被读取前遗失，于本发明的一实施例中，本发明可设定为：于每一像素群组的最末列写入N线图像数据缓存器时，开始以区块列形式读出该每一像素群组的像素数据，并于之后的(N-7)个列写入时间内读出该像素群组的所有像素数据，其中所谓列写入时间为图像数据S依序写入N线图像数据缓存器的一对应列所需的时间长短；如此一来，只需读取的速率与写入的速率适当地搭配，便可正确地执行数据读取与写入操作。

进一步地说明本发明实施例的运作方式，首先，以N＝12为例，即使用一12线图像数据缓存器来说明将线基础形式的图像数据S转换为区块形式的图像数据S_block。假设图像数据S为一YUV422格式的Y分量图像数据，具有1024×768个行列排列的像素数据，且每8列像素数据为一像素群组，而12线图像数据缓存器为一1024×12像素大小的缓存器阵列。请参考图4，图4为本发明实施例图像数据S写入12线图像数据缓存器的示意图。如图4所示，图像数据S逐列依序地被写入12线图像数据缓存器。接着，请参考图5至图7，图5至图7为本发明实施例读出区块图像数据的示意图。如图5所示，当第1个像素群组(图像数据S的第1列至第8列的像素数据)的最后一列(即图像数据S的第8列)开始写入12线图像数据缓存器时，随即开始沿一第一方向500以8×8区块为单位的方式循序读出第1个像素群组的像素数据，亦即从区块B₁开始，接着为区块B₂，以此方式将像素群组(即图像数据S的第1列至第8列的像素数据)的所有像素数据读出。而在每一8×8区块中的像素数据是一列一列地自左到右(即沿第一方向500)依序读出。在进行读出程序时，后续的图像数据S仍持续地写入12线图像数据缓存器，且于图像数据S写完12线图像数据缓存器的最后一列前，前述读出第1个像素群组的像素的处理程序会先完成。换句话说，会于(12-7＝5)个列写入时间内完成读出程序，以避免数据溢出，其中列写入时间即为将图像数据S依序写入12线图像数据缓存器的一对应列所需的时间长短。因此，当图像数据S写入至12线图像数据缓存器的最末列后，可以再从12线图像数据缓存器的第一列开始写入。如图6所示，于读出第1个像素群组的同时，第2个像素群组的前4列像素数据即已写入至12线图像数据缓存器的第9至12列，所以，再等待((8-(12-7))＝3)个列写入时间后，即可开始读出第2个群组的像素数据。如图7所示，当第2个像素群组(图像数据S的第9列至第16列的像素数据)的最后一列(即图像数据S的第16列)开始写入12线图像数据缓存器时，随即开始沿第一方向500以8×8区块为单位的方式循序读出第2个像素群组的像素数据。以此类推，结合U分量图像数据及V分量图像数据，可将图像数据S由线扫描格式转换为区块基础的图像数据，以提供JPEG图像压缩处理用。请参考图8，图8为本发明实施例使用12线图像数据缓存器处理YUV格式图像数据的配置示意图。如图8所示，分别为使用12线图像数据缓存器处理一H×V的YUV422格式及一H×V的YUV444格式的配置示意图。

关于流程30的实现，请参考图9，图9为本发明实施例一图像数据存取装置90的示意图。图像数据存取装置90用来将一图像数据S转换成一可压缩格式的图像数据S_block，其中图像数据S包含有多个行列排列的像素数据，每一特定数量的列像素数据为一像素群组。图像数据存取装置90包含有一N线图像数据缓存器902、一写入地址产生器904、一读出地址产生器906、一第一时钟产生器908及一控制单元910。N线图像数据缓存器902用来储存图像数据S。写入地址产生器904用来根据图像数据S，产生N线图像数据缓存器902的一写入地址ADDR_W。读出地址产生器906用来根据每一像素群组，产生N线图像数据缓存器902的一读出地址ADDR_R。第一时钟产生器908耦接于N线图像数据缓存器902、写入地址产生器904及读出地址产生器906，用来产生一第一写入时钟CLK1_W及一第一读取时钟CLK1_R。控制单元910耦接于写入地址产生器904、读出地址产生器906、第一时钟产生器908及N线图像数据缓存器902，用来根据一图像初始信号S_sync、第一写入时钟CLK1_W、读取时钟CLK1_R、写入地址ADDR_W、读出地址ADDR_R来控制N线图像数据缓存器902写入或读出图像数据S。其中，图像初始信号S_sync是用来指示图像数据S的起始处。控制单元910会根据图像初始信号S_sync、第一写入时钟CLK1_W及写入地址ADDR_W控制图像数据S逐列依序写入N线图像数据缓存器902，且控制单元910根据图像初始信号S_sync、第一读取时钟CLK1_R及读出地址ADDR_R，控制将像素群组的像素数据以一区块列形式读出，并传送至一图像压缩单元912，以供图像压缩处理用。较佳地，图像数据S包含有H×V个行列排列的像素数据，该特定数量为8，以及N线图像数据缓存器902为一H×N像素大小的双端口存储器阵列。

进一步说明，控制单元910根据图像初始信号S_sync、第一写入时钟CLK1_W及写入地址ADDR_W，控制图像数据S的每一列像素数据依序写入N线图像数据缓存器902中的一对应列，其中该对应列的列数为该列像素数据的列数经模数运算后的一结果，而写入地址ADDR_W由写入地址产生器904产生。请参考图10，图10为本发明实施例一写入地址产生器904的示意图。写入地址产生器904包含有一垂直写入地址产生器1002、一水平写入地址产生器1004、一模数运算转换单元1006及一N线图像数据缓存器写入地址产生器1008。垂直写入地址产生器1002用来根据一图像初始信号S_sync及一线同步信号S_{sync_N}，产生一垂直写入地址VADDR_W。其中，垂直写入地址VADDR_W＝1～V、图像初始信号S_sync用来指示每一图像数据S的起始处以及线同步信号S_{sync_N}用来指示图像数据S的每一列像素数据的起始处。在此情况下，根据线同步信号S_{sync_N}，垂直写入地址VADDR_W可自1至V依序产生后。等待图像初始信号S_sync指示下一个图像数据S，再重新开始根据线同步信号S_{sync_N}依序产生。模数运算转换单元1006用来将垂直写入地址VADDR_W经以N为底的模数运算处理后，产生N线图像数据缓存器902的一列写入地址RADDR_W，亦即取以N为底的模数运算的结果为列写入地址RADDR_W。水平写入地址产生器1004用来根据线同步信号S_{sync_N}及第一写入时钟CLK1_W，产生一水平写入地址HADDR_W。其中，水平写入地址HADDR_W＝1～H。在此情况下，根据第一写入时钟CLK1_W，水平写入地址HADDR_W可自1至H依序产生后，等待线同步信号S_{sync_N}指示下一列图像数据的起始，再继续根据第一写入时钟CLK1_W，依序产生下一列水平写入地址HADDR_W。N线图像数据缓存器写入地址产生器1008用来根据水平写入地址HADDR_W及列写入地址RADDR_W，产生写入地址ADDR_W，并传送至控制单元910。其中，写入地址ADDR_W可为列写入地址RADDR_W与图像宽度H相乘后，再加上水平写入地址HADDR_W的值。较佳地，垂直写入地址VADDR_W是自1至V依序递增产生，且每一垂直写入地址VADDR_W是于水平写入地址HADDR_W产生自1至H依序递增地址后再依序递增1。

进一步地，控制单元910会根据第一读取时钟CLK1_R及读出地址ADDR_R，控制像素群组的像素数据沿一N线图像数据缓存器902的列阵列方向，以8×8区块为单位循序读出。因此，控制单元910于每一像素群组开始写入该N线图像数据缓存器后，会传送一起始信号S_ready至读出地址产生器906。请参考图11，图11为本发明实施例一读出地址产生器906的示意图。读出地址ADDR_R由读出地址产生器906产生，读出地址产生器906包含有一垂直读出地址产生器1102、一水平读出地址产生器1104、一模数运算转换单元1106及一N线图像数据缓存器读出地址产生器1108。垂直读出地址产生器1102用来根据第一读取时钟CLK1_R、起始信号S_ready及图像初始信号S_sync，产生一垂直读出地址VADDR_R。其中，垂直读出地址VADDR_R＝1～V、起始信号S_ready用来指示开始执行产生读出地址以及图像初始信号S_sync用来指示每一图像数据S的起始处。模数运算转换单元1106用来将垂直读出地址VADDR_R经以N为底的运算处理后，产生N线图像数据缓存器902的一列读出地址RADDR_R，亦即取以N为底的模数运算后的结果为列写入地址RADDR_R。水平读出地址产生器1104用来根据起始信号S_ready、图像初始信号S_sync及第一读取时钟CLK1_R，产生一水平读出地址HADDR_R，其中水平读出地址HADDR_R＝1～H。N线图像数据缓存器读出地址产生器1108用来根据水平读出地址HADDR_R及列读出地址RADDR_R，产生读出地址ADDR_R，并传送至控制单元910。其中，读出地址ADDR_R可为列读出地址RADDR_R与图像宽度H相乘后，再加上水平读出地址HADDR_R的值。较佳地，于收到起始信号S_ready后，根据图像初始信号S_sync，读出地址ADDR_R可沿N线图像数据缓存器902的列阵列方向，以8×8区块为单位循序产生该像素群组的各像素数据地址；而读出地址ADDR_R于每一8×8区块中，可沿垂直于列阵列的方向，以逐列方式产生，且每一列沿该第一方向逐行产生。接着，并等待起始信号S_ready指示开始产生下一个像素群组数据的读出地址。

除此之外，若N线图像数据缓存器902以一H×N像素大小的单端口存储器阵列来实现时。请参考图12，图12为本发明实施例一图像数据存取装置1200的示意图。值得注意的是，由于图9的图像数据存取装置90与图12的图像数据存取装置1200中具有相同名称的组件具有类似的运作方式与功能，因此为求说明书内容简洁起见，详细说明便在此省略，该些组件的连结关系如图12所示，在此不再赘述。图像数据存取装置1200包含有一N线图像数据缓存器1202、一写入地址产生器1204、一读出地址产生器1206、一第一时钟产生器1208、一控制单元1210、一第一缓存器1212、一第二缓存器1214、一第二时钟产生器1216及一第三时钟产生器1218。控制单元1210包含有一仲裁器1220及一存取控制单元1222。仲裁器1220耦接于写入地址产生器1204、读出地址产生器1206、第一时钟产生器1208及N线图像数据缓存器1202，用来根据写入地址ADDR_W、读出地址ADDR_R及第一时钟CLK1，切换N线图像数据缓存器1202的地址总线至写入或读出状态，以控制N线图像数据缓存器1202存取图像数据S。存取控制单元1222耦接于仲裁器1220、写入地址产生器1204、读出地址产生器1206、第一时钟产生器1208、第二时钟产生器1216及第三时钟产生器1218，用来根据一图像初始信号S_sync来控制仲裁器1220切换N线图像数据缓存器1202的地址总线状态以及控制第一时钟产生器1208、第二时钟产生器1216与第三时钟产生器1218的时钟。其中，存取控制单元1222用来通知仲裁器1220切换N线图像数据缓存器1202的地址总线至写入状态，以将图像数据S逐列依序写入N线图像数据缓存器1202，且存取控制单元1222通知仲裁器1220切换N线图像数据缓存器1202至读出状态，并将像素群组的像素数据以一区块列形式读出，并传送至一图像压缩单元1224，以供图像压缩处理用。第一缓存器1212耦接于N线图像数据缓存器1202，用来缓存图像数据S。第二缓存器1214耦接于N线图像数据缓存器1202与图像压缩单元1224，用来缓存由N线图像数据缓存器1202读出的图像数据S_block。第二时钟产生器1216耦接于第一缓存器1212及存取控制单元1222，用来产生一第二时钟CLK2。第三时钟产生器1218耦接于第二缓存器1214及存取控制单元1222，用来产生一第三时钟CLK3。

在图像数据存取装置1200中，由于N线图像数据缓存器1202为一H×N像素大小的单端口存储器阵列，一般来说，单端口存储器阵列于运作时同一时间只作写入或是读出的处理。因此，相较于图像数据存取装置90，增加第一缓存器1212，第二缓存器1214、第二时钟产生器1216及第三时钟产生器1218。当仲裁器1220将N线图像数据缓存器1202切换至读出状态时，第一缓存器1212根据第二时钟CLK2缓存该图像数据。当仲裁器1220将N线图像数据缓存器1202切换至写入状态时，第二缓存器1214根据第三时钟CLK将所读出的图像数据S_block输入图像压缩处理单元1224。因此，对于第一缓存器1212而言，其读出动作依据第一时钟CLK1，而写入动作依据第二时钟CLK2。对于第二缓存器1214而言，其读出动作依据第三时钟CLK3，而写入动作依据第一时钟CLK1。因此，为了实现流程30，可以藉由存取控制单元1222控制第二缓存器1214、第二时钟产生器1216及第三时钟产生器1218的时钟，来调整处理速度，以满足流程30的步骤，举例来说，为避免第二缓存器1214来不及将区块数据读出，可以提高第三时钟CLK3的时钟，以加快读出动作，避免数据溢位；同样地，亦可调降第二时钟CLK2来控制数据写入的动作，来避免上述问题。较佳地，N线图像数据缓存器1202的频宽为图像数据的两倍，而第二缓存器1214的总线宽度与N线图像数据缓存器1202相同。

特别注意的是，图像数据存取装置90及图像数据存取装置1200为本发明的实施例，本领域具通常知识者当可据以做不同的变化。举例来说，控制单元910可于每一像素群组开始写入N线图像数据缓存器902后，传送起始信号S_ready至读出地址产生器906，以开始产生读出地址ADDR_R，来进行读出程序。并且，控制单元910可控制第一时钟产生器908改变第一写入时钟CLK1_W及第一读取时钟CLK1_R的时钟，以于N线图像数据缓存器902中储存该像素群组的尚未读出像素数据部分被写入其它像素群组的像素数据前，能将该像素群组的所有像素数据读取完成。换句话说，控制单元910可于每一像素群组开始写入N线图像数据缓存器902后的任一时间传送出起始信号S_ready，只要能适当地调整第一写入时钟CLK_W及读取时钟CLK_R，以确保储存于N线图像数据缓存器902中的该像素群组的任一像素数据，不会在被读取前就先被后续的像素数据覆盖，而能被完全读取完成即可。举例来说，可于每一像素群组的最末列写入N线图像数据缓存器902时，开始以区块列形式读出该每一像素群组的像素数据；相对地，可于(N-7)个列写入时间内读出该像素群组的所有像素数据，但不以此为限。较佳地，图像数据S包含有H×V个行列排列的像素数据；特定数量W为8；N线图像数据缓存器902及1202的列数N大小皆为介于9至15的其中一个。另外，图像数据S可为一YUV422格式图像数据或一YUV422格式图像数据的一Y图像分量数据、一U图像分量数据或一V图像分量数据。

综上所述，本发明实施例使用N线图像数据缓存器，可将图像数据S持续不断地写入N线图像数据缓存器，不需如现有技术必须等待前次写入像素数据被全部读出后，才能继续执行写入图像数据S的程序，并且只需使用一个缓存器的架构，即可完成实时处理程序，可有效提升处理效率并降低成本。更重要的是，可以弹性使用9线至15线图像数据缓存器中的任一种，如此一来，在固定缓存器容量的情况下，将可处理16/15倍至16/9倍的图像数据，而能处理更宽的图像数据宽度。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (40)

1.一种存取一图像数据的方法，该图像数据包含有多个行列排列的像素数据，且每一特定数量列的像素数据为一像素群组，该方法包含有：

将该图像数据逐列依序写入一N线图像数据缓存器；以及

以一区块列形式读出该每一像素群组的像素数据，供图像压缩处理用。

2.如权利要求1所述的方法，其中该特定数量为8。

3.如权利要求1所述的方法，其中该图像数据包含有H×V个行列排列的像素数据。

4.如权利要求3所述的方法，其中该N线图像数据缓存器为一H×N像素大小的缓存器数组。

5.如权利要求4所述的方法，其中该N线图像数据缓存器的列数N大小为9至15中的其中一个。

6.如权利要求1所述的方法，其中将该图像数据逐列依序写入该N线图像数据缓存器的步骤，是将该图像数据的每一列像素数据依序写入该N线图像数据缓存器中的一对应列，其中该对应列的列数为该列像素数据的列数经以N为底的模数运算后的一结果。

7.如权利要求1所述的方法，其中以该区块列形式读出该像素群组的像素数据的步骤，是沿一第一方向以8×8区块为单位循序读出该像素群组的像素数据。

8.如权利要求7所述的方法，其中是逐列依序读出每一8×8区块的像素数据。

9.如权利要求1所述的方法，其中以该区块列形式读出该像素群组的像素数据的步骤包含有：

于该每一像素群组的像素数据开始写入该N线图像数据缓存器后，开始以该区块列形式读出该每一像素群组的像素数据。

10.如权利要求9所述的方法，其中以该区块列形式读出该像素群组的像素数据的步骤包含有：

于该每一像素群组的最末列写入该N线图像数据缓存器时，开始以该区块列形式读出该每一像素群组的像素数据。

11.如权利要求1所述的方法，其中以该区块列形式读出该像素群组的像素数据的步骤包含有：

于该像素群组的任一像素数据尚未被其它的像素数据覆盖前，以该区块列形式读出该像素群组的像素数据。

12.如权利要求1所述的方法，其中该图像数据为一YUV422格式图像数据的一Y图像分量数据、一U图像分量数据或一V图像分量数据。

13.如权利要求1所述的方法，其中该图像数据为一YUV444格式图像数据的一Y图像分量数据、一U图像分量数据或一V图像分量数据。

14.如权利要求1所述的方法，其中所读出的区块形式像素数据是提供JPEG图像压缩处理用。

15.一种图像数据存取装置，用以将一图像数据转换成一可压缩格式的图像数据，其中该图像数据包含有多个行列排列的像素数据，每一特定数量的列像素数据为一像素群组，该装置包含有：

一N线图像数据缓存器，用来储存该图像数据；

一写入地址产生器，用来根据该图像数据，产生该N线图像数据缓存器的一写入地址；

一读出地址产生器，用来根据每一像素群组，产生该N线图像数据缓存器的一读出地址；

一第一时钟产生器，耦接于该N线图像数据缓存器、该写入地址产生器及该读出地址产生器，用来产生一第一写入时钟及一第一读取时钟；以及

一控制单元，耦接于该写入地址产生器、该读出地址产生器、该第一时钟产生器及该N线图像数据缓存器，用来根据一图像初始信号、该第一写入时钟、该第一读取时钟、该写入地址及该读出地址来控制该N线图像数据缓存器写入或读出该图像数据；

其中，该控制单元根据该图像初始信号、该第一写入时钟及该写入地址控制该图像数据逐列依序写入该N线图像数据缓存器，且该控制单元根据该图像初始信号、该第一读取时钟及该读出地址，控制将该每一像素群组的像素数据以一区块列形式读出，并传送至一图像压缩单元，以供图像压缩处理用。

16.如权利要求15所述的图像数据存取装置，其中该特定数量为8。

17.如权利要求15所述的图像数据存取装置，其中该图像数据包含有H×V个行列排列的像素数据。

18.如权利要求17所述的图像数据存取装置，其中N线图像数据缓存器是一H×N像素大小的存储器阵列。

19.如权利要求18所述的图像数据存取装置，其中该N线图像数据缓存器的列数N大小介于9至15的其中一个。

20.如权利要求18所述的图像数据存取装置，其中该存储器阵列为一双端口存储器阵列。

21.如权利要求18所述的图像数据存取装置，其中该存储器阵列为一单端口存储器阵列。

22.如权利要求21所述的图像数据存取装置，其另包含：

一第一缓存器，耦接于该N线图像数据缓存器，用来缓存该图像数据；

一第二缓存器，耦接于该N线图像数据缓存器与该图像压缩单元，用来缓存由该N线图像数据缓存器读出的该图像数据；

一第二时钟产生器，耦接于该第一缓存器，用来产生一第二时钟；以及

一第三时钟产生器，耦接于该第二缓存器，用来产生一第三时钟。

23.如权利要求22所述的图像数据存取装置，其中该控制单元包含：

一仲裁器，耦接于该写入地址产生器、该读出地址产生器、该第一时钟产生器及该N线图像数据缓存器，用来根据该写入地址、该读出地址及该第一写入时钟及该第一读取时钟，切换该N线图像数据缓存器的地址总线至写入或读出状态，以控制该N线图像数据缓存器存取该图像数据；以及

一存取控制单元，耦接于该仲裁器、该写入地址产生器、该读出地址产生器、该第一时钟产生器、第二时钟产生器及第三时钟产生器，用来根据一图像初始信号来控制该仲裁器切换该N线图像数据缓存器的地址总线状态以及控制该第一时钟产生器、第二时钟产生器与第三时钟产生器的时钟；

其中，该存取控制单元根据该图像初始信号通知该仲裁器切换该N线图像数据缓存器的地址总线至写入状态，以将该图像数据逐列依序写入该N线图像数据缓存器，且该存取控制单元通知该仲裁器切换该N线图像数据缓存器至读出状态并将该像素群组的像素数据以一区块列形式读出。

24.如权利要求23所述的图像数据存取装置，其中当该仲裁器将该N线图像数据缓存器切换至读出状态时，该第一缓存器根据该第二时钟缓存该图像数据。

25.如权利要求23所述的图像数据存取装置，其中当该仲裁器将该N线图像数据缓存器切换至写入状态时，该第二缓存器根据该第三时钟将所读出的该图像数据传送至一图像压缩处理单元。

26.如权利要求23所述的图像数据存取装置，其中当一像素群组的最末列写入该N线图像数据缓存器时，该存取控制单元通知该仲裁器切换该N线图像数据缓存器至读出状态并于一特定时间内将该像素群组的像素数据以一区块列形式读出。

27.如权利要求26所述的图像数据存取装置，其中该像素群组的像素数据沿一第一方向以8×8区块为单位循序读出，该特定时间为(N-7)个列写入时间，其中列写入时间为将该图像数据依序写入该N线图像数据缓存器的一对应列所需时间。

28.如权利要求15所述的图像数据存取装置，其中该控制单元是根据该图像初始信号、该第一写入时钟及该写入地址，控制该图像数据的每一列像素数据依序写入该N线图像数据缓存器中的一对应列，其中该对应列的列数为该列像素数据的列数经模N运算后的一结果。

29.如权利要求28所述的图像数据存取装置，其中该写入地址产生器包含有：

一水平写入地址产生器，用来根据一线同步信号及该第一写入时钟，产生一水平写入地址；

一垂直写入地址产生器，用来根据该图像初始信号及该线同步信号，产生一垂直写入地址；

一模数运算转换单元，用来将该垂直写入地址经以N为底的模数运算处理后，产生该N线图像数据缓存器的一列写入地址；以及

一N线图像数据缓存器写入地址产生器，用来根据该水平写入地址、该列写入地址及一图像宽度H，产生该写入地址，并传送至该控制单元。

30.如权利要求29所述的图像数据存取装置，其中该垂直写入地址自1至V依序递增产生，且每一垂直写入地址是于该水平写入地址产生自1至H依序递增地址后再依序递增1。

31.如权利要求15所述的图像数据存取装置，其中该控制单元是根据该第一读取时钟及该读出地址，控制该像素群组的像素数据沿一第一方向以8×8区块为单位循序读出。

32.如权利要求31所述的图像数据存取装置，其中该读出地址产生器包含有：

一水平读出地址产生器，用来根据该起始信号、该图像初始信号及该第一读取时钟，产生一水平读出地址；

一垂直读出地址产生器，用来根据该起始信号、该图像初始信号及该第一读取时钟，产生一垂直读出地址；

一模数运算转换单元，用来将该垂直读出地址经以N为底的模数运算后处理后，产生该N线图像数据缓存器的一列读出地址；以及

一N线图像数据缓存器读出地址产生器，用来根据该水平读出地址、该列读出地址及一图像宽度H，产生该读出地址，并传送至该控制单元。

33.如权利要求32所述的图像数据存取装置，其中该读出地址沿一第一方向以8×8区块为单位循序产生。

34.如权利要求33所述的图像数据存取装置，其中该读出地址于每一8×8区块中，是沿垂直于该第一方向以逐列方式产生且每一列沿一第一方向逐行产生。

35.如权利要求15所述的图像数据存取装置，其中该控制单元是于该每一像素群组开始写入该N线图像数据缓存器后，传送一起始信号至该读出地址产生器。

36.如权利要求35所述的图像数据存取装置，其中该控制单元是于该每一像素群组的最末列写入该N线图像数据缓存器时，传送一起始信号至该读出地址产生器。

37.如权利要求15所述的图像数据存取装置，其中该控制单元控制该第一时钟产生器所产生该第一写入时钟及该第一读取时钟，以在该像素群组中任一像素数据尚未被其它像素数据覆盖之前，完全读出该像素群组的像素数据。

38.如权利要求15所述的图像数据存取装置，其中该图像数据为一YUV422格式图像数据的一Y图像分量数据、一U图像分量数据或一V图像分量数据。

39.如权利要求15所述的图像数据存取装置，其中该图像数据为一YUV444格式图像数据的一Y图像分量数据、一U图像分量数据或一V图像分量数据。

40.如权利要求15所述的图像数据存取装置，其中所读出的区块形式像素数据是提供JPEG图像压缩处理用。

Images