CN101520750B - 在sdram存储若干数据的方法 - Google Patents
在sdram存储若干数据的方法 Download PDFInfo
- Publication number
- CN101520750B CN101520750B CN200910081105.3A CN200910081105A CN101520750B CN 101520750 B CN101520750 B CN 101520750B CN 200910081105 A CN200910081105 A CN 200910081105A CN 101520750 B CN101520750 B CN 101520750B
- Authority
- CN
- China
- Prior art keywords
- data
- storage
- sdram
- data block
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000003491 array Methods 0.000 claims description 5
- 230000005055 memory storage Effects 0.000 claims description 2
- 230000001965 increasing effect Effects 0.000 abstract 1
- 241001269238 Data Species 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明公开了一种在SDRAM中存储若干数据的方法，其包括有以下步骤。将每份数据划分为若干大小相同的数据块，每个数据块的大小等于读取SDRAM内存储数据的BURST长度；将相邻的预定份数据的数据块依次交错存储于SDRAM的存储阵列的存储单元内。本发明通过对存储数据在SDRAM中的存储位置的排列，使得在各个MASTER对多块数据包以相似偏移量并发访问的概率比较大的SOC系统中，其可以被更有效率的访问，节省了读取时间，从而达到提高SDRAM的访问带宽，进而提高整个系统性能的目的。
Description
技术领域
本发明涉及一种在SDRAM中存储数据的方法，尤其是在其中存储若干图片数据的方法。
背景技术
随着信息技术的发展与广泛应用，使用SDRAM进行数据的存储和读取也越来越广泛。
如图1所示，目前在各个MASTER对多块数据包以相似偏移量并发访问的概率比较大的SOC(system on chip)系统设计中，其并没有对存储的数据在SDRAM中的存储位置有所要求。如图2所示，这些数据在SDRAM中的存储方式也就是顺序存储，即在存完一个数据后，在进行下一个数据的存储，直到存储完毕所有的数据。假设数据读取的burst长度为4word，那么其数据读取方式请参阅图3所示。由于数据存储的方式并不与数据读取的方式对应，因此在图3中可以看出，每读一个burst长度的数据，就会发生一次page miss(即前后两次burst数据读取是发生在不同的page中，这种读取方式被称作page miss)，这样就使得数据读取时间加长。
如此，这种存储方式使得提高SDRAM的访问带宽，纯粹是依靠SDRC(同步动态随机存储控制器)这个模块本身的性能。其性能好时，数据的存储效率就高；反之，则效率低下。但是就目前而言，即使是一个性能最优秀的SDRC，其对SDRAM的访问带宽的提高也是有限的。
因此，亟待提出一种新的可用于SDRAM存储数据的方法，以解决现有技术中的缺点。
发明内容
有鉴于此，本发明的一个目的在于提供一种SDRAM中数据存储方法，其对存储数据在SDRAM中的存储位置有所安排，以提高其被访问的效率，进而提高整个系统的性能。
为了达到上述目的，本发明的一个实施方式提供了一种在SDRAM中存储若干数据的方法，其中该使用的SDRAM包括有若干存储阵列(bank)，每个存储阵列中包括有若干存储单元(page)，其包括有以下步骤。将每份数据划分为若干大小相同的数据块，每个数据块的大小等于读取SDRAM内存储数据的BURST长度；将相邻的预定份数据的数据块依次交错存储于SDRAM的存储阵列的存储单元内。
进一步的，在不同实施方式中，其中将数据包括的数据块交错存储于SDRAM的存储阵列的存储单元内的方式为，依次存储各数据包括的第一个数据块，当全部要存储的数据的第一个数据块依次存储完毕后，在按第一次若干数据的存储顺序继续存储各数据的第二个数据块，直到最后将所有数据的数据块存储完毕。
进一步的，在不同实施方式中，其中在将数据包括的数据块交错存储于SDRAM的存储阵列的存储单元内的方式中，SDRAM内包括的存储阵列及其内包括的存储单元是按照逻辑结构上的先后顺序来依次存储这些数据的数据块。
进一步的，在不同实施方式中，其中在SDRAM中存储的这些数据，其大小是完全一样的。
进一步的，在不同实施方式中，其中SDRAM中数据读取的BURST长度大小包括1、2、4、8words，相应的，存储的数据所分成的数据块，其相应大小也包括1、2、4、8words。
进一步的，在不同实施方式中，其中存储的数据为图片数据。
进一步的，在不同实施方式中，其中存储的若干图片数据最好为同样大小。
进一步的，在不同实施方式中，本发明SDRAM数据存储方法用于各个MASTER对多块数据包以相似偏移量并发访问的概率比较大的SOC系统中，以提高其SDRAM的访问效率。
相对于现有技术，本发明通过对存储数据在SDRAM中的存储位置的安排，使得其可以被更有效率的访问，节省了读取时间，从而达到提高SDRAM的访问带宽，进而提高整个系统性能的目的。
附图说明
图1为现有技术中SOC系统的简化结构示意图；
图2为图1中所示的SDRAM数据存储方式示意图；
图3为图2中SDRAM中存储的数据的读取方式示意图；
图4是本发明的一个实施方式涉及的数据存储方法的流程图；
图5为本发明的一个实施方式中数据存储在SDRAM中的存储位置示意图；
图6为本发明的一个实施方式中在SDRAM中存储的数据读取方式的示意图。
具体实施方式
请参阅图4所示，本发明的一个实施方式中涉及的在SDRAM中存储数据的方法100，其包括有以下步骤，确定要使用存储数据的SDRAM的数据读取BURST的长度信息110。然后根据BURST长度对存储数据进行分割，使其包括若干BURST长度大小的数据块120，最后将各数据交错存储于SDRAM中130。
其中，在SDRAM中，其是由若干存储阵列(bank)组成，每个bank又是由若干存储单元(page)组成。其读取其中存储的数据通常是BURST模式(BURST MODE)。不同规格的SDRAM包括的bank的数量不同，而且读取数据的BURST长度(BURST LENGTH)也是不同的，其可以是1、2、4或8words。
因此在确定了选用的SDRAM后，才可进行各份数据的数据块划分，使数据块的大小对应于选用SDRAM的BURST长度大小。那么相应的，数据块的大小也包括1、2、4或8words。另外，这些要存储的数据最好是大小完全一致的，如此，可以更好的体现本发明涉及方法的优势。
当各份数据已分成了若干个大小相同的数据块后，开始交错存储于SDRAM中的存储位置中时，SDRAM接收数据的方式，是按照其自身的逻辑结构顺序开始存储的。例如，SDRAM中包括有4个bank：bank0、bank1、bank2及bank3。每个bank中包括4个page：page0、page1、page2及page3。那么依次接收要存储的数据从bank0的page0开始，直到page3。当bank0的存储空间使用完，则由bank1的page0开始继续存储。
而各份数据所包括的数据块交错存储的具体方式为，先进行各数据所包括的第一个数据块的依次存储，例如，从数据1的第一数据块开始存储，其后是数据2的第一数据块。当所有数据的第一个数据块被存储完毕后，则继续进行各数据的第二数据块的存储，其存储顺序为第一数据块的存储顺序，依此类推，直到存储完毕各数据的全部数据块。
在一个将四份大小为1M words的图片数据存储于一个容量为8M的SDRAM的具体的实施方式中，其中用于存储数据的SDRAM包括有4个bank，每个bank包括有8个page，每个page的容量为256words，且用于读取其内存储数据的BURST长度为4words。
具体四份图片数据所包括的各数据块在SDRAM中的存储位置的示意图，请参阅图5所示。根据BURST传输的数据长度为4words。将四个图片数据P1、P2、P3、P4分为256个大小为4words的数据块，具体分别为P1-1、P1-2……P1-256；P2-1、P2-2……P2-256；P3-1、P3-2……P3-256；以及P4-1、P4-2……P4-256，以进行后续的交错存储操作。将这些数据块交错存储于该SDRAM的存储区域中，具体为，按照该SDRAM内部逻辑结构顺序，最先用于存储的空间为bank0的page0区域，先将P1-1存储于SDRAM的bank0的page0内，然后是P2-1、P3-1、P4-1，再然后是P1-2、P2-2、P3-2、P4-2、P1-3、P2-3、P3-3、P4-3、P1-4、P2-4、P3-4、P4-4等等交替存储于page0内，直到P1-16、P2-16、P3-16、P4-16，page0的存储空间用完，则继续在其后的page1上继续这些图片数据所包括的后续数据块的存储。当bank0的存储空间用完后，则使用顺序下一个bank1的存储空间继续存储，直到最终，将四个图片数据包括的全部数据块存储完毕。
在各个MASTER对多块数据包以相似偏移量并发访问的概率比较大的SOC系统中，我们希望从SDRAM中读取数据的顺序是P1-1，P2-1，P3-1，P4-1；P1-2，P2-2，P3-2，P4-2直到数据被读取完。因此对于如图5所示的数据存储格式，如图6所示，可以得到这样一个访问时序图。相对于现有技术中图3所示的数据存储结构，其会在每读一个burst长度的数据时，就会发生一次page miss。而采用本发明涉及的存储方式存储的数据在读取时，如图6所示，其只在每读完一个page长度(64个burst长度)的数据后，才会发生一次page miss。因而采用本发明涉及的数据存储方式，其数据读取速度明显快于现有技术所采用的数据存储方式。且其并不是特别需要采用更好的SDRC(同步动态随机存储控制器)模块性能。
进一步的，对于两份数据、三份数据以及更多数量的数据的存储方式，可参阅上述四份数据的存储方式，均是依次存完各份数据所包括的第一个数据块后，在进行各份数据的第二数据块的存储，直到最后。
进一步的，对于各份数据的数据块在不同bank的不同page中的存储顺序可以随实际情况而定。例如，其可以是在page0中存完后，隔一个page1，在page2中在继续存储。对于存储bank也是类似。在存完bank0后，可以是隔一个bank1，在bank2中在继续存储。
Claims (7)
1.一种SDRAM的存储若干数据的方法，其中所述SDRAM包括有若干存储阵列，每个存储阵列中包括有若干存储单元，其特征在于，其包括有以下步骤：
将所述若干数据中的每份数据划分为若干大小相同的数据块，每个数据块的大小等于读取所述SDRAM内存储数据的BURST长度；
将所述若干数据中的相邻数据的数据块依次交错存储于所述SDRAM的存储阵列的存储单元内,
其中，所述SDRAM内包括的若干存储阵列及所述若干存储阵列内包括的存储单元是按照将其中一个存储阵列的存储空间用完后，再使用下一个存储阵列的存储空间的顺序来依次接收所述若干数据的数据块。
2.根据权利要求1所述的存储若干数据的方法，其特征在于，其中将所述若干数据包括的数据块交错存储于所述SDRAM的存储阵列的存储单元内的方式为，依次存储所述若干数据中各数据包括的第一个数据块，当所述若干数据中各数据的第一个数据块均依次存储完毕后，再继续依次存储所述若干数据中各数据的第二个数据块，直到最后将所述若干数据的数据块全部存储完毕。
3.根据权利要求1所述的存储若干数据的方法，其特征在于，其中所述若干数据的大小是完全一样的。
4.根据权利要求1所述的存储若干数据的方法，其特征在于，其中所述BURST长度大小包括1、2、4、8words，相应的，所述若干数据中每份数据包括的数据块的大小也相应包括1、2、4、8words。
5.根据权利要求1所述的存储若干数据的方法，其特征在于，其中所述若干数据为图片数据。
6.根据权利要求5所述的存储若干数据的方法，其特征在于，其中所述图片数据为同样大小。
7.根据权利要求1所述的存储若干数据的方法，其特征在于，该方法用于各个MASTER对多块数据包以相似偏移量并发访问的概率比较大的SOC系统中，以提高所述SDRAM的访问效率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910081105.3A CN101520750B (zh) | 2009-04-02 | 2009-04-02 | 在sdram存储若干数据的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910081105.3A CN101520750B (zh) | 2009-04-02 | 2009-04-02 | 在sdram存储若干数据的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101520750A CN101520750A (zh) | 2009-09-02 |
| CN101520750B true CN101520750B (zh) | 2015-04-01 |
Family
ID=41081351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910081105.3A Active CN101520750B (zh) | 2009-04-02 | 2009-04-02 | 在sdram存储若干数据的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101520750B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103207837A (zh) * | 2012-11-15 | 2013-07-17 | 无锡成电科大科技发展有限公司 | 一种多媒体数据的存储方法 |
| CN103093485B (zh) * | 2013-01-28 | 2015-09-02 | 广东威创视讯科技股份有限公司 | 全景视频柱面图像存储方法及系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3904182B2 (ja) * | 2000-11-21 | 2007-04-11 | シャープ株式会社 | データ管理システムおよびそれを用いたデータ管理方法 |
| US7224664B2 (en) * | 2003-03-25 | 2007-05-29 | Lg Electronics Inc. | Recording medium having data structure for managing reproduction of data streams recorded thereon and recording and reproducing methods and apparatuses |
| KR100612414B1 (ko) * | 2003-04-28 | 2006-08-16 | 삼성전자주식회사 | 영상 데이터 처리 시스템 및 영상 데이터 독출/기입 방법 |
| CN101350217B (zh) * | 2007-07-17 | 2013-11-13 | 普诚科技股份有限公司 | 数据写入存储器的装置及其方法 |
-
2009
- 2009-04-02 CN CN200910081105.3A patent/CN101520750B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101520750A (zh) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100426793C (zh) | 一种存储器的控制器及控制方法 | |
| CN101916227B (zh) | 一种rldram sio存储器访问控制方法和装置 | |
| JP5351145B2 (ja) | メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法 | |
| CN101257313B (zh) | 一种基于fpga实现的解卷积交织器及解卷积交织方法 | |
| US8661180B2 (en) | Memory controlling device and memory controlling method | |
| CN100499380C (zh) | 交织编解码的装置和方法 | |
| CN103714038B (zh) | 一种数据处理方法和装置 | |
| CN105490776A (zh) | 交织方法及交织器 | |
| CN102446544A (zh) | 半导体存储器件和具有所述半导体存储器件的存储系统 | |
| CN101520750B (zh) | 在sdram存储若干数据的方法 | |
| EP1568036B1 (en) | Sdram address mapping optimized for two-dimensional access | |
| JP6159478B2 (ja) | データ書き込み方法及びメモリシステム | |
| US20050232203A1 (en) | Data processing apparatus, and its processing method, program product and mobile telephone apparatus | |
| CN100489772C (zh) | 面向流数据的重排序访存缓冲方法及装置 | |
| CN101719117A (zh) | 一种fft运算装置及其制造方法 | |
| CN102780620B (zh) | 一种网络处理器和报文处理方法 | |
| CN105373497A (zh) | 基于dsp芯片的矩阵转置装置 | |
| CN106919516A (zh) | Ddr地址映射系统和方法 | |
| CN102468902A (zh) | LTE系统Turbo编码速率匹配/解速率匹配的方法 | |
| CN115630013A (zh) | 基于空间可重构阵列的便笺式缓存架构构建方法及系统 | |
| CN101662684A (zh) | 用于视频图像编解码的数据存储的方法及装置 | |
| KR100662804B1 (ko) | 디인터리빙 장치 | |
| TW201446004A (zh) | 接收器與接收信號的方法 | |
| CN101771498B (zh) | 比特交织存储器的扩展系统和方法 | |
| JP2006287325A (ja) | インターリーブ及びデインターリーブ方法、無線装置及びその半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210128 Address after: No. 607, 6th floor, shining building, 35 Xueyuan Road, Haidian District, Beijing 100083 Patentee after: BEIJING VIMICRO ARTIFICIAL INTELLIGENCE CHIP TECHNOLOGY Co.,Ltd. Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor Patentee before: Vimicro Corp. |
|
| TR01 | Transfer of patent right |