TW201446004A - 接收器與接收信號的方法 - Google Patents

接收器與接收信號的方法 Download PDF

Info

Publication number
TW201446004A
TW201446004A TW103104417A TW103104417A TW201446004A TW 201446004 A TW201446004 A TW 201446004A TW 103104417 A TW103104417 A TW 103104417A TW 103104417 A TW103104417 A TW 103104417A TW 201446004 A TW201446004 A TW 201446004A
Authority
TW
Taiwan
Prior art keywords
symbol
symbols
delay
symbol stream
input
Prior art date
Application number
TW103104417A
Other languages
English (en)
Other versions
TWI618415B (zh
Inventor
Matthew Paul Athol Taylor
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201446004A publication Critical patent/TW201446004A/zh
Application granted granted Critical
Publication of TWI618415B publication Critical patent/TWI618415B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation

Abstract

接收器係安排用於接收包含交叉的符號流之信號。接收器包含迴旋解交叉器，其包含複數個延遲部，複數個延遲部之各者係安排以自輸入到輸出將來自符號流的符號按不同的量延遲，延遲部係依順序安排。輸入選擇器組態以將來自符號流的符號輸入到延遲部使得依據延遲部之順序輸入連續的符號。輸出選擇器組態以依據延遲部之順序藉從延遲部之輸出連續的選擇符號來從延遲部讀取符號以形成解交叉的符號流。控制器係組態以在由從交叉的符號流穿刺的符號引起的交叉的符號流中不連續性穿刺，且以識別在被不連續性穿刺影響的交叉的符號流中的符號，在其中在交叉的符號流中識別的符號係為由於不連續性穿刺會在解交叉符號流中失序的符號。控制器亦組態以儲存識別的符號，且以將識別的符號輸入進入延遲部以對於不連續性補償，其中延遲部之至少一者係形成自一或更多記憶體，並且識別的符號之至少一者係儲存在延遲部之一或更多記憶體中，其會已由早已從交叉的符號流穿刺的符號所佔據。

Description

接收器與接收信號的方法
本揭露關於接收器及用於接收包含交叉符號流的信號之方法。
在數位通訊系統中，資料之可靠通訊係為重要的而且一些方法存在以改善可靠性，例如錯誤更正譯碼(error correction coding)及資料交叉。錯誤更正譯碼允許在接收的資料中之錯誤取決於在碼字(code word)低於某門檻(threshold)中之一些錯誤而被可靠的更正。然而，在叢發錯誤之事件中，此門檻能被超過且錯誤更正碼可能未能可靠的更正在資料中的錯誤。在通訊系統中交叉符號及訊框在碼字之間分佈之叢發的錯誤上給予協助，因此降低了錯誤更正碼之錯誤門檻將被超過的可能性。然而，雖然交叉在現代通訊系統中是重要的工具，交叉之益處通常對著在傳送器和接收器兩者處增加的複雜度及金錢需求之代價而來。
依據本發明，提供用於接收包含交叉符號流(symbol stream)的信號之接收器。接收器包含迴旋解交叉器(convolutional deinterleaver)，其包含複數個延遲部，安排複數個延遲部之各者以從自輸入到輸出之符號流按不同的量來延遲符號，延遲部依序的安排。輸入選擇器組態以將符號從符號流輸入至延遲部使得連續的符號依據延遲部之順序輸入。輸出選擇器組態以依據延遲部之順序藉從延遲部之輸出連續的選擇符號來從延遲部讀取符號以形成解交叉符號流。控制器組態以在由從交叉符號流穿刺的符號引起的交叉符號流中偵測不連續穿刺(discontinuity puncture)，且組態以識別由不連續穿刺影響的交叉符號流中的符號，在交叉符號流中識別的符號係為由於不連續穿刺而在解交叉符號流中失序的符號。控制器亦組態以儲存識別的符號，且組態以將識別的符號輸入進入延遲部以對不連續補償，其中延遲部之至少一者係形成自一或更多記憶體且識別的符號之至少一者儲存在延遲部之一或更多記憶體中，其會已由早已從交叉的符號流被穿刺的符號佔據。
將不連續穿刺導入交叉符號流且在解交叉器處偵測不連續穿刺致能了像是交叉訊框轉換的不連續性來被納入迴旋解交叉而不用傳送虛設符號(dummy symbol)以確保來自連貫的交叉訊框之符號不會被交叉。由不連續穿刺影響的符號之識別允許更正解交叉流由解交叉器輸 出，即使符號已自交叉流被穿刺。為了達到更正解交叉符號流同時降低通過交叉器之潛時的衝擊，識別的符號被緩衝或儲存且接著之後讀回進入解交叉器之延遲部來對不連續穿刺補償。當其使用由於穿刺而未被占據的延遲部記憶體來儲存識別的符號之一或更多者時，相較於針對所有儲存的符號的單一專用緩衝器，本發明降低記憶體的需求。此安排允許解交叉器重組態且交叉訊框長度改變同時維持通過解交叉器的恆定潛時(latency)。此安排亦利用比方塊交叉器或具有專用緩衝的迴旋交叉器之任一者更少的記憶體來儲存所有識別的符號。
本發明的各種態樣與特徵係界定在所附申請專利範圍中且包括對接收包含交叉符號流之方法、用於接收包含交叉符號流之電腦程式以及用於處理包含交叉符號流之資料處理設備的請求項。
100‧‧‧數位通訊網路
101‧‧‧核心網路
102‧‧‧傳送器
103‧‧‧接收器
201‧‧‧資料源
202‧‧‧前向錯誤更正編碼器
203‧‧‧星座映射器
204‧‧‧交叉器
205‧‧‧訊框生成器
301‧‧‧訊框解碼器
302‧‧‧解交叉器
303‧‧‧解映射器
304‧‧‧前向錯誤更正解碼器
401‧‧‧輸入選擇器
402‧‧‧輸出選擇器
403‧‧‧延遲部
404‧‧‧記憶體元件
701‧‧‧緩衝器
702‧‧‧記憶體元件
1801‧‧‧循環緩衝器
1802‧‧‧指標
1902‧‧‧第一區段
1903‧‧‧第二區段
2101‧‧‧記憶體元件
2201‧‧‧緩衝器
本發明之實施例現將藉僅參照至所附圖式的範例之方式來說明，其中相似的部分提供有對應的參考數字且其中：圖1提供數位通訊系統之簡化圖；圖2提供適合用於在圖1之系統中使用的傳送器之簡化方塊圖；圖3提供適合用於在圖1之系統中使用的接收器之簡化方塊圖； 圖4提供適合用於在圖1之系統中使用的交叉器和解交叉器對之示意圖；圖5及圖6提供依據本揭露之實施例的解交叉器之示意圖；圖7到圖12提供依據本揭露之實施例具有輸入緩衝器的解交叉器之示意圖；圖13提供依據本揭露之實施例將符號寫進入解交叉器的次序之示意圖；圖14提供依據本揭露之實施例的解交叉器之示意圖；圖15提供依據本揭露之實施例具有輸入緩衝器的解交叉器之示意圖；圖16提供依據本揭露之實施例對解交叉器的記憶體元件編號之示意圖；圖17提供依據本揭露之範例記憶體元件依其變為釋放的次序之示意圖；圖18提供依據本揭露之實施例的循環緩衝器之示意圖；圖19提供依據本揭露之實施例的FIFO記憶體之示意圖；圖20提供依據本揭露之實施例具有雙段輸入緩衝器的解交叉器之示意圖；圖21提供依據本揭露的重組態解交叉器之示意圖；以及 圖22提供依據本揭露之實施例的重組態解交叉器之示意圖。
圖1提供簡化的數位通訊網路100之方塊圖。如圖1所闡述之網路可依據任何已知的通訊標準操作，例如像是所提出的先進電視標準系統委員會3(ATSC3.0)標準或DVB-T標準。核心網路101傳送信號(像是代表電視內容的數位音頻-視覺信號)到傳送信號的傳送器102。傳送的信號由接收器103接收，其在數位音頻-視覺信號之情形中可為具有顯示器的電視機(television set)、在電視機內的接收器、電視接收器裝置或任何其它相容的裝置，例如像是包括或可連接到電視接收器裝置之行動終端(像是行動電話)。接收器可操作以接收傳送的信號且由信號提供內容到顯示器。雖然圖1繪示信號之無線傳送，但信號之傳送可於電纜通訊系統中在電纜之上發生，像是依據ATSC電纜或DVB-C操作之該些者。
圖2繪示可形成圖1之核心網路101和傳送器102之部分的傳送器鏈的範例資料處理元件之方塊圖。在圖2中，資料源201產生資料以由傳送器102傳送。資料源201饋送資料(可能經由中間元件)到前向錯誤更正(FEC)202編碼器，其將資料施行錯誤更正編碼。前向錯誤更正(FEC)編碼器202之輸出可接著由其它方塊處 理，例如星座映射器(constellation mapper)203，其將成群的位元映射上至星座點，且是要使用於傳達編碼的資料位元。來自星座映射器203的輸出係為由實和虛成分所代表的星座點。星座點代表取決於使用的調變方案而形成自二或更多位元的符號，其可為例如QPSK、QAM、16QAM等。符號之串流接著輸入到交叉器204，其可將符號橫跨時間及/或頻率而交叉。交叉器204交叉輸入符號使得符號橫跨一或更多FEC碼字分佈，藉以建立更多錯誤之均勻分佈以防其中錯誤可在時間或頻率上叢發的發生。交叉的符號由訊框生成器(frame builder)205接收，其可將這些符號以及來自其它來源的符號(其用以傳達關於傳送之格式的資訊)形成為將參照為實體層訊框的一組符號。然而，在一些範例中，符號之串流可能已被分離成訊框或在交叉前分配到訊框的符號。訊框可接著由將訊框調變上至例如一組OFDM符號之另外的方塊處理，其接著用以調變RF信號以用於在無線電頻道或電纜線頻道之上傳送。雖圖2描繪5個元件，但核心網路101及傳送器102亦可包含對於數位信號傳送來說所共有的一些其它元件，諸如多工器、壓縮譯碼器(compression coder)及信號放大器等。
圖3提供可由接收器103包含的範例資料處理元件之方塊圖，其中接收器103可操作以接收由繪示於圖1及2的傳送器102所傳送的信號。包含符號之傳送的信號經由適合的天線和解調元件由訊框解碼器301接收。 訊框解碼器301將訊框解多工且輸出交叉符號之串流。這些符號傳遞到解交叉器302，其反轉由交叉器204施行的交叉。解交叉器之輸出接著可通過解映射器303，其將符號轉換到位元之串流。資料接著通行到FEC解碼器304，其試圖更正在資料中的任何錯誤。圖3闡述可在像是於圖1中繪製的該些者的接收器中發現的許多元件，然而接收器103亦可包含未在圖3中繪示的許多中間方塊，諸如調變器、信號放大器及其它對數位接收器來說所共有之資料處理元件，像是需要提供音頻-視覺內容到顯示裝置的該些者。
交叉通常在數位通訊系統中使用以改善前向錯誤更正碼之效能。在許多通訊頻道中，錯誤通常叢發的發生而不是孤立的或無關的。若在碼字內錯誤的數目超過錯誤更正碼的能力，錯誤更正處理可能未能回復原始碼字。交叉藉混洗橫跨數個碼字的來源符號改善此問題，藉以建立更多錯誤之均勻分佈。這些碼字一般在時間上依序傳送；因此名為「時間交叉(time-interleaving)」，因為此符號之串流接著在時間上交叉。然而，交叉亦可在頻率域上完成使得OFDM系統符號可橫跨不同頻率而分佈。
施行交叉的一個方法係稱為方塊交叉(block interleaving)。此被用來在許多數位通訊系統中建置時間交叉，例如DVB-T2及ISDB-T。在方塊交叉器中，符號之方塊被交叉且這些方塊可參照為交叉訊框(interleaving-frames)。另一個施行交叉之方法為迴旋 交叉(convolutional interleaving)。迴旋交叉亦為已知且在數位通訊系統中使用，例如DVB-T。迴旋交叉器的益處是，其一般使用需要用於方塊交叉的記憶體之一半的量，同時給予類似的效能。然而，當比較方塊交叉時是有著迴旋交叉的益處。例如，要被交叉的資料是連續的，而非自然的分成離散的交叉訊框。此意味，不太可能改變交叉器參數同時交叉器或解交叉器又正運行。第二，迴旋交叉器之尺寸需要相關於通訊系統之其它參數，其中其正操作所以在接收器處的解交叉器能與在傳送器處的交叉器同步。
圖4闡述迴旋交叉器之內部操作(像是在圖2中所描繪的交叉器204)，其通常會在如在圖1中所描繪之數位通訊系統之接收器側中發現。圖4亦闡述迴旋解交叉器之內部操作(像是在圖3中所描繪的解交叉器302)，其通常會在如在圖1中之數位通訊系統之接收器側發現。交叉器204及解交叉器302各包含輸入選擇器401、輸出選擇器402及複數個延遲部403，在其中延遲部亦可參照為交叉器/解交叉器列，其係由於他們在交叉器和解交叉器視覺化上的佈局的關係。輸入選擇器401可操作以將符號輸入進入延遲部，且輸出選擇器402可操作以從延遲部讀出符號。在一些範例中，可同步輸入及輸出選擇器410、402使得他們從相同的延遲部輸入及讀出符號，然而他們亦可為非同步使得他們從不同的延遲部輸入及讀出符號。當輸出選擇器402不從延遲部讀出符號但輸入選擇器401持續將符號輸入該延遲部時，選擇器401、 402在交叉器中可例如變成非同步。
安排複數個延遲部403以按照從當符號輸入進入由輸入選擇器201選擇的延遲部且從由輸出選擇器402選擇的延遲部讀出時不同的量之延遲符號。延遲部之至少一者由一或更多記憶體或記憶體元件404作成，在其中由延遲部導入的延遲係部分的取決於延遲部包含的記憶體元件之數目。在任何一次延遲部可操作以儲存或延遲的符號之數目取決於延遲元件包含的記憶體元件之數目。在一些範例中，記憶體元件404之安排可說是形成行(column)，其類比於上述的交叉器/解交叉器列(row)。各記憶體元件可與在交叉器/解交叉器記憶體中的記憶體位置相關，其可操作以儲存輸入進入延遲部的符號。延遲部403係依序安排像是在圖4中闡述者，在其中在交叉器204中的延遲部403以對應至減少延遲的次序安排，亦即減少記憶體元件之數目，並且在解交叉器302中的延遲部403係安排對應增加延遲，亦即增加記憶體元件之數目。然而，延遲部403之順序可取決於所需要的交叉型樣或順序而以任何順序安排。輸入選擇器204係組態以從依據如由虛線405所繪示的延遲部403之順序的輸入順序輸入符號。同樣的，輸出選擇器402係組態以依據如由虛線406所繪示的延遲部403之順序從延遲部讀取符號以形成解交叉符號流。
到迴旋交叉器204的輸入可為位元、符號之串流、位元或符號之方塊等。遍及本說明使用的術語符號 包括所有這些情形。來自符號流的各符號由輸入選擇器輸入，選擇器在輸入符號之前向下超前一個延遲部、在底部延遲部之後折返回到頂部。每次符號讀出或輸入至延遲部403，保留在延遲部403的符號藉一或更多記憶體元件位移朝向輸入選擇器403，使得至少最接近於輸入選擇器的記憶體元件變成空的，亦即不再包含有用的資料。於正常操作基間，來自交叉的或解交叉的符號之串流的下一個符號係由輸入選擇器401輸入進入空的記憶體元件。在未包含任何記憶體元件404的延遲部之情形中，藉輸入選擇器401輸入的符號在選擇器向下超前一個延遲部時立即由選擇器402輸出或讀出。結果是，在將來自符號之串流的符號輸入進入延遲部與從延遲部將相同的符號輸出或讀出之間的延遲係取決於在延遲部中記憶體元件404之數目以及符號輸入或從延遲部403讀出的頻率。雖然在上述說明中，選擇器401、402以向下的方向移動，但在從各延遲部403輸入或讀出符號之後他們亦可以向上的方向移動。在一些情況中，符號可從延遲部輸出(不使用輸出選擇器)，以回應於藉輸入選擇器401將符號輸入到延遲部，並且不直接讀取進入交叉的/解交叉的符號流。如能在圖4中所見，由於藉由交叉器204之延遲部403導入不同的延遲之結果，輸入進入交叉器204或解交叉器302的符號之串流將分別以不同的交叉的或解交叉的次序讀出，其取決於延遲部的數目、由各延遲部導出的延遲以及延遲部之順序。亦能在圖4中所見，解交叉器302具有對應交叉器 204之者的結構使得輸入進入解交叉器之交叉的符號以曾輸入進入在傳送器處交叉器的符號之串流之未交叉的次序讀出。雖然在圖4中交叉器204與解交叉器302係闡述為包含記憶體元件之列與行，但迴旋交叉亦可經由其它視覺化來表達。例如，他們可經由矩陣之使用表達，在其中矩陣之尺寸及其元件定出延遲，因而交叉/解交叉輸入/輸出符號流。進一步而言，上述及遍及本案的交叉器和解交叉器之元件可在多目的或專用處理器晶片上建置，在其中交叉器及解交叉器之功能等效於已說明但相異於已闡述及說明的視覺化之建置者。舉例來說，延遲符號以及符號之輸入與輸出可經由相對於代表在記憶體元件與位置之間實體轉移資料的記憶體定址操控而施行。
在一些數位通訊系統中，可需要不時的重組態交叉/解交叉處理。若使用方塊交叉器及解交叉器，接著此係為直觀的，因為各交叉訊框為離散的所以重組態能在交叉訊框之間當中完成。然而為了重組態迴旋交叉器或解交叉器，其可需要將他們關閉，所以他們不是不包含資料就是包含僅來自單一交叉訊框的資料。在一些其它系統中，其可為理想的是，以規則的間隔將時間交叉器關閉，例如在每個交叉訊框之後。若交叉/解交叉處理關閉，接著任一符號會保留在交叉器204和解交叉器302中，延遲部403及記憶體元件404，或需要某方法克服在交叉器204及解交叉器302中的一些延遲部403會包含符號同時其它者不會的事實。亦可見的是，當在關閉且重組態之後 重啟動交叉/解交叉處理時，接著保留在交叉器與解交叉器延遲部及在關閉前之記憶體中的任一資料會遺失，或者需要某方法克服在交叉器與解交叉器中的一些延遲部會包含符號同時其它者不會的事實。遺失資料通常將為不可接收的且因此需要某方法來克服在交叉器與解交叉器中的一些延遲部會包含符號同時其它者不會的事實。
克服在交叉器204與解交叉器302中一些延遲部會包含符號同時其它者不會的事實的第一技術係為將虛設符號插入進入交叉器同時持續交叉/解交叉處理直到所有真實的資料已通過交叉器204與解交叉器302兩者。此方法的壞處為橫跨通訊頻道的頻寬會被傳送這些虛設符號所浪費。
克服在交叉器204與解交叉器302中一些延遲部會包含符號同時其它者不會的事實的第二技術係為用於在交叉器或解交叉器內的控制器而將選擇器401、402組態以略過在目前迭代期間沒有包含有效符號的延遲部，使得在迭代期間不是符號並未讀出自延遲部，就是符號並未輸入至延遲部。此略過可造成在交叉的或解交叉的符交之串流中失序的符號自交叉的符號流被穿刺並且在之後的時間傳送。或者可視察的是，虛設符號已被導入且其為自交叉的符號流穿刺的該些者，但未於之後的時間被傳送。在任一情形中，橫跨通訊頻道的頻寬並未浪費，因為沒有虛設的符號傳送通過它且資料僅被延遲。若選擇器401、402略過延遲部以回應於符號穿刺或自傳送的串流穿刺符 號，對於交叉器204與解交叉器302來說需要的是能夠定出何時其需要做此事。做此事之一個方法係為對於交叉器204與解交叉器302儲存旗標(flag)以指示各記憶體元件404及其相關的記憶體位置是否包含有效的或無效的資料。此事之一個可能的壞處是需要額外的記憶體以儲存此旗標，其為在廣播系統中於接收器中特定的壞處，因為將有比傳送器多的多的接收器因而累加的額外的記憶體可為顯著的。依據本揭露之替代的方法係為對於控制器能夠計算且偵測何時其需要對於選擇器401、402略過沒有包含有效符號的延遲部或是何時沒有在當時或迭代處應輸入進入延遲部的符號。例如，控制器可組態以偵測不連續性穿刺何時由在交叉的符號中之不連續性或是在要被交叉的符號中之不連續性造成。在偵測之後，控制器接著能識別在交叉的或解交叉的符號流中的符號，其由不連續性或不連續性穿刺所影響。上述不連續性將正常的從在未交叉的輸入符號流中之訊框間的轉換或當交叉器與解交叉器且需要重組態因而符號流分開成為在其中符號未橫跨訊框交叉的交叉訊框時出現。在其處交叉器204或解交叉器302跳過同時關閉交叉/解交叉處理的點，亦即正在像是交叉訊框轉換的不連續性之前，將參照為關閉穿刺(shutdown puncture)；在其處交叉器或解交叉器跳過同時啟動交叉/解交叉處理的點，亦即在像是交叉訊框轉換的不連續性之後，將參照為啟動穿刺(startup puncture)。當符號流分開成交叉訊框且符號未被傳送時關閉穿刺可發生，因為其 形成下一個交叉訊框之部分，並且需要的是，來自目前的交叉訊框的所有符號在傳送下一個交叉訊框前傳送。相似的，當兩個接連的交叉訊框分開的傳送時(亦即彼此間未交叉)，啟動穿刺可發生，並且在會屬於在先交叉訊框的交叉的串流中的符號未被傳送、與來自隨後的交叉訊框的符號交叉。如上所提及的，穿刺的符號在交叉的符號流中從他們正常的定位中被穿刺且在隨後的時間被傳送。結果是，即使伴隨穿刺，符號在相同的速度且以相同的潛時被傳送，但以修改的次序來確保在兩個接連的交叉訊框之符號之間的分離。此為在交叉器中控制器之角色，用以確保正確的符號被穿刺以負責不連續性以及對其補償的穿刺之效應，亦即在之後的時間傳送那些符號，其不屬於目前的交叉訊框。相應地，此是在解交叉器中控制器之角色，用以當重建未交叉的符號流時，對傳送符號之修改的次序加以考慮或是補償。
請參考圖4，為了計算延遲部403何時應被略過，需要透過下列方式中延遲部之順序照順序的編號延遲部403且編號選擇器401、402之迭代。
Npor=0,1,2...Npors-1
Niter=0,1,2...∞
其中Npors為在交叉器204或解交叉器302中延遲部403之總數目以及來自在目前交叉訊框中剩下的符號之串流的符號之數目為Nframe。
使用於上界定的變數，針對關於啟動處理開 始且將符號放置在未交叉的串流中之時間的交叉器204或解交叉器302之各輸入與輸出符號及/或各記憶體元件404計算參考數(reference number)(亦已知為序數(ordinal number))是可能的。當選擇器以關於如在圖中所示之延遲部向下方向移動時，參考數可給定以 Nref=(Niter-Npors+1)Npors+(Npors+1)Npor.
參考數係為在未交叉的符號流中符號之定位，亦即在交叉前或解交叉後在串流中符號之定位，或若其曾在解交叉器302或交叉器204中於特定的記憶體元件中儲存時在串流中符號之定位。結果是，若參考號為小於0的話，接著已偵測到啟動穿刺不連續性，因為符號會屬於在先的交叉訊框且有關係的選擇器401、402應繼續前進到下一個延遲部：Nref<0
若參考數大於等於Nframe，接著已偵測到關閉穿刺不連續性，因為符號會屬於隨後的交叉訊框，並且有關係的選擇器401、402應繼續前進到下一個延遲部：Nref Nframe
如此一來，能偵測啟動與關閉穿刺而不必儲存用於各記憶體位置或元件以為了指示符號及或記憶體元件是否有效或無效。在一些範例中，當參考數並不彼此對應時，符號及/或記憶體元件可配置參考數與經偵測的不連續性與經導入的補償。在其它範例中，當偵測到參考數之間的差異時，符號之參考數可對在目前迭代期間何者應 被預期與從延遲部跳過符號之輸入或輸出之形式導入的補償做比較。在又另一個範例中，受不連續性或穿刺所影響的符號可經由在他們的參考數或他們與之相關的記憶體元件之參考數，與在未交叉或交叉的符號流中其它符號之該些者之間的比較而識別。舉例來說，經由在符號的參考數與預期與在選定的延遲部中特定的記憶體元件相關的符號之參考數之間的比較。
在其中記憶體元件係配置參考號的範例中，若與從其中符號係讀自或輸入到其的記憶體元件相關的參考號不是Nref<0就是Nref Nframe，接著穿刺將已被偵測。補償接著以符號之跳過輸入或跳過輸出到記憶體元件位在其中的延遲部或從記憶體元件位在其中的延遲部跳過輸入或跳過輸出的形式導入。舉例來說，若在解交叉器中的記憶體元件具有與其相關的參考數78但交叉訊框僅具有剩下70個符號，在交叉的符號流中的下一個符號將不被輸入進入記憶體元件，因為選擇器將略過包含記憶體元件的延遲部。
在交叉器204或解交叉器302正運行的同時，能維持記數從交叉器204或解交叉器302輸出的符號之數目。一但此相等於Nframe-1
接著所有目前訊框之符號已被輸出。
類似的，若選擇器401、402以相對的方向移動時，亦即關於在圖中的延遲部的向上方向，能找到Nref的類似的表 示式：Nref=(Niter-Npor)Npors+Npor
其中能使用用於偵測啟動與關閉穿刺相同的表示式。
在實際上，吾人可能希望將交叉器204或解交叉器302運行一段長時間，在已知其會被關閉的時間之前已將其開始。能使用上述的技術以用於此情況以為了偵測啟動穿刺，因為其不需要知道為了偵測啟動穿刺之交叉訊框Nframe之長度。然而，需要將上面的技術適用於致能要被偵測的關閉穿刺，假設交叉訊框Nframe之長度未知的話。在此情況中，在關閉處理已開始且在其處選擇器係在部0(Npor=0)處之前，吾人界定某個任意的時間。吾人界定於此時要為0的Niter且吾人界定要成為在交叉訊框中剩下的符號之數目的Nframe。接著能使用上述的方法以偵測關閉穿刺。
如已敘述的，在一些範例中對於在交叉器204與解交叉器302中之選擇器需要進行同步。若在接收器103切換至開(on)之前交叉器204已開始，接著接收器103需要知道選擇器401、402之正確的定位。此可由傳送器以某種選擇器同步資料之形式在各訊框之開始處發訊選擇器401、402之定位或是發訊附屬於該訊框。接著，在其獲取處理期間，接收器103能解碼為了設置選擇器410、402於正確的定位而發訊。一旦解交叉器302與交叉器204同步，接著此發訊不需要被解碼。
亦或許接收器103需要能同步至解交叉器302 之輸出。例如，若符號流分開成為了錯誤更正目的EFC-訊框，接收器103會需要能判定那些EFC-訊框之一者的開始之定位。此可藉傳送器發訊在某已知參考點之前於該訊框期間解交叉器302將輸出的符號之數目而完成，例如EFC-訊框之開始，將從解交叉器302輸出。
可為理想的是，通訊系統100之潛時為恆定。例如，在廣播系統中，原始視頻或音頻信號將為連續的串流，其需要像這樣由接收器103輸出或顯示。當交叉器204或解交叉器302之選擇器401、402跳過延遲部403因而不從延遲部輸入及或讀出符號時，其它符號將被影響且符號輸入及輸出之速率將被影響。結果是，通過系統的潛時可受影響，因為預期在符號流中的符號已從串流被穿刺，以為了在之後的時間傳送。因此，在許多通訊系統中，將需要對被不連續性穿刺影響的符號進行緩衝以為了將潛時保持恆定且對於不連續穿刺之效應補償。
在交叉器204中，若判定關閉穿刺，接著目前的符號不可由輸出選擇器402及跳過的目前的延遲部所讀出使得目前的符號並未讀出進入交叉的符號流。然而，需要有資料輸入到目前的延遲部。因此，目前的符號可以替代的方式輸出且設法儲存在緩衝器中。相同的，在解交叉器302中，若判定關閉穿刺，接著來自交叉的符號流之目前的符號將不會輸入到目前的延遲部而所以需要此輸入資料設法儲存於緩衝器中。這特別的重要，因為在許多通訊系統中，且特別是廣播系統，輸入的資料將為連續、不 停止的串流，因而符號將不是必需被儲存就是被傳送。在一些範例中，可需要在交叉器中之輸入的符號以取決於輸入與讀出程序而儲存，並且相同的在一些範例中，可需要從解交叉器輸出的符號以取決於輸入與讀出程序而儲存。
解交叉器
圖5簡短的繪示在關閉穿刺將發生之前的解交叉器302。對在各記憶體元件404中的符號編號以指示他們在未交叉的串流中的參考數。結果是，在解交叉器中的控制器識別會受穿刺影響的符號，在其中穿刺藉使用上面給定的表達式以及符號會被輸入進入的記憶體元件之位置而已進行判定。例如，若他們經正常的讀出，控制器可識別其參考數在未交叉的符號流中失序的符號。或者，控制器可識別記憶體元件及延遲部，在其中穿刺的符號會正常的已被輸入且跳過將符號輸入到識別的延遲部。此可能是因為記憶體元件之參考數超過Nframe且由於在交叉器處的關閉穿刺，對於此記憶體元件原始預定的符號將在之後的時間接收。在圖5中，在第二延遲部中具有指數0的符號為在關閉之定位被發訊之後的第一符號且在最後或底部延遲部具有指數X的符號係為在該定位之前的符號。在此情形中在輸入串流中的下一個符號亦具有指數X且所以此需要在具有指數0的符號之前被輸出。
圖6繪示當關閉穿刺發生時一個符號之後的解交叉器302。能見到的是，底部延遲部需要為了用於在 底部延遲部中最後的符號被讀出而位移，因為符號X需要在具有參考數0的符號之前被輸出，否則輸出流將對未交叉的串流來說是不同的(因為符號參考數將不會是順序的)。然而，其亦能見到的是，下一個輸入符號(其亦具有指數X)應不會輸入到解交叉器之底部延遲部，因為會已打算用於此延遲部的符號已從交叉的符號流被穿刺且將在之後的點及時的被傳送。若自符號流的下一個輸入符號已輸入進入底部延遲部，其將在具有參考0的符號之後被輸出，並且所以輸出流將對未交叉的串流來說是不同的(因為符號參考數將不會是順序的)。因此，因為輸入流為連續的且未停止的，下一個輸入符號需要設法儲存。
圖7闡述儲存來自還未輸入進入延遲部的交叉的串流的符號之方法，在其中在對解交叉器302輸入處使用緩衝器701。緩衝器701由在輸入處新的記憶體所代表，其包含符號X。隨各關閉穿刺發生，儲存在緩衝器701中符號之數目增加。此方法之可能的壞處是需要額外的記憶體來建置緩衝器701。此可為在廣播系統中於接收器103中特定的壞處(因為將有比傳送器多的多的接收器)，或是在雙向通訊系統中於收發器中的特定壞處。為了降低此壞處之衝擊，限制需要建置此輸入緩衝器701之記憶體之量係為有益的。
依據本揭露之範例的技術係為限制需要建置輸入緩衝器701的記憶體之數量，係為再使用解交叉器記憶體元件404以建置緩衝器701。再參照至圖7，其能見 到的是，當關閉穿刺發生時，在底部延遲部中記憶體元件702變為釋放。進一步而言，其結果是在目前交叉訊框期間不再有符號將輸入到底部延遲部，而所以於此交叉訊框期間不再需要在底部延遲部最左的記憶體元件。此能藉考量用於具有向下方向移動的選擇器401、402的解交叉器302對於參考數的表達式而顯示：Nref=(Niter-Npors+1)Npors+(Npors+1)Npor
關閉穿刺被判定，因為會儲存在空的記憶體元件702中的符號之參考數Nref具有大於(剩下的)交叉訊框Nframe之長度或相當的未發生之穿刺，相關記憶體元件702的參考數係大於(剩下的)交叉訊框之長度。其能見到的是，對於固定的Npor(例如在此情形中的底部延遲部)及固定的Npors，在下個迭代Niter上將已增加1而所以Nref之值將必然大於在目前迭代上。關閉穿刺被判定，因為參考數Nref大於(剩下的)交叉訊框Nframe之長度，結果是對於在下一個迭代上之此延遲部以及所有後續的迭代關閉穿刺將必然被判定(因為Niter總是增加)。亦能見到的是，無論何時關閉穿刺被判定(因此需要對延遲部的輸入以進行跳過)，記憶體元件及對應的憶體體位置變為不再需要。
因此，無論何時關閉穿刺被判定以及記憶體元件404變為未佔用，與未佔用的記憶體元件相關的記憶體位置能用以建置緩衝器701來儲存在未輸入進入特定延遲部的輸入符號中。
圖8繪示當已移動記憶體元件702及其對應的記憶體位置以建置緩衝器701時的交叉器。
圖9闡述當已輸入來自具有參考數7的經交叉的符號之串流的下一個輸入符號時的解交叉器302。在讀出下一個符號之後，選擇器401將切換到解交叉器302之頂部延遲部，而所以經儲存在輸入緩衝器701中的符號X將立即讀出，其就是為了正確的重建立未交叉的串流所需要的。
圖10闡述在下一個符號已被輸入之後的解交叉器，其具有參考數15。在先前於輸入緩衝器中的符號7寫入解交叉器302以為了對於先前不連續性穿刺補償之後，此係儲存於或寫入至輸入緩衝器701中。能見到的是，基於參考數，當符號讀出時，未交叉的符號之順序的串流將由解交叉器重建立。在交叉器處穿刺符號之效應及跳過延遲部係因此被補償。
圖11繪示在下一個關閉穿刺使得不再需要另一個解交叉器記憶體元件及對應的記憶體位置並且對用於建置輸入緩衝器701係變為可利用之後的解交叉器302。如從圖11明白的是，當各關閉穿刺發生時，新的記憶體元件及其相關的記憶體位置係從解交叉器302釋出，並且需要建置輸入緩衝器701的記憶體之量增加一個記憶體位置。據此，因此能使用從解交叉器302釋出的記憶體元件404之記憶體位置來建置輸入緩衝器701。結果是，偵測不連續性穿刺之過程、識別及儲存由不連續性穿刺影響的 符號且隨後將儲存的符號輸入進入延遲部以對於能由具有少量或沒有附加的記憶體以用於符號儲存的控制器所實現的不連續性穿刺做補償。
當不連續性穿刺發生時，用於上述輸入緩衝器701的交叉器記憶體之再使用導致沒有附加的記憶體需要用於儲存符號的益處，超越解交叉器記憶體本身之者。當考量在系統中的接收器時此係為有益的，由於相較於傳送器他們較低的成本與較高的數目。結果是，由於輸入緩衝器701從解交叉器記憶體位置形成，當有像是穿刺不連續性的不連續性而不增加解交叉器之記憶體需求且因此不增加有關接收器之成本時，能夠維持參與交叉的數位通訊系統之容量。進一步而言，迴旋交叉之效能與記憶體益處能與通常與方塊交叉相關的方塊/訊框分離之益處結合。
圖12繪示當在所有記憶體位置已於輸入緩衝器701中被再使用的情境中最後穿刺發生時的解交叉器302。到此時，在輸入緩衝器701中的符號附屬到下一個交叉訊框，在其中下一個交叉訊框係為已跟隨在當關閉已發生情形下之交叉訊框的交叉訊框。為了致能下一個訊框之解交叉，輸入緩衝器701與其儲存的符號可重組態為另一個解交叉器302使得輸入緩衝器701之記憶體位置再一次與延遲部403之記憶體元件404相關。
圖13闡述將輸入緩衝器701重組態進入解交叉器302同時同步負責來自跟隨的交叉訊框之啟動穿刺。此例如可當來自目前訊框的符號已從延遲部403讀出且儲 存的符號有關於下一個訊框時發生。重組態包含從輸入緩衝器701右到左配置記憶體位置從頂部到底部垂直的進入解交叉器，從右到左填充自記憶體元件形成的行。在一些範例中，可考量重組態之處理依據如在圖13中闡述的預定順序將儲存的符號正輸入進入延遲部。然而，重組態亦可藉重組態記憶體映射(memory mapping)和與各記憶體元件及延遲部相關的記憶體位置來達成。當需要重組態時，可預定重組態順序的事實可降低在控制器上的負荷。
圖14繪示在已完成重組態之後的解交叉器302。下一個符號輸入將具有參考數0並且將被輸入且在於第二延遲部中之符號1將被讀取之前立即讀出頂部延遲部。結果是，其能見到的是將重建未交叉的串流。
圖15闡述在當跟隨的交叉訊框短於在解交叉器中記憶體位置之數目加上在解交叉器中記憶體位置之數目的和時的情境之範別中的解交叉器302。在此情形中，可需要在重組態處理中負責關閉穿刺。例如，在圖15中，符號0不應輸入進入底部延遲部，因為其會在符號1之後被讀出，因而解交叉的符號之串流會是不正確的。先前給予的表示式能用以判定在重組態處理期間關閉穿刺之發生。於圖15中在底部延遲部中最左記憶體元件之情形中，參考數Nref將大於Nframe因而此與記憶體元件相關的記憶體位置必保持為輸入緩衝器記憶體位置。
記憶體管理
很可能的是，用於已說明的解交叉器302的記憶體會建置為部分的隨機存取記憶體，而不是分離的記憶體位置，像是正反器(flip-flop)。在此情形，並非實體的將資料於隨機存取記憶體中在記憶體位置之間移動，會是更佳的是藉控制位址映射(address mapping)虛擬的移動資料。在此情形，下列記憶體映射函數係需要用於解交叉器：ARAM=fa(Npor,Ncolumn)
ARAM=fi(Nbuffer)
其中ARAM係為在隨機存取記憶體中的位址
Npor係為延遲部數目
Ncolumn係為行數目
Nbuffer係為在輸入緩衝器中的定位
函數fa為在本領域中所共知的，因為迴旋交叉/解交叉係為已知的技術，而所以用於在隨機存取記憶體中建置這類交叉解交叉的技術亦為共知的。
圖16闡述在其中從頂部到底部編號延遲部403和從左至右編號行的解交叉器302。用於圖16之解交叉器302適合的記憶體映射函數係給定於下，其中行自0到Ncolumns-1右至左的被編號以及延遲部自0到Npors-1頂部到底部的被編號：
函數fi(Nbuffer)係取決於本案而所以在本領域中係為未知的。函數fi(Nbuffer)亦取決於在其中記憶體位置變為釋放的次序(在輸入緩衝器701中要被再使用)，其輪流取決於關閉穿刺之定位。關閉穿刺之定位取決於交叉訊框之長度(或是一旦已發訊交叉訊框之端部時在交叉訊框中留下的符號之數目)，Nframe，及在解交叉器中延遲部403之數目，Npors。為了簡化此關係，則將限制放在Nframe上
Nframe mod(模除)Npors=0。
換句話說，Nframe必需為Npors的整數倍。隨著施加此限制，函數fi(Nbuffer)變為：
函數fi(Nbuffer)致能隨機存取記憶體位址來被計算以用於在輸入緩衝器701中的記憶體位置。函數fi(Nbuffer)是複雜的而所以可能難以建置，特別是以硬體。
由於輸入緩衝器701之操作，對其內的位置隨機存取是不需要的。相反的，可維持某種指標(pointer)或多個指標，其指到在輸入緩衝器701中的定 位，符號應從緩衝器701讀取，或是符號應寫入至緩衝器701。取代操控在線性域0...Nbuffer-1中這些指標，指標能在此域0...Ncolumns-1,0...Npors-1中被操控。
圖17闡述在其中與延遲部403之記憶體元件404相關的記憶體位置變為釋放的次序。只要上面的限制被遵循，在此域中操控指標係為直觀的，因為記憶體位置將以由虛線1701繪示的次序變為釋放。
在解交叉器302中的各延遲部403為有效的位移暫存器，在其中於各迭代符號被移出各延遲元件403之最後的記憶體元件404。若解交叉器302係使用例如正反器來建置的話，接著位移暫存器之建置會為周知的。然而，若解交叉器302係使用隨機存取記憶體來建置的話，將各延遲部建置為環緩衝器(ring buffer)係為方便的。環緩衝器為已知的技術，在其中位移暫存器係使用與位移暫存器相同長度的記憶體之固定方塊來建置。指標接著被維持且位移此位移暫存器係由資料所指到的第一讀取所模擬(其變為位移暫存器，亦即延遲部，之輸出)，接著將資料寫入到相同位置(其為輸入資料到位移暫存器，亦即延遲部)且接著將指標移動至到下一個記憶體位置之點，同時若指標應增量超過記憶體之方塊的端部時繞返到第一記憶體位置。
圖18闡述循環緩衝器1801。指標1802指到包含具有指數26之符號的記憶體位置且當下一個符號到達時，具有指數26之符號會從由指標1802指到的記憶體 位置讀取。新的符號會被寫入到該相同的記憶體位置且接著指標1802已增量使得其指向包含具有指數27之符號的記憶體位置。因此，來自循環緩衝器1801的下一個輸出將為具有指數27之符號且被寫入到在圖18中所指到的記憶體位置之符號會在5個另外的讀取/寫入循環之後被輸出。因此，其能見到的是，循環緩衝器1801正建置位移暫存器，而資料不用必需實體的在記憶體位置之間位移。指標1802能使用像是上述fa(Npor,Ncolumn)的函數映射到線性隨機存取記憶體位置空間。
在一些範例中，輸入緩衝器可被視為能擴張或收縮的位移暫存器。輸入緩衝器701係使用從解交叉器302釋放的記憶體位置來建構且在其上已顯示在任何時間從解交叉器302之記憶體元件404可利用之釋放的記憶體位置之數目係等於輸入緩衝器701所需要的數目。在解交叉器302係使用正反器建置的範例中，能擴張或收縮的位移暫存器之建置係為直觀的且將位移暫存器位移係為周知的且能使用適合的多工邏輯(multiplexing logic)添加或移除正反器。
在其它範例中，解交叉器302可使用隨機存取記憶體來建置。在建置能收縮的位移暫存器為直觀的同時，當使用隨機存取記憶體時建置能擴張的位移暫存器是困難的。如上所述，使用隨機存取記憶體建置位移暫存器之方便的方法係為使用循環緩衝器。然而，循環緩衝器一般建置為恆定尺寸之緩衝器：若循環緩衝器要被擴張，若 指標未指到用以建置循環緩衝器之記憶體之方塊的一端，可能會出現問題。若要是需要擴張如圖18所繪示的循環緩衝器1801且具有在位定上顯示的指標1802的話，在包含具有指數26及31之符號之間會需要新的記憶體位置。當用以建置循環緩衝器的記憶體之方塊為連續時，此可能是困難的。然而，用以於其中建置輸入緩衝器701的記憶體之方塊可能不是實體的連續，但相反的可使用從解交叉器302所釋放的記憶體位置來建構，結果是，會使用上述方法存取記憶體位置，有效的讓記憶體位置連續。
建置輸入緩衝器701的另一個技術會是要使用先進先出(first-in first-out)記憶體(FIFO)安排。FIFO係為對於循環緩衝器相似的結構，除了兩個指標需要被維持以外，其一者用於寫入/輸入且一者用於讀取/輸出。使用FIFO而非擴張位移暫存器之益處為FIFO係為能擴張或收縮以及位移之有效的位移暫存器。然而，建置FIFO需要等於其最大尺寸之固定的記憶體之量，鑒於在本案中此將不會是若用以建置FIFO的記憶體係為從當遭遇關閉穿刺時從解交叉器釋出者時的情形。
替代使用從解交叉器302釋出的記憶體來建置FIFO，建置FIFO之另一個方法係為使用記憶體之第二方塊。如在上面圖12中所繪示，輸入緩衝器701之最大尺寸相等於在解交叉器302中記憶體位置之數目。因此，不做另外的適用，為了基於隨機存取記憶體之第二方塊使用FIFO建置輸入緩衝器701，需要如會需要之記憶體之 兩倍多來建置解交叉器701。當迴旋交叉器之主要益處之一者為其需要如相當方塊交叉器一半的記憶體之量時，其似乎會是，基於隨機存取記憶體之第二方塊上使用FIFO建置輸入緩衝器701會完全的移除使用迴旋交叉器之益處。然而，較近的檢驗展現出能降低額外的記憶體之量。這是因為關閉穿刺之樣型為確定性的(特別是，若Nframe mod(模除)Npors=0)，來自下一個交叉訊框的符號不需要被位移，因為於目前交叉訊框期間，他們非從輸入緩衝器701輸出到交叉器，且在建置擴張位移暫存器的複雜度係由需要能夠位移且擴張輸入緩衝器所造成。然而，若沒有需要位移，接著建置係為更直觀的。結果是，需要使用FIFO建置輸入緩衝器701的額外的記憶體之量能藉由將輸入緩衝器701分成輸入兩個區段而降低：第一區段用以儲存來自目前交叉訊框的符號，且第二區段用以儲存來自下一個交叉訊框的符號。
圖19闡述依據本揭露之範例的兩區段緩衝器記憶體安排，包含用於從目前交叉訊框儲存符號的第一區段1902以及用於從下一個交叉訊框儲存符號的第二區段1903。不太可能的是，將需要位移在第二區段1903中的符號，因而FIFO僅必要將第一區段1902建置為FIFO。在來自目前交叉訊框的符號通過第一區段1902的同時，其將需要不是擴張就是位移。因此，需要建置第一區段1902的位置之最大數目小於在第一關閉穿刺之後剩下在交叉訊框中的符號之數目。當遭遇到的關閉穿刺之數目等 於剩下在目前交叉訊框中符號之數目時，將達到第一區段1902之最大尺寸，因為在該點處第一區段將夠大以儲存所有在目前交叉訊框中剩下的符號。
能計算第一區段之最大尺寸：
其中Nmax -輸入緩衝器之最大長度
Npors -在解交叉器中延遲部之數目
Naddr -在解交叉器中記憶體位置之數目
第二區段1903可建置為連續的記憶體之方塊，其不需要被移動而所以其使用從解交叉器302釋出的記憶體位置之建置為直觀的。只要遵循限制Nframe mod Npors=0的話，記憶體位置將以在圖17中所繪示的次序變為釋放。因此，當遭遇來自下一個交叉訊框的符號時，他們能以如圖17所繪示的次序儲存在從解交叉器302釋出的記憶體位置中。進一步而言，由於分開的記憶體且Nframe mod Npors=0，從下一個訊框儲存的符號之組態大大的簡化如以下所解釋者。
圖20闡述上述的兩個區段記憶體安排。非位移記憶體1903係使用釋放的記憶體位置2001來建置，並且用於目前的交叉訊框之符號的FIFO 1902使用分開的專用緩衝器記憶體。若考慮的是方塊交叉器使用100%的記憶體，接著傳統的迴旋交叉器則使用50%。然而，傳統的迴旋交叉器不能分開交叉訊框等，不具有不利的影響潛時及容量。以從如在圖11中空的記憶體元件形成的緩衝 器建置傳統的交叉器允許交叉訊框被分開且亦使用50%的記憶體。然而，其亦需要複雜的記憶體重配置。當應付不連續性穿刺及交叉訊框分離但僅需要再多Nmax個符號記憶體時，利用上述且在圖20中闡述的兩個區段記憶體配置大大的簡化解交叉器記憶體之操作。結果是，如上述的迴旋交叉器能夠考量交叉訊框分離及其它的不連續性，同時使用方塊交叉器之62.5%的記憶體，並避免複雜的記憶體管理。
重啟動與重組態
在從來自解交叉器的目前交叉訊框輸出最後的符號之時間上，輸出緩衝器1903將包含來自下一個交叉訊框的Naddr符號。這些需要以在圖13中繪示的次序輸入進入解交叉器。
若使用例如正反器來建置解交叉器，接著執行在圖13中闡述的填充處理能使用適合的多工邏輯來完成。然而，若使用隨機存取記憶體建置解交叉器的話，執行在圖13中闡述的填充處理之第一方法係為符號接著符號的從輸入緩衝器讀出資料且將此寫入進入解交叉器記憶體元件。然而，在輸入緩衝器係使用從解交叉器釋出的記憶體位置來建置的情形，當執行在圖13中闡述的填充處理時，若遵照此方法來確保資料沒被覆寫則必需小心。該方法之另一個壞處是符號接著符號讀取及寫入資料可能比可利用花更多的時間。從輸入緩衝器將資料轉移到解交叉 器記憶體之第二個方法(考量他們皆使用相同的實體記憶體建置)係為藉改變記憶體之記憶體映射立即的執行轉移。其結果是此方法是直觀的，因為輸入緩衝器之整體或第二區段係使用以在圖17中繪示的次序從解交叉器釋出的記憶體位置來建置。比較圖13與圖17顯示反轉行編號之次序具有理想的效應。
圖21闡述當解交叉器302之關閉及啟動係由於交叉器204及解交叉器302之重組態時的解交叉器302。當要改變交叉器204與解交叉器302之尺寸時，可需要重組態。若改變交叉器204與解交叉器302之尺寸，接著將必然有在通過他們的潛時上的改變。因此，目前為止所說明的技術不太可能能夠用以負責由在交叉器204與解交叉器302之尺寸上改變造成的在潛時上的改變，相反的需要某種其它的機制，像是在傳送資料中有空隙或在接收器中有資料平滑緩衝器(data smoothing buffer)。
例如在圖21中，解交叉器302之尺寸已由於添加額外行的記憶體元件2101而增加。為了負責此增加，符號首先輸入進入如上提出的預存記憶體元件404，且接著符號以他們被接收的次序輸入進入剩下空的記憶體元件，並且對任何後續的不連續性、不連續性穿刺及由不連續性穿刺影響的符號加以考慮。
圖22闡述當已降低解交叉器302之尺寸時的解交叉器302。先前說明用於從輸入緩衝器701輸入符號之技術能被利用來填充延遲部403之可利用記憶體元件 404。然而，剩下的資料必不是從解交叉器302向上游進行緩衝就是可以藉使用剩下的且現與用為緩衝器2201之記憶體元件相關的未使用記憶體位置來進行緩衝。
可對於此之前所說明的實施例完成各種修改。例如，其它記憶體管理技術可用以建置解交叉器、延遲部、記憶體元件及輸入緩衝器。於此之前所說明的解交叉器之功能元件亦可使用各種手段來建置，例如控制器與記憶體管理元件可建置為電路(circuitry)、迴路或部分的迴路、邏輯或者處理器或部分的處理器。類似的，傳送器與接收器、延遲部、記憶體元件、輸入緩衝器的記憶體位置及區段之方塊可使用各種手段來建置，例如像是透過揮發性和非揮發性記憶體、電路、迴路或部分的迴路、邏輯，或者是處理器或部分的處理器之結合。所說明的解交叉技術亦可以任何適合的通訊網路或通訊架構來建置。
401‧‧‧輸入選擇器
402‧‧‧輸出選擇器
403‧‧‧延遲部
404‧‧‧記憶體元件
701‧‧‧緩衝器

Claims (15)

  1. 一種用於接收信號的接收器，其包含交叉的符號流，該接收器包含：迴旋解交叉器電路，其包含複數個延遲部，該複數個延遲部之各者係安排以從輸入到輸出將來自該符號流的符號按不同的量延遲，該延遲部係依序安排；輸入選擇器，組態以將來自該符號流的該符號輸入到該延遲部使得連續的符號係依據該延遲部之序順輸入；輸出選擇器，組態以依據該延遲部之順序藉連續的選擇來自該延遲部之輸出的符號來讀取來自該延遲部的符號以形成解交叉的符號流；以及控制器電路，組態以偵測在由從該交叉的符號流穿刺的符號引起的該交叉的符號流中的不連續性穿刺；以及識別在被該不連續性穿刺影響的該交叉的符號流中的符號，在該交叉的符號流中該識別的符號係為由於該不連續性穿刺而會在該解交叉的符號流中失序的符號，儲存該識別的符號，以及將該識別的符號輸入到該延遲部以對於該不連續性補償，其中該延遲部之至少一者係形成自一或更多記憶體，並且該識別的符號之至少一者係儲存在該延遲部之該一或更多記憶體中，其會已由早已從該交叉的符號流穿刺的符號佔據。
  2. 依據申請專利範圍第1項的接收器，其中該符號 係依據該延遲部之順序在第一方向上輸入到且讀出自該延遲部，且該控制器係組態以對於在該交叉的符號流中之各符號判定參考數(Nref)，該參考數識別在其中應讀出該符號以形成該解交叉的符號流的次序，並且該參考數係依據下列式子計算N ref =(N iter -N pors +1)N pors +(N pors +1)N por 其中N por 為有關於另外的延遲部之延遲部的定位，Npors係為延遲部之總數，且N iter 代表通過延遲部之順序的迭代之數目。
  3. 依據申請專利範圍第1項的接收器，其中該符號係依據該延遲部之順序在第二方向上輸入到且讀出自該延遲部，並且該控制器係組態以對於在該交叉的符號流中各個符號判定參考數(N ref )，該參考數識別在其中應讀出該符號以形成該解交叉的符號流的次序，並且該參考數係依據下列式子計算N ref =(N iter -N por )N pors +N por 其中N por 係為有關於另外的延遲部之延遲部的定位，Npors係為延遲部之總數，且N iter 代表通過延遲部之順序的迭代之數目。
  4. 依據申請專利範圍第2或3項任一項的接收器，其中該控制器係組態以對於該輸入符號依據N ref <0來偵測不連續性穿刺。
  5. 依據申請專利範圍第2或3項任一項的接收器，其中該交叉的符號流之符號係分成交叉訊框，不連續穿刺 由訊框之間轉換引起，並且該控制器係組態以對於該輸入符號依據N ref N frame 來偵測不連續性穿刺，其中N frame 代表在目前的交叉訊框中剩下的符號之數目。
  6. 依據申請專利範圍第5項的接收器，其中儲存在該延遲部之一或更多記憶體中的該符號形成該下一個交叉訊框，該延遲部之一或更多記憶體會已由已從該交叉的符號流穿刺的符號所佔據。
  7. 依據申請專利範圍第5項的接收器，其中該接收器包含緩衝器，並且形成部分該目前的訊框之該識別的符號之一或更多者係儲存在該緩衝器中，該緩衝器係由排除該延遲部之記憶體的記憶體形成。
  8. 依據申請專利範圍第7項的接收器，其中N frame modN pors =0。
  9. 依據申請專利範圍第8項的接收器，其中該緩衝器之最大尺寸(Nmax)係給定以
  10. 依據申請專利範圍第1項的接收器，其中該信號包含指示該選擇器之定位的同步資料，並且該控制器係組態以偵測該同步資料且以依據該同步資料定位該選擇器。
  11. 一種接收信號之方法，該信號包含交叉的符號流，該方法使用包含複數個延遲部之迴旋解交叉器，該複數個延遲部之各者係安排以從輸入到輸出將來自該符號流的符號按不同的量延遲，該延遲部係依序安排，該方法包 含：將來自該符號流之該符號輸入到該延遲部使得依據該延遲部之順序輸入連續的符號；藉依據該延遲部之順序從該延遲部之輸出連續的選擇該符號從該延遲部來讀取該符號以形成解交叉的符號流；偵測由從該交叉的符號流被穿刺的符號引起的在該交叉器符號流中的不連續性穿刺；識別在由該不連續性穿刺影響的該交叉的符號流中的符號，在該交叉的符號流中該識別的符號係為由於該不連續性穿刺而會在該解交叉的符號流中失序的符號；儲存該識別的符號；以及將識別的符號輸入到該延遲部以對於不連續性補償，其中該延遲部之至少一者係形成自一或更多記憶體，且該識別的符號之至少一者係儲存在該延遲部之該一或更多記憶體中，其會已由早已從該交叉的符號流穿刺的符號所佔據。
  12. 一種具有電腦可執行指令的電腦程式，其當載入上至電腦時造成該電腦施行依據申請專利範圍第11項的方法。
  13. 一種資料處理設備，用於處理包含交叉的符號流之信號，該資料處理設備包含：迴旋解交叉器，其包含複數個延遲部，該複數個延遲部之各者係安排以從輸入到輸出將來自該符號流的符號按不同的量延遲，該延遲部係依序安排； 輸入選擇器，組態以將來自該符號流的該符號輸入到該延遲部使得連續的符號係依據該延遲部之序順輸入；輸出選擇器，組態以依據該延遲部之順序藉連續的選擇來自該延遲部之輸出的符號來讀取來自該延遲部的符號以形成解交叉的符號流；以及控制器，組態以偵測在由從該交叉的符號流穿刺的符號引起的該交叉的符號流中的不連續性穿刺；以及識別在被該不連續性穿刺影響的該交叉的符號流中的符號，在該交叉的符號流中該識別的符號係為由於該不連續性穿刺而會在該解交叉的符號流中失序的符號，儲存該識別的符號，以及將該識別的符號輸入到該延遲部以對於該不連續性補償，其中該延遲部之至少一者係形成自一或更多記憶體，並且該識別的符號之至少一者係儲存在該延遲部之該一或更多記憶體中，其會已由早已從該交叉的符號流穿刺的符號佔據。
  14. 一種電視，包含用於顯示內容的顯示器以及用於接收代表要顯示於該顯示器上的該內容且提供該內容到該顯示器，該信號包含交叉的符號流且該接收器包含：迴旋解交叉器，其包含複數個延遲部，該複數個延遲部之各者係安排以從輸入到輸出將來自該符號流的符號按不同的量延遲，該延遲部係依序安排；輸入選擇器，組態以將來自該符號流的該符號輸入到 該延遲部使得連續的符號係依據該延遲部之序順輸入；輸出選擇器，組態以依據該延遲部之順序藉連續的選擇來自該延遲部之輸出的符號來讀取來自該延遲部的符號以形成解交叉的符號流；以及控制器，組態以偵測在由從該交叉的符號流穿刺的符號引起的該交叉的符號流中的不連續性穿刺；以及識別在被該不連續性穿刺影響的該交叉的符號流中的符號，在該交叉的符號流中該識別的符號係為由於該不連續性穿刺而會在該解交叉的符號流中失序的符號，儲存該識別的符號，以及將該識別的符號輸入到該延遲部以對於該不連續性補償，其中該延遲部之至少一者係形成自一或更多記憶體，並且該識別的符號之至少一者係儲存在該延遲部之該一或更多記憶體中，其會已由早已從該交叉的符號流穿刺的符號佔據。
  15. 一種資料處理設備，用於解交叉經交叉的符號流，該資料處理設備包含：用於延遲的機構，用於從自複數個輸入到複數個輸出將來自該符號流的符號按不同的量延遲；用於輸入的機構，用於將來自該符號流的該符號輸入到該延遲機構使得連續的符號係依據序順輸入；用於讀出的機構，用於藉由從該延遲機構之輸出連續的選擇該符號從該延遲機構讀出該符號以形成解交叉的符 號流；以及用於偵測的機構，用於偵測在由從該交叉的符號流穿刺的符號引起的交叉的符號流中的不連續性穿刺；用於識別的機構，用於識別在被該不連續性穿刺影響的該交叉的符號流中的符號，在該交叉的符號流中該識別的符號係為會由於該不連續性穿刺在該解交叉的符號流中失序的符號，用於儲存的機構，用於儲存該識別的符號，以及用於輸入的機構，用於將該識別的符號輸入到該延遲機構以對於該不連續性補償，其中該延遲機構之至少一者係形成自一或更多記憶體，並且該識別的符號之至少一者係儲存在該延遲機構之該一或更多記憶體中，其會已由已從該交叉的符號流穿刺的符號佔據。
TW103104417A 2013-04-02 2014-02-11 接收器與接收信號的方法 TWI618415B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1305943.1A GB2512600A (en) 2013-04-02 2013-04-02 Receivers and methods for receiving signals
??1305943.1 2013-04-02

Publications (2)

Publication Number Publication Date
TW201446004A true TW201446004A (zh) 2014-12-01
TWI618415B TWI618415B (zh) 2018-03-11

Family

ID=48445142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104417A TWI618415B (zh) 2013-04-02 2014-02-11 接收器與接收信號的方法

Country Status (4)

Country Link
US (3) US10177789B2 (zh)
GB (1) GB2512600A (zh)
TW (1) TWI618415B (zh)
WO (1) WO2014162110A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2512600A (en) * 2013-04-02 2014-10-08 Sony Corp Receivers and methods for receiving signals
GB2533308A (en) * 2014-12-15 2016-06-22 Sony Corp Transmitter and method of transmitting and receiver and method of receiving
US9811417B2 (en) * 2015-03-12 2017-11-07 Toshiba Memory Corporation Semiconductor memory device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE292336T1 (de) 1997-01-31 2005-04-15 Cit Alcatel Verfahren und geräte zur schachtelung/entschachtelung von digitalen daten und kommunikationssystem
GB2327578A (en) * 1997-07-18 1999-01-27 Nokia Mobile Phones Ltd Convolutional interleaver for preventing the transmission of unwanted data
KR100326182B1 (ko) * 1998-03-23 2002-07-02 윤종용 부호분할다중접속통신시스템의의사잡음시퀀스발생방법및장치
ATE237888T1 (de) * 1998-10-30 2003-05-15 Broadcom Corp Verallgemeinerter faltungsver- und - entschachteler
EP1098467A1 (en) * 1999-11-08 2001-05-09 THOMSON multimedia Methods and devices for initialising a convolutional interleaver/deinterleaver
US7770010B2 (en) 2000-09-18 2010-08-03 Wideband Semiconductors Inc. Dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
US7477326B2 (en) * 2000-12-15 2009-01-13 Broadcom Corporation HDTV chip with a single IF strip for handling analog and digital reception
US7024596B2 (en) * 2001-11-12 2006-04-04 Broadcom Corporation Efficient address generation for interleaver and de-interleaver
DE102004026800B4 (de) * 2004-05-24 2006-05-24 Infineon Technologies Ag Verfahren zum Verändern einer Tiefe einer Interleaver-Vorrichtung oder Deinterleaver-Vorrichtung sowie entsprechende Interleaver-Vorrichtung, Deinterleaver-Vorrichtung und Kommunikationseinrichtung
US7408999B2 (en) 2004-12-09 2008-08-05 Conexant Systems, Inc. Method and system for dynamic interleaver adaptation scheme in VDSL
US7444556B2 (en) * 2005-05-13 2008-10-28 Freescale Semiconductor, Inc. System and method of interleaving transmitted data
US7676733B2 (en) * 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
US20100189162A1 (en) * 2006-09-06 2010-07-29 Takashi Yoshimoto Transmission-and-reception apparatus, transmission-and-reception system, and transmission-and-reception method
US8185785B2 (en) * 2006-11-28 2012-05-22 At&T Intellectual Property I, L.P. Broadcasting of digital video to mobile terminals
US7715511B2 (en) * 2007-01-19 2010-05-11 Mediatek Usa Inc. Packet frame synchronization for MIMO system with cyclic shift spatial streams
KR20080089728A (ko) * 2007-04-02 2008-10-08 엘지전자 주식회사 다중 부 반송파 시스템에서의 부 반송파 간격 적용 방법 및이를 지원하는 이동 단말
US7764595B2 (en) * 2008-01-16 2010-07-27 Newport Media, Inc. Area and power efficient architectures of time deinterleaver for ISDB-T receivers
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers
CN102292985B (zh) * 2009-02-18 2014-08-20 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
US8352834B2 (en) 2009-11-12 2013-01-08 Broadlogic Network Technologies Inc. High throughput interleaver / deinterleaver
CN102281615B (zh) * 2010-06-12 2014-01-29 晨星软件研发(深圳)有限公司 通信装置及其控制方法
GB2512600A (en) * 2013-04-02 2014-10-08 Sony Corp Receivers and methods for receiving signals

Also Published As

Publication number Publication date
US10177789B2 (en) 2019-01-08
US20190140664A1 (en) 2019-05-09
GB201305943D0 (en) 2013-05-15
US11303304B2 (en) 2022-04-12
US20220200629A1 (en) 2022-06-23
WO2014162110A1 (en) 2014-10-09
TWI618415B (zh) 2018-03-11
GB2512600A (en) 2014-10-08
US20160049963A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
US20220200629A1 (en) Receiver receiving a signal including physical layer frames, and including a convolutional deinterleaver and a deinterleaver selector
US9520900B2 (en) Convolutional interleaver having a plurality of delay portions
US7366803B1 (en) Integrated circuit for buffering data by removing idle blocks to create a modified data stream when memory device is not near empty
KR20100068293A (ko) 멀티플렉싱되는 출력을 가진 병렬 터보 디코더
MX2008015539A (es) Aparato intercalador y receptor para una señal generada por el aparato intercalador.
CN103401571A (zh) 在移动通信系统中交织数据的方法和装置
US7966544B2 (en) Loading the input memory of an LDPC decoder with data for decoding
KR102082704B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US20060013342A1 (en) Method and apparatus for managing buffer for block deinterleaver in a mobile communication system
KR102248750B1 (ko) 비트 인터리버 및 비트 디-인터리버
BRPI0823179A2 (pt) dispositivo e mÉtodo para o processamento de fluxos contÍnuos de dados
JPH1032498A (ja) 可変レートビタビ復号器
CN101453302B (zh) 解交织器、数据传输系统中的数据交织/解交织实现方法
JP2004282745A (ja) デジタル通信システムのデインターリービング装置およびそのデインターリービング方法
US8103944B2 (en) Memory architecture for high throughput RS decoding for MediaFLO receivers
CN103544113A (zh) 基于数据块的卷积交织在fpga中ram的实现方法
CN107241163B (zh) 一种交织处理方法及装置
JP3865743B2 (ja) デジタル放送受信装置、およびデジタル放送受信方法
CN109728826B (zh) 一种数据交织与解交织方法和装置
CN108809592A (zh) 数据传输方法和设备
KR100230912B1 (ko) 고화질 텔레비젼(hdtv)의 복호지연에 의한 오류 데이타 제거장치 및 방법
WO2005088848A1 (en) Deinterleaving apparatus and method using inner memory and outer memory
CN102833044B (zh) 一种cmmb系统中rs编码和字节交织的联合处理装置和方法
CN102316059A (zh) 一种ofdm系统的交织方法和装置
KR20150005409A (ko) 송신 장치, 수신 장치 및 그 신호 처리 방법