KR20100068293A - 멀티플렉싱되는 출력을 가진 병렬 터보 디코더 - Google Patents

멀티플렉싱되는 출력을 가진 병렬 터보 디코더 Download PDF

Info

Publication number
KR20100068293A
KR20100068293A KR1020107009138A KR20107009138A KR20100068293A KR 20100068293 A KR20100068293 A KR 20100068293A KR 1020107009138 A KR1020107009138 A KR 1020107009138A KR 20107009138 A KR20107009138 A KR 20107009138A KR 20100068293 A KR20100068293 A KR 20100068293A
Authority
KR
South Korea
Prior art keywords
stream
decoded
information
supplying
output
Prior art date
Application number
KR1020107009138A
Other languages
English (en)
Inventor
사피 울라 칸
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20100068293A publication Critical patent/KR20100068293A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

휴대용 무선 통신 사용자 단말기 (UT) 에 있어서, 병렬 경로 터보 디코딩하는 시스템 및 방법이 개시된다. 본 방법은 1 차 정보 패킷을 갖는 코딩된 스트림 (306) 을 수용하고, 코딩된 스트림을 제 1 코딩된 및 제 2 코딩된 정보 스트림 (308, 310) 으로 디멀티플렉싱 (304) 한다. 제 1 코딩된 스트림은 터보 디코딩 되어 (312) 제 1 디코딩된 정보 스트림 (314) 을 발생시킨다. 이와 유사하게, 제 2 코딩된 스트림은 디코딩되어 (316), 제 1 디코딩된 스트림에 대해 비동기적으로, 제 2 디코딩된 정보 스트림 (318) 을 발생시킨다. 그 후, 제 1 및 제 2 디코딩된 스트림은 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림 (322) 으로 결합된다 (320). 제 1 및 제 2 디코딩된 스트림은 제 1 및 제 2 디코딩된 스트림의 병렬 버퍼링에 의해 결합되어 병렬 버퍼링되고 디코딩된 스트림을 발생시킨다. 그 후, 병렬 버퍼링되고 디코딩된 스트림은 멀티플렉스되어 출력 버퍼에 저장되는 결합된 스트림을 생성한다.

Description

멀티플렉싱되는 출력을 가진 병렬 터보 디코더{PARALLEL TURBO DECODERS WITH MULTIPLEXED OUTPUT}
35 U.S.C §119 에 따른 우선권 주장
본 특허 출원은 2005 년 3 월 11 일에 출원되어 본 발명의 양수인에게 양도되어 있으며, 여기서 참조로서 명백하게 포함되는 가출원 제 60/660,967 호를 우선권 주장한다.
본 발명은 일반적으로 무선 통신에 관한 것으로서, 보다 구체적으로는, 비동기적으로 정보의 병렬 스트림을 디코딩 및 버퍼링할 수 있는 병렬 터보 디코더 시스템에 관한 것이다.
도 1 은 1/3 병렬 연결된 터보 인코더 (종래 기술) 의 예를 도시하는 개략적인 블록 다이어그램이다. 터보 디코딩은 데이터 에러 수정이 샤논 한계 (Shannon limit) 근처에서 수행되도록 하는 반복 프로세스이다. 1/3 은 1 개의 입력 비트 스트림이 3 성분 비트 스트림으로 변환되는 구현을 나타내는 표시이다. 원본 데이터 스트림 (X) 은 2 개의 병렬 RSC (Recursive Systematic Convolutional) 인코더로부터의 패리티 (parity) 비트 출력 (p1 및 p2) 과 함께, 멀티플렉서 입력을 통과한다. 인터리버는 RSC 인코더 중 하나로 입력된 비트를 랜덤하게 배열한다. 멀티플렉서는 3 개의 병렬 입력 비트 스트림을 하나의 출력 시리얼 스트림 (X p1 p2) 으로 재조합한다. 비록 1/3 터보 인코더가 개시되었으나, 1/2, 1/4 및 1/5 디코더도 역시 알려져 있다.
터보 인코딩은 전송 중에 노이즈에 의해 데이터 품질이 저하될 것을 가정하여 수행된다. 전송의 수신기 측에서는, 터보 디코더가 다중 서치 반복을 수행하기 위해 터보 트렐리스 (trellis) 기능을 이용하여 원본 비트 스트림을 재구성한다.
도 2 는 터보 디코더 (종래기술) 의 개략적인 블록 다이어그램이다. 2 개의 MAP (Maximum-a-posteriori) 블록 각각은 외부 정보를 발생시킨다. 외부 정보는 비트가 0 또는 1 중 하나일 가능성을 나타낸다. 제 1 MAP 블록 (202) 은 디스인터리빙된 출력 비트와 함께 인터리빙되지 않은 데이터 X 와 제 1 패리티 비트 p1 을 입력으로서 수신한다. 제 2 MAP 디코더는 최초 데이터 X 의 인터리빙된 버전과 함께 제 2 패리티 비트 p2 를 수신한다. 제 2 MAP 는 제 1 MAP 로부터의 외부 값 및 제 2 패리티 비트에 기초하여 외부 값을 계산한다. 제 2 MAP 는 그것의 외부 값 출력을 디스인터리버로 전송하고, 그 출력은 다른 반복을 위해 제 1 MAP 로 피드백된다.
양쪽의 MAP 를 통한 하나의 경로가 하나의 반복으로 간주된다. 시스템을 통한 복수의 반복이 로우 비트에러비 (BER: bit-error ratio) 를 가진 신호의 발생을 위해 요구된다. 반복적인 프로세스는 점진적으로 에러를 수정하고, 충분한 반복이 주어지면 모든 에러가 수정될 수 있다.
높은 데이터 속도 및 데이터의 양이 프로세스되어야 하는 경우, 많은 실시간 수신기들은 그들이 수신하는 데이터 내의 모든 에러들을 수정하기 위해 터보 디코딩을 사용할 수 없다. 만일 수신된 데이터를 병렬 데이터 스트림으로 분리하여 병렬로 처리할 수 있다면, 터보 디코딩에 대한 병목현상을 최소화할 수 있어 유리할 것이다. 그러나, 이러한 해결책은 데이터 스트림이 디코딩된 후 이를 어떻게 효율적으로 수집하고 재결합하는가 하는 추가적인 문제점을 드러낸다.
개선된 병렬 경로 터보 디코딩을 제공하는 것을 목적으로 한다.
본 발명은 병렬 터보 디코딩 시스템 및 방법을 기술한다. 디코딩된 데이터 스트림은 데이터 패킷의 적절한 순서에 따라 출력 버퍼에서 재결합된다. 만일 데이터가 상이한 프레임 카테고리에서 구성되면, 재결합된 데이터 스트림은 각각의 프레임 카테고리에 대한 독립적인 출력 버퍼에 저장될 수 있다. 시스템은 또한 터보 패킷이 출력 버터에 저장되면 다양한 인터럽트를 발생시킨다.
패킷이 이용가능하고 터보 디코더가 유휴상태 (idle) 이면, 터보 디코더는 비트 메트릭 (LLR) 모듈로부터 소프트 결정 데이터를 수용한다. 터보 디코딩 작동이 완료되면, 하드 결정 비트가 대응하는 미니 출력 버퍼에 기록된다. 미니 출력 버퍼가 가득 차면, 데이터는 적절한 출력 버퍼로 전송된다. 출력 버퍼는 마이크로프로세서에 의해 드레인된다. 시스템은 출력 버퍼를 관리하여 재공급되는 동안, 마이크로프로세서에 의해 동시에 드레인될 수 있도록 한다.
따라서, 휴대용 무선 통신 사용자 단말기 (User Terminal: UT) 에서 병렬 경로 터보 디코딩을 위한 방법이 제공된다. 본 방법은 1 차 정보 패킷을 갖는 코딩된 스트림을 수용하고, 코딩된 스트림을 제 1 코딩된 및 제 2 코딩된 정보 스트림으로 디멀티플렉싱한다. 제 1 코딩된 스트림은 터보 디코딩되고, 제 1 디코딩된 정보 스트림을 발생시킨다. 유사하게, 제 2 코딩된 스트림은 제 1 디코딩된 스트림과 비동기적으로 디코딩되어, 제 2 디코딩된 정보 스트림을 발생시킨다. 그 후, 제 1 및 제 2 디코딩된 스트림은 1 차 디코딩된 정보 패킷 (패킷이 수신된 순서) 을 갖는 결합된 스트림으로 결합된다.
제 1 및 제 2 디코딩된 스트림은 병렬 버퍼에 의해 결합되고, 병렬 버퍼링되고 디코딩된 스트림이 발생한다. 그 후, 병렬 버퍼링되고 디코딩된 스트림은 멀티플렉싱된다. 보다 구체적으로, 제 1 및 제 2 디코딩된 스트림은 제 1 디코딩된 스트림을 제 1 미니 버퍼에 저장하고, 제 2 디코딩된 스트림을 제 2 미니 버퍼에 저장함으로써 병렬 버퍼된다. 제 1 및 제 2 미니 버퍼로부터의 출력은 멀티플렉싱되어 결합된 스트림을 생성하고, 결합된 스트림은 출력 버퍼에 저장된다.
일부 실시예에서는 코딩된 입력 스트림이 복수의 프레임을 갖는 수퍼프레임으로 조직되고, 각각의 프레임은 정렬된 정보 패킷을 포함한다. 그 후, 제 1 및 제 2 디코딩된 스트림은 복수의 결합된 스트림으로 결합되고, 각각의 결합된 스트림은 프레임 카테고리에 대응하는 정렬된 정보 패킷을 포함한다. 각각의 결합된 스트림은 독립된 출력 버퍼에 저장된다.
상기 기술된 휴대용 무선 통신 사용자 단말기에서의 병렬 경로 터보 디코딩을 위한 방법 및 시스템의 추가적인 세부사항은 이하에서 제공된다.
개선된 병렬 경로 터보 디코딩을 제공할 수 있다.
도 1 은 1/3 병렬 연결된 터보 인코더의 예를 도시한 개략적인 블록 다이어그램이다 (종래 기술).
도 2 는 터보 디코더의 개략적인 블록 다이어그램이다 (종래 기술).
도 3a 는 병렬 경로 터보 디코딩을 위한 시스템을 구비한, 휴대용 무선 통신 사용자 단말기의 개략적인 블록 다이어그램이다.
도 3b 는 도 3a 의 멀티플렉싱 모듈의 세부사항을 나타내는 제 1 의 예시적인 도시이다.
도 4 는 예시적인 사용자 단말기 수신기의 개략적인 블록 다이어그램이다.
도 5 는 정보 패킷의 구성을 수퍼프레임으로 도시한 도면이다.
도 6 은 도 3a 의 멀티플렉싱 모듈의 세부사항을 나타내는 제 2 의 예시적인 도시이다.
도 7 은 휴대용 무선 통신 사용자 단말기의 병렬 경로 터보 디코딩을 위한 프로세서 디바이스를 도시하는 개략적인 블록 다이어그램이다.
도 8 은 휴대용 무선 통신 사용자 단말기의 병렬 경로 터보 디코딩을 위한 시스템의 다른 형태를 도시하는 개략적인 블록 다이어그램이다.
도 9 는 도 3a 및 도 6 의 예시적인 병렬 디코딩 시스템을 보다 구체적으로 도시한 도면이다.
도 10 은 예시적인 미니 버퍼의 개략적인 블록 다이어그램이다.
도 11 은 휴대용 무선 통신 사용자 단말기의 병렬 경로 터보 디코딩을 위한 방법을 나타내는 플로우차트이다.
도 3a 는 병렬 경로 터보 디코딩 시스템을 구비한 휴대용 무선 통신 사용자 단말기 (300) 의 개략적인 블록 다이어그램이다. 시스템 (302) 은 라인 (306) 을 통해 코딩된 스트림을 수용하는 입력을 갖는 디멀티플렉서 (304) 를 포함한다. 코딩된 스트림은 정렬된 정보 패킷으로 구성된다. 예를 들면, 정보 패킷은 1 차로 배열된다. 디멀티플렉서 (304) 는 라인 (308) 을 통해 디멀티플렉싱된 정보의 제 1 코딩된 스트림을 공급하는 출력과, 라인 (310) 을 통해 디멀티플렉싱된 정보의 제 2 코딩된 스트림을 공급하는 출력을 갖는다. 간단함을 위해, 디멀티플렉서가 나타나있다. 그러나, 다른 실시예에서는 2 개의 코딩된 입력 스트림이 수신기로부터의 출력일 수도 있다.
도 4 는 예시적인 사용자 단말기 수신기의 개략적인 블록 다이어그램이다. 수신기 (400) 는 전송된 RF OFDM 심볼을 수신하고, 이를 처리하며, 이를 기저대역 OFDM 심볼 또는 실질적인 기저대역 신호로 주파수 변환하도록 구성되는 수신 RF 프로세서 (410) 를 포함한다. 만일 기저대 신호로부터의 주파수 오프셋이 신호 대역폭의 일부이거나 신호가 추가적인 주파수 변환 없이 직접신호를 처리할 수 있을 정도록 충분히 중저역대 주파수이면, 신호는 실질적으로 기저대역 신호로 간주될 수 있다. 수신 RF 프로세서 (410) 로부터의 OFDM 심볼은, OFDM 심볼을 계층적으로 변조된 주파수 도메인 서브캐리어로 변환시키도록 구성된 FFT 모듈 (420) 과 결합된다.
FFT 모듈 (420) 은 소정의 파일럿 서브캐리어와 같은 하나 이상의 서브캐리어를 채널 추정기 (430) 에 결합시키도록 구성될 수 있다. 예를 들어, 파일럿 서브캐리어는 OFDM 서브캐리어의 동등하게 떨어져 있는 하나 이상의 세트일 수 있다. 채널 추정기 (430) 는 수신된 OFDM 심볼에 영향을 주는 다양한 채널을 추정하는데 파일럿 서브캐리어를 사용하도록 구성된다. 일 실시예에서, 채널 추정기 (430) 는 각각의 서브캐리어에 대응하는 채널 추정을 결정하도록 구성될 수 있다. 특정 서브캐리어에 대한 채널 추정은, 예를 들어, 파일럿 서브캐리어의 소정의 코히어런스 대역폭 내의 서브캐리어들과 같은 주변의 서브캐리어를 위한 채널 추정치로서 사용될 수 있다.
FFT 모듈 (420) 으로부터의 서브캐리어와 채널 추정치는 서브캐리어 심볼 디인터리버 (440) 로 결합된다. 심볼 디인터리버 (440) 는 송신기 (미도시) 에 의해 수행되는 심볼 맵핑을 역전시키도록 구성될 수 있다.
비트 메트릭 모듈 (450) 은 변조된 톤에서 작동하여 수신된 심볼의 품질을 나타내는 메트릭을 결정할 수 있다. 일 실시예에서, 심볼이 터보 코드딩되면, 비트 메트릭 모듈 (450) 은 수신된 심볼의 LLR (log likelihood ratio) 을 결정하도록 구성될 수 있다. LLR 은 가능도비 (likelihood ratio) 의 로그형태이다. 그 비율 (ratio) 는 초기 비트가 0 인 가능성에 대한 초기 비트가 1 인 가능성으로 정의될 수 있다. 선택적으로, 이 비율은 반대로, 즉, LLR 이 초기 비트가 1 인 가능성에 대한 초기 비트가 0 일 가능성으로 정의될 수 있다. 이러한 2 가지 정의에 따른 실질적인 차이는 없다. 비트 메트릭 모듈 (450) 은, 예를 들어, 심볼 진폭 및 채널 추정을 LLR 값을 결정하는데 이용할 수 있다.
메트릭 모듈 (450) 은 채널 추정과 수신된 신호를 이용하여 LLR 값을 결정한다. 노이즈 추정이 또한 사용될 수도 있다. 그러나, 노이즈 추정 시간은 노이즈 추정과 무관하게 동일한 결과를 제공하는 터보 디코딩 방법이 사용되면 실질적으로 무시될 수 있다. 이와 같은 실시예에서는, 비트 메트릭 모듈 (450) 하드웨어는 LLR 값의 계산에 있어서 소정의 값을 노이즈 추정치로 사용할 수 있다.
베이스 비트 메트릭 모듈 (450) 의 출력은 베이스층 프로세서 디스크램블러 (460) 에 결합되고, 수신된 LLR 값에 작용하여 인코더에서 수행된 심볼 스크램블링을 역전시키도록 구성된다. 심볼 디스크램블러 (460) 의 출력은 이전에 인터리빙된 심볼을 디스인터리빙하도록 구성된 비트 디스인터리버 (470) 에 결합된다. 본 실시예에서 나타나듯이, 디스크램블러 출력은 2 개의 비트 스트림 (308) 및 (310) 으로 디스인터리빙되어, 도 3a 의 터보 디코더에 결합된다.
도 3a 로 돌아가면, 제 1 터보 디코더 (312) 는 라인 (308) 을 통해 제 1 코딩된 스트림을 수용하는 입력과, 라인 (314) 를 통해 정보의 제 1 디코딩된 스트림을 공급하는 출력을 갖는다. 제 2 터보 디코더 (316) 는 라인 (310) 을 통하여 제 2 코딩된 스트림을 수용하는 입력과, 라인 (318) 을 통해 정보의 제 2 디코딩된 스트림을 공급하는 출력을 갖는다. 제 2 디코딩된 스트림은 제 1 디코딩된 스트림과 비동기적으로 발생된다.
멀티플렉싱 모듈 (320) 은 라인 (314) 및 라인 (318) 각각을 통해 제 1 및 제 2 디코딩된 스트림을 수용하는 입력을 갖는다. 멀티플렉싱 모듈 (320) 은 제 1 및 제 2 디코딩된 스트림을 결합하고, 라인 (322) 를 통하여 결합된 스트림을 출력으로 공급한다. 결합된 스트림은 정렬된 디코딩된 정보 패킷으로 구성된다. 예를 들어, 디코딩된 정보 패킷은, 코딩된 정보 패킷이 디멀티플렉서 (304) 에 의해 수신되는 차수, 즉 1 차로 조직된다.
도 3b 는 도 3a 의 멀티플렉싱 모듈의 세부사항을 나타내는 제 1 의 예시적인 도시이다. 멀티플렉싱 모듈 (320) 은 전형적으로 라인 (314) 를 통하여 제 1 디코딩된 스트림을 수용하는 입력과 라인 (326) 을 통하여 제 1 버퍼링된 스트림을 공급하는 출력을 가진 제 1 미니 버퍼 (324) 를 포함한다. 제 2 미니 버퍼 (328) 는 라인 (318) 을 통하여 제 2 디코딩된 스트림을 수용하는 입력과 라인 (330) 을 통하여 제 2 버퍼링된 스트림을 공급하는 출력을 가진다. 멀티플렉서 (MUX; 332) 는 라인 (326) 및 라인 (330) 을 통해 제 1 및 제 2 버퍼링된 스트림을 각각 수용하는 입력과 라인 (322) 를 통해 결합된 스트림을 공급하는 출력을 갖는다.
멀티플렉싱 모듈 (320) 은 라인 (322) 를 통하여 결합된 스트림을 수용하는 입력과, 라인 (336) 을 통해 버퍼링되고 결합된 스트림을 공급하는 출력을 갖는 출력 버퍼 (334) 를 더 포함할 수도 있다.
도 3a 로 돌아가면, 클럭 (CLK; 340) 은 라인 (342) 및 (344) 를 통한 출력을 가지고, 선택적으로 제 1 클럭 신호와 제 2 클럭 신호를 각각 공급한다. 제 1 터보 디코더 (312) 는 제 1 클럭 신호의 수신에 응답하여 제 1 코딩된 스트림을 디코딩하고, 제 2 터보 디코더 (316) 는 제 2 클럭 신호에 응답하여 제 2 코딩된 스트림을 디코딩한다. 클럭 (340) 은 제 1 코딩된 스트림의 공급을 중단하는 디멀티플렉서 (304) 에 응답하여 제 1 클럭 신호의 공급을 인터럽팅한다. 마찬가지로, 클럭 (340) 은 제 2 코딩된 스트림의 공급을 중단하는 디멀티플렉서에 응답하여 제 2 클럭 신호의 공급을 인터럽팅한다. 이와 같은 방식으로, 만일 디코딩할 데이터가 없는 경우에는 디코더는 클럭될 필요가 없다. 선택적으로 클럭을 인터럽팅함으로써 CMOS 회로의 동적 전력 소모가 현저하게 감소될 수 있다는 것은 널리 알려져 있다. 독립적인 클럭 신호는 비동기적 디코더 기능성을 가능하게 돕는다.
도 5 는 정보 패킷의 구성을 수퍼프레임으로 도시한 도면이다. 각각의 수퍼프레임은 복수의 프레임으로 만들어진다. 일 실시예에서는 4 개의 메인 데이터 프레임이 있고, 1 개의 와이드 OIS (Overhead Information Symbols/System) 프레임, 및 1 개의 로컬 OIS 프레임 (n=6 및 j=2) 이 있다. 각각의 프레임은 복수의 정렬된 패킷 (터보 패킷) 을 포함한다. 일 실시예에서는, 와이드 및 로컬 OIS 프레임은 각각 7 패킷을 포함하고, 4 개의 메인 데이터 프레임은 전형적으로 7 패킷 이상을 보유한다. 그러나, 수퍼프레임은 임의의 특정 개수의 프레임으로 한정되지 않고, 프레임은 임의의 특정 개수의 패킷으로 한정되지 않는다. 코딩된 정보 스트림이 수퍼프레임으로 조직될 때, 이하에서 보다 자세히 기술되는 바와 같이, 멀티플렉서 모듈 (도 3b 의 320) 은 복수의 결합된 스트림을 공급하고, 이 각각의 결합된 스트림은 프레임 카테고리에 대응하는 정렬된 정보 패킷을 포함한다. 이 예시에서는 3 개의 프레임 카테고리; 데이터, 와이드 OIS, 및 로컬 OIS 가 있다. 상기의 예시를 사용하면, 멀티플렉서 모듈은 결합된 데이터 스트림, 결합된 와이드 OIS 스트림, 및 결합된 로컬 OIS 스트림을 공급하고, 디코딩된 패킷은 그들이 코딩된 정보 패킷으로서 수신된 순서에 따라 결합된다.
도 6 은 도 3a 의 멀티플렉싱 모듈의 세부사항을 나타내는 제 2 의 예시적인 도시이다. 도 3a, 도 5, 및 도 6 을 살펴보면, 디멀티플렉서 (304) 는 코딩된 스트림을 복수의 프레임을 가진 수퍼프레임으로서 수용하고, 각각의 프레임은 정렬된 정보 패킷을 포함한다. 예를 들어, 정보 패킷은 메인 (데이터) 프레임 카테고리에서 나타나고, 1 차로 (X+1 부터 Y) 조직된다. 본 실시예에서, 멀티플렉서 모듈 (320) 은 각각의 프레임 카테고리에 대한 멀티플렉서를 포함한다. 수퍼프레임은 3 개의 프레임 카테고리 (데이터, 로컬 IOS, 및 와이드 IOS) 와 함께 나타난다. 그러므로, 멀티플렉서 모듈 (320) 은 3 개의 멀티플렉서와 함께 나타난다. 그러나, 본 발명은 임의의 특정한 개수의 프레임 카테고리 (멀티플렉서) 에 한정되지 않는다. 각각의 멀티플렉서 (600, 602, 및 604) 는 각각 라인 (326) 및 (330) 을 통하여 제 1 및 제 2 버퍼링된 스트림을 수용하는 입력을 갖는다. 멀티플렉서 (600, 602, 및 604) 는 대응하는 프레임 카테고리에 대해 정렬된 정보 패킷의 결합된 스트림을 공급하는 출력 (606, 608, 및 610) 을 각각 갖는다. 또한, 멀티플렉서 모듈 (320) 은 각각의 프레임 카테고리에 대한 출력 버퍼를 포함한다. 각각의 출력 버퍼 (612, 614, 및 616) 는 결합된 스트림 중 하나를 수용하는 입력을 갖는다. 버퍼 (612, 614, 및 616) 는 대응하는 프레임 카테고리에 대해 버퍼링되고 결합된 스트림을 공급하는 출력 (618, 620, 및 622) 를 각각 갖는다.
도 3b 또는 도 6 중 어느 하나를 고려하면, 출력 버퍼 (즉, 버퍼; 334) 는 결합된 스트림으로부터 패킷을 로딩함과 동시에 버퍼링되고 결합된 스트림으로부터 패킷을 공급한다. 일 실시예에서는, 출력 버퍼 (334) 는 라인 (350) 을 통해 출력 버퍼에 저장된 디코딩된 정보 패킷의 카운트를 공급하는 출력을 갖는다. 다른 실시예에서, 라인 (350) 을 통한 출력은 버퍼를 드레이닝하는 마이크로프로세서 (미도시) 에 인터럽트 신호를 공급하도록 구성될 수 있다. 인터럽트 신호는 버퍼가 소정의 (워터마크) 출력 버퍼 용량 레벨에 도달하는 것, 프레임 패킷의 마지막 부분을 저장하는 것, 또는 데이터 버스트 패킷의 마지막 부분을 저장하는 것에 대한 반응으로 생성될 수 있는데, 데이터 버스트란 OFDM 심볼보다 길게 지속되는 정보 패킷의 논리적 조직 (예를 들어, MediaFLO 논리적 채널 또는 MLC) 이다. 비록 구체적으로 도시되지는 않았으나, 도 6 의 버퍼는 패킷 카운트 및 인터럽트 정보를 제공하는 출력으로 인에이블될 수 있다.
도 7 은 휴대용 무선 통신 사용자 단말기 (700) 의 병렬 경로 터보 디코딩을 위한 프로세서 디바이스를 도시하는 개략적인 블록 다이어그램이다. 프로세서 디바이스 (702) 는 라인 (706) 을 통하여 1차 정보 패킷을 갖는 코딩된 스트림을 수용하는 입력을 갖는 디멀티플렉서 모듈 (704) 을 포함한다. 디멀티플렉서 (deMUX) 모듈 (704) 은 라인 (708) 을 통하여 디멀티플렉싱된 정보의 제 1 코딩된 스트림을 제공하는 출력과, 라인 (710) 을 통하여 디멀티플렉싱된 정보의 제 2 코딩된 스트림을 제공하는 출력을 갖는다.
제 1 터보 디코더 모듈 (712) 은 라인 (708) 을 통하여 제 1 코딩된 스트림을 수용하는 입력과, 라인 (714) 를 통하여 제 1 디코딩된 정보의 스트림을 제공하는 출력을 갖는다. 제 2 터보 디코더 모듈 (716) 은 라인 (710) 을 통하여 제 2 코딩된 스트림을 수용하는 입력과, 라인 (718) 을 통하여 제 1 디코딩된 스트림과 비동기적으로 발생되는 제 2 디코딩된 정보의 스트림을 제공하는 출력을 가진다. 멀티플렉싱 모듈 (720) 은 라인 (714) 및 (718) 를 통해 각각 제 1 및 제 2 디코딩된 스트림을 수용하는 입력을 가진다. 멀티플렉싱 모듈 (720) 은 제 1 및 제 2 디코딩된 스트림을 결합시키고, 라인 (722) 를 통하여 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림을 제공하는 출력을 가진다. 도시되지 않은 일 실시예에서는, 결합된 스트림은 버퍼링된 스트림이다.
도 8 은 휴대용 무선 통신 사용자 단말기의 병렬 경로 터보 디코딩을 위한 시스템의 다른 형태를 도시하는 개략적인 블록 다이어그램이다. 시스템 (800) 은 1 차 정보 패킷을 갖는 코딩된 스트림을 수용하는 디멀티플렉싱 수단 (802) 을 포함한다. 디멀티플렉싱 수단 (802) 은 제 1 코딩된 디멀티플렉싱된 정보의 스트림과 제 2 코딩된 디멀티플렉싱된 정보의 스트림을 제공한다. 제 1 터보 디코딩 수단 (804) 은 제 1 코딩된 스트림을 수용하고 제 1 디코딩된 정보의 스트림을 공급한다. 제 2 터보 디코딩 수단 (806) 은 제 2 코딩된 스트림을 수용하고 제 1 코딩된 스트림과 비동기적으로 발생하는 제 2 디코딩된 정보의 스트림을 제공한다. 결합 수단 (808) 은 제 1 및 제 2 디코딩된 스트림을 수용하고, 제 1 및 제 2 디코딩된 스트림을 결합하며, 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림을 제공한다. 도시되지 않은 일부 실시예에서는, 버퍼 수단이 결합된 스트림을 저장 (버퍼) 한다.
기능적 서술
도 9 는 도 3a 및 도 6 의 예시적인 병렬 디코딩 시스템을 보다 구체적으로 도시한 도면이다. 2 개의 터보 디코더 및 터보 디코더 중 하나에 각각 전용되는 2 개의 미니 출력 버퍼가 도시되어 있다. 하나의 와이드 OIS 출력 버퍼, 하나의 로컬 OIS 출력 버퍼, 및 하나의 데이터 출력 버퍼가 도시되어 있다. 시스템은 2 개의 터보 디코더로부터의 패킷을 3 개의 출력 버퍼에 기록하는 것을 관리한다. 또한, 시스템은 내부 하드웨어 액세스 (버퍼 로딩) 와 동시에 마이크로프로세서 액세스 (버퍼 드레이닝) 가 발생하는 때에, 중재와 충돌 조작을 관리한다. 터보 패킷이 출력 버퍼에 저장될 때, 다양한 인터럽트가 발생될 수 있다.
패킷이 이용가능하고, 터보 디코더가 유휴상태인 경우, 터보 디코더는 LLR 로부터 소프트 결정 데이터를 취한다. 터보 디코딩 작동에 이어서, 하드 결정 비트가 대응하는 미니 출력 버퍼에 기록된다. 미니 출력 버퍼가 다 채워진 경우, 데이터는 적합한 출력 버퍼로 전송된다. 일 실시예에서는, 출력 버퍼는 마이크로프로세서 (미도시) 에 의해 드레인되는 16 비트 와이드 RAMs (Random Access Memories) 이다.
터보 디코더는 1/2, 1/3, 2/3, 및 1/5 코드 레이트를 지지하도록 인에이블될 수도 있다. 터보 디코더는 LLR 블록과 인터페이싱하고, 소프트 결정 비트는 터보 디코더 반복 버퍼 메모리에 저장된다. 출력 버퍼는 전형적으로 모든 패킷을 저장하기에 충분히 크다. 예를 들어, 전형적인 버퍼는 모든 패킷의 뒤이은 정보를; 터보 디코더로부터의 994 디코딩된 비트; 데이터 버스트 아이덴터티의 8 비트 (즉, MediaFLO 논리 채널 (MLC) ID); CRC (Cyclic Redundancy Check) 삭제 지시기를 위한 1 비트; 베이스/강화 레이어 지시기를 위한 1 비트를 저장할 수도 있다. 예시적인 RAM 이 16 비트 와이드이므로, 이를 16 비트 와이드 인터페이스로 맞추기 위해서는, 각각의 패킷은 64 로케이션 깊이여야 한다.
데이터 출력 버퍼를 위한 메모리 요구는 지원되는 최대 데이터 레이트로부터 유도된다. 모든 프레임이 같은 수의 패킷을 운반하는 것은 아니고, 모든 프레임 카테고리가 같은 수의 프레임을 운반하는 것은 아님을 이해해야 한다. 그러므로, 데이터 버퍼는 와이드 및 로컬 OIS 버퍼보다 클 수도 있다. 최대 터보 디코더 쓰루풋이 OFDM 심볼당 4 패킷이고, 12 OFDM 심볼에 대응하는 수신기 소프트웨어의 최대 인터럽트 레이턴시 (latency) 가 10 ms 라고 가정한다. 그 후, 패킷당 저장되는 정보의 양은 킬로비트이고, 데이터 출력 버퍼는 적어도 4×12×1kb =48 kb 이어야 한다.
마이크로프로세서는 그것이 워터마크 인터럽트를 수신할 때 임의의 출력 버퍼로부터 판독할 수도 있다. 만일 데이터 출력 버퍼의 워터마크가 50% 로 설정되면, 48 kb 는 마이크로프로세서가 워터마크 인터럽트에 반응하기 전에 도착할 수 있다. 그러므로, 48 kb 는 데이터 출력 버퍼의 요구되는 사이즈의 50% 에 대응해야만 한다. 이는, 데이터 출력 버퍼가 96 kb 이어야 함을 뜻한다. 만일 96 kb 버퍼가 하드웨어 내에서 [6144×16] RAM 으로 구성되어 있고, 각각의 패킷은 64 로케이션 깊이이면, 버퍼는 96 패킷을 보유한다.
와이드 및 로컬 OIS 패킷은 이 패킷들이 빠른 마이크로프로세서 액세스가 이 패킷들에 포함된 정보를 오버헤드하도록 독립된 출력 버퍼에 저장된다. 만일 와이드 및 로컬 OIS 데이터가 항상 7 개의 패킷 각각으로 구성되고, 각각의 터보 패킷에 대해 상기의 데이터 버퍼와 동일한 조건을 사용한다면, 각각의 패킷은 64 로케이션을 요구한다. 그 결과로, 하나의 448×16 램이 각각의 와이드 및 로컬 OIS 버퍼에 요구된다.
출력 버퍼는 워터마크 임계값에 도달하면 인터럽트를 발생시키고, 데이터 손실을 방지하도록 버퍼가 드레이닝되는 것을 확실시한다. 워터마크 레벨은 소프트웨어로 프로그램가능하다. 출력 버퍼는 마이크로프로세서에 버퍼 내의 패킷의 수의 카운트를 제공하도록 인에이블되어, 정확한 수의 패킷이 드레이닝될 수 있게 한다. 와이드 및 로컬 OIS 출력 버퍼에 대해, 마이크로프로세서는 7 패킷을 드레이닝한다. 또한, 와이드 및 로컬 OIS 출력 버퍼 인터럽트는 7 번째 패킷이 램에 저장되는 때에 발생될 수 있다.
또한, 인터럽트는 저장된 패킷의 수가 데이터의 손실을 나타내는 오버플로우 상태를 초과하는 때에, 출력 버퍼에 의해 발생될 수 있다. 인터럽트는 프레임의 마지막 패킷이 저장되거나, 또는 데이터 버스트의 마지막 패킷 (즉, MLC) 이 저장되는 때에, 발생될 수 있다.
각각의 터보 디코더는 전용의 미니 출력 버퍼 (mini_dec_ob) 를 가진다. 미니 출력 버퍼는, 터보 디코더가 패킷을 그것의 mini_dec_ob 에 기록하는 것을 종료하는 때에, 제 2 터보 디코더가 동시에 그것의 mini_dec_ob 에 기록하고, 그 후, 양측 mini_dec_ob 로부터의 데이터가 64칩×8클럭 내의 하드웨어에 의해 mini_dec_ob 중 하나로부터 3 개의 출력 버퍼 중 하나로 빠르게 전송되도록 디자인된다. 이 접근은 레이턴시 (latency) 를 감소시키고 양쪽 터보 디코더가 패킷의 프로세싱을 지속하는 것을 허용한다.
도 10 은 예시적인 미니 버퍼의 개략적인 블록 다이어그램이다. 각각의 mini_dec_ob 디코더 출력 버퍼는 하나의 64×16 램을 가진다. 이 램은 터보 디코더에 의해 기록되고, wois_dec_ob, lois_dce_ob, 및 dec_ob 에 의해 판독된다. 내부 주소 포인터는 주소를 추적한다. 출력 버퍼 중 하나로부터 판독이 모두 종료된 후, 내부 주소 포인터는 자동 증가하여, 출력 버퍼에 의한 다음의 판독은 다음 주소 위치 등을 지시한다. 주소 포인터는 터보 디코더가 데이터를 램에 기록함에 따라 증가하고, 출력 버퍼가 데이터를 램으로부터 판독할 때 감소한다.
터보 디코더는 상기 기술된 예시적인 패킷 각각에 대해, 994 하드 결정 비트를 한번에 하나씩 발생시킨다. 비트는 입력 쉬프트 레지스터에 저장된다. 매 16 번째 하드 결정 비트마다, 16 비트 값이 기록 주소 포인터에 의해 지시되는 위치의 램에 저장된다. 기록 주소 포인터는 초기에 0 부터 시작되고 1 씩 증가한다. 이 프로세스는 터보 디코더가 출력 데이터를 발생시키는 한 지속된다. 주소 포인터는 6 비트 크기이다: 1 패킷 (64 로케이션) 을 기록한 후, 주소 포인터는 0 으로 돌아간다. 판독 포인터는 항상 기록 포인터 뒤에 있다.
모든 터보 패킷의 마지막에는, 모든 하드 결정 비트가 저장된 후, 터보 디코더는 완료 신호를 출력하여 패킷이 디코드를 완료했음을 출력 버퍼에 알린다. 이 때, 이패킷의 MLC ID, CRC 삭제 비트, 및 베이스/강화 비트는 저장될 수 있다 (도 5 참조). 이 정보는 모든 패킷에 대해 64 번째 램 위치에 저장된다.
모든 터보 패킷의 시작에서, mini_dec_ob 는 또한 각각의 패킷에 대한 다른 정보를 수집하고, 완료 신호에 응답하여 그 출력에 이 정보를 업데이트한다. 이 정보는: frame_done, end_of_mlc, frame_cnt, 및 td_cnt 를 포함한다. LLR 블록은 이 정보를 모든 패킷의 시작에 전송한다. 이 정보는 시작에서 래치되고 다음 시작까지 레지스터에 보유된다. 완료시, 이 정보는 각각의 패킷 후의 wois_dec_ob, lois_dec_ob, 또는 dec_ob 를 통과하여, 각각의 상태가 패킷에 대해 트루일 때, 정확한 인터럽트가 발생하도록 한다. 예를 들어, mini_dec_ob 가 프레임 내의 마지막 터보 패킷을 프로세싱하면, frame_done 이 배치된다. dec_ob 가 이 패킷을 그것의 램으로 전송할 때, 이 프레임에 대한 마지막 터보 패킷이 출력 버퍼에서 준비중임을 가리키는 frame_done_irq 인터럽트를 배치한다.
터보 디코터로부터의 완료 신호는 그것의 mini_dec_ob 로부터 메인 출력 qjvj 중 하나로의 전송의 시작을 유발한다. 데이터는 출력 버퍼에 의해 램으로부터 판독된다. 이와 연관된 판독 주소 포인터가 있는데, 이 또한 6 비트 크기이고 0 부터 시작한다. 출력 버퍼에 의한 모든 판독 후, 이 포인터는 1 씩 증가한다. 또한, 이 포인터는 1 패킷 (64 로케이션) 의 판독 후 되돌아간다.
도 11 은 휴대용 무선 통신 사용자 단말기의 병렬 경로 터보 디코딩을 위한 방법을 나타내는 플로우차트이다. 비록 방법이 명확성을 위해 숫자로 된 단계의 시퀀스로 도시되어 있으나, 넘버링이 반드시 그 단계의 순서를 의미하는 것은 아니다. 이 단계 중 일부는 생략되거나, 병렬로 수행되거나, 또는 시퀀스의 엄격한 순서 유지의 요구 없이 수행될 수도 있음이 이해되어야 한다. 방법은 단계 (1100) 에서 시작한다.
단계 (1102) 는 1 차 정보 패킷을 갖는 코딩된 스트림을 수용한다. 단계 (1104) 는 코딩된 스트림을 제 1 코딩된 및 제 2 코딩된 정보 스트림으로 디멀티플렉싱한다. 단계 (1106) 는 제 1 코딩된 스트림을 터보 디코드하고, 제 1 디코딩된 정보 스트림을 발생시킨다. 단계 (1108) 는 제 2 코딩된 스트림을 터보 디코딩하고, 제 1 디코딩된 스트림과 비동기적으로 제 2 디코딩된 정보 스트림을 발생시킨다. 단계 (1110) 는 제 1 및 제 2 디코딩된 스트림을, 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림으로 결합시킨다.
일 실시예에서, 단계 (1110) 에서 제 1 및 제 2 디코딩된 스트림을 결합시키는 단계는 서브단계를 포함한다. 단계 (1110a) 는 제 1 및 제 2 디코딩된 스트림을 병렬 버퍼링시키고, 병렬 버퍼링되고 디코딩된 스트림을 발생시킨다. 단계 (1110b) 는 병렬 버퍼링되고 디코딩된 스트림을 멀티플렉싱한다. 단계 (1110a) 에서 제 1 및 제 2 디코딩된 스트림을 병렬 버퍼링하는 것은 서브단계 (미도시) 를 포함할 수도 있다. 단계 (1110a1) 은 제 1 디코딩된 스트림을 제 1 미니 버퍼에 저장한다. 단계 (1110a2) 는 제 2 디코딩된 스트림을 제 2 미니 버퍼에 저장한다. 그 후, 단계 (1110b) 에서 병렬 버퍼링되고 디코딩된 스트림을 멀티플렉싱하는 것은 제 1 및 제 2 미니 버퍼로부터의 출력을 멀티플렉싱하여 결합된 스트림을 생성하는 것을 포함한다. 다른 실시예에서, 단계 (1110c) 는 결합된 스트림을 출력 버퍼에 저장한다.
다른 실시예에서, 단계 (1102) 에서 코딩된 스트림을 수용하는 것은 복수의 프레임을 가지는 수퍼프레임을 수용하는 것을 포함하는데, 각각의 프레임은 정렬된 정보 패킷을 포함한다. 그 후, 단계 (1110) 에서 제 1 및 제 2 디코딩된 스트림을 결합하는 것은 제 1 및 제 2 디코딩된 스트림을 복수의 결합된 스트림으로 결합하는 것을 포함하는데, 각각의 결합된 스트림은 프레임 카테고리에 대응하는 정렬된 정보 패킷을 포함한다. 이와 유사하게, 단계 (1110) 는 각각의 결합된 스트림을 독립된 출력 버퍼에 저장할 수도 있다.
또 다른 실시예에서, 단계 (1112) 는 출력 버퍼 내의 결합된 스트림으로부터 정보 패킷을 드레이닝 (draining) 한다. 그러면, 결합된 스트림을 출력 버퍼에 저장하는 것은 (단계 1110c) 결합된 스트림으로부터 정보 패킷을 드레이닝함과 동시에 정보 패킷을 저장할 수도 있다.
다른 실시예에서, 단계 (1114) 는 출력 버퍼에 저장된 결합된 스트림 정보 패킷의 카운트를 공급한다. 단계 (1116) 는 소정의 (워터마크) 출력 버퍼 용량 레벨에 도달, 프레임 패킷의 마지막 부분을 저장, 또는 데이터 버스트 (MLC) 패킷의 마지막 부분을 저장하는 것과 같은 행동에 응답하여 인터럽트 신호를 발생시킨다.
또 다른 실시예에서, 단계 (1106) 에서 코딩된 정보의 제 1 스트림을 터보 디코딩하는 것은 서브단계를 포함한다. 단계 (1106a) 는 제 1 터보 디코더에서 코딩된 정보 패킷을 수용한다. 정보 패킷을 수신하는 것에 응답하여, 단계 (1106b) 는 제 1 터보 디코더에 클럭 신호를 공급한다. 정보 신호를 터보 디코딩한 후, 단계 (1106c) 는 제 1 터보 디코더로의 클럭 신호의 공급을 인터럽팅한다. 비록 구체적으로 도시되지는 않았으나, 동일한 서브단계가 제 2 스트림의 터보 디코딩에도 (단계 1108) 적용된다.
도 11 은 선택적으로 휴대용 무선 통신 사용자 단말기에서 병렬 경로 터보 디코딩을 수행하는 디지털 프로세싱 장치에 의해 실행가능한 기계 판독가능한 명령의 프로그램을 실체적으로 구현하는 신호 저장 매체 내의 작동을 나타내는 것으로 이해될 수 있다.
병렬 경로 터보 디코딩을 위한 시스템 및 방법이 제공되었다. 본 발명은변조 포맷 및 데이터 구성의 구체적인 타입의 문맥에서 예시되었다. 그러나, 본 발명은 이러한 예시에 반드시 한정되는 것은 아니다. 예를 들어, 3 개의 출력 버퍼가 도시되고 있으나, 본 발명이 반드시 이 숫자에 한정되는 것은 아니다. 이와 유사하게, 비록 2 개의 터보 디코더가 개시되었으나, 본 발명은 반드시 이에 한정되지 않는다. 당업자는 본 발명의 다른 변경 및 실시예를 도출할 수 있을 것이다.
304 : 디멀티플렉서
306, 308, 310, 314, 318, 322, 342, 344 : 라인
312 : 제 1 디코더 316 : 제 2 디코더
320 : 멀티플렉싱 모듈 340 : 클럭

Claims (20)

  1. 휴대용 무선 통신 사용자 단말기 (User Terminal: UT) 에서, 병렬 경로 터보 디코딩하는 방법으로서,
    1 차 정보 패킷을 갖는 코딩된 스트림을 수용하는 단계;
    상기 코딩된 스트림을 제 1 코딩된 및 제 2 코딩된 정보 스트림으로 디멀티플렉싱하는 단계;
    상기 제 1 코딩된 스트림을 터보 디코딩하고, 제 1 디코딩된 정보 스트림을 발생시키는 단계;
    상기 제 2 코딩된 스트림을 터보 디코딩하고, 상기 제 1 디코딩된 스트림에 대해 비동기적으로 제 2 디코딩된 정보 스트림을 발생시키는 단계;
    상기 제 1 및 제 2 디코딩된 스트림을 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림으로 결합하는 단계; 및
    상기 제 1 코딩된 스트림의 터보 디코딩을 적어도 인에이블시키기 위해, 클럭 신호를 선택적으로 공급하는 단계로서, 상기 클럭 신호는, 디코딩될 정보 패킷들을 갖는 상기 제 1 코딩된 스트림이 공급되는 경우 공급되고, 상기 제 1 코딩된 스트림이 공급되지 않는 경우 인터럽팅되는, 클럭 신호를 선택적으로 공급하는 단계를 포함하는, 병렬 경로 터보 디코딩 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 디코딩된 스트림을 결합하는 단계는,
    상기 제 1 및 제 2 디코딩된 스트림을 병렬 버퍼링하여, 병렬 버퍼링되고 디코딩된 스트림을 발생시키는 단계; 및
    상기 병렬 버퍼링되고 디코딩된 스트림을 멀티플렉싱하는 단계를 포함하는, 병렬 경로 터보 디코딩 방법.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 디코딩된 스트림을 병렬 버퍼링하는 단계는,
    상기 제 1 디코딩된 스트림을 제 1 미니 버퍼에 저장하는 단계; 및
    상기 제 2 디코딩된 스트림을 제 2 미니 버퍼에 저장하는 단계를 포함하는, 병렬 경로 터보 디코딩 방법.
  4. 제 3 항에 있어서,
    상기 병렬 버퍼링되고 디코딩된 스트림을 멀티플렉싱하는 단계는,
    상기 제 1 및 제 2 미니 버퍼로부터의 출력을 멀티플렉싱하여 결합된 스트림을 생성하는 단계; 및
    상기 결합된 스트림을 출력 버퍼에 저장하는 단계를 포함하는, 병렬 경로 터보 디코딩 방법.
  5. 제 4 항에 있어서,
    상기 코딩된 스트림을 수용하는 단계는, 복수의 프레임을 갖는 수퍼프레임을 수용하는 단계를 포함하고, 각각의 프레임은 정렬된 정보 패킷을 포함하고;
    상기 제 1 및 제 2 디코딩된 스트림을 결합하는 단계는, 상기 제 1 및 제 2 디코딩된 스트림을 복수의 결합된 스트림으로 결합하는 단계를 포함하고, 각각의 결합된 스트림은 프레임 카테고리에 대응하는 정렬된 정보 패킷을 포함하는, 병렬 경로 터보 디코딩 방법.
  6. 제 5 항에 있어서,
    상기 제 1 및 제 2 디코딩된 스트림을 복수의 결합된 스트림으로 결합하는 단계는, 각각의 결합된 스트림을 개별적인 출력 버퍼에 저장하는 단계를 포함하는, 병렬 경로 터보 디코딩 방법.
  7. 제 4 항에 있어서,
    상기 출력 버퍼의 상기 결합된 스트림으로부터 상기 정보 패킷을 드레이닝하는 단계를 더 포함하고,
    상기 결합된 스트림을 출력 버퍼에 저장하는 단계는, 상기 결합된 스트림으로부터 상기 정보 패킷을 드레이닝하는 단계와 동시에 정보 패킷을 저장하는 단계를 포함하는, 병렬 경로 터보 디코딩 방법.
  8. 제 4 항에 있어서,
    상기 출력 버퍼에 저장된 결합된 스트림 정보 패킷의 카운트를 공급하는 단계를 더 포함하는, 병렬 경로 터보 디코딩 방법.
  9. 제 4 항에 있어서,
    소정의 출력 버퍼 용량 레벨에 도달하는 동작, 프레임 패킷의 마지막 부분을 저장하는 동작, 및 데이터 버스트 패킷의 마지막 부분을 저장하는 동작으로 구성되는 그룹으로부터 선택되는 동작에 응답하여 인터럽트 신호를 발생시키는 단계를 더 포함하는, 병렬 경로 터보 디코딩 방법.
  10. 휴대용 무선 통신 사용자 단말기 (UT) 에서, 병렬 경로 터보 디코딩하는 시스템으로서,
    1 차 정보 패킷을 갖는 코딩된 스트림을 수용하는 입력, 디멀티플렉스된 정보의 제 1 코딩된 스트림을 공급하는 출력, 및 디멀티프렉스된 정보의 제 2 코딩된 스트림을 공급하는 출력을 갖는 디멀티플렉서;
    상기 제 1 코딩된 스트림을 수용하는 입력 및 제 1 디코딩된 정보의 스트림을 공급하는 출력을 갖는 제 1 터보 디코더;
    상기 제 2 코딩된 스트림을 수용하는 입력, 및 상기 제 1 디코딩된 스트림에 대해 비동기적으로 발생하는 제 2 디코딩된 정보의 스트림을 공급하는 출력을 갖는 제 2 터보 디코더;
    제 1 클럭 신호 및 제 2 클럭 신호를 선택적으로 공급하는 출력을 가진 클럭; 및
    상기 제 1 및 제 2 디코딩된 스트림을 수용하는 입력을 갖고, 상기 제 1 및 제 2 디코딩된 스트림을 결합하며, 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림을 공급하는 출력을 갖는 멀티플렉싱 모듈을 포함하고,
    상기 제 1 터보 디코더는 상기 제 1 클럭 신호의 수신에 응답하여 상기 제 1 코딩된 스트림을 디코딩하고,
    상기 제 2 터보 디코더는 상기 제 2 클럭 신호의 수신에 응답하여 상기 제 2 코딩된 스트림을 디코딩하며,
    상기 클럭은, 상기 제 1 코딩된 스트림의 공급을 중지하는 상기 디멀티플렉서에 응답하여 상기 제 1 클럭 신호의 공급, 또는, 상기 제 2 코딩된 스트림의 공급을 중지하는 상기 디멀티플렉서에 응답하여 상기 제 2 클럭 신호의 공급 중 적어도 하나를 인터럽팅하도록 구성되는, 병렬 경로 터보 디코딩 시스템.
  11. 제 10 항에 있어서,
    상기 멀티플렉싱 모듈은,
    상기 제 1 디코딩된 스트림을 수용하는 입력 및 제 1 버퍼링된 스트림을 공급하는 출력을 갖는 제 1 미니 버퍼;
    상기 제 2 디코딩된 스트림을 수용하는 입력 및 제 2 버퍼링된 스트림을 공급하는 출력을 갖는 제 2 미니 버퍼; 및
    상기 제 1 및 제 2 버퍼링된 스트림을 수용하는 입력 및 상기 결합된 스트림을 공급하는 출력을 갖는 멀티플렉서를 구비하는, 병렬 경로 터보 디코딩 시스템.
  12. 제 11 항에 있어서,
    상기 멀티플렉싱 모듈은,
    상기 결합된 스트림을 수용하는 입력 및 버퍼링되고 결합된 스트림을 공급하는 출력을 갖는 출력 버퍼를 더 구비하는, 병렬 경로 터보 디코딩 시스템.
  13. 제 12 항에 있어서,
    상기 디멀티플렉서는 상기 코딩된 스트림을 복수의 프레임을 갖는 수퍼프레임으로서 수용하고, 각각의 프레임은 정렬된 정보 패킷을 포함하며,
    상기 멀티플렉서 모듈은,
    각각의 프레임 카테고리에 대한 멀티플렉서로서, 각각의 멀티플렉서는 상기 제 1 및 제 2 버퍼링된 스트림을 수용하는 입력 및 대응하는 프레임 카테고리에 대한 정렬된 정보 패킷의 결합된 스트림을 공급하는 출력을 갖는 멀티플렉서;
    각각의 프레임 카테고리에 대한 출력 버퍼로서, 각각의 출력 버퍼는 결합된 스트림을 수용하는 입력 및 대응하는 프레임 카테고리에 대한 버퍼링되고 결합된 스트림을 공급하는 출력을 갖는 출력 버퍼를 더 구비하는, 병렬 경로 터보 디코딩 시스템.
  14. 제 12 항에 있어서,
    상기 출력 버퍼는 상기 결합된 스트림으로부터 패킷을 로딩함과 동시에 상기 버퍼링되고 결합된 스트림으로부터 패킷을 공급하는, 병렬 경로 터보 디코딩 시스템.
  15. 제 12 항에 있어서,
    상기 출력 버퍼는 상기 출력 버퍼에 저장된 디코딩된 정보 패킷의 카운트를 공급하는 출력을 갖는, 병렬 경로 터보 디코딩 시스템.
  16. 휴대용 무선 통신 사용자 단말기 (UT) 에서, 병렬 경로 터보 디코딩하는 시스템으로서,
    1 차 정보 패킷을 갖는 코딩된 스트림을 수용하는 입력, 디멀티플렉스된 정보의 제 1 코딩된 스트림을 공급하는 출력, 및 디멀티프렉스된 정보의 제 2 코딩된 스트림을 공급하는 출력을 갖는 디멀티플렉서;
    상기 제 1 코딩된 스트림을 수용하는 입력 및 제 1 디코딩된 정보의 스트림을 공급하는 출력을 갖는 제 1 터보 디코더;
    상기 제 2 코딩된 스트림을 수용하는 입력, 및 상기 제 1 디코딩된 스트림에 대해 비동기적으로 발생하는 제 2 디코딩된 정보의 스트림을 공급하는 출력을 갖는 제 2 터보 디코더;
    상기 제 1 및 제 2 디코딩된 스트림을 수용하는 입력을 갖고, 상기 제 1 및 제 2 디코딩된 스트림을 결합하며, 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림을 공급하는 출력을 갖는 멀티플렉싱 모듈로서, 상기 멀티플렉싱 모듈은 상기 결합된 스트림을 수용하는 입력 및 버퍼링된 결합된 스트림을 공급하는 출력을 갖는 출력 버퍼를 더 포함하는, 멀티플렉싱 모듈;
    상기 제 1 디코딩된 스트림을 수용하는 입력 및 제 1 버퍼링된 스트림을 공급하는 출력을 갖는 제 1 미니 버퍼;
    상기 제 2 디코딩된 스트림을 수용하는 입력 및 제 2 버퍼링된 스트림을 공급하는 출력을 갖는 제 2 미니 버퍼; 및
    상기 제 1 및 제 2 버퍼링된 스트림을 수용하는 입력 및 상기 결합된 스트림을 공급하는 출력을 갖는 멀티플렉서를 포함하고,
    상기 출력 버퍼는, 소정의 출력 버퍼 용량 레벨에 도달하는 동작, 프레임 패킷의 마지막 부분을 저장하는 동작, 및 데이터 버스트 패킷의 마지막 부분을 저장하는 동작으로 구성되는 그룹으로부터 선택되는 동작에 응답하여 인터럽트 신호를 공급하는 출력을 갖는, 병렬 경로 터보 디코딩 시스템.
  17. 제 10 항에 있어서,
    상기 디멀티플렉서는 상기 코딩된 스트림을 복수의 프레임을 가진 수퍼프레임으로서 수용하고, 각각의 프레임은 정렬된 정보 패킷을 포함하며,
    상기 멀티플렉서 모듈은 복수의 결합된 스트림을 공급하고, 각각의 결합된 스트림은 프레임 카테고리에 대응하는 정렬된 정보 패킷을 포함하는, 병렬 경로 터보 디코딩 시스템.
  18. 휴대용 무선 통신 사용자 단말기 (UT) 에서, 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독가능 저장 매체는, 병렬 경로 터보 디코딩의 동작을 수행하는 디지털 프로세싱 장치에 의해 실행가능한 명령을 포함하고, 상기 동작은,
    1 차 정보 패킷을 갖는 코딩된 스트림을 수용하는 단계;
    상기 코딩된 스트림을 제 1 코딩된 및 제 2 코딩된 정보 스트림으로 디멀티플렉싱하는 단계;
    상기 제 1 코딩된 스트림을 터보 디코딩하여, 제 1 디코딩된 정보 스트림을 발생시키는 단계;
    상기 제 2 코딩된 스트림을 터보 디코딩하여, 상기 제 1 디코딩된 스트림에 대해 비동기적으로 제 2 디코딩된 정보 스트림을 발생시키는 단계;
    상기 제 1 및 제 2 디코딩된 스트림을 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림으로 결합하는 단계; 및
    상기 제 1 코딩된 스트림의 터보 디코딩을 적어도 인에이블시키기 위해, 클럭 신호를 공급하는 단계로서, 상기 클럭 신호는, 디코딩될 정보 패킷들을 갖는 상기 제 1 코딩된 스트림이 공급되는 경우 공급되고, 상기 제 1 코딩된 스트림이 공급되지 않는 경우 인터럽팅되는, 클럭 신호를 공급하는 단계를 포함하는, 컴퓨터-판독가능 저장 매체.
  19. 휴대용 무선 통신 사용자 단말기 (UT) 에서, 병렬 경로 터보 디코딩하는 시스템으로서,
    1 차 정보 패킷을 갖는 코딩된 스트림을 수용하고, 디멀티플렉스된 정보의 제 1 코딩된 스트림을 공급하며, 디멀티플렉스된 정보의 제 2 코딩된 스트림을 공급하는 수단;
    상기 제 1 코딩된 스트림을 수용하고, 정보의 제 1 디코딩된 스트림을 공급하는 수단;
    상기 제 2 코딩된 스트림을 수용하고, 상기 제 1 디코딩된 스트림에 대해 비동기적으로 발생하는 정보의 제 2 디코딩된 스트림을 공급하는 수단;
    상기 제 1 및 제 2 디코딩된 스트림을 수용하고, 상기 제 1 및 제 2 디코딩된 스트림을 결합하며, 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림을 공급하는 수단; 및
    상기 제 1 코딩된 스트림의 터보 디코딩을 적어도 인에이블시키기 위해, 상기 제 1 코딩된 스트림을 수용하고 정보의 제 1 디코딩된 스트림을 공급하는 수단에 의해, 클럭 신호를 선택적으로 공급하는 수단으로서, 상기 클럭 신호는, 디코딩될 정보 패킷들을 갖는 상기 제 1 코딩된 스트림이 공급되는 경우 공급되고, 상기 제 1 코딩된 스트림이 공급되지 않는 경우 인터럽팅되는, 클럭 신호를 선택적으로 공급하는 수단을 구비하는, 병렬 경로 터보 디코딩 시스템.
  20. 휴대용 무선 통신 사용자 단말기 (UT) 에서, 병렬 경로 터보 디코딩하는 프로세서 디바이스로서,
    1 차 정보 패킷을 갖는 코딩된 스트림을 수용하는 입력, 디멀티플렉스된 정보의 제 1 코딩된 스트림을 공급하는 출력, 및 디멀티플렉싱된 정보의 제 2 코딩된 스트림을 공급하는 출력을 갖는 디멀티플레서 모듈;
    상기 제 1 코딩된 스트림을 수용하는 입력 및 정보의 제 1 디코딩된 스트림을 공급하는 출력을 갖는 제 1 터보 디코더 모듈;
    상기 제 2 코딩된 스트림을 수용하는 입력 및 상기 제 1 디코딩된 스트림에 대해 비동기적으로 발생하는 정보의 제 2 디코딩된 스트림을 공급하는 출력을 갖는 제 2 터보 디코더 모듈;
    상기 제 1 및 제 2 디코딩된 스트림을 수용하는 입력을 갖고, 상기 제 1 및 제 2 디코딩된 스트림을 결합하고, 1 차 디코딩된 정보 패킷을 갖는 결합된 스트림을 공급하는 출력을 갖는 멀티플렉싱 모듈; 및
    상기 제 1 터보 디코더 모듈을 적어도 인에이블시키기 위해, 클럭 신호를 선택적으로 공급하는 클럭으로서, 상기 클럭 신호는, 디코딩될 정보 패킷들을 갖는 상기 제 1 코딩된 스트림이 상기 디멀티플렉서 모듈에 의해 공급되는 경우, 공급되고, 상기 제 1 코딩된 스트림이 상기 디멀티플렉서 모듈에 의해 공급되지 않는 경우, 인터럽팅되는, 클럭을 구비하는, 프로세서 디바이스.
KR1020107009138A 2005-03-11 2006-03-13 멀티플렉싱되는 출력을 가진 병렬 터보 디코더 KR20100068293A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66096705P 2005-03-11 2005-03-11
US60/660,967 2005-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023268A Division KR20070112253A (ko) 2005-03-11 2006-03-13 멀티플렉싱되는 출력을 가진 병렬 터보 디코더

Publications (1)

Publication Number Publication Date
KR20100068293A true KR20100068293A (ko) 2010-06-22

Family

ID=36569135

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107009138A KR20100068293A (ko) 2005-03-11 2006-03-13 멀티플렉싱되는 출력을 가진 병렬 터보 디코더
KR1020077023268A KR20070112253A (ko) 2005-03-11 2006-03-13 멀티플렉싱되는 출력을 가진 병렬 터보 디코더

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077023268A KR20070112253A (ko) 2005-03-11 2006-03-13 멀티플렉싱되는 출력을 가진 병렬 터보 디코더

Country Status (12)

Country Link
US (1) US7720017B2 (ko)
EP (1) EP1856807B1 (ko)
JP (1) JP2008533875A (ko)
KR (2) KR20100068293A (ko)
CN (1) CN101164242A (ko)
AT (1) ATE465552T1 (ko)
BR (1) BRPI0607711A2 (ko)
CA (1) CA2600488A1 (ko)
DE (1) DE602006013797D1 (ko)
RU (1) RU2007137660A (ko)
TW (1) TW200711364A (ko)
WO (1) WO2006099528A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454193B (en) * 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8259760B2 (en) * 2006-03-31 2012-09-04 Stmicroelectronics, Inc. Apparatus and method for transmitting and recovering multi-lane encoded data streams using a reduced number of lanes
JP4207981B2 (ja) * 2006-06-13 2009-01-14 ソニー株式会社 情報処理装置および情報処理方法、プログラム、並びに記録媒体
US7831894B2 (en) * 2006-10-10 2010-11-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US7827473B2 (en) * 2006-10-10 2010-11-02 Broadcom Corporation Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors
US8661167B2 (en) * 2007-09-17 2014-02-25 Intel Corporation DMA (direct memory access) coalescing
US8112646B2 (en) * 2007-09-17 2012-02-07 Intel Corporation Buffering techniques for power management
US7835368B2 (en) * 2007-11-12 2010-11-16 Ikanos Communications, Inc. Systems and methods for mitigating the effects of upstream far-end cross talk
US7855996B2 (en) * 2007-11-21 2010-12-21 Newport Media, Inc. Enhanced stream layer transmission for mediaFLO mobile multimedia multicast system
US8873671B2 (en) * 2008-03-26 2014-10-28 Qualcomm Incorporated Method and system for LLR buffer reduction in a wireless communication modem
US8665996B2 (en) * 2008-04-01 2014-03-04 Qualcomm Incorporated Efficient parallel sub-packet decoding using multiple decoders
US8300803B2 (en) * 2008-04-09 2012-10-30 Ikanos Communications, Inc. Cooperative MIMO for alien noise cancellation (COMAC) for upstream VDSL systems
EP2401834A4 (en) * 2009-02-27 2015-04-15 Ikanos Communications Inc SYSTEMS AND METHODS FOR ATTENUATING SELF-INDUCED TELEDIHONY
US8204211B2 (en) 2009-04-29 2012-06-19 Ikanos Communications, Inc. Systems and methods for selecting tones for far-end cross talk mitigation
US8543893B2 (en) * 2009-09-02 2013-09-24 Agere Systems Llc Receiver for error-protected packet-based frame
US8625474B2 (en) * 2009-09-09 2014-01-07 Qualcomm Incorporated System and method for the simultaneous reception of FLO and FLO-EV data
US9154797B2 (en) 2010-09-20 2015-10-06 Onecodec, Limited Systems and methods for encoding and decoding
WO2012047507A1 (en) * 2010-09-28 2012-04-12 Onecodec, Ltd. Systems and methods for encoding and decoding
US8787762B2 (en) * 2011-02-22 2014-07-22 Nec Laboratories America, Inc. Optical-layer traffic grooming at an OFDM subcarrier level with photodetection conversion of an input optical OFDM to an electrical signal
CN102201818B (zh) * 2011-05-12 2015-12-16 中兴通讯股份有限公司 一种Turbo译码结果的输出方法及装置
US10129556B2 (en) 2014-05-16 2018-11-13 Bevara Technologies, Llc Systems and methods for accessing digital data
US10025787B2 (en) 2011-08-17 2018-07-17 Bevara Technologies, Llc Systems and methods for selecting digital data for archival
US8861877B2 (en) * 2012-07-19 2014-10-14 Omnivision Technologies, Inc. System and method for improving decoder performance by using multiple decoding channels
WO2015176009A1 (en) 2014-05-16 2015-11-19 Bevara Technologies, Llc Systems and methods for selecting digital data for archival
EP3001585B1 (en) * 2014-09-29 2017-07-12 Alcatel Lucent Optical coherent receiver with forward error correction and parallel decoding
CA3086546A1 (en) 2018-01-18 2019-07-25 Bevara Technologies, Llc Browser navigation for facilitating data access
CN111343404B (zh) * 2020-02-19 2022-05-24 精微视达医疗科技(三亚)有限公司 成像数据处理方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242027A (ja) * 1990-02-20 1991-10-29 Nippon Telegr & Teleph Corp <Ntt> インターリーブを付加した並列誤り訂正方式
US5313649A (en) * 1991-05-28 1994-05-17 International Business Machines Corporation Switch queue structure for one-network parallel processor systems
JPH07162858A (ja) * 1993-12-10 1995-06-23 Matsushita Electric Ind Co Ltd 画像信号符号化装置と画像信号復号化装置
JP3407287B2 (ja) * 1997-12-22 2003-05-19 日本電気株式会社 符号化復号システム
DE69939881D1 (de) 1998-03-31 2008-12-18 Samsung Electronics Co Ltd Turboenkoder/Dekoder und Rahmenverarbeitungsverfahren
US6859496B1 (en) * 1998-05-29 2005-02-22 International Business Machines Corporation Adaptively encoding multiple streams of video data in parallel for multiplexing onto a constant bit rate channel
US6252917B1 (en) 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
CN1333531C (zh) * 2001-02-23 2007-08-22 皇家菲利浦电子有限公司 包含并联解码器的特播解码器系统
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム
JP4195484B2 (ja) * 2003-01-07 2008-12-10 サムスン エレクトロニクス カンパニー リミテッド 複合再伝送方式の移動通信システムにおける出力バッファ制御装置及び方法
JP4366945B2 (ja) * 2003-02-03 2009-11-18 ソニー株式会社 ビタビ復号装置及び方法並びにｏｆｄｍ復調装置
JP4217887B2 (ja) 2003-07-22 2009-02-04 日本電気株式会社 受信装置

Also Published As

Publication number Publication date
ATE465552T1 (de) 2010-05-15
US20060227815A1 (en) 2006-10-12
TW200711364A (en) 2007-03-16
US7720017B2 (en) 2010-05-18
JP2008533875A (ja) 2008-08-21
EP1856807A1 (en) 2007-11-21
CA2600488A1 (en) 2006-09-21
WO2006099528A1 (en) 2006-09-21
BRPI0607711A2 (pt) 2009-09-22
EP1856807B1 (en) 2010-04-21
RU2007137660A (ru) 2009-04-20
KR20070112253A (ko) 2007-11-22
DE602006013797D1 (de) 2010-06-02
CN101164242A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
US7720017B2 (en) Parallel turbo decoders with multiplexed output
KR100549894B1 (ko) 부호화 장치, 부호화 방법, 이동국 장치 및 기지국 장치
US7640479B2 (en) Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving
JP4955150B2 (ja) 高並列ｍａｐ復号器
US8239711B2 (en) QPP interleaver/de-interleaver for turbo codes
US8132076B1 (en) Method and apparatus for interleaving portions of a data block in a communication system
US8719658B2 (en) Accessing memory during parallel turbo decoding
US6434203B1 (en) Memory architecture for map decoder
US9819445B1 (en) Method and apparatus for joint rate matching and deinterleaving
EP2313979B1 (en) Methods for programmable decoding of a plurality of code types
JP2004524734A (ja) 畳み込みエンコード化ビットを変調前にシンボルに割り当てる方法およびシステム
JP5937194B2 (ja) 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法
JP3920220B2 (ja) 通信装置
JP2009246474A (ja) ターボデコーダ
US9374109B2 (en) QPP interleaver/DE-interleaver for turbo codes
US9577789B2 (en) Frequency deinterleaving and time deinterleaving circuit, method thereof and receiving circuit of digital television
JP2007538452A (ja) ターボ復号器入力並べ換え
KR100762612B1 (ko) 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법
US9130728B2 (en) Reduced contention storage for channel coding
EP2323302A1 (en) Improved HARQ
US10270473B2 (en) Turbo decoders with stored column indexes for interleaver address generation and out-of-bounds detection and associated methods
CN110383785B (zh) 在dvb-t2接收机中执行二进制数据流的时域去交织的装置
WO2008105588A1 (en) Transmitting device and method and receiving device and method in communication system
KR20040042935A (ko) 이동 통신 시스템의 코드 블록 분할 장치 및 방법
KR101365372B1 (ko) 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid