JP3920220B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP3920220B2 JP3920220B2 JP2002561418A JP2002561418A JP3920220B2 JP 3920220 B2 JP3920220 B2 JP 3920220B2 JP 2002561418 A JP2002561418 A JP 2002561418A JP 2002561418 A JP2002561418 A JP 2002561418A JP 3920220 B2 JP3920220 B2 JP 3920220B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- dpram
- processing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の属する技術分野】
この発明は、通信装置に関するものである。
【0002】
【従来の技術】
図1は、CDMA(符号分割多元接続)における従来の基地局の構成の一部を示すシステム図であり、図において、1は受信アンテナ、2は無線部、3はデジタル信号処理部、4はネットワーク、5はデジタル信号処理部3内の復調部、6はデジタル信号処理部3内の誤り訂正部である。
【0003】
次に、動作について説明する。
受信アンテナ1は移動通信端末(図示せず)からの無線信号を受信して無線部2に供給する。無線部2は、この無線信号において各通信チャネルごとに独立な拡散符号との相関をとって(すなわち逆拡散処理をして)、1次変調信号を抽出してデジタル信号処理部3に供給する。デジタル信号処理部3の復調部5はこの1次変調信号を復調して、その復調信号を誤り訂正部6に与える。誤り訂正部6は、伝送路中で発生した誤りを訂正する。
【0004】
この誤り訂正のために、送信側で情報を送出する際に、一定の規則にしたがった冗長性を持たせ、さらに各種の符号化を行って送出する。例えば、3GPP(第3世代パートナーシップ・プロジェクト)の仕様では、移動通信端末から基地局に送信するアップリンクにおいて、主要情報の音声データ及び制御用の制御データとのそれぞれについて、情報のフレームごとにCRC(巡回冗長検査)のデータを付加し、さらにターボ符号化及び畳み込み符号化を行う。この後、フレーム単位でデータを入れ替えるファーストインターリーブ処理を行う。また、全体のビットレートを保証するフレーム調整のためにリピート(反復増加)処理やパンクチャ(抜取削減)処理のレートマッチング処理を行う。さらに、フレーム内のビットを入れ替えるセカンドインターリーブ処理を行う。
【0005】
したがって、受信側では、図1の誤り訂正部6において、送信側で行われた処理とは逆の処理である誤り訂正処理を行う必要がある。図2は、誤り訂正処理部6において実行される誤り訂正処理の一部を示している。すなわち、復調部6から与えられた復調信号は、セカンドデインターリーブ処理され(ステップST1)、レートデマッチング処理され(ステップST2)、ファーストデインターリーブ処理され(ステップST3)、ターボ復号化及び畳み込み復号化の処理(ステップST4)が行われて出力される。
【0006】
図3は、従来の誤り訂正部の一部の回路であり、11はセカンドデインターリーブ処理回路、12はレートデマッチング処理回路である。セカンドデインターリーブ処理回路11において、13は入力用DP(デュアルポート)RAM、14はセカンドデインターリーブ用のアドレスカウンタ回路、15は出力用DPRAMである。また、レートデマッチング処理回路12において、16は入力用DPRAM、17はレートデマッチング演算回路、18は出力用DPRAMである。また、図には示さないが、レートデマッチング処理回路12の後には、セカンドデインターリーブ処理回路11とほぼ同じ構成の、入力用DPRAM、出力用DPRAM、及びファーストデインターリーブ用のアドレスカウンタ回路からなるファーストデインターリーブ処理回路がある。
【0007】
次に、動作について説明する。
数フレーム例えば2フレームの復調信号のデータは、入力用DPRAM13に書き込まれて、アドレスカウンタ回路14からのアドレスデータに応じて、並べ替えされた状態すなわちデインターリーブ処理された状態で読み出され、出力用DPRAM15に書き込まれる。この出力用DPRAM15から読み出されたデインターリーブ処理されたデータは、入力用DPRAM16に書き込まれる。
【0008】
次に、入力用DPRAM16から読み出されたデータはレートデマッチング回路17に供給されて、レートデマッチング処理が行われる。すなわち、リピート逆処理又はパンクチャ逆処理が行われる。そして、出力用DPRAM18に書き込まれる。さらに、図示しないファーストデインターリーブ処理回路において、ファーストデインターリーブ処理が実行される。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来のデインターリーブ処理及びレートデマッチング処理を行う通信方法、並びにこの通信方法を適用した通信装置においては、デインターリーブ処理及びレートデマッチング処理の各処理におけるDPRAMへの書き込み及びDPRAMからの読み出しに要する時間が長いので、通信システム全体の処理時間が長くなるという課題があった。また、装置内のメモリの使用数が多いので、コストアップの要因になり、小型化の障害になるという課題があった。
【0010】
この発明は上記のような課題を解決するためになされたもので、装置内のメモリの使用数を削減してコストダウン及び小型化を図ることができる通信装置を得ることを目的とする。
【0011】
【課題を解決するための手段】
この発明に係る通信装置は、復調信号のデータを記憶する第1の記憶手段と、第1の記憶手段に記憶されたデータをデインターリーブ処理しながら読み出すメモリ制御手段と、メモリ制御手段によって読み出されたデータに対してレートデマッチング処理を行う演算手段と、演算手段によってレートデマッチング処理されたデータを記憶する第2の記憶手段とを備えたものである。
【0012】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図4はこの発明の実施の形態1によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、21は入力用DP(デュアルポート)RAM(第1の記憶手段)、22はmビット構成の復調信号のデータ、23はアドレスカウンタ回路(メモリ制御手段)、24はアドレスカウンタ回路(以下、「カウンタ回路」という)23から出力されるアドレスデータ、25は入力用DPRAM21から出力されるnビット構成のデータ、26はレートデマッチング演算回路(演算手段)、27はレートデマッチング演算回路(以下、「演算回路」という)26から出力されるnビット構成のデータ、28は出力用DPRAM(第2の記憶手段)、29は出力用DPRAM28から出力されるmビット構成のデータである。
【0013】
次に、動作について説明する。
復調信号のデータ22は、図示しない移動通信端末から送信されたいわゆるアップリンクの無線信号を復調したデータであり、例えば、40ビットを1スロットとし、15スロットで1フレームを構成している。したがって、1フレームは600ビットで構成され、その中の490ビットが音声データであり、残りの110ビットが制御データである。なお、このデータ22は、移動端末装置において、誤り訂正のためにCRC付加がなされ、インターリーブ処理、レートマッチング処理、及びその他の処理が施されている。
【0014】
入力用DPRAM21は、この復調信号のデータ22を図示しないメモリ制御回路からのアドレスデータにしたがって記憶する。データ入力ポートはmビットであり、データ記憶できるデータ量は複数フレーム分、例えば2フレーム分である。また、データ出力ポートはnビットである。したがって、この入力用DPRAM21は、mビットのデータをnビットに変換する機能を持っている。例えば、16ビットのデータを1ビットに変換するパラレル/シリアル変換機能を持っている。
【0015】
カウンタ回路23は、入力用DPRAM21にアドレスデータ24を与えて記憶されたデータを読み出す。この場合に、インターリーブ処理されたデータを元に戻すためのデインターリーブ処理をしながら読み出す。この場合のデインターリーブ処理は、フレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理である。
【0016】
入力用DPRAM21から出力されたnビットのデータ25は演算回路26に供給される。演算回路26は、レートマッチング処理されたデータを元に戻すためのレートデマッチング処理を行う。すなわち、リピート処理で増加したビットを削除し、パンクチャ処理で削減されたビットを補充する。レートデマッチング処理されて出力されたnビットのデータ27は、出力用DPRAM28に記憶される。この出力用DPRAM28のデータ入力ポートはnビットであり、データ出力ポートはmビットである。
【0017】
すなわち、出力用DPRAM28はnビットのデータをmビットに変換する機能を持っている。例えば、1ビットのデータを16ビットに変換するシリアル/パラレル変換機能を持っている。出力用DPRAM28から出力されるmビットのデータ29は次の処理回路、例えば、ファーストデインターリーブ処理、ターボ復号化処理、畳み込み復号化処理の回路に供給される。
【0018】
以上で明らかなように、この実施の形態1によれば、誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、復調信号に対するデインターリーブ処理及びレートデマッチング処理を一括して実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。また、従来の構成に比べてRAMの数を削減したので、通信装置のコストダウン及び小型化ができるという効果がある。
【0019】
この場合において、移動通信端末から送信された無線信号を復調した復調信号に対するセカンドデインターリーブ処理及びレートデマッチング処理を一括して実行するようにしたので、基地局システムの処理時間の短縮ができるという効果がある。また、従来の基地局の構成に比べてRAMの数を削減したので、基地局の通信装置のコストダウン及び小型化ができるという効果がある。
【0020】
さらに、この場合において、入力用DPRAM21及び出力用DPRAM28は、書き込まれるデータと読み出されるデータのビット数を変換するビット変換機能を有するので、通信装置の処理時間を短縮できるという効果がある。
【0021】
実施の形態2.
図5はこの発明の形態2によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、31は入力用DPRAM(第1の記憶手段)、32はmビット構成の復調信号のデータ、33はアドレスカウンタ回路(メモリ制御手段)、34はアドレスカウンタ回路(以下、「カウンタ回路」という)33から出力されるアドレスデータ、35は入力用DPRAM33から出力されるnビット構成のデータ、36Aは音声データ・レートデマッチング演算回路(演算手段:音声データ用演算手段)、36Bは制御データ・レートデマッチング演算回路(演算手段:制御データ用演算手段)、37A及び37Bはそれぞれ音声データ・レートデマッチング演算回路(以下、「音声データ演算回路」という)36A及び制御データ・レートデマッチング演算回路(以下、「制御データ演算回路」という)36Bから出力されるnビット構成の音声データ及び制御データ、38A及び38Bはそれぞれ音声データ出力用DPRAM(第2の記憶手段)及び制御データ出力用DPRAM(第2の記憶手段)、39A及び39Bは音声データ出力用DPRAM39A及び制御データ出力用DPRAM39Bからそれぞれ出力されるmビット構成の音声データ及び制御データである。
【0022】
なお、この場合において、音声データ出力用DPRAM39A及び制御データ出力用DPRAM39Bについては、必ずしも2つに分離する必要はなく、単一のデュアルポートRAMの構成でもよい。
【0023】
次に、動作について説明する。
復調信号のデータ32が入力用DPRAM31に記憶されるまでの動作は、実施の形態1において復調信号のデータが入力用DPRAMに記憶されるまでの動作と同じである。また、入力用DPRAM31がmビットのデータをnビットに変換する機能を有し、音声データ出力用DPRAM39A及び制御データ出力用DPRAM39Bがnビットのデータをmビットに変換する機能を有する点も、上記実施の形態1の場合と同様である。
【0024】
入力用DPRAM31に記憶されたデータはカウンタ回路33からのアドレスデータによって、セカンドデインターリーブ処理されて読み出される。すなわち、フレームのデータがフレーム内のビット単位で並べ替えがされる。読み出されたデータ35のうち、音声データは音声データ演算回路36Aに供給され、制御データは制御データ演算回路36Bに供給される。そして、音声データも制御データも共にレートデマッチング処理が実行される。
【0025】
この後、音声データ演算回路36A及び制御データ演算回路36Bから出力されたデータ、すなわち、レートデマッチング処理された音声データ37A及び制御データ37Bは、それぞれ音声データ出力用DPRAM39A及び制御データ出力用DPRAM39Bに記憶される。そして、それぞれのDPRAMから出力されるmビットの音声データ及び制御データは、この後の処理回路に供給される。
【0026】
以上で明らかなように、この実施の形態2によれば、復調信号を構成する音声データと制御データとを独立した演算回路によってレートデマッチング処理するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。また、入力用DPRAMに音声データ用と制御データ用の2つのデータ出力ポートを設けるならば、音声データ及び制御データのレートデマッチング処理を同時に開始することができるという効果がある。
【0027】
実施の形態3.
図6はこの発明によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、41は入力用DPRAM(第1の記憶手段)、42はmビット構成の復調信号のデータ、43は入力用DPRAM23から出力されるnビット構成のデータ、44はレートデマッチング演算回路(演算手段)、45はレートデマッチング演算回路(以下、「演算回路」という)44から出力されるnビット構成のデータ、46は演算回路44から出力されるアドレスデータ、47はアドレスカウンタ回路(メモリ制御手段)、48はアドレスカウンタ回路(以下、「カウンタ回路」という)47から出力されるアドレスデータ、49は出力用DPRAM(第2の記憶手段)、50は出力用DPRAM49から出力されるmビット構成のデータである。
【0028】
次に、動作について説明する。
mビット構成のデータ42は入力用DPRAM41のデータ入力ポートから書き込まれて記憶された後、nビット構成のデータ43にビット変換されてデータ出力ポートから読み出されて、演算回路44に供給される。演算回路44はこのデータ43に対してレートデマッチング処理を行う。レートデマッチング処理されたデータ45はアドレスデータ46と共に出力される。そして、データ45は出力用DPRAM49のデータ入力ポートに供給され、アドレスデータ46はカウンタ回路47に供給される。
【0029】
カウンタ回路47は、アドレスデータ46に基づいてアドレスデータ48を生成して出力用DPRAM49に与える。この場合に、データ45をフレーム単位で並べ替えるようなアドレスデータ48を生成して出力用DPRAM49に与える。すなわち、データ45に対してファーストデインターリーブ処理をしながら出力用DPRAM49に書き込む。そして、出力用DPRAM49のデータ出力ポートからは、データ50がnビットからmビットにビット変換されて読み出され、この後の処理回路に供給される。
【0030】
以上で明らかなように、この実施の形態3によれば、誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、復調信号に対するファーストデインターリーブ処理及びレートデマッチング処理を一括して実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。
【0031】
この場合において、カウンタ回路47によるファーストデインターリーブ処理は、復調信号を構成するフレームのデータをフレーム単位で並べ替えるようにしたので、従来の構成よりもRAMの数を削減でき、通信装置のコストダウン及び小型化ができるという効果がある。
【0032】
また、この場合において、ファーストデインターリーブ処理は、移動通信端末から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム単位で並べ替えるようにしたので、基地局システムにおける処理時間の短縮ができるという効果がある。
【0033】
実施の形態4.
図7はこの発明の実施の形態4によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、51は入力用DPRAM(第1の記憶手段)、52はmビット構成の復調信号のデータ、53はアドレスカウンタ回路(後述するメモリ制御手段とは別のメモリ制御手段)、54はアドレスカウンタ回路(以下、「カウンタ回路」という)53から出力されるアドレスデータ、55は入力用DPRAM51から出力されるnビット構成のデータ、56はレートデマッチング演算回路(演算手段)、57はレートデマッチング演算回路(以下、「演算回路」という)56から出力されるnビット構成のデータ、58は演算回路56から出力されるアドレスデータ、59はアドレスカウンタ回路(メモリ制御手段)、60はアドレスカウンタ回路(以下、「カウンタ回路」という)59から出力されるアドレスデータ、61は出力用DPRAM(第2の記憶手段)、62は出力用DPRAM61から出力されるmビット構成のデータである。
【0034】
次に、動作について説明する。
入力用DPRAM51は、図示しない移動通信端末から送信された無線信号を復調した復調信号のデータ52を所定のアドレスデータにしたがって記憶する。実施の形態1の場合と同様に、入力用DPRAM51は、mビットのデータをnビットに変換する機能を持っている。
【0035】
カウンタ回路53は、入力用DPRAM51にアドレスデータ54を与えて記憶されたデータを読み出す。この場合に、デインターリーブ処理をしながら読み出す。この場合のデインターリーブ処理は、フレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理である。
【0036】
入力用DPRAM51から出力されたnビットのデータ55は演算回路56に供給される。演算回路56は、レートデマッチング処理を行う。レートデマッチング処理されて出力されたnビットのデータ57は、アドレスデータ58と共に出力される。データ57は出力用DPRAM61のデータ入力ポートに供給され、アドレスデータ58はカウンタ回路59に供給される。
【0037】
カウンタ回路59は、アドレスデータ58に基づいてアドレスデータ60を生成して出力用DPRAM61に与える。この場合に、データ57をフレーム単位で並べ替えるようなアドレスデータ60を生成して出力用DPRAM61に与える。すなわち、データ55に対してファーストデインターリーブ処理をしながら出力用DPRAM61に書き込む。そして、出力用DPRAM61のデータ出力ポートからは、データ62がnビットからmビットにビット変換されて読み出され、この後の処理回路に供給される。
【0038】
以上で明らかなように、この実施の形態4によれば、誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、復調信号に対するセカンドデインターリーブ処理、レートデマッチング処理、及びファーストデインターリーブ処理を一括して実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。また、これらの一括処理によってRAMの数を削減でき、通信装置のコストダウン及び小型化ができるという効果がある。
【0039】
この場合において、セカンドデインターリーブ処理及びファーストデインターリーブ処理は、データのビット数の変換を同時に実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。
【0040】
実施の形態5.
図8はこの発明の実施の形態5によるCDMAシステムにおける移動通信端末の一部を示すブロック図であり、図において、71は入力用DPRAM(第1の記憶手段)、72はmビット構成の復調信号のデータ、73はアドレスカウンタ回路(メモリ制御手段)、74はアドレスカウンタ回路(以下、「カウンタ回路」という)73から出力されるアドレスデータ、75は入力用DPRAM71から出力されるnビット構成のデータ、76はレートデマッチング演算回路(演算手段)、77はレートデマッチング演算回路(以下、「演算回路」という)76から出力されるnビット構成のデータ、78は出力用DPRAM(第2の記憶手段)、79は出力用DPRAM78から出力されるmビット構成のデータである。
【0041】
次に、動作について説明する。
入力用DPRAM71は、図示しない基地局から送信された無線信号を復調した復調信号のデータ72を所定のアドレスデータにしたがって記憶する。入力用DPRAM71は、mビットのデータをnビットに変換する機能を持っている。カウンタ回路73は、入力用DPRAM71にアドレスデータ74を与えて記憶されたデータを読み出す。この場合に、デインターリーブ処理をしながら読み出す。この場合のデインターリーブ処理は、フレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理である。
【0041】
入力用DPRAM71から出力されたnビットのデータ75は演算回路76に供給される。演算回路76は、レートデマッチング処理を行う。レートデマッチング処理されて出力されたnビットのデータ77は、出力用DPRAM78のデータ入力ポートに供給される。そして、出力用DPRAM78のデータ出力ポートから出力されるデータ79は、その後の処理回路に供給される。
【0042】
以上で明らかなように、この実施の形態5によれば、基地局から送信された無線信号を復調した復調信号に対して、セカンドデインターリーブ処理及びレートデマッチング処理を一括して処理するようにしたので、移動通信端末の処理時間を短縮できるという効果がある。また、この一括処理によりRAMの数を削減するので、移動通信端末のコストダウン及び小型軽量化ができるという効果がある。
【0043】
また、この場合において、基地局から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム単位で並べ替えるようにしたので、移動通信端末の処理時間を短縮できるという効果がある。
【0044】
【発明の効果】
以上のように、この発明によれば、通信装置のコストダウン及び小型化ができるという効果がある。また、通信装置の処理時間を短縮できるという効果がある。
【図面の簡単な説明】
【図1】 CDMAにおける従来の基地局の構成の一部を示すシステム図である。
【図2】 従来の誤り訂正部の処理を示すフローチャートである。
【図3】 従来の誤り訂正部の一部の構成を示すブロック図である。
【図4】 この発明の実施の形態1によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図である。
【図5】 この発明の実施の形態2によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図である。
【図6】 この発明の実施の形態3によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図である。
【図7】 この発明の実施の形態4によるCDMAシステムにおける基地局の通信装置の一部を示すブロック図である。
【図8】 この発明の実施の形態5によるCDMAシステムにおける移動通信端末の一部を示すブロック図である。
Claims (8)
- 誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、
復調信号のデータを記憶する第1の記憶手段と、
前記第1の記憶手段に記憶されたデータをデインターリーブ処理しながら読み出すメモリ制御手段と、
前記メモリ制御手段によって読み出されたデータに対してレートデマッチング処理を行う演算手段と、
前記演算手段によってレートデマッチング処理されたデータを記憶する第2の記憶手段と、
を備えた通信装置。 - 演算手段は、音声データのレートデマッチング処理を行う音声データ用演算手段及び制御データのレートデマッチング処理を行う制御データ用演算手段からなることを特徴とする請求項1記載の通信装置。
- 第1の記憶手段及び第2の記憶手段は、書き込まれるデータと読み出されるデータのビット数を変換するビット変換機能を有することを特徴とする請求項1記載の通信装置。
- メモリ制御手段は、前記第1の記憶手段に記憶されたフレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理を行いながら読み出すことを特徴とする請求項1記載の通信装置。
- メモリ制御手段は、基地局から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム内のビット単位で並べ替えることを特徴とする請求項4記載の通信装置。
- 誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、
復調信号のデータを記憶する第1の記憶手段と、
前記第1の記憶手段から読み出されたデータに対してレートデマッチング処理を行う演算手段と、
前記演算手段によってレートデマッチング処理されたフレームのデータをフレーム単位で並べ替えるファーストデインターリーブ処理を行いながら書き込むようなアドレスデータを生成するメモリ制御手段と、
前記メモリ制御手段によって生成されたアドレスデータに基づいて、前記演算手段によってレートデマッチング処理されたフレームのデータを記憶する第2の記憶手段と、
を備えた通信装置。 - 第1の記憶手段に記憶されたフレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理を行いながら読み出す別のメモリ制御手段をさらに有することを特徴とする請求項6記載の通信装置。
- 別のメモリ制御手段は、移動通信端末から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム内のビット単位で並べ替えることを特徴とする請求項7記載の通信装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/000675 WO2002062001A1 (fr) | 2001-01-31 | 2001-01-31 | Procede de communication a correction d'erreurs et appareil de communication dans lequel ce procede de communication est mis en oeuvr e |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2002062001A1 JPWO2002062001A1 (ja) | 2004-06-03 |
JP3920220B2 true JP3920220B2 (ja) | 2007-05-30 |
Family
ID=11736975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002561418A Expired - Fee Related JP3920220B2 (ja) | 2001-01-31 | 2001-01-31 | 通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7111207B2 (ja) |
EP (1) | EP1261161A4 (ja) |
JP (1) | JP3920220B2 (ja) |
CN (1) | CN100426713C (ja) |
WO (1) | WO2002062001A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442439B1 (ko) * | 2002-10-07 | 2004-07-30 | 엘지전자 주식회사 | 제어국의 멀티링크에서 링크별 큐 할당 장치 및 방법 |
US7243289B1 (en) * | 2003-01-25 | 2007-07-10 | Novell, Inc. | Method and system for efficiently computing cyclic redundancy checks |
JP4217887B2 (ja) | 2003-07-22 | 2009-02-04 | 日本電気株式会社 | 受信装置 |
GB2408900B (en) * | 2003-12-05 | 2006-03-08 | Motorola Inc | A receiver for a wireless communication device |
US7414971B2 (en) * | 2004-09-03 | 2008-08-19 | Analog Devices, Inc. | Method and apparatus for rate matching in a telecommunications system |
US8489145B2 (en) * | 2005-04-26 | 2013-07-16 | Mitsubishi Electric Corporation | Radio base station and base station control apparatus |
US20080016425A1 (en) * | 2006-04-04 | 2008-01-17 | Qualcomm Incorporated | Turbo decoder with symmetric and non-symmetric decoding rates |
US20080080542A1 (en) * | 2006-09-28 | 2008-04-03 | Analog Devices, Inc. | Architecture for downlink receiver bit rate processor |
US8358987B2 (en) * | 2006-09-28 | 2013-01-22 | Mediatek Inc. | Re-quantization in downlink receiver bit rate processor |
JP6863661B2 (ja) * | 2017-06-08 | 2021-04-21 | 三菱電機株式会社 | レートデマッチング及びデインターリーブ回路 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736564B2 (ja) * | 1986-09-08 | 1995-04-19 | 松下電器産業株式会社 | シリアルデ−タの送信装置 |
US5063533A (en) * | 1989-04-10 | 1991-11-05 | Motorola, Inc. | Reconfigurable deinterleaver/interleaver for block oriented data |
JPH09162755A (ja) * | 1995-12-14 | 1997-06-20 | Fujitsu Ltd | インタリーブ共用化装置 |
JPH09238087A (ja) * | 1996-02-29 | 1997-09-09 | Nec Eng Ltd | インタリーブ処理回路 |
KR100387078B1 (ko) * | 1997-07-30 | 2003-10-22 | 삼성전자주식회사 | 대역확산통신시스템의심볼천공및복구장치및방법 |
JP3217307B2 (ja) * | 1997-11-18 | 2001-10-09 | 沖電気工業株式会社 | 無線送信装置 |
US6405338B1 (en) * | 1998-02-11 | 2002-06-11 | Lucent Technologies Inc. | Unequal error protection for perceptual audio coders |
GB9814960D0 (en) * | 1998-07-10 | 1998-09-09 | Koninkl Philips Electronics Nv | Coding device and communication system using the same |
US6798736B1 (en) * | 1998-09-22 | 2004-09-28 | Qualcomm Incorporated | Method and apparatus for transmitting and receiving variable rate data |
JP3239880B2 (ja) * | 1998-11-02 | 2001-12-17 | 日本電気株式会社 | レートマッチング方法及びデジタル通信システム |
US6473442B1 (en) * | 1999-04-12 | 2002-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Communications system and method for matching and balancing the bit rates of transport channels to the bit rate of a physical channel |
CA2268853C (en) * | 1999-04-13 | 2011-08-02 | Wen Tong | Rate matching and channel interleaving for a communications system |
FR2792788B1 (fr) * | 1999-04-21 | 2001-07-13 | Mitsubishi Electric France | PROCEDE D'EQUILIBRAGE DU RAPPORT Eb/I DANS UN SYSTEME cdma A MULTIPLEXAGE DE SERVICE ET SYSTEME DE TELECOMMUNICATION L'UTILISANT |
JP2000353964A (ja) * | 1999-06-10 | 2000-12-19 | Matsushita Electric Ind Co Ltd | インタリーブ装置及びインタリーブ方法 |
WO2001001626A1 (en) * | 1999-06-25 | 2001-01-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel coding and multiplexing in cdma communication system |
ATE329423T1 (de) * | 1999-07-08 | 2006-06-15 | Samsung Electronics Co Ltd | Vorrichtung und verfahren zur steuerung einem demultiplexeur und demultiplexeur für ratenanpassung in einem mobilen übertragungssystem |
US6603752B1 (en) * | 1999-07-29 | 2003-08-05 | Ahmed Saifuddin | Method and system for controlling transmission energy in a variable rate gated communication system |
US6625763B1 (en) * | 2000-07-05 | 2003-09-23 | 3G.Com, Inc. | Block interleaver and de-interleaver with buffer to reduce power consumption |
US6798826B1 (en) * | 2000-11-06 | 2004-09-28 | Qualcomm Incorporated | Method and apparatus for performing reverse rate matching in a CDMA system |
US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
-
2001
- 2001-01-31 WO PCT/JP2001/000675 patent/WO2002062001A1/ja active Application Filing
- 2001-01-31 US US10/220,624 patent/US7111207B2/en not_active Expired - Fee Related
- 2001-01-31 EP EP01902713A patent/EP1261161A4/en not_active Withdrawn
- 2001-01-31 JP JP2002561418A patent/JP3920220B2/ja not_active Expired - Fee Related
- 2001-01-31 CN CNB018075037A patent/CN100426713C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030051202A1 (en) | 2003-03-13 |
EP1261161A1 (en) | 2002-11-27 |
CN1421078A (zh) | 2003-05-28 |
EP1261161A4 (en) | 2007-11-21 |
CN100426713C (zh) | 2008-10-15 |
US7111207B2 (en) | 2006-09-19 |
JPWO2002062001A1 (ja) | 2004-06-03 |
WO2002062001A1 (fr) | 2002-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798826B1 (en) | Method and apparatus for performing reverse rate matching in a CDMA system | |
AU751048B2 (en) | Method and apparatus for providing error protection for over the air file transfer | |
US7640479B2 (en) | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving | |
JP4408755B2 (ja) | デインタリーブ装置、移動通信端末及びデインタリーブ方法 | |
EP2323265B1 (en) | Efficient multi-symbol deinterleaver | |
WO2005013543A1 (en) | Scaling and quantizing soft-decision metrics for decoding | |
JP2008533875A (ja) | 多重化出力をもつ並列ターボ復号器 | |
US7430234B2 (en) | Components and methods for processing in wireless communication data in presence of format uncertainty | |
JPH11503580A (ja) | データ送信方法および送信機 | |
US20080014871A1 (en) | System and method for interleaving data in a wireless transmitter | |
JP3920220B2 (ja) | 通信装置 | |
KR100347501B1 (ko) | 최적화 레이트-호환가능 터보 엔코딩 | |
JP2778006B2 (ja) | 直接拡散送受信装置 | |
CN114415946B (zh) | 解速率匹配的方法及装置、终端设备、芯片及存储介质 | |
JP4521906B2 (ja) | 符号化装置および無線通信装置 | |
JP3181495B2 (ja) | データ速度判定装置及びデータ受信装置 | |
JP2006229829A (ja) | デインターリーブ装置、デインターリーブ装置を搭載したデータ復号装置およびデインターリーブ装置を搭載した無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |