KR101365372B1 - 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법 - Google Patents

이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법

Info

Publication number
KR101365372B1
KR101365372B1 KR1020040113219A KR20040113219A KR101365372B1 KR 101365372 B1 KR101365372 B1 KR 101365372B1 KR 1020040113219 A KR1020040113219 A KR 1020040113219A KR 20040113219 A KR20040113219 A KR 20040113219A KR 101365372 B1 KR101365372 B1 KR 101365372B1
Authority
KR
South Korea
Prior art keywords
interleaving
symbols
address
symbol
packet data
Prior art date
Application number
KR1020040113219A
Other languages
English (en)
Other versions
KR20060074468A (ko
Inventor
정희성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040113219A priority Critical patent/KR101365372B1/ko
Publication of KR20060074468A publication Critical patent/KR20060074468A/ko
Application granted granted Critical
Publication of KR101365372B1 publication Critical patent/KR101365372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 이동통신시스템에서 패킷데이타 채널의 인터리빙을 함에 있어서 데이터 저장을 최소화하고 보다 작은 자원을 가지고 실행 가능토록 한 고속 패킷데이타 채널의 인터리빙 방법에 관한 것이다.
본 발명에 따른 고속 패킷데이타 채널의 인터리빙 방법은, 분할되어질 심볼들의 인터리빙시 저장될 인터리빙 메모리의 어드레스를 계산하는 단계와, 심볼 분할 과정에 따라 분할 된 심볼들을 상기 계산된 어드레스의 인터리빙 메모리 공간에 저장하는 단계와, 상기 인터리빙 메모리 공간에 저장된 심볼들을 출력시키는 단계를 포함하여 구성되는 것을 특징으로 한다. 또한, 상기 인터리빙 메모리에 저장시키는 단계에서는 1 비트씩 입력되고, 상기 출력시키는 단계에서는 다수의 비트를 동시에 출력시키는 것을 특징으로 한다.
본 발명의 구성에 의하면 인터리빙에 필요한 메모리 크기를 1/3로 줄이면서도, 인터리빙에 소용되는 시간도 1/2이상 줄일 수 있는 수 있는 잇점을 제공한다.
심볼 분할, 인터리빙, 패킷 데이터 채널, PDCH

Description

이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법{Method for interleaving packet data of PDCH in mobile communication system}
도 1은 3GPP2 표준에 따르는 종래 기술에 의한 채널 인터리빙 구조를 나타낸 도면
도 2는 종래 방법에 따른 인터리빙을 위한 어드레스 시퀀스 생성 과정을 설명하기 위한 순서도
도 3은 3GPP2의 CDMA2000 1xEVDV 에 따른 이동 통신 시스템에서의 고속 패킷데이타 전송을 위한 순방향 패킷 데이터 채널 구조의 일부 구성을 나타낸 도면
도 4는 본 발명의 일 실시 예에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법을 설명하기 위한 흐름도
<도면의 주요 부분에 대한 부호의 설명>
110: 심볼 분할부 120: 서브블록 인터리빙부
130: 심볼 그룹핑부
본 발명은 이동 통신 시스템에서 고속 패킷데이타 채널(PDCH)의 인터리빙 구현 방법에 관한 것이다.
3GPP2(3rd Generation Partnership Project 2)의 CDMA2000 1xEVDV 물리 계층(physical layer)의 표준에서 패킷 데이터 채널(PDCH)의 인터리빙 방식에 대하여 설명하고 있는데, 이러한 인터리빙 방식은 전송해야 할 데이터를 인터리빙하기 위하여 데이터 크기의 몇 배의 저장할 공간을 필요로 한다.
상기 3GPP2 표준에 따르는 패킷 데이터 채널의 인터리빙 방식을 첨부된 도면을 참조하여 간략하게 설명한다.
도 1은 3GPP2 표준에 따르는 종래 기술에 의한 채널 인터리버 구조를 나타낸 도면이다.
도1을 참조하면, 3GPP2 표준에 따르는 종래 기술에 의한 채널 인터리버는 심볼 분할(Symbol Separation)부(110), 서브블록 인터리빙(Subblock Interleaving)부(120), 심볼 그룹핑(Symbol Grouping)부(130)로 구성된다.
상기 심볼 분할부(110)는 인코더에서 출력되는 모든 심볼들을 시스테믹 서브블록(Systematic Subblock: S 서브블록)(11a), 패리티 서브블록(Parity Subblock: 이하, P 서브블록)들인 P0 서브블록(11b), P'0 서브블록(11c), P1 서브블록(11d), P'1 서브블록(11e)의 5개의 서브블록으로 나누는 부분으로, 인코딩된 심볼(Symbol)들을 하나씩 차례대로 상기 5개의 서브블록으로 분산시켜 저장한다.
즉, 상기 인코더에서 출력되는 첫 번째 심볼을 S 서브블록(Sub-block)(11a)에, 두 번째 심볼을 P0 서브블록(11b)에, 세 번째 심볼을 P1 서브블록(11d)에, 네 번째 심볼을 P'0 서브블록(11c)에, 다섯 번째 심볼을 P'1 서브블록(11e)에 저장하며, 여섯 번째 심볼을 다시 S 서브블록(11a)에 저장한다.
상기 인터리빙은 상기 5개의 서브블록들 각각에 대하여 인터리빙을 하는 부분으로, 각 서브블록의 인터리빙을 다음의 과정에 의해 수행한다.
우선, 전체 서브블록 내의 모든 심볼들에 차례대로 어드레스 0부터 [인터리버 서브블록 사이즈(Nint)-1]에 해당하는 숫자까지의 순서데로 어드레스를 할당한다.
그리고, 인터리빙을 위하여 각 서브블록내의 심볼들에 대하여 어드레스 시퀀스를 산출하고, 상기 서브블록내의 심볼을 상기 어드레스 시퀀스 순으로 리드(Read)하여 인터리빙을 수행한다.
도 2는 종래 방법에 따른 인터리빙을 위한 어드레스 시퀀스 생성 과정을 설명하기 위한 순서도이다.
도 2를 참조하면, 우선, 다음의 표 1에 주어진 파라미터(Parameter)를 참조하여 해당 서브블록의 인터리버 파라미터(Sub-block Interleaver Parameter)들(m, J)을 결정한다(S201).
(표 1)
인코더 패킷 사이즈 Nint m J
408 408 7 4
792 792 8 4
1560 1560 9 4
2328 2328 10 3
3096 3096 10 4
3864 3864 11 2

또한, i와 k값을 0으로 초기화한다(S202).
그리고, 다음 (수학식 1)에 따라 인터리빙 어드레스인 Tk를 산출한다(S203).
(수학식 1)
Tk = 2m (k mod J) + BROm ([K/J])
상기 BROm(y)는 y의 비트 리버스(bit-Reverse) m 비트값을 나타낸다. (예를 들어, BRO3(6)=3이다.)
이어, 상기 산출된 Tk값이 인터리버 서브블록 사이즈(Nint)보다 작은지를 판단한다(S204).
상기 판단 결과(S204), Tk값이 인터리버 서브블록 사이즈(Nint)보다 작으면 산출된 Tk가 유효한 것으로 인식하여 i번째 어드레스(Ai)를 산출된 Tk로 설정하고, i와 k값을 하나씩 증가시킨다(S205).
반면, 상기 판단 결과(S204), Tk값이 인터리버 서브블록 사이즈(Nint)보다 크거나 같으면 산출된 Tk가 유효하지 않은 것으로 인식하여 상기 Tk를 버리고, k값을 하나 증가시킨다(S206).
그리고, 서브블록 내의 모든 심볼에 대하여 인터리빙을 수행하기 위하여 현재 인터리빙된 심볼수가 인터리버 서브블록 사이즈(Nint)와 동일한지를 판단한다(S207).
상기 판단 결과(S207), 상기 두 값이 동일하지 않은 경우에는 해당 서브블록에 인터리빙 되지 않은 심볼이 존재하는 것으로 판단하고 인터리버 서브블록 사이즈(Nint)개의 인터리빙된 심볼을 얻을 때까지 상기 인터리빙 어드레스인 Tk를 산출 단계(S203)를 반복한다.
상기 과정에 따라서 해당 서브블록의 인터리빙을 위한 어드레스 시퀀스 생성을 완료한다.
이와 같은 과정을 S, P0, P'0, P1, P'1 서브블록(11a)(11b)(11c)(11d)(11e) 각각에 대하여 어드레스 시퀀스 생성 과정을 모두 실시하여 어드레스 시퀀스를 생성한다.
이어, 상기 생성된 어드레스 시퀀스에 따라 상기 심볼 분할하여 서브블록 메모리에 저장한 심볼들을 읽어 버퍼에 저장한다.
상기 심볼 그룹핑(Symbol Grouping)부(130)는 인터리빙된 패리티 서브블록들(P0, P'0, P1, P'1)을 그룹핑하는 부분이다
즉, 상기 인터리빙된 P0 서브블록(12b)의 첫 번째 심볼, 인터리빙된 P'0 서 브블록(12c)의 첫 번째 심볼, 인터리빙된 P0 서브블록(12b)의 두 번째 심볼, 인터리빙된 P'0 서브블록(12c)의 두 번째 심볼 등의 순으로 심볼 바이 심볼(Symbol-by-Symbol) 멀티플랙싱하여 인터리빙된 P0 서브블록(12b)과 인터리빙된 P'0 서브블록(12c)의 심볼들을 그룹핑하고, 상기 인터리빙된 P1 서브블록(12d)의 첫 번째 심볼, 인터리빙된 P'1 서브블록(12e)의 첫 번째 심볼, 인터리빙된 P1 서브블록(12d)의 두 번째 심볼, 인터리빙된 P'1 서브블록(12e)의 두 번째 심볼, 등의 순으로 심볼 바이 심볼(Symbol-by-Symbol) 멀티플랙싱하여 인터리빙된 P1 서브블록(12d)과 인터리빙된 P'1 서브블록(12d)의 심볼들을 그룹핑한다.
그리고, 인터리빙된 S 서브블록(12a)의 심볼 시퀀스, 인터리빙된 P0/P'0 서브블록(12b, 12c) 시퀀스의 심볼 바이 심볼(Symbol by Symbol) 멀티플랙싱 시퀀스, 인터리빙된 P1, P'1 서브블록(12d, 12e) 시퀀스의 심볼 바이 심볼(Symbol by Symbol) 멀티플랙싱 시퀀스 순으로 채널 인터리버 출력 시퀀스(Channel Interleaver Output Sequence)를 출력한다.
상기한 종래 기술에 따라 인터리빙을 하기 위해서는, 인코딩된 심볼을 5개의 서브 블록으로 나누어서 저장하고, 이 심볼들을 다시 서브블록 인터리빙하여 저장하며, 심볼 그룹핑하여 읽어가게 된다. 따라서, 전체 심볼을 2번씩 저장해야 하므로 전체 심볼 크기의 2배에 해당하는 버퍼가 필요하다. 또한 심볼 분할, 서브블록 인터리빙, 심볼 그룹핑을 처리하기 위해서 각각의 심볼 단위로 인터리빙의 각 단계가 이루어지므로 전체 인터리빙을 위한 많은 시간이 필요하게 된다.
상기한 바와 같이 종래 기술에 따른 인터리빙 방법은 하드웨어 자원 소모가 크고 인터리빙을 위한 시간 소모가 큰 문제점이 있다.
본 발명은 이동 통신 시스템에서 패킷데이타 채널의 인터리빙을 함에 있어서 데이터 저장을 최소화시키고 보다 작은 자원을 가지고 실행 가능토록 한 고속 패킷데이타 채널의 인터리빙 방법을 제공하는 것에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법은, 분할되어질 심볼들의 인터리빙시 저장될 인터리빙 메모리의 어드레스를 계산하는 단계와, 심볼 분할 과정에 따라 분할 된 심볼들을 상기 계산된 어드레스의 인터리빙 메모리의 공간에 저장하는 단계와, 상기 인터리빙 메모리 공간에 저장된 심볼들을 출력시키는 단계를 포함하여 구성되는 것을 특징으로 한다.
상기 인터리빙 메모리의 입력 데이터 폭과 상기 인터리빙 메모리로부터의 출력 데이터 폭은 서로 다르게 설정되는 것을 특징으로 한다.
상기 인터리빙 메모리에 저장시키는 단계에서는 1 비트씩 입력되고, 상기 출력시키는 단계에서는 다수의 비트를 동시에 출력시키는 것을 특징으로 한다.
상기와 같은 본 발명에 따른 이동 통신 시스템에서의 고속 패킷 데이터 채널의 인터리빙 방법은, 패킷 데이터 채널의 인터리빙 과정이 패킷 심볼 분할과 인터 리빙 단계로 나뉘어 처리되는 종래의 인터리빙 방식에 비하여, 심볼 분할과 서브 블룩 심볼 인터리빙을 하나로 통합하여 처리함으로써, 필요한 메모리 크기를 1/3로 줄이는 구현이면서, 인터리빙 시간도 1/2이상 줄어들게 되어 저 메모리 소모 및 고속의 패킷 데이터 인터리빙이 가능하게 된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법에 대하여 실시예를 들어 상세히 설명한다.
도 3은 3GPP2의 CDMA2000 1xEVDV 에 따른 이동 통신 시스템에서의 고속 패킷데이타 전송을 위한 순방향 패킷 데이터 채널 구조의 일부 구성을 나타낸 도면이다.
도 3에 도시된 바와 같이, 3GPP2의 CDMA2000 1xEVDV 에 따른 이동 통신 시스템에서의 고속 패킷데이타 전송을 위한 순방향 패킷 데이터 채널 구조는 전송할 패킷 크기에 적합하도록 코딩하여 출력시키는 인코더(110)와, 상기 인코더(110)의 출력을 스크램블시켜 출력시키는 스크램블러(120)와, 버스트 에러를 분산시키기 위해 상기 스크램블러(120)의 출력 심볼을 재정렬시키는 채널 인터리버(130)와, 인터리빙된 심볼들을 데이터 전송율에 따라 대응되는 방식의 변조를 수행하여 출력시키는 변조부(140) 등을 포함하여 구성된다.
또한, 도 3에서는 본 발명에 따른 인터리빙 방법을 설명하기 위한 인터리빙 어드레스 계산부(150)가 추가되었음을 알 수 있다.
상기와 같이 구성되는 이동 통신 시스템에서의 고속 패킷데이타 전송을 위한 순방향 패킷 데이터 채널에서 상기 채널 인터리버(130)와 상기 인터리빙 어드레스 계산부(150)에 의해서 구현되는 본 발명의 일 실시 예에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법의 특징은 다음과 같다.
본 발명에서는 심볼 분할, 서브블록 인터리빙, 심볼 그룹핑을 처리함에 있어서, 필요한 자원과 시간을 줄이기 위해서 상기 채널 인터리버(130)는 심볼 분할과 서브블록 인터리빙을 동시에 처리한다.
따라서, 메모리에 저장하면서 심볼 분할과 서브블록 인터리빙을 할 수 있도록 상기 인터리빙 어드레스 계산부(150)는 상기 인코더(110)에서 출력되는 심볼들에 대하여 각 심볼들이 인터리빙 되어 저장될 어드레스를 미리 계산하여 채널 인터리버의 메모리의 해당 공간에 저장될 수 있도록 한다.
또한, 상기 채널 인터리버의 메모리의 해당 공간에 저장된 심볼을 읽어오면서 동시에 심볼 그룹핑을 할 수 있도록 한다.
한편, 인터리버의 메모리에 저장할 때에는 5 심볼을 동시에 심볼 분할과 서브블록 인터리빙 처리하고, 인터리버의 메모리에서 심볼을 가져올 때에는 원하는 만큼의 데이터를 출력시키도록 함으로써 인터리빙을 위한 시간 소모도 출력 비트 폭만큼 줄일 수 있게 된다.
도 4는 본 발명의 일 실시 예에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법을 설명하기 위한 흐름도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙을 수행하기 위해서는, 먼저, 인터리빙 시켜야 할 심볼을 입력받는다(S410).
상기 심볼 입력에 따라서, 심볼의 분할과 분할된 심볼의 인터리빙을 동시에 처리하여 저장하기 위하여 분할된 후 인터리빙 과정에 따라서 저장되어 질 인터리빙 메모리의 어드레스를 먼저 계산한다(S420).
먼저 인터리빙을 위해 입력된 심볼은 S, P0, P1, P0', P1' 등으로 분류 되어 진다.
상기 S, P0, P1, P0', P1' 등으로 분류된 각각의 심볼이 인터리빙 과정에 의해 위치지어질 어드레스는 종래의 3 단계 방식에 따라 서브블록 인터리버에 저장될 어드레스를 구하는 식의 역함수에 의해 구해진다. 상기 위치지어질 어드레스는 인터리빙을 위해서 데이터를 저장할 때 필요한 값이다.
본 발명에서는 인터리빙 하면서 심볼을 저장해야 하므로 위의(수학식 1)의 Tk 함수의 역함수가 필요하다. Tk의 역함수를 여기에서 Ak라고 하면, 상기 Ak 는 다음의 (수학식 2)로 표현된다.
(수학식 2)
Ak = J x BROm(i mod 2m) + [ i/(2m) ]
상기 (수학식 2)에서 사용되는 J와 m 값은 인터리빙 메모리의 구조에 따라 결정되는 파라미터이고, 상기 BROm(y)는 m 비트로 구성된 데이터 y의 비트 리버스(bit-Reverse) 값을 나타낸다.
상기 (수학식 2)를 사용하여 인터리빙 어드레스(Ak)을 구할 때, 상기 인터리빙 어드레스(Ak)의 값이 인터리버 서브블록 크기(Nint) 보다 크거나 같은 경우에는 Ak의 값이 유효하지 않으므로 이 값을 버리고 다음 k 값에 의한 Ak 값을 구하여 인터리빙 어드레스로 사용한다.
이때 새로운 k값으로 Ak를 구하기 위한 부가적인 시간이 필요하다. 이에 의한 시간 손실을 줄이기 위해서, 0 에서 (Nint-1) 까지 순차적으로 변하는 k값에 대한 유효하지 않은 Ak 값이 생기지 않도록 Ak에서 k에 따른 보정값을 미리 구하여 A k 값을 계산하면서 동시에 보정해줌으로써, 유효하지 않은 Ak 값을 계산하는 시간을 줄인다. 상기 과정에 따라서 서브블록 인터리빙시 결과적으로 항상 유효한 어드레스를 구할 수 있게 된다.
상기 과정에 따라서, 어드레스가 구해지면, 스크램블러(120)로부터 출력되는 상기 S, P0, P1, P0', P1' 등의 각각의 심볼을, 같은 입력 어드레스를 가지고 각각 5개의 임시 메모리의 해당 어드레스에 한 심볼씩 저장함으로써 심볼 분할과 인터리빙을 동시에 처리한다(S430).
이 경우 이전 단에서 동시에 5개의 심볼이 나오므로 이를 한 클럭에 바로 분할과 서브블륵 인터리빙하여 동시에 5개의 심볼을 5개의 메모리에 저장함으로써, 하나의 서브블록 인터리빙 어드레스를 가지고 5개의 심볼을 처리할 수 있게 된다.
상기 과정(S430)에 따라서 각각의 서브블록별 인터리빙이 수행되면, 심볼 그 룹핑을 위해서 심볼 그룹핑을 할 어드레스를 산출하게 된다(S440). 기본적으로 심볼 그룹핑을 위한 어드레스는 순차적으로 증가하는 값이며, 이는 상기 인터리빙 되어 저장된 심볼을 원하는 비트 수 만큼 씩 한번에 읽어오기 위해 필요한 과정이다. 구해진 어드레스에 따라서 메모리에 저장된 데이터를 가져오면서 심볼 그룹핑을 할 수 있도록 한다. 인터리빙된 심볼을 가져올 때에는 차례대로, S, P0, P1, P0', P1' 메모리의 순서대로 심볼을 가져오도록 메모리의 어드레스가 산출된다.
이후, 상기 과정에 따라서 구해진 어드레스에 따라서 해당 어드레스에 저장된 심볼 들을 곧바로 출력시키게 된다(S450).
이와 같이 심볼 그룹핑이 출력과 동시에 행하여 지게 됨으로써 심볼 그룹핑을 위한 별도의 메모리가 필요 없게 되는 것이다. 또한, 여기서 사용하는 메모리는 입력 데이터 폭이 1 비트이고, 출력 데이터 폭이 원하는 만큼의 데이터 폭을 가지는 메모리를 사용하게 된다. 즉, 이 메모리의 입력 부분은 한 비트씩 데이터를 저장하도록 하는 형태이며, 메모리의 출력 부분의 데이터 폭은 원하는 비트 폭(예, 출력 비트 폭 n = 8 ~ 64 비트)이 출력되도록 되어 있다. 따라서 각각 5개의 메모리에 저장된 심볼을 읽어 올 때에는 원하는 비트 수만큼씩 동시에 가져오면서 심볼 그룹핑을 하게되므로 출력단에서 여러 심볼을 동시에 처리할 수 있는 처리 시간을 n분의 1로 줄이는 효율적인 구조가 된다.
이상에서 본 발명에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법을 상세히 설명하였다. 그러나, 본 발명은 이에 한정되는 것이 아니라 본 발명의 기술적 사상의 기초를 벗어나지 않고 변경 및 수정을 가하여 실시하 더라도 본 발명에 포함되는 것이며, 그러한 사실은 당업자에게 자명할 것이다.
종래의 방법에 따라 인터리빙을 수행하는 경우 심볼 분할을 위한 메모리, 인터리빙을 위한 메모리, 심볼 그룹핑을 위하여 (3 * Nint * 5)의 메모리가 필요한 반면, 본 발명에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법에 따르는 경우, 심볼 분할과 심볼 인터리빙이 한번에 처리됨으로써 (Nint * 5)의 메모리가 필요하게 됨으로써 리소스의 측면에서 많은 자원을 절약할 수 있는 효과가 있다.
또한, 종래의 방식에 의하는 경우, 인터리빙을 위해 (Tint + Tint + Tint)의 처리 시간이 필요하지만, 본 발명에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법에 따르는 경우 (Tint + Tint / n : n은 비트 폭)의 시간으로 처리시간을 단축할 수 있다.
즉, 본 발명에 따른 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법에 따르는 경우 인터리빙에 필요한 메모리 크기를 1/3로 줄이면서도, 인터리빙에 소용되는 시간도 1/2이상 줄일 수 있는 수 있는 잇점을 제공하게 된다.

Claims (3)

  1. 인코딩된 심볼들을 수신하는 단계;
    상기 심볼들의 인터리빙 시 저장될 인터리빙 메모리의 어드레스를 미리 계산하는 단계;
    상기 심볼들을 복수 개의 서브 블록들로 분할하고, 상기 분할과 동시에 상기 서브 블록들 내의 심볼들을 미리 계산된 어드레스의 인터리빙 메모리 공간에 저장하는 단계; 및
    상기 인터리빙 메모리 공간에 저장된 심볼들을 출력함과 동시에 심볼 그룹핑을 수행하는 단계를 포함하고,
    상기 인터리빙 메모리 공간에 저장하는 단계는,
    1 비트씩 저장하고,
    상기 인터리빙 메모리 공간에 저장된 심볼들을 출력하는 단계는,
    상기 심볼 그룹핑을 수행하기 위한 어드레스를 산출하고, 상기 산출된 어드레스에 상기 인터리빙 메모리 공간에 저장된 심볼들을 다수의 비트만큼 출력하는 단계를 포함하고,
    상기 인터리빙 메모리의 어드레스를 미리 계산하는 단계는
    상기 인터리빙 메모리의 어드레스 값이 서브블록 크기보다 크거나 같은 경우,
    유효하지 않은 인터리빙 메모리의 어드레스가 발생하지 않도록 상기 계산과 동시에 상기 인터리빙 메모리의 어드레스를 보정하는 단계를 포함하는
    이동통신 시스템에서의 고속 패킷 데이타 채널의 인터리빙 방법.
  2. 제 1항에 있어서,
    상기 인터리빙 메모리의 입력 데이터 폭과 상기 인터리빙 메모리로부터의 출력 데이터 폭은 서로 다르게 설정되는 것을 특징으로 하는 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙 방법.
  3. 삭제
KR1020040113219A 2004-12-27 2004-12-27 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법 KR101365372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113219A KR101365372B1 (ko) 2004-12-27 2004-12-27 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113219A KR101365372B1 (ko) 2004-12-27 2004-12-27 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법

Publications (2)

Publication Number Publication Date
KR20060074468A KR20060074468A (ko) 2006-07-03
KR101365372B1 true KR101365372B1 (ko) 2014-02-19

Family

ID=37167222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113219A KR101365372B1 (ko) 2004-12-27 2004-12-27 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법

Country Status (1)

Country Link
KR (1) KR101365372B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088148A (ko) * 2000-03-10 2001-09-26 서평원 블록 인터리빙 방법 및 그를 위한 장치
KR20040036543A (ko) * 2002-10-29 2004-04-30 삼성전자주식회사 인터리빙된 데이터 열의 디인터리빙 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088148A (ko) * 2000-03-10 2001-09-26 서평원 블록 인터리빙 방법 및 그를 위한 장치
KR20040036543A (ko) * 2002-10-29 2004-04-30 삼성전자주식회사 인터리빙된 데이터 열의 디인터리빙 방법 및 장치

Also Published As

Publication number Publication date
KR20060074468A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
US6744744B1 (en) Rate matching and channel interleaving for a communications system
CA2266283C (en) Data interleaver and method of interleaving data
KR100963718B1 (ko) 터보 디코더용 버퍼 아키텍처
US7720017B2 (en) Parallel turbo decoders with multiplexed output
JPH07212251A (ja) インターリーブプロセス
KR100900925B1 (ko) 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치
KR101269901B1 (ko) Ｈａｒｑ를 지원하는 데이터 디레이트 매처 및 방법
KR101365372B1 (ko) 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법
JP2009246474A (ja) ターボデコーダ
JP2014513889A (ja) 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法
US6925592B2 (en) Turbo decoder, turbo encoder and radio base station with turbo decoder and turbo encoder
US7352723B2 (en) Method of forming a coded composite transport channel for downlink transmissions
KR100519335B1 (ko) 채널 인터리빙 방법
EP2323302A1 (en) Improved HARQ
KR101614482B1 (ko) 터보 인터리버의 인터리빙 주소 결정 장치 및 방법
KR100686013B1 (ko) 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치
CN110383785B (zh) 在dvb-t2接收机中执行二进制数据流的时域去交织的装置
KR101173555B1 (ko) 데이터 디레이트 매처 및 방법
KR100733767B1 (ko) 시간 디인터리빙 장치 및 방법
KR20120071511A (ko) 이동통신 시스템의 데이터 레이트 매칭 방법 및 장치
KR20040042935A (ko) 이동 통신 시스템의 코드 블록 분할 장치 및 방법
KR20050094304A (ko) 통신시스템의 인터리버 및 인터리빙 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120921

Effective date: 20140123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee