JP2014513889A - 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法 - Google Patents

低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法 Download PDF

Info

Publication number
JP2014513889A
JP2014513889A JP2014502457A JP2014502457A JP2014513889A JP 2014513889 A JP2014513889 A JP 2014513889A JP 2014502457 A JP2014502457 A JP 2014502457A JP 2014502457 A JP2014502457 A JP 2014502457A JP 2014513889 A JP2014513889 A JP 2014513889A
Authority
JP
Japan
Prior art keywords
bit
substreams
ldpc
modulation scheme
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014502457A
Other languages
English (en)
Other versions
JP5937194B2 (ja
Inventor
ヒュン−ク・ヤン
ホン−シル・ジョン
スン−リュル・ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority claimed from PCT/KR2012/002266 external-priority patent/WO2012134160A2/en
Publication of JP2014513889A publication Critical patent/JP2014513889A/ja
Application granted granted Critical
Publication of JP5937194B2 publication Critical patent/JP5937194B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/0342—QAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本発明は、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号送信装置における信号マッピング方法であって、ＬＤＰＣ符号語ビットを列(column)方向で保存するステップと、上記保存されたＬＤＰＣ符号語ビットを行(row)方向に出力するステップと、上記出力されたビットを逆多重化(de-multiplexing)方式を使用して逆多重化することにより、サブストリーム(sub-stream)を生成するステップと、上記サブストリームのそれぞれに含まれたビットを信号コンステレーション(signal constellation)内にシンボルにマッピングするステップと、を含み、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、上記ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。

Description

本発明は、低密度パリティ検査(Low Density Parity Check：以下、‘ＬＤＰＣ’と称する)符号を使用するシステムにおける信号マッピング(mapping)／デマッピング(demapping)装置及び方法に関する。
通信システムでは、チャンネルの雑音(noise）、フェーディング(fading)現象及びシンボル間干渉(inter-symbol interference；ＩＳＩ)などによりリンクの性能が顕著に低下することがある。したがって、次世代通信システムでは、誤り訂正符号(error-correcting code)としてＬＤＰＣ符号を積極的に使用することを考慮している。
図１は、一般的なＬＤＰＣ符号化過程を概略的に示した図である。
図１を参照すると、ＬＤＰＣ符号化器１１０は、長さがＫldpcである情報語(information word)ベクトル(vector)
を符号化してＬＤＰＣ符号語(codeword)ベクトル
を生成する。ここで、情報語ベクトルは、合計Ｋldpc個の情報ビット(information bit)を含む。すなわち、情報語ベクトル
のエレメント(element)の各々が情報ビットである。
ＬＤＰＣ符号化器１１０は、列(column）の個数がＮldpcであるパリティ検査行列(parity check matrix）を使用してＮldpc−Ｋldpc個のパリティベクトル
を生成し、情報語ベクトルとパリティベクトルを使用してＬＤＰＣ符号、すなわちＬＤＰＣ符号語ベクトル
を生成する。
一方、次世代通信システムでは、高速データ伝送の要求とハードウェアの発達によって、周波数効率が高いＱＡＭ(Quadrature Amplitude Modulation)変調方式を使用することを積極的に考慮しており、ＱＡＭ変調方式を使用する場合、一つのＱＡＭシンボル(symbol)に含まれた各変調ビットが相異なる誤り確率を有する。
また、上記ＬＤＰＣ符号語ベクトルに含まれたＬＤＰＣ符号語ビットそれぞれの誤り訂正能力は、上記ＬＤＰＣ符号語ビットの各々に該当する変数ノード(variable node）の次数(degree)に対応するように決定される。
したがって、同一のＬＤＰＣ符号を使用する場合にも、ＬＤＰＣ符号語ビットをＱＡＭ変調シンボル内のどの変調ビットでマッピング(mapping)させるかによって該当ＱＡＭ変調シンボルはその誤り確率が変わるようになる。したがって、ＱＡＭ変調シンボルの誤り確率を最小化させることができるようにＬＤＰＣ符号語ビットをＱＡＭ変調シンボルが含む変調ビットにマッピングする方案が必要である。
本発明は、ＬＤＰＣ符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法を提案する。
また、本発明は、ＬＤＰＣ符号を使用するシステムにおけるＬＤＰＣ符号語とＱＡＭ変調シンボル間のマッピング／デマッピング装置及び方法を提案する。
本発明の一態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムにおける信号送信装置を提供する。上記信号送信装置は、ＬＤＰＣ符号語ビットを列(column)方向に書き込み、書き込まれたＬＤＰＣ符号語ビットを行(row)方向に読み出すインタリーバと、読み出されたビットを逆多重化(de-multiplexing)方式を使用して逆多重化することによってサブストリーム(sub-stream)を生成する逆多重化器と、上記サブストリームのそれぞれに含まれたビットを信号コンステレーション(signal constellation)内にシンボルでマッピングするシンボルマッピング器と、を含み、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。
本発明の別の態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号受信装置を提供する。上記信号受信装置は、多重化(multiplexing)方式を使用してサブストリーム(sub-stream)を多重化する多重化器と、上記多重化されたビットをデインタリービングするデインタリーバと、上記デインタリービングされたビットをＬＤＰＣ復号してＬＤＰＣ符号語ビットを生成するＬＤＰＣ復号化器と、を含み、上記多重化方式は、信号送信装置で使用される逆多重化方式に対応するように決定され、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。
本発明のさらに別の態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号送信装置における信号マッピング(mapping)方法を提供する。上記方法は、ＬＤＰＣ符号語ビットを列(column)方向に書き込み、上記書き込まれたＬＤＰＣ符号語ビットを行(row)方向に読み出すステップと、上記読み出されたビットを逆多重化(de-multiplexing)方式を使用して逆多重化することによりサブストリーム(sub-stream)を生成するステップと、上記サブストリームのそれぞれに含まれたビットを信号コンステレーション(signal constellation)内にシンボルでマッピングするステップと、を含み、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、上記ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。
本発明のさらに別の態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号受信装置における信号デマッピング(mapping)方法を提供する。上記方法は、多重化(multiplexing)方式を使用してサブストリーム(sub-stream)を多重化するステップと、上記多重化されたビットをデインタリービングするステップと、上記デインタリービングされたビットをＬＤＰＣ復号してＬＤＰＣ符号語ビットを生成するステップと、を含み、上記多重化方式は、信号送信装置で使用される逆多重化方式に対応するように決定され、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。
本発明は、使用される変調方式に対応するようにＬＤＰＣ符号語ビットを変調シンボルにマッピングすることを可能にすることによって、ＬＤＰＣ符号を使用するシステムの誤り確率を最小化させ、それにより、全体システム性能を向上させるという効果を有する。
本発明の上記及び他の態様、特徴、及び利点は、添付の図面と共に述べる以下の詳細な説明から、一層明らかになるはずである。
図面中、同一の図面参照符号は、同一の構成要素、特性、及び構造を意味することが分かるはずである。
一般的なＬＤＰＣ符号化過程を概略的に示した図である。 本発明の一実施形態による、ＬＤＰＣ符号を使用するシステムの信号送信装置の内部構造を示した図である。 本発明の一実施形態による、１６−ＱＡＭ信号コンステレーションを示した図である。 本発明の一実施形態による、６４−ＱＡＭ信号コンステレーションを示した図である。 本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。 本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。 本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。 本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。 本発明の一実施形態による、図２のインタリーバの動作過程を概略的に示した図である。 本発明の一実施形態による、図２の逆多重化器の動作過程を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程の一例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程の別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、Ｎldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。 本発明の一実施形態による、ＬＤＰＣ符号を使用するシステムの信号受信装置の内部構造を示した図である。 本発明の一実施形態による、図２の逆多重化器の内部構造を示した図である。 本発明の一実施形態による、図１７の多重化器の内部構造を示した図である。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
下記の説明において、具体的な構成及び構成要素のような特定の詳細は、本発明の実施形態の全般的な理解を助けるために提供されるにすぎない。したがって、本発明の範囲及び趣旨を逸脱することなく、以下に説明される本発明の様々な変形及び変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。なお、公知の機能または構成に関する具体的な説明は、明瞭性と簡潔性のために省略する。
本発明の一実施形態によれば、低密度パリティ検査(Low Density Parity Check：以下‘ＬＤＰＣ’と称する)符号を使用するシステムにおける信号マッピング(mapping)／デマッピング(demapping)装置及び方法を提案する。
本発明の別の実施形態によれば、ＬＤＰＣ符号語(codeword)とＱＡＭ(Quadrature Amplitude Modulation)変調シンボル(symbol)間のマッピング／デマッピング装置及び方法を提案する。
以下、本発明の説明において、ＬＤＰＣ符号を使用するシステムは、多様な形態になることができることはもちろんであり、一例でＤＶＢ(Digital Video Broadcasting)−ＮＧＨ(Next Generation Handheld)システムなどのような放送システムと、ＭＭＴ(MPEG(Moving Picture Experts Group)Media Transport)システムと、進化したパケットシステム(Evolved Packet System、以下、‘ＥＰＳ’と称する）と、ＬＴＥ(Long-Term Evolution)移動通信システムと、ＩＥＥＥ(Institute of Electrical and Electronics Engineers)８０２.１６ｍ通信システムなどのような通信システムになることができることはもちろんである。
また、ＬＤＰＣ符号を一例として本発明を説明するが、ＬＤＰＣ符号だけでなく、他の符号も本発明で提案する装置及び方法に適用されることができることはもちろんである。また、ＱＡＭ方式を一例として本発明を説明するが、ＱＡＭ方式だけでなく、他の変調方式も本発明で提案する装置及び方法に適用されることができることはもちろんである。
図２は、ＬＤＰＣ符号を使用するシステムの信号送信装置の内部構造を示した図である。
図２を参照すると、信号送信装置は、ＬＤＰＣ符号化器２１０と、前処理器２２０と、インタリーバ(interleaver)２３０と、逆多重化器(de-multiplexer：ＤＥＭＵＸ)２４０と、シンボルマッピング器(symbol mapping unit)２５０と、を含む。
ＬＤＰＣ符号化器２１０は、情報語ベクトル(information vector)
を符号化してＮldpc−Ｋldpc個のパリティ(parity)ビットを含むパリティベクトル
を生成し、長さがＮldpcであるＬＤＰＣ符号語(codeword)ベクトルを生成して前処理器２２０に出力する。前処理器２２０は、ＬＤＰＣ符号語ベクトル
を予め設定されている前処理方式を使用して前処理してベクトル
を生成した後、インタリーバ２３０に出力する。ここで、前処理器２２０は省略されるか、またはその機能がインタリーバ２３０に統合具現されることができ、上記前処理方式自体に対してはその具体的な説明を省略する。
インタリーバ２３０は、ベクトルＵをＮｃ個の列(column)で列方向(column-wise)に書き込み(write)、行方向(row-wise)に読み出して(read)ベクトル
を逆多重化器２４０に出力する。逆多重化器２４０は、ベクトルＶをＮｃ個単位で逆多重化してＮsubstreams個のサブストリーム
を生成してシンボルマッピング器２５０に出力する。シンボルマッピング器２５０は、Ｎsubstreams個のサブストリームのそれぞれに該当するビットを入力として使用して長さが
であるセルワード
を生成し、これを信号コンステレーション内の信号点にマッピングしてシンボルＺを生成する。この時、
は、Ｎsubstreamsの約数である。
一方、図３、図４、図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄのぞれぞれは、１６−ＱＡＭ変調方式、６４−ＱＡＭ変調方式及び２５６−ＱＡＭ変調方式が使われる場合のセルワードと信号コンステレーションとの間のマッピング関係を概略的に示した図である。
図６は、本発明の一実施形態による、図２のインタリーバ２３０の動作過程を概略的に示した図である。
図６ではインタリーバ２３０は、Ｎｃ個の列と、Ｎldpc／Ｎｃ個の行で具現されると仮定する。
まず、Ｎldpc＝１６２００と仮定する場合、１６−ＱＡＭ変調方式及び６４−ＱＡＭ変調方式に従う行の個数Ｎｒと列の個数Ｎｃは、下記＜表１＞のように具現される。
まず、インタリーバ２３０は、受信されたベクトルＵを、順次的にＮｃ個の列に列方向に書き込み、行方向に読み出す。この時、それぞれの列で最初の保存位置は、ツイストパラメータｔｃぐらい移動されることができることに留意する。ツイストパラメータｔｃは、Ｎldpc＝１６２００である場合、１６−ＱＡＭ及び６４−ＱＡＭ変調方式によって、下記＜表２＞のように示すことができる。
図７は、本発明の一実施形態による、図２の逆多重化器２４０の動作過程を概略的に示した図である。
図７を参照すると、逆多重化器２４０の動作は、Ｖｉ(ｉ＝０，１，・・・，Ｎldpc-１)とｂｊ(ｊ＝０，１，・・・，Ｎsubstreams−１)との関係で示すことができ、ＮldpcがＮsubstreamsの倍数の場合には、同一の規則を適用して拡張することができる。
図８は、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程の一例を概略的に示した図である。
図８で、Ｎsubstreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ４に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ０に、ビットｖ４をビットｂ７に、ビットｖ５をビットｂ１に、ビットｖ６をビットｂ３に、ビットｖ７をビットｂ６にマッピングする。
図９は、Ｎldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程の別の例を概略的に示した図である。
図９で、Ｎsubstreams＝１２と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ１１を出力ビットｂ０乃至ｂ１１にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ６に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ８に、ビットｖ７をビットｂ９に、ビットｖ８をビットｂ７に、ビットｖ９をビットｂ５に、ビットｖ１０をビットｂ１０に、ビットｖ１１をビットｂ１１にマッピングする。
図１０は、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図面である。
図１０で、Ｎsubstreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ４に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ０に、ビットｖ６をビットｂ７に、ビットｖ７をビットｂ３にマッピングする。
図１１は、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１１で、Ｎsubstreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ３に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ４に、ビットｖ６をビットｂ７に、ビットｖ７をビットｂ５にマッピングする。
図１２は、Ｎldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１２で、Ｎsubstreams＝１２と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ１１を出力ビットｂ０乃至ｂ１１にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ２に、ビットｖ２をビットｂ０に、ビットｖ３をビットｂ５に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ１に、ビットｖ６をビットｂ３に、ビットｖ７をビットｂ７に、ビットｖ８をビットｂ８に、ビットｖ９をビットｂ９に、ビットｖ１０をビットｂ１０に、ビットｖ１１をビットｂ１１にマッピングする。
図１３は、Ｎldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１３で、Ｎsubstreams＝１２と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ１１を出力ビットｂ０乃至ｂ１１にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ６に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ５に、ビットｖ７をビットｂ８に、ビットｖ８をビットｂ７に、ビットｖ９をビットｂ１０に、ビットｖ１０をビットｂ９に、ビットｖ１１をビットｂ１１にマッピングする。
図１４は、Ｎldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１４で、Ｎsubstreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ４に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ５に、ビットｖ６をビットｂ７に、ビットｖ７をビットｂ３にマッピングする。
図１５は、Ｎldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１５で、Ｎsubstreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ２に、ビットｖ４をビットｂ５に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７にマッピングする。
図１６は、Ｎldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１６で、Ｎsubstreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７にマッピングする。
上述したように、本発明の実施形態では、逆多重化器が予め設定されているマッピング規則に応じてＬＤＰＣ符号語ビットをシンボルマッピング器に提供する。従って、ＬＤＰＣ符号語ビットがシンボル(例えば、ＱＡＭ信号コンステレーション内のシンボル)にマッピングされるとき、上記信号は、互いに異なるマッピング規則によって互いに異なる性能を有するようになる。
図１７は、ＬＤＰＣ符号を使用するシステムにおける信号受信装置の内部構造を示した図である。
図１７を参照すると、信号受信装置は、ビットメトリック計算機１７１０と、多重化器１７２０と、デインタリーバ１７３０と、後処理器１７４０と、ＬＤＰＣ復号器１７５０と、を含む。
まず、長さが
である受信シンボルベクトル
がビットメトリック計算機１７１０に入力されると、ビットメトリック計算機１７１０は、Ｎsubstreams個のサブストリーム
に対するビットメトリック推定値
を計算して多重化器１７２０に出力する。この時、上記ビットメトリックは、ＬＤＰＣ符号を復号するための値として、例えば、ログ尤度比率(Log-Likelihood Ratio:ＬＬＲ）が使われる。
多重化器１７２０は、ビットメトリック計算機１７１０から受信された
を多重化して長さがＮldpcであるビットメトリックベクトル推定値
を生成した後に、デインタリーバ１７３０に出力する。
デインタリーバ１７３０は、ビットメトリックベクトル
を信号送信装置で使用されたインタリービング方式に対応するデインタリービング方式を使用してデインタリービングし、その結果として
に対するビットメトリックベクトル推定値
を生成した後に、後処理器１７４０に出力する。
後処理器１７４０は、信号送信装置、すなわち、図２の前処理器２２０で使用した前処理方式に対応する後処理方式を使用してビットメトリック推定値
を処理することにより、上記送信されたＬＤＰＣ符号語
に対するビットメトリック推定値
を生成する。ＬＤＰＣ復号器１７４０は、ビットメトリックベクトル
をＬＤＰＣ復号化により復号して情報語ベクトル
に対する推定値
を生成する。
図１８は、図２の逆多重化器２４０の内部構造を示した図である。
図１８を参照すると、逆多重化器２４０は、逆多重化ユニット１８１１と選択信号生成ユニット１８１３を含む。
逆多重化ユニット１８１１は、インタリーバ２３０から出力されたベクトルＶを選択信号生成ユニット１８１３から出力した選択信号を使用してＮsubstreams個のサブストリームを生成する。選択信号生成ユニット１８１３は、ベクトルＶが含むビットの各々がどのサブストリームに割り当てられるかを決定する。選択信号生成ユニット１８１３は、保存ユニット、一例ではメモリに保存された値を読み取るか、予め設定されている規則を有する信号を生成して選択信号を出力する。この時、選択信号生成ユニット１８１３から出力する選択信号は、システムで使われる誤り訂正符号(error correction code）の種類と符号語長さ、符号率、変調方式などによって決定され、システムの誤り訂正能力に影響を及ぼす重要な要因である。
図１９は、図１７の多重化器１７２０の内部構造を示した図である。
図１９を参照すると、多重化器１７２０は、多重化ユニット１９１１と選択信号生成ユニット１９１３を含む。
多重化ユニット１９１１は、Ｎsubstreams個のサブストリームを選択信号生成ユニット１９１３から出力される選択信号を使用してインタリービングされた符号語の推定値を出力する。選択信号生成ユニット１９１３は、インタリービングされた符号語の推定値のうち、それぞれのビット値をどのサブストリームで獲得するかを決定する。選択信号生成ユニット１９１３は、メモリに保存された値を読み取るか、予め設定されている規則を有する信号を生成して選択信号を出力し、信号送信装置が含む逆多重化器、すなわち、図２の逆多重化器２４０の逆多重化動作に対応する多重化動作を遂行するように設計される。
以上、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲及び趣旨を逸脱することなく様々な変更が可能であるということは、当業者には明らかであり、本発明の範囲は、上述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるべきである。
２１０ ＬＤＰＣ符号化器
２２０ 前処理器
２３０ インタリーバ
２４０，４４０ 逆多重化器
２５０ シンボルマッピング器
１７１０ ビットメトリック計算機
１７２０ 多重化器
１７３０ デインタリーバ
１７４０ 後処理器
１７５０ ＬＤＰＣ復号器
１８１１ 逆多重化ユニット
１８１３ 選択信号生成ユニット
１９１１ 多重化ユニット
１９１３ 選択信号生成ユニット

Claims (12)

  1. 低密度パリティ検査(ＬＤＰＣ)符号を使用するシステムの信号送信装置における信号マッピング方法であって、
    ＬＤＰＣ符号語ビットを列方向で保存するステップと、
    前記保存されたＬＤＰＣ符号語ビットを行方向で出力するステップと、
    前記出力されたビットを逆多重化方式を使用して逆多重化することによりサブストリームを生成するステップと、
    前記サブストリームのそれぞれに含まれたビットを信号コンステレーション内にシンボルでマッピングするステップと、を含み、
    前記逆多重化方式は、前記信号送信装置で使用される変調方式と、前記ＬＤＰＣ符号語の長さと、前記サブストリームの個数とに対応するように決定されることを特徴とする信号送信装置の信号マッピング方法。
  2. 前記サブストリームを生成するステップは、
    前記変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００(Ｎldpc＝１６２００）であり、前記サブストリームの個数であるＮsubstreamsが１２(Ｎsubstreams＝１２)であり、前記出力されたビットであるｖ０乃至ｖ１１を前記１２個のサブストリームであるｂ０乃至ｂ１１に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ２に、ビットｖ２をビットｂ０に、ビットｖ３をビットｂ５に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ１に、ビットｖ６をビットｂ３に、ビットｖ７をビットｂ７に、ビットｖ８をビットｂ８に、ビットｖ９をビットｂ９に、ビットｖ１０をビットｂ１０に、ビットｖ１１をビットｂ１１に割り当てるステップを含むことを特徴とする請求項１に記載の信号送信装置の信号マッピング方法。
  3. 前記サブストリームを生成するステップは、
    前記変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００(Ｎldpc＝１６２００）であり、前記サブストリームの個数であるＮsubstreamsが１２(Ｎsubstreams＝１２)であり、前記出力されたビットであるｖ０乃至ｖ１１を前記１２個のサブストリームであるｂ０乃至ｂ１１に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ６に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ５に、ビットｖ７をビットｂ８に、ビットｖ８をビットｂ７に、ビットｖ９をビットｂ１０に、ビットｖ１０をビットｂ９に、ビットｖ１１をビットｂ１１に割り当てるステップを含むことを特徴とする請求項１に記載の信号送信装置の信号マッピング方法。
  4. 前記サブストリームを生成するステップは、
    前記変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００(Ｎldpc＝１６２００）であり、前記サブストリームの個数であるＮsubstreamsが８(Ｎsubstreams＝８)であり、前記出力されたビットであるｖ０乃至ｖ７を前記８個のサブストリームであるｂ０乃至ｂ７に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ２に、ビットｖ４をビットｂ５に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７に割り当てるステップを含むことを特徴とする請求項１に記載の信号送信装置の信号マッピング方法。
  5. 前記サブストリームを生成するステップは、
    前記変調方式が２５６−ＱＡＭ)変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００(Ｎldpc＝１６２００）であり、前記サブストリームの個数であるＮsubstreamsが８(Ｎsubstreams＝８)であり、前記出力されたビットであるｖ０乃至ｖ７を前記８個のサブストリームであるｂ０乃至ｂ７に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７に割り当てるステップを含むことを特徴とする請求項１に記載の信号送信装置の信号マッピング方法。
  6. 低密度パリティ検査(ＬＤＰＣ)符号を使用するシステムにおける請求項１乃至５のいずれか一項に記載の方法を実行する信号送信装置。
  7. 低密度パリティ検査(ＬＤＰＣ)符号を使用するシステムの信号受信装置における信号デマッピング方法であって、
    サブストリームを多重化方式を使用して多重化するステップと、
    前記多重化されたビットをデインタリービングするステップと、
    前記デインタリービングされたビットをＬＤＰＣ復号してＬＤＰＣ符号語ビットを生成するステップと、を含み、
    前記多重化方式は、信号送信装置で使用される逆多重化方式に対応するように決定され、前記逆多重化方式は、前記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、前記サブストリームの個数とに対応するように決定されることを特徴とする信号受信装置の信号デマッピング方法。
  8. 前記多重化するステップは、
    前記変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００(Ｎldpc＝１６２００）であり、前記サブストリームの個数であるＮsubstreamsが１２(Ｎsubstreams＝１２)であり、前記１２個のサブストリームであるｂ０乃至ｂ１１を前記多重化されたビットであるｖ０乃至ｖ１１に割り当てる場合、ビットｂ０をビットｖ２に、ビットｂ１をビットｖ５に、ビットｂ２をビットｖ１に、ビットｂ３をビットｖ６に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ３に、ビットｂ６をビットｖ４に、ビットｂ７をビットｖ７に、ビットｂ８をビットｖ８に、ビットｂ９をビットｖ９に、ビットｂ１０をビットｖ１０に、ビットｂ１１をビットｖ１１に割り当てるステップを含むことを特徴とする請求項７に記載の信号受信装置の信号デマッピング方法。
  9. 前記多重化するステップは、
    前記変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００で(Ｎldpc＝１６２００で)、前記サブストリームの個数であるＮsubstreamsが１２(Ｎsubstreams＝１２)であり、前記１２個のサブストリームであるｂ０乃至ｂ１１を前記多重化されたビットであるｖ０乃至ｖ１１に割り当てる場合、ビットｂ０をビットｖ１に、ビットｂ１をビットｖ２に、ビットｂ２をビットｖ４に、ビットｂ３をビットｖ５に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ６に、ビットｂ６をビットｖ３に、ビットｂ７をビットｖ８に、ビットｂ８をビットｖ７に、ビットｂ９をビットｖ１０に、ビットｂ１０をビットｖ９に、ビットｂ１１をビットｖ１１に割り当てるステップを含むことを特徴とする請求項７に記載の信号受信装置の信号デマッピング方法。
  10. 前記多重化するステップは、
    前記変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００(Ｎldpc＝１６２００）であり、前記サブストリームの個数であるＮsubstreamsが８(Ｎsubstreams＝８)であり、前記８個のサブストリームであるｂ０乃至ｂ７を前記多重化されたビットであるｖ０乃至ｖ７に割り当てる場合、ビットｂ０をビットｖ１に、ビットｂ１をビットｖ２に、ビットｂ２をビットｖ３に、ビットｂ３をビットｖ５に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ４に、ビットｂ６をビットｖ６に、ビットｂ７をビットｖ７に割り当てるステップを含むことを特徴とする請求項７に記載の信号受信装置の信号デマッピング方法。
  11. 前記多重化するステップは、
    前記変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮldpcが１６２００で(Ｎldpc＝１６２００であり、前記サブストリームの個数であるＮsubstreamsが８(Ｎsubstreams＝８)であり、前記８個のサブストリームであるｂ０乃至ｂ７を前記多重化されたビットであるｖ０乃至ｖ７に割り当てる場合、ビットｂ０をビットｖ１に、ビットｂ１をビットｖ３に、ビットｂ２をビットｖ４に、ビットｂ３をビットｖ５に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ２に、ビットｂ６をビットｖ６に、ビットｂ７をビットｖ７に割り当てるステップを含むことを特徴とする請求項７に記載の信号受信装置の信号デマッピング方法。
  12. 低密度パリティ検査(ＬＤＰＣ)符号を使用するシステムにおける請求項７乃至１１のいずれか一項に記載の方法を実行する信号受信装置。
JP2014502457A 2011-03-30 2012-03-28 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法 Expired - Fee Related JP5937194B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2011-0029128 2011-03-30
KR20110029128 2011-03-30
KR10-2011-0034481 2011-04-13
KR20110034481 2011-04-13
KR20110037531 2011-04-21
KR10-2011-0037531 2011-04-21
KR10-2011-0141033 2011-12-23
KR1020110141033A KR101865068B1 (ko) 2011-03-30 2011-12-23 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
PCT/KR2012/002266 WO2012134160A2 (en) 2011-03-30 2012-03-28 Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code

Publications (2)

Publication Number Publication Date
JP2014513889A true JP2014513889A (ja) 2014-06-05
JP5937194B2 JP5937194B2 (ja) 2016-06-22

Family

ID=47282477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014502457A Expired - Fee Related JP5937194B2 (ja) 2011-03-30 2012-03-28 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法

Country Status (6)

Country Link
JP (1) JP5937194B2 (ja)
KR (1) KR101865068B1 (ja)
CN (1) CN103460607B (ja)
AU (1) AU2012237118B2 (ja)
RU (2) RU2580085C2 (ja)
TW (1) TWI528731B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425110B2 (en) * 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN111200443B (zh) * 2014-03-19 2023-09-12 三星电子株式会社 发送设备及其交织方法
KR101775704B1 (ko) 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US20160204804A1 (en) * 2015-01-13 2016-07-14 Sony Corporation Data processing apparatus and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009064134A2 (en) * 2007-11-14 2009-05-22 Lg Electronics Inc. Method and system for transmitting and receiving signals
WO2009109830A1 (en) * 2008-03-03 2009-09-11 Rai Radiotelevisione Italiana S.P.A. Bit permutation patterns for ldpc coded modulation and qam constellations
JP2009225416A (ja) * 2008-07-07 2009-10-01 Sony Corp データ処理装置、及びデータ処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8208499B2 (en) * 2003-06-13 2012-06-26 Dtvg Licensing, Inc. Framing structure for digital broadcasting and interactive services
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100922956B1 (ko) * 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
US7395494B2 (en) * 2003-12-22 2008-07-01 Electronics And Telecommunications Research Institute Apparatus for encoding and decoding of low-density parity-check codes, and method thereof
WO2006011744A2 (en) * 2004-07-27 2006-02-02 Lg Electronics Inc. Method of encoding and decoding using low density parity check code
CN101009534A (zh) * 2007-02-01 2007-08-01 中兴通讯股份有限公司 一种多输入多输出系统的发射方法及系统
KR20090063184A (ko) * 2007-12-12 2009-06-17 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
KR101502623B1 (ko) * 2008-02-11 2015-03-16 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
PL2099135T3 (pl) * 2008-03-03 2018-07-31 Samsung Electronics Co., Ltd. Urządzenie i sposób kodowania i dekodowania kanałowego w systemie komunikacyjnym wykorzystującym kody sprawdzania parzystości o niskiej gęstości
EP2178214A1 (en) * 2008-10-16 2010-04-21 Thomson Licensing Method and apparatus for algebraic erasure decoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009064134A2 (en) * 2007-11-14 2009-05-22 Lg Electronics Inc. Method and system for transmitting and receiving signals
WO2009109830A1 (en) * 2008-03-03 2009-09-11 Rai Radiotelevisione Italiana S.P.A. Bit permutation patterns for ldpc coded modulation and qam constellations
JP2009225416A (ja) * 2008-07-07 2009-10-01 Sony Corp データ処理装置、及びデータ処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6015047545; Ｆｉｎａｌ　ｄｒａｆｔ　ＥＴＳＩ　ＥＮ　３０２　７５５　Ｖ１．２．１ , 201010, ｐｐ．１-４，３４-８１，１７７ *
JPN6015047548; Ｙａｎ Ｌｉ ｅｔ ａｌ．: 'Ｂｉｔ-ｒｅｌｉａｂｉｌｉｔｙ ｍａｐｐｉｎｇ ｉｎ ＬＤＰＣ-ｃｏｄｅｄ ｍｏｄｕｌａｔｉｏｎ ｓｙｓｔｅｍｓ' Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｌｅｔｔｅｒｓ， ＩＥＥＥ Ｖｏｌ．９， Ｎｏ．１, 200501, ｐｐ．１-３ *

Also Published As

Publication number Publication date
RU2580085C2 (ru) 2016-04-10
RU2701085C2 (ru) 2019-09-24
RU2016106337A (ru) 2017-08-30
AU2012237118A1 (en) 2013-09-19
RU2013148102A (ru) 2015-05-10
TWI528731B (zh) 2016-04-01
CN103460607B (zh) 2016-10-12
RU2016106337A3 (ja) 2019-07-17
CN103460607A (zh) 2013-12-18
KR20120111903A (ko) 2012-10-11
TW201246801A (en) 2012-11-16
AU2012237118B2 (en) 2016-02-25
JP5937194B2 (ja) 2016-06-22
KR101865068B1 (ko) 2018-06-08

Similar Documents

Publication Publication Date Title
ES2259227T3 (es) Decodificacion iterativa de señales.
KR101435681B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
US7720017B2 (en) Parallel turbo decoders with multiplexed output
KR101908349B1 (ko) Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법
US8532209B2 (en) Methods, apparatus, and systems for coding with constrained interleaving
US8719658B2 (en) Accessing memory during parallel turbo decoding
US20150039962A1 (en) Methods, apparatus, and systems for coding with constrained interleaving
JP2008219892A (ja) データを符号化および復号化する方法および装置
US20150039965A1 (en) Methods, apparatus, and systems for coding with constrained interleaving
RU2701085C2 (ru) Устройство и способ для отображения и обратного отображения сигналов в системе связи с использованием кода с малой плотностью проверок на четность
US7512863B2 (en) Turbo code interleaver for low frame error rate
Arshad et al. Implementation and analysis of convolutional codes using MATLAB
US8689075B2 (en) Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
US9374109B2 (en) QPP interleaver/DE-interleaver for turbo codes
CN111181572B (zh) Ldpc码字的交织映射方法及解交织解映射方法
KR101426558B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
Angarita et al. Architectures for the Implementation of a OFDM-WLAN Viterbi Decoder
CN110383785B (zh) 在dvb-t2接收机中执行二进制数据流的时域去交织的装置
JPWO2010089834A1 (ja) 無線通信装置
WO2011048997A1 (ja) 軟出力復号器
WO2024023700A1 (en) System and method for implementing optimized rate recovery and harq combining in a network
CN103684694A (zh) 一种适用于ofdm基带系统的软比特解码系统
JP2006229829A (ja) デインターリーブ装置、デインターリーブ装置を搭載したデータ復号装置およびデインターリーブ装置を搭載した無線通信装置
Surya et al. Design of efficient viterbi technique for interleaving and deinterleaving

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160511

R150 Certificate of patent or registration of utility model

Ref document number: 5937194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees