TWI528731B - 使用低密度同位元檢查碼在系統中映射與解映射訊號的裝置及方法 - Google Patents

使用低密度同位元檢查碼在系統中映射與解映射訊號的裝置及方法 Download PDF

Info

Publication number
TWI528731B
TWI528731B TW101110949A TW101110949A TWI528731B TW I528731 B TWI528731 B TW I528731B TW 101110949 A TW101110949 A TW 101110949A TW 101110949 A TW101110949 A TW 101110949A TW I528731 B TWI528731 B TW I528731B
Authority
TW
Taiwan
Prior art keywords
bit
substreams
ldpc
bits
qam
Prior art date
Application number
TW101110949A
Other languages
English (en)
Other versions
TW201246801A (en
Inventor
梁賢九
鄭鴻實
尹聖烈
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201246801A publication Critical patent/TW201246801A/zh
Application granted granted Critical
Publication of TWI528731B publication Critical patent/TWI528731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/0342—QAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

使用低密度同位元檢查碼在系統中映射與解映射訊號的裝置及方法
本發明關於訊號之處理，且更尤其是於通訊系統中使用一低密度同位元(LDPC)碼映射和解映射訊號的方法和裝置。
在通訊系統中，連結性能被雜訊、衰退和頻道的符號間干擾(Inter-Symbol Interference,ISI)而顯著地降低，因此下一代通訊系統積極研究使用LDPC碼如同錯誤更正碼。
圖1繪示一傳統的LDPC解碼操作。
參考圖1，LDPC解碼器110解碼訊息字向量長度K ldpc 為LDPC碼字(Codeword)向量 ，訊息字向量包括K ldpc 訊息位 元，就是說，訊息字向量的各個元素為訊息位元。
LDPC解碼器110使用具有N ldpc 行式的同位檢查矩陣(Parity)產生N ldpc -K ldpc ,{ρ 0,ρ 1,...}長度的同位向量(Parity Vector)，也使用所述訊息字向量和同位向量產生LDPC碼，也就是LDPC碼字向量(Codeword Vector)。
隨著對於高速資料傳輸和硬體發展不斷增張的需求，下一代通訊系統積極研究使用頻率效益上非常好的的正交調幅(Quadrature Amplitude Modulation,QAM)，在QAM中，在一QAM符號(symbol)中的不同調變位元包括具有不同 錯誤機率(Error Probabilities)。
每個包括於LDPC碼字向量上的LDPC碼字位元的錯誤修正能力是根據對應於此LDPC碼字位元的不同節點來決定。
因此，即使使用相同的LDPC碼，QAM符號的錯誤率根據LDPC碼字映射的QAM符號的調變位元而改變。，因此，需要一個將LDPC碼字位元映射到QAM符號的調變位元的技術，此技術減少QAM符號的錯誤率。
因此，本發明之實施例設計用以解決至少上述之問題和/或缺點，且提供至少下述之優點。
本發明的一方面，是用以提供於使用LDPC碼的系統中對訊號的映射和解映射的裝置及方法。
本發明的另一方面，提供於使用LDPC碼的訊系統中對LDPC碼字和QAM符號之間映射和解映射的裝置及方法。
根據本發明的一方面，提供一訊號傳送器用以運用於使用LDPC碼的系統。此訊號傳送器包括一交錯器(Interleaver)，用以採用列式(Column-wise)寫入LDPC碼字位元和行式(Row-wise)讀取所寫入的LDPC碼字位元；一解多工器，藉由使用解多工方式(Demultiplexing Scheme)對讀取位元解多工以產生子流(substreams)；以及一符號映射器(Symbol Mapper)，用以映射各子流中所包括的位元到訊號星座(Signal Constellation)上的符號，其中，解多工方 式決定於用於訊號傳送器的調變方式、LDPC碼字長度和子流的數值。
根據本發明的另一方面，提供一訊號接收器用以運用於使用LDPC碼的系統中。訊號接收器包括一多工器，用以使用多工方式多工子流；一解交錯器，對該些多工位元進行解交錯(deinterveave)；以及一LDPC解碼器，對已經解交錯的位元進行LDPC解碼以產生LDPC碼字位元，其中，多工方式決定於用於訊號傳送器的解多工方式，而解多工方式決定於訊號傳送器的調變方式、LDPC碼字長度和子流的數值。
根據本發明的另一方面，提供一訊號映射方法，用以供訊號傳送器運用於使用LDPC碼的系統中。此方法中，LDPC碼字位元以列式(Column-wise)寫入且行式(Row-wise)讀取，子流是藉由對讀取的位元以多工方式進行解多工而產生，而包括在各個子流的位元被映射到訊號星座(Signal Constellation)的符號，其中，解多工方式決定於使用於訊號傳送器的調變方式、LDPC碼字長度和、子流的數值。
根據本發明的另一方面，訊號解映射方法以供訊號接收器運用於使用LDPC碼的系統中。此方法中，子流被多工方式多工使用，多工位元為解交錯，而LDPC碼字位元被LDPC解碼交錯位元產生，其中，多工方式決定於使用於訊號傳送器的解多工方式，而解多工方式決定於使用於訊號傳送器的調變方式、LDPC碼字長度和子流的數值。
本發明的多種不同實施例將根據附加圖示仔細地描述。於接下來的描述，特定的細節例如細部配置和組件僅是為了幫助該領域之技術者全面了解本發明的該些實施例。因此，本案對於該領域之技術者是應該顯然知道此處描述的實施例可以採用不同的改變或是修正而不會偏離本發明之範圍與精神。此外，對於一般熟知的函數和構造的描述，基於簡潔與明確的精神，在此省略不說明。
根據本發明之一實施例，提供一種在一系統中使用低密度同位元檢查(LDPC)碼進行映射與解映射訊號的裝置及方法。
根據本發明之另一實施例，提供一種於LDPC碼字與QAM符號之間映射與解映射的裝置及方法。
下面本發明的描述為使用LDPC碼的系統，舉例來說，廣播系統像是新一代掌上型(NGH)數位影像廣播(DVB)或通訊系統像是動畫專家團體(MPEG)媒體傳輸(MMT)、演進封包系統(EPS)、長程演進技術(LTE)和電機及電子工程師學會(IEEE)802.16m。
而本發明被描述於LDPC碼和QAM調變方式的範疇內，可以清楚了解到本發明的裝置與方法可應用於其他碼和其他調變方式。
圖2繪示一根據本發明實施例於系統中使用LDPC碼的訊號傳送器方塊圖。
參考圖2，訊號傳送器包括LDPC解碼器210、預處 理器220、交錯器230、解多工器單元240和符號映射器250。
LDPC解碼器210產生包括N ldpc -K ldpc 同位位元的同位向量{ρ 0,ρ 1,...}及透過解碼訊息字向量 長度N ldpc 的LDPC碼字向量。預處理器220藉由使用預先處理方式(Pre-processing Scheme)的對從LDPC解碼器210接收的LDPC碼字向量A的預先處裡而 產生向量。另外，預處理器220可以省略或該功能併入交錯器230。此處沒有提供預處理系統的細部描述。
交錯器230從預處理器220接收的向量U以列式寫入Nc個欄位，且行式讀取向量U，因此輸出一向量 至解多工器單元240。解多工器單元240對 向量V解多工為N substreams 子流(i=0,1,...,N substreams -1)，各具有Nc位元。為了每一N substreams 個子流的位元輸入，符號映射器250產生一字元(Cell Word)長ηMOD，┌y 0,y 1,…,y μMOD-1 ┐而映射此字元至於訊號星座(Signal Constellation)上的訊號點，而產生符號Z。此處ηMOD是N substreams 的除數。
圖3、4和5繪示根據本發明實施例字元和分別在16-QAM、64-QAM和256QAM訊號星座(Signal Constellation)之間的個別映射關係。
圖6繪示一根據本發明實施例於圖2中繪示的交錯器230運作。特別是在圖6中，假設交錯器230具有N c 行 (Rows)x N ldpc /N c 列(Columns)。
假設N ldpc =16200，行Nr的數值和列Nc的數值定為16-QAM和64-QAM如表格1所示。
交錯器230依續行式寫入以接收的向量於Nc行，且列式讀取寫入的向量。此處各行的第一儲存位置會被扭曲參數tc移位。扭曲參數tc具有如表格2所示當N ldpc =16200時16-QAM和64-QAM之數值，舉例來說。
圖7繪示一根據本發明實施例於圖2中繪示的解多工器(Demultiplexer,DEMUX)運作。
參考圖7，解多工器單元240的運作被表示為V i (i=0,1,...N ldpc-1)和b j (j=0,1,...N substreams-1)之間的關係，假使N ldpc 為N substreams 的乘數，該值相同條件下會擴增。
圖8繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的解多工器單元240運作。
參考圖8，假設N substreams =8，解多工器單元240映射輸入位元v0至v7輸出位元b0至b7，尤其是解多工器單元240映射位元v0至位元b2、位元v1至位元b4、位元v2至位元b5、位元v3至位元b0、位元v4至位元b7、位元v5至位元b1、位元v6至位元b3和v7至位元b6。
圖9繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的解多工器單元240運作。
參考圖9，假設N substreams =12，解多工器單元240映射輸入位元v0至v11輸出位元b0至b11，尤其是解多工器單元240映射位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b6、位元v4至位元b2、位元v5至位元b3、位元v6至位元b8、位元v7至位元b9、位元v8至位元b7、位元v9至位元b5、位元v10至位元b10和位元v11至位元b11。
圖10繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的另一種解多工器單元240運作。
參考圖10，假設N substreams =8，解多工器單元240映射輸入位元v0至v7輸出位元b0至b7，尤其是解多工器單元240映射位元v0至位元b2、位元v1至位元b4、位元 v2至位元b5、位元v3至位元b1、位元v4至位元b6、位元v5至位元b0、位元v6至位元b7和位元v7至位元b3。
圖11繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的另一種解多工器單元240運作。
參考圖11，假設N substreams =8，解多工器單元240映射輸入位元v0至v7輸出位元b0至b7，尤其是解多工器單元240映射位元v0至位元b2、位元v1至位元b0、位元v2至位元b1、位元v3至位元b3、位元v4至位元b6、位元v5至位元b4、位元v6至位元b7和位元v7至位元b5。
圖12繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的另一種解多工器單元運作。
參考圖12，假設N substreams =12，解多工器單元240映射輸入位元v0至v11輸出位元b0至b11，尤其是解多工器單元240映射位元v0至位元b4、位元v1至位元b2、位元v2至位元b0、位元v3至位元b5、位元v4至位元b6、位元v5至位元b1、位元v6至位元b3、位元v7至位元b7、位元v8至位元b8、位元v9至位元b9、位元v10至位元b10和位元v11至位元b11。
圖13繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的另一種解多工器單元240運作。
參考圖13，假設N substreams =12，解多工器單元240映射輸入位元v0至v11輸出位元b0至b11，尤其是解多工器單元240映射位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b6、位元v4至位元b2、位 元v5至位元b3、位元v6至位元b5、位元v7至位元b8、位元v8至位元b7、位元v9至位元b10、位元v10至位元b9和位元v11至位元b11。
圖14繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的進一步解多工器單元240運作。
參考圖14，假設N substreams =8，解多工器單元240映射輸入位元v0至v7輸出位元b0至b7，尤其是解多工器單元240映射位元v0至位元b2、位元v1至位元b0、位元v2至位元b4、位元v3至位元b1、位元v4至位元b6、位元v5至位元b5、位元v6至位元b7和位元v7至位元b3。
圖15繪示一根據本發明實施例於N ldpc =16200和使用256-QAM時的進一步解多工器單元240運作。
參考圖15，假設N substreams =8，解多工器單元240映射輸入位元v0至v7輸出位元b0至b7，尤其是解多工器單元240映射位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b2、位元v4至位元b5、位元v5至位元b3、位元v6至位元b6和位元v7至位元b7。
圖16繪示一根據本發明實施例於N ldpc =16200和使用256-QAM時的進一步解多工器單元240運作。
參考圖16，假設N substreams =8，解多工器單元240映射輸入位元v0至v7輸出位元b0至b7，尤其是解多工器單元240映射位元v0至位元b4、位元v1至位元b0、位元v2至位元b5、位元v3至位元b1、位元v4至位元b2、位元v5至位元b3、位元v6至位元b6和位元v7至位元b7。
如同上述，根據本發明之實施例，解多工器單元根據預定的映射條件提供LDPC碼字位元至符號映射器。因此當LDPC碼字位元被映射至符號時(例如：符號在QAM訊號星座上)，符號根據不同映射條件而具有不同的表現。
圖17繪示一根據本發明實施例於系統中使用LDPC碼的訊號接收器方塊圖。
參考圖17，訊號接收器包括位元計量計算器1710、多工器單元1720、解交錯器1730、後處理器和LDPC解碼器1750。
關於接收長度的符號向量N ldpc /ηMOD，，位元計量計算器1710計算位元 計量估計N substreams 子流的 (i=0,1,...,N substrams -1)，位元計量被用於解碼LDPC碼，舉例來說，對數概似比(Log-likelihood Ratios,LLRs)被用作位元計量。
多工器單元1720產生位元計量向量長度估計值 N ldpc ，藉由多工位元計量估計值，i=0,1,...,N substrams -1接收於位元計量計算器1710，解交錯器1730使用於訊號傳送器中的解交錯方式解交錯位元計量 向量估計值，因此產生位元計量向量估計量。
後產生器1740產生已傳送LDPC碼字位元計量向量 估計值 藉由處理位元計量向量估計值使用後處理 方式對應於用於訊號傳送器的預處理器的預處理系統，例如如圖2所繪示的預處理器220。LDPC解碼器1740藉由 LDPC解碼位元計量向量，因此產生的估 計值訊息字向量。
圖18繪示一根據本發明實施例於圖2繪示中的解多工器單元240方塊圖。
參考圖18，解多工器單元240包括解多工器1811和選擇訊號產生器1813。
解多工器1811使用自訊號選擇產生器1813接收的選擇訊號，從接收自交錯器230的向量V產生N substreams 的子流。訊號選擇器1813決定一個向量V的各位元都被分配的子流，並且接著藉由讀取儲存於儲存裝置中的一個值，例如一記憶體或使用一預定條件產生的訊號，輸出一選擇訊號。從訊號選擇器1813輸出的選擇訊號是根據使用於系統中的錯誤更正碼的類型、碼字長度、編碼率和調變方式決定。選擇訊號是一個會影響系統錯誤更正能力很重要的因素。
圖19繪示一根據本發明實施例圖17繪示中使用多工器(Multiplexer,MUX)單元1720方塊圖。
參考圖19，多工器單元1720包括多工器1911和選擇訊號產生器1913。多工器1911使用從訊號選擇產生器1913所接收的選擇訊號，從N substreams 個子流中輸出交錯碼字的一估計值。訊號選擇產生器1913根據該估計交錯碼字的各位元判斷而決定一個子流。訊號選擇產生器1913藉由讀取儲 存於記憶體中的值或使用一預定條件而產生的訊號而輸出一選擇訊號。多工器單元1720使用對應於解多工器單位240的解多工方式執行多工操作，如圖2所繪示。
上述為顯而易見的，本發明的多種不同實施例可減少系統使用LDPC碼的錯誤率，也因此藉由使LDPC碼字位元根據所使用的調變方式映射到調變符號，而藉以改良整個系統的表現。
雖然本發明已經由特定地圖示說明與描述許多特定的實施例，對那些在本領域具通常技術者而言，將理解本發明的實施例可採用多種形式和細節上的改變都可以被實現，而不脫離與以下闡述的申請專利範圍所定義之本發明的精神與範圍。
110‧‧‧LDPC解碼器
210‧‧‧LDPC解碼器
220‧‧‧預處理器
230‧‧‧交錯器
240‧‧‧解多工器單元
250‧‧‧符號映射器
440‧‧‧解多工器
1710‧‧‧位元計量計算器
1720‧‧‧多工器單元
1730‧‧‧解交錯器
1740‧‧‧後處理器
1750‧‧‧LDPC解碼器
1811‧‧‧解多工器
1813‧‧‧選擇訊號產生器
1911‧‧‧多工器
本發明的某些實施例上述或其他方面、特性和優點，會因為接下來細部描述結合附加圖示而更為明確：圖1繪示一傳統的LDPC解碼運作。
圖2繪示一根據本發明實施例於系統中使用LDPC碼的訊號傳送器方塊圖。
圖3繪示一根據本發明實施例16進位QAM(16-QAM)星座訊號。
圖4繪示一根據本發明實施例64進位QAM(64-QAM)星座訊號。
圖5A到圖5D繪示一根據本發明實施例的256進位QAM(256-QAM)星座訊號。
圖6繪示一根據本發明實施例於圖2中繪示的交錯器運作。
圖7繪示一根據本發明實施例於圖2中繪示的解多公器(Demultiplexer,DEMUX)運作。
圖8繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的解多工器單元運作。
圖9繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的解多工器單元運作。
圖10繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的另一種解多工器單元運作。
圖11繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的另一種解多工器單元運作。
圖12繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的另一種解多工器單元運作。
圖13繪示一根據本發明實施例於N ldpc =16200和使用64-QAM時的另一種解多工器單元運作。
圖14繪示一根據本發明實施例於N ldpc =16200和使用16-QAM時的進一步解多工器單元運作。
圖15繪示一根據本發明實施例於N ldpc =16200和使用256-QAM時的進一步解多工器單元運作。
圖16繪示一根據本發明實施例於N ldpc =16200和使用256-QAM時的進一步解多工器單元運作。
圖17繪示一根據本發明實施例於系統中使用LDPC碼的訊號接收器方塊圖。
圖18繪示一根據本發明實施例於圖2繪示中的解多工器單元方塊圖。
圖19繪示一根據本發明實施例圖17繪示中使用多工器(Multiplexer,MUX)單元方塊圖。
所有圖示的相同圖示參考數字將被理解為相同的元素、功能和結構。
210‧‧‧LDPC解碼器
220‧‧‧預處理器
230‧‧‧交錯器
240‧‧‧解多工器單元
250‧‧‧符號映射器

Claims (20)

  1. 一種在使用低密度同位元檢查(LDPC)碼的系統中一訊號發送器的訊號映射的方法，所述訊號映射的方法包含包括：列式寫入LDPC碼字的多個位元；行式讀取寫入的該些LDPC碼字的該些位元；藉由使用一解多工方式對該些讀取位元解多工而產生多個子流；及映射包括在每一該些子流的該些位元到在一訊號星座上的多個符號，其中該解多工方式決定於該訊號發送器所使用的一調變方式、該LDPC碼字的長度、以及該些子流的數量。
  2. 如申請專利範圍第1項所述之訊號映射方法，其中假使一64進位正交調幅(64-QAM)用以作為該調變方式，該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些讀取位元v0至v11被分配於12個該些子流b0至b11，產生該些子流包括分配位元v0至位元b4、位元v1至位元b2、位元v2至位元b0、位元v3至位元b5、位元v4至位元b6、位元v5至位元b1、位元v6至位元b3、位元v7至位元b7、位元v8至位元b8、位元v9至位元b9、位元v10至位元b10及位元v11至位元b11。
  3. 如申請專利範圍第1項所述之訊號映射方法，其中假使一64進位正交調幅(64-QAM)用以作為該調變方 式，該LDPC碼字長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些讀取位元v0至v11被分配於12個該些子流b0至b11，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b6、位元v4至位元b2、位元v5至位元b3、位元v6至位元b5、位元v7至位元b8、位元v8至位元b7、位元v9至位元b10、位元v10至位元b9及位元v11至位元b11。
  4. 如申請專利範圍第1項所述之訊號映射方法，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些讀取位元v0至v7被分配於8個該些子流b0至b7，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b2、位元v4至位元b5、位元v5至位元b3、位元v6至位元b6及位元v7至位元b7。
  5. 如申請專利範圍第1項所述之訊號映射方法，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些讀取位元v0至v7被分配於8個該些子流b0至b7，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b5、位元v3至位元b1、位元v4至位元b2、位元v5至位元b3、位元v6至位元b6及位元v7至位元b7。
  6. 一種在使用低密度同位元檢查(LDPC)碼的系統中的訊號傳送器，包括：一交錯器，用以採用列式寫入LDPC碼字位元和行式讀取所寫入的LDPC碼字位元；一解多工器，藉由使用解多工方式對讀取位元解多工以產生子流；以及一符號映射器，用以映射各子流中所包括的位元到訊號星座上的符號，其中，解多工方式決定於用於訊號傳送器的調變方式、LDPC碼字長度和子流的數值。
  7. 如申請專利範圍第6項所述之訊號傳送器，其中假使一64進位正交調幅(64-QAM)用以作為該調變方式，該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些讀取位元v0至v11被分配於12個該些子流b0至b11，產生該些子流包括分配位元v0至位元b4、位元v1至位元b2、位元v2至位元b0、位元v3至位元b5、位元v4至位元b6、位元v5至位元b1、位元v6至位元b3、位元v7至位元b7、位元v8至位元b8、位元v9至位元b9、位元v10至位元b10及位元v11至位元b11。
  8. 如申請專利範圍第6項所述之訊號傳送器，其中假使一64進位正交調幅(64-QAM)用以作為該調變方式，該LDPC碼字長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些讀取位元v0至v11被分 配於12個該些子流b0至b11，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b6、位元v4至位元b2、位元v5至位元b3、位元v6至位元b5、位元v7至位元b8、位元v8至位元b7、位元v9至位元b10、位元v10至位元b9及位元v11至位元b11。
  9. 如申請專利範圍第6項所述之訊號傳送器，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些讀取位元v0至v7被分配於8個該些子流b0至b7，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b2、位元v4至位元b5、位元v5至位元b3、位元v6至位元b6及位元v7至位元b7。
  10. 如申請專利範圍第6項所述之訊號傳送器，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些讀取位元v0至v7被分配於8個該些子流b0至b7，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b5、位元v3至位元b1、位元v4至位元b2、位元v5至位元b3、位元v6至位元b6及位元v7至位元b7。
  11. 一種在使用低密度同位元檢查(LDPC)碼的系統中一訊號接收器的訊號解映射的方法，該訊號解映射的方 法包括：使用一多工方式對多個子流進行多工處理；從該些多工處理後的該些子流的多個多工位元進行解交錯處理；及藉由LDPC解碼該些經由解交錯處理的該些位元，以產生LDPC碼字的多個位元，其中該多工方式由使用於一訊號傳送器的解多工方式所決定，而該解多工方式是決定於用於該訊號傳送器的調變方式、一LDPC碼字的長度及該些子流的數量。
  12. 如申請專利範圍第11項所述之訊號解映射方法，其中假使一64進位正交調幅(64-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些12個子流b0至b11被分配於該些多工位元v0至v11，多工該些子流包括分配位元b0至位元v2、位元b1至位元v5、位元b2至位元v1、位元b3至位元v6、位元b4至位元v0、位元b5至位元v3、位元b6至位元v4、位元b7至位元v7、位元b8至位元v8、位元b9至位元v9、位元b10至位元v10及位元b11至位元v11。
  13. 如申請專利範圍第11項所述之訊號解映射方法，其中假使64進位正交調幅(64-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流數量N substreams 為12(N substreams =12)及該些12個子流b0至b11被分配於該些多工位元v0至v11，多工該些子流包 括分配位元b0至位元v1、位元b1至位元v2、位元b2至位元v4、位元b3至位元v5、位元b4至位元v0、位元b5至位元v6、位元b6至位元v3、位元b7至位元v8、位元b8至位元v7、位元b9至位元v10、位元b10至位元v9及位元b11至位元v11。
  14. 如申請專利範圍第11項所述之訊號解映射方法，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams=8)及該些8個子流b0至b7被分配於該些多工位元v0至v7，多工該些子流包括分配位元b0至位元v1、位元b1至位元v2、位元b2至位元v3、位元b3至位元v5、位元b4至位元v0、位元b5至位元v4、位元b6至位元v6及位元b7至位元v7。
  15. 如申請專利範圍第11項所述之訊號解映射方法，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些8個子流b0至b7被分配於該些多工位元v0至v7，多工該些子流包括分配位元b0至位元v1、位元b1至位元v3、位元b2至位元v4、位元b3至位元v5、位元b4至位元v0、位元b5至位元v2、位元b6至位元v6及位元b7至位元v7。
  16. 一種在使用低密度同位元檢查(LDPC)碼的系統 中的訊號接收器，包括：多工器，用以使用多工方式多工子流；一解交錯器，從該多工子流對該些多工位元進行解交錯；以及LDPC解碼器，對已經解交錯的位元進行LDPC解碼以產生LDPC碼字位元，其中，多工方式決定於用於訊號傳送器的解多工方式，而解多工方式決定於訊號傳送器的調變方式、LDPC碼字長度和子流的數值。
  17. 如申請專利範圍第16項所述之訊號接收器，其中假使一64進位正交調幅(64-QAM)用以作為該調變方式，該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些讀取位元v0至v11被分配於12個該些子流b0至b11，產生該些子流包括分配位元v0至位元b4、位元v1至位元b2、位元v2至位元b0、位元v3至位元b5、位元v4至位元b6、位元v5至位元b1、位元v6至位元b3、位元v7至位元b7、位元v8至位元b8、位元v9至位元b9、位元v10至位元b10及位元v11至位元b11。
  18. 如申請專利範圍第16項所述之訊號接收器，其中假使一64進位正交調幅(64-QAM)用以作為該調變方式，該LDPC碼字長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為12(N substreams =12)及該些讀取位元v0至v11被分配於12個該些子流b0至b11，產生該些子流包括 分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b6、位元v4至位元b2、位元v5至位元b3、位元v6至位元b5、位元v7至位元b8、位元v8至位元b7、位元v9至位元b10、位元v10至位元b9及位元v11至位元b11。
  19. 如申請專利範圍第16項所述之訊號接收器，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些讀取位元v0至v7被分配於8個該些子流b0至b7，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b1、位元v3至位元b2、位元v4至位元b5、位元v5至位元b3、位元v6至位元b6及位元v7至位元b7。
  20. 如申請專利範圍第16項所述之訊號接收器，其中假使一256進位正交調幅(256-QAM)用以作為該調變方式，則該LDPC碼字的長度N ldpc 為16200(N ldpc =16200)、該些子流的數量N substreams 為8(N substreams =8)及該些讀取位元v0至v7被分配於8個該些子流b0至b7，產生該些子流包括分配位元v0至位元b4、位元v1至位元b0、位元v2至位元b5、位元v3至位元b1、位元v4至位元b2、位元v5至位元b3、位元v6至位元b6及位元v7至位元b7。
TW101110949A 2011-03-30 2012-03-29 使用低密度同位元檢查碼在系統中映射與解映射訊號的裝置及方法 TWI528731B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20110029128 2011-03-30
KR20110034481 2011-04-13
KR20110037531 2011-04-21
KR1020110141033A KR101865068B1 (ko) 2011-03-30 2011-12-23 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법

Publications (2)

Publication Number Publication Date
TW201246801A TW201246801A (en) 2012-11-16
TWI528731B true TWI528731B (zh) 2016-04-01

Family

ID=47282477

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110949A TWI528731B (zh) 2011-03-30 2012-03-29 使用低密度同位元檢查碼在系統中映射與解映射訊號的裝置及方法

Country Status (6)

Country Link
JP (1) JP5937194B2 (zh)
KR (1) KR101865068B1 (zh)
CN (1) CN103460607B (zh)
AU (1) AU2012237118B2 (zh)
RU (2) RU2580085C2 (zh)
TW (1) TWI528731B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN111200443B (zh) * 2014-03-19 2023-09-12 三星电子株式会社 发送设备及其交织方法
KR101775704B1 (ko) 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US20160204804A1 (en) * 2015-01-13 2016-07-14 Sony Corporation Data processing apparatus and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8208499B2 (en) * 2003-06-13 2012-06-26 Dtvg Licensing, Inc. Framing structure for digital broadcasting and interactive services
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100922956B1 (ko) * 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
US7395494B2 (en) * 2003-12-22 2008-07-01 Electronics And Telecommunications Research Institute Apparatus for encoding and decoding of low-density parity-check codes, and method thereof
EP1782540B1 (en) * 2004-07-27 2013-07-24 LG Electronics Inc. Method of encoding and decoding using low density parity check code
CN101009534A (zh) * 2007-02-01 2007-08-01 中兴通讯股份有限公司 一种多输入多输出系统的发射方法及系统
WO2009064134A2 (en) * 2007-11-14 2009-05-22 Lg Electronics Inc. Method and system for transmitting and receiving signals
KR20090063184A (ko) * 2007-12-12 2009-06-17 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
KR101502623B1 (ko) * 2008-02-11 2015-03-16 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
US8718186B2 (en) * 2008-03-03 2014-05-06 Rai Radiotelevisione Italiana S.P.A. Methods for digital signal processing and transmission/reception systems utilizing said methods
EP2099135B1 (en) * 2008-03-03 2018-02-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP4888734B2 (ja) * 2008-07-07 2012-02-29 ソニー株式会社 データ処理装置、及びデータ処理方法
EP2178214A1 (en) * 2008-10-16 2010-04-21 Thomson Licensing Method and apparatus for algebraic erasure decoding

Also Published As

Publication number Publication date
JP2014513889A (ja) 2014-06-05
CN103460607B (zh) 2016-10-12
TW201246801A (en) 2012-11-16
KR101865068B1 (ko) 2018-06-08
JP5937194B2 (ja) 2016-06-22
AU2012237118B2 (en) 2016-02-25
CN103460607A (zh) 2013-12-18
RU2701085C2 (ru) 2019-09-24
RU2580085C2 (ru) 2016-04-10
AU2012237118A1 (en) 2013-09-19
KR20120111903A (ko) 2012-10-11
RU2016106337A (ru) 2017-08-30
RU2016106337A3 (zh) 2019-07-17
RU2013148102A (ru) 2015-05-10

Similar Documents

Publication Publication Date Title
US6738949B2 (en) Error correction circuit and error correction method
US8837618B2 (en) Transmission processing method, transmitter, reception processing method, and receiver
US20150358648A1 (en) Digital television broadcasting system using coded orthogonal frequency-division modulation and multilevel LDPC convolutional coding
CN104283637B (zh) 发送设备及其编码方法与接收设备及其解码方法
CN110048808B (zh) 发送方法、接收方法、发送装置及接收装置
US9136982B2 (en) Transmitter and receiver using non-adjacent component interleaving
TWI528731B (zh) 使用低密度同位元檢查碼在系統中映射與解映射訊號的裝置及方法
KR20090083351A (ko) 트렐리스 코딩된 변조(ｔｃｍ), 다중 레벨 코딩된 변조(ｔｌｃｍ) 및 비트 인터리빙된 ｍｌｃｍ(ｂｉｍｌｃｍ)을 이용한 단일 캐리어 블록 전송
US20150092894A1 (en) Receiving device and receiving method
US20110216857A1 (en) Receiver for a wireless telecommunication system with a channel deinterleaver
EP2518923A1 (en) Bit permutation patterns for BICM with LDPC codes of rate 2/5 and QAM constellations
US8689075B2 (en) Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
US9577789B2 (en) Frequency deinterleaving and time deinterleaving circuit, method thereof and receiving circuit of digital television
JP2016115973A (ja) 誤り訂正符号化回路、誤り訂正復号化回路および方法
JP2000315957A (ja) 復号装置
JP2015179911A (ja) 送信装置、受信装置、チップ及びデジタル放送システム
WO2024023700A1 (en) System and method for implementing optimized rate recovery and harq combining in a network
Surya et al. Design of efficient viterbi technique for interleaving and deinterleaving

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees