JP4888734B2 - データ処理装置、及びデータ処理方法 - Google Patents

データ処理装置、及びデータ処理方法 Download PDF

Info

Publication number
JP4888734B2
JP4888734B2 JP2008176910A JP2008176910A JP4888734B2 JP 4888734 B2 JP4888734 B2 JP 4888734B2 JP 2008176910 A JP2008176910 A JP 2008176910A JP 2008176910 A JP2008176910 A JP 2008176910A JP 4888734 B2 JP4888734 B2 JP 4888734B2
Authority
JP
Japan
Prior art keywords
bit
bits
code
symbol
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008176910A
Other languages
English (en)
Other versions
JP2009225416A (ja
Inventor
諭志 岡田
塁 阪井
峰志 横川
真紀子 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008176910A priority Critical patent/JP4888734B2/ja
Publication of JP2009225416A publication Critical patent/JP2009225416A/ja
Application granted granted Critical
Publication of JP4888734B2 publication Critical patent/JP4888734B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、データ処理装置、及びデータ処理方法に関し、特に、例えば、データのエラーに対する耐性を向上させることができるようにするデータ処理装置、及び、データ処理方法に関する。
LDPC(Low Density Parity Check)符号は、高い誤り訂正能力を有し、近年では、例えば、欧州で行われているDVB-S.2等の衛星ディジタル放送を含む伝送方式に広く採用され始めている（例えば、非特許文献１を参照）。また、LDPC符号は、次世代の地上ディジタル放送にも採用が検討されている。
LDPC符号は、近年の研究により、ターボ符号等と同様に、符号長を長くしていくにしたがって、シャノン限界に近い性能が得られることがわかりつつある。また、LDPC符号は、最小距離が符号長に比例するという性質があることから、その特徴として、ブロック誤り確率特性がよく、さらに、ターボ符号等の復号特性において観測される、いわゆるエラーフロア現象が殆ど生じないことも利点として挙げられる。
以下、このようなLDPC符号について具体的に説明する。なお、LDPC符号は、線形符号であり、必ずしも２元である必要はないが、ここでは、２元であるものとして説明する。
LDPC符号は、そのLDPC符号を定義する検査行列(parity check matrix)が疎なものであることを最大の特徴とする。ここで、疎な行列とは、行列の要素の"1"の個数が非常に少ない行列（ほとんどの要素が0の行列）である。
図１は、LDPC符号の検査行列Hの例を示している。
図１の検査行列Hでは、各列の重み（列重み）（"1"の数）(weight)が"3"であり、且つ、各行の重み（行重み）が"6"になっている。
LDPC符号による符号化（LDPC符号化）では、例えば、検査行列Hに基づいて生成行列Gを生成し、この生成行列Gを２元の情報ビットに対して乗算することで、符号語（LDPC符号）が生成される。
具体的には、LDPC符号化を行う符号化装置は、まず、検査行列Hの転置行列HTとの間に、式GHT=0が成立する生成行列Gを算出する。ここで、生成行列Gが、K×N行列である場合には、符号化装置は、生成行列Gに対してKビットからなる情報ビットのビット列（ベクトルｕ）を乗算し、Nビットからなる符号語c(=uG)を生成する。この符号化装置によって生成された符号語（LDPC符号）は、所定の通信路を介して受信側において受信される。
LDPC符号の復号は、Gallagerが確率復号(Probabilistic Decoding)と称して提案したアルゴリズムであって、バリアブルノード（variable node（メッセージノード(message node)とも呼ばれる）)と、チェックノード(check node)とからなる、いわゆるタナーグラフ(Tanner graph)上での確率伝播(belief propagation)によるメッセージ・パッシング・アルゴリズムによって行うことが可能である。ここで、以下、適宜、バリアブルノードとチェックノードを、単に、ノードともいう。
図２は、LDPC符号の復号の手順を示している。
なお、以下、適宜、受信側で受信したLDPC符号（１符号語）のi番目の符号ビットの、値の"0"らしさを対数尤度比(log likelihood ratio)で表現した実数値を、受信値u0iという。また、チェックノードから出力されるメッセージをujとし、バリアブルノードから出力されるメッセージをviとする。
まず、LDPC符号の復号においては、図２に示すように、ステップＳ１１において、LDPC符号が受信され、メッセージ（チェックノードメッセージ）ujが"0"に初期化されるとともに、繰り返し処理のカウンタとしての整数をとる変数kが"0"に初期化され、ステップＳ１２に進む。ステップＳ１２において、LDPC符号を受信して得られる受信値u0iに基づいて、式（１）に示す演算（バリアブルノード演算）を行うことによってメッセージ（バリアブルノードメッセージ）viが求められ、さらに、このメッセージviに基づいて、式（２）に示す演算（チェックノード演算）を行うことによってメッセージujが求められる。
Figure 0004888734
 ・・・（１）
Figure 0004888734
 ・・・（２）
ここで、式（１）と式（２）におけるdvとdcは、それぞれ、検査行列Hの縦方向（列）と横方向（行）の"1"の個数を示す任意に選択可能とされるパラメータであり、例えば、(3,6)符号の場合には、dv=3，dc=6となる。
なお、式（１）のバリアブルノード演算、及び（２）のチェックノード演算においては、それぞれ、メッセージを出力しようとする枝(edge)（バリアブルノードとチェックノードとを結ぶ線）から入力されたメッセージを、演算の対象としないことから、演算の範囲が、１ないしdv-1又は１ないしdc-1となっている。また、式（２）のチェックノード演算は、実際には、２入力v1，v2に対する１出力で定義される式（３）に示す関数R(v1,v2)のテーブルを予め作成しておき、これを式（４）に示すように連続的（再帰的）に用いることによって行われる。
Figure 0004888734
 ・・・（３）
Figure 0004888734
 ・・・（４）
ステップＳ１２では、さらに、変数kが"1"だけインクリメントされ、ステップＳ１３に進む。ステップＳ１３では、変数kが所定の繰り返し復号回数Cよりも大きいか否かが判定される。ステップＳ１３において、変数kがCよりも大きくないと判定された場合、ステップＳ１２に戻り、以下、同様の処理が繰り返される。
また、ステップＳ１３において、変数kがCよりも大きいと判定された場合、ステップＳ１４に進み、式（５）に示す演算を行うことによって最終的に出力する復号結果としてのメッセージviが求められて出力され、LDPC符号の復号処理が終了する。
Figure 0004888734
 ・・・（５）
ここで、式（５）の演算は、式（１）のバリアブルノード演算とは異なり、バリアブルノードに接続している全ての枝からのメッセージujを用いて行われる。
図３は、(3,6)LDPC符号（符号化率1/2、符号長12）の検査行列Hの例を示している。
図３の検査行列Hでは、図１と同様に、列の重みが３に、行の重みが６に、それぞれなっている。
図４は、図３の検査行列Hのタナーグラフを示している。
ここで、図４において、"+"で表わされるのが、チェックノードであり、"="で表わされるのが、バリアブルノードである。チェックノードとバリアブルノードは、それぞれ、検査行列Hの行と列に対応する。チェックノードとバリアブルノードとの間の結線は、枝(edge)であり、検査行列の要素の"1"に相当する。
すなわち、検査行列の第ｊ行第ｉ列の要素が１である場合には、図４において、上からｉ番目のバリアブルノード（"="のノード）と、上からｊ番目のチェックノード（"+"のノード）とが、枝により接続される。枝は、バリアブルノードに対応する符号ビットが、チェックノードに対応する拘束条件を持つことを表す。
LDPC符号の復号方法であるサムプロダクトアルゴリズム(Sum Product Algorithm)では、バリアブルノード演算とチェックノード演算とが繰り返し行われる。
図５は、バリアブルノードで行われるバリアブルノード演算を示している。
バリアブルノードでは、計算しようとしている枝に対応するメッセージviは、バリアブルノードに繋がっている残りの枝からのメッセージu1およびu2と、受信値u0iを用いた式（１）のバリアブルノード演算により求められる。他の枝に対応するメッセージも同様に求められる。
図６は、チェックノードで行われるチェックノード演算を示している。
ここで、式（２）のチェックノード演算は、式a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)の関係を用いて、式（６）に書き直すことができる。但し、sign(x)は、x≧0のとき1であり、x＜0のとき-1である。
Figure 0004888734
 ・・・（６）
さらに、x≧0において、関数φ(x)を、式φ(x)=ln(tanh(x/2))と定義すると、式φ-1(x)=2tanh-1(e-x)が成り立つから、式（６）は、式（７）に変形することができる。
Figure 0004888734
 ・・・（７）
チェックノードでは、式（２）のチェックノード演算が、式（７）に従って行われる。
すなわち、チェックノードでは、図６のように、計算しようとしている枝に対応するメッセージujは、チェックノードに繋がっている残りの枝からのメッセージv1,v2,v3,v4,v5を用いた式（７）のチェックノード演算によって求められる。他の枝に対応するメッセージも同様に求められる。
なお、式（７）の関数φ(x)は、φ(x)=ln((ex+1)/(ex-1))とも表すことができ、x＞0において、φ(x)=φ-1(x)である。関数φ(x)およびφ-1(x)をハードウェアに実装する際には、LUT(Look Up Table)を用いて実装される場合があるが、両者共に同一のLUTとなる。
DVB-S.2 : ETSI EN 302 307 V1.1.2 (2006-06)
ところで、欧州では、LDPC符号を地上ディジタル放送に適用し、DVB-S.2の規格に規定されているLDPC符号と、DVB-Tの規格に規定されている変調方式とを組合せた次世代の地上ディジタル放送の規格であるDVB-T.2の規格の策定がされている。
しかしながら、DVB-Tの規格のLDPC符号のうちの、符号化率が3/5のLDPC符号は、他の符号化率のLDPC符号に比較して、性能が劣っている。
本発明は、このような状況に鑑みてなされたものであり、LDPC符号等のデータのエラーに対する耐性を向上させることができるようにするものである。
本発明の第１の側面のデータ処理装置は、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、前記mビットが4ビットであり、かつ、前記整数bが2であり、前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、前記記憶手段が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶し、前記入れ替え手段は、前記記憶手段のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy0に、ビットb1を、ビットy1に、ビットb2を、ビットy4に、ビットb3を、ビットy2に、ビットb4を、ビットy3に、ビットb5を、ビットy5に、ビットb6を、ビットy6に、ビットb7を、ビットy7に、それぞれ割り当てる入れ替えを行うデータ処理装置である。
第１の側面においては、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットが入れ替られて、入れ替え後の符号ビットが、前記シンボルビットとされる。前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、前記mビットが4ビットであり、かつ、前記整数bが2であり、前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされる。前記記憶手段は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶する。この場合において、前記記憶手段のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy0に、ビットb1を、ビットy1に、ビットb2を、ビットy4に、ビットb3を、ビットy2に、ビットb4を、ビットy3に、ビットb5を、ビットy5に、ビットb6を、ビットy6に、ビットb7を、ビットy7に、それぞれ割り当てる入れ替えが行われる。
本発明の第２の側面のデータ処理装置は、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、前記mビットが6ビットであり、かつ、前記整数bが2であり、前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、前記記憶手段が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶し、前記入れ替え手段は、前記記憶手段のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy2に、ビットb1を、ビットy0に、ビットb2を、ビットy1に、ビットb3を、ビットy6に、ビットb4を、ビットy7に、ビットb5を、ビットy3に、ビットb6を、ビットy8に、ビットb7を、ビットy4に、ビットb8を、ビットy5に、ビットb9を、ビットy10に、ビットb10を、ビットy9に、ビットb11を、ビットy11に、それぞれ割り当てる入れ替えを行うデータ処理装置である。
第２の側面においては、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットが入れ替えられて、入れ替え後の符号ビットが、前記シンボルビットとされる。前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、前記mビットが6ビットであり、かつ、前記整数bが2であり、前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされる。前記記憶手段は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶する。この場合に、前記記憶手段のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy2に、ビットb1を、ビットy0に、ビットb2を、ビットy1に、ビットb3を、ビットy6に、ビットb4を、ビットy7に、ビットb5を、ビットy3に、ビットb6を、ビットy8に、ビットb7を、ビットy4に、ビットb8を、ビットy5に、ビットb9を、ビットy10に、ビットb10を、ビットy9に、ビットb11を、ビットy11に、それぞれ割り当てる入れ替えが行われる。
本発明の第３の側面のデータ処理装置は、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、前記mビットが8ビットであり、かつ、前記整数bが2であり、前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、前記記憶手段が、ロウ方向に8×2ビットを記憶する16個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶し、前記入れ替え手段は、前記記憶手段のロウ方向に読み出される8×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの8×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy8に、ビットb1を、ビットy3に、ビットb2を、ビットy12に、ビットb3を、ビットy4に、ビットb4を、ビットy10に、ビットb5を、ビットy2に、ビットb6を、ビットy9に、ビットb7を、ビットy1に、ビットb8を、ビットy11に、ビットb9を、ビットy0に、ビットb10を、ビットy13に、ビットb11を、ビットy5に、ビットb12を、ビットy14に、ビットb13を、ビットy6に、ビットb14を、ビットy15に、ビットb15を、ビットy7に、それぞれ割り当てる入れ替えを行うデータ処理装置である。
第３の側面においては、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットが入れ替えられて、入れ替え後の符号ビットが、前記シンボルビットとされる。前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、前記mビットが8ビットであり、かつ、前記整数bが2であり、前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされる。前記記憶手段は、ロウ方向に8×2ビットを記憶する16個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶する。この場合に、前記記憶手段のロウ方向に読み出される8×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの8×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy8に、ビットb1を、ビットy3に、ビットb2を、ビットy12に、ビットb3を、ビットy4に、ビットb4を、ビットy10に、ビットb5を、ビットy2に、ビットb6を、ビットy9に、ビットb7を、ビットy1に、ビットb8を、ビットy11に、ビットb9を、ビットy0に、ビットb10を、ビットy13に、ビットb11を、ビットy5に、ビットb12を、ビットy14に、ビットb13を、ビットy6に、ビットb14を、ビットy15に、ビットb15を、ビットy7に、それぞれ割り当てる入れ替えが行われる。
本発明の第４の側面のデータ処理装置は、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、前記mビットが4ビットであり、かつ、前記整数bが2であり、前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、前記記憶手段が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、前記入れ替え手段は、前記記憶手段のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy0に、ビットb1を、ビットy1に、ビットb2を、ビットy4に、ビットb3を、ビットy2に、ビットb4を、ビットy3に、ビットb5を、ビットy5に、ビットb6を、ビットy6に、ビットb7を、ビットy7に、それぞれ割り当てる入れ替えを行うデータ処理装置である。
第４の側面においては、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットが入れ替えられて、入れ替え後の符号ビットが、前記シンボルビットとされる。前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、前記mビットが4ビットであり、かつ、前記整数bが2であり、前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされる。前記記憶手段は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶する。この場合に、前記記憶手段のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy0に、ビットb1を、ビットy1に、ビットb2を、ビットy4に、ビットb3を、ビットy2に、ビットb4を、ビットy3に、ビットb5を、ビットy5に、ビットb6を、ビットy6に、ビットb7を、ビットy7に、それぞれ割り当てる入れ替えが行われる。
本発明の第５の側面のデータ処理装置は、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、前記mビットが6ビットであり、かつ、前記整数bが2であり、前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、前記記憶手段が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、前記入れ替え手段は、前記記憶手段のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy2に、ビットb1を、ビットy0に、ビットb2を、ビットy1に、ビットb3を、ビットy6に、ビットb4を、ビットy7に、ビットb5を、ビットy3に、ビットb6を、ビットy8に、ビットb7を、ビットy4に、ビットb8を、ビットy5に、ビットb9を、ビットy10に、ビットb10を、ビットy9に、ビットb11を、ビットy11に、それぞれ割り当てる入れ替えを行うデータ処理装置である。
第５の側面においては、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットが入れ替えられて、入れ替え後の符号ビットが、前記シンボルビットとされる。前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、前記mビットが6ビットであり、かつ、前記整数bが2であり、前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされる。前記記憶手段は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶する。この場合に、前記記憶手段のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy2に、ビットb1を、ビットy0に、ビットb2を、ビットy1に、ビットb3を、ビットy6に、ビットb4を、ビットy7に、ビットb5を、ビットy3に、ビットb6を、ビットy8に、ビットb7を、ビットy4に、ビットb8を、ビットy5に、ビットb9を、ビットy10に、ビットb10を、ビットy9に、ビットb11を、ビットy11に、それぞれ割り当てる入れ替えが行われる。
本発明の第６の側面のデータ処理装置は、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、前記mビットが8ビットであり、かつ、前記整数bが1であり、前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、前記記憶手段が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、前記入れ替え手段は、前記記憶手段のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy2に、ビットb1を、ビットy4に、ビットb2を、ビットy0に、ビットb3を、ビットy6に、ビットb4を、ビットy7に、ビットb5を、ビットy1に、ビットb6を、ビットy3に、ビットb7を、ビットy5に、それぞれ割り当てる入れ替えを行うデータ処理装置である。
第６の側面においては、符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、所定の正の整数をbとして、前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットが入れ替えられて、入れ替え後の符号ビットが、前記シンボルビットとされる。前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、前記mビットが8ビットであり、かつ、前記整数bが1であり、前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされる。前記記憶手段は、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶する。この場合に、前記記憶手段のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、ビットb0を、ビットy2に、ビットb1を、ビットy4に、ビットb2を、ビットy0に、ビットb3を、ビットy6に、ビットb4を、ビットy7に、ビットb5を、ビットy1に、ビットb6を、ビットy3に、ビットb7を、ビットy5に、それぞれ割り当てる入れ替えが行われる。
なお、データ処理装置は、独立した装置であっても良いし、１個の装置を構成している内部ブロックであっても良い。
本発明の第１ないし第６の側面によれば、LDPC符号等のデータのエラーに対する耐性を向上させることができる
図７は、本発明を適用した伝送システム（システムとは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かは、問わない）の一実施の形態の構成例を示している。
図７において、伝送システムは、送信装置１１と受信装置１２とから構成される。
送信装置１１は、例えば、テレビジョン放送番組の送信を行う。すなわち、送信装置１１は、テレビジョン放送番組としての画像データや音声データ等の、送信の対象である対象データをLDPC符号に符号化し、例えば、衛星回線や地上波を介して送信する。
受信装置１２は、例えば、テレビジョン放送番組を受信するチューナやテレビジョン受像機であり、送信装置１１から送信されてくるLDPC符号を受信し、対象データに復号して出力する。
ここで、図７の伝送システムで使用されるLDPC符号は、AWGN(Additive White Gaussian Noise)通信路で極めて高い能力を発揮することが知られている。
図８は、図７の送信装置１１の構成例を示している。
図８において、送信装置１１は、LDPC符号化部２１、ビットインターリーバ２２、マッピング部２６、及び直交変調部２７から構成される。
LDPC符号化部２１には、対象データが供給される。
LDPC符号化部２１は、そこに供給される対象データについて、LDPC符号のパリティビットに対応する部分であるパリティ行列が階段構造になっている検査行列に従ったLDPC符号化を行い、対象データを情報ビットとするLDPC符号を出力する。
すなわち、LDPC符号化部２１は、対象データを、例えば、DVB-S.2の規格に規定されているLDPC符号に符号化するLDPC符号化を行い、その結果得られるLDPC符号を出力する。
ここで、DVB-S.2の規格に規定されているLDPC符号は、IRA(Irregular Repeat Accumulate)符号であり、そのLDPC符号の検査行列におけるパリティ行列は、階段構造になっている。パリティ行列、及び、階段構造については、後述する。また、IRA符号については、例えば、"Irregular Repeat-Accumulate Codes," H. Jin, A. Khandekar, and R. J. McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8, Sept. 2000に記載されている。
LDPC符号化部２１が出力するLDPC符号は、ビットインターリーバ２２に供給される。
ビットインターリーバ２２は、データをインターリーブするデータ処理装置であり、デマルチプレクサ(DEMUX)２５から構成される。
デマルチプレクサ２５は、LDPC符号化部２１からのLDPC符号について、シンボルとなるLDPC符号の２以上の符号ビットの位置を入れ替える入れ替え処理を行うことで、AWGNに対する耐性を強化したシンボルを得て、マッピング部２６に供給する。
マッピング部２６は、デマルチプレクサ２５からのシンボルを、直交変調部２７で行われる直交変調（多値変調）の変調方式で定める各信号点にマッピングする。
すなわち、マッピング部２６は、デマルチプレクサ２５からのシンボルを、搬送波と同相のI成分を表すI軸と、搬送波と直交するQ成分を表すQ軸とで規定されるIQ平面（IQコンスタレーション）上の、変調方式で定める信号点にマッピングする。
ここで、直交変調部２７で行われる直交変調の変調方式としては、例えば、DVB-Tの規格に規定されている変調方式を含む変調方式、すなわち、例えば、QPSK(Quadrature Phase Shift Keying)や、16QAM(Quadrature Amplitude Modulation)，64QAM，256QAM，1024QAM，4096QAM等がある。直交変調部２７において、いずれの変調方式による直交変調が行われるかは、例えば、送信装置１１のオペレータの操作に従って、あらかじめ設定される。なお、直交変調部２７では、その他、例えば、4PAM(Pulse Amplitude Modulation)その他の直交変調を行うことが可能である。
マッピング部２６で信号点にマッピングされたシンボルは、直交変調部２７に供給される。
直交変調部２７は、マッピング部２６からのシンボルに従い、搬送波の直交変調を行い、その結果得られる変調信号を送信する。
次に、図９は、図８のLDPC符号化部２１でLDPC符号化に用いられる検査行列Hを示している。
検査行列Hは、LDGM(Low-Density Generation Matrix )構造になっており、LDPC符号の符号ビットのうちの、情報ビットに対応する部分の情報行列HAと、パリティビットに対応するパリティ行列HTとによって、式H＝[HA｜HT］（情報行列HAの要素を左側の要素とし、パリティ行列HTの要素を右側の要素とする行列）で表すことができる。
ここで、１個のLDPC符号（１符号語）の符号ビットのうちの情報ビットのビット数と、パリティビットのビット数を、それぞれ、情報長Kと、パリティ長Mというとともに、１個のLDPC符号の符号ビットのビット数を、符号長N(=K+M)という。
ある符号長NのLDPC符号についての情報長Kとパリティ長Mは、符号化率によって決まる。また、検査行列Hは、行×列がM×Nの行列となる。そして、情報行列HAは、M×Kの行列となり、パリティ行列HTは、M×Mの行列となる。
図１０は、DVB-S.2の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTを示している。
DVB-S.2の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTは、図１０に示すように、1の要素が、いわば階段状に並ぶ階段構造になっている。パリティ行列HTの行重みは、１行目については１で、残りの全ての行については２になっている。また、列重みは、最後の１列については１で、残りの全ての列で２になっている。
以上のように、パリティ行列HTが階段構造になっている検査行列HのLDPC符号は、その検査行列Hを用いて、容易に生成することができる。
すなわち、LDPC符号（１符号語）を、行ベクトルcで表すとともに、その行ベクトルを転置して得られる列ベクトルを、cTと表す。また、LDPC符号である行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表すこととする。
ここで、この場合、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式c =[A|T]（行ベクトルAの要素を左側の要素とし、行ベクトルTの要素を右側の要素とする行ベクトル）で表すことができる。
検査行列Hと、LDPC符号としての行ベクトルc=[A|T]とは、式HcT=0を満たす必要があり、かかる式HcT=0を満たす行ベクトルc=[A|T]を構成するパリティビットとしての行ベクトルTは、検査行列H=[HA|HT]のパリティ行列HTが、図１０に示した階段構造になっている場合には、式HcT=0における列ベクトルHcTの１行目の要素から順に、各行の要素の論理和を０にしていくようにすることで、逐次的に求めることができる。
図１１は、DVB-S.2の規格に規定されているLDPC符号の検査行列Hと、列重みとを示している。
すなわち、図１１Ａは、DVB-S.2の規格に規定されているLDPC符号の検査行列Hを示している。
検査行列Hの１列目からのKX列については、列重みがXに、その後のK3列については、列重みが３に、その後のM-1列については、列重みが２に、最後の１列については、列重みが１に、それぞれなっている。
ここで、KX+K3+M-1+1は、符号長Nに等しい。
DVB-S.2の規格において、列数KX，K3、及びM（パリティ長）、並びに、列重みXは、図１１Ｂに示すように規定されている。
すなわち、図１１Ｂは、DVB-S.2の規格に規定されているLDPC符号の各符号化率についての、列数KX，K3、及びM、並びに、列重みXを示している。
DVB-S.2の規格では、64800ビットと16200ビットの符号長NのLDPC符号が規定されている。
そして、図１１Ｂに示すように、符号長Nが64800ビットのLDPC符号については、１１個の符号化率(nominal rate)1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6,8/9、及び9/10が規定されており、符号長Nが16200ビットのLDPC符号については、１０個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6、及び8/9が規定されている。
次に、図１２のフローチャートを参照して、図８の送信装置１１で行われる送信処理について説明する。
LDPC符号化部２１は、そこに、対象データが供給されるのを待って、ステップＳ５１において、対象データを、LDPC符号に符号化し、そのLDPC符号を、ビットインターリーバ２２に供給して、処理は、ステップＳ５２に進む。
ビットインターリーバ２２では、ステップＳ５２において、LDPC符号化部２１からのLDPC符号を対象として、ビットインターリーブが行われる。
すなわち、ステップＳ５２では、ビットインターリーバ２２において、デマルチプレクサ２５が、LDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、LDPC符号化部２１からのLDPC符号の符号ビットを入れ替えて、入れ替え後の符号ビットを、シンボルのシンボルビット（シンボルを表すビット）とする入れ替え処理を行う。
ビットインターリーバ２２は、入れ替え処理によって得られるシンボルを、マッピング部２６に供給する。
マッピング部２６は、ステップＳ５３において、デマルチプレクサ２５からのシンボルを、直交変調部２７で行われる直交変調の変調方式で定める信号点にマッピングし、直交変調部２７に供給して、処理は、ステップＳ５４に進む。
直交変調部２７は、ステップＳ５４において、マッピング部２６からの信号点（にマッピングされたシンボル）に従い、搬送波の直交変調を行って、処理は、ステップＳ５５に進み、直交変調の結果得られる変調信号を送信して、処理を終了する。
なお、図１２の送信処理は、パイプラインで繰り返し行われる。
次に、図８のLDPC符号化部２１について、さらに説明する。
図１１で説明したように、DVB-S.2の規格では、64800ビットと16200ビットとの２通りの符号長NのLDPC符号が規定されている。
そして、符号長Nが64800ビットのLDPC符号については、１１個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6,8/9、及び9/10が規定されており、符号長Nが16200ビットのLDPC符号については、１０個の符号化率1/4,1/3,2/5,1/2,3/5,2/3,3/4,4/5,5/6、及び8/9が規定されている（図１１Ｂ）。
LDPC符号化部２１は、このような、符号長Nが64800ビットや16200ビットの各符号化率のLDPC符号による符号化（誤り訂正符号化）を、符号長Nごと、及び符号化率ごとに用意された検査行列Hに従って行う。
図１３は、図８のLDPC符号化部２１の構成例を示している。
LDPC符号化部２１は、符号化処理部１０１と記憶部１０２とから構成される。
符号化処理部１０１は、符号化率設定部１１１、初期値テーブル読み出し部１１２、検査行列生成部１１３、情報ビット読み出し部１１４、符号化パリティ演算部１１５、及び制御部１１６から構成され、LDPC符号化部２１に供給される対象データのLDPC符号化を行い、その結果得られるLDPC符号を、ビットインターリーバ２２（図８）に供給する。
すなわち、符号化率設定部１１１は、例えば、オペレータの操作等に応じて、LDPC符号の符号長Nと符号化率とを設定する。
初期値テーブル読み出し部１１２は、符号化率設定部１１１が設定した符号長N及び符号化率に対応する、後述する検査行列初期値テーブルを、記憶部１０２から読み出す。
検査行列生成部１１３は、初期値テーブル読み出し部１１２が読み出した検査行列初期値テーブルに基づいて、後述するように、符号化率設定部１１１が設定した符号長N及び符号化率に応じた情報長K（=符号長N-パリティ長M）に対応する情報行列HAの１の要素を列方向に360列ごとの周期で配置して検査行列Hを生成し、記憶部１０２に格納する。
情報ビット読み出し部１１４は、LDPC符号化部２１に供給される対象データから、情報長K分の情報ビットを読み出す（抽出する）。
符号化パリティ演算部１１５は、検査行列生成部１１３が生成した検査行列Hを記憶部１０２から読み出し、情報ビット読み出し部１１４が読み出した情報ビットに対するパリティビットを所定の式に基づいて算出し、符号語（LDPC符号）を生成する。
制御部１１６は、符号化処理部１０１を構成する各ブロックを制御する。
記憶部１０２には、64800ビットと16200ビットとの２通りの符号長Nそれぞれについての、図１１に示した複数の符号化率それぞれに対応する複数の検査行列初期値テーブル等が格納されている。また、記憶部１０２は、符号化処理部１０１の処理上必要なデータを一時記憶する。
図１４は、図１３のLDPC符号化部２１の処理を説明するフローチャートである。
ステップＳ１０１において、符号化率設定部１１１は、LDPC符号化を行う符号長N及び符号化率rを決定（設定）する。
ステップＳ１０２において、初期値テーブル読み出し部１１２は、符号化率設定部１１１により決定された符号長N及び符号化率rに対応する、予め定められた検査行列初期値テーブルを、記憶部１０２から読み出す。
ステップＳ１０３において、検査行列生成部１１３は、初期値テーブル読み出し部１１２が記憶部１０２から読み出した検査行列初期値テーブルを用いて、符号化率設定部１１１により決定された符号長N及び符号化率rのLDPC符号の検査行列Hを求め（生成し）、記憶部１０２に供給して格納する。
ステップＳ１０４において、情報ビット読み出し部１１４は、LDPC符号化部２１に供給される対象データから、符号化率設定部１１１により決定された符号長N及び符号化率rに対応する情報長K(=N×r)の情報ビットを読み出すとともに、検査行列生成部１１３が求めた検査行列Hを、記憶部１０２から読み出し、符号化パリティ演算部１１５に供給する。
ステップＳ１０５において、符号化パリティ演算部１１５は、式（８）を満たす符号語cのパリティビットを順次演算する。
HcT=0
・・・（８）
式（８）において、cは、符号語（LDPC符号）としての行ベクトルを表し、cTは、行ベクトルcの転置を表す。
ここで、上述したように、LDPC符号（１符号語）としての行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表す場合には、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式c =[A|T]で表すことができる。
検査行列Hと、LDPC符号としての行ベクトルc=[A|T]とは、式HcT=0を満たす必要がある。かかる式HcT=0を満たす行ベクトルc=[A|T]を構成するパリティビットとしての行ベクトルTは、検査行列H=[HA|HT]のパリティ行列HTが、図１０に示した階段構造になっている場合には、上述したように、式HcT=0における列ベクトルHcTの１行目の要素から順に、各行の要素を０にしていくようにすることで、逐次的に求めることができる。
符号化パリティ演算部１１５は、情報ビットAに対して、パリティビットTを求めると、その情報ビットAとパリティビットTとによって表される符号語c ＝［A｜T］を、情報ビットAのLDPC符号化結果として出力する。
なお、符号語cは、648000ビット又は16200ビットである。
その後、ステップＳ１０６において、制御部１１６は、LDPC符号化を終了するかどうかを判定する。ステップＳ１０６において、LDPC符号化を終了しないと判定された場合、すなわち、例えば、LDPC符号化すべき対象データが、まだある場合、処理は、ステップＳ１０１に戻り、以下、ステップＳ１０１ないしＳ１０６の処理が繰り返される。
また、ステップＳ１０６において、LDPC符号化を終了すると判定された場合、すなわち、例えば、LDPC符号化すべき対象データがない場合、LDPC符号化部２１は、処理を終了する。
以上のように、各符号長N、及び、各符号化率rに対応する検査行列初期値テーブルが用意されており、LDPC符号化部２１は、所定の符号長Nの、所定の符号化率rのLDPC符号化を、その所定の符号長N、及び、所定の符号化率rに対応する検査行列初期値テーブルから生成される検査行列Hを用いて行う。
検査行列初期値テーブルは、検査行列Hの、LDPC符号（検査行列Hによって定義されるLDPC符号）の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA（図９）の１の要素の位置を360列ごとに表すテーブルであり、各符号長N及び各符号化率rの検査行列Hごとに、あらかじめ作成される。
図１５ないし図１８は、DVB-S.2の規格に規定されている、図１１に示した、符号長が64800ビットの、符号化率rが3/5の検査行列Hに対する検査行列初期値テーブルを示している。ここで、図１６は、図１５に続く図であり、図１７は、図１６に続く図である。また、図１８は、図１７に続く図である。
図１９は、DVB-S.2の規格に規定されている、図１１に示した、符号長が16200ビットの、符号化率rが3/5の検査行列Hに対する検査行列初期値テーブルを示している。
検査行列生成部１１３（図１３）は、検査行列初期値テーブルを用いて、以下のように、検査行列Hを求める。
すなわち、図２０は、検査行列初期値テーブルから検査行列Hを求める方法を示している。
なお、図２０の検査行列初期値テーブルは、図１９に示した検査行列初期値テーブルである。
検査行列初期値テーブルは、上述したように、LDPC符号の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA（図９）の１の要素の位置を、360列ごとに表すテーブルであり、そのi行目には、検査行列Hの1+360×(i-1)列目の１の要素の行番号（検査行列Hの１行目の行番号を０とする行番号）が、その1+360×(i-1)列目の列が持つ列重みの数だけ並んでいる。
ここで、検査行列Hの、パリティ長Ｍに対応するパリティ行列HT（図９）は、図１０に示したように、階段構造に決まっているので、検査行列初期値テーブルによれば、検査行列Hの、情報長Kに対応する情報行列HA（図９）が求められる。
検査行列初期値テーブルの行数k+1は、情報長Kによって異なる。
情報長Kと、検査行列初期値テーブルの行数k+1との間には、式（９）の関係が成り立つ。
K=(k+1)×360
・・・（９）
図２０の検査行列初期値テーブルでは、１行目から９行目までに、１２個の数値が並び、１０行目から２７(=k+1)行目までに、３個の数値が並んでいる。
したがって、図２０の検査行列初期値テーブルから求められる検査行列Hの列重みは、１列目から、1+360×(10-1)-1列目までは、１２であり、1+360×(10-1)列目から、K列目までは、３である。
図２０の検査行列初期値テーブルの１行目は、2765,5713,6426,・・・となっており、これは、検査行列Hの１列目において、行番号が、2765,5713,6426,・・・の行の要素が１であること（かつ、他の要素が０であること）を示している。
また、図２０の検査行列初期値テーブルの２行目は、4951,211,2208,・・・となっており、これは、検査行列Hの３６１（＝１＋360×（２−１））列目において、行番号が、4951,211,2208,・・・の行の要素が１であることを示している。
以上のように、検査行列初期値テーブルは、検査行列Hの情報行列HAの１の要素の位置を360列ごとに表す。
検査行列Hの1+360×(i-1)列目以外の列、つまり、2+360×(i-1)列目から、360×i列目までの各列は、検査行列初期値テーブルによって定まる1+360×(i-1)列目の１の要素を、パリティ長Ｍに従って下方向（列の下方向）に、周期的にサイクリックシフトして配置したものになっている。
すなわち、例えば、2+360×(i-1)列目は、1+360×(i-1)列目を、M/360だけ下方向にサイクリックシフトしたものとなっており、次の3+360×(i-1)列目は、1+360×(i-1)列目を、2×M/360だけ下方向にサイクリックシフトしたもの（2+360×(i-1)列目を、M/360だけ下方向にサイクリックシフトしたもの）となっている。
いま、検査行列初期値テーブルのi行目（上からi番目）のj列目（左からj番目）の数値を、hi,jと表すとともに、検査行列Hのw列目の、j個目の１の要素の行番号を、Hw-jと表すこととすると、検査行列Hの1+360×(i-1)列目以外の列であるw列目の、１の要素の行番号Hw-jは、式（１０）で求めることができる。
Hw-j=mod{hi,j＋mod((w-1),360)×q，M)
・・・（１０）
ここで、mod（x，y）はxをyで割った余りを意味し、qは、パリティ長Mを、360で除算することにより得られる値M/360を表す。
検査行列生成部１１３（図１３）は、検査行列初期値テーブルによって、検査行列Hの1+360×(i-1)列目の１の要素の行番号を特定する。
さらに、検査行列生成部１１３（図１３）は、検査行列Hの1+360×(i-1)列目以外の列であるw列目の、１の要素の行番号Hw-jを、式（１０）に従って求め、以上により得られた行番号の要素を１とする検査行列Hを生成する。
ところで、LDPC符号については、検査行列Hの列重みが大の列に対応する符号ビットほど、エラーレート（エラー確率）が低いことが知られている。
図１１に示した、DVB-S.2の規格に規定されている検査行列Hでは、先頭側（左側）の列ほど、列重みが大の傾向にあり、したがって、その検査行列Hに対応するLDPC符号については、先頭の符号ビットほど、エラーに強く（エラーに対する耐性があり）、終わりの符号ビットほど、エラーに弱い傾向がある。
図２１は、図８の直交変調部２７で16QAMが行われる場合の、１６個のシンボル（に対応する信号点）のIQ平面上の配置を示している。
すなわち、図２１Ａは、16QAMのシンボルを示している。
16QAMでは、１シンボルは、４ビットを表し、１６(=24)個のシンボルが存在する。そして、１６個のシンボルは、IQ平面の原点を中心として、I方向×Q方向が４×４の正方形状となるように配置されている。
いま、１シンボルが表すビット列の、最上位ビットからi+1ビット目のビットを、ビットyiと表すこととすると、16QAMの１シンボルが表す４ビットは、最上位ビットから順に、ビットy0,y1,y2,y3と表すことができる。変調方式が16QAMの場合には、LDPC符号の符号ビットの４ビットは、４ビットy0ないしy3のシンボルにされる。
図２１Ｂは、16QAMのシンボルが表す４ビット（以下、シンボルビットともいう）y0ないしy3それぞれについてのビット境界を示している。
ここで、シンボルビットyi（図２１では、i=0,1,2,3）についてのビット境界とは、そのシンボルビットyiが0になっているシンボルと、1になっているシンボルとの境界を意味する。
図２１Ｂに示すように、16QAMのシンボルが表す４シンボルビットy0ないしy3のうちの最上位のシンボルビットy0については、IQ平面のQ軸の１箇所だけがビット境界となり、２番目（最上位ビットから２番目）のシンボルビットy1については、IQ平面のI軸の１箇所だけがビット境界となる。
また、３番目のシンボルビットy2については、４×４個のシンボルのうちの、左から１列目と２列目との間、及び３列目と４列目との間の２箇所が、ビット境界となる。
さらに、４番目のシンボルビットy3については、４×４個のシンボルのうちの、上から１行目と２行目との間、及び３行目と４行目との間の２箇所が、ビット境界となる。
シンボルが表すシンボルビットyiは、ビット境界から離れているシンボルが多いほど、誤りにくく（エラー確率が低く）、ビット境界に近いシンボルが多いほど、誤りやすい（エラー確率が高い）。
いま、誤りにくい（エラーに強い）ビットを、「強いビット」というとともに、誤りやすい（エラーに弱い）ビットを、「弱いビット」ということとすると、16QAMのシンボルの４シンボルビットy0ないしy3については、最上位のシンボルビットy0、及び２番目のシンボルビットy1が強いビットになっており、３番目のシンボルビットy2、及び４番目のシンボルビットy3が弱いビットになっている。
図２２ないし図２４は、図８の直交変調部２７で64QAMが行われる場合の、６４個のシンボル（に対応する信号点）のIQ平面上の配置を示している。
64QAMでは、１シンボルは、６ビットを表し、６４(=26)個のシンボルが存在する。そして、６４個のシンボルは、IQ平面の原点を中心として、I方向×Q方向が８×８の正方形状となるように配置されている。
64QAMの１シンボルのシンボルビットは、最上位ビットから順に、ビットy0,y1,y2,y3,y4,y5と表すことができる。変調方式が64QAMの場合には、LDPC符号の符号ビットの６ビットは、６ビットのシンボルビットy0ないしy5のシンボルにされる。
ここで、図２２は、64QAMのシンボルのシンボルビットy0ないしy5のうちの、最上位のシンボルビットy0と、２番目のシンボルビットy1それぞれについてのビット境界を、図２３は、３番目のシンボルビットy2と、４番目のシンボルビットy3それぞれについてのビット境界を、図２４は、５番目のシンボルビットy4と、６番目のシンボルビットy5それぞれについてのビット境界を、それぞれ示している。
図２２に示すように、最上位のシンボルビットy0と、２番目のシンボルビットy1それぞれについてのビット境界は、１箇所になっている。また、図２３に示すように、３番目のシンボルビットy2と、４番目のシンボルビットy3それぞれについてのビット境界は、２箇所になっており、図２４に示すように、５番目のシンボルビットy4と、６番目のシンボルビットy5それぞれについてのビット境界は、４箇所になっている。
したがって、64QAMのシンボルのシンボルビットy0ないしy5については、最上位シンボルビットy0、及び２番目のシンボルビットy1が、強いビットになっており、３番目のシンボルビットy2、及び４番目のシンボルビットy3が、その次に強いビットになっている。そして、５番目のシンボルビットy4と、６番目のシンボルビットy5は、弱いビットになっている。
図２１、さらには、図２２ないし図２４から、直交変調のシンボルのシンボルビットについては、上位ビットが強いビットとなり、下位ビットが弱いビットになる傾向があることが分かる。
ここで、図１１で説明したように、LDPC符号化部２１（図８）が出力するLDPC符号については、エラーに強い符号ビットと、エラーに弱い符号ビットがある。
また、図２１ないし図２４で説明したように、直交変調部２７で行われる直交変調のシンボルのシンボルビットについては、強いビットと弱いビットがある。
したがって、LDPC符号の、エラーに弱い符号ビットを、直交変調のシンボルの、弱いシンボルビットに割り当てると、全体として、エラーに対する耐性が低下する。
そこで、LDPC符号の、エラーに弱い符号ビットを、直交変調のシンボルの、強いビット（シンボルビット）に割り当てる傾向で、LDPC符号の符号ビットをインターリーブするインターリーバが提案されている。
図８のデマルチプレクサ２５は、そのインターリーバの処理を行うことができる。
図２５は、図８のデマルチプレクサ２５の処理を説明する図である。
すなわち、図２５Ａは、デマルチプレクサ２５の機能的な構成例を示している。
デマルチプレクサ２５は、メモリ３１及び入れ替え部３２から構成される。
メモリ３１には、LDPC符号化部２１からのLDPC符号が供給される。
メモリ３１は、ロウ(row)（横）方向にmbビットを記憶するとともに、カラム(column)（縦）方向にN/(mb)ビットを記憶する記憶容量を有し、そこに供給されるLDPC符号の符号ビットを、カラム方向に書き込み、ロウ方向に読み出して、入れ替え部３２に供給する。
ここで、mは、１シンボルとなるLDPC符号の符号ビットのビット数を表し、bは所定の正の整数で、mを整数倍するのに用いられる倍数である。また、N（＝情報長K＋パリティ長M）は、上述したように、LDPC符号の符号長を表す。
図２５Ａは、変調方式が64QAMである場合のデマルチプレクサ２５の構成例を示しており、したがって、１シンボルとなるLDPC符号の符号ビットのビット数mは、６ビットである。
また、図２５Ａでは、倍数bは1になっており、したがって、メモリ３１は、カラム方向×ロウ方向がN/(6×1)×(6×1)ビットの記憶容量を有する。
ここで、メモリ３１の、ロウ方向が1ビットの、カラム方向に延びる記憶領域を、以下、適宜、カラムという。図２５Ａでは、メモリ３１は、６(=6×1)個のカラムから構成される。
デマルチプレクサ２５では、LDPC符号の符号ビットを、メモリ３１を構成するカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。
そして、符号ビットの書き込みが、最も右のカラムの一番下まで終了すると、メモリ３１を構成するすべてのカラムの１行目から、ロウ方向に、６ビット（mbビット）単位で、符号ビットが読み出され、入れ替え部３２に供給される。
入れ替え部３２は、メモリ３１からの６ビットの符号ビットの位置を入れ替える入れ替え処理を行い、その結果得られる６ビットを、64QAMの１シンボルを表す６シンボルビットy0,y1,y2,y3,y4,y5として出力する。
すなわち、メモリ３１からは、ロウ方向に、mbビット（ここでは、６ビット）の符号ビットが読み出されるが、その、メモリ３１から読み出されるmbビットの符号ビットの、最上位ビットからiビット目を(i=0,1,・・・,mb-1)、ビットbiと表すこととすると、メモリ３１からロウ方向に読み出される６ビットの符号ビットは、最上位ビットから順に、ビットb0,b1,b2,b3,b4,b5と表すことができる。
図１１で説明した列重みの関係で、ビットb0の方向にある符号ビットは、エラーに強い符号ビットになっており、ビットb5の方向にある符号ビットは、エラーに弱い符号ビットになっている。
入れ替え部３２では、メモリ３１からの６ビットの符号ビットb0ないしb5のうちの、エラーに弱い符号ビットが、64QAMの１シンボルのシンボルビットy0ないしy5のうちの、強いビットに割り当てられるように、メモリ３１からの６ビットの符号ビットb0ないしb5の位置を入れ替える入れ替え処理を行うことができる。
ここで、メモリ３１からの６ビットの符号ビットb0ないしb5をどのように入れ替えて、64QAMの１シンボルを表す６シンボルビットy0ないしy5のそれぞれに割り当てるかの入れ替え方式としては、各社から、様々な方式が提案されている。
図２５Ｂは、第１の入れ替え方式を、図２５Ｃは、第２の入れ替え方式を、図２５Ｄは、第３の入れ替え方式を、それぞれ示している。
図２５Ｂないし図２５Ｄにおいて（後述する図２６においても同様）、ビットbiとyjとを結ぶ線分は、符号ビットbiを、シンボルのシンボルビットyjに割り当てる（シンボルビットyjの位置に入れ替える）ことを意味する。
図２５Ｂの第１の入れ替え方式としては、３種類のうちのいずれか１つを採用することが提案されており、図２５Ｃの第２の入れ替え方式としては、２種類のうちのいずれか１つを採用することが提案されている。
図２５Ｄの第３の入れ替え方式としては、６種類を順番に選択して用いることが提案されている。
図２６は、変調方式が64QAMであり（したがって、１シンボルにマッピングされるLDPC符号の符号ビットのビット数mは、図２５と同様に６ビットである）、かつ、倍数bが2の場合のデマルチプレクサ２５の構成例と、第４の入れ替え方式を示している。
倍数bが2である場合、メモリ３１は、カラム方向×ロウ方向がN/(6×2)×(6×2)ビットの記憶容量を有し、１２(=6×2)個のカラムから構成される。
図２６Ａは、メモリ３１へのLDPC符号の書き込み順を示している。
デマルチプレクサ２５では、図２５で説明したように、LDPC符号の符号ビットを、メモリ３１を構成するカラムの上から下方向（カラム方向）に書き込むことが、左から右方向のカラムに向かって行われる。
そして、符号ビットの書き込みが、最も右のカラムの一番下まで終了すると、メモリ３１を構成するすべてのカラムの１行目から、ロウ方向に、１２ビット（mbビット）単位で、符号ビットが読み出され、入れ替え部３２に供給される。
入れ替え部３２は、メモリ３１からの１２ビットの符号ビットの位置を、第４の入れ替え方式で入れ替える入れ替え処理を行い、その結果得られる１２ビットを、64QAMの２シンボル（b個のシンボル）を表す１２ビット、つまり、64QAMの１シンボルを表す６シンボルビットy0,y1,y2,y3,y4,y5と、次の１シンボルを表す６シンボルビットy0,y1,y2,y3,y4,y5として出力する。
ここで、図２６Ｂは、図２６Ａの入れ替え部３２による入れ替え処理の第４の入れ替え方式を示している。
なお、倍数bが2である場合（3以上である場合も同様）、入れ替え処理では、mbビットの符号ビットが、連続するb個のシンボルのmbビットのシンボルビットに割り当てられる。図２６を含め、以下では、説明の便宜上、連続するb個のシンボルのmbビットのシンボルビットの最上位ビットからi+1ビット目を、ビット（シンボルビット）yiと表す。
ところで、図１５ないし図１９に示した、DVB-S.2の規格に規定されている検査行列初期値テーブルから求められる、符号化率rが3/5の検査行列HのLDPC符号は、他の符号化率のLDPC符号に比較して、性能が劣っていることが知られている。
現在提案されている入れ替え方式（以下、現行方式ともいう）では、符号化率rが3/5のLDPC符号の性能が劣っていることを考慮せずに、符号ビットの入れ替え方が決められている。
図２７及び図２８を参照して、デマルチプレクサ２５で、仮に、現行方式で入れ替え処理が行われるとした場合の、その入れ替え処理について説明する。
図２７は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号である場合の、現行方式の入れ替え処理の一例を示している。
すなわち、図２７Ａは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、現行方式の入れ替え処理の一例を示している。
変調方式が16QAMである場合、符号ビットの4(=m)ビットが、１個のシンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされる。
さらに、符号長Nが64800ビットで、倍数bが2である場合、デマルチプレクサ２５のメモリ３１（図２５、図２６）は、ロウ方向に4×2(=mb)ビットを記憶する8個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶する。
デマルチプレクサ２５では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれ、64800ビットの符号ビット（１符号語）の書き込みが終了すると、メモリ３１に書き込まれた符号ビットが、ロウ方向に、4×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、メモリ３１から読み出される4×2(=mb)ビットの符号ビットb0,b1,b2,b3,b4,b5,b6,b7を、例えば、図２７Ａに示すように、連続する2(=b)個のシンボルの4×2(=mb)ビットのシンボルビットy0,y1,y2,y3,y4,y5,y6,y7に割り当てるように、4×2(=mb)ビットの符号ビットb0ないしb7を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
図２７Ｂは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、現行方式の入れ替え処理の一例を示している。
変調方式が64QAMである場合、符号ビットの6(=m)ビットが、１個のシンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされる。
さらに、符号長Nが64800ビットで、倍数bが2である場合、デマルチプレクサ２５のメモリ３１（図２５、図２６）は、ロウ方向に6×2(=mb)ビットを記憶する12個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶する。
デマルチプレクサ２５では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれ、64800ビットの符号ビット（１符号語）の書き込みが終了すると、メモリ３１に書き込まれた符号ビットが、ロウ方向に、6×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、メモリ３１から読み出される6×2(=mb)ビットの符号ビットb0,b1,b2,b3,b4,b5,b6,b7,b8,b9,b10,b11を、例えば、図２７Ｂに示すように、連続する2(=b)個のシンボルの6×2(=mb)ビットのシンボルビットy0,y1,y2,y3,y4,y5,y6,y7,y8,y9,y10,y11に割り当てるように、6×2(=mb)ビットの符号ビットb0ないしb11を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
図２７Ｃは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが2である場合の、現行方式の入れ替え処理の一例を示している。
変調方式が256QAMである場合、符号ビットの8(=m)ビットが、１個のシンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされる。
さらに、符号長Nが64800ビットで、倍数bが2である場合、デマルチプレクサ２５のメモリ３１（図２５、図２６）は、ロウ方向に8×2(=mb)ビットを記憶する16個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶する。
デマルチプレクサ２５では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれ、64800ビットの符号ビット（１符号語）の書き込みが終了すると、メモリ３１に書き込まれた符号ビットが、ロウ方向に、8×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、メモリ３１から読み出される8×2(=mb)ビットの符号ビットb0,b1,b2,b3,b4,b5,b6,b7,b8,b9,b10,b11,b12,b13,b14,b15を、例えば、図２７Ｃに示すように、連続する2(=b)個のシンボルの8×2(=mb)ビットのシンボルビットy0,y1,y2,y3,y4,y5,y6,y7,y8,y9,y10,y11,y12,y13,y14,y15に割り当てるように、8×2(=mb)ビットの符号ビットb0ないしb15を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy15に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy13に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy8に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy10に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy7に、
符号ビットb12を、シンボルビットy12に、
符号ビットb13を、シンボルビットy2に、
符号ビットb14を、シンボルビットy14に、
符号ビットb15を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
図２８は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号である場合の、現行方式の入れ替え処理の一例を示している。
すなわち、図２８Ａは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、現行方式の入れ替え処理の一例を示している。
変調方式が16QAMである場合、符号ビットの4(=m)ビットが、１個のシンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされる。
さらに、符号長Nが16200ビットで、倍数bが2である場合、デマルチプレクサ２５のメモリ３１（図２５、図２６）は、ロウ方向に4×2(=mb)ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶する。
デマルチプレクサ２５では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれ、16200ビットの符号ビット（１符号語）の書き込みが終了すると、メモリ３１に書き込まれた符号ビットが、ロウ方向に、4×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、メモリ３１から読み出される4×2(=mb)ビットの符号ビットb0,b1,b2,b3,b4,b5,b6,b7を、例えば、図２８Ａに示すように、連続する2(=b)個のシンボルの4×2(=mb)ビットのシンボルビットy0,y1,y2,y3,y4,y5,y6,y7に割り当てるように、4×2(=mb)ビットの符号ビットb0ないしb7を入れ替える。
すなわち、入れ替え部３２は、上述した図２７Ａの場合と同様に、符号ビットb0ないしb7を、シンボルビットy0ないしy7に割り当てる入れ替えを行う。
図２８Ｂは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、現行方式の入れ替え処理の一例を示している。
変調方式が64QAMである場合、符号ビットの6(=m)ビットが、１個のシンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされる。
さらに、符号長Nが16200ビットで、倍数bが2である場合、デマルチプレクサ２５のメモリ３１（図２５、図２６）は、ロウ方向に6×2(=mb)ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶する。
デマルチプレクサ２５では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれ、16200ビットの符号ビット（１符号語）の書き込みが終了すると、メモリ３１に書き込まれた符号ビットが、ロウ方向に、6×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、メモリ３１から読み出される6×2(=mb)ビットの符号ビットb0,b1,b2,b3,b4,b5,b6,b7,b8,b9,b10,b11を、例えば、図２８Ｂに示すように、連続する2(=b)個のシンボルの6×2(=mb)ビットのシンボルビットy0,y1,y2,y3,y4,y5,y6,y7,y8,y9,y10,y11に割り当てるように、6×2(=mb)ビットの符号ビットb0ないしb11を入れ替える。
すなわち、入れ替え部３２は、上述した図２７Ｂの場合と同様に、符号ビットb0ないしb11を、シンボルビットy0ないしy11に割り当てる入れ替えを行う。
図２８Ｃは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが1ある場合の、現行方式の入れ替え処理の一例を示している。
変調方式が256QAMである場合、符号ビットの8(=m)ビットが、１個のシンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされる。
さらに、符号長Nが16200ビットで、倍数bが1である場合、デマルチプレクサ２５のメモリ３１（図２５、図２６）は、ロウ方向に8×1(=mb)ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶する。
デマルチプレクサ２５では、LDPC符号の符号ビットが、メモリ３１のカラム方向に書き込まれ、16200ビットの符号ビット（１符号語）の書き込みが終了すると、メモリ３１に書き込まれた符号ビットが、ロウ方向に、8×1(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、メモリ３１から読み出される8×1(=mb)ビットの符号ビットb0,b1,b2,b3,b4,b5,b6,b7を、例えば、図２８Ｃに示すように、1(=b)個のシンボルの8×1(=mb)ビットのシンボルビットy0,y1,y2,y3,y4,y5,y6,y7に割り当てるように、8×1(=mb)ビットの符号ビットb0ないしb7を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy6に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
現行方式では、上述したように、符号化率rが3/5のLDPC符号の性能が劣っていることを考慮せずに、符号ビットの入れ替え方が決められているため、符号化率rが3/5のLDPC符号については、エラーに対する耐性が強いとは言い難い。
そこで、図８のデマルチプレクサ２５では、以下説明する新入れ替え方式での入れ替え処理が行われるようになっており、これにより、符号化率rが3/5のLDPC符号について、シンボルのエラーに対する耐性を向上させるようになっている。
図２９ないし図３１を参照して、新入れ替え方式について説明する。
新入れ替え方式では、デマルチプレクサ２５の入れ替え部３２は、mbビットの符号ビットの入れ替えを、あらかじめ定めた割り当てルールに従って行う。
割り当てルールとは、LDPC符号の符号ビットをシンボルビットに割り当てるためのルールである。割り当てルールでは、符号ビットの符号ビットグループと、その符号ビットグループの符号ビットを割り当てるシンボルビットのシンボルビットグループとの組み合わせであるグループセットと、そのグループセットの符号ビットグループ、及びシンボルビットグループそれぞれの符号ビット、及びシンボルビットのビット数（以下、グループビット数ともいう）とが規定されている。
ここで、符号ビットには、上述したように、エラー確率に違いがあり、シンボルビットにも、エラー確率に違いがある。符号ビットグループとは、符号ビットをエラー確率に応じてグループ分けするグループであり、シンボルビットグループとは、シンボルビットをエラー確率に応じてグループ分けするグループである。
図２９は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、符号ビットグループとシンボルビットグループとを示している。
この場合、メモリ３１から読み出される4×2(=mb)ビットの符号ビットは、エラー確率の違いに応じて、図２９Ａに示すように、５個の符号ビットグループGb1,Gb2,Gb3,Gb4,Gb5にグループ分けすることができる。
図２９Ａでは、符号ビットグループGb1には、符号ビットb0が、符号ビットグループGb2には、符号ビットb1が、符号ビットグループGb3には、符号ビットb2及びb3が、符号ビットグループGb4には、符号ビットb4が、符号ビットグループGb5には、符号ビットb5ないしb7が、それぞれ属する。
変調方式が16QAMで、倍数bが2である場合、4×2(=mb)ビットのシンボルビットは、エラー確率の違いに応じて、図２９Ｂに示すように、２個のシンボルビットグループGy1,Gy2にグループ分けすることができる。
図２９Ｂでは、シンボルビットグループGy1には、シンボルビットy0,y1,y4,y5が、シンボルビットグループGy2には、シンボルビットy2,y3,y6,y7が、それぞれ属する。
図３０は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、割り当てルールを示している。
図３０の割り当てルールでは、符号ビットグループGb1と、シンボルビットグループGy1との組み合わせが、１個のグループセットとして規定されている。そして、そのグループセットのグループビット数が1ビットに規定されている。
ここで、以下では、グループセットと、そのグループビット数とを、まとめて、グループセット情報という。そして、例えば、符号ビットグループGb1とシンボルビットグループGy1とのグループセットと、そのグループセットのグループビット数である1ビットを、グループセット情報(Gb1,Gy1,1)と記載する。
図３０の割り当てルールでは、グループセット情報(Gb1,Gy1,1)の他、グループセット情報(Gb2,Gy1,1),(Gb3,Gy1,1),(Gb3,Gy2,1),(Gb4,Gy2,1),(Gb5,Gy1,1),(Gb5,Gy2,2)が規定されている。
例えば、グループセット情報(Gb1,Gy1,1)は、符号ビットグループGb1に属する符号ビットの１ビットを、シンボルビットグループGy1に属するシンボルビットの１ビットに割り当てることを意味する。
したがって、図３０の割り当てルールでは、
グループセット情報(Gb1,Gy1,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、符号ビットグループGb2の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、符号ビットグループGb3の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、符号ビットグループGb3の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、符号ビットグループGb4の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,2)により、符号ビットグループGb5の符号ビットの２ビットを、シンボルビットグループGy2のシンボルビットの２ビットに割り当てること
が規定されている。
上述したように、符号ビットグループは、符号ビットをエラー確率に応じてグループ分けするグループであり、シンボルビットグループは、シンボルビットをエラー確率に応じてグループ分けするグループである。したがって、割り当てルールは、符号ビットのエラー確率と、その符号ビットを割り当てるシンボルビットのエラー確率との組み合わせを規定している、ということもできる。
このように、符号ビットのエラー確率と、その符号ビットを割り当てるシンボルビットのエラー確率との組み合わせを規定する割り当てルールは、エラーに対する耐性（ノイズに対する耐性）を、より良くするように決定される。
なお、ある符号ビットグループの符号ビットの割り当て先を、同一のシンボルビットグループのビットの中で変更しても、エラーに対する耐性には（ほとんど）影響しない。
したがって、エラーに対する耐性を向上させるには、BER(Bit Error Rate)を最も小さくするグループセット情報、つまり、符号ビットの符号ビットグループと、その符号ビットグループの符号ビットを割り当てるシンボルビットのシンボルビットグループとの組み合わせ（グループセット）と、そのグループセットの符号ビットグループ、及びシンボルビットグループそれぞれの符号ビット、及びシンボルビットのビット数（グループビット数）とを、割り当てルールとして規定し、その割り当てルールに従って、符号ビットを、シンボルビットに割り当てるように、符号ビットの入れ替えを行えばよい。
但し、割り当てルールに従って（守って）、どの符号ビットを、どのシンボルに割り当てるかの具体的な割り当て方は、送信装置１１及び受信装置１２（図７）の間で、あらかじめ決めておく必要がある。
図３１は、図３０の割り当てルールに従った符号ビットの入れ替えの例を示している。
すなわち、図３１Ａは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、図３０の割り当てルールに従った符号ビットの入れ替えの第１の例を示している。
LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合、図２７で説明したように、デマルチプレクサ２５では、メモリ３１に書き込まれた符号ビットが、ロウ方向に、4×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、図３０の割り当てルールに従い、メモリ３１から読み出される4×2(=mb)ビットの符号ビットb0ないしb7を、例えば、図３１Ａに示すように、連続する2(=b)個のシンボルの4×2(=mb)ビットのシンボルビットy0ないしy7に割り当てるように、4×2(=mb)ビットの符号ビットb0ないしb7を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
図３１Ｂは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、図３０の割り当てルールに従った符号ビットの入れ替えの第２の例を示している。
図３１Ｂによれば、入れ替え部３２は、図３０の割り当てルールに従い、メモリ３１から読み出される4×2(=mb)ビットの符号ビットb0ないしb7について、
符号ビットb0を、シンボルビットy5に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy7に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy0に、
符号ビットb6を、シンボルビットy3に、
符号ビットb7を、シンボルビットy2に、
それぞれ割り当てる入れ替えを行う。
ここで、図３１Ａ及び図３２Ｂに示した、符号ビットbiの、シンボルビットyiへの割り当て方は、いずれも、図３０の割り当てルールに従っている（割り当てルールを遵守している）。
図３２は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、符号ビットグループとシンボルビットグループとを示している。
この場合、メモリ３１から読み出される6×2(=mb)ビットの符号ビットは、エラー確率の違いに応じて、図３２Ａに示すように、５個の符号ビットグループGb1,Gb2,Gb3,Gb4,Gb5にグループ分けすることができる。
図３２Ａでは、符号ビットグループGb1には、符号ビットb0,b1が、符号ビットグループGb2には、符号ビットb2が、符号ビットグループGb3には、符号ビットb3ないしb6が、符号ビットグループGb4には、符号ビットb7が、符号ビットグループGb5には、符号ビットb8ないしb11が、それぞれ属する。
変調方式が64QAMで、倍数bが2である場合、6×2(=mb)ビットのシンボルビットは、エラー確率の違いに応じて、図３２Ｂに示すように、３個のシンボルビットグループGy1,Gy2,Gy3にグループ分けすることができる。
図３２Ｂでは、シンボルビットグループGy1には、シンボルビットy0,y1,y6,y7が、シンボルビットグループGy2には、シンボルビットy2,y3,y8,y9が、シンボルビットグループGy3には、シンボルビットy4,y5,y10,y11が、それぞれ属する。
図３３は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、割り当てルールを示している。
図３３の割り当てルールでは、グループセット情報(Gb1,Gy1,1),(Gb1,Gy2,1),(Gb2,Gy1,1),(Gb3,Gy1,2),(Gb3,Gy2,2),(Gb4,Gy3,1),(Gb5,Gy2,1),(Gb5,Gy3,3)が規定されている。
すなわち、図３３の割り当てルールでは、
グループセット情報(Gb1,Gy1,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb1,Gy2,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、符号ビットグループGb2の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy1,2)により、符号ビットグループGb3の符号ビットの２ビットを、シンボルビットグループGy1のシンボルビットの２ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、符号ビットグループGb3の符号ビットの２ビットを、シンボルビットグループGy2のシンボルビットの２ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、符号ビットグループGb4の符号ビットの１ビットを、シンボルビットグループGy3のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy2,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
及び、グループセット情報(Gb5,Gy3,3)により、符号ビットグループGb5の符号ビットの３ビットを、シンボルビットグループGy3のシンボルビットの３ビットに割り当てること
が規定されている。
図３４は、図３３の割り当てルールに従った符号ビットの入れ替えの例を示している。
すなわち、図３４Ａは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、図３３の割り当てルールに従った符号ビットの入れ替えの第１の例を示している。
LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合、図２７で説明したように、デマルチプレクサ２５では、メモリ３１に書き込まれた符号ビットが、ロウ方向に、6×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、図３３の割り当てルールに従い、メモリ３１から読み出される6×2(=mb)ビットの符号ビットb0ないしb11を、例えば、図３４Ａに示すように、連続する2(=b)個のシンボルの6×2(=mb)ビットのシンボルビットy0ないしy11に割り当てるように、6×2(=mb)ビットの符号ビットb0ないしb11を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy0に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy7に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy8に、
符号ビットb7を、シンボルビットy4に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy10に、
符号ビットb10を、シンボルビットy9に、
符号ビットb11を、シンボルビットy11に、
それぞれ割り当てる入れ替えを行う。
図３４Ｂは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、図３３の割り当てルールに従った符号ビットの入れ替えの第２の例を示している。
図３４Ｂによれば、入れ替え部３２は、図３３の割り当てルールに従い、メモリ３１から読み出される6×2(=mb)ビットの符号ビットb0ないしb11について、
符号ビットb0を、シンボルビットy9に、
符号ビットb1を、シンボルビットy0に、
符号ビットb2を、シンボルビットy7に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy1に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy8に、
符号ビットb7を、シンボルビットy10に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy4に、
符号ビットb10を、シンボルビットy2に、
符号ビットb11を、シンボルビットy11に、
それぞれ割り当てる入れ替えを行う。
図３５は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが2である場合の、符号ビットグループとシンボルビットグループとを示している。
この場合、メモリ３１から読み出される8×2(=mb)ビットの符号ビットは、エラー確率の違いに応じて、図３５Ａに示すように、５個の符号ビットグループGb1,Gb2,Gb3,Gb4,Gb5にグループ分けすることができる。
図３５Ａでは、符号ビットグループGb1には、符号ビットb0ないしb2が、符号ビットグループGb2には、符号ビットb3が、符号ビットグループGb3には、符号ビットb4ないしb8が、符号ビットグループGb4には、符号ビットb9が、符号ビットグループGb5には、符号ビットb10ないしb15が、それぞれ属する。
変調方式が256QAMで、倍数bが2である場合、8×2(=mb)ビットのシンボルビットは、エラー確率の違いに応じて、図３５Ｂに示すように、４個のシンボルビットグループGy1,Gy2,Gy3,Gy4にグループ分けすることができる。
図３５Ｂでは、シンボルビットグループGy1には、シンボルビットy0,y1,y8,y9が、シンボルビットグループGy2には、シンボルビットy2,y3,y10,y11が、シンボルビットグループGy3には、シンボルビットy4,y5,y12,y13が、シンボルビットグループGy4には、シンボルビットy6,y7,y14,y15が、それぞれ属する。
図３６は、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが2である場合の、割り当てルールを示している。
図３６の割り当てルールでは、グループセット情報(Gb1,Gy1,1),(Gb1,Gy2,1),(Gb1,Gy3,1),(Gb2,Gy3,1),(Gb3,Gy1,2),(Gb3,Gy2,3),(Gb4,Gy1,1),(Gb5,Gy3,2),(Gb5,Gy4,4)が規定されている。
すなわち、図３６の割り当てルールでは、
グループセット情報（Gb1,Gy1,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb1,Gy2,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb1,Gy3,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy3のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、符号ビットグループGb2の符号ビットの１ビットを、シンボルビットグループGy3のシンボルビットの１ビットに割り当てること、
グループセット情報 (Gb3,Gy1,2)により、符号ビットグループGb3の符号ビットの２ビットを、シンボルビットグループGy1のシンボルビットの２ビットに割り当てること、
グループセット情報 (Gb3,Gy2,3)により、符号ビットグループGb3の符号ビットの３ビットを、シンボルビットグループGy2のシンボルビットの３ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、符号ビットグループGb4の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy3,2)により、符号ビットグループGb5の符号ビットの２ビットを、シンボルビットグループGy3のシンボルビットの２ビットに割り当てること、
及び、グループセット情報(Gb5,Gy4,4)により、符号ビットグループGb5の符号ビットの４ビットを、シンボルビットグループGy4のシンボルビットの４ビットに割り当てること
が規定されている。
図３７は、図３６の割り当てルールに従った符号ビットの入れ替えの例を示している。
すなわち、図３７Ａは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが2である場合の、図３６の割り当てルールに従った符号ビットの入れ替えの第１の例を示している。
LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが2である場合、図２７で説明したように、デマルチプレクサ２５では、メモリ３１に書き込まれた符号ビットが、ロウ方向に、8×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、図３６の割り当てルールに従い、メモリ３１から読み出される8×2(=mb)ビットの符号ビットb0ないしb15を、例えば、図３７Ａに示すように、連続する2(=b)個のシンボルの8×2(=mb)ビットのシンボルビットy0ないしy15に割り当てるように、8×2(=mb)ビットの符号ビットb0ないしb15を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy8に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy12に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy10に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy1に、
符号ビットb8を、シンボルビットy11に、
符号ビットb9を、シンボルビットy0に、
符号ビットb10を、シンボルビットy13に、
符号ビットb11を、シンボルビットy5に、
符号ビットb12を、シンボルビットy14に、
符号ビットb13を、シンボルビットy6に、
符号ビットb14を、シンボルビットy15に、
符号ビットb15を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
図３７Ｂは、LDPC符号が、符号長Nが64800ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが2である場合の、図３６の割り当てルールに従った符号ビットの入れ替えの第２の例を示している。
図３７Ｂによれば、入れ替え部３２は、図３６の割り当てルールに従い、メモリ３１から読み出される8×2(=mb)ビットの符号ビットb0ないしb15について、
符号ビットb0を、シンボルビットy1に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy5に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy10に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy8に、
符号ビットb8を、シンボルビットy11に、
符号ビットb9を、シンボルビットy0に、
符号ビットb10を、シンボルビットy12に、
符号ビットb11を、シンボルビットy13に、
符号ビットb12を、シンボルビットy7に、
符号ビットb13を、シンボルビットy6に、
符号ビットb14を、シンボルビットy15に、
符号ビットb15を、シンボルビットy14に、
それぞれ割り当てる入れ替えを行う。
図３８は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、符号ビットグループとシンボルビットグループとを示している。
この場合、メモリ３１から読み出される4×2(=mb)ビットの符号ビットは、エラー確率の違いに応じて、図３８Ａに示すように、５個の符号ビットグループGb1,Gb2,Gb3,Gb4,Gb5にグループ分けすることができる。
図３８Ａでは、図２９Ａの場合と同様に、符号ビットグループGb1には、符号ビットb0が、符号ビットグループGb2には、符号ビットb1が、符号ビットグループGb3には、符号ビットb2及びb3が、符号ビットグループGb4には、符号ビットb4が、符号ビットグループGb5には、符号ビットb5ないしb7が、それぞれ属する。
変調方式が16QAMで、倍数bが2である場合、4×2(=mb)ビットのシンボルビットは、エラー確率の違いに応じて、図３８Ｂに示すように、２個のシンボルビットグループGy1,Gy2にグループ分けすることができる。
図３８Ｂでは、図２９Ｂの場合と同様に、シンボルビットグループGy1には、シンボルビットy0,y1,y4,y5が、シンボルビットグループGy2には、シンボルビットy2,y3,y6,y7が、それぞれ属する。
図３９は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、割り当てルールを示している。
図３９の割り当てルールでは、図３０の割り当てルールと同様に、グループセット情報(Gb1,Gy1,1),(Gb2,Gy1,1),(Gb3,Gy1,1),(Gb3,Gy2,1),(Gb4,Gy2,1),(Gb5,Gy1,1),(Gb5,Gy2,2)が規定されている。
したがって、図３９の割り当てルールでは、図３０の場合と同様に、
グループセット情報(Gb1,Gy1,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、符号ビットグループGb2の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、符号ビットグループGb3の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、符号ビットグループGb3の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、符号ビットグループGb4の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,2)により、符号ビットグループGb5の符号ビットの２ビットを、シンボルビットグループGy2のシンボルビットの２ビットに割り当てること
が規定されている。
図４０は、図３９の割り当てルールに従った符号ビットの入れ替えの例を示している。
すなわち、図４０Ａは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、図３９の割り当てルールに従った符号ビットの入れ替えの第１の例を示している。
LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合、図２８で説明したように、デマルチプレクサ２５では、メモリ３１に書き込まれた符号ビットが、ロウ方向に、4×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、図３９の割り当てルールに従い、メモリ３１から読み出される4×2(=mb)ビットの符号ビットb0ないしb7を、例えば、図４０Ａに示すように、連続する2(=b)個のシンボルの4×2(=mb)ビットのシンボルビットy0ないしy7に割り当てるように、4×2(=mb)ビットの符号ビットb0ないしb7を入れ替える。
すなわち、入れ替え部３２は、図３１Ａの場合と同様に、
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
図４０Ｂは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が16QAMで、倍数bが2である場合の、図３９の割り当てルールに従った符号ビットの入れ替えの第２の例を示している。
図４０Ｂによれば、入れ替え部３２は、図３９の割り当てルールに従い、メモリ３１から読み出される4×2(=mb)ビットの符号ビットb0ないしb7について、図３１Ｂの場合と同様に、
符号ビットb0を、シンボルビットy5に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy7に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy0に、
符号ビットb6を、シンボルビットy3に、
符号ビットb7を、シンボルビットy2に、
それぞれ割り当てる入れ替えを行う。
図４１は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、符号ビットグループとシンボルビットグループとを示している。
この場合、メモリ３１から読み出される6×2(=mb)ビットの符号ビットは、エラー確率の違いに応じて、図４１Ａに示すように、５個の符号ビットグループGb1,Gb2,Gb3,Gb4,Gb5にグループ分けすることができる。
図４１Ａでは、図３２Ａの場合と同様に、符号ビットグループGb1には、符号ビットb0,b1が、符号ビットグループGb2には、符号ビットb2が、符号ビットグループGb3には、符号ビットb3ないしb6が、符号ビットグループGb4には、符号ビットb7が、符号ビットグループGb5には、符号ビットb8ないしb11が、それぞれ属する。
変調方式が64QAMで、倍数bが2である場合、6×2(=mb)ビットのシンボルビットは、エラー確率の違いに応じて、図４１Ｂに示すように、３個のシンボルビットグループGy1,Gy2,Gy3にグループ分けすることができる。
図４１Ｂでは、図３２Ａの場合と同様に、シンボルビットグループGy1には、シンボルビットy0,y1,y6,y7が、シンボルビットグループGy2には、シンボルビットy2,y3,y8,y9が、シンボルビットグループGy3には、シンボルビットy4,y5,y10,y11が、それぞれ属する。
図４２は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、割り当てルールを示している。
図４２の割り当てルールでは、図３３の場合と同様に、グループセット情報(Gb1,Gy1,1),(Gb1,Gy2,1),(Gb2,Gy1,1),(Gb3,Gy1,2),(Gb3,Gy2,2),(Gb4,Gy3,1),(Gb5,Gy2,1),(Gb5,Gy3,3)が規定されている。
したがって、図４２の割り当てルールでは、図３３の場合と同様に、
グループセット情報(Gb1,Gy1,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb1,Gy2,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、符号ビットグループGb2の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy1,2)により、符号ビットグループGb3の符号ビットの２ビットを、シンボルビットグループGy1のシンボルビットの２ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、符号ビットグループGb3の符号ビットの２ビットを、シンボルビットグループGy2のシンボルビットの２ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、符号ビットグループGb4の符号ビットの１ビットを、シンボルビットグループGy3のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy2,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
及び、グループセット情報(Gb5,Gy3,3)により、符号ビットグループGb5の符号ビットの３ビットを、シンボルビットグループGy3のシンボルビットの３ビットに割り当てること
が規定されている。
図４３は、図４２の割り当てルールに従った符号ビットの入れ替えの例を示している。
すなわち、図４３Ａは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、図４２の割り当てルールに従った符号ビットの入れ替えの第１の例を示している。
LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合、図２８で説明したように、デマルチプレクサ２５では、メモリ３１に書き込まれた符号ビットが、ロウ方向に、6×2(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、図４２の割り当てルールに従い、メモリ３１から読み出される6×2(=mb)ビットの符号ビットb0ないしb11を、例えば、図４３Ａに示すように、連続する2(=b)個のシンボルの6×2(=mb)ビットのシンボルビットy0ないしy11に割り当てるように、6×2(=mb)ビットの符号ビットb0ないしb11を入れ替える。
すなわち、入れ替え部３２は、図３４Ａの場合と同様に、
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy0に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy7に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy8に、
符号ビットb7を、シンボルビットy4に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy10に、
符号ビットb10を、シンボルビットy9に、
符号ビットb11を、シンボルビットy11に、
それぞれ割り当てる入れ替えを行う。
図４３Ｂは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が64QAMで、倍数bが2である場合の、図４２の割り当てルールに従った符号ビットの入れ替えの第２の例を示している。
図４３Ｂによれば、入れ替え部３２は、図４２の割り当てルールに従い、メモリ３１から読み出される6×2(=mb)ビットの符号ビットb0ないしb11について、図３４Ｂの場合と同様に、
符号ビットb0を、シンボルビットy9に、
符号ビットb1を、シンボルビットy0に、
符号ビットb2を、シンボルビットy7に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy1に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy8に、
符号ビットb7を、シンボルビットy10に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy4に、
符号ビットb10を、シンボルビットy2に、
符号ビットb11を、シンボルビットy11に、
それぞれ割り当てる入れ替えを行う。
図４４は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが1である場合の、符号ビットグループとシンボルビットグループとを示している。
この場合、メモリ３１から読み出される8×1(=mb)ビットの符号ビットは、エラー確率の違いに応じて、図４４Ａに示すように、５個の符号ビットグループGb1,Gb2,Gb3,Gb4,Gb5にグループ分けすることができる。
図４４Ａでは、符号ビットグループGb1には、符号ビットb0が、符号ビットグループGb2には、符号ビットb1が、符号ビットグループGb3には、符号ビットb2及びb3が、符号ビットグループGb4には、符号ビットb4が、符号ビットグループGb5には、符号ビットb5ないしb7が、それぞれ属する。
変調方式が256QAMで、倍数bが1である場合、8×1(=mb)ビットのシンボルビットは、エラー確率の違いに応じて、図４４Ｂに示すように、４個のシンボルビットグループGy1,Gy2,Gy3,Gy4にグループ分けすることができる。
図４４Ｂでは、シンボルビットグループGy1には、シンボルビットy0,y1が、シンボルビットグループGy2には、シンボルビットy2,y3が、シンボルビットグループGy3には、シンボルビットy4,y5が、シンボルビットグループGy4には、シンボルビットy6,y7が、それぞれ属する。
図４５は、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが1である場合の、割り当てルールを示している。
図４５の割り当てルールでは、グループセット情報(Gb1,Gy2,1),(Gb2,Gy3,1),(Gb3,Gy1,1),(Gb3,Gy4,1),(Gb4,Gy4,1),(Gb5,Gy1,1),(Gb5,Gy2,1),(Gb5,Gy3,1)が規定されている。
すなわち、図４５の割り当てルールでは、
グループセット情報(Gb1,Gy2,1)により、符号ビットグループGb1の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、符号ビットグループGb2の符号ビットの１ビットを、シンボルビットグループGy3のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、符号ビットグループGb3の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb3,Gy4,1)により、符号ビットグループGb3の符号ビットの１ビットを、シンボルビットグループGy4のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb4,Gy4,1)により、符号ビットグループGb4の符号ビットの１ビットを、シンボルビットグループGy4のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy1のシンボルビットの１ビットに割り当てること、
グループセット情報(Gb5,Gy2,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy2のシンボルビットの１ビットに割り当てること、
及び、グループセット情報(Gb5,Gy3,1)により、符号ビットグループGb5の符号ビットの１ビットを、シンボルビットグループGy3のシンボルビットの１ビットに割り当てること
が規定されている。
図４６は、図４５の割り当てルールに従った符号ビットの入れ替えの例を示している。
すなわち、図４６Ａは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが1である場合の、図４５の割り当てルールに従った符号ビットの入れ替えの第１の例を示している。
LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが1である場合、図２８で説明したように、デマルチプレクサ２５では、メモリ３１に書き込まれた符号ビットが、ロウ方向に、8×1(=mb)ビット単位で読み出され、入れ替え部３２（図２５、図２６）に供給される。
入れ替え部３２は、図４５の割り当てルールに従い、メモリ３１から読み出される8×1(=mb)ビットの符号ビットb0ないしb7を、例えば、図４６Ａに示すように、1(=b)個のシンボルの8×1(=mb)ビットのシンボルビットy0ないしy7に割り当てるように、8×1(=mb)ビットの符号ビットb0ないしb7を入れ替える。
すなわち、入れ替え部３２は、
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy4に、
符号ビットb2を、シンボルビットy0に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy7に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy3に、
符号ビットb7を、シンボルビットy5に、
それぞれ割り当てる入れ替えを行う。
図４６Ｂは、LDPC符号が、符号長Nが16200ビットで、符号化率が3/5のLDPC符号であり、さらに、変調方式が256QAMで、倍数bが1である場合の、図４５の割り当てルールに従った符号ビットの入れ替えの第２の例を示している。
図４６Ｂによれば、入れ替え部３２は、図４５の割り当てルールに従い、メモリ３１から読み出される8×1(=mb)ビットの符号ビットb0ないしb7について、
符号ビットb0を、シンボルビットy3に、
符号ビットb1を、シンボルビットy4に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy7に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy0に、
符号ビットb6を、シンボルビットy2に、
符号ビットb7を、シンボルビットy5に、
それぞれ割り当てる入れ替えを行う。
図４７及び図４８は、入れ替え処理を、現行方式と新入れ替え方式のそれぞれで行った場合の、BERのシミュレーションの結果を示している。
なお、図４７及び図４８において、横軸は、Es/N0（１シンボルあたりの信号電力対雑音電力比）を表し、縦軸は、BERを表す。また、実線が、新入れ替え方式のBERを表し、点線が現行方式のBERを表す。
図４７は、符号長Nが64800ビットで、符号化率が3/5のLDPC符号を対象とした入れ替え処理を、16QAM，64QAM、及び、256QAMの変調方式それぞれについて行った場合のBERを示している。なお、倍数bは、16QAM，64QAM、及び、256QAMのすべてについて、2である。
図４８は、符号長Nが16200ビットで、符号化率が3/5のLDPC符号を対象とした入れ替え処理を、16QAM，64QAM、及び、256QAMの変調方式それぞれについて行った場合のBERを示している。なお、倍数bは、16QAM、及び64QAMについては、2であり、256QAMについては、1である。
図４７及び図４８から、新入れ替え方式では、現行方式に比較して、BERが向上しており、したがって、エラーに対する耐性が向上していることが分かる。
なお、本実施の形態では、説明の便宜上、デマルチプレクサ２５において、入れ替え部３２が、メモリ３１から読み出された符号ビットを対象として、入れ替え処理を行うようにしたが、入れ替え処理は、メモリ３１に対する符号ビットの書き込みや読み出しを制御することによって行うことができる。
すなわち、入れ替え処理は、例えば、メモリ３１からの符号ビットの読み出しを、入れ替え後の符号ビットの順番で行うように、符号ビットを読み出すアドレス（読み出しアドレス）を制御することにより行うことができる。
次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
そこで、図４９は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク７０５やＲＯＭ７０３に予め記録しておくことができる。
あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体７１１に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体７１１は、いわゆるパッケージソフトウエアとして提供することができる。
なお、プログラムは、上述したようなリムーバブル記録媒体７１１からコンピュータにインストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部７０８で受信し、内蔵するハードディスク７０５にインストールすることができる。
コンピュータは、CPU(Central Processing Unit)７０２を内蔵している。CPU７０２には、バス７０１を介して、入出力インタフェース７１０が接続されており、CPU７０２は、入出力インタフェース７１０を介して、ユーザによって、キーボードや、マウス、マイク等で構成される入力部７０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)７０３に格納されているプログラムを実行する。あるいは、また、CPU７０２は、ハードディスク７０５に格納されているプログラム、衛星若しくはネットワークから転送され、通信部７０８で受信されてハードディスク７０５にインストールされたプログラム、又はドライブ７０９に装着されたリムーバブル記録媒体７１１から読み出されてハードディスク７０５にインストールされたプログラムを、RAM(Random Access Memory)７０４にロードして実行する。これにより、CPU７０２は、上述したフローチャートに従った処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU７０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース７１０を介して、LCD(Liquid Crystal Display)やスピーカ等で構成される出力部７０６から出力、あるいは、通信部７０８から送信、さらには、ハードディスク７０５に記録等させる。
ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
また、プログラムは、１のコンピュータにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
LDPC符号の検査行列Hを説明する図である。 LDPC符号の復号手順を説明するフローチャートである。 LDPC符号の検査行列の例を示す図である。 検査行列のタナーグラフを示す図である。 バリアブルノードを示す図である。 チェックノードを示す図である。 本発明を適用した伝送システムの一実施の形態の構成例を示す図である。 送信装置１１の構成例を示すブロック図である。 検査行列を示す図である。 パリティ行列を示す図である。 DVB-S.2の規格に規定されているLDPC符号の検査行列と列重みとを示す図である。 送信処理を説明するフローチャートである。 LDPC符号化部２１の構成例を示すブロック図である。 LDPC符号化部２１の処理を説明するフローチャートである。 DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。 DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。 DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。 DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。 DVB-S.2の規格に規定されている検査行列初期値テーブルを示す図である。 検査行列初期値テーブルから検査行列Hを求める方法を説明する図である。 16QAMの信号点配置を示す図である。 64QAMの信号点配置を示す図である。 64QAMの信号点配置を示す図である。 64QAMの信号点配置を示す図である。 デマルチプレクサ２５の処理を説明する図である。 デマルチプレクサ２５の処理を説明する図である。 現行方式の入れ替え処理を説明する図である。 現行方式の入れ替え処理を説明する図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を16QAMで変調する場合の、符号ビットグループとシンボルビットグループとを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を16QAMで変調する場合の、割り当てルールを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を16QAMで変調する場合の、割り当てルールに従った符号ビットの入れ替えを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を64QAMで変調する場合の、符号ビットグループとシンボルビットグループとを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を64QAMで変調する場合の、割り当てルールを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を64QAMで変調する場合の、割り当てルールに従った符号ビットの入れ替えを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を256QAMで変調する場合の、符号ビットグループとシンボルビットグループとを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を256QAMで変調する場合の、割り当てルールを示す図である。 符号長Nが64800ビットで、符号化率が3/5のLDPC符号を256QAMで変調する場合の、割り当てルールに従った符号ビットの入れ替えを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を16QAMで変調する場合の、符号ビットグループとシンボルビットグループとを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を16QAMで変調する場合の、割り当てルールを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を16QAMで変調する場合の、割り当てルールに従った符号ビットの入れ替えを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を64QAMで変調する場合の、符号ビットグループとシンボルビットグループとを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を64QAMで変調する場合の、割り当てルールを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を64QAMで変調する場合の、割り当てルールに従った符号ビットの入れ替えを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を256QAMで変調する場合の、符号ビットグループとシンボルビットグループとを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を256QAMで変調する場合の、割り当てルールを示す図である。 符号長Nが16200ビットで、符号化率が3/5のLDPC符号を256QAMで変調する場合の、割り当てルールに従った符号ビットの入れ替えを示す図である。 現行方式と新入れ替え方式のそれぞれで行った入れ替え処理についてのBERを示す図である。 現行方式と新入れ替え方式のそれぞれで行った入れ替え処理についてのBERを示す図である。 本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
符号の説明
１１ 送信装置， １２ 受信装置， ２１ LDPC符号化部， ２２ ビットインターリーバ， ２５ デマルチプレクサ， ２６ マッピング部， ２７ 直交変調部， ３１ メモリ， ３２ 入れ替え部， １０１ 符号化処理部， １０２ 記憶部， １１１ 符号化率設定部， １１２ 初期値テーブル読み出し部， １１３ 検査行列生成部， １１４ 情報ビット読み出し部， １１５ 符号化パリティ演算部， １１６ 制御部， ７０１ バス， ７０２ CPU， ７０３ ROM， ７０４ RAM， ７０５ ハードディスク， ７０６ 出力部， ７０７ 入力部， ７０８ 通信部， ７０９ ドライブ， ７１０ 入出力インタフェース， ７１１ リムーバブル記録媒体

Claims (6)

  1. 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、
    所定の正の整数をbとして、
    前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
    前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
    前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、
    前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、
    前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、
    前記mビットが4ビットであり、かつ、前記整数bが2であり、
    前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
    前記記憶手段が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶し、
    前記入れ替え手段は、
    前記記憶手段のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、
    ビットb0を、ビットy0に、
    ビットb1を、ビットy1に、
    ビットb2を、ビットy4に、
    ビットb3を、ビットy2に、
    ビットb4を、ビットy3に、
    ビットb5を、ビットy5に、
    ビットb6を、ビットy6に、
    ビットb7を、ビットy7に、
    それぞれ割り当てる入れ替えを行う
    データ処理装置。
  2. 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、
    所定の正の整数をbとして、
    前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
    前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
    前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、
    前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、
    前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、
    前記mビットが6ビットであり、かつ、前記整数bが2であり、
    前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
    前記記憶手段が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶し、
    前記入れ替え手段は、
    前記記憶手段のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、
    ビットb0を、ビットy2に、
    ビットb1を、ビットy0に、
    ビットb2を、ビットy1に、
    ビットb3を、ビットy6に、
    ビットb4を、ビットy7に、
    ビットb5を、ビットy3に、
    ビットb6を、ビットy8に、
    ビットb7を、ビットy4に、
    ビットb8を、ビットy5に、
    ビットb9を、ビットy10に、
    ビットb10を、ビットy9に、
    ビットb11を、ビットy11に、
    それぞれ割り当てる入れ替えを行う
    データ処理装置。
  3. 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、
    所定の正の整数をbとして、
    前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
    前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
    前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、
    前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、
    前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが64800ビットのLDPC符号であり、
    前記mビットが8ビットであり、かつ、前記整数bが2であり、
    前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
    前記記憶手段が、ロウ方向に8×2ビットを記憶する16個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶し、
    前記入れ替え手段は、
    前記記憶手段のロウ方向に読み出される8×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの8×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、
    ビットb0を、ビットy8に、
    ビットb1を、ビットy3に、
    ビットb2を、ビットy12に、
    ビットb3を、ビットy4に、
    ビットb4を、ビットy10に、
    ビットb5を、ビットy2に、
    ビットb6を、ビットy9に、
    ビットb7を、ビットy1に、
    ビットb8を、ビットy11に、
    ビットb9を、ビットy0に、
    ビットb10を、ビットy13に、
    ビットb11を、ビットy5に、
    ビットb12を、ビットy14に、
    ビットb13を、ビットy6に、
    ビットb14を、ビットy15に、
    ビットb15を、ビットy7に、
    それぞれ割り当てる入れ替えを行う
    データ処理装置。
  4. 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、
    所定の正の整数をbとして、
    前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
    前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
    前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、
    前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、
    前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、
    前記mビットが4ビットであり、かつ、前記整数bが2であり、
    前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
    前記記憶手段が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
    前記入れ替え手段は、
    前記記憶手段のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、
    ビットb0を、ビットy0に、
    ビットb1を、ビットy1に、
    ビットb2を、ビットy4に、
    ビットb3を、ビットy2に、
    ビットb4を、ビットy3に、
    ビットb5を、ビットy5に、
    ビットb6を、ビットy6に、
    ビットb7を、ビットy7に、
    それぞれ割り当てる入れ替えを行う
    データ処理装置。
  5. 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、
    所定の正の整数をbとして、
    前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
    前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
    前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、
    前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、
    前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、
    前記mビットが6ビットであり、かつ、前記整数bが2であり、
    前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
    前記記憶手段が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
    前記入れ替え手段は、
    前記記憶手段のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、
    ビットb0を、ビットy2に、
    ビットb1を、ビットy0に、
    ビットb2を、ビットy1に、
    ビットb3を、ビットy6に、
    ビットb4を、ビットy7に、
    ビットb5を、ビットy3に、
    ビットb6を、ビットy8に、
    ビットb7を、ビットy4に、
    ビットb8を、ビットy5に、
    ビットb9を、ビットy10に、
    ビットb10を、ビットy9に、
    ビットb11を、ビットy11に、
    それぞれ割り当てる入れ替えを行う
    データ処理装置。
  6. 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされる場合に、
    所定の正の整数をbとして、
    前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
    前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
    前記記憶手段の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされるときに、
    前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え手段を備え、
    前記LDPC符号は、DVB-S.2の規格に規定された、符号化率が3/5の、符号長Nが16200ビットのLDPC符号であり、
    前記mビットが8ビットであり、かつ、前記整数bが1であり、
    前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
    前記記憶手段が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
    前記入れ替え手段は、
    前記記憶手段のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットからi+1ビット目を、ビットbiとするとともに、1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットからi+1ビット目を、ビットyiとして、
    ビットb0を、ビットy2に、
    ビットb1を、ビットy4に、
    ビットb2を、ビットy0に、
    ビットb3を、ビットy6に、
    ビットb4を、ビットy7に、
    ビットb5を、ビットy1に、
    ビットb6を、ビットy3に、
    ビットb7を、ビットy5に、
    それぞれ割り当てる入れ替えを行う
    データ処理装置。
JP2008176910A 2008-07-07 2008-07-07 データ処理装置、及びデータ処理方法 Expired - Fee Related JP4888734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008176910A JP4888734B2 (ja) 2008-07-07 2008-07-07 データ処理装置、及びデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008176910A JP4888734B2 (ja) 2008-07-07 2008-07-07 データ処理装置、及びデータ処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008070467 Division 2007-11-26 2008-03-18

Publications (2)

Publication Number Publication Date
JP2009225416A JP2009225416A (ja) 2009-10-01
JP4888734B2 true JP4888734B2 (ja) 2012-02-29

Family

ID=41241659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008176910A Expired - Fee Related JP4888734B2 (ja) 2008-07-07 2008-07-07 データ処理装置、及びデータ処理方法

Country Status (1)

Country Link
JP (1) JP4888734B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
KR101865068B1 (ko) * 2011-03-30 2018-06-08 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
JP5664919B2 (ja) 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations

Also Published As

Publication number Publication date
JP2009225416A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
WO2009116204A1 (ja) データ処理装置、及びデータ処理方法
KR101474050B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법, 및 부호화 장치, 및 부호화 방법
KR101564792B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
JP5672489B2 (ja) データ処理装置、及び、データ処理方法
JP5359882B2 (ja) データ処理装置、及びデータ処理方法
JP5630282B2 (ja) データ処理装置、及び、データ処理方法
JP5359881B2 (ja) データ処理装置、及びデータ処理方法
KR101519687B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
JP5664919B2 (ja) データ処理装置、及び、データ処理方法
JP5648852B2 (ja) データ処理装置、及び、データ処理方法
JP5630283B2 (ja) データ処理装置、及び、データ処理方法
JP5637393B2 (ja) データ処理装置、及び、データ処理方法
JP2009224820A (ja) 符号化装置、及び符号化方法
KR101752344B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
WO2011105287A1 (ja) データ処理装置、及びデータ処理方法
JP2012151655A (ja) データ処理装置、及び、データ処理方法
WO2011105288A1 (ja) データ処理装置、及びデータ処理方法
JP4888734B2 (ja) データ処理装置、及びデータ処理方法
JP2012151656A (ja) データ処理装置、及び、データ処理方法
JP2011176645A (ja) データ処理装置、及びデータ処理方法
JP2011182073A (ja) データ処理装置、及びデータ処理方法
WO2011105289A1 (ja) データ処理装置、及びデータ処理方法
JP2012235269A (ja) データ処理装置、及び、データ処理方法
KR20160060029A (ko) 데이터 처리 장치 및 데이터 처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R151 Written notification of patent or utility model registration

Ref document number: 4888734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees