JP5637393B2 - データ処理装置、及び、データ処理方法 - Google Patents
データ処理装置、及び、データ処理方法 Download PDFInfo
- Publication number
- JP5637393B2 JP5637393B2 JP2011101799A JP2011101799A JP5637393B2 JP 5637393 B2 JP5637393 B2 JP 5637393B2 JP 2011101799 A JP2011101799 A JP 2011101799A JP 2011101799 A JP2011101799 A JP 2011101799A JP 5637393 B2 JP5637393 B2 JP 5637393B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- code
- symbol
- ldpc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
Description
本技術の他の一側面のデータ処理装置は、本技術の一側面で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備えるデータ処理装置である。
本技術の他の一側面においては、本技術の一側面で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理が行われる。
・・・(8)
・・・(9)
・・・(10)
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy15に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy13に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy8に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy10に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy7に、
符号ビットb12を、シンボルビットy12に、
符号ビットb13を、シンボルビットy2に、
符号ビットb14を、シンボルビットy14に、
符号ビットb15を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy6に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,3)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb4,Gy3,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,4)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy8に、
符号ビットb9を、シンボルビットy9に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy9に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy1に、
符号ビットb8を、シンボルビットy3に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy7に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy3,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy1,4)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること、
及び、グループセット情報(Gb4,Gy2,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy8に、
符号ビットb9を、シンボルビットy9に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy0に、
符号ビットb11を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,4)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy8に、
符号ビットb9を、シンボルビットy9に、
符号ビットb10を、シンボルビットy0に、
符号ビットb11を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy2,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb2,Gy1,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb3,Gy1,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy8に、
符号ビットb9を、シンボルビットy9に、
符号ビットb10を、シンボルビットy0に、
符号ビットb11を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy2,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb2,Gy1,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy0に、
符号ビットb11を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,4)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの4ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの4ビットに割り当てること、
グループセット情報(Gb1,Gy2,3)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb1,Gy1,2)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb3,Gy1,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy10に、
符号ビットb1を、シンボルビットy11に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy0に、
符号ビットb11を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy2,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy1,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy0に、
符号ビットb11を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,4)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの4ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの4ビットに割り当てること、
グループセット情報(Gb3,Gy3,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy1,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy7に、
符号ビットb8を、シンボルビットy9に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy10に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy6に、
符号ビットb8を、シンボルビットy8に、
符号ビットb9を、シンボルビットy9に、
符号ビットb10を、シンボルビットy1に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb3,Gy1,4)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,4)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること、
及び、グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,4)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy6に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy7に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy7に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,4)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの4ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの4ビットに割り当てること、
グループセット情報(Gb1,Gy1,2)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy7に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy1,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy7に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb2,Gy1,3)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy7に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号化率が1/4及び1/3のLDPC符号それぞれについては、図83及び図86のAに示した、符号ビットb0,b1,b2,b3,b4,b5,b6,b7,b8,b9,b10,b11を、それぞれ、シンボルビットy11,y10,y2,y3,y4,y5,y6,y7,y8,y9,y1,y0に割り当てるビット割り当てパターンを、
符号化率が1/2,2/3,3/4,4/5,5/6、及び、8/9のLDPC符号それぞれについては、図90、図94、図97、図100、図103、及び、図106のAに示した、符号ビットb0ないしb11を、それぞれ、シンボルビットy11,y10,y2,y4,y3,y5,y6,y7,y9,y8,y1,y0に割り当てるビット割り当てパターンを、
符号化率が2/5及び3/5のLDPC符号それぞれについては、図87及び図91に示した、符号ビットb0ないしb11を、それぞれ、シンボルビットy11,y7,y3,y10,y6,y2,y9,y5,y1,y8,y4,y0に割り当てるビット割り当てパターンを、
それぞれ採用することで、送信装置11には、3パターンのビット割り当てパターンを実装するだけで済む。
符号化率が1/4及び1/3のLDPC符号それぞれについては、図109及び図112のAに示した、符号ビットb0ないしb7を、それぞれ、シンボルビットy6,y7,y2,y5,y4,y3,y1,y0に割り当てるビット割り当てパターンを、
符号化率が2/5のLDPC符号については、図115のAに示した、符号ビットb0ないしb7を、それぞれ、シンボルビットy6,y7,y4,y3,y5,y2,y1,y0に割り当てるビット割り当てパターンを、
符号化率が1/2,2/3,3/4,4/5,5/6、及び、8/9のLDPC符号それぞれについては、図118、図122、図125、図128、図131、及び、図134のAに示した、符号ビットb0ないしb7を、それぞれ、シンボルビットy6,y7,y2,y3,y5,y4,y1,y0に割り当てるビット割り当てパターンを、
符号化率が3/5のLDPC符号については、図119に示した、符号ビットb0ないしb7を、それぞれ、シンボルビットy7,y3,y1,y5,y2,y6,y4,y0に割り当てるビット割り当てパターンを、
それぞれ採用することで、送信装置11には、4パターンのビット割り当てパターンを実装するだけで済む。
・・・(11)
・・・(12)
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,3)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb4,Gy2,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy0に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy6に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy1,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy2,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy5に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy0に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy2に、
符号ビットb7を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy3に、
符号ビットb1を、シンボルビットy4に、
符号ビットb2を、シンボルビットy5に、
符号ビットb3を、シンボルビットy0に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy2に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy4,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が4番目に良いシンボルビットグループGy4のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy4,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が4番目に良いシンボルビットグループGy4のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy5に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy1に、
符号ビットb5を、シンボルビットy7に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy4に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy7に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy3,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy4,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が4番目に良いシンボルビットグループGy4のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy4,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が4番目に良いシンボルビットグループGy4のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy2,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy4に、
符号ビットb1を、シンボルビットy6に、
符号ビットb2を、シンボルビットy0に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy7に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy2に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy4に、
符号ビットb1を、シンボルビットy6に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy3に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy0に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
111 モードアダプテーション/マルチプレクサ, 112 パダー, 113 BBスクランブラ, 114 BCHエンコーダ, 115 LDPCエンコーダ, 116 ビットインターリーバ, 117 QAMエンコーダ, 118 時間インターリーバ, 119 MISO/MIMOエンコーダ, 120 周波数インターリーバ, 121 BCHエンコーダ, 122 LDPCエンコーダ, 123 QAMエンコーダ, 124 周波数インターリーバ, 131 フレームビルダ/リソースアロケーション部 132 OFDM生成部, 151 OFDM処理部, 152 フレーム管理部, 153 周波数デインターリーバ,
154 QAMデコーダ, 155 LDPCデコーダ, 156 BCHデコーダ, 161 周波数デインターリーバ, 162 MISO/MIMOデコーダ, 163 時間デインターリーバ, 164 QAMデコーダ, 165 ビットデインターリーバ, 166 LDPCデコーダ, 167 BCHデコーダ, 168 BBデスクランブラ, 169 ヌル削除部, 170 デマルチプレクサ, 300 枝データ格納用メモリ, 301 セレクタ, 302 チェックノード計算部, 303 サイクリックシフト回路, 304 枝データ格納用メモリ, 305 セレクタ, 306 受信データ用メモリ, 307 バリアブルノード計算部, 308 サイクリックシフト回路, 309 復号語計算部, 310 受信データ並べ替え部, 311 復号データ並べ替え部, 601 符号化処理部, 602 記憶部, 611 符号化率設定部, 612 初期値テーブル読み出し部, 613 検査行列生成部, 614 情報ビット読み出し部, 615 符号化パリティ演算部, 616 制御部, 701 バス, 702 CPU, 703 ROM, 704 RAM, 705 ハードディスク, 706 出力部, 707 入力部, 708 通信部, 709 ドライブ, 710 入出力インタフェース, 711
リムーバブル記録媒体, 1001 逆入れ替え部, 1002 メモリ, 1011
パリティデインターリーバ, 1101 取得部, 1101 伝送路復号処理部, 1103 情報源復号処理部, 1111 出力部, 1121 記録部
Claims (12)
- 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
データ処理方法。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
データ処理方法。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
データ処理方法。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
データ処理方法。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy6に、
ビットb1を、ビットy0に、
ビットb2を、ビットy3に、
ビットb3を、ビットy4に、
ビットb4を、ビットy5に、
ビットb5を、ビットy2に、
ビットb6を、ビットy1に、
ビットb7を、ビットy7に、
それぞれ割り当てる入れ替えを行う
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、1個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy7に、
ビットb1を、ビットy5に、
ビットb2を、ビットy4に、
ビットb3を、ビットy0に、
ビットb4を、ビットy3に、
ビットb5を、ビットy1に、
ビットb6を、ビットy2に、
ビットb7を、ビットy6に、
それぞれ割り当てる入れ替えを行う
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が1/3のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy5に、
ビットb1を、ビットy2に、
ビットb2を、ビットy6に、
ビットb3を、ビットy3に、
ビットb4を、ビットy1に、
ビットb5を、ビットy7に、
ビットb6を、ビットy4に、
ビットb7を、ビットy0に、
それぞれ割り当てる入れ替えを行う
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。 - 符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが1個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、DVB-S.2の規格に規定された、符号長Nが16200ビットで、符号化率が2/5のLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、1個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy4に、
ビットb1を、ビットy6に、
ビットb2を、ビットy0に、
ビットb3を、ビットy5に、
ビットb4を、ビットy7に、
ビットb5を、ビットy3に、
ビットb6を、ビットy1に、
ビットb7を、ビットy2に、
それぞれ割り当てる入れ替えを行う
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011101799A JP5637393B2 (ja) | 2011-04-28 | 2011-04-28 | データ処理装置、及び、データ処理方法 |
BR112013027136A BR112013027136A2 (pt) | 2011-04-28 | 2012-04-19 | dispositivo e método de processamento de dados |
EP12776253.2A EP2680446B1 (en) | 2011-04-28 | 2012-04-19 | Bit permutation patterns for bicm with ldpc codes of rate 1/3 and 16qam constellations |
PCT/JP2012/060617 WO2012147623A1 (ja) | 2011-04-28 | 2012-04-19 | データ処理装置、及び、データ処理方法 |
KR1020137027030A KR20140018922A (ko) | 2011-04-28 | 2012-04-19 | 데이터 처리 장치, 및, 데이터 처리 방법 |
RU2013146977/08A RU2595579C2 (ru) | 2011-04-28 | 2012-04-19 | Устройство обработки данных и способ обработки данных |
EP16185025.0A EP3133738B1 (en) | 2011-04-28 | 2012-04-19 | Bit permutation patterns for bicm with ldpc codes of rate 2/5 and 16qam constellations |
US14/111,045 US9077380B2 (en) | 2011-04-28 | 2012-04-19 | Data processing device and data processing method |
CN201280028709.1A CN103609025A (zh) | 2011-04-28 | 2012-04-19 | 数据处理装置和数据处理方法 |
AU2012248555A AU2012248555B2 (en) | 2011-04-28 | 2012-04-19 | Data processing device and data processing method |
TW101114316A TWI487289B (zh) | 2011-04-28 | 2012-04-20 | 資料處理裝置及資料處理方法 |
ARP120101392A AR086484A1 (es) | 2011-04-28 | 2012-04-23 | Aparato para procesar datos y metodo para procesar datos |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011101799A JP5637393B2 (ja) | 2011-04-28 | 2011-04-28 | データ処理装置、及び、データ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012235268A JP2012235268A (ja) | 2012-11-29 |
JP5637393B2 true JP5637393B2 (ja) | 2014-12-10 |
Family
ID=47072143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011101799A Expired - Fee Related JP5637393B2 (ja) | 2011-04-28 | 2011-04-28 | データ処理装置、及び、データ処理方法 |
Country Status (11)
Country | Link |
---|---|
US (1) | US9077380B2 (ja) |
EP (2) | EP2680446B1 (ja) |
JP (1) | JP5637393B2 (ja) |
KR (1) | KR20140018922A (ja) |
CN (1) | CN103609025A (ja) |
AR (1) | AR086484A1 (ja) |
AU (1) | AU2012248555B2 (ja) |
BR (1) | BR112013027136A2 (ja) |
RU (1) | RU2595579C2 (ja) |
TW (1) | TWI487289B (ja) |
WO (1) | WO2012147623A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5630278B2 (ja) * | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
US8751906B2 (en) * | 2011-06-13 | 2014-06-10 | Marvell World Trade Ltd. | Systems and methods for operating on a storage device using a life-cycle dependent coding scheme |
JP5664919B2 (ja) * | 2011-06-15 | 2015-02-04 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
SG11201406379RA (en) | 2013-02-08 | 2014-11-27 | Sony Corp | Data processing device and data processing method |
MX2014011899A (es) | 2013-02-08 | 2014-11-20 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
CA2878252C (en) | 2013-06-12 | 2023-01-10 | Sony Corporation | Data processing apparatus and data processing method |
KR102104937B1 (ko) | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
KR102264832B1 (ko) | 2013-09-26 | 2021-06-14 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
US9442696B1 (en) * | 2014-01-16 | 2016-09-13 | The Math Works, Inc. | Interactive partitioning and mapping of an application across multiple heterogeneous computational devices from a co-simulation design environment |
JP2015156530A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
US9602137B2 (en) | 2014-02-19 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
KR101776275B1 (ko) | 2014-02-19 | 2017-09-07 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
KR101792806B1 (ko) * | 2014-02-20 | 2017-11-02 | 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
CN111200443B (zh) | 2014-03-19 | 2023-09-12 | 三星电子株式会社 | 发送设备及其交织方法 |
US9780808B2 (en) | 2014-05-21 | 2017-10-03 | Samsung Electronics Co., Ltd. | Transmitter apparatus and bit interleaving method thereof |
KR101775704B1 (ko) | 2014-05-21 | 2017-09-19 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
US9800269B2 (en) | 2014-05-21 | 2017-10-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
KR101785692B1 (ko) * | 2014-05-21 | 2017-10-16 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
US9602245B2 (en) | 2014-05-21 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
KR101775703B1 (ko) * | 2014-05-21 | 2017-09-06 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
CN112134605B (zh) | 2015-11-13 | 2024-04-09 | 华为技术有限公司 | 数据传输方法和装置 |
JP6930372B2 (ja) * | 2017-10-31 | 2021-09-01 | ソニーグループ株式会社 | 送信装置及び送信方法 |
CN110224798B (zh) * | 2018-03-02 | 2021-10-15 | 华为技术有限公司 | 信号接收方法网络设备 |
CN109150786B (zh) * | 2018-08-22 | 2020-05-29 | 北京邮电大学 | 一种基于qam的映射方法及装置 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6757122B1 (en) * | 2002-01-29 | 2004-06-29 | Seagate Technology Llc | Method and decoding apparatus using linear code with parity check matrices composed from circulants |
US7203887B2 (en) * | 2002-07-03 | 2007-04-10 | The Directtv Group, Inc. | Method and system for routing in low density parity check (LDPC) decoders |
JP4224777B2 (ja) | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US7237174B2 (en) * | 2003-09-04 | 2007-06-26 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications |
KR20060016059A (ko) * | 2004-08-16 | 2006-02-21 | 삼성전자주식회사 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US20090049357A1 (en) * | 2007-08-16 | 2009-02-19 | Yeong-Luh Ueng | Decoding Method for Quasi-Cyclic Low-Density Parity-Check Codes and Decoder for The Same |
TWI390856B (zh) * | 2007-11-26 | 2013-03-21 | Sony Corp | Data processing device and data processing method |
TWI459724B (zh) * | 2007-11-26 | 2014-11-01 | Sony Corp | Data processing device and data processing method |
TWI410055B (zh) * | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
TWI538415B (zh) * | 2007-11-26 | 2016-06-11 | Sony Corp | Data processing device and data processing method |
TWI497920B (zh) * | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
PT2509270T (pt) * | 2007-11-26 | 2017-07-18 | Sony Corp | Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação |
JP2009224820A (ja) | 2008-02-22 | 2009-10-01 | Sony Corp | 符号化装置、及び符号化方法 |
KR101503059B1 (ko) | 2008-02-26 | 2015-03-19 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
HUE025389T2 (en) | 2008-03-03 | 2016-02-29 | Rai Radiotelevisione Italiana (S P A ) | Bitermutation pattern for LDPC coded modulation and 64 QAM constellation patterns |
WO2009116204A1 (ja) | 2008-03-18 | 2009-09-24 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
CA2819405C (en) * | 2010-02-23 | 2017-06-27 | Lg Electronics Inc. | Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same |
EP2555510A4 (en) * | 2010-04-01 | 2015-04-01 | Lg Electronics Inc | DEVICE FOR TRANSMITTING BROADCAST SIGNALS, DEVICE FOR RECEIVING BROADCAST SIGNALS, AND METHOD FOR SENDING AND RECEIVING A BROADCAST SIGNAL IN A DEVICE FOR SENDING AND RECEIVING BROADCAST SIGNALS |
EP2566156A4 (en) * | 2010-04-28 | 2015-04-29 | Lg Electronics Inc | BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS |
EP2571258B1 (en) * | 2010-05-10 | 2018-04-04 | LG Electronics Inc. | Apparatus for transmitting a broadcast signal, apparatus for receiving a broadcast signal, and method for transmitting/receiving a broadcast signal using an apparatus for transmitting/receiving a broadcast signal |
JP5500379B2 (ja) * | 2010-09-03 | 2014-05-21 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
EP2618563A4 (en) * | 2010-09-14 | 2014-10-15 | Lg Electronics Inc | RADIO BROADCAST SIGNAL TRANSMITTING APPARATUS, RADIO BROADCAST SIGNAL RECEIVING APPARATUS, AND BROADCAST SIGNAL TRANSMITTING / RECEIVING METHOD THROUGH THE TRANSMITTER SIGNAL TRANSMITTING / RECEIVING APPARATUS |
US9348691B2 (en) * | 2010-09-14 | 2016-05-24 | Lg Electronics Inc. | Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal |
JP5505725B2 (ja) * | 2010-09-16 | 2014-05-28 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5601182B2 (ja) * | 2010-12-07 | 2014-10-08 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5630278B2 (ja) * | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5630282B2 (ja) * | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5630283B2 (ja) * | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5672489B2 (ja) * | 2011-02-08 | 2015-02-18 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5648852B2 (ja) * | 2011-05-27 | 2015-01-07 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5664919B2 (ja) * | 2011-06-15 | 2015-02-04 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
US9191256B2 (en) * | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
MX2014011899A (es) * | 2013-02-08 | 2014-11-20 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
SG11201406379RA (en) * | 2013-02-08 | 2014-11-27 | Sony Corp | Data processing device and data processing method |
-
2011
- 2011-04-28 JP JP2011101799A patent/JP5637393B2/ja not_active Expired - Fee Related
-
2012
- 2012-04-19 EP EP12776253.2A patent/EP2680446B1/en active Active
- 2012-04-19 CN CN201280028709.1A patent/CN103609025A/zh active Pending
- 2012-04-19 AU AU2012248555A patent/AU2012248555B2/en active Active
- 2012-04-19 BR BR112013027136A patent/BR112013027136A2/pt not_active Application Discontinuation
- 2012-04-19 EP EP16185025.0A patent/EP3133738B1/en active Active
- 2012-04-19 US US14/111,045 patent/US9077380B2/en not_active Expired - Fee Related
- 2012-04-19 KR KR1020137027030A patent/KR20140018922A/ko not_active Application Discontinuation
- 2012-04-19 WO PCT/JP2012/060617 patent/WO2012147623A1/ja active Application Filing
- 2012-04-19 RU RU2013146977/08A patent/RU2595579C2/ru active
- 2012-04-20 TW TW101114316A patent/TWI487289B/zh active
- 2012-04-23 AR ARP120101392A patent/AR086484A1/es unknown
Also Published As
Publication number | Publication date |
---|---|
BR112013027136A2 (pt) | 2017-01-10 |
CN103609025A (zh) | 2014-02-26 |
AU2012248555B2 (en) | 2016-12-22 |
EP2680446A1 (en) | 2014-01-01 |
TWI487289B (zh) | 2015-06-01 |
TW201246802A (en) | 2012-11-16 |
EP2680446B1 (en) | 2016-08-24 |
RU2013146977A (ru) | 2015-04-27 |
US20140040707A1 (en) | 2014-02-06 |
EP2680446A4 (en) | 2014-10-01 |
JP2012235268A (ja) | 2012-11-29 |
KR20140018922A (ko) | 2014-02-13 |
AU2012248555A1 (en) | 2013-10-10 |
US9077380B2 (en) | 2015-07-07 |
RU2595579C2 (ru) | 2016-08-27 |
AR086484A1 (es) | 2013-12-18 |
EP3133738B1 (en) | 2021-03-10 |
EP3133738A1 (en) | 2017-02-22 |
WO2012147623A1 (ja) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5637393B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5664919B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5648852B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5630282B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5672489B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5500379B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5601182B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5630278B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5630283B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5505725B2 (ja) | データ処理装置、及びデータ処理方法 | |
JPWO2009069629A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2011105287A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2012098984A1 (ja) | データ処理装置、及び、データ処理方法 | |
WO2012002238A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2011105219A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2012098985A1 (ja) | データ処理装置、及び、データ処理方法 | |
WO2011105288A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2011105290A1 (ja) | データ処理装置、及びデータ処理方法、並びに、受信システム | |
JP2011182073A (ja) | データ処理装置、及びデータ処理方法 | |
JP2012085196A (ja) | データ処理装置、及びデータ処理方法 | |
WO2011105289A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012235269A (ja) | データ処理装置、及び、データ処理方法 | |
JP2012004873A (ja) | データ処理装置、及びデータ処理方法 | |
WO2012002237A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012239130A (ja) | データ処理装置、及び、データ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141008 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5637393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |