CN103609025A - 数据处理装置和数据处理方法 - Google Patents

数据处理装置和数据处理方法 Download PDF

Info

Publication number
CN103609025A
CN103609025A CN201280028709.1A CN201280028709A CN103609025A CN 103609025 A CN103609025 A CN 103609025A CN 201280028709 A CN201280028709 A CN 201280028709A CN 103609025 A CN103609025 A CN 103609025A
Authority
CN
China
Prior art keywords
code
bit
ldpc
row
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280028709.1A
Other languages
English (en)
Inventor
篠原雄二
山本真纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103609025A publication Critical patent/CN103609025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本技术涉及使得允许改进数据的抗差错容限的数据处理装置和数据处理方法。当以16QAM调制具有16200位的DVB-S.2码长度和1/3的编码率的LDPC码时，分用器执行如后重排：例如，将b0、b1、b2、b3、b4、b5、b6和b7分别分配给y6、y0、y3、y4、y5、y2、y1和y7，其中位b#i表示4×2代码位的第（i+1）位，且位y#i表示两个相邻码元的4×2码元位的第（i+1）位，在两个情况下都是从最高有效位开始计数。本发明例如可以应用于传输LDPC码的传输系统等。

Description

数据处理装置和数据处理方法
技术领域
本发明涉及数据处理装置和数据处理方法，且具体地涉及使得能够改进数据的抗差错容限的数据处理装置和数据处理方法。
背景技术
LDPC（低密度奇偶校验）码具有高纠错性能，且近年来已经对包括比如在欧洲执行的DVB（数字视频广播）-S.2（例如，参考非专利文献1）的卫星数字广播的传输系统广泛地采用。另外，已经检验了下一代地面数字广播对LDPC码的采用。
从近来的研究，类似于turbo码，已知在码长度增加时从LDPC码获得接近香农极限的性能。因为LDPC码具有最短距离与码长度成正比的性质，所以LDPC码具有码组差错率特性优越且很少产生在turbo码的解码特性中观察到的所谓最低误码现象的优点作为其特性。
在下文中，将更具体地描述LDPC码。LDPC码是线性码且不需要LDPC码是二进制码。然而，在这种情况下，假定LDPC码是二进制码。
LDPC码的最大特性是定义LDPC码的奇偶校验矩阵是稀疏的。在这种情况下，稀疏矩阵是矩阵的元素“1”的数目非常小的矩阵（大部分元素是0的矩阵）。
图1图示LDPC码的奇偶校验矩阵H的实例。
在图1的奇偶校验矩阵H中，每一列的权重（列权重）（“1”的数目）为“3”，且每一行的权重（行权重）为“6”。
在使用LDPC码的编码（LDPC编码）中，例如，生成矩阵G基于奇偶校验矩阵H生成，且生成矩阵G乘以二进制信息位，以使得生成码字（LDPC码）。
具体地说，执行LDPC编码的编码装置首先计算其中在奇偶校验矩阵H的转置矩阵HT和生成矩阵G之间实现表达式GHT=0的生成矩阵G。在这种情况下，当生成矩阵G是K×N矩阵时，编码装置将生成矩阵G乘以包括K位的信息位的位串（矢量u）并生成包括N位的码字c（=uG）。通过预定通信路径在接收侧接收由编码装置生成的码字（LDPC码）。
可能通过使用由Gallager提出的被称为概率解码的算法解码LDPC码，该算法是使用在包括变量节点（也称为消息节点）和校验节点的所谓的Tanner图上的置信传播的消息传递算法。在下文中，变量节点和校验节点适当地简称为节点。
图2图示LDPC码的解码的序列。
在下文中，通过由对数似然比表示由接收侧接收的LDPC码（一个码字）的第i代码位的值为“0”的似然性而获得的实际值被适当地称为接收值u0i。另外，从校验节点输出的消息被称为uj且从变量节点输出的消息被称为vi。
首先，在LDPC码的解码中，如图2所示，在步骤S11，接收LDPC码，消息（校验节点消息）uj被初始化为“0”，且取整为迭代处理的计数器的变量k被初始化为“0”，且处理进行到步骤S12。在步骤S12，基于通过接收LDPC码获得的接收值u0i，通过执行由表达式（1）表示的操作（变量节点操作）计算消息（变量节点消息）vi，且基于消息vi，通过执行由表达式（2）表示的操作（校验节点操作）计算消息uj。
[数学式1]
v i = u 0 i + Σ j = 1 d v - 1 u j . . . ( 1 )
[数学式2]
tanh ( u j 2 ) = Π i = 1 d c - 1 tanh ( v i 2 ) . . . ( 2 )
在这种情况下，表达式（1）和（2）中的dv和dc表示分别示出纵向（列）和横向（行）上奇偶校验矩阵H的“1”的数目的参数，且可以分别任意地设置。例如，在（3，6）码的情况下，dv为3且dc为6。
在表达式（1）的变量节点操作和表达式（2）的校验节点操作中，因为从用于输出消息的边（耦合变量节点和校验节点的线）输入的消息不是操作目标，所以操作范围为1到dv-1或者1到dc-1。实际上通过预先做出通过关于两个输入v1和v2的一个输出定义的由表达式（3）表示的函数R（v1，v2）的表，并连续地（递归地）使用该表来执行表达式（2）的校验节点操作，如由表达式（4）表示的。
[数学式3]
x=2tanh-1{tanh(v1/2)tanh(v2/2)}=R(v1,v2)   …（3）
[数学式4]
u j = R ( v 1 , R ( v 2 , R ( v 3 , . . . R ( v d c - 2 , v d c - 1 ) ) ) ) . . . ( 4 )
在步骤S12，变量k递增“1”且处理进行到步骤S13。在步骤S13，确定变量k是否大于预定重复解码次数C。当在步骤S13确定变量k不大于C时，处理返回到步骤S12且以下重复相同处理。
当在步骤S13确定变量k大于C时，处理进行到步骤S14，通过执行由表达式（5）表示的操作计算对应于要最终输出的解码结果的消息vi并输出，且LDPC码的解码处理结束。
[数学式5]
v i = u 0 i + Σ j = 1 d v u j . . . ( 5 )
在这种情况下，不同于表达式（1）的变量节点操作，使用来自连接到变量节点的全部边的消息uj执行表达式（5）的操作。
图3图示（3，6）LDPC码（编码率是1/2且码长度是12）的奇偶校验矩阵H的实例。
在图3的奇偶校验矩阵H中，类似于图1，列的权重设置为3且行的权重设置为6。
图4图示图3的奇偶校验矩阵H的Tanner图。
在图4中，校验节点由“+”表示且变量节点由“=”表示。校验节点和变量节点对应于奇偶校验矩阵H的行和列。耦合校验节点和变量节点的线是边且对应于奇偶校验矩阵的元素“1”。
也就是，当奇偶校验矩阵的第j行和第i列的元素是1时，在图4中，从上侧开始的第i变量节点（节点“=”）和从上侧开始的第j校验节点（节点“+”）由边连接。边示出了对应于变量节点的代码位具有对应于校验节点的限制条件。
在作为LDPC码的解码方法的和积算法中，重复地执行变量节点操作和校验节点操作。
图5图示由变量节点执行的变量节点操作。
在变量节点中，通过使用来自连接到变量节点的剩余边的消息u1和u2以及接收值u0i的表达式（1）的变量节点操作来计算对应于用于计算的边的消息vi。对应于其他边的消息也通过相同方法计算。
图6图示由校验节点执行的校验节点操作。
在这种情况下，可以使用表达式a×b=exp{ln（|a|）+ln（|b|）}×sign（a）×sign（b）的关系，由表达式（6）重写表达式（2）的校验节点操作。然而，在x≥0的情况下sign（x）是1且在x<0的情况下是-1。
[数学式6]
u j = 2 tanh - 1 ( &Pi; i = 1 d c - 1 tanh ( v i 2 ) ) = 2 tanh - 1 [ exp { &Sigma; i = 1 d v - 1 ln ( | tanh ( v i 2 ) | ) } &times; &Pi; i = 1 d c - 1 sign ( tanh ( v i 2 ) ) ] = 2 tanh - 1 [ exp { - ( &Sigma; i = 1 d v - 1 - ln ( tanh ( | v i | 2 ) ) ) } ] &times; &Pi; i = 1 d c - 1 sign ( v i ) . . . ( 6 )
在x≥0时，如果函数φ（x）定义为表达式φ（x）=ln（tanh（x/2）），则实现表达式φ-1（x）=2tanh-1（e-x）。为此，表达式（6）可以改变为表达式（7）。
[数学式7]
u j = &phi; - 1 ( &Sigma; i = 1 d v - 1 &phi; ( | v i | ) ) &times; &Pi; i = 1 d c - 1 sign ( v i ) . . . ( 7 )
在校验节点中，根据表达式（7）执行表达式（2）的校验节点操作。
也就是，在校验节点中，如图6所示，通过使用来自连接到校验节点的剩余边的消息v1、v2、v3、v4和v5的表达式（7）的校验节点操作来计算对应于用于计算的边的消息uj。对应于其他边的消息也通过相同方法计算。
表达式（7）的函数φ（x）可以表示为（x）=ln（（ex+1）/（ex-1））和且在x＞0时满足φ
Figure BDA0000434865870000043
当函数φ（x）和φ-1（x）安装到硬件时，可以使用LUT（查询表）安装函数φ（x）和φ-1（x）。然而，函数φ（x）和φ-1（x）变为同一LUT。
引文列表
非专利文献
非专利文献1：DVB-S.2：ETSI EN302307V1.1.2（2006-06）
发明内容
技术问题
由要作为卫星数字广播的标准的DVB-S.2和要作为下一代地面数字广播的标准的DVB-T.2采用LDPC码。另外，要作为下一代CATV（有线电视）数字广播的标准的DVB-C.2中LDPC码的采用已提上日程。
在基于比如DVB-S.2的DVB标准的数字广播中，LDPC码为比如QPSK（四相移相键控）的正交调制（数字调制）的码元（码元化），且将码元映射到信号点并传输。
在LDPC码的码元化中，以两个或更多位的代码位为单位执行LDPC码的代码位的互换，且互换的代码位为码元的位。
作为互换代码位以码元化LDPC码的方法，提出各种方法。例如，在DVB-T.2中定义了互换方法。
同时，DVB-T.2是专门用于比如安装在家庭中的电视接收机之类的固定终端的数字广播的标准，且可能不适于专门用于便携式终端的数字广播。
也就是，与固定终端相比，在便携式终端中，需要减小电路规模和减小消耗功率。因此，在专门用于便携式终端的数字广播中，为了降低便携式终端中比如LDPC码的解码之类的处理所需的负载，可能比专门用于固定终端的数字广播的情况更多地限制LDPC码的解码的重复次数（重复解码次数C）或者LDPC码的码长度。
然而，需要在该限制下在某种程度上维持抗差错容限。
考虑上述情况做出本发明，且本发明使得能够改进比如LDPC码之类的数据的抗差错容限。
技术方案
根据本技术的第一实施例，提供了数据处理装置或者数据处理方法，其包括基于LDPC码的奇偶校验矩阵执行码长度是16200位和编码率是1/3的LDPC编码的编码单元或者编码步骤，以及互换已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位的互换单元或者互换步骤。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，互换单元或者互换步骤设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y6、y0、y3、y4、y5、y2、y1和y7。
根据本技术的第二实施例，提供了数据处理装置或者数据处理方法，其包括基于LDPC码的奇偶校验矩阵执行码长度是16200位和编码率是2/5的LDPC编码的编码单元或者编码步骤，以及互换已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位的互换单元或者互换步骤。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，互换单元或者互换步骤设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y7、y5、y4、y0、y3、y1、y2和y6。
根据本技术的第三实施例，提供了数据处理装置或者数据处理方法，包括互换对应于由16QAM确定的16个信号点中的任何一个的码元的码元位与码长度是16200位且编码率是1/3的LDPC码的代码位的逆交换单元或者逆交换步骤，以及基于LDPC码的奇偶校验矩阵解码由逆互换单元或者逆互换步骤互换的LDPC码的解码单元或者解码步骤。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，逆交换单元或者逆互换步骤设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y6、y0、y3、y4、y5、y2、y1和y7与位b0、b1、b2、b3、b4、b5、b6和b7。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。
根据本技术的第四实施例，提供了数据处理装置或者数据处理方法，包括互换对应于由16QAM确定的16个信号点中的任何一个的码元的码元位与码长度是16200位且编码率是2/5的LDPC码的代码位的逆互换单元或者逆互换步骤，以及基于LDPC码的奇偶校验矩阵解码由逆互换单元或者逆互换步骤互换的LDPC码的解码单元或者解码步骤。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，逆交换单元或者逆互换步骤设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y7、y5、y4、y0、y3、y1、y2和y6与位b0、b1、b2、b3、b4、b5、b6和b7。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。
根据本技术的第一实施例，基于LDPC码的奇偶校验矩阵执行码长度是16200位且编码率是1/3的LDPC编码，且已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位互换。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，互换单元或者互换步骤设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y6、y0、y3、y4、y5、y2、y1和y7。
根据本技术的第二实施例，基于LDPC码的奇偶校验矩阵执行码长度是16200位且编码率是2/5的LDPC编码，且已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位互换。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，互换单元或者互换步骤设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y7、y5、y4、y0、y3、y1、y2和y6。
根据本技术的第三实施例，与由16QAM确定的16个信号点中的任何一个对应的码元的码元位与码长度是16200位且编码率是1/3的LDPC码的代码位互换，且基于LDPC码的奇偶校验矩阵解码互换的LDPC码。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，逆互换设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y6、y0、y3、y4、y5、y2、y1和y7与位b0、b1、b2、b3、b4、b5、b6和b7。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。
根据本技术的第四实施例，与由16QAM确定的16个信号点中的任何一个对应的码元的码元位与码长度是16200位且编码率是2/5的LDPC码的代码位互换，且基于LDPC码的奇偶校验矩阵解码互换的LDPC码。当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，逆互换设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y7、y5、y4、y0、y3、y1、y2和y6与位b0、b1、b2、b3、b4、b5、b6和b7。已编码LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。
数据处理装置可以是独立装置且可以是构成一个装置的内部模块。技术效果
根据本发明，可以改进抗差错容限。
附图说明
图1是LDPC码的奇偶校验矩阵H的图示。
图2是图示LDPC码的解码序列的流程图。
图3是LDPC码的奇偶校验矩阵的实例的图示。
图4是奇偶校验矩阵的Tanner图的图示。
图5是变量节点的图示。
图6是校验节点的图示。
图7是本发明应用到的传输系统的实施例的配置实例的图示。
图8是图示传输装置11的配置实例的块图。
图9是图示位交织器116的配置实例的块图。
图10是奇偶校验矩阵的图示。
图11是奇偶性矩阵的图示。
图12是DVB-S.2标准中定义的LDPC码的奇偶校验矩阵的图示。
图13是DVB-S.2标准中定义的LDPC码的奇偶校验矩阵的图示。
图14是16QAM的信号点布置的图示。
图15是64QAM的信号点布置的图示。
图16是64QAM的信号点布置的图示。
图17是64QAM的信号点布置的图示。
图18是分用器25的处理的图示。
图19是分用器25的处理的图示。
图20是用于LDPC码的解码的Tanner图的图示。
图21是为阶梯结构的奇偶性矩阵HT和对应于奇偶性矩阵HT的Tanner图的图示。
图22是对应于奇偶性交织之后的LDPC码的奇偶校验矩阵H的奇偶性矩阵HT的图示。
图23是已变换奇偶校验矩阵的图示。
图24是列扭转交织器24的处理的图示。
图25是列扭转交织所需的存储器31的列数和写入开始位置的地址的图示。
图26是列扭转交织所需的存储器31的列数和写入开始位置的地址的图示。
图27是图示由位交织器116和QAM编码器117执行的处理的流程图。
图28是通过模拟采用的通信路径的模型的图示。
图29是通过模拟获得的误差率和颤动的多普勒频率fd的关系的图示。
图30是通过模拟获得的误差率和颤动的多普勒频率fd的关系的图示。
图31是图示LDPC编码器115的配置实例的块图。
图32是图示LDPC编码器115的处理的流程图。
图33是编码率是1/4且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图34是编码率是1/3且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图35是编码率是2/5且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图36是编码率是1/2且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图37是编码率是3/5且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图38是编码率是2/3且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图39是编码率是3/4且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图40是编码率是4/5且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图41是编码率是5/6且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图42是编码率是8/9且码长度是16200的奇偶校验矩阵初始值表的实例的图示。
图43是编码率是1/4且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图44是编码率是1/4且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图45是编码率是1/3且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图46是编码率是1/3且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图47是编码率是2/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图48是编码率是2/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图49是编码率是1/2且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图50是编码率是1/2且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图51是编码率是1/2且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图52是编码率是3/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图53是编码率是3/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图54是编码率是3/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图55是编码率是2/3且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图56是编码率是2/3且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图57是编码率是2/3且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图58是编码率是3/4且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图59是编码率是3/4且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图60是编码率是3/4且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图61是编码率是3/4且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图62是编码率是4/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图63是编码率是4/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图64是编码率是4/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图65是编码率是4/5且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图66是编码率是5/6且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图67是编码率是5/6且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图68是编码率是5/6且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图69是编码率是5/6且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图70是编码率是8/9且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图71是编码率是8/9且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图72是编码率是8/9且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图73是编码率是8/9且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图74是编码率是9/10且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图75是编码率是9/10且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图76是编码率是9/10且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图77是编码率是9/10且码长度是64800的奇偶校验矩阵初始值表的实例的图示。
图78是从奇偶校验矩阵初始值表计算奇偶校验矩阵H的方法的图示。
图79是根据当前方法的互换处理的图示。
图80是根据当前方法的互换处理的图示。
图81是当由64QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图82是当由64QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时的分配规则的图示。
图83是当由64QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图84是当由64QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图85是当由64QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的分配规则的图示。
图86是当由64QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图87是当由64QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时代码位的互换的图示。
图88是当由64QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图89是当由64QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时的分配规则的图示。
图90是当由64QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图91是当由64QAM调制具有16k的码长度和3/5的编码率的LDPC码且乘数b是2时代码位的互换的图示。
图92是当由64QAM调制具有16k的码长度和3/5的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图93是当由64QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时的分配规则的图示。
图94是当由64QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图95是当由64QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图96是当由64QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时的分配规则的图示。
图97是当由64QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图98是当由64QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图99是当由64QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时的分配规则的图示。
图100是当由64QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图101是当由64QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图102是当由64QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时的分配规则的图示。
图103是当由64QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图104是当由64QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图105是当由64QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时的分配规则的图示。
图106是当由64QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图107是当由16QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图108是当由16QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时的分配规则的图示。
图109是当由16QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图110是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图111是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的分配规则的图示。
图112是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图113是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图114是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时的分配规则的图示。
图115是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图116是当由16QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图117是当由16QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时的分配规则的图示。
图118是当由16QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图119是当由16QAM调制具有16k的码长度和3/5的编码率的LDPC码且乘数b是2时代码位的互换的图示。
图120是当由16QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图121是当由16QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时的分配规则的图示。
图122是当由16QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图123是当由16QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图124是当由16QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时的分配规则的图示。
图125是当由16QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图126是当由16QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图127是当由16QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时的分配规则的图示。
图128是当由16QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图129是当由16QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图130是当由16QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时的分配规则的图示。
图131是当由16QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图132是当由16QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图133是当由16QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时的分配规则的图示。
图134是当由16QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图135是当由64QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图136是当由64QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图137是当由64QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图138是当由64QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图139是当由64QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图140是当由64QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图141是当由64QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图142是当由64QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图143是当由16QAM调制具有16k的码长度和1/4的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图144是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图145是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图146是当由16QAM调制具有16k的码长度和1/2的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图147是当由16QAM调制具有16k的码长度和2/3的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图148是当由16QAM调制具有16k的码长度和3/4的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图149是当由16QAM调制具有16k的码长度和4/5的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图150是当由16QAM调制具有16k的码长度和5/6的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图151是当由16QAM调制具有16k的码长度和8/9的编码率的LDPC码且乘数b是2时BER的模拟结果的图示。
图152是图示接收装置12的配置实例的块图。
图153是图示位去交织器165的配置实例的块图。
图154是图示由QAM解码器164、位去交织器165和LDPC解码器166执行的处理的流程图。
图155是LDPC码的奇偶校验矩阵的实例的图示。
图156是通过相对于奇偶校验矩阵执行行替换和列替换而获得的矩阵（已变换奇偶校验矩阵）的图示。
图157是划分为5×5单元的已变换奇偶校验矩阵的图示。
图158是图示集体执行P个节点操作的解码装置的配置实例的块图。
图159是图示LDPC解码器166的配置实例的块图。
图160是构成位去交织器165的复用器54的处理的图示。
图161是列扭转去交织器55的处理的图示。
图162是图示位去交织器165的另一配置实例的块图。
图163是图示可以应用于接收装置12的接收系统的第一配置实例的块图。
图164是图示可以应用于接收装置12的接收系统的第二配置实例的块图。
图165是图示可以应用于接收装置12的接收系统的第三配置实例的块图。
图166是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图167是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的分配规则的图示。
图168是当由16QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图169是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图170是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时的分配规则的图示。
图171是当由16QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图172是当由256QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图173是当由256QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时的分配规则的图示。
图174是当由256QAM调制具有16k的码长度和1/3的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图175是当由256QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时的代码位组和码元位组的图示。
图176是当由256QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时的分配规则的图示。
图177是当由256QAM调制具有16k的码长度和2/5的编码率的LDPC码且乘数b是2时根据分配规则的代码位的互换的图示。
图178是图示本发明应用到的计算机的实施例的配置实例的块图。
具体实施方式
在下文中，将参考附图具体描述本发明的优选实施例。注意到，在该说明书和附图中，具有实质上相同的功能和结构的要素由相同的附图标记表示，且省略重复说明。
图7图示本发明应用到的传输系统的实施例的配置实例（系统指的是多个装置的逻辑集合，且每一配置的装置可以布置或者可以不布置在同一外壳中）。
在图7中，传输系统包括传输装置11和接收装置12。
传输装置11传输（广播）专门用于固定终端或者便携式终端的节目。也就是，传输装置11以LDPC码编码与专门用于固定终端或者便携式终端的节目对应的比如图像数据或者声音数据之类的要作为传输目标的目标数据，并通过要作为地面波的通信路径13传输LDPC码。
例如，接收装置12是便携式终端并接收从传输装置11通过通信路径13传输的LDPC码，解码LDPC码以获得目标数据，并输出该目标数据。
在这种情况下，已知由图7的传输系统使用的LDPC码显示在AWGN（加性高斯白噪声）通信路径中非常高的性能。
然而，在比如地面波的通信路径13中，可能产生突发误差或擦除。例如，在OFDM（正交频分复用）系统中，在D/U（期望对不期望比率）是0dB（不期望=回波的功率等于期望=主路径的功率）多路径环境下，根据回波（除了主路径之外的路径）的延迟，特定码元的功率可能变为0（擦除）。
在颤动（延迟是0且添加具有多普勒频率的回波的通信路径）中，当D/U是0dB时，在特定时间的OFDM码元的整个功率可能由于多普勒频率而为0（擦除）。
另外，可能由于从接收来自传输装置11的信号的比如天线的接收装置12侧的接收单元（在图中未示出）到接收装置12的线路的情况或者接收装置12的电源的不稳定性而产生突发误差。
同时，在LDPC码的解码中，在与奇偶校验矩阵H的列和LDPC码的代码位对应的变量节点中，如上面描述的图5所示，执行添加了LDPC码的代码位（的接收值u0i）的表达式（1）的变量节点操作。为此，如果在用于变量节点操作的代码位中产生误差，则所计算出的消息的精度恶化。
在LDPC码的解码中，在校验节点中，使用通过连接到校验节点的变量节点计算的消息执行表达式（7）的校验节点操作。为此，如果在多个连接的变量节点（所对应的LDPC码的代码位）中同时产生误差（包括擦除）的校验节点的数目增加，则解码性能恶化。
也就是，如果连接到校验节点的变量节点中的两个或更多变量节点同时变为擦除，则校验节点返回值是0的概率和值是1的概率彼此相等的消息到全部变量节点。在这种情况下，返回相等概率的消息的校验节点不对一个解码处理（变量节点计算和校验节点计算的一个集合）做出贡献。结果，需要增加解码处理的重复次数，解码性能恶化，且执行LDPC码的解码的接收装置12的消耗功率增加。
因此，在图7的传输系统中，改进抗突发误差或者擦除的容限，同时保持AWGN通信路径中的性能。
图8是图示图7中的传输装置11的配置实例的块图。
在传输装置11中，与目标数据对应的一个或多个输入流提供到模式适配/复用器111。
模式适配/复用器111执行提供到其的一个或多个输入流的模式选择和复用，并提供作为结果获得的数据到微调电容器（padder）112。
微调电容器112关于从模式适配/复用器111提供的数据执行必要的补零（空位插入），并将作为结果获得的数据提供到BB加扰器113。
BB加扰器113关于从微调电容器112提供的数据执行能量扩散，并将作为结果获得的数据提供到BCH编码器114。
BCH编码器114关于从BB加扰器113提供的数据执行BCH编码，并将作为结果获得的数据作为LDPC目标数据（其要作为LDPC编码目标）提供到LDPC编码器115。
LDPC编码器115根据其中作为与LDPC码的奇偶校验位对应的部分的奇偶性矩阵变为阶梯结构的奇偶校验矩阵执行LDPC编码，作为关于从BCH编码器114提供的LDPC目标数据的LDPC编码，并输出LDPC目标数据是信息位的LDPC码。
就是说，LDPC编码器115执行LDPC编码从而以LDPC码（比如在DVB-T.2标准中定义的LDPC码）编码LDPC目标数据，并输出作为结果获得的LDPC码。
在这种情况下，在DVB-T.2标准中，除了码长度是16200位且编码比率是3/5的情况之外，采用DVB-S.2标准中定义的LDPC码。DVB-T.2标准中定义的LDPC码是IRA（无规律重复累积）码，且LDPC码的奇偶校验矩阵的奇偶性矩阵为阶梯结构。将在之后描述奇偶性矩阵和阶梯结构。例如，在“Irregular Repeat-Accumulate Codes”，H.Jin，A.Khandekar和R.J.McEliece，in Proceedings of2nd International Symposium on Turbo codes andRelated Topics，pp.1-8，2000年9月中描述了IRA码。
由LDPC编码器115输出的LDPC码提供到位交织器116。
位交织器116是交织数据的数据处理装置，并关于从LDPC编码器115提供的LDPC码执行将在后面描述的位交织，并将位交织之后的LDPC码提供到QAM编码器117。
QAM编码器117将从位交织器116提供的LDPC码以LDPC码的一个或多个位的代码位为单位（码元单元）映射到表示正交调制的一个码元的信号点并执行正交调制（多级调制）。
也就是，QAM编码器117在由表示与载波相同相位的I分量的I轴和表示与载波正交的Q分量的Q轴定义的IQ平面（IQ星座图）上，执行从位交织器116提供的LDPC码到由执行LDPC码的正交调制的调制方法确定的信号点的映射，并执行正交调制。
在这种情况下，作为由QAM编码器117执行的正交调制的调制方法，例如，存在包括DVB-T标准中定义的调制方法，即，QPSK（四相移相键控）、16QAM（正交幅值调制）、64QAM、256QAM、1024QAM和4096QAM的调制方法。在QAM编码器117中，根据传输装置11的操作者的操作预先设置基于哪个调制方法执行正交调制。在QAM编码器117中，例如，可以执行4PAM（脉冲幅度调制）及其他正交调制。
由QAM编码器117中的处理获得的数据（映射到信号点的码元）提供到时间交织器118。
时间交织器118关于从QAM编码器117提供的数据（码元），对于每个码元执行时间交织，并将作为结果获得的数据提供到MISO/MIMO编码器（MISO/MIMO编码器）119。
MISO/MIMO编码器119关于从时间交织器118提供的数据（码元）执行空间时间编码，并将数据提供到频率交织器120。
频率交织器120关于从MISO/MIMO编码器119提供的数据（码元），对于每个码元执行频率交织，并将数据提供到帧建立器/资源分配单元131。
同时，比如称作L1的前同步码之类的用于控制的信令提供到BCH编码器121。
类似于BCH编码器114，BCH编码器121关于向其提供的信令执行BCH编码，并将作为结果获得的数据提供到LDPC编码器122。
类似于LDPC编码器115，LDPC编码器122将从BCH编码器121提供的数据设置为LDPC目标数据，关于该数据执行LDPC编码，并将作为结果获得的LDPC码提供到QAM编码器123。
类似于QAM编码器117，QAM编码器123将从LDPC编码器122提供的LDPC码以LDPC码的一个或多个位的代码位为单位（码元单元）映射到表示正交调制的一个码元的信号点，执行正交调制，并将作为结果获得的数据（码元）提供到频率交织器124。
类似于频率交织器120，频率交织器124关于从QAM编码器123提供的数据（码元），对于每个码元执行频率交织，并将该数据提供到帧建立器/资源分配单元131。
帧建立器/资源分配单元131将导频的码元插入从频率交织器120和124提供的数据（码元）的必要位置中，由作为结果获得的数据（码元）配置包括预定数目的码元的帧，并提供该帧到OFDM产生单元132。
OFDM产生单元132由从帧建立器/资源分配单元131提供的帧生成与该帧对应的OFDM信号，并通过通信路径13传输该OFDM信号（图7）。
图9图示图8中的位交织器116的配置实例。
位交织器116包括交织数据的数据处理装置，且包括奇偶性交织器23、列扭转交织器24和分用器（DEMUX）25。
奇偶性交织器23执行用于将从LDPC编码器115提供的LDPC码的奇偶校验位交织到其他奇偶校验位的位置的奇偶性交织，并将奇偶性交织之后的LDPC码提供到列扭转交织器24。
列扭转交织器24关于从奇偶性交织器23提供的LDPC码执行列扭转交织，并将列扭转交织之后的LDPC码提供到分用器25。
也就是，在图8的QAM编码器117中，LDPC码的一个或多个位的代码位映射到表示正交调制的一个码元的信号点，并被传输。
在列扭转交织器24中，执行将在后面描述的列扭转交织作为用于重排从奇偶性交织器23提供的LDPC码的代码位的重排处理，以使得在与由LDPC编码器115使用的奇偶校验矩阵的任何一行中的1对应的LDPC码的多个代码位不包括在一个码元中。
分用器25关于从列扭转交织器24提供的LDPC码，执行用于互换为码元的LDPC码的两个或更多代码位的位置的互换处理，并获得对AWGN的容限增强的LDPC码。另外，分用器25将由互换处理获得的LDPC码的两个或更多代码位作为码元提供到QAM编码器117（图8）。
接下来，图10图示由图8的LDPC编码器115用于LDPC编码的奇偶校验矩阵H。
奇偶校验矩阵H为LDGM（低密度生成矩阵）结构且可以使用与LDPC码的代码位当中的信息位对应的部分的信息矩阵HA和与奇偶校验位对应的奇偶性矩阵HT，而由表达式H=[HA|HT]表示（其中信息矩阵HA的元素设置为左边元素且奇偶性矩阵HT的元素设置为右边元素的矩阵）。
在这种情况下，一个LDPC码（一个码字）的代码位当中信息位的位数和奇偶校验位的位数分别被称为信息长度K和奇偶性长度M，且一个LDPC码的代码位的位数被称为码长度N（=K+M）。
具有某一码长度N的LDPC码的信息长度K和奇偶性长度M由编码率确定。奇偶校验矩阵H为行×列是M×N的矩阵。信息矩阵HA为M×K的矩阵且奇偶性矩阵HT为M×M的矩阵。
图11图示DVB-T.2（和DVB-S.2）标准中定义的LDPC码的奇偶校验矩阵H的奇偶性矩阵HT。
DVB-T.2标准中定义的LDPC码的奇偶校验矩阵H的奇偶性矩阵HT为其中元素1以阶梯形状布置的阶梯结构，如图11所示。奇偶性矩阵HT的行权重关于第一行为1且关于剩余的行为2。列权重关于最后一列为1且关于剩余的列为2。
如上所述，奇偶性矩阵HT为阶梯结构的奇偶校验矩阵H的LDPC码可以使用奇偶校验矩阵H容易地产生。
也就是，LDPC码（一个码字）由行矢量c表示，且通过转置行矢量获得的列矢量由cT表示。另外，要作为LDPC码的行矢量c的信息位的一部分由行矢量A表示，且奇偶校验位的一部分由行矢量T表示。
在这种情况下，使用与信息位对应的行矢量A和与奇偶校验位对应的行矢量T，行矢量c可以由表达式c=[A|T]表示（行矢量A的元素设置为左边元素且行矢量T的元素设置为右边元素的行矢量）。
在与LDPC码对应的奇偶校验矩阵H和行矢量c=[A|T]中，需要满足表达式HcT=0。当奇偶校验矩阵H=[HA|HT]的奇偶性矩阵HT为如图11所示的阶梯结构时，与构成满足表达式HcT=0的行矢量c=[A|T]的奇偶校验位对应的行矢量T可以通过顺序地从表达式HcT=0中列矢量HcT的第一行的元素开始而将每一行的元素设置为0来顺序地计算。
图12是DVB-T.2标准中定义的LDPC码的奇偶校验矩阵H的图示。
列权重关于从DVB-T.2标准中定义的LDPC码的奇偶校验矩阵H的第一列开始的KX列为X，关于之后的K3列为3，关于之后的（M-1）列为2，且关于最后一列为1。
在这种情况下，KX+K3+M-1+1等于码长度N。
图13是关于DVB-T.2标准中定义的LDPC码的每一编码率r的列数KX、K3和M以及列权重X的图示。
在DVB-T.2标准中，定义具有64800位和16200位的码长度N的LDPC码。
关于具有64800位的码长度N的LDPC码，定义11个编码率（额定率）1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10。关于具有16200位的码长度N的LDPC码，定义10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9。
以下，64800位的码长度N被称为64k位且16200的码长度N被称为16k位。
关于LDPC码，已知误差率在与奇偶校验矩阵H的列权重大的列对应的代码位中低。
在图12和图13中图示且在DVB-T.2标准中定义的奇偶校验矩阵H中，顶侧（左侧）的列的列权重趋向于大。因此，关于对应于奇偶校验矩阵H的LDPC码，顶侧的代码位趋向于对误差强（具有抗差错容限），且底侧的代码位趋向于对误差弱。
接下来，图14图示当由图8的QAM编码器117执行16QAM时，IQ平面上16个码元（所对应的信号点）的布置。
也就是，图14的A图示DVB-T.2的16QAM的码元。
在16QAM中，一个码元由4位表示且存在16个码元（=24）。布置该16个码元以使得基于IQ平面的原点，I方向×Q方向为4×4正方形。
如果从由一个码元表示的位串的最高有效位开始的第（i+1）位表示为位yi，则由16QAM的一个码元表示的4位可以从最高有效位开始顺序地分别表示为位y0、y1、y2和y3。当调制方法是16QAM时，LDPC码的代码位中的4位为4位y0到y3（符号化）的码元（码元值）。
图14的B图示关于由16QAM的码元表示的4位（以下，称为码元位）y0到y3的每一个的位边界。
在这种情况下，关于码元位yi（在图14中，i=0、1、2和3）的位边界意味其码元位yi为0的码元和其码元位yi为1的码元的边界。
如图14的B所示，仅IQ平面的Q轴的一个地点为关于由16QAM的码元表示的4个码元位y0到y3的最高有效码元位y0的位边界，且仅IQ平面的I轴的一个地点为关于第二（从最高有效位的第二）码元位y1的位边界。
关于第三码元位y2，在4×4码元当中从左侧的第一和第二列之间的地点和第三和第四列之间的地点这两个地点为位边界。
关于第四码元行y3，在4×4码元当中从上侧的第一和第二行之间的地点和第三和第四行之间的地点这两个地点为位边界。
在由码元表示的码元位yi中，当远离位边界的码元的数目大时难以产生误差（误差概率低），且当接近位边界的码元的数目大时，容易产生误差（误差概率高）。
如果难以产生误差的位（对误差强）被称为“强位”，且容易产生误差的位（对误差弱）被称为“弱位”，则关于16QAM的码元的4个码元位y0到y3，最高有效码元位y0和第二码元位y1为强位，且第三码元位y2和第四码元位y3为弱位。
图15到图17图示当由图8的QAM编码器117执行64QAM时，在IQ平面上的64个码元，即，DVB-T.2的16QAM的码元（所对应的信号点）的布置。
在64QAM中，一个码元表示6位且存在64个码元（=26）。基于IQ平面的原点布置该64个码元以使得I方向×Q方向为8×8正方形。
64QAM的一个码元的码元位可以顺序地从最高有效位开始表示为y0、y1、y2、y3、y4和y5。当调制方法是64QAM时，LDPC码的代码位的6位为6位的码元位y0到y5的码元。
在这种情况下，图15图示关于64QAM的码元的码元位y0到y5中的最高有效码元位y0和第二码元位y1中的每一个的位边界，图16图示关于第三码元位y2和第四码元位y3中的每一个的位边界，且图17图示关于第五码元位y4和第六码元位y5中的每一个的位边界。
如图15所示，关于最高有效码元位y0和第二码元位y1中的每一个的位边界变为一个地点。如图16所示，关于第三码元位y2和第四码元位y3中的每一个的位边界变为两个地点。如图17所示，关于第五码元位y4和第六码元位y5中的每一个的位边界变为四个地点。
因此，关于64QAM的码元的码元位y0到y5，最高有效码元位y0和第二码元位y1为强位，且第三码元位y2和第四码元位y3为次强位。此外，第五码元位y4和第六码元位y5为弱位。
从图14和图15到图17，可知关于正交调制的码元的码元位，高位趋向于为强位且低位趋向于为弱位。
如图12和图13中所述，关于由LDPC编码器115（图8）输出的LDPC码，存在对误差强的代码位和对误差弱的代码位。
如图14到图17中所述，关于由QAM编码器117执行的正交调制的码元的码元位，存在强位和弱位。
因此，如果对误差强的LDPC码的代码位分配给正交调制的码元的弱码元位，则抗差错容限总体上降低。
因此，提出了以将对误差弱的LDPC码的代码位分配给正交调制的码元的强位（码元位）的方式交织LDPC码的代码位的交织器。
图9的分用器25可以执行交织器的处理。
图18是图9的分用器25的处理的图示。
也就是，图18的A图示分用器25的功能配置实例。
分用器25包括存储器31和互换单元32。
LDPC码从LDPC编码器115提供到存储器31。
存储器31具有在行（横向）方向上存储mb位和在列（纵向）方向上存储N/（mb）位的存储容量。存储器31在列方向上写入向其提供的LDPC码的代码位，在行方向上读取代码位，并将代码位提供到互换单元32。
在这种情况下，如上所述，N（=信息长度K+奇偶性长度M）表示LDPC码的码长度。
另外，m表示为一个码元的LDPC码的代码位的位数且b表示乘数，该乘数是预定的正整数且用于执行m的整数乘法。如上所述，分用器25码元化LDPC码的代码位。然而，乘数b表示由分用器25的一次码元化获得的码元的数目。
图18的A图示当调制方法是64QAM时分用器25的配置实例。因此，为一个码元的LDPC码的代码位的位数m是6位。
在图18的A中，乘数b为1。因此，存储器31具有列方向×行方向是N/（6×1）×（6×1）位的存储容量。
在这种情况下，其中行方向是1位且在列方向上延伸的存储器31的存储区以下被适当地称为列。在图18的A中，存储器31包括6（=6×1）列。
在分用器25中，从左侧向着向右方向的列执行从构成存储器31的列的上侧在向下方向（列方向）上LDPC码的代码位的写入。
如果代码位的写入到最右一列的底部结束，则在从构成存储器31的全部列的第一行在行方向上以6位（mb位）为单位读取代码位，并将代码位提供到互换单元32。
交换单元32执行用于互换来自存储器31的6位的代码位的位置的互换处理，并输出作为结果获得的6位作为表示64QAM的一个码元的6个码元位y0、y1、y2、y3、y4和y5。
也就是，在行方向上从存储器31读取mb位（在这种情况下，6位）的代码位。然而，如果在从存储器31读取的mb位的代码位之中从最高有效位开始的第i（i=0、1、...、和mb-1）位表示为位bi，则在行方向上从存储器31读取的6位的代码位可以从最高有效位开始顺序地表示为位b0、b1、b2、b3、b4和b5。
以图12和图13中描述的列权重的关系，位b0的方向上的代码位为对误差强的代码位且位b5的方向上的代码位为对误差弱的代码位。
在互换单元32中，可以执行用于互换来自存储器31的6位的代码位b0到b5的位置的互换处理，以使得来自存储器31的6位的代码位b0到b5当中对误差弱的代码位被分配给64QAM的一个码元的码元位y0到y5当中的强位。
在这种情况下，作为用于互换来自存储器31的6位的代码位b0到b5并将6位的代码位b0到b5分配到表示64QAM的一个码元的6个码元位y0到y5的互换方法，从各个公司提出了各种方法。
图18的B图示第一互换方法，图18的C图示第二互换方法，且图18的D图示第三互换方法。
在图18的B到图18的D中（和将在后面描述的图19），耦合位bi和yj的线段意味着代码位bi被分配给码元的码元位yj（与码元位yj的位置互换）。
作为图18的B的第一互换方法，提出采用三种互换方法中的任何一种。作为图18的C的第二互换方法，提出采用两种互换方法中的任何一种。
作为图18的D的第三互换方法，提出顺序地选择六种互换方法并使用该互换方法。
图19图示当调制方法是64QAM（因此，类似于图18，映射到一个码元的LDPC码的代码位的位数m是6位）且乘数b是2时分用器25的配置实例和第四互换方法。
当乘数b是2时，存储器31具有列方向×行方向是N/（6×2）×（6×2）位的存储容量并包括12（=6×2）列。
图19的A图示写入LDPC码到存储器31的序列。
在分用器25中，如图18中所述，从左侧向着向右方向的列执行从构成存储器31的列的上侧在向下方向（列方向）上LDPC码的代码位的写入。
如果代码位的写入到最右一列的底部结束，则在从构成存储器31的全部列的第一行在行方向上以12位（mb位）为单位读取代码位，并将代码位提供到互换单元32。
互换单元32执行互换处理以使用第四互换方法互换来自存储器31的12位的代码位的位置，并输出作为结果获得的12位作为表示64QAM的两个码元（b个码元）的12位，即，表示64QAM的一个码元的六个码元位y0、y1、y2、y3、y4和y5以及表示下一个码元的六个码元位y0、y1、y2、y3、y4和y5。
在这种情况下，图19的B图示图19的A的互换单元32的互换处理的第四互换方法。
当乘数b是2（或者3或更大）时，在互换处理中，mb位的代码位分配给b个相邻码元的mb位的码元位。在包括图19的说明的下面的说明中，为了便于说明，b个相邻码元的mb位的码元位从最高有效位开始的第（i+1）位表示为位（码元位）yi。
适当的互换方法，即，AWGN通信路径中误差率的改进根据LDPC码的编码率或者码长度和调制方法而不同。
接下来，将参考图20到图22描述图9的奇偶性交织器23的奇偶性交织。
图20图示LDPC码的奇偶校验矩阵的Tanner图（的一部分）。
如图20所示，如果连接到校验节点的变量节点（所对应的代码位）当中的多个，例如，两个变量节点同时成为比如擦除的误差，则校验节点返回值是0的概率和值是1的概率彼此相等的消息到连接到校验节点的全部变量节点。为此，如果连接到同一校验节点的多个变量节点同时成为擦除，则解码性能恶化。
同时，由图8的LDPC编码器115输出并在DVB-T.2标准中定义的LDPC码是IRA码且奇偶校验矩阵H的奇偶性矩阵HT为阶梯结构，如图11所示。
图21图示为阶梯结构的奇偶性矩阵HT和与奇偶性矩阵HT对应的Tanner图。
也就是，图21的A图示为阶梯结构的奇偶性矩阵HT且图21的B图示与图21的A的奇偶性矩阵HT对应的Tanner图。
当奇偶性矩阵HT为阶梯结构时，在奇偶性矩阵HT的Tanner图中，与奇偶性矩阵HT的值为1的元素的列对应的使用LDPC码的相邻代码位（奇偶校验位）从其计算消息的变量节点连接到同一校验节点。
因此，如果相邻奇偶校验位由于突发误差或者擦除而同时成为误差，则连接到与成为误差的多个奇偶校验位对应的多个变量节点（使用奇偶校验位从其计算消息的变量节点）的校验节点返回值是0的概率和值是1的概率彼此相等的消息到连接到校验节点的变量节点。为此，解码性能恶化。当突发长度（由于突发成为误差的位的数目）大时，解码性能进一步恶化。
因此，奇偶性交织器23（图9）执行用于将来自LDPC编码器115的LDPC码的奇偶校验位交织到其他奇偶校验位的位置的奇偶性交织，以防止解码性能恶化。
图22图示与由图9的奇偶性交织器23执行的奇偶性交织之后的LDPC码对应的奇偶校验矩阵H的奇偶性矩阵HT。
在这种情况下，与由LDPC编码器115输出并在DVB-T.2标准中定义的LDPC码对应的奇偶校验矩阵H的信息矩阵HA为循环结构。
循环结构意味着某一列与通过循环另一列获得的列匹配的结构。例如，循环结构包括以下结构，其中对于每P列，P列的每一行的1的位置为通过将P列中的第一列在列方向上循环地移位与通过划分奇偶性长度M而获得的值q成正比的值而获得的位置。以下，循环结构中的P个列适当地称为循环结构的单元的列数。
作为由LDPC编码器115输出并在DVB-T.2标准中定义的LDPC码，存在具有64800位和16200位的码长度N的两种LDPC码，如图12和图13所示。
如果关注具有64800位和16200位的码长度N的两种LDPC码中的具有64800位的码长度N的LDPC码，则具有64800位的码长度N的LDPC码的编码率是11个，如图12和图13所述。
关于具有十一个编码率和具有64800位的码长度N的LDPC码，在DVB-T.2标准中，循环结构的单元的列数P定义为360，其是除了1和M之外的奇偶性长度M的约数之一。
关于具有十一个编码率和具有64800位的码长度N的LDPC码，使用根据编码率而不同的值q，奇偶性长度M为除了由表达式M=q×P=q×360表示的质数之外的值。因此，类似于周期结构的单元的列数P，值q是奇偶性长度M的约数当中除了1和M之外的一个，且可以通过将奇偶性长度M除以循环结构的单元的列数P而获得（作为奇偶性长度M的约数的P和q的乘积为奇偶性长度M）。
如上所述，如果信息长度设置为K，等于或大于0且小于P的整数设置为x，且等于或大于0且小于q的整数设置为y，则作为奇偶性交织，奇偶性交织器23将来自LDPC编码器115的作为第（K+1）到第（K+M（=N））代码位的奇偶校验位当中的第（K+qx+y+1）代码位交织到第（K+Py+x+1）代码位的位置。
根据奇偶性交织，连接到同一校验节点的变量节点（所对应的奇偶校验位）分开循环结构的单元的列数P，即，在这种情况下360位。为此，当突发长度小于360位时，可以防止连接到同一校验节点的多个变量节点同时成为误差。结果，可以改进抗突发误差的容限。
在用于将第（K+qx+y+1）代码位交织到第（K+Py+x+1）代码位的位置的交织之后的LDPC码与通过执行列替换而获得的奇偶校验矩阵（以下，称为已变换奇偶校验矩阵）的LDPC码匹配，该列替换用于以第（K+Py+x+1）列替换初始奇偶校验矩阵H的第（K+qx+y+1）列。
在已变换奇偶校验矩阵的奇偶性矩阵中，如图22所示，出现使用P个列（在图22中，360列）作为单元的准循环结构。
在这种情况下，准循环结构意味着除了其一部分之外形成循环结构的结构。通过关于DVB-T.2标准中定义的LDPC码的奇偶校验矩阵执行与奇偶性交织对应的列替换而获得的已变换奇偶校验矩阵为准循环结构，而不是（完美）循环结构，这是因为在其右角部分的360行×360列的部分（将在后面描述的移位矩阵）中元素1的数目小于1（存在元素0）。
图22的已变换奇偶校验矩阵为通过关于初始奇偶校验矩阵H执行与奇偶性交织对应的列替换和以将在后面描述的构成矩阵配置已变换奇偶校验矩阵的替换（行替换）而获得的矩阵。
接下来，将参考图23到图26描述图9的列扭转交织器24的对应于重排处理的列扭转交织。
在图8的传输装置11中，作为一个码元传输LDPC码的代码位的一个或多个位。也就是，当代码位的两个位设置为一个码元时，QPSK用作调制方法，且当代码位的四个位设置为一个码元时，16QAM用作调制方法。
同样地，当作为一个码元传输代码位的两个或更多位时，如果在某个码元中产生擦除，则码元的全部代码位成为误差（擦除）。
因此，需要防止与一个码元的代码位对应的变量节点连接到同一校验节点，以减小连接到同一校验节点的多个变量节点（所对应的代码位）同时成为擦除的概率，以改进解码性能。
同时，如上所述，在由LDPC编码器115输出并在DVB-T.2标准中定义的LDPC码的奇偶校验矩阵H中，信息矩阵HA具有循环结构且奇偶性矩阵HT具有阶梯结构。如图22中所述，在作为奇偶性交织之后的LDPC码的奇偶校验矩阵的已变换奇偶校验矩阵中，在奇偶性矩阵中出现循环结构（事实上，如上所述的准循环结构）。
图23图示已变换奇偶校验矩阵。
也就是，图23的A图示码长度N是64800位且编码率（r）是3/4的LDPC码的奇偶校验矩阵H的已变换奇偶校验矩阵。
在图23的A中，在已变换奇偶校验矩阵中，由点（·）示出值为1的元素的位置。
图23的B图示分用器25（图9）关于图23的A的已变换奇偶校验矩阵的LDPC码，即，奇偶性交织之后的LDPC码执行的处理。
在图23的B中，调制方法设置为16QAM，且奇偶性交织之后的LDPC码的代码位在列方向上写入构成分用器25的存储器31的四个列中。
在列方向上写入构成存储器31的四个列中的代码位在行方向上以四个位为单位读取，且为一个码元。
在这种情况下，为一个码元的四个位的代码位B0、B1、B2和B3可能为与图23的A的已变换奇偶校验矩阵的任何一行的1对应的代码位。在这种情况下，与代码位B0、B1、B2和B3对应的变量节点连接到同一校验节点。
因此，当一个码元的四个位的代码位B0、B1、B2和B3为与已变换奇偶校验矩阵的任何一行中的1对应的代码位时，如果在码元中产生擦除，可以不在与代码位B0、B1、B2和B3对应的变量节点连接的同一校验节点中计算适当的消息。结果，解码性能恶化。
关于除了3/4之外的编码率，类似于上述情况，与连接到同一校验节点的多个变量节点对应的多个代码位可以为16QAM的一个码元。
因此，列扭转交织器24执行列扭转交织以用于交织来自奇偶性交织器23的奇偶性交织之后的LDPC码的代码位，以使得与已变换奇偶校验矩阵的任何一行中的1对应的多个代码位不包括在一个码元中。
图24是列扭转交织的图示。
就是说，图24图示分用器25的存储器31（图18和图19）。
如图18所述，存储器31具有在列（纵向）方向上存储mb位并在行（横向）方向上存储N/（mb）位的存储容量，且包括mb列。列扭转交织器24关于存储器31在列方向上写入LDPC码的代码位，控制当在行方向上读取代码位时的写入开始位置，并执行列扭转交织。
也就是，在列扭转交织器24中，开始写入代码位的写入开始位置关于多个列中的每一个适当地改变，以使得在行方向上读取且为一个码元的多个代码位不成为与已变换奇偶校验矩阵的任何一行中的1对应的代码位（重排LDPC码的代码位以使得与奇偶校验矩阵的任何一行中的1对应的多个代码位不包括在同一码元中）。
在这种情况下，图24中图示当调制方法是16QAM且图18中所示的乘数b是1时存储器31的配置实例。因此，为一个码元的LDPC码的代码位的位数m是4位且存储器31包括4（=mb）列。
列扭转交织器24从左侧向着向右方向的列，从构成存储器31的四个列的上侧在向下方向（列方向）上执行LDPC码的代码位的写入（代替图18的分用器25）。
如果代码位的写入到最右一列结束，则列扭转交织器24从构成存储器31的全部列的第一行开始在行方向上以四个位（mb位）为单位读取代码位，并将代码位作为列扭转交织之后的LDPC码输出到分用器25的互换单元32（图18和图19）。
然而，在列扭转交织器24中，如果每一列的头部（顶部）的位置的地址设置为0且列方向的每一位置的地址由升序的整数表示，则关于最左一列，写入开始位置设置为地址是0的位置。关于第二（从左侧起）列，写入开始位置设置为地址是2的位置。关于第三列，写入开始位置设置为地址是4的位置。关于第四列，写入开始位置设置为地址是7的位置。
关于写入开始位置是除了地址是0的位置之外的位置的列，在代码位写入到最低位置之后，位置返回到头部（地址是0的位置）且对紧接在写入开始位置之前的位置执行写入。然后，执行关于下一（右边）列的写入。
通过执行上面描述的列扭转交织，关于DVB-T.2标准中定义并具有64800的码长度N的全部编码率的LDPC码，可以防止与连接到同一校验节点的多个变量节点对应的多个代码位为16QAM的一个码元（包括在同一码元中）。结果，可以改进存在擦除的通信路径的解码性能。
图25图示关于DVB-T.2标准中定义并具有64800的码长度N的11个编码率的LDPC码，对于每一调制方法列扭转交织所需的存储器31的列数和写入开始位置的地址。
当乘数b是1，采用QPSK作为调制方法，且一个码元的位数m是2位时，根据图25，存储器31具有两个列以在行方向上存储2×1（=mb）位并在列方向上存储64800/（2×1）位。
存储器31的两个列中的第一列的写入开始位置为地址是0的位置且第二列的写入开始位置为地址是2的位置。
例如，当采用图18的第一到第三互换方法中的任何一个作为分用器25（图9）的互换处理的互换方法时，乘数b为1。
当乘数b是2，采用QPSK作为调制方法，且一个码元的位数m是2位时，根据图25，存储器31具有四个列以在行方向上存储2×2位并在列方向上存储64800/（2×2）位。
存储器31的四个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是2的位置，第三列的写入开始位置为地址是4的位置，且第四列的写入开始位置是地址是7的位置。
例如，当采用图19的第四互换方法作为分用器25（图9）的互换处理的互换方法时，乘数b为2。
当乘数b是1，采用16QAM作为调制方法，且一个码元的位数m是4位时，根据图25，存储器31具有四个列以在行方向上存储4×1位并在列方向上存储64800/（4×1）位。
存储器31的四个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是2的位置，第三列的写入开始位置为地址是4的位置，且第四列的写入开始位置为地址是7的位置。
当乘数b是2，采用16QAM作为调制方法，且一个码元的位数m是4位时，根据图25，存储器31具有八个列以在行方向上存储4×2位并在列方向上存储64800/（4×2）位。
存储器31的八个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是4的位置，第五列的写入开始位置为地址是4的位置，第六列的写入开始位置为地址是5的位置，第七列的写入开始位置为地址是7的位置，且第八列的写入开始位置为地址是7的位置。
当乘数b是1，采用64QAM作为调制方法，且一个码元的位数m是6位时，根据图25，存储器31具有六个列以在行方向上存储6×1位并在列方向上存储64800/（6×1）位。
存储器31的六个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是2的位置，第三列的写入开始位置为地址是5的位置，第四列的写入开始位置为地址是9的位置，第五列的写入开始位置为地址是10的位置，且第六列的写入开始位置为地址是13的位置。
当乘数b是2，采用64QAM作为调制方法，且一个码元的位数m是6位时，根据图25，存储器31具有十二个列以在行方向上存储6×2位并在列方向上存储64800/（6×2）位。
存储器31的十二个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是3的位置，第六列的写入开始位置为地址是4的位置，第七列的写入开始位置为地址是4的位置，第八列的写入开始位置为地址是5的位置，第九列的写入开始位置为地址是5的位置，第十列的写入开始位置为地址是7的位置，第十一列的写入开始位置为地址是8的位置，且第十二列的写入开始位置为地址是9的位置。
当乘数b是1，采用256QAM作为调制方法，且一个码元的位数m是8位时，根据图25，存储器31具有八个列以在行方向上存储8×1位并在列方向上存储64800/（8×1）位。
存储器31的八个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是4的位置，第五列的写入开始位置为地址是4的位置，第六列的写入开始位置为地址是5的位置，第七列的写入开始位置为地址是7的位置，且第八列的写入开始位置为地址是7的位置，
当乘数b是2，采用256QAM作为调制方法，且一个码元的位数m是8位时，根据图25，存储器31具有十六个列以在行方向上存储8×2位并在列方向上存储64800/（8×2）位。
存储器31的十六个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是2的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是2的位置，第六列的写入开始位置为地址是3的位置，第七列的写入开始位置为地址是7的位置，第八列的写入开始位置为地址是15的位置，第九列的写入开始位置为地址是16的位置，第十列的写入开始位置为地址是20的位置，第十一列的写入开始位置为地址是22的位置，第十二列的写入开始位置为地址是22的位置，第十三列的写入开始位置为地址是27的位置，第第十四列的写入开始位置为地址是27的位置，第十五列的写入开始位置为地址是28的位置，且第十六列的写入开始位置为地址是32的位置。
当乘数b是1，采用1024QAM作为调制方法，且一个码元的位数m是10位时，根据图25，存储器31具有十个列以在行方向上存储10×1位并在列方向上存储64800/（10×1）位。
存储器31的十个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是3的位置，第三列的写入开始位置为地址是6的位置，第四列的写入开始位置为地址是8的位置，第五列的写入开始位置为地址是11的位置，第六列的写入开始位置为地址是13的位置，第七列的写入开始位置为地址是15的位置，第八列的写入开始位置为地址是17的位置，第九列的写入开始位置为地址是18的位置，且第十列的写入开始位置为地址是20的位置。
当乘数b是2，采用1024QAM作为调制方法，且一个码元的位数m是10位时，根据图25，存储器31具有二十个列以在行方向上存储10×2位并在列方向上存储64800/（10×2）位。
存储器31的二十个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是1的位置，第三列的写入开始位置为地址是3的位置，第四列的写入开始位置为地址是4的位置，第五列的写入开始位置为地址是5的位置，第六列的写入开始位置为地址是6的位置，第七列的写入开始位置为地址是6的位置，第八列的写入开始位置为地址是9的位置，第九列的写入开始位置为地址是13的位置，第十列的写入开始位置为地址是14的位置，第十一列的写入开始位置为地址是14的位置，第十二列的写入开始位置为地址是16的位置，第十三列的写入开始位置为地址是21的位置，第第十四列的写入开始位置为地址是21的位置，第十五列的写入开始位置为地址是23的位置，第十六列的写入开始位置为地址是25的位置，第十七列的写入开始位置为地址是25的位置，第十八列的写入开始位置为地址是26的位置，第十九列的写入开始位置为地址是28的位置，且第二十列的写入开始位置为地址是30的位置。
当乘数b是1，采用4096QAM作为调制方法，且一个码元的位数m是12位时，根据图25，存储器31具有十二个列以在行方向上存储12×1位并在列方向上存储64800/（12×1）位。
存储器31的十二个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是3的位置，第六列的写入开始位置为地址是4的位置，第七列的写入开始位置为地址是4的位置，第八列的写入开始位置为地址是5的位置，第九列的写入开始位置为地址是5的位置，第十列的写入开始位置为地址是7的位置，第十一列的写入开始位置为地址是8的位置，且第十二列的写入开始位置为地址是9的位置。
当乘数b是2，采用4096QAM作为调制方法，且一个码元的位数m是12位时，根据图25，存储器31具有二十四个列以在行方向上存储12×2位并在列方向上存储64800/（12×2）位。
存储器31的二十四个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是5的位置，第三列的写入开始位置为地址是8的位置，第四列的写入开始位置为地址是8的位置，第五列的写入开始位置为地址是8的位置，第六列的写入开始位置为地址是8的位置，第七列的写入开始位置为地址是10的位置，第八列的写入开始位置为地址是10的位置，第九列的写入开始位置为地址是10的位置，第十列的写入开始位置为地址是12的位置，第十一列的写入开始位置为地址是13的位置，第十二列的写入开始位置为地址是16的位置，第十三列的写入开始位置为地址是17的位置，第十四列的写入开始位置为地址是19的位置，第十五列的写入开始位置为地址是21的位置，第十六列的写入开始位置为地址是22的位置，第十七列的写入开始位置为地址是23的位置，第十八列的写入开始位置为地址是26的位置，第十九列的写入开始位置为地址是37的位置，第二十列的写入开始位置为地址是39的位置，第二十一列的写入开始位置为地址是40的位置，第二十二列的写入开始位置为地址是41的位置，第二十三列的写入开始位置为地址是41的位置，且第二十四列的写入开始位置为地址是41的位置。
图26图示关于DVB-T.2标准中定义并具有16200的码长度N的10个编码率的LDPC码，对于每一调制方法列扭转交织所需的存储器31的列数和写入开始位置的地址。
当乘数b是1，采用QPSK作为调制方法，且一个码元的位数m是2位时，根据图26，存储器31具有两个列以在行方向上存储2×1位并在列方向上存储16200/（2×1）位。
存储器31的两个列中的第一列的写入开始位置为地址被0的位置且第二列的写入开始位置为地址是0的位置。
当乘数b是2，采用QPSK作为调制方法，且一个码元的位数m是2位时，根据图26，存储器31具有四个列以在行方向上存储2×2位并在列方向上存储16200/（2×2）位。
存储器31的四个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是2的位置，第三列的写入开始位置为地址是3的位置，且第四列的写入开始位置为地址是3的位置。
当乘数b是1，采用16QAM作为调制方法，且一个码元的位数m是4位时，根据图26，存储器31具有四个列以在行方向上存储4×1位并在列方向上存储16200/（4×1）位。
存储器31的四个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是2的位置，第三列的写入开始位置为地址是3的位置，且第四列的写入开始位置为地址是3的位置。
当乘数b是2，采用16QAM作为调制方法，且一个码元的位数m是4位时，根据图26，存储器31具有八个列以在行方向上存储4×2位并在列方向上存储16200/（4×2）位。
存储器31的八个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是0的位置，第四列的写入开始位置为地址是1的位置，第五列的写入开始位置为地址是7的位置，第六列的写入开始位置为地址是20的位置，第七列的写入开始位置为地址是20的位置，且第八列的写入开始位置为地址是21的位置。
当乘数b是1，采用64QAM作为调制方法，且一个码元的位数m是6位时，根据图26，存储器31具有六个列以在行方向上存储6×1位并在列方向上存储16200/（6×1）位。
存储器31的六个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是3的位置，第五列的写入开始位置为地址是7的位置，且第六列的写入开始位置为地址是7的位置。
当乘数b是2，采用64QAM作为调制方法，且一个码元的位数m是6位时，根据图26，存储器31具有十二个列以在行方向上存储6×2位并在列方向上存储16200/（6×2）位。
存储器31的十二个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是0的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是2的位置，第六列的写入开始位置为地址是2的位置，第七列的写入开始位置为地址是3的位置，第八列的写入开始位置为地址是3的位置，第九列的写入开始位置为地址是3的位置，第十列的写入开始位置为地址是6的位置，第十一列的写入开始位置为地址是7的位置，且第十二列的写入开始位置为地址是7的位置。
当乘数b是1，采用256QAM作为调制方法，且一个码元的位数m是8位时，根据图25，存储器31具有八个列以在行方向上存储8×1位并在列方向上存储16200/（8×1）位。
存储器31的八个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是0的位置，第四列的写入开始位置为地址是1的位置，第五列的写入开始位置为地址是7的位置，第六列的写入开始位置为地址是20的位置，第七列的写入开始位置为地址是20的位置，且第八列的写入开始位置为地址是21的位置。
当乘数b是1，采用1024QAM作为调制方法，且一个码元的位数m是10位时，根据图25，存储器31具有十个列以在行方向上存储10×1位并在列方向上存储16200/（10×1）位。
存储器31的十个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是1的位置，第三列的写入开始位置为地址是2的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是3的位置，第六列的写入开始位置为地址是3的位置，第七列的写入开始位置为地址是4的位置，第八列的写入开始位置为地址是4的位置，第九列的写入开始位置为地址是5的位置，且第十列的写入开始位置为地址是7的位置。
当乘数b是2，采用1024QAM作为调制方法，且一个码元的位数m是10位时，根据图25，存储器31具有二十个列以在行方向上存储10×2位并在列方向上存储16200/（10×2）位。
存储器31的二十个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是0的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是2的位置，第六列的写入开始位置为地址是2的位置，第七列的写入开始位置为地址是2的位置，第八列的写入开始位置为地址是2的位置，第九列的写入开始位置为地址是5的位置，第十列的写入开始位置为地址是5的位置，第十一列的写入开始位置为地址是5的位置，第十二列的写入开始位置为地址是5的位置，第十三列的写入开始位置为地址是5的位置，第第十四列的写入开始位置为地址是7的位置，第十五列的写入开始位置为地址是7的位置，第十六列的写入开始位置为地址是7的位置，第十七列的写入开始位置为地址是7的位置，第十八列的写入开始位置为地址是8的位置，第十九列的写入开始位置为地址是8的位置，且第二十列的写入开始位置为地址是10的位置。
当乘数b是1，采用4096QAM作为调制方法，且一个码元的位数m是12位时，根据图25，存储器31具有十二个列以在行方向上存储12×1位并在列方向上存储16200/（12×1）位。
存储器31的十二个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是0的位置，第四列的写入开始位置为地址是2的位置，第五列的写入开始位置为地址是2的位置，第六列的写入开始位置为地址是2的位置，第七列的写入开始位置为地址是3的位置，第八列的写入开始位置为地址是3的位置，第九列的写入开始位置为地址是3的位置，第十列的写入开始位置为地址是6的位置，第十一列的写入开始位置为地址是7的位置，且第十二列的写入开始位置为地址是7的位置。
当乘数b是2，采用4096QAM作为调制方法，且一个码元的位数m是12位时，根据图25，存储器31具有二十四个列以在行方向上存储12×2位并在列方向上存储16200/（12×2）位。
存储器31的二十四个列中的第一列的写入开始位置为地址是0的位置，第二列的写入开始位置为地址是0的位置，第三列的写入开始位置为地址是0的位置，第四列的写入开始位置为地址是0的位置，第五列的写入开始位置为地址是0的位置，第六列的写入开始位置为地址是0的位置，第七列的写入开始位置为地址是0的位置，第八列的写入开始位置为地址是1的位置，第九列的写入开始位置为地址是1的位置，第十列的写入开始位置为地址是1的位置，第十一列的写入开始位置为地址是2的位置，第十二列的写入开始位置为地址是2的位置，第十三列的写入开始位置为地址是2的位置，第十四列的写入开始位置为地址是3的位置，第十五列的写入开始位置为地址是7的位置，第十六列的写入开始位置为地址是9的位置，第十七列的写入开始位置为地址是9的位置，第十八列的写入开始位置为地址是9的位置，第十九列的写入开始位置为地址是10的位置，第二十列的写入开始位置为地址是10的位置，第二十一列的写入开始位置为地址是10的位置，第二十二列的写入开始位置为地址是10的位置，第二十三列的写入开始位置为地址是10的位置，且第二十四列的写入开始位置为地址是11的位置。
图27是图示由图8的LDPC编码器115、位交织器116和QAM编码器117执行的处理的流程图。
LDPC编码器115等待从BCH编码器114提供LDPC目标数据。在步骤S101，LDPC编码器115以LDPC码编码LDPC目标数据并提供LDPC码到位交织器116。处理进行到步骤S102。
在步骤S102，位交织器116关于从LDPC编码器115提供的LDPC码执行位交织，并将通过码元化位交织之后的LDPC码而获得的码元提供到QAM编码器117。处理进行到步骤S103。
也就是，在步骤S102，在位交织器116（图9）中，奇偶性交织器23关于从LDPC编码器115提供LDPC码执行奇偶性交织，并将奇偶性交织之后的LDPC码提供到列扭转交织器24。
列扭转交织器24关于从奇偶性交织器23提供的LDPC码执行列扭转交织，并将LDPC码提供到分用器25。
分用器25执行用于互换列扭转交织器24的列扭转交织之后的LDPC码的代码位，并使得互换之后的代码位成为码元的码元位（表示码元的位）的互换处理。
在这种情况下，可以根据图18和图19图示的第一到第四互换方法且可以根据分配规则执行分用器25的互换处理。分配规则是将LDPC码的代码位分配给表示码元的码元位的规则且在之后更详细地描述。
由分用器25的互换处理获得的码元从分用器25提供到QAM编码器117。
在步骤S103中，QAM编码器117将从分用器25提供的码元映射到通过由QAM编码器117执行的正交调制的调制方法确定的信号点，执行正交调制，并将作为结果获得的数据提供到时间交织器118。
如上所述，执行奇偶性交织或者列扭转交织，以使得可以改进当作为一个码元传输LDPC码的多个代码位时对擦除或者突发误差的容限。
在图9中，为了便于说明，作为执行奇偶性交织的模块的奇偶性交织器23和作为执行列扭转交织的模块的列扭转交织器24单独地配置。然而，奇偶性交织器23和列扭转交织器24可以集成地配置。
也就是，奇偶性交织和列扭转交织两者可以通过代码位关于存储器的写入和读取执行，且可以由将执行代码位的写入的地址（写入地址）转换为执行代码位的读取的地址（读取地址）的矩阵表示。
因此，如果计算通过将表示奇偶性交织的矩阵乘以表示列扭转交织的矩阵而获得的矩阵，则通过该矩阵转换代码位，执行奇偶性交织，并可以获得奇偶性交织之后的LDPC码的列扭转交织结果。
除奇偶性交织器23和列扭转交织器24之外，可以集成地配置分用器25。
也就是，由分用器25执行的互换处理可以由将存储LDPC码的存储器31的写入地址转换为读取地址的矩阵表示。
因此，如果计算通过将表示奇偶性交织的矩阵、表示列扭转交织的矩阵和表示互换处理的矩阵相乘而获得的矩阵，则可以通过矩阵集体执行奇偶性交织、列扭转交织和互换处理。
可以仅执行奇偶性交织和列扭转交织之一，或者可以不执行奇偶性交织和列扭转交织两者。
接下来，将参考图28到图30描述关于图8的传输装置11执行的测量误差率（位误差率）的模拟。
通过采用存在具有0dB的D/U的颤动的通信路径来执行模拟。
图28图示由该模拟采用的通信路径的模型。
也就是，图28的A图示由该模拟采用的颤动的模型。
此外，图28的B图示存在由图28的A的模型表示的颤动的通信信道的模型。
在图28的B中，H表示图28的A的颤动的模型。在图28的B中，N表示ICI（载波间干扰）。在该模拟中，由AWGN近似功率的期望值E[N2]。
图29和图30图示由模拟获得的误差率和颤动的多普勒频率fd的关系。
图29图示当调制方法是16QAM、编码率（r）是（3/4）且互换方法是第一互换方法时误差率和多普勒频率fd的关系。图30图示当调制方法是64QAM、编码率（r）是（5/6）且互换方法是第一互换方法时误差率和多普勒频率fd的关系。
在图29和图30中，粗线示出当执行奇偶性交织、列扭转交织和互换处理中的全部时误差率和多普勒频率fd的关系，且细线示出当仅执行奇偶性交织、列扭转交织和互换处理中的互换处理时误差率和多普勒频率fd的关系。
在图29和图30两者中，可知当执行奇偶性交织、列扭转交织和互换处理中的全部时相比仅执行互换处理时进一步改进（减小）了误差率。
图31是图示图8的LDPC编码器115的配置实例的块图。
图8的LDPC编码器122也以同样的方式配置。
如图12和图13中所述，在DVB-T.2标准中，定义具有64800位和16200位两个码长度N的LDPC码。
关于具有64800位的码长度N的LDPC码，定义11个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10。关于具有16200位的码长度N的LDPC码，定义10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9（图12和图13）。
例如，LDPC编码器115可以根据对于每一码长度N和每一编码率准备的奇偶校验矩阵H，使用具有64800位或者16200位的码长度N的每一编码率的LDPC码执行编码（纠错编码）。
LDPC编码器115包括编码处理单元601和存储单元602。
编码处理单元601包括编码率设置单元611、初始值表读取单元612、奇偶校验矩阵产生单元613、信息位读取单元614、编码奇偶性操作单元615、控制单元616。编码处理单元601执行提供到LDPC编码器115的LDPC目标数据的LDPC编码，并将作为结果获得的LDPC码提供到位交织器116（图9）。
也就是，编码率设置单元611根据操作者的操作设置LDPC码的码长度N和编码率。
初始值表读取单元612从存储单元602读取与由编码率设置单元611设置的码长度N和编码率对应的将在之后描述的奇偶校验矩阵初始值表。
奇偶校验矩阵产生单元613基于由初始值表读取单元612读取的奇偶校验矩阵初始值表，通过以360列（循环结构的单元的列数P）的周期在列方向上布置与根据由编码率设置单元611设置的码长度N和编码率的信息长度K（=信息长度N-奇偶性长度M）对应的信息矩阵HA的元素1来生成奇偶校验矩阵H，并在存储单元602中存储奇偶校验矩阵H。
信息位读取单元614从提供到LDPC编码器115的LDPC目标数据读取（提取）与信息长度K对应的信息位。
编码奇偶性操作单元615从存储单元602读取由奇偶校验矩阵产生单元613产生的奇偶校验矩阵H，基于预定表达式计算用于由信息位读取单元614读取的信息位的奇偶校验位，并产生码字（LDPC码）。
控制单元616控制构成编码处理单元601的每个模块。
在存储单元602中，存储关于比如64800位和16200位的码长度N的与图12和图13中图示的多个编码率对应的多个奇偶校验矩阵初始值表。此外，存储单元602临时存储编码处理单元601的处理所需的数据。
图32是图示图31的LDPC编码器115的处理的流程图。
在步骤S201中，编码率设置单元611确定（设置）码长度N和编码率r以执行LDPC编码。
在步骤S202，初始值表读取单元612从存储单元602读取与由编码率设置单元611确定的码长度N和编码率r对应的预先确定的奇偶校验矩阵初始值表。
在步骤S203，奇偶校验矩阵产生单元613使用由初始值表读取单元612从存储单元602读取的奇偶校验矩阵初始值表，计算（产生）由编码率设置单元611确定的码长度N和编码率r的LDPC码的奇偶校验矩阵H，提供奇偶校验矩阵到存储单元602，并在存储单元中存储奇偶校验矩阵。
在步骤S204，信息位读取单元614从提供到LDPC编码器115的LDPC目标数据读取与由编码率设置单元611确定的码长度N和编码率r对应的信息长度K（=N×r）的信息位，从存储单元602读取由奇偶校验矩阵产生单元613计算的奇偶校验矩阵H，并提供信息位和奇偶校验矩阵到编码奇偶性操作单元615。
在步骤S205，编码奇偶性操作单元615顺序地操作满足表达式（8）的码字c的奇偶校验位。
HcT=0   …（8）
在表达式（8）中，c表示作为码字（LDPC码）的行矢量且cT表示行矢量c的转置。
如上所述，当作为LDPC码（一个码字）的行矢量c的信息位的一部分由行矢量A表示且奇偶校验位的一部分由行矢量T表示时，使用行矢量A作为信息位和行矢量T作为奇偶校验位，行矢量c可以由表达式c=[A/T]表示。
在与LDPC码对应的奇偶校验矩阵H和行矢量c=[A|T]中，需要满足表达式HcT=0。当奇偶校验矩阵H=[HA|HT]的奇偶性矩阵HT为如图11所示的阶梯结构时，与构成满足表达式HcT=0的行矢量c=[A|T]的奇偶校验位对应的行矢量T可以通过从表达式HcT=0中列矢量HcT的第一行的元素开始，顺序地将每一行的元素设置为0而顺序地计算。
如果编码奇偶性操作单元615关于信息位A计算奇偶校验位T，则编码奇偶性操作单元615输出由信息位A和奇偶校验位T表示的码字c=[A/T]作为信息位A的LDPC编码结果。
然后，在步骤S206，控制单元616确定LDPC编码是否结束。当在步骤S206确定LDPC编码未结束时，即，当存在要执行LDPC编码的LDPC目标数据时，处理返回到步骤S201。以下，重复步骤S201到S206的处理。
当在步骤S206确定LDPC编码结束，即，没有要执行LDPC编码的LDPC目标数据时，LDPC编码器115结束处理。
如上所述，准备与每一码长度N和每一编码率r对应的奇偶校验矩阵初始值表，且LDPC编码器115使用从与预定的码长度N和预定的编码率r对应的奇偶校验矩阵初始值表生成的奇偶校验矩阵H，执行预定码长度N和预定编码率r的LDPC编码。
奇偶校验矩阵初始值表是对于每360列（循环结构的单元的列数P）表示与根据LDPC码（由奇偶校验矩阵H定义的LDPC码）的码长度N和编码率r的信息长度K对应的奇偶校验矩阵H的信息矩阵HA（图10）的元素1的位置的表，且对于每一码长度N和每一编码率r的每一奇偶校验矩阵H预先地做出。
图33到图77是奇偶校验矩阵初始值表的实例的图示。
也就是，图33图示关于DVB-T.2标准中定义并具有16200位的码长度N和1/4的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图34图示关于DVB-T.2标准中定义并具有16200位的码长度N和1/3的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图35图示关于DVB-T.2标准中定义并具有16200位的码长度N和2/5的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图36图示关于DVB-T.2标准中定义并具有16200位的码长度N和1/2的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图37图示关于DVB-T.2标准中定义并具有16200位的码长度N和3/5的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图38图示关于DVB-T.2标准中定义并具有16200位的码长度N和2/3的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图39图示关于DVB-T.2标准中定义并具有16200位的码长度N和3/4的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图40图示关于DVB-T.2标准中定义并具有16200位的码长度N和4/5的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图41图示关于DVB-T.2标准中定义并具有16200位的码长度N和5/6的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图42图示关于DVB-T.2标准中定义并具有16200位的码长度N和8/9的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图43和图44每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和1/4的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图44是继续图43的简图。
图45和图46每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和1/3的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图46是继续图45的简图。
图47和图48每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和2/5的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图48是继续图47的简图。
图49到图51每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和1/2的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图50是继续图49的简图，且图51是继续图50的简图。
图52到图54每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和3/5的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图53是继续图52的简图，且图54是继续图53的简图。
图55到图57每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和2/3的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图56是继续图55的简图，且图57是继续图56的简图。
图58到图61每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和3/4的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图59是继续图58的简图，图60是继续图59的简图，且图61是继续图60的简图。
图62到图65每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和4/5的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图63是继续图62的简图，图64是继续图63的简图，且图65是继续图64的简图。
图66到图69每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和5/6的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图67是继续图66的简图，图68是继续图67的简图，且图69是继续图68的简图。
图70到图73每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和8/9的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图71是继续图70的简图，图72是继续图71的简图，且图73是继续图72的简图。
图74到图77每一图示关于DVB-T.2标准中定义并具有64800位的码长度N和9/10的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图75是继续图74的简图，图76是继续图75的简图，且图77是继续图76的简图。
奇偶校验矩阵产生单元613（图31）使用奇偶校验矩阵初始值表如下计算奇偶校验矩阵H。
也就是，图78图示从奇偶校验矩阵初始值表计算奇偶校验矩阵H的方法。
注意到图78中的奇偶校验矩阵初始值表图示关于图38所示的DVB-T.2标准中定义并具有16200位的码长度N和2/3的编码率r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
如上所述，奇偶校验矩阵初始值表是对于每360列（循环结构的单元的列数P）表示与根据LDPC码的码长度N和编码率r的信息长度K对应的信息矩阵HA（图10）的元素1的位置的表。在其第i行中，奇偶校验矩阵H的第（1+360×（i-1））列的元素1的行号（当奇偶校验矩阵H的第一行的行号设置为0时的行号）由第（1+360×（i-1））列的列权重的数目布置。
在这种情况下，因为与奇偶性长度M对应的奇偶校验矩阵H的奇偶性矩阵HT（图10）确定为如图21所示，所以根据奇偶校验矩阵初始值表，计算与信息长度K对应的奇偶校验矩阵H的信息矩阵HA（图10）。
奇偶校验矩阵初始值表的行数目k+1根据信息长度K而不同。
信息长度K和奇偶校验矩阵初始值表的行数目k+1之间实现表达式（9）的关系。
K=（k+1）×360   …（9）
在这种情况下，表达式（9）的360是图22中描述的循环结构的单元的列数P。
在图78的奇偶校验矩阵初始值表中，从第一行到第三行布置13个数值，且从第四行到第（k+1）行（图78中的第30行）布置3个数值。
因此，从图78的奇偶校验矩阵初始值表计算的奇偶校验矩阵H的列权重从第一列到第（1+360×（3-1）-1）列是13，且从第（1+360×（3-1））列到第K列是3。
图78的奇偶校验矩阵初始值表的第一行为0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620和2622，其示出了在奇偶校验矩阵H的第一列中，具有行号0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620和2622的行的元素是1（且其他元素是0）。
图78的奇偶校验矩阵初始值表的第二行为1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358和3108，其示出了奇偶校验矩阵H的第361（=1+360×（2-1））列中，具有1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358和3108的行号的行的元素是1。
如上所述，奇偶校验矩阵初始值表表示对于每360列奇偶校验矩阵H的信息矩阵HA的元素1的位置。
除了奇偶校验矩阵H的第（1+360×（i-1））列之外的列，即，从第（2+360×（i-1））列到第（360×i）列的各个列通过根据奇偶性长度M在向下方向（列的向下方向）上周期性地循环移位由奇偶校验矩阵初始值表确定的第（1+360×（i-1））列的元素1而布置
也就是，第（2+360×（i-1））列通过将第（1+360×（i-1））列在向下方向上循环地移位M/360（=q）而获得，且接下来的第（3+360×（i-1））列是通过将第（1+360×（i-1））列在向下方向上循环地移位2×M/360（=2×q而获得的（通过将第（2+360×（i-1））列在向下方向上循环地移位M/360（=q）而获得的）。
如果奇偶校验矩阵初始值表的第i行（从上侧开始的第i行）的第j列（从左侧开始的第j列）的数值表示为hi，j，且奇偶校验矩阵H的第w列的第j个元素1的行号表示为Hw-j时，则奇偶校验矩阵H的作为除了第（1+360×（i-1））列之外的列的第w列的元素1的行号Hw-j可以通过表达式（10）计算。
Hw-j=mod{hi，j+mod（（w-1），P）×q，M）   …（10）
在这种情况下，mod（x，y）指的是通过将x除以y而获得的余数。
另外，P是上面描述的循环结构的单元的列数。例如，在DVB-T.2标准中，如上所述P是360。另外，q是通过将奇偶性长度M除以循环结构的单元的列数P（=360）而获得的值M/360。
奇偶校验矩阵产生单元613（图31）通过奇偶校验矩阵H初始值表指定奇偶校验矩阵H的第（1+360×（i-1））列的元素1的行号。
奇偶校验矩阵产生单元613（图31）根据表达式（10）计算奇偶校验矩阵H的作为除了第（1+360×（i-1））列之外的列的第w列的元素1的行号Hw-j，并产生所获得的行号的元素设置为1的奇偶校验矩阵H。
同时，如果可以以基于要作为专门用于固定终端的数字广播的标准的DVB-T.2的传输装置和接收装置的规格的最小改变执行专门用于便携式终端的数字广播，则数字广播就成本而言是有益的。
因此，在传输装置11（图7）中，采用在64k位的码长度N和16k位的码长度N中的作为短码长度N的16k位的LDPC码，其可以减小存储器或者当解码DVB-T.2的LDPC码时必要的延迟，且可以执行专门用于便携式终端的数字广播。
然而，在专门用于便携式终端的数字广播中，为了降低要作为便携式终端的接收装置12（图7）中比如LDPC码的解码之类的处理所需的负载，例如，可以限制LDPC码的解码的重复次数（重复解码次数C），且可以降低通信路径13（图7）中的抗差错容限。
因此，在专门用于便携式终端的数字广播中，优选地采取改进抗差错容限的措施。
作为改进抗差错容限的措施，例如，存在采用其中信号点的数目相对小的比如16QAM或者64QAM的调制方法的方法。
作为改进抗差错容限的措施，例如，存在由分用器25（图9）执行的互换处理。
在互换处理中，作为互换LDPC码的代码位的互换方法，例如，存在第一到第四互换方法或者由DVB-T.2定义的互换方法。然而，在专门用于便携式终端的数字广播中，优选地采用比先前提出的互换方法更多地改进抗差错容限的方法的互换处理。
因此，在分用器25（图9）中，可以根据如图27描述的分配规则执行互换处理。
在描述根据分配规则的互换处理之前，将描述使用先前提出的互换方法（以下，称为当前方法）的互换处理。
将参考图79和图80描述当由分用器25执行使用当前方法的互换处理时的互换处理。
图79图示当LDPC码为码长度N是64800位且编码率是3/5的LDPC码时，当前方法的互换处理的实例。
也就是，图79的A图示当LDPC码为码长度N是64800位且编码率是3/5的LDPC码，调制方法是16QAM且乘数b是2时的当前方法的互换处理的实例。
当调制方法是16QAM时，代码位中的4（=m）位作为一个码元映射到由16QAM确定的16个信号点中的任何一个。
当码长度N是64800位且乘数b是2时，分用器25的存储器31（图18和图19）具有8列以在行方向上存储4×2（=mb）位并在列方向上存储64800/（4×2）位。
在分用器25中，如果在存储器31的列方向上写入LDPC码的代码位且64800位的代码位（一个码字）的写入结束，则在行方向上以4×2（=mb）位为单位读取写入到存储器31的代码位，并提供到互换单元32（图18和图19）。
交换单元32互换4×2（=mb）位的代码位b0到b7，以使得如图72的A所示，从存储器31读取的4×2（=mb）位的代码位b0、b1、b2、b3、b4、b5、b6和b7分配给两个（=b）相邻码元的4×2（=mb）位的码元位y0、y1、y2、y3、y4、y5、y6和y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配到码元位y7、y1、y4、y2、y5、y3、y6和y0。
图79的B图示当LDPC码为码长度N是64800位且编码率是3/5的LDPC码，调制方法是64QAM且乘数b是2时当前方法的互换处理的实例。
当调制方法是64QAM时，代码位中的6（=m）位作为一个码元映射到由64QAM确定的64个信号点中的任何一个。
当码长度N是64800位且乘数b是2时，分用器25的存储器31（图112和图19）具有12列以在行方向上存储6×2（=mb）位并在列方向上存储64800/（6×2）位。
在分用器25中，如果在存储器31的列方向上写入LDPC码的代码位且64800位的代码位（一个码字）的写入结束，则在行方向上以6×2（=mb）位为单位读取写入到存储器31的代码位，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得如图79的B所示，从存储器31读取的6×2（=mb）位的代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分配给两个（=b）相邻码元的6×2（=mb）位的码元位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10和y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y7、y3、y10、y6、y2、y9、y5、y1、y8、y4和y0。
图79的C图示当LDPC码为码长度N是64800位且编码率是3/5的LDPC码，调制方法是256QAM且乘数b是2时当前方法的互换处理的实例。
当调制方法是256QAM时，代码位中的8（=m）位作为一个码元映射到由256QAM确定的256个信号点中的任何一个。
当码长度N是64800位且乘数b是2时，分用器25的存储器31（图18和图19）具有16列以在行方向上存储8×2（=mb）位并在列方向上存储64800/（8×2）位。
在分用器25中，如果在存储器31的列方向上写入LDPC码的代码位且64800位的代码位（一个码字）的写入结束，则在行方向上以8×2（=mb）位为单位读取写入到存储器31的代码位，并提供到互换单元32（图18和图19）。
互换单元32互换8×2（=mb）位的代码位b0到b15，以使得如图79的C所示，从存储器31读取的8×2（=mb）位的代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15分配给两个（=b）相邻码元的8×2（=mb）位的码元位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10、y11、y12、y13、y14和y15。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15分别分配给码元位y15、y1、y13、y3、y8、y11、y9、y5、y10、y6、y4、y7、y12、y2、y14和y0。
图80图示当LDPC码为码长度N是16200位且编码率是3/5的LDPC码时，当前方法的互换处理的实例。
也就是，图80的A图示当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是16QAM且乘数b是2时的当前方法的互换处理的实例。
当调制方法是16QAM时，代码位中的4（=m）位作为一个码元映射到由16QAM确定的16个信号点中的任何一个。
当码长度N是16200位且乘数b是2时，分用器25的存储器31（图18和图19）具有8列以在行方向上存储4×2（=mb）位并在列方向上存储16200/（4×2）位。
在分用器25中，如果在存储器31的列方向上写入LDPC码的代码位且16200位的代码位（一个码字）的写入结束，则在行方向上以4×2（=mb）位为单位读取写入到存储器31的代码位，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得如图80的A所示，从存储器31读取的4×2（=mb）位的代码位b0、b1、b2、b3、b4、b5、b6和b7分配给两个（=b）相邻码元的4×2（=mb）位的码元位y0、y1、y2、y3、y4、y5、y6和y7。
也就是，类似于上面描述的图79的A的情况，互换单元32执行互换，以将代码位b0、b1、b2、b3、b4、b5、b6和b7分配给码元位y0、y1、y2、y3、y4、y5、y6和y7。
图80的B图示当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是64QAM且乘数b是2时当前方法的互换处理的实例。
当调制方法是64QAM时，代码位中的6（=m）位作为一个码元映射到由64QAM确定的64个信号点中的任何一个。
当码长度N是16200位且乘数b是2时，分用器25的存储器31（图112和图19）具有12列以在行方向上存储6×2（=mb）位并在列方向上存储16200/（6×2）位。
在分用器25中，如果在存储器31的列方向上写入LDPC码的代码位且16200位的代码位（一个码字）的写入结束，则在行方向上以6×2（=mb）位为单位读取写入到存储器31的代码位，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得如图80的B所示，从存储器31读取的6×2（=mb）位的代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分配给两个（=b）相邻码元的6×2（=mb）位的码元位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10和y11。
也就是，如在上述图79的B的情况中，互换单元32执行互换以将代码位b0到b11分配给码元位y0到y11。
图80的C图示当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是256QAM且乘数b是1时当前方法的互换处理的实例。
当调制方法是256QAM时，代码位中的8（=m）位作为一个码元映射到由256QAM确定的256个信号点中的任何一个。
当码长度N是16200位且乘数b是1时，分用器15的存储器31（图18和图19）具有8列以在行方向上存储8×1（=mb）位并在列方向上存储16200/（8×1）位。
在分用器15中，如果在存储器31的列方向上写入LDPC码的代码位且16200位的代码位（一个码字）的写入结束，则在行方向上以8×1（=mb）位为单位读取写入到存储器31的代码位，并提供到互换单元32（图18和图19）。
互换单元32互换8×1（=mb）位的代码位b0到b7，以使得如图80的C所示，从存储器31读取的8×1（=mb）位的代码位b0、b1、b2、b3、b4、b5、b6和b7分配给两个（=b）相邻码元的8×1（=mb）位的码元位y0、y1、y2、y3、y4、y5、y6和y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y7、y3、y1、y5、y2、y6、y4和y0。
接下来，将描述根据分配规则的互换处理（以下，称为新互换方法中的互换处理）。
在专门用于便携式终端的数字广播中，因为优选地采用具有小信号点的比如16QAM或者64QAM的调制方法，将关于当调制方法是16QAM时和当调制方法是64QAM时的每一个描述新互换方法。
图81到图83是新互换方法的图示。
在新互换方法中，分用器25的互换单元32根据先前确定的分配方法执行mb位的代码位的互换。
该分配规则是将LDPC码的代码位分配给码元位的规则。在分配规则中，定义作为代码位的代码位组和码元位的码元位组的组合的组集合，用以分配代码位组和代码位的位数（以下，称为组位数）的代码位以及代码位组和该组集合的码元位组的码元位。
在这种情况下，如上所述，在代码位中存在误差概率差异且在码元位中存在误差概率差异。代码位组是根据误差概率分组代码位的组，且码元位组是根据误差概率分组码元位的组。
图81图示当LDPC码是码长度是16200位且编码率是1/4的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图81的A所示。
在这种情况下，代码位组Gb#1是其中当其后缀#1小时属于代码位组Gb#1的代码位的误差概率优越（小）的组。
以下，在行方向上从存储器31读取的mb位的代码位的从最高有效位开始的第（#i+1）位表示为位b#i且b个相邻码元的mb位的码元位从最高有效位开始的第（#i+1）位表示为位y#i。
在图81的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，且代码位b3、b4、b5、b6、b7、b8、b9、b10和b11属于代码位组Gb4。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图81的B所示。
在这种情况下，类似于代码位组，码元位组Gy#1是其中当其后缀#1小时属于码元位组Gy#1的码元位的误差概率优越的组。
在图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图82图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图82的分配规则中，代码位组Gb1和码元位组Gy3的组合定义为一个组集合。另外，组集合的组位数定义为一位。
以下，组集合和组位数集体称为组集合信息。例如，代码位组Gb1和码元位组Gy3的组集合和作为组集合的组位数的一位被描述为组集合信息（Gb1，Gy3，1）。
在图82的分配规则中，除组集合信息（Gb1，Gy3，1）之外，定义组集合信息（Gb2，Gy3，1）、（Gb3，Gy2，1）、（Gb4，Gy2，3）、（Gb4，Gy3，2和（Gb4，Gy1，4）。
例如，组集合信息（Gb1，Gy3，1）指的是属于代码位组Gb1的一位代码位分配给属于码元位组Gy3的一位码元位。
因此，在图82的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb3，Gy2，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb4，Gy2，3）定义具有第四好误差概率的代码位组Gb4的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb4，Gy3，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有第三好误差概率的码元位组Gy3的两位码元位，和由组集合信息（Gb4，Gy1，4）定义具有第四好误差概率的代码位组Gb4的四位代码位分配给具有最好误差概率的码元位组Gy1的四位码元位。
如上所述，代码位组是根据误差概率分组代码位的组，且码元位组是根据误差概率分组码元位的组。因此，可以说分配规则定义用于分配代码位的、代码位的误差概率和码元位的误差概率的组合。
同样地，通过测量BER的模拟，确定定义用于分配代码位的、代码位的误差概率和码元位的误差概率的组合的分配规则以改进抗差错容限（抗噪声的容限）。
即使某个代码位组的代码位的分配目的地在同一码元位组的位中改变，也不（几乎不）影响抗差错容限。
因此，为了改进抗差错容限，最小化BER（位误差率）的组集合信息，即，将代码位的代码位组和码元位的码元位组的组合的组集合（用以分配代码位组和代码位的位数（组位数）的代码位以及代码位组和该组集合的码元位组的码元位）可以被定义为分配规则，且可以执行代码位的互换以使得根据分配规则将代码位分配给码元位。
然而，需要在传输装置11和接收装置12（图7）之间预先确定根据分配规则将某个代码位分配给某个码元的特定分配方法。
图83图示根据图82的分配规则的代码位的互换的实例。
也就是，图83的A图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是64QAM且乘数b是2时，根据图82的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得根据图82的分配规则，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y3、y4、y5、y6、y7、y8、y9、y1和y0。
图83的B图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是64QAM且乘数b是2时，根据图82的分配规则的代码位的互换的第二实例。
根据图83的B，互换单元32执行互换以根据图82的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分布分配给码元位y11、y10、y2、y9、y5、y4、y0、y1、y3、y8、y7和y6。
在这种情况下，图83的A和B中图示的分配代码位b#i到码元位y#i的两个分配方法都遵循图82的分配规则（遵守该分配规则）。
图84图示当LDPC码是码长度是16200位且编码率是1/3的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图84的A所示。
在图84的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2和b3属于代码位组Gb3，且代码位b4到b11属于代码位组Gb4。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图84的B所示。
在图84的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图85图示当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图85的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy3，1）、（Gb3，Gy2，2）、（Gb4，Gy3，2）、（Gb4，Gy1，4）和（Gb4，Gy2，2）。
也就是，在图85的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb3，Gy2，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，由组集合信息（Gb4，Gy3，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有第三好误差概率的码元位组Gy3的两位码元位，由组集合信息（Gb4，Gy1，4）定义具有第四好误差概率的代码位组Gb4的四位代码位分配给具有最好误差概率的码元位组Gy1的四位码元位，且由组集合信息（Gb4，Gy2，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位。
图86图示根据图85的分配规则的代码位的互换的实例。
也就是，图86的A图示当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是64QAM且乘数b是2时，根据图85的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图85的分配规则，如图86的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y3、y4、y5、y6、y7、y8、y9、y1和y0。
图86的B图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是64QAM且乘数b是2时，根据图85的分配规则的代码位的互换的第二实例。
根据图86的B，互换单元32执行互换以根据图85的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y3、y2、y5、y4、y7、y6、y9、y8、y0和y1。
图87图示当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是64QAM且乘数b是2时代码位的互换的实例。
当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得如图87所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y7、y3、y10、y6、y2、y9、y5、y1、y8、y4和y0。
在这种情况下，图87的互换与当LDPC码为码长度N是16200位且编码率是2/5的LDPC码且调制方法是64QAM时DVB-T.2中定义的互换匹配。
因此，当LDPC码为码长度N是16200位且编码率是2/5的LDPC码且调制方法是64QAM时，在互换单元32中，执行与DVB-T.2中定义的互换相同的互换。
图88图示当LDPC码是码长度是16200位且编码率是1/2的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为五个代码位组Gb1、Gb2、Gb3、Gb4和Gb5，如图88的A所示。
在图88的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2到b4属于代码位组Gb3，代码位b5属于代码位组Gb4，且代码位b6到b11属于代码位组Gb5。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图88的B所示。
在图88的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图89图示当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图89的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy3，1）、（Gb3，Gy2，2）、（Gb3，Gy3，1）、（Gb4，Gy3，1）、（Gb5，Gy1，4）和（Gb5，Gy2，2）。
也就是，在图89的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb3，Gy2，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，由组集合信息（Gb3，Gy3，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb4，Gy3，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb5，Gy1，4）定义具有第五好误差概率的代码位组Gb5的四位代码位分配给具有最好误差概率的码元位组Gy1的四位码元位，且由组集合信息（Gb5，Gy2，2）定义具有第五好误差概率的代码位组Gb5的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位。
图90图示根据图89的分配规则的代码位的互换的实例。
也就是，图90的A图示当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是64QAM且乘数b是2时，根据图89的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图89的分配规则，如图90的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0。
图90的B图示当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是64QAM且乘数b是2时，根据图89的分配规则的代码位的互换的第二实例。
根据图90的B，互换单元32执行互换以根据图89的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y7、y6、y8、y9、y0和y1。
图91图示当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是64QAM且乘数b是2时代码位的互换的实例。
当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得如图91所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y7、y3、y10、y6、y2、y9、y5、y1、y8、y4和y0。
在这种情况下，图91的互换与当LDPC码为码长度N是16200位且编码率是3/5的LDPC码且调制方法是64QAM时DVB-T.2中定义的互换匹配。
因此，当LDPC码为码长度N是16200位且编码率是3/5的LDPC码且调制方法是64QAM时，在互换单元32中，执行与DVB-T.2中定义的互换相同的互换。
图92图示当LDPC码是码长度是16200位且编码率是2/3的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为三个代码位组Gb1、Gb2和Gb3，如图92的A所示。
在图92的A中，代码位b0属于代码位组Gb1，代码位b1到b7属于代码位组Gb2，且代码位b8到b11属于代码位组Gb3。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图92的B所示。
在图92的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图93图示当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图93的分配规则中，定义组集合信息（Gb31，Gy3，1）、（Gb2，Gy3，3）、（Gb2，Gy2，2）、（Gb2，Gy1，2）、（Gb3，Gy2，2）和（Gb3，Gy1，2）。
也就是，在图93的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第三好误差概率的码元位组Gy3的三位码元位，由组集合信息（Gb2，Gy2，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb2，Gy1，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb2，Gy1，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb3，Gy2，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，且由组集合信息（Gb3，Gy1，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位。
图94图示根据图93的分配规则的代码位的互换的实例。
也就是，图94的A图示当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是64QAM且乘数b是2时，根据图93的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图93的分配规则，如图94的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0。
图94的B图示当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是64QAM且乘数b是2时，根据图93的分配规则的代码位的互换的第二实例。
根据图94的B，互换单元32执行互换以根据图93的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y3、y4、y2、y5、y7、y6、y8、y9、y0和y1。
图95图示当LDPC码是码长度是16200位且编码率是3/4的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图95的A所示。
在图95的A中，代码位b0属于代码位组Gb1，代码位b1到b7属于代码位组Gb2，代码位b8到b11属于代码位组Gb3，且代码位b9到b11属于代码位组Gb4。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图95的B所示。
在图95的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图96图示当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图96的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy3，3）、（Gb2，Gy2，2）、（Gb2，Gy1，2）、（Gb3，Gy2，1）、（Gb4，Gy2，1）和（Gb4，Gy1，2）。
也就是，在图96的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第三好误差概率的码元位组Gy3的三位码元位，由组集合信息（Gb2，Gy2，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，由组集合信息（Gb2，Gy1，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb3，Gy2，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb4，Gy2，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，且由组集合信息（Gb4，Gy1，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位。
图97图示根据图96的分配规则的代码位的互换的实例。
也就是，图97的A图示当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是64QAM且乘数b是2时，根据图96的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图96的分配规则，如图97的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0。
图97的B图示当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是64QAM且乘数b是2时，根据图96的分配规则的代码位的互换的第二实例。
根据图97的B，互换单元32执行互换以根据图96的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y3、y5、y2、y4、y7、y6、y9、y8、y0和y1。
图98图示当LDPC码是码长度是16200位且编码率是4/5的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为三个代码位组Gb1、Gb2和Gb3，如图98的A所示。
在图98的A中，代码位b0到b8属于代码位组Gb1，代码位b9属于代码位组Gb2，且代码位b10和b11属于代码位组Gb3。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图98的B所示。
在图98的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图99图示当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图99中图示的分配规则中，定义组集合信息（Gb1，Gy3，4）、（Gb1，Gy2，3）、（Gb1，Gy1，2）、（Gb2，Gy2，1）和（Gb3，Gy1，2）。
也就是，在图99的分配规则中，由组集合信息（Gb1，Gy3，4）定义具有最好误差概率的代码位组Gb1的四位代码位分配给具有第三好误差概率的码元位组Gy3的四位码元位，由组集合信息（Gb1，Gy2，3）定义具有最好误差概率的代码位组Gb1的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb1，Gy1，2）定义具有最好误差概率的代码位组Gb1的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb2，Gy2，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，且由组集合信息（Gb3，Gy1，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位。
图100图示根据图99的分配规则的代码位的互换的实例。
也就是，图100的A图示当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是64QAM且乘数b是2时，根据图99的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图99的分配规则，如图100的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0。
图100的B图示当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是64QAM且乘数b是2时，根据图99的分配规则的代码位的互换的第二实例。
根据图100的B，互换单元32执行互换以根据图99的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y10、y11、y3、y5、y2、y4、y7、y6、y9、y8、y0和y1。
图101图示当LDPC码是码长度是16200位且编码率是5/6的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图101的A所示。
在图101的A中，代码位b0属于代码位组Gb1，代码位b1到b8属于代码位组Gb2，代码位b9属于代码位组Gb3，且代码位b10和b11属于代码位组Gb4。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图101的B所示。
在图101的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图102图示当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图102的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy3，3）、（Gb2，Gy2，3）、（Gb2，Gy1，2）、（Gb3，Gy2，1）和（Gb4，Gy2，1）。
也就是，在图102的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第三好误差概率的码元位组Gy3的三位码元位，由组集合信息（Gb2，Gy2，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb2，Gy1，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb3，Gy2，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，且由组集合信息（Gb4，Gy1，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位。
图103图示根据图102的分配规则的代码位的互换的实例。
也就是，图103的A图示当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是64QAM且乘数b是2时，根据图102的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图102的分配规则，如图103的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0。
图103的B图示当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是64QAM且乘数b是2时，根据图102的分配规则的代码位的互换的第二实例。
根据图103的B，互换单元32执行互换以根据图102的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y3、y5、y2、y4、y7、y6、y9、y8、y0和y1。
图104图示当LDPC码是码长度是16200位且编码率是8/9的LDPC码，调制方法是64QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的6×2（=mb）位的代码位可以分组为五个代码位组Gb1、Gb2、Gb3、Gb4和Gb5，如图104的A所示。
在图104的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2到b9属于代码位组Gb3，代码位b10属于代码位组Gb4，且代码位b11属于代码位组Gb5。
当调制方法是64QAM且乘数b是2时，根据误差概率的差异，6×2（mb）位的码元位可以分组为三个码元位组Gy1、Gy2和Gy3，如图104的B所示。
在图104的B中，如图81的B中，码元位y0、y1、y6和y7属于码元位组Gy1，码元位y2、y3、y8和y9属于码元位组Gy2，且码元位y4、y5、y10和y11属于码元位组Gy3。
图105图示当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是64QAM且乘数b是2时的分配规则。
在图105的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy3，1）、（Gb3，Gy2，4）、（Gb3，Gy3，2）、（Gb3，Gy1，2）、（Gb4，Gy1，1）和（Gb5，Gy1，1）。
也就是，在图105的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy3，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb3，Gy2，4）定义具有第三好误差概率的代码位组Gb3的四位代码位分配给具有第二好误差概率的码元位组Gy2的四位码元位，由组集合信息（Gb3，Gy3，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有第三好误差概率的码元位组Gy3的两位码元位，由组集合信息（Gb3，Gy1，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb4，Gy1，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，且由组集合信息（Gb5，Gy1，1）定义具有第五好误差概率的代码位组Gb5的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位。
图106图示根据图105的分配规则的代码位的互换的实例。
也就是，图106的A图示当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是64QAM且乘数b是2时，根据图105的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是64QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（6×2））×（6×2）位的存储器31的代码位在行方向上以6×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换6×2（=mb）位的代码位b0到b11，以使得例如根据图105的分配规则，如图106的A中所示，从存储器31读取的6×2（=mb）位的代码位b0到b11分配给2（=b）个码元的6×2（=mb）位的码元位y0到y11。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0。
图106的B图示当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是64QAM且乘数b是2时，根据图105的分配规则的代码位的互换的第二实例。
根据图106的B，互换单元32执行互换以根据图105的分配规则，关于从存储器31读取的6×2（=mb）位的代码位b0到b11，将代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y3、y5、y2、y4、y7、y6、y8、y9、y1和y0。
图107图示当LDPC码是码长度是16200位且编码率是1/4的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为三个代码位组Gb1、Gb2和Gb3，如图107的A所示。
在图107的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，且代码位b2到b7属于代码位组Gb3。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图107的B所示。
在图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图108图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图108中图示的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，1）、（Gb3，Gy2，2）和（Gb3，Gy1，4）。
也就是，在图108的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb3，Gy2，2）定义具有第三好误差概率的代码位组Gb3的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，且由组集合信息（Gb3，Gy1，4）定义具有第三好误差概率的代码位组Gb3的四位代码位分配给具有最好误差概率的码元位组Gy1的四位码元位。
图109图示根据图108的分配规则的代码位的互换的实例。
也就是，图109的A图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是16QAM且乘数b是2时，根据图108的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图108的分配规则，如图109的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y5、y4、y3、y1和y0。
图109的B图示当LDPC码为码长度N是16200位且编码率是1/4的LDPC码，调制方法是16QAM且乘数b是2时，根据图108的分配规则的代码位的互换的第二实例。
根据图109的B，互换单元32根据图108的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y3、y4、y5、y2、y0和y1。
图110图示当LDPC码是码长度是16200位且编码率是1/3的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图110的A所示。
在图110的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，且代码位b3到b7属于代码位组Gb4。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图110的B所示。
在图110的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图111图示当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图111的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，1）、（Gb3，Gy2，1）、（Gb4，Gy1，4）和（Gb4，Gy2，1）。
也就是，在图111的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb3，Gy2，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb4，Gy1，4）定义具有第四好误差概率的代码位组Gb4的四位代码位分配给具有最好误差概率的码元位组Gy1的四位码元位，且由组集合信息（Gb4，Gy2，1）定义具有第三好误差概率的代码位组Gb4的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位。
图112图示根据图111的分配规则的代码位的互换的实例。
也就是，图112的A图示当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是16QAM且乘数b是2时，根据图111的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图111的分配规则，如图112的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y5、y4、y3、y1和y0。
图112的B图示当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是16QAM且乘数b是2时，根据图111的分配规则的代码位的互换的第二实例。
根据图112的B，互换单元32根据图111的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y4、y5、y3、y0和y1。
图113图示当LDPC码是码长度是16200位且编码率是2/5的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为五个代码位组Gb1、Gb2、Gb3、Gb4和Gb5，如图113的A所示。
在图113的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，代码位b3属于代码位组Gb4，且代码位b4到b7属于代码位组Gb5。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图113的B所示。
在图113的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图114图示当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图114的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，1）、（Gb3，Gy1，1）、（Gb4，Gy2，1）、（Gb5，Gy1，3）和（Gb5，Gy2，1）。
也就是，在图114的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb4，Gy2，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb5，Gy1，3）定义具有第五好误差概率的代码位组Gb5的三位代码位分配给具有最好误差概率的码元位组Gy1的三位码元位，且由组集合信息（Gb5，Gy2，1）定义具有第五好误差概率的代码位组Gb5的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位。
图115图示根据图114的分配规则的代码位的互换的实例。
也就是，图115的A图示当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是16QAM且乘数b是2时，根据图114的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图114的分配规则，如图115的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y4、y3、y5、y2、y1和y0。
图115的B图示当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是16QAM且乘数b是2时，根据图114的分配规则的代码位的互换的第二实例。
根据图115的B，互换单元32根据图114的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y4、y3、y0、y2、y5和y1。
图116图示当LDPC码是码长度是16200位且编码率是1/2的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图116的A所示。
在图116的A中，代码位b0属于代码位组Gb1，代码位b1和b2属于代码位组Gb2，代码位b3属于代码位组Gb4，且代码位b4到b7属于代码位组Gb4。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图116的B所示。
在图116的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图117图示当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图117中图示的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，2）、（Gb3，Gy2，1）和（Gb4，Gy1，4）。
也就是，在图117的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，由组集合信息（Gb3，Gy2，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，且由组集合信息（Gb4，Gy1，4）定义具有第四好误差概率的代码位组Gb4的四位代码位分配给具有最好误差概率的码元位组Gy1的四位码元位。
图118图示根据图117的分配规则的代码位的互换的实例。
也就是，图118的A图示当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是16QAM且乘数b是2时，根据图117的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图117的分配规则，如图118的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0。
图118的B图示当LDPC码为码长度N是16200位且编码率是1/2的LDPC码，调制方法是16QAM且乘数b是2时，根据图117的分配规则的代码位的互换的第二实例。
根据图118的B，互换单元32根据图117的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y4、y5、y0和y1。
图119图示当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是16QAM且乘数b是2时代码位的互换的实例。
当LDPC码为码长度N是16200位且编码率是3/5的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得如图119所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y7、y3、y1、y5、y2、y6、y4和y0。
在这种情况下，图119的互换与当LDPC码为码长度N是16200位且编码率是3/5的LDPC码且调制方法是16QAM时DVB-T.2中定义的互换匹配。
因此，当LDPC码为码长度N是16200位且编码率是3/5的LDPC码且调制方法是16QAM时，在互换单元32中，执行与DVB-T.2中定义的互换相同的互换。
图120图示当LDPC码是码长度是16200位且编码率是2/3的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图120的A所示。
在图120的A中，代码位b0属于代码位组Gb1，代码位b1到b4属于代码位组Gb2，代码位b5属于代码位组Gb3，且代码位b6和b7属于代码位组Gb4。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图120的B所示。
在图120的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图121图示当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图121中图示的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，3）、（Gb2，Gy1，1）、（Gb3，Gy1，1）和（Gb4，Gy1，2）。
也就是，在图121的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb2，Gy1，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，且由组集合信息（Gb4，Gy1，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位。
图122图示根据图121的分配规则的代码位的互换的实例。
也就是，图122的A图示当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是16QAM且乘数b是2时，根据图111的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图121的分配规则，如图122的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0。
图122的B图示当LDPC码为码长度N是16200位且编码率是2/3的LDPC码，调制方法是16QAM且乘数b是2时，根据图121的分配规则的代码位的互换的第二实例。
根据图122的B，互换单元32根据图121的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y3、y7、y2、y5、y4、y0和y1。
图123图示当LDPC码是码长度是16200位且编码率是3/4的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图123的A所示。
在图123的A中，代码位b0属于代码位组Gb1，代码位b1到b4属于代码位组Gb2，代码位b5属于代码位组Gb3，且代码位b6和b7属于代码位组Gb4。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图123的B所示。
在图123的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图124图示当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图124中图示的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，3）、（Gb2，Gy1，1）、（Gb3，Gy1，1）和（Gb4，Gy1，2）。
也就是，在图124的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb2，Gy1，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，且由组集合信息（Gb4，Gy1，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位。
图125图示根据图124的分配规则的代码位的互换的实例。
也就是，图125的A图示当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是16QAM且乘数b是2时，根据图124的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图124的分配规则，如图125的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0。
图125的B图示当LDPC码为码长度N是16200位且编码率是3/4的LDPC码，调制方法是16QAM且乘数b是2时，根据图124的分配规则的代码位的互换的第二实例。
根据图125的B，互换单元32根据图124的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y3、y7、y2、y5、y4、y0和y1。
图126图示当LDPC码是码长度是16200位且编码率是4/5的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为三个代码位组Gb1、Gb2和Gb3，如图126的A所示。
在图126的A中，代码位b0到b5属于代码位组Gb1，代码位b6属于代码位组Gb2，且代码位b7属于代码位组Gb3。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图116的B所示。
在图126的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图127图示当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图127的分配规则中，定义组集合信息（Gb1，Gy2，4）、（Gb1，Gy1，2）、（Gb2，Gy1，1）和（Gb3，Gy1，1）。
也就是，在图127的分配规则中，由组集合信息（Gb1，Gy2，4）定义具有最好误差概率的代码位组Gb1的四位代码位分配给具有第二好误差概率的码元位组Gy2的四位码元位，由组集合信息（Gb1，Gy1，2）定义具有最好误差概率的代码位组Gb1的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb2，Gy1，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，且由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位。
图128图示根据图127的分配规则的代码位的互换的实例。
也就是，图128的A图示当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是16QAM且乘数b是2时，根据图127的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图127的分配规则，如图128的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0。
图128的B图示当LDPC码为码长度N是16200位且编码率是4/5的LDPC码，调制方法是16QAM且乘数b是2时，根据图127的分配规则的代码位的互换的第二实例。
根据图128的B，互换单元32根据图117的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y2、y3、y6、y7、y4、y5、y1和y0。
图129图示当LDPC码是码长度是16200位且编码率是5/6的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为四个代码位组Gb1、Gb2、Gb3和Gb4，如图129的A所示。
在图129的A中，代码位b0属于代码位组Gb1，代码位b1到b5属于代码位组Gb2，代码位b6属于代码位组Gb3，且代码位b7属于代码位组Gb4。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图129的B所示。
在图129的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图130图示当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图130的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，3）、（Gb2，Gy1，2）、（Gb3，Gy1，1）和（Gb4，Gy1，1）。
也就是，在图130的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb2，Gy1，2）定义具有第二好误差概率的代码位组Gb2的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，且由组集合信息（Gb4，Gy1，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位。
图131图示根据图130的分配规则的代码位的互换的实例。
也就是，图131的A图示当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是16QAM且乘数b是2时，根据图130的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图130的分配规则，如图131的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0。
图131的B图示当LDPC码为码长度N是16200位且编码率是5/6的LDPC码，调制方法是16QAM且乘数b是2时，根据图130的分配规则的代码位的互换的第二实例。
根据图131的B，互换单元32根据图130的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y2、y3、y7、y4、y5、y1和y0。
图132图示当LDPC码是码长度是16200位且编码率是8/9的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为三个代码位组Gb1、Gb2和Gb3，如图132的A所示。
在图132的A中，代码位b0属于代码位组Gb1，代码位b1到b6属于代码位组Gb2，且代码位b7属于代码位组Gb3。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图132的B所示。
在图132的B中，如图107的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图133图示当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图133的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy2，3）、（Gb2，Gy1，3）和（Gb3，Gy1，1）。
也就是，在图133的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy2，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，由组集合信息（Gb2，Gy1，3）定义具有第二好误差概率的代码位组Gb2的三位代码位分配给具有最好误差概率的码元位组Gy1的三位码元位，且由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位。
图134图示根据图133的分配规则的代码位的互换的实例。
也就是，图134的A图示当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是16QAM且乘数b是2时，根据图133的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图133的分配规则，如图134的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0。
图134的B图示当LDPC码为码长度N是16200位且编码率是8/9的LDPC码，调制方法是16QAM且乘数b是2时，根据图133的分配规则的代码位的互换的第二实例。
根据图134的B，互换单元32根据图133的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y2、y3、y7、y4、y1、y5和y0。
图135、图136、图137、图138、图139、图140、图141、图142、图143、图144、图145、图146、图147、图148、图149、图150和图151图示执行新互换方法的互换处理的情况以及执行当前方法的互换处理的情况中BER（位误差率）的模拟结果。
也就是，图135到图142图示当具有16200的码长度N和1/4、1/3、1/2、2/3、3/4、4/5、5/6和8/9的编码率的LDPC码是目标且采用64QAM作为调制方法时的BER。
图143到图151图示当具有16200的码长度N和1/4、1/3、2/5、1/2、2/3、3/4、4/5、5/6和8/9的编码率的LDPC码是目标且采用16QAM作为调制方法时的BER。
在图135到图151中，乘数b是2。
在图135到图151中，横轴表示Es/N0（对于每个码元信号功率对噪声功率的比率）且纵轴表示BER。另外，圆圈（○）标记表示当执行新互换方法的互换处理时的BER，且星号表示当执行当前方法的互换处理时的BER。
在这种情况下，当前方法是DVB-T.2中定义的互换方法。
根据从图135到图151的新互换方法的互换处理，与当前方法的互换处理相比，总体上或者在某一水平的Es/N0或更多改进了BER。因此，可知改进了抗差错容限。
在这种情况下，作为互换单元32的互换处理中LDPC码的代码位的互换方法，即，LDPC码的代码位和表示码元的码元位的分配模式（以下，称为位分配模式），关于具有不同编码率的LDPC码中的每一个可以采用专门用于每一LDPC码的位分配模式。
然而，如果关于具有不同编码率的LDPC码中的每一个采用专门用于每一LDPC码的位分配模式，则需要安装多个位分配模式到传输装置11且对于编码率不同的各种LDPC码中的每一个需要改变（切换）位分配模式。
同时，根据图81到图134中描述的互换处理，可以减少安装到传输装置11的位分配模式。
也就是，当码长度N是16200位且调制方法是64QAM时，关于具有1/4和1/3的编码率的LDPC码，采用将图83和图86的A中图示的代码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分别分配给码元位y11、y10、y2、y3、y4、y5、y6、y7、y8、y9、y1和y0的位分配模式，关于具有1/2、2/3、3/4、4/5、5/6和8/9的编码率的LDPC码，采用将图90、图94、图97、图100和图103和图106的A中图示的代码位b0到b11分别分配给码元位y11、y10、y2、y4、y3、y5、y6、y7、y9、y8、y1和y0的位分配模式，且关于具有2/5和3/5的编码率的LDPC码，采用将图87和图91中图示的代码位b0到b11分别分配给码元位y11、y7、y3、y10、y6、y2、y9、y5、y1、y8、y4和y0的位分配模式，并将该三个模式的位分配模式安装到传输装置11。
也就是，当码长度N是16200位且调制方法是16QAM时，关于具有1/4和1/3的编码率的LDPC码，采用将图109和图112的A中图示的代码位b0到b7分别分配给码元位y6、y7、y2、y5、y4、y3、y1和y0的位分配模式，关于具有2/5的编码率的LDPC码，采用将图115中图示的代码位b0到b7分别分配给码元位y6、y7、y4、y3、y5、y2、y1和y0的位分配模式，关于具有1/2、2/3、3/4、4/5、5/6和8/9的编码率的LDPC码，采用将图118、图122、图125、图128、图131和图134的A中图示的代码位b0到b7分别分配给码元位y6、y7、y2、y3、y5、y4、y1和y0的位分配模式，且关于具有3/5的编码率的LDPC码，采用将图119中图示的代码位b0到b7分别分配给码元位y7、y3、y1、y5、y2、y6、y4和y0的位分配模式，并将该四个模式的四个模式安装到传输装置11。
在本实施例中，为了便于说明，在分用器25中，互换单元32关于从存储器31读取的代码位执行互换处理。然而，可以通过关于存储器31的代码位的写入或者读取来执行互换处理。
也就是，通过控制读取代码位的地址（读取地址）以使得以互换之后的代码位的次序执行从存储器31读取代码位来执行互换处理。
图152是图示图7的接收装置12的配置实例的块图。
OFDM操作单位151从传输装置11（图7）接收OFDM信号并执行OFDM信号的信号处理。通过由OFDM操作单位151执行信号处理而获得的数据（码元）提供到帧管理单元152。
帧管理单元152执行由从OFDM操作单位151提供的码元配置的帧的处理（帧解释），并将作为结果获得的目标数据的码元和信令的码元提供到频率去交织器161和153。
频率去交织器153关于从帧管理单元152提供的码元，对于每个码元执行频率去交织，并提供码元到QAM解码器154。
QAM解码器154解映射（信号点布置解码）从频率去交织器153提供的码元（在信号点上布置的码元），执行正交解调，并提供作为结果获得的数据（LDPC码）到LDPC解码器155。
LDPC解码器155执行从QAM解码器154提供的LDPC码的LDPC解码，并将作为结果获得的LDPC目标数据（在这种情况下，BCH码）提供到BCH解码器156。
BCH解码器156执行从LDPC解码器155提供的LDPC目标数据的BCH解码，并输出作为结果获得的信令。
同时，频率去交织器161关于从帧管理单元152提供的码元，对于每个码元执行频率去交织，并提供码元到MISO/MIMO解码器162。
MISO/MIMO解码器162执行从频率去交织器161提供的数据（码元）的空间时间解码，并提供该数据到时间去交织器163。
时间去交织器163关于从MISO/MIMO解码器162提供的数据（码元），对于每个码元执行时间去交织，并提供该数据到QAM解码器164。
QAM解码器164解映射（信号点布置解码）从时间去交织器163提供的码元（在信号点上布置的码元），执行正交解调，并提供作为结果获得的数据（码元）到位去交织器165。
位去交织器165执行从QAM解码器164提供的数据（码元）的位去交织，并将作为结果获得的LDPC码提供到LDPC解码器166。
LDPC解码器166执行从位去交织器165提供的LDPC码的LDPC解码，并将作为结果获得的LDPC目标数据（在这种情况下，BCH码）提供到BCH解码器167。
BCH解码器167执行从LDPC解码器155提供的LDPC目标数据的BCH解码，并将作为结果获得的数据提供到BB解扰器168。
BB解扰器168关于从BCH解码器167提供的数据执行能量逆扩散处理，并将作为结果获得的数据提供到空位删除单元169。
空位删除单元169从自BB解扰器168提供的数据删除由图8的微调电容器112插入的空位，并将数据提供到分用器170。
分用器170单独地分离与从零位删除单元169提供的数据复用的一个或多个流（目标数据），并输出流作为输出流。
图153是图示图152的位去交织器165的配置实例的块图。
位去交织器165包括复用器（MUX）54和列扭转去交织器55，并关于从QAM解码器164（图152）提供的码元的码元位执行（位）去交织。
也就是，复用器54关于从QAM解码器164提供的码元的码元位，执行与由图9的分用器25执行的互换处理对应的逆互换处理（互换处理的逆处理），即，用于将由互换处理互换的LDPC码的代码位（码元位）的位置返回到初始位置的逆互换处理，并将作为结果获得的LDPC码提供到列扭转去交织器55。
列扭转去交织器55关于从复用器54提供的LDPC码，执行与作为由图9的列扭转交织器24执行的重排处理的列扭转交织对应的列扭转去交织（列扭转交织的逆处理），即，作为用于将其布置由作为重排处理的列扭转交织改变的LDPC码的代码位返回到初始布置的逆重排处理的列扭转去交织。
具体地说，列扭转去交织器55将LDPC码的代码位写入具有与如图24所示的存储器31相同配置的用于去交织的存储器，读取该代码位，并执行列扭转去交织。
然而，在列扭转去交织器55中，使用当从存储器31读取代码位时的读取地址作为写入地址，在用于去交织的存储器的行方向上执行代码位的写入。另外，使用当代码位写入到存储器31时的写入地址作为读取地址，在用于去交织的存储器的列方向上执行代码位的读取。
作为列扭转去交织的结果获得的LDPC码从列扭转去交织器55提供到LDPC解码器166。
在这种情况下，在从QAM解码器164提供到位去交织器165的LDPC码中，顺序地执行奇偶性交织、列扭转交织和互换处理。然而，在位去交织器165中，仅执行与互换处理对应的逆互换处理和与列扭转交织对应的列扭转去交织。因此，不执行与奇偶性交织对应的奇偶性去交织（奇偶性交织的逆处理），即，用于将其布置由奇偶性交织改变的LDPC码的代码位返回到初始布置的奇偶性去交织。
因此，执行逆互换处理和列扭转去交织而不执行奇偶性去交织的LDPC码从位去交织器165（的列扭转去交织器55）提供到LDPC解码器166。
LDPC解码器166使用通过关于由图8的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H至少执行与奇偶性交织对应的列替换而获得的已变换奇偶校验矩阵，执行从位去交织器165提供的LDPC码的LDPC解码，并输出作为结果获得的数据到LDPC目标数据的解码结果。
图154是图示由图153的QAM解码器164、位去交织器165和LDPC解码器166执行的处理的流程图。
在步骤S111，QAM解码器164解映射从时间去交织器163提供的码元（映射到信号点的码元），执行正交调制，并提供码元到位去交织器165，且处理进行到步骤S112。
在步骤S112，位去交织器165执行从QAM解码器164提供的码元的码元位的去交织（位去交织）且处理进行到步骤S113。
也就是，在步骤S112，在位去交织器165中，复用器54关于从QAM解码器164提供的码元的码元位执行逆互换处理，并提供作为结果获得的LDPC码的代码位到列扭转去交织器55。
列扭转去交织器55关于从复用器54提供的LDPC码执行列扭转去交织，并提供作为结果获得的LDPC码到LDPC解码器166。
在步骤S113，LDPC解码器166使用通过关于由图8的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H至少执行与奇偶性交织对应的列替换而获得的已变换奇偶校验矩阵，执行从列扭转去交织器55提供的LDPC码的LDPC解码，且作为LDPC目标数据的解码结果，将作为结果获得的数据输出到BCH解码器167。
在图153中，为了便于说明，类似于图9的情况，单独地配置执行逆互换处理的复用器54和执行列扭转去交织的列扭转去交织器55。然而，复用器54和列扭转去交织器55可以集成地配置。
在图9的位交织器116中，当不执行列扭转交织时，不需要在图153的位去交织器165中提供列扭转去交织器55。
接下来，将进一步描述由图152的LDPC解码器166执行的LDPC解码。
在图152的LDPC解码器166中，如上所述，使用通过关于由图8的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H至少执行与奇偶性交织对应的列替换而获得的已变换奇偶校验矩阵，执行来自列扭转去交织器55的LDPC码的LDPC解码，其中执行逆互换处理和列扭转去交织而不执行奇偶性去交织。
在这种情况下，先前提出了通过使用已变换奇偶校验矩阵执行LDPC解码而可以抑制在充分可实现的范围的操作频率同时抑制电路规模的LDPC解码（例如，参考JP2004-343170A）。
因此，首先，将参考图155到图158描述先前提出的使用已变换奇偶校验矩阵的LDPC解码。
图155图示码长度N是90且编码率是2/3的LDPC码的奇偶校验矩阵H的实例。
在图155中（和将在后面描述的图156和图157），0由表示句点（.）表示。
在图155的奇偶校验矩阵H中，奇偶性矩阵为阶梯结构。
图156图示通过关于图155的奇偶校验矩阵H执行表达式（11）的行替换和表达式（12）的列替换而获得的奇偶校验矩阵H'。
行替换：第（6s+t+1）行→第（5t+s+1）行   …（11）
列替换：第（6x+y+61）列→第（5y+x+61）列   …（12）
在表达式（11）和（12）中，s、t、x和y分别是在0≤s<5，0≤t<6，0≤x<5和0≤t<6范围内的整数。
根据表达式（11）的行替换，执行替换以使得当除以6时具有余数1的第1、第7、第13、第19和第25分别替换为第1、第2、第3、第4和第5行，且当除以6时具有余数2的第2、第8、第14、第20和第26行分别替换为第6、第7、第8、第9和第10行。
根据表达式（12）的列替换，执行替换以使得关于第61列和随后的列（奇偶性矩阵），当除以6时具有余数1的第61、第67、第73、第79和第85列分别替换为第61、第62、第63、第64和第65列，且当除以6时具有余数2的第62、第68、第74、第80和第86列分别替换为第66、第67、第68、第69和第70列的状态。
以这种方式，通过关于图155的奇偶校验矩阵H执行行和列的替换而获得的矩阵是图156的奇偶校验矩阵H'。
在这种情况下，即使执行奇偶校验矩阵H的行替换，也不影响LDPC码的代码位的布置。
表达式（12）的列替换对应于当信息长度K是60，循环结构的单元的列数P是5，且奇偶性长度M（在这种情况下，30）的约数q（=M/P）是6时，将第（K+qx+y+1）代码位交织到第（K+Py+x+1）代码位的位置的奇偶性交织。
如果图156的奇偶校验矩阵（以下，适当地称为替换的奇偶校验矩阵）H'乘以通过关于图155的奇偶校验矩阵H（以下，适当地称为初始奇偶校验矩阵）的LDPC码执行与表达式（12）相同的替换而获得的结果，则输出零失量。也就是，如果通过关于作为初始奇偶校验矩阵H的LDPC码（一个码字）行矢量c执行表达式（12）的列替换而获得的行矢量表示为c'，则根据奇偶校验矩阵的性质HcT为零失量。因此，H'c'T自然地为零失量。
由此，图156的已变换奇偶校验矩阵H'为通过关于初始奇偶校验矩阵H的LDPC码c执行表达式（12）的列替换而获得的LDPC码c'的奇偶校验矩阵。
因此，关于初始奇偶校验矩阵H的LDPC码执行表达式（12）的列替换，使用图156的已变换奇偶校验矩阵H'解码列替换之后的LDPC码c'（LDPC解码），关于解码结果执行表达式（12）的列替换的逆替换，且可以获得与使用奇偶校验矩阵H解码初始奇偶校验矩阵H的LDPC码的情况相同的解码结果。
图157图示以5×5矩阵的单元间隔的图156的已变换奇偶校验矩阵H'。
在图157中，已变换奇偶校验矩阵H'由5×5单位矩阵、通过设置单位矩阵的一个或多个1为0而获得的矩阵（在下文中，在适当时，称为准单位矩阵）、通过循环地移位单位矩阵或者准单位矩阵而获得的矩阵（在下文中，在适当时，称为移位矩阵）、单位矩阵、准单位矩阵和移位矩阵中的两个或更多矩阵之和（在下文中，在适当时，称为和矩阵）以及5×5零矩阵的组合表示。
图157的已变换奇偶校验矩阵H'可以使用5×5单位矩阵、准单位矩阵、移位矩阵、和矩阵和零矩阵配置。因此，构成已变换奇偶校验矩阵H'的5×5矩阵以下适当地称为构成矩阵。
当解码由P×P构成矩阵表示的奇偶校验矩阵所表示的LDPC码时，可以使用同时执行P个校验节点操作和变量节点操作的架构。
图158是图示执行解码的解码装置的配置实例的块图。
也就是，图158图示使用通过关于图155的初始奇偶校验矩阵H至少执行表达式（12）的列替换而获得的图157的已变换奇偶校验矩阵H'执行LDPC码的解码的解码装置的配置实例。
图158的解码装置包括：包括六个FIFO3001到3006的分支数据存储器300、选择FIFO3001到3006的选择器301、校验节点计算单元302、两个循环移位电路303和308、包括18个FIFO3041到30418的分支数据存储器304、选择FIFO3041到30418的选择器305、存储接收数据的接收数据存储器306、变量节点计算单元307、解码字计算单元309、接收数据重排单元310和已解码数据重排单元311。
首先，将描述将数据存储在分支数据输入存储300和304中的方法。
分支数据存储器300包括通过将图157的已变换奇偶校验矩阵H'的行数30除以构成矩阵的行数5而获得的数目对应的6个FIFO3001到3006。FIFO300y（y=1、2、...、和6）包括多个梯级的存储区。在每一梯级的存储区中，可以同时读取或者写入与作为构成矩阵的行数和列数的五个分支对应的消息。FIFO300y的存储区的梯级的数目为9，其是图157的已变换奇偶校验矩阵的行方向上1的数目（汉明权重）的最大数。
在FIFO3001中，与图157的已变换奇偶校验矩阵H'的第一到第五行中1的位置对应的数据（来自变量节点的消息vi）以在横向上填充每一行的形式（其中忽略0的形式）存储。也就是，如果第j行和第i列表示为（i，j），则在FIFO3001的第一梯级的存储区中存储与已变换奇偶校验矩阵H'的（1，1）到（5，5）的5×5单位矩阵的1的位置对应的数据。在第二梯级的存储区中，存储与已变换奇偶校验矩阵H'的（1，21）到（5，25）的移位矩阵（通过将5×5单位矩阵向右侧循环移位3而获得的移位矩阵）中的1的位置对应的数据。类似于上述情况，在第三到第八梯级的存储区中，与已变换奇偶校验矩阵H'相关联地存储数据。在第九梯级的存储区中，存储与已变换奇偶校验矩阵H'的（1，86）到（5，90）的移位矩阵（通过以0替换5×5单位矩阵的第一行的1并将单位矩阵向左侧循环地移位1而获得的移位矩阵）的1的位置对应的数据。
在FIFO3002中，存储与图157的已变换奇偶校验矩阵H'的第六到第十行中1的位置对应的数据。也就是，在FIFO3002的第一梯级的存储区中，存储与已变换奇偶校验矩阵H'的（6，1）和（10，5）的构成和矩阵的第一移位矩阵的1的位置对应的数据，该和矩阵是通过将5×5单位矩阵向右侧循环地移位1而获得的第一移位矩阵与通过将5×5单位矩阵向右侧循环地移位2而获得的第二移位矩阵之和。另外，在第二梯级的存储区中，存储与已变换奇偶校验矩阵H'的（6，1）到（10，5）的构成和矩阵的第二移位矩阵的1的位置对应的数据。
也就是，关于其权重是二或更大的构成矩阵，当该构成矩阵由其权重是1的P×P单位矩阵、其中单位矩阵中的一个或多个元素1为0的准单位矩阵或者通过循环地移位单位矩阵或者准单位矩阵获得的移位矩阵的多个部分之和表示时，在同一地址（在FIFO3001到3006中的同一FIFO）存储与权重1的单位矩阵、准单位矩阵或者移位矩阵中的1的位置对应的数据（与属于单位矩阵、准单位矩阵或者移位矩阵的分支对应的消息）。
随后，在第三到第九梯级的存储区中，类似于上述情况，与已变换奇偶校验矩阵H'相关联地存储数据。
在FIFO3003到3006中，类似于上述情况，与已变换奇偶校验矩阵H'相关联地存储数据。
分支数据存储器304包括与通过将已变换奇偶校验矩阵H'的列数90除以作为构成矩阵的列数的5而获得的数目对应的18个FIFO3041到30418。FIFO304x（x=1、2、...、和18）包括多个梯级的存储区。在每一梯级的存储区中，可以同时读取或者写入与变换的构成矩阵H'的行数和列数所对应的五个分支对应的消息。
在FIFO3041中，与图157的已变换奇偶校验矩阵H'的第一到第五列中1的位置对应的数据（来自校验节点的消息uj）以在纵向上填充每一列的形式（其中忽略0的形式）存储。也就是，如果第j行和第i列表示为（j，i），则在FIFO3041的第一梯级的存储区中存储与已变换奇偶校验矩阵H'的（1，1）到（5，5）的5×5单位矩阵的1的位置对应的数据。在第二梯级的存储区中，存储与已变换奇偶校验矩阵H'的（6，1）和（10，5）的构成和矩阵的第一移位矩阵的1的位置对应的数据，该和矩阵是通过将5×5单位矩阵向右侧循环地移位1而获得的第一移位矩阵与通过将5×5单位矩阵向右侧循环地移位2而获得的第二移位矩阵之和。另外，在第三梯级的存储区中，存储与已变换奇偶校验矩阵H'的（6，1）到（10，5）的构成和矩阵的第二移位矩阵的1的位置对应的数据。
也就是，关于其权重是二或更大的构成矩阵，当该构成矩阵由其权重是1的P×P单位矩阵、其中单位矩阵中的一个或多个元素1为0的准单位矩阵或者通过循环地移位单位矩阵或者准单位矩阵而获得的移位矩阵的多个部分之和表示时，在同一地址（在FIFO3041到30418中的同一FIFO）存储与权重1的单位矩阵、准单位矩阵或者移位矩阵中的1的位置对应的数据（与属于单位矩阵、准单位矩阵或者移位矩阵的分支对应的消息）。
随后，在第四和第五梯级的存储区中，类似于上述情况，与已变换奇偶校验矩阵H'相关联地存储数据。FIFO3041的存储区的梯级的数目为5，其是已变换奇偶校验矩阵H'的第一到第五列中行方向上1的数目（汉明权重）的最大数。
在FIFO3042和3043中，类似于上述情况，与已变换奇偶校验矩阵H'相关联地存储数据，且每一长度（梯级的数目）是5。在FIFO3044到30412中，类似于上述情况，与已变换奇偶校验矩阵H'相关联地存储数据，且每一长度是3。在FIFO30413到30418中，类似于上述情况，与已变换奇偶校验矩阵H'相关联地存储数据，且每一长度是2。
接下来，将描述图158的解码装置的操作。
分支数据存储器300包括6个FIFO3001到3006。根据关于从前一梯级的循环移位电路308提供的五个消息D311属于已变换奇偶校验矩阵H'的哪个行的信息（矩阵数据）D312，从FIFO3001到3006选出存储数据的FIFO，并在所选FIFO中顺序地集体存储五个消息D311。当读取数据时，分支数据存储器300从FIFO3001顺序地读取五个消息D3001，并提供消息到下一梯级中的选择器301。在结束从FIFO3001的消息的读取之后，分支数据存储器300从FIFO3002到3006顺序地读取消息并将消息提供到选择器301。
选择器301根据选择信号D301，从FIFO3001到3006当中当前从其读取数据的FIFO选择五个消息，并所选消息作为消息D302提供到校验节点计算单元302。
校验节点计算单元302包括五个校验节点计算器3021到3025。校验节点计算单元302使用通过选择器301提供的消息D302（D3021到D3025）（表达式（7）的消息vi）根据表达式（7）执行校验节点操作，并将作为校验节点操作的结果获得的五个消息D303（D3031到D3035）（表达式（7）的消息uj）提供到循环移位电路303。
循环移位电路303基于关于为已变换奇偶校验矩阵H'中的原点的单位矩阵循环地移位多少以获得相应的分支的信息（矩阵数据）D305，循环地移位由校验节点计算单元302计算的五个消息D3031到D3035，并将结果作为消息D304提供到分支数据存储器304。
分支数据存储器304包括18个FIFO3041到30418。根据关于从前一梯级的循环移位电路303提供的五个消息D304属于已变换奇偶校验矩阵H'的哪个行的信息（矩阵数据）D305，从FIFO3041到30418选出存储数据的FIFO，并在所选FIFO中顺序地集体存储五个消息D304。当读取数据时，分支数据存储器304从FIFO3041顺序地读取五个消息D3061，并提供消息到下一梯级的选择器305。在结束从FIFO3041的消息的读取之后，分支数据存储器304从FIFO3042到30418顺序地读取消息并将消息提供到选择器305。
选择器305根据选择信号D307从FIFO3041到30418当中当前从其读取数据的FIFO选择五个消息，并将所选消息作为消息D308提供到变量节点计算单元307和解码字计算单元309。
同时，接收数据重排单元310通过执行表达式（12）的列替换重排通过通信路径接收的LDPC码D313，并将LDPC码作为接收数据D314提供到接收数据存储器306。接收数据存储器306根据从接收数据重排单元310提供的接收数据D314计算接收LLR（对数似然比），存储该接收LLR，收集五个接收LLR，并将这些接收LLR作为接收值D309提供到变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括五个变量节点计算器3071到3075。变量节点计算单元307使用通过选择器305提供的消息D308（D3081到D3085）（表达式（1）的消息uj）和从接收数据存储器306提供的五个接收值D309（表达式（1）的接收值u0i），根据表达式（1）执行变量节点计算，并将作为操作结果获得的消息D310（D3101到D3105）（表达式（1）的消息vi）提供到循环移位电路308。
循环移位电路308基于关于为已变换奇偶校验矩阵H'中的原点的单位矩阵循环地移位多少以获得相应的分支的信息，循环地移位由变量节点计算单元307计算的消息D3101到D3105，并将结果作为消息D311提供到分支数据存储器300。
通过以一个循环循环上述操作，可以执行LDPC码的解码一次。在解码LDPC码预定次数之后，图158的解码装置在解码字计算单元309和已解码数据重排单元311中计算最终解码结果，并输出最终解码结果。
也就是，解码字计算单元309包括五个解码字计算器3091到3095。解码字计算单元309使用由选择器305输出的五个消息D308（D3081到D3085）（表达式的消息uj）和从接收数据存储器306提供的五个接收值D309（表达式（5）的接收值u0i），基于表达式（5）计算解码结果（解码字）作为多次解码的最终一级，并将作为结果获得的已解码数据D315提供到已解码数据重排单元311。
已解码数据重排单元311关于从解码字计算单元309提供的已解码数据D315执行表达式（12）的列替换的逆替换，重排其顺序，并输出已解码数据作为最终解码结果D316。
如上所述，关于奇偶校验矩阵（初始奇偶校验矩阵）执行行替换和列替换之一或者行替换和列替换两者，奇偶校验矩阵变换为P×P单位矩阵，其中单位矩阵一个或多个元素1为0的准单位矩阵，通过循环地移位单位矩阵或者准单位矩阵而获得的移位矩阵，作为单位矩阵、准单位矩阵或者移位矩阵的多个矩阵之和的和矩阵，以及P×P零矩阵的组合，即，可以由构成矩阵的组合表示的奇偶校验矩阵（已变换奇偶校验矩阵），且可以采用在LDPC码的解码中同时执行P个校验节点操作和变量节点操作的架构。由此，通过同时执行P个节点操作将操作频率抑制在可实现的范围中，且可以执行多次重复解码。
类似于图158的解码装置，构成图152的接收装置12的LDPC解码器166通过同时执行P个校验节点操作和变量节点操作来执行LDPC解码。
也就是，为了说明的简化，如果由构成图8的传输装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵被认为是奇偶性矩阵为阶梯结构的如图155所示的奇偶校验矩阵H，则在传输装置11的奇偶性交织器23中，在信息K设置为60、循环结构的单元的列数P设置为5且奇偶性长度M的约数q（=M/P）设置为6的状态下执行将第（K+qx+y+1）代码位交织到第（K+Py+x+1）代码位的位置的奇偶性交织。
因为奇偶性交织对应于如上所述表达式（12）的列替换，所以不需要在LDPC解码器166中执行表达式（12）的列替换。
为此，在图152的接收装置12中，如上所述，从列扭转去交织器55向LDPC解码器166提供其中不执行奇偶性去交织的LDPC码，即，处于执行表达式（12）的列替换的状态下的LDPC码。在LDPC解码器166中，除了不执行表达式（12）的列替换之外，执行与图158的解码装置相同的处理。
也就是，图159图示图152的LDPC解码器166的配置实例。
在图159中，除了不提供图158的接收数据重排单元310之外，LDPC解码器166具有与图158的解码装置相同的配置，且除了不执行表达式（12）的列替换之外，执行与图158的解码装置相同的处理。因此，省略LDPC解码器的说明。
如上所述，因为可以配置LDPC解码器166而不提供接收数据重排单元310，与图158的解码装置相比可以减小尺寸。
在图155到图159中，为了说明的简化，LDPC码的码长度N设置为90，信息长度K设置为60，循环结构的单元的列数（构成矩阵的行数和列数）P设置为5，且奇偶性长度M的约数q（=M/P）设置为6。然而，码长度N、信息长度K、循环结构的单元的列数P和约数q（=M/P）不限于上述值。
也就是，在图8的传输装置11中，LDPC编码器115输出码长度N设置为64800或者16200、信息长度K设置为N-Pq（=N-M），循环结构的单元的列数P设置为360且约数q设置为M/P的LDPC码。然而，图159的LDPC解码器166可以应用于关于LDPC码同时执行P个校验节点操作和变量节点操作并执行LDPC解码的情况。
图160是构成图153的位去交织器165的复用器54的处理的图示。
也就是，图160的A图示复用器54的功能配置实例。
复用器54包括逆交换单元1001和存储器1002。
复用器54关于从前一梯级的QAM解码器164提供的码元的码元位，执行与由传输装置11的分用器25执行的互换处理对应的逆互换处理（互换处理的逆处理），即，用于将由互换处理互换的LDPC码的代码位（码元位）的位置返回到初始位置的逆互换处理，并将作为结果获得的LDPC码提供到下一梯级的列扭转去交织器55。
也就是，在复用器54中，以b个（相邻）码元为单位将b个码元的mb位的码元位y0、y1、...、和ymb-1提供到逆交换单元1001。
逆交换单元1001执行用于将mb位的码元位y0、y1、...、和ymb-1返回到初始mb位的代码位b0、b1、...、和bmb-1的布置（在构成传输设备11一侧的分用器25的互换单元32中执行互换之前的代码位b0到bmb-1的布置）的逆互换，并输出作为结果获得的mb位的代码位b0到bmb-1。
类似于构成传输装置11侧的分用器25的存储器31，存储器1002具有在行（横向）方向上存储mb位并在列（纵向）方向上存储N/（mb）位的存储容量。也就包括说，存储器1002包括存储N/（mb）位的mb列。
然而，在存储器1002中，在执行从传输装置11的分用器25的存储器31的代码位的读取的方向上执行由逆交换单元1001输出的LDPC码的代码位的写入，并在执行到存储器31的代码位的写入的方向上执行写入到存储器1002的代码位的读取。
也就是，在接收装置12的复用器54中，如图160的A所示，从存储器1002的第一行向着下面的行顺序地执行以mb位为单位在行方向上由逆交换单元1001输出的LDPC码的代码位的写入。
如果与一个码长度对应的代码位的写入结束，则复用器54在列方向上从存储器1002读取代码位，并将代码位提供到下一梯级的列扭转去交织器55。
在这种情况下，图160的B是从存储器1002的代码位的读取的图示。
在复用器54中，从左侧向着向右方向的列执行从构成存储器1002的列的上侧在向下方向（列方向）上LDPC码的代码位的读取。
图161是构成图153的位去交织器165的列扭转去交织器55的处理的图示。
也就是，图161图示复用器54的存储器1002的配置实例。
存储器1002具有在列（纵向）方向上存储mb位且在行（横向）方向上存储N/（mb）位的存储容量且包括mb个列。
列扭转去交织器55在行方向上写入LDPC码的代码位到存储器1002，控制当在列方向上读取代码位时的读取开始位置，并执行列扭转去交织。
也就是，在列扭转去交织器55中，开始代码位的读取的读取开始位置关于多个列中的每一个适当地改变，且执行用于将由列扭转交织重排的代码位的布置返回到初始布置的逆重排处理。
在这种情况下，图161中图示当调制方法是16QAM且乘数b是1时存储器1002的配置实例。因此，一个码元的位数m是4位且存储器1002包括四个（=mb）列。
列扭转去交织器55（代替复用器54）从存储器1002的第一行向着下面的行，顺序地执行在行方向上由互换单元1001输出的LDPC码的代码位的写入。
如果与一个码长度对应的代码位的写入结束，则列扭转去交织器55从左侧向着向右方向的列，从存储器1002的上侧开始在向下的方向（列方向）上执行代码位的读取。
然而，列扭转去交织器55使用由传输装置11侧的列扭转交织器24写入代码位的写入开始位置作为代码位的读取开始位置，执行从存储器1002的代码位的读取。
也就是，如果每一列的头部（顶部）的位置的地址设置为0且列方向的每一位置的地址由升序的整数表示，则当调制方法是16QAM且乘数b是1时，在列扭转去交织器55中，关于最左边一列，读取开始位置设置为地址是0的位置。关于第二列（从左侧开始），读取开始位置设置为地址是2的位置。关于第三列，读取开始位置设置为地址是4的位置。关于第四列，读取开始位置设置为地址是7的位置。
关于读取开始位置是除了地址是0的位置之外的位置的列，在代码位读取到最低位置之后，位置返回到头部（地址是0的位置）且执行对紧接在读取开始位置之前的位置的读取。然后，执行从下一（右边）列开始的读取。
通过执行上面描述的列扭转去交织，由列扭转交织重排的代码位的布置返回到初始布置。
图162是图示图152的位去交织器165的另一配置实例的块图。
在所述图中，对应于图153的情况的部分以相同的附图标记表示且以下适当地省略其说明。
也就是，除了新提供奇偶性去交织器1011之外，图162的位去交织器165具有与图153的情况相同的配置。
在图162中，位去交织器165包括复用器（MUX）54、列扭转去交织器55和奇偶性去交织器1011，并执行从QAM解码器164提供的LDPC码的代码位的位去交织。
也就是，复用器54关于从QAM解码器164提供的码元的码元位，执行与由传输装置11的分用器25执行的互换处理对应的逆互换处理（互换处理的逆处理），即，用于将由互换处理互换的代码位的位置返回到初始位置的逆互换处理，并将作为结果获得的LDPC码提供到列扭转去交织器55。
列扭转去交织器55关于从复用器54提供的LDPC码，执行与作为由传输装置11的列扭转交织器24执行的重排处理的列扭转交织对应的列扭转去交织。
作为列扭转去交织的结果获得的LDPC码从列扭转去交织器55提供到奇偶性去交织器1011。
奇偶性去交织器1011关于在列扭转去交织器55中的列扭转去交织之后的代码位，执行与由传输装置11的奇偶性交织器23执行的奇偶性交织对应的奇偶性去交织（奇偶性交织的逆处理），即，将其布置由奇偶性交织改变的LDPC码的代码位的布置返回到初始排列的奇偶性去交织。
作为奇偶性去交织的结果获得的LDPC码从奇偶性去交织器1011提供到LDPC解码器166。
因此，在图162的位去交织器165中，其中执行逆互换处理、列扭转去交织和奇偶性去交织的LDPC码，即，由根据奇偶校验矩阵H的LDPC编码获得的LDPC码提供到LDPC解码器166。
LDPC解码器166使用由传输装置11的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H，或者通过关于奇偶校验矩阵H至少执行与奇偶性交织对应的列替换而获得的已变换奇偶校验矩阵，执行从位去交织器165提供的LDPC码的LDPC解码，并输出作为结果获得的数据到LDPC目标数据的解码结果。
在图162中，通过根据奇偶校验矩阵H的LDPC编码获得的LDPC码从位去交织器165（的奇偶性去交织器1011）提供到LDPC解码器166。为此，当使用由传输装置11的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H执行LDPC码的LDPC解码时，LDPC解码器166可以由根据全串行解码方法执行LDPC解码以对于每一节点顺序地执行消息（校验节点消息和变量节点消息）的操作的解码装置，或者根据全并行解码方法执行LDPC解码以对于全部节点同时（并行）执行消息的操作的解码装置配置。
在LDPC解码器166中，当使用通过关于由传输装置11的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H至少执行与奇偶性交织对应的列替换而获得的已变换奇偶校验矩阵执行LDPC码的LDPC解码时，LDPC解码器166可以由一种解码装置（图158）配置，该解码装置是同时执行P（或者除了1之外的P的约数）个校验节点操作和变量节点操作的架构的解码装置，并具有接收数据重排单元310以关于LDPC码执行与获得已变换奇偶校验矩阵的列替换相同的列替换并重排LDPC码的代码位。
在图162中，为了便于说明，执行逆互换处理的复用器54、执行列扭转去交织的列扭转去交织器55和执行奇偶性去交织的奇偶性去交织器1011单独地配置。然而，类似于传输装置11的奇偶性交织器23、列扭转交织器24和分用器25，可以集成地配置复用器54、列扭转去交织器55和奇偶性去交织器1011中的两个或更多元件。
图163是图示可以应用于接收装置12的接收系统的第一配置实例的块图。
在图163中，接收系统包括获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103。
获取单元1101通过在图中未示出的传输路径，比如地面数字广播、卫星数字广播、CATV网络、因特网或者其他网络，获取包括通过关于比如节目的图像数据或者声音数据之类的LDPC目标数据至少执行LDPC编码而获得的LDPC码的信号，并将该信号提供到传输路径解码处理单元1102。
在这种情况下，当由获取单元1101获取的信号从广播站通过地面波、卫星波或者CATV（有线电视）网络广播时，获取单元1101使用调谐器和STB（机顶盒）配置。当由获取单元1101获取的信号从网络服务器通过比如IPTV（因特网协议电视）之类的多址通信传输时，获取单元1101使用比如NIC（网络接口卡）之类的网络I/F（界面）配置。
传输路径解码处理单元1102关于由获取单元1101通过传输路径获取的信号，执行至少包括用于校正传输路径中产生的误差的处理的传输路径解码处理，并将作为结果获得的信号提供到信息源解码处理单元1103。
也就是，由获取单元1101通过传输路径获取的信号是通过至少执行纠错编码以校正传输路径中产生的误差而获得的信号。传输路径解码处理单元1102关于该信号执行比如纠错处理的传输路径解码处理。
作为纠错编码，例如，存在LDPC编码或者BCH编码。在这种情况下，作为纠错编码，至少执行LDPC编码。
传输路径解码处理包括调制信号的解调。
信息源解码处理单元1103关于在其上执行传输路径解码处理的信号，执行至少包括用于将压缩信息展开为初始信息的处理的信息源解码处理。
也就是，可以关于由获取单元1101通过传输路径获取的信号执行压缩信息的压缩编码，以减小与信息对应的图像或者声音的数据量。在这种情况下，信息源解码处理单元1103关于在其上执行传输路径解码处理的信号，执行比如用于将压缩信息展开为初始信息的处理（展开处理）的信息源解码处理。
当不关于由获取单元1101通过传输路径获取的信号执行压缩编码时，在信息源解码处理单元1103中不执行用于将压缩信息展开为初始信息的处理。
在这种情况下，作为展开处理，例如，存在MPEG解码。在传输路径解码处理中，除展开处理之外，可以包括解扰。
在如上所述配置的接收系统中，在获取单元1101中，其中关于比如图像或者声音的数据执行比如MPEG编码的压缩编码和比如LDPC编码的纠错编码的信号通过传输路径获取，并被提供到传输路径解码处理单元1102。
在传输路径解码处理单元1102中，关于从获取单元1101提供的信号，执行与正交解调单元51、QAM解码器164、位去交织器165和LDPC解码器166（或者LDPC解码器166）相同的处理作为传输路径解码处理，并将作为结果获得的信号提供到信息源解码处理单元1103。
在信息源解码处理单元1103中，关于从传输路径解码处理单元1102提供的信号执行比如MPEG解码的信息源解码处理，并输出作为结果获得的图像或者声音。
上面描述的图163的接收系统可以应用于电视调谐器以接收与数字广播对应的电视广播。
获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103中的每一个可以作为一个独立装置（硬件（IC（集成电路）等）或者软件模块）配置。
关于获取单元1101，传输路径解码处理单元1102和信息源解码处理单元1103，获取单元1101和传输路径解码处理单元1102的集合、传输路径解码处理单元1102和信息源解码处理单元1103的集合，以及获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103的集合中的每一个可以配置为一个独立装置。
图164是图示可以应用于接收装置12的接收系统的第二配置实例的块图。
在所述图中，对应于图163的情况的部分以相同的附图标记表示且以下适当地省略其说明。
图164的接收系统与图163的情况公共的在于提供获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103，而不同于图136的情况在于新提供输出单元1111。
输出单元1111是显示图像的显示装置或者输出声音的扬声器，并输出与从信息源解码处理单元1103输出的信号对应的图像或者声音。也就是，输出单元1111显示图像或者输出声音。
上面描述的图164的接收系统可以应用于接收对应于数字广播的电视广播的TV（电视接收机）或者接收无线电广播的无线电接收机。
当不关于获取单元1101中获取的信号执行压缩编码时，由传输路径解码处理单元1102输出的信号提供到输出单元1111。
图165是图示可以应用于接收装置12的接收系统的第三配置实例的块图。
在所述图中，对应于图163的情况的部分以相同的附图标记表示且以下适当地省略其说明。
图165的接收系统与图163的情况共同的在于提供获取单元1101和传输路径解码处理单元1102。
然而，图165的接收系统不同于图163的情况在于不提供信息源解码处理单元1103而新提供记录单元1121。
记录单元1121在比如光盘、硬盘（磁盘）和闪存存储器之类的记录（存储）介质上记录（存储）由传输路径解码处理单元1102输出的信号（例如，MPEG的TS的TS分组）。
上面描述的图165的接收系统可以应用于记录电视广播的记录器。
在图165中，接收系统通过提供信息源解码处理单元1103配置，且可以通过记录单元1121记录通过由信息源解码处理单元1103执行信息源解码处理而获得的信号，即，通过解码获得的图像或者声音。
[新互换方法中互换处理的其他实例]
以下，将描述新互换方法中互换处理的其他实例。
图166图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，可以从图34的奇偶校验矩阵初始值表产生码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为4个代码位组Gb1、Gb2、Gb3和Gb4，如图166的A所示。
在图166的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，且代码位b3到b7属于代码位组Gb4。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图166的B所示。
在图166的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图167图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图167的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy1，1）、（Gb3，Gy2，1）、（Gb4，Gy1，3）和（Gb4，Gy2，2）。
也就是，在图167的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy1，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb3，Gy2，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb4，Gy1，3）定义具有第四好误差概率的代码位组Gb4的三位代码位分配给具有最好误差概率的码元位组Gy1的三位码元位，且由组集合信息（Gb4，Gy2，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位。
图168图示根据图167的分配规则的代码位的互换的实例。
也就是，图168的A图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时，根据图167的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图167的分配规则，如图168的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y0、y3、y4、y5、y2、y1和y7。
图168的B图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时，根据图167的分配规则的代码位的互换的第二实例。
根据图168的B，互换单元32根据图167的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y6、y1、y2、y4、y5、y3、y0和y7。
图169图示当LDPC码是码长度是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时的代码位组和码元位组。
在这种情况下，可以从图35的奇偶校验矩阵初始值表产生码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码。
在这种情况下，根据误差概率的差异，从存储器31读取的4×2（=mb）位的代码位可以分组为5个代码位组Gb1、Gb2、Gb3、Gb4和Gb5，如图169的A所示。
在图169的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，代码位b3属于代码位组Gb4，且代码位b4到b7属于代码位组Gb5。
当调制方法是16QAM且乘数b是2时，根据误差概率的差异，4×2（mb）位的码元位可以分组为两个码元位组Gy1和Gy2，如图169的B所示。
在图169的B中，码元位y0、y1、y4和y5属于码元位组Gy1，且码元位y2、y3、y6和y7属于码元位组Gy2。
图170图示当LDPC码为码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时的分配规则。
在图170的分配规则中，定义组集合信息（Gb1，Gy2，1）、（Gb2，Gy1，1）、（Gb3，Gy1，1）、（Gb4，Gy1，1）、（Gb5，Gy2，3）和（Gb5，Gy1，1）。
也就是，在图170的分配规则中，由组集合信息（Gb1，Gy2，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb2，Gy1，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb4，Gy1，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb5，Gy2，3）定义具有第五好误差概率的代码位组Gb5的三位代码位分配给具有第二好误差概率的码元位组Gy2的三位码元位，且由组集合信息（Gb5，Gy1，1）定义具有第五好误差概率的代码位组Gb5的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位。
图171图示根据图170的分配规则的代码位的互换的实例。
也就是，图171的A图示当LDPC码为码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时，根据图170的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是16QAM且乘数b是2时，在分用器25中，写入到列方向×行方向是（16200/（4×2））×（4×2）位的存储器31的代码位在行方向上以4×2（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换4×2（=mb）位的代码位b0到b7，以使得例如根据图170的分配规则，如图171的A中所示，从存储器31读取的4×2（=mb）位的代码位b0到b7分配给2（=b）个码元的4×2（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y7、y5、y4、y0、y3、y1、y2和y6。
图171的B图示当LDPC码为码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是16QAM且乘数b是2时，根据图170的分配规则的代码位的互换的第二实例。
根据图171的B，互换单元32根据图173的分配规则，关于从存储器31读取的4×2（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y3、y4、y5、y0、y6、y1、y2和y7。
图172图示当LDPC码是码长度是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是256QAMQAM且乘数b是1时的代码位组和码元位组。
在这种情况下，可以从图34的奇偶校验矩阵初始值表产生码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码。
在这种情况下，根据误差概率的差异，从存储器31读取的8×1（=mb）位的代码位可以分组为4个代码位组Gb1、Gb2、Gb3和Gb4，如图172的A所示。
在图172的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，且代码位b3和b4属于代码位组Gb4。
当调制方法是256QAM且乘数b是1时，根据误差概率的差异，8×1（mb）位的码元位可以分组为四个码元位组Gy1、Gy2、Gy3和Gy4，如图172的B所示。
在图172的B中，码元位y0和y1属于码元位组Gy1，码元位y2和y3属于码元位组Gy2，码元位y4和y5属于码元位组Gy3，且码元位y6和y7属于码元位组Gy4。
图173图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是256QAM且乘数b是1时的分配规则。
在图173的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy2，1）、（Gb3，Gy4，1）、（Gb4，Gy2，1）、（Gb4，Gy1，2）、（Gb4，Gy4，1）和（Gb4，Gy3，1）。
也就是，在图173的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy2，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb3，Gy4，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有第四好误差概率的码元位组Gy4的一位码元位，由组集合信息（Gb4，Gy2，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第二好误差概率的码元位组Gy2的一位码元位，由组集合信息（Gb4，Gy1，2）定义具有第四好误差概率的代码位组Gb4的两位代码位分配给具有最好误差概率的码元位组Gy1的两位码元位，由组集合信息（Gb4，Gy4，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第四好误差概率的码元位组Gy4的一位码元位，且由组集合信息（Gb4，Gy3，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位。
图174图示根据图173的分配规则的代码位的互换的实例。
也就是，图174的A图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是256QAM且乘数b是1时，根据图173的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是1/3的LDPC码，调制方法是256QAM且乘数b是1时，在分用器15中，写入到列方向×行方向是（16200/（8×1））×（8×1）位的存储器31的代码位在行方向上以8×1（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换8×1（=mb）位的代码位b0到b7，以使得例如根据图173的分配规则，如图174的A中所示，从存储器31读取的8×1（=mb）位的代码位b0到b7分配给1（=b）个码元的8×1（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y5、y2、y6、y3、y1、y7、y4和y0。
图174的B图示当LDPC码为码长度N是16200位且编码率是1/3的DVB-S.2的LDPC码，调制方法是256QAM且乘数b是1时，根据图173的分配规则的代码位的互换的第二实例。
根据图174的B，互换单元32根据图173的分配规则，关于从存储器31读取的8×1（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y4、y2、y7、y3、y0、y5、y6和y1。
图175图示当LDPC码是码长度是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是256QAMQAM且乘数b是1时的代码位组和码元位组。
这里，可以从图35的奇偶校验矩阵初始值表产生码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码。
在这种情况下，根据误差概率的差异，从存储器31读取的8×1（=mb）位的代码位可以分组为5个代码位组Gb1、Gb2、Gb3、Gb4和Gb5，如图175的A所示。
在图175的A中，代码位b0属于代码位组Gb1，代码位b1属于代码位组Gb2，代码位b2属于代码位组Gb3，代码位b3属于代码位组Gb4，且代码位b4到b7属于代码位组Gb5。
当调制方法是256QAM且乘数b是1时，根据误差概率的差异，8×1（mb）位的码元位可以分组为四个码元位组Gy1、Gy2、Gy3和Gy4，如图175的B所示。
在图175的B中，码元位y0和y1属于码元位组Gy1，码元位y2和y3属于码元位组Gy2，码元位y4和y5属于码元位组Gy3，且码元位y6和y7属于码元位组Gy4。
图176图示当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是256QAM且乘数b是1时的分配规则。
在图176的分配规则中，定义组集合信息（Gb1，Gy3，1）、（Gb2，Gy4，1）、（Gb3，Gy1，1）、（Gb4，Gy3，1）、（Gb5，Gy4，1）、（Gb5，Gy2，2）和（Gb5，Gy1，1）。
也就是，在图176的分配规则中，由组集合信息（Gb1，Gy3，1）定义具有最好误差概率的代码位组Gb1的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb2，Gy4，1）定义具有第二好误差概率的代码位组Gb2的一位代码位分配给具有第四好误差概率的码元位组Gy4的一位码元位，由组集合信息（Gb3，Gy1，1）定义具有第三好误差概率的代码位组Gb3的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位，由组集合信息（Gb4，Gy3，1）定义具有第四好误差概率的代码位组Gb4的一位代码位分配给具有第三好误差概率的码元位组Gy3的一位码元位，由组集合信息（Gb5，Gy4，1）定义具有第五好误差概率的代码位组Gb5的一位代码位分配给具有第四好误差概率的码元位组Gy4的一位码元位，由组集合信息（Gb5，Gy2，2）定义具有第五好误差概率的代码位组Gb5的两位代码位分配给具有第二好误差概率的码元位组Gy2的两位码元位，且由组集合信息（Gb5，Gy1，1）定义具有第五好误差概率的代码位组Gb5的一位代码位分配给具有最好误差概率的码元位组Gy1的一位码元位。
图177图示根据图176的分配规则的代码位的互换的实例。
也就是，图177的A图示当LDPC码为码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是256QAM且乘数b是1时，根据图176的分配规则的代码位的互换的第一实例。
当LDPC码为码长度N是16200位且编码率是2/5的LDPC码，调制方法是256QAM且乘数b是1时，在分用器15中，写入到列方向×行方向是（16200/（8×1））×（8×1）位的存储器31的代码位在行方向上以8×1（=mb）位为单位读取，并提供到互换单元32（图18和图19）。
互换单元32互换8×1（=mb）位的代码位b0到b7，以使得例如根据图176的分配规则，如图177的A中所示，从存储器31读取的8×1（=mb）位的代码位b0到b7分配给1（=b）个码元的8×1（=mb）位的码元位y0到y7。
也就是，互换单元32执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y4、y6、y0、y5、y7、y3、y1和y2。
图177的B图示当LDPC码为码长度N是16200位且编码率是2/5的DVB-S.2的LDPC码，调制方法是256QAM且乘数b是1时，根据图176的分配规则的代码位的互换的第二实例。
根据图177的B，互换单元32根据图176的分配规则，关于从存储器31读取的8×1（=mb）位的代码位b0到b7，执行互换以将代码位b0、b1、b2、b3、b4、b5、b6和b7分别分配给码元位y4、y6、y1、y5、y3、y2、y0和y7。
接下来，上面描述的一系列处理可以通过硬件执行或者可以通过软件执行。在一系列处理通过软件执行的情况中，配置软件的程序安装在通用计算机中。
因此，图178图示其中安装执行一系列处理的程序的计算机的实施例的配置实例。
该程序可以预先记录在与嵌入在计算机中的记录介质对应的硬盘705和ROM703上。
替代地，该程序可以临时和永久地存储（记录）在可拆卸记录介质711上，比如软盘、CD-ROM（致密盘只读存储器）、MO（磁光）盘、DVD（数字多用途盘）、磁盘和半导体存储器。可拆卸记录介质711可以作为所谓的封装软件提供。
该程序从可拆卸记录介质711安装到计算机。另外，该程序可以通过用于数字卫星广播的人造卫星无线地从下载地点传送到计算机，或者可以通过比如LAN（局域网）或者因特网的网络有线地传送到计算机。计算机可以接收如上所述由通信单元708传送的程序，并在嵌入式硬盘705中安装该程序。
计算机包括在其中嵌入的CPU（中央处理单元）702。输入/输出接口710通过总线701连接到CPU702。如果用户操作使用键盘、鼠标和麦克风配置的输入单元707并通过输入/输出接口710输入命令，则CPU702根据该命令执行ROM（只读存储器）703中存储的程序。替代地，CPU702将在硬盘705中存储的程序，从卫星或者网络传送、由通信单元708接收并安装在硬盘705中的程序，或者从安装到在驱动器709的可拆卸记录介质711读取并安装在硬盘705中的程序加载到RAM（随机存取存储器）704并执行该程序。由此，CPU702执行根据上面描述的流程图的处理或者由上面描述的块图的配置执行的处理。另外，CPU702根据需要通过输入/输出接口710从使用LCD（液晶显示器）或者扬声器配置的输出单元706输出处理结果，从通信单元708传送处理结果，并在硬盘705上记录处理结果。
在本说明书中，不需要处理描述用于使得计算机根据描述为流程图的次序顺序地执行各种处理的程序的处理步骤，且也包括并行或者单独地执行的处理（例如，并行处理或者使用对象的处理）。
程序可以由一个计算机处理或者可以以分布方式由多个计算机处理。程序可以被传送到远程计算机且可以被执行。
以上已经参考附图描述了本发明的优选实施例，当然本发明不限于上述实例。本领域的技术人员可以在所附权利要求的范围内找到各种替代和修改，且应当理解其将自然地归入本发明的技术范围内。
本技术也可以如下配置。
[在编码率是1/3且调制方法是256QAM的情况下的传输装置]
一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵，执行码长度是16200位且编码率是1/3的LDPC编码；和
互换单元，互换已编码LDPC码的代码位与对应于由256QAM确定的256个信号点中的任何一个的码元的码元位，
其中，已编码LDPC码包括信息位和奇偶校验位，
其中，奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
其中，信息矩阵部分由奇偶校验矩阵初始值表表示，
其中，奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267，和
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给一个码元时，互换单元设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从一个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y5、y2、y6、y3、y1、y7、y4和y0。
[在编码率是2/5且调制方法是256QAM的情况下的传输装置]
一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵，执行码长度是16200位且编码率是2/5的LDPC编码；和
互换单元，互换已编码LDPC码的代码位与对应于由256QAM确定的256个信号点中的任何一个的码元的码元位，
其中，已编码LDPC码包括信息位和奇偶校验位，
其中，奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
其中，信息矩阵部分由奇偶校验矩阵初始值表表示，
其中，奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660，和
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给一个码元时，互换单元设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从一个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y4、y6、y0、y5、y7、y3、y1和y2。
[在编码率是1/3且调制方法是256QAM的情况下的接收装置]
一种数据处理装置，包括：
逆交换单元，互换与由256QAM确定的256个信号点中的任何一个对应的码元的码元位与码长度是16200位和编码率是1/3的LDPC码的代码位；和
解码单元，基于LDPC码的奇偶校验矩阵解码由逆交换单元互换的LDPC码，
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给一个码元时，逆交换单元设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从一个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y5、y2、y6、y3、y1、y7、y4和y0与位b0、b1、b2、b3、b4、b、b6和b7。
其中，LDPC码包括信息位和奇偶校验位，
其中，奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。
其中，信息矩阵部分由奇偶校验矩阵初始值表表示，和
其中，奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。
[在编码率是2/5且调制方法是256QAM的情况下的接收装置]
一种数据处理装置，包括：
逆交换单元，互换与由256QAM确定的256个信号点中的任何一个对应的码元的码元位与码长度是16200位和编码率是2/5的LDPC码的代码位；和
解码单元，基于LDPC码的奇偶校验矩阵解码由逆交换单元互换的LDPC码，
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给一个码元时，逆交换单元设置从8位的代码位的最高有效位开始的第（#i+1）位为位b#i且从一个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y4、y6、y0、y5、y7、y3、y1和y2与位b0、b1、b2、b3、b4、b5、b6和b7。
其中，LDPC码包括信息位和奇偶校验位，
其中，奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。
其中，信息矩阵部分由奇偶校验矩阵初始值表表示，和
其中，奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。
附图标记列表
11 传输装置
12 接收装置
23 奇偶性交织器
24 列扭转交织器
25 分用器
31 存储器
32 互换单元
54 复用器
55 列扭转交织器
111 模式适配/复用器
112 微调电容器
113 BB加扰器
114 BCH编码器
115 LDPC编码器
116 位交织器
117 QAM编码器
118 时间交织器
119 MISO/MIMO编码器
120 频率交织器
121 BCH编码器
122 LDPC编码器
123 QAM编码器
124 频率交织器
131 帧建立器/资源分配单元
132 OFDM生成单元
151 OFDM操作单元
152 帧管理单元
153 频率去交织器
154 QAM解码器
155 LDPC解码器
156 BCH解码器
161 频率去交织器
162 MISO/MIMO解码器
163 时间去交织器
164 QAM解码器
165 位去交织器
166 LDPC解码器
167 BCH解码器
168 BB解扰器
169 空位删除单元
170 分用器
300 分支数据存储器
301 选择器
302 校验节点计算单元
303 循环移位电路
304 分支数据存储器
305 选择器
306 接收数据存储器
307 变量节点计算单元
308 循环移位电路
309 解码字计算单元
310 接收数据重排单元
311 已解码数据重排单元
601 编码处理单元
602 存储单元
611 编码率设置单元
612 初始值表读取单元
613 奇偶校验矩阵生成单元
614 信息位读取单元
615 编码奇偶性操作单元
616 控制单元
701 总线
702 CPU
703 ROM
704 RAM
705 硬盘
706 输出单元
707 输入单元
708 通信单元
709 驱动器
710 输入/输出接口
711 可拆卸记录介质
1001 逆互换单元
1002 存储器
1011 奇偶性去交织器
1101 获取单元
1101 传输路径解码处理单元
1103 信息源解码处理单元
1111 输出单元
1121 记录单元

Claims (8)

1.一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵，执行码长度是16200位且编码率是1/3的LDPC编码；和
互换单元，互换已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位，
其中，所述已编码LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267，和
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述互换单元设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y6、y0、y3、y4、y5、y2、y1和y7。
2.一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵，执行码长度是16200位且编码率是2/5的LDPC编码；和
互换单元，互换已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位，
其中，所述已编码LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660，和
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述互换单元设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y7、y5、y4、y0、y3、y1、y2和y6。
3.一种数据处理方法，包括：
编码步骤，基于LDPC码的奇偶校验矩阵，执行码长度是16200位且编码率是1/3的LDPC编码；和
互换步骤，互换已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位，
其中，所述已编码LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267，和
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述互换步骤设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y6、y0、y3、y4、y5、y2、y1和y7。
4.一种数据处理方法，包括：
编码步骤，基于LDPC码的奇偶校验矩阵，执行码长度是16200位且编码率是2/5的LDPC编码；和
互换步骤，互换已编码LDPC码的代码位与对应于由16QAM确定的16个信号点中的任何一个的码元的码元位，
其中，所述已编码LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660，和
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述互换步骤设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位b0、b1、b2、b3、b4、b5、b6和b7与位y7、y5、y4、y0、y3、y1、y2和y6。
5.一种数据处理装置，包括：
逆交换单元，互换与由16QAM确定的16个信号点中的任何一个对应的码元的码元位与码长度是16200位和编码率是1/3的LDPC码的代码位；和
解码单元，基于LDPC码的奇偶校验矩阵解码由所述逆交换单元互换的LDPC码，
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述逆交换单元设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y6、y0、y3、y4、y5、y2、y1和y7与位b0、b1、b2、b3、b4、b5、b6和b7，
其中，所述LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，和
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。
6.一种数据处理装置，包括：
逆交换单元，互换与由16QAM确定的16个信号点中的任何一个对应的码元的码元位与码长度是16200位和编码率是2/5的LDPC码的代码位；和
解码单元，基于LDPC码的奇偶校验矩阵解码由所述逆交换单元互换的LDPC码，
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述逆交换单元设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y7、y5、y4、y0、y3、y1、y2和y6与位b0、b1、b2、b3、b4、b5、b6和b7，
其中，所述LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，和
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。
7.一种数据处理方法，包括：
逆互换步骤，互换与由16QAM确定的16个信号点中的任何一个对应的码元的码元位与码长度是16200位和编码率是1/3的LDPC码的代码位；和
解码步骤，基于LDPC码的奇偶校验矩阵解码由所述逆交换步骤互换的LDPC码，
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述逆互换步骤设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y6、y0、y3、y4、y5、y2、y1和y7与位b0、b1、b2、b3、b4、b5、b6和b7，
其中，所述LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，和
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
41689094156321631122560291264058593496967236912
8978301143399312639629577288548560311021822263575
33831005911141000810147938442904345139353619652291
27973693761570777431941871662153840514045825420
6110855115157404487949465383183134419569104724306
150556827778
717268306623
728139413505
102708669914
362275639388
993050584554
484496092707
688332371714
4768387810017
1012733348267。
8.一种数据处理方法，包括：
逆互换步骤，互换与由16QAM确定的16个信号点中的任何一个对应的码元的码元位与码长度是16200位和编码率是2/5的LDPC码的代码位；和
解码步骤，基于LDPC码的奇偶校验矩阵解码由所述逆交换步骤互换的LDPC码，
其中，当在具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的8位的代码位被分配给两个相邻码元时，所述逆互换步骤设置从该8位的代码位的最高有效位开始的第（#i+1）位为位b#i且设置从该两个码元的8位的码元位的最高有效位开始的第（#i+1）位为位y#i，并分别互换位y7、y5、y4、y0、y3、y1、y2和y6与位b0、b1、b2、b3、b4、b5、b6和b7，
其中，所述LDPC码包括信息位和奇偶校验位，
其中，所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表表示，和
其中，所述奇偶校验矩阵初始值表是表示对于每360列该信息矩阵部分中的元素1的位置的表，且如下配置：
565041438750583672080716351767134469227386658
5696168532074157019502356082605857691517708016
3992771219072588970779218021866613788418861931
410837817577681093228226539658674428882777662254
424788843678821966032458644774227788964058963
9693500252022271811933019285140403048248063134
165281711435
336665433745
928685094645
739757908972
659744221799
927640413847
868373784946
534819939186
672490155646
450244398474
510773429442
138789102660。
CN201280028709.1A 2011-04-28 2012-04-19 数据处理装置和数据处理方法 Pending CN103609025A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011101799A JP5637393B2 (ja) 2011-04-28 2011-04-28 データ処理装置、及び、データ処理方法
JP2011-101799 2011-04-28
PCT/JP2012/060617 WO2012147623A1 (ja) 2011-04-28 2012-04-19 データ処理装置、及び、データ処理方法

Publications (1)

Publication Number Publication Date
CN103609025A true CN103609025A (zh) 2014-02-26

Family

ID=47072143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280028709.1A Pending CN103609025A (zh) 2011-04-28 2012-04-19 数据处理装置和数据处理方法

Country Status (11)

Country Link
US (1) US9077380B2 (zh)
EP (2) EP2680446B1 (zh)
JP (1) JP5637393B2 (zh)
KR (1) KR20140018922A (zh)
CN (1) CN103609025A (zh)
AR (1) AR086484A1 (zh)
AU (1) AU2012248555B2 (zh)
BR (1) BR112013027136A2 (zh)
RU (1) RU2595579C2 (zh)
TW (1) TWI487289B (zh)
WO (1) WO2012147623A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224798A (zh) * 2018-03-02 2019-09-10 华为技术有限公司 信号接收方法网络设备

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630278B2 (ja) 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
US8751906B2 (en) * 2011-06-13 2014-06-10 Marvell World Trade Ltd. Systems and methods for operating on a storage device using a life-cycle dependent coding scheme
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2958240B1 (en) 2013-02-08 2018-08-22 Saturn Licensing LLC Encoding and decoding of a rate 18/30 (3/5) ldpc code of length 64800
JPWO2014123018A1 (ja) 2013-02-08 2017-02-02 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ データ処理装置、及びデータ処理方法
US20150318868A1 (en) 2013-06-12 2015-11-05 Sony Coporation Data processing apparatus and data processing method
KR102104937B1 (ko) 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
KR102264832B1 (ko) * 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9442696B1 (en) * 2014-01-16 2016-09-13 The Math Works, Inc. Interactive partitioning and mapping of an application across multiple heterogeneous computational devices from a co-simulation design environment
KR101776275B1 (ko) * 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP2015156530A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101884257B1 (ko) * 2014-02-20 2018-08-02 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법
WO2015142076A1 (en) * 2014-03-19 2015-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101785692B1 (ko) 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9800269B2 (en) 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
CN106712826B (zh) * 2015-11-13 2020-09-04 华为技术有限公司 数据传输方法和装置
JP6930372B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
CN109150786B (zh) * 2018-08-22 2020-05-29 北京邮电大学 一种基于qam的映射方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547806A (zh) * 2002-07-03 2004-11-17 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码
CN1612486A (zh) * 2003-09-04 2005-05-04 直视集团公司 提供短块长度低密度奇偶性校验码的方法和系统
US20090049357A1 (en) * 2007-08-16 2009-02-19 Yeong-Luh Ueng Decoding Method for Quasi-Cyclic Low-Density Parity-Check Codes and Decoder for The Same
WO2009104319A1 (ja) * 2008-02-22 2009-08-27 ソニー株式会社 符号化装置、及び符号化方法
WO2009107990A2 (en) * 2008-02-26 2009-09-03 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
WO2009109830A1 (en) * 2008-03-03 2009-09-11 Rai Radiotelevisione Italiana S.P.A. Bit permutation patterns for ldpc coded modulation and qam constellations
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
EP2214319A1 (en) * 2007-11-26 2010-08-04 Sony Corporation Data processing device and data processing method
EP2216908A1 (en) * 2007-11-26 2010-08-11 Sony Corporation Data processing device and data processing method
CN101874352A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法以及编码设备和编码方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757122B1 (en) * 2002-01-29 2004-06-29 Seagate Technology Llc Method and decoding apparatus using linear code with parity check matrices composed from circulants
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR20060016059A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
WO2011105803A2 (ko) * 2010-02-23 2011-09-01 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
EP3010160A1 (en) * 2010-04-01 2016-04-20 LG Electronics Inc. Compressed ip-plp stream with ofdm
EP2566156A4 (en) * 2010-04-28 2015-04-29 Lg Electronics Inc BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS
EP2571258B1 (en) * 2010-05-10 2018-04-04 LG Electronics Inc. Apparatus for transmitting a broadcast signal, apparatus for receiving a broadcast signal, and method for transmitting/receiving a broadcast signal using an apparatus for transmitting/receiving a broadcast signal
JP5500379B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
US9438373B2 (en) * 2010-09-14 2016-09-06 Lg Electronics Inc. Apparatus for transmitting broadcasting signal, apparatus for receiving broadcasting signal, and method for transmitting/receiving broadcasting signal through apparatus for transmitting/receiving broadcasting signal
US9348691B2 (en) * 2010-09-14 2016-05-24 Lg Electronics Inc. Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal
JP5505725B2 (ja) * 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630282B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
JPWO2014123018A1 (ja) * 2013-02-08 2017-02-02 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ データ処理装置、及びデータ処理方法
EP2958240B1 (en) * 2013-02-08 2018-08-22 Saturn Licensing LLC Encoding and decoding of a rate 18/30 (3/5) ldpc code of length 64800

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547806A (zh) * 2002-07-03 2004-11-17 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码
CN1593012A (zh) * 2002-07-03 2005-03-09 休斯电子公司 用于低密度奇偶校验码的幅度相位偏移群集的比特标记
CN1612486A (zh) * 2003-09-04 2005-05-04 直视集团公司 提供短块长度低密度奇偶性校验码的方法和系统
US20090049357A1 (en) * 2007-08-16 2009-02-19 Yeong-Luh Ueng Decoding Method for Quasi-Cyclic Low-Density Parity-Check Codes and Decoder for The Same
EP2216908A1 (en) * 2007-11-26 2010-08-11 Sony Corporation Data processing device and data processing method
EP2214319A1 (en) * 2007-11-26 2010-08-04 Sony Corporation Data processing device and data processing method
CN101874352A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法以及编码设备和编码方法
CN101874350A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序
WO2009104319A1 (ja) * 2008-02-22 2009-08-27 ソニー株式会社 符号化装置、及び符号化方法
WO2009107990A2 (en) * 2008-02-26 2009-09-03 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
WO2009109830A1 (en) * 2008-03-03 2009-09-11 Rai Radiotelevisione Italiana S.P.A. Bit permutation patterns for ldpc coded modulation and qam constellations
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224798A (zh) * 2018-03-02 2019-09-10 华为技术有限公司 信号接收方法网络设备
CN110224798B (zh) * 2018-03-02 2021-10-15 华为技术有限公司 信号接收方法网络设备

Also Published As

Publication number Publication date
EP2680446A4 (en) 2014-10-01
TW201246802A (en) 2012-11-16
KR20140018922A (ko) 2014-02-13
US20140040707A1 (en) 2014-02-06
TWI487289B (zh) 2015-06-01
AU2012248555B2 (en) 2016-12-22
EP2680446B1 (en) 2016-08-24
RU2595579C2 (ru) 2016-08-27
US9077380B2 (en) 2015-07-07
AU2012248555A1 (en) 2013-10-10
EP3133738A1 (en) 2017-02-22
AR086484A1 (es) 2013-12-18
WO2012147623A1 (ja) 2012-11-01
JP5637393B2 (ja) 2014-12-10
EP2680446A1 (en) 2014-01-01
JP2012235268A (ja) 2012-11-29
RU2013146977A (ru) 2015-04-27
BR112013027136A2 (pt) 2017-01-10
EP3133738B1 (en) 2021-03-10

Similar Documents

Publication Publication Date Title
CN103609025A (zh) 数据处理装置和数据处理方法
CN103181082B (zh) 数据处理装置和数据处理方法
CN101874352B (zh) 数据处理设备和数据处理方法以及编码设备和编码方法
CN101874350B (zh) 数据处理设备和数据处理方法
CN103548272B (zh) 数据处理装置和数据处理方法
CN101874351B (zh) 数据处理设备和数据处理方法
CN101911504B (zh) 数据处理设备和数据处理方法
CN101911507B (zh) 数据处理设备和数据处理方法
EP2675068B1 (en) Column-twist interleaving for ldpc codes
CN101911506B (zh) 数据处理设备、数据处理方法和程序
CN103765782A (zh) 数据处理器和数据处理方法
CN103329446B (zh) 数据处理装置和数据处理方法
CN103404037A (zh) 数据处理装置和数据处理方法
CN103339862A (zh) 数据处理装置和数据处理方法
CN103210591A (zh) 数据处理设备以及数据处理方法
CN104969477A (zh) 数据处理装置和数据处理方法
CN103477563A (zh) 数据处理装置和数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140226