CN103548272B - 数据处理装置和数据处理方法 - Google Patents

数据处理装置和数据处理方法 Download PDF

Info

Publication number
CN103548272B
CN103548272B CN201280024562.9A CN201280024562A CN103548272B CN 103548272 B CN103548272 B CN 103548272B CN 201280024562 A CN201280024562 A CN 201280024562A CN 103548272 B CN103548272 B CN 103548272B
Authority
CN
China
Prior art keywords
code
row
parity
matrix
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280024562.9A
Other languages
English (en)
Other versions
CN103548272A (zh
Inventor
篠原雄二
山本真纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103548272A publication Critical patent/CN103548272A/zh
Application granted granted Critical
Publication of CN103548272B publication Critical patent/CN103548272B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

本技术涉及可以增大数据误差的容限的数据处理装置和数据处理方法。当在256个信号点上以16200位的码长度映射具有8/15的码率的预定LDPC码时，且当去复用器分别指定8×1位的代码位和一个码元的该8×1位离最高码元位的位#i+1为位b#i和位y#i时，执行互换以将位b0分配给位y2，将位b1分配给位y6，位b2分配给位y1，位b3分配给位y0，位b4分配给位y7，位b5分配给位y5，位b6分配给位y3，且位b7分配给位y4。本技术例如可以应用于传输LDPC码的传输系统等。

Description

数据处理装置和数据处理方法
技术领域
本技术涉及数据处理装置和数据处理方法，且更具体地，涉及例如可以改进数据误差的容限的数据处理装置和数据处理方法。
背景技术
LDPC（低密度奇偶校验）码具有高纠错性能，且现在开始广泛地用于包括诸如在欧洲实现的DVB（数字视频广播）-S.2之类的数字卫星广播的传输系统（例如，参见非专利文件1）。此外，正在考虑在下一代数字地面广播中LDPC码的使用。
最近的研究正在使得这样的结论更加清楚：具有更长的码长度的LDPC码具有更接近于香农极限的性能，像turbo码等。此外，LDPC码特征在于最短距离与其码长度成正比。考虑到此，LDPC码的特征具有这样的优点：码组差错率高，并且几乎不出现在turbo码等的解码特性中观察到的所谓最低误码率现象。
在下面，详细描述这种LDPC码。LDPC码是线性码，且不必是二进制码。然而，在该说明书中，LDPC码被描述为二进制码。
LDPC码的最显著特征是定义LDPC码的奇偶校验矩阵是稀疏的。这里，稀疏矩阵是具有非常小数目的矩阵元素“1”的矩阵（或者其中大多数元素是“0”的矩阵）。
图1示出LDPC码的奇偶校验矩阵H的示例。
在图1所示的奇偶校验矩阵H中，每一列中的权重（列权重）（元素“1”的数目）是“3”，且每一行中的权重（行权重）是“6”。
在通过使用LDPC码的编码（LDPC编码）中，例如基于奇偶校验矩阵H产生生成矩阵G，且生成矩阵G乘以二进制信息位G以生成码字（LDPC码）。
具体地说，执行LDPC编码的编码装置首先相对于奇偶校验矩阵H的转置矩阵HT计算满足公式GHT=0的生成矩阵G。这里，如果生成矩阵G是K×N矩阵，则编码装置将生成矩阵G乘以由K位组成的信息位的位串（矢量u），以生成由N位组成的码字c（=uG）。由编码装置生成的码字（LDPC码）经由预定信道在接收侧上接收。
可以通过使用消息传递算法执行LDPC码的解码，该消息传递算法是由Gallager作为概率解码提出的算法，且基于以变量节点（也称为消息节点）和校验节点形成的所谓Tanner图中的置信传播。在下文中，变量节点和校验节点适当地也被简称为节点。
图2示出解码LDPC码的过程。
应当注意，表示对数似然比（指示在接收侧上接收的LDPC码（一个码字）中的第i符号位的值是“0”的可能性）的实值（接收LLR）在适当时也被称为接收值u0i。此外，从校验节点输出的消息由uj表示，且从变量节点输出的消息由vi表示。
首先，在LDPC码的解码中，如图2所示，在步骤S11接收LDPC码。消息（校验节点消息）uj被初始化为“0”，且作为重复处理计数器的整数的变量k被初始化为“0”。操作然后移动到步骤S12。在步骤S12，基于通过接收LDPC码获得的接收值u0i，执行等式（1）中示出的计算（变量节点计算），以确定消息（变量节点消息）vi。另外，基于消息vi，执行等式（2）中示出的计算（校验节点计算）以确定消息uj。
[数学式1]
[数学式2]
在等式（1）和等式（2）中，dv和dc表示可以任意选择的参数，并分别表示奇偶校验矩阵H中垂直方向（列）上和水平方向（行）上元素“1”的数目。例如，在（3，6）码的情况下，dv是3且dc是6。
在等式（1）中示出的变量节点计算和等式（2）中示出的校验节点计算中，从将要输出信息的边（每条都连接变量节点和校验节点的线）输入的消息不经历计算。因此，计算的范围是1到dv-1或者1到dc-1。实际上，通过预先准备由用于两输入v1和v2的一个输出定义的等式（3）中示出的函数R（v1，v2）的表，并连续地（递归地）使用如等式（4）所示的表来执行等式（2）中示出的校验节点计算。
[数学式3]
x=2tanh-1{tanh(v1/2)tanh(v2/2)}=R(v1,v2) …（3）
[数学式4]
另外，在步骤S12，变量k仅递增“1”，且操作然后移动到步骤S13。在步骤S13，进行检查以确定变量k是否大于解码的预定重复次数C。如果在步骤S13中确定变量k不大于C，则操作返回到步骤S12，且重复如上相同的过程。
如果在步骤S13确定变量k大于C，则操作移动到步骤S14，且执行等式（5）中示出的计算以确定要最终输出的作为解码结果的消息vi。然后输出消息vi，且LDPC码解码操作结束。
[数学式5]
这里，与等式（1）中示出的变量节点计算不同，通过使用来自连接到变量节点的全部边的消息uj执行等式（5）中示出的计算。
图3示出（3，6）LDPC码的奇偶校验矩阵H的示例（码率1/2，码长度12）。
在图3所示的奇偶校验矩阵H中，如在如图1所示的情况中，列权重是3，且行权重是6。
图4示出图3所示的奇偶校验矩阵H的Tanner图。
在图4中，每一“+”表示校验节点，且每一“=”表示变量节点。校验节点和变量节点分别对应于奇偶校验矩阵H的行和列。校验节点和变量节点之间的连接线是边，且等效于奇偶校验矩阵的元素“1”。
具体地说，当奇偶校验矩阵中第j行和第i列的元素是1时，从顶部开始第i个变量节点（由“=”表示）和从顶部开始第j个校验节点（由“+”表示）由图4中的边连接。边指示对应于变量节点的符号位具有对应于校验节点的约束条件。
根据作为解码LDPC码的方法的和积算法，重复地执行变量节点计算和校验节点计算。
图5示出要在变量节点执行的变量节点计算。
在变量节点，可以使用来自连接到变量节点的其他边的消息u1和u2以及接收值u0i，通过等式（1）中示出的变量节点计算来确定与要计算的边对应的消息vi。与任意一个其他边对应的消息可以以与以上同样的方式确定。
图6示出要在校验节点执行的校验节点计算。
还可以使用由等式a×b=exp{ln（|a|）+ln（|b|）}×sign（a）×sign（b）表示的关系，由等式（6）表示等式（2）示出的校验节点计算。这里，当x≥0时sign（x）是1，且当x<0时，是-1。
[数学式6]
当x≥0时，满足等式其中函数定义为 因此，等式（6）可以变换为等式（7）。
[数学式7]
在校验节点，根据等式（7）执行等式（2）中示出的校验节点计算。
具体地说，在校验节点，可以使用来自连接到校验节点的其他边的消息v1、v2、v3、v4和v5，通过等式（7）中示出的校验节点计算确定与要计算的边对应的消息uj，如图6所示。与任意一个其他边对应的消息可以以与以上同样的方式确定。
应该注意，等式（7）中的函数可以由等式 表示，且当x>0时满足当以硬件实现函数和时，可以使用LUT（查询表），但是两个表是相同的LUT。
引文列表
非专利文件
非专利文件1：DVB-S.2：ETSI EN302307V1.1.2（2006-06）
发明内容
技术问题
LDPC码用于作为用于数字卫星广播的标准的DVB-S.2和作为用于数字地面广播的标准的DVB-T.2。LDPC码还计划用于作为用于下一代CATV（有线电视）数字广播的标准的DVB-C.2。
在符合诸如DVB-S.2之类的DVB标准的数字广播中，LDPC码被转化为诸如QPSK（四相相移键控）之类的正交调制（数字调制）的码元（码元化），且传输在信号点上映射的码元。
在LDPC码的码元化中，LDPC码的符号位每次互换（shuffle）两个或更多符号位，且互换的符号位用作码元位。
存在作为互换符号位以码元化LDPC码的方法提出的各种方法，且例如，在DVB-T.2中指定了它们中的一些。
同时，DVB-T.2是用于意在用于诸如房屋中放置的电视接收机之类的固定终端的数字广播的标准，且可能不适于意在用于便携式终端的数字广播。
具体地说，便携式终端需要具有比固定终端更小的电路尺寸，且需要被设计为耗费更少功率。因此，为减少在用于便携式终端的数字广播中在每一便携式终端中诸如LDPC码的解码之类的操作中需要的负载，每一LDPC码的解码的重复次数（解码的重复次数C）、每一LDPC码的码长度等可能限制到比在用于固定终端的数字广播的情况下更小的值。
在这种限制下，仍然需要维持某个水平的误差的容限。
考虑这种情况做出了本技术，且本技术使能诸如LDPC码之类的数据具有较高的误差的容限。
技术方案
本技术的第一方面的数据处理装置/方法包括：编码单元/步骤，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和8/15的码率的LDPC码；和互换单元/步骤，以与由256QAM定义的256个信号点之一对应的码元的码元位替换由编码单元/步骤编码的LDPC码的符号位。由编码单元/步骤编码的LDPC码包括信息位和奇偶校验位，且奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由校验矩阵初始值表来表示，且校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
互换单元/步骤以位y2替换位b0，以位y6替换位b1，以位y1替换位b2，以位y0替换位b3，以位y7替换位b4，以位y5替换位b5，以位y3替换位b6，且以位y4替换位b7，其中，在每一个具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的八个符号位被分配给一个码元，从八个符号位当中的最高位开始计数的第（#i+1）位可以表示为位b#i，且从一个码元的八个码元位当中的最高位开始计数的第（#i+1）位可以表示为位y#i。
在上述第一方面中，基于LDPC码的奇偶校验矩阵执行产生具有16200位的码长度和8/15的码率的LDPC码的LDPC编码，且以与由256QAM定义的256个信号点之一对应的码元的码元位替换LDPC码的符号位。LDPC码包括信息位和奇偶校验位，且奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由校验矩阵初始值表来表示，且校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
在每一个具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的八个符号位被分配给一个码元的情况下，从八个符号位当中的最高位开始计数的第（#i+1）位表示为位b#i，且从一个码元的八个码元位当中的最高位开始计数的第（#i+1）位表示为位y#i的情况下，以位y2替换位b0，以位y6替换位b1，以位y1替换位b2，以位y0替换位b3，以位y7替换位b4，以位y5替换位b5，以位y3替换位b6，且以位y4替换位b7。
本技术的第二方面的数据处理装置/方法包括：逆互换单元/步骤，以具有16200位的码长度和8/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和解码单元/步骤，在由逆互换单元/步骤互换LDPC码之后基于LDPC码的奇偶校验矩阵解码该LDPC码。逆互换单元/步骤以位b0替换位y2，以位b1替换位y6，以位b2替换位y1，以位b3替换位y0，以位b4替换位y7，以位b5替换位y5，以位b6替换位y3，且以位b7替换位y4，其中，在每一个具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的八个符号位被分配给一个码元，从八个符号位当中的最高位开始计数的第（#i+1）位可以表示为位b#i，且从一个码元的八个码元位当中的最高位开始计数的第（#i+1）位可以表示为位y#i。LDPC码包括信息位和奇偶校验位，且奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由校验矩阵初始值表来表示，且校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464。
在上述第二方面中，与由256QAM定义的256个信号点之一对应的码元的码元位替换为具有16200位的码长度和8/15的码率的LDPC码的符号位，且基于LDPC码的奇偶校验矩阵解码互换的LDPC码。逆互换单元/步骤以位b0替换位y2，以位b1替换位y6，以位b2替换位y1，以位b3替换位y0，以位b4替换位y7，以位b5替换位y5，以位b6替换位y3，且以位b7替换位y4，其中，在每一个具有16200/8位的存储容量的八个存储单元中存储并一位一位地从各个存储单元读取的八个符号位被分配给一个码元，从八个符号位当中的最高位开始计数的第（#i+1）位可以表示为位b#i，且从一个码元的八个码元位当中的最高位开始计数的第（#i+1）位可以表示为位y#i。LDPC码包括信息位和奇偶校验位，且奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分。信息矩阵部分由校验矩阵初始值表来表示，且校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464。
数据处理装置可以是独立的装置，或者可以是单个装置中的内部模块。
技术效果
根据本技术，可以增大误差的容限。
附图说明
图1是用于解释LDPC码的奇偶校验矩阵H的简图；
图2是用于解释解码LDPC码的过程的流程图；
图3是示出LDPC码的奇偶校验矩阵的示例的简图；
图4示出奇偶校验矩阵的Tanner图的简图；
图5是示出变量节点的简图；
图6是示出校验节点的简图；
图7是示出本技术应用到的传输系统的实施例的示例结构的简图；
图8是示出传输装置11的示例结构的框图；
图9是示出位交织器116的示例结构的框图；
图10是示出奇偶校验矩阵的简图；
图11是示出奇偶性矩阵的简图；
图12是用于解释DVB-S.2标准中规定的LDPC码的奇偶校验矩阵的简图。
图13是用于解释DVB-S.2标准中规定的LDPC码的奇偶校验矩阵的简图。
图14是示出16QAM的信号点布置的简图；
图15是示出64QAM的信号点布置的简图；
图16是示出64QAM的信号点布置的简图；
图17是示出64QAM的信号点布置的简图；
图18是用于解释去复用器25的操作的简图；
图19是用于解释去复用器25的操作的简图；
图20示出关于LDPC码的解码的Tanner图的简图；
图21是示出具有阶梯结构的奇偶性矩阵HT和与奇偶性矩阵HT对应的Tanner图的简图；
图22是示出与经历了奇偶性交织的LDPC码对应的奇偶校验矩阵H的奇偶性矩阵HT的简图；
图23是示出已变换奇偶校验矩阵的简图；
图24是用于解释列扭转交织器24的操作的简图；
图25是示出存储器31中列扭转交织的所需列数以及写入开始位置的地址的简图；
图26是示出存储器31中列扭转交织的所需列数以及写入开始位置的地址的简图；
图27是用于解释要在位交织器116和QAM编码器117执行的操作的流程图；
图28示出模拟中使用的信道的模型的简图；
图29是示出模拟中获得的误差率和颤动的多普勒频率fd之间的关系的简图；
图30是示出模拟中获得的误差率和颤动的多普勒频率fd之间的关系的简图；
图31是示出LDPC编码器115的示例结构的框图；
图32是用于解释LDPC编码器115的操作的流程图；
图33是示出对于1/4的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图34示出从奇偶校验矩阵初始值表确定奇偶校验矩阵H的方法的简图；
图35是示出对于1/5的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图36是示出对于4/15的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图37是示出对于1/3的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图38是示出对于2/5的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图39是示出对于4/9的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图40是示出对于7/15的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图41是示出对于8/15的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图42是示出对于3/5的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图43是示出对于2/3的码率和16200的码长度的校验矩阵初始值表的示例的简图；
图44是示出在其中列权重是3且行权重是6的度序列中全体的Tanner图的示例的简图；
图45示出多边类型的全体的Tanner图的示例的图。
图46是示出具有16200的码长度的LDPC码的奇偶校验矩阵的最小周期长度和性能阈值的简图；
图47是用于解释具有16200的码长度的LDPC码的奇偶校验矩阵的简图；
图48是用于解释具有16200的码长度的LDPC码的奇偶校验矩阵的简图；
图49是示出为测量具有16200的码长度的LDPC码的BER而执行的模拟的结果的简图；
图50是用于解释根据现有方法的互换操作的简图；
图51是用于解释根据现有方法的互换操作的简图；
图52是示出在由256QAM调制具有16200的码长度和4/15的码率的LDPC码且乘数b是1的情况下的符号位组和码元位组的简图；
图53是示出在由256QAM调制具有16200的码长度和4/15的码率的LDPC码且乘数b是1的情况下的分配规则的简图；
图54是示出由256QAM调制具有16200的码长度和4/15的码率的LDPC码且乘数b是1的情况下根据分配规则的符号位互换的简图；
图55是示出在由256QAM调制具有16200的码长度和7/15的码率的LDPC码且乘数b是1的情况下的符号位组和码元位组的简图；
图56是示出在由256QAM调制具有16200的码长度和7/15的码率的LDPC码且乘数b是1的情况下的分配规则的简图；
图57是示出由256QAM调制具有16200的码长度和7/15的码率的LDPC码且乘数b是1的情况下根据分配规则的符号位互换的简图；
图58是示出在由256QAM调制具有16200的码长度和8/15的码率的LDPC码且乘数b是1的情况下的符号位组和码元位组的简图；
图59是示出在由259QAM调制具有16200的码长度和8/15的码率的LDPC码且乘数b是1的情况下的分配规则的简图；
图60是示出由256QAM调制具有16200的码长度和8/15的码率的LDPC码且乘数b是1的情况下根据分配规则的符号位互换的简图；
图61是示出接收装置12的示例结构的框图；
图62是示出位去交织器165的示例结构的框图；
图63是用于解释要由QAM解码器164、位去交织器165和LDPC解码器166执行的操作的流程图；
图64是示出LDPC码的奇偶校验矩阵的示例的简图；
图65是示出通过关于奇偶校验矩阵执行行替换和列替换而获得的矩阵（已变换奇偶校验矩阵）的简图；
图66是示出划分为5×5单元的已变换奇偶校验矩阵的简图；
图67是示出集合地执行P个节点计算的解码装置的示例结构的框图；
图68是示出LDPC解码器166的示例结构的框图；
图69是用于解释位去交织器165的复用器54的操作的简图；
图70是用于解释列扭转去交织器55的操作的简图；
图71是示出位去交织器165的另一示例结构的框图；
图72示出接收装置12可以应用到的接收系统的第一示例结构的框图；
图73示出接收装置12可以应用到的接收系统的第二示例结构的框图；
图74示出接收装置12可以应用到的接收系统的第三示例结构的框图；
图75是示出本技术应用到的计算机的实施例的示例结构的框图。
具体实施方式
[本技术应用到的传输系统的示例结构]
图7示出本技术应用到的传输系统的实施例的示例结构（“系统”指的是装置的逻辑集合，且具有各自的结构的装置不必装在相同的外壳中）。
在图7中，传输系统包括传输装置11和接收装置12。
传输装置11执行导向固定终端和便携式终端的显示（show）的传输（广播）（传递）。具体地说，传输装置11例如将作为导向固定终端和便携式终端的显示的诸如图像数据、音频数据之类的传输目标数据编码为LDPC码，并例如经由地面波的信道13传输LDPC码。
接收装置12例如是便携式终端。接收装置12经由信道13接收从传输装置11传输的LDPC码，并在输出目标数据之前将LDPC码解码为目标数据。
这里，用于图7所示的传输系统的LDPC码公知为在AWGN（加性高斯白噪声）信道中具有极高性能。
然而，在地面波的信道13等中可能出现突发误差和擦除。例如，在OFDM（正交频分复用）系统中，有时根据在其中D/U（期望对不期望比率）是0dB（不期望的或者回波（除了主路径之外的路径）的功率等于期望的或者主路径的功率）的多路径环境中的回波的延迟而某个码元的功率为零（擦除）。
此外，当在颤动（其中延迟是零且在向其添加的多普勒频率处具有回波的信道）的情况下D/U是0dB时，在某个时间整个OFDM码元的功率由于多普勒频率而可能为零（擦除）。
另外，在接收装置12侧上，存在由于来自接收从传输装置11到接收装置12的信号的诸如天线之类的接收单元（未示出）的线的条件以及接收装置12的电源的不稳定性而发生突发误差的情况。
另一方面，在解码LDPC码时，在奇偶校验矩阵H的行中或者在与LDPC码的符号位对应的变量节点处，执行涉及LDPC码的符号位（的接收值u0i）的添加的等式（1）中示出的变量节点计算，如已经参考图5描述的。因此，如果在变量节点计算中使用的符号位中出现误差，则c得到的消息的精度变差。
在解码LDPC码时，通过使用在连接到校验节点的变量节点确定的消息在校验节点执行等式（7）中示出的校验节点计算。因此，如果在连接的变量节点（或者在与变量节点对应的LDPC码的符号位中）导致同步误差（包括擦除）的校验节点的数目变大，则解码性能恶化。
也就是说，当在连接到校验节点的两个或更多变量节点同时出现擦除时，校验节点将指示值是“0”的概率和值是“1”的概率彼此相等的消息返回到全部变量节点。在这种情况下，返回指示相等概率的消息的校验节点不对一个解码操作（变量节点计算和校验节点计算的一个集合）做出贡献。结果，需要增大解码操作的重复的数目，且解码性能恶化。另外，解码LDPC码的接收装置12的功耗增大。
考虑到此，图7所示的传输系统在维持AWGN信道中的高性能的同时改进突发误差和擦除的容限。
[传输装置11的示例结构]
图8是示出图7所示的传输装置11的示例结构的框图。
在传输装置11中，作为目标数据的一个或多个输入流提供到模式适配/复用器单元111。
模式适配/复用器单元111执行模式选择并复用提供到其的一个或多个输入流。得到的数据提供到微调电容器112。
微调电容器112关于从模式适配/复用器单元111提供的数据执行必要的补零（空位插入），并将得到的数据提供到BB加扰器113。
BB加扰器113关于从微调电容器112提供的数据执行能量扩散操作，并将得到的数据提供到BCH编码器114。
BCH编码器114关于从BB加扰器113提供的数据执行BCH编码，并将得到的数据作为要经历LDPC编码的LDPC目标数据提供到LDPC编码器115。
关于从BCH编码器114提供的LDPC目标数据，LDPC编码器115根据在与LDPC码的奇偶校验位对应的奇偶性矩阵中具有阶梯结构的奇偶校验矩阵执行LDPC编码，并输出具有LDPC目标数据的LDPC码作为信息位。
也就是说，LDPC编码器115执行LDPC编码以将LDPC目标数据编码为LDPC码，诸如在DVB-T.2标准中规定的LDPC码，并输出得到的LDPC码。
根据DVB-T.2标准，使用DVB-S.2标准中规定的LDPC码，除非码长度是16200位且码率是3/5。DVB-T.2标准中规定的LDPC码是IRA（无规律重复累积）码，且LDPC码的奇偶校验矩阵中的奇偶性矩阵具有阶梯结构。将在之后描述奇偶性矩阵和阶梯结构。例如，在“Irregular Repeat-Accumulate Codes”，H.Jin、A.Khandekar和R.J.McEliece，在Proceedings of2nd International Symposium on Turbo Codes and Related Topics，pp.1-8，2000年9月中公开了IRA码。
从LDPC编码器115输出的LDPC码提供到位交织器116。
位交织器116关于从LDPC编码器115提供的LDPC码执行之后描述的位交织，且将经历了位交织的LDPC码提供到QAM编码器117。
QAM编码器117通过将LDPC码的一个或多个位的每一符号位单元（每一码元单元）映射到表示正交调制的一个码元的信号点，来关于从位交织器116提供的LDPC码执行正交调制（多级调制）。
也就是说，QAM编码器117通过在I-Q平面（I-Q星座图）中将从位交织器116提供的LDPC码映射到由用于关于LDPC码执行的正交调制的调制方法确定的信号点来执行正交调制，该I-Q平面由指示与载波相同相位的I分量的I轴和指示垂直于载波的Q分量的Q轴指定。
这里，由QAM编码器117执行的用于正交调制的调制方法的示例包括在DVB-T标准中规定的调制方法，诸如QPSK（四相相移键控）、16QAM（正交幅值调制）、64QAM、256QAM、1024QAM和4096QAM。在QAM编码器117，例如根据传输装置11的操作者的操作预先设置哪个调制方法用于正交调制。QAM编码器117还可以执行其他正交调制，诸如4PAM（脉冲幅度调制）。
通过QAM编码器117的操作获得的数据（映射到信号点的码元）提供到时间交织器118。
时间交织器118关于从QAM编码器117提供的数据（码元）的每一码元单元执行时间交织（时间方向上的交织），并将得到的数据提供到MISO/MIMO编码器119。
MISO/MIMO编码器119关于从时间交织器118提供的数据（码元）执行时空编码，并将得到的数据提供到频率交织器120。
频率交织器120关于从MISO/MIMO编码器119提供的数据（码元）的每个码元单元执行频率交织（频率方向上的交织），并将得到的数据提供到帧构建器/资源分配单元131。
同时，诸如被称作L1的前同步码等的用于传输控制的控制数据（信令）提供到BCH编码器121。
类似BCH编码器114，BCH编码器121关于提供到其的控制数据执行BCH编码，并将得到的数据提供到LDPC编码器122。
类似LDPC编码器115，LDPC编码器122关于从BCH编码器121作为LDPC目标数据提供的数据执行LDPC编码，并将得到的LDPC码提供到QAM编码器123。
类似QAM编码器117，QAM编码器123通过将LDPC码的一个或多个位的每一符号位单元（每个码元单元）映射到表示正交调制的一个码元的信号点来关于从LDPC编码器122提供的LDPC码执行正交调制，并将得到的数据（码元）提供到频率交织器124。
类似频率交织器120，频率交织器124关于从QAM编码器123提供的数据（码元）的每个码元单元执行频率交织，并将得到的数据提供到帧建立器/资源分配单元131。
帧建立器/资源分配单元131将导频码元插入到从频率交织器120和124提供的数据（码元）中的每一相关位置，并创建由得到的数据（码元）当中预定数目的码元形成的帧。帧提供到OFDM生成单元132。
OFDM生成单元132基于从帧建立器/资源分配单元131提供的帧产生相应的OFDM信号，并通过信道13传输该OFDM信号（图7）。
图9示出图8所示的位交织器116的示例结构。
位交织器116是交织数据的数据处理装置，且由奇偶性交织器23、列扭转交织器24和去复用器（DEMUX）25形成。
奇偶性交织器23执行奇偶性交织以将从LDPC编码器115提供的LDPC码的奇偶校验位交织到另一奇偶校验位的位置，并将经历奇偶性交织的LDPC码提供到列扭转交织器24。
列扭转交织器24关于从奇偶性交织器23提供的LDPC码执行列扭转交织，并将经历列扭转交织的LDPC码提供到去复用器25。
也就是说，在图8所示的QAM编码器117，LDPC码的一个或多个位的符号位映射到表示正交调制的一个码元的信号点，然后传输LDPC码。
在列扭转交织器24，执行之后描述的列扭转交织作为重排操作以重排从奇偶性交织器23提供的LDPC码的符号位，以便与在LDPC编码器115中使用的奇偶校验矩阵的任意行中的“1”对应的LDPC码的符号位不包含在一个码元中。
去复用器25关于从列扭转交织器24提供的LDPC码执行互换操作，以将两个或更多符号位的位置互换为LDPC码中的码元。以该方式，获得具有增大的对于AWGN的容限的LDPC码。去复用器25然后将通过互换操作获得的LDPC码的两个或更多符号位作为码元提供到QAM编码器117（图8）。
图10示出在图8所示的LDPC编码器115在LDPC编码中使用的奇偶校验矩阵H。
奇偶校验矩阵H具有LDGM（低密度生成矩阵）结构，且可以由等式H=[HA|HT]表示（信息矩阵HA作为在左侧的元素，且奇偶性矩阵HT作为在右侧的元素的矩阵），其中信息矩阵HA对应于LDPC码的符号位的信息位，且奇偶性矩阵HT对应于LDPC码的符号位的奇偶校验位。
这里，一个LDPC码（一个码字）的符号位中，信息位的数目和奇偶校验位的数目被称为信息长度K和奇偶性长度M。此外，一个LDPC码中符号位的数目被称为码长度N（=K+M）。
具有某个码长度N的LDPC码的信息长度K和奇偶性长度M由其码率确定。奇偶校验矩阵H是具有M行和N列的矩阵。信息矩阵HA是M×K矩阵，且奇偶性矩阵HT是M×M矩阵。
图11示出DVB-T.2（和DVB-S.2）标准中规定的LDPC码的奇偶校验矩阵H的奇偶性矩阵HT。
DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的奇偶性矩阵HT具有以阶梯形方式布置元素“1”的阶梯结构，如图11所示。在奇偶性矩阵HT中，行权重在第一行是1，且在其余的每一行中是2。同时，列权重在最后一列中是1，且在其余的每一列中是2。
如上所述，可以通过使用奇偶校验矩阵H容易地生成具有奇偶校验矩阵H的LDPC码，该奇偶校验矩阵H在奇偶性矩阵HT中具有阶梯结构。
也就是说，LDPC码（一个码字）由行矢量c表示，且通过转置行矢量获得的列矢量由cT表示。在作为LDPC码的行矢量c中，信息位部分由行矢量A表示，且奇偶校验位部分由行矢量T表示。
在这种情况下，行矢量c可以由等式c=[A|T]表示（行矢量A作为在左侧的元素且行矢量T作为在右侧的元素的行矢量），其中行矢量A表示信息位，且行矢量T表示奇偶校验位。
奇偶校验矩阵H和作为LDPC码的行矢量c=[A|T]需要满足等式HcT=0，且如果奇偶校验矩阵H=[HA|HT]中的奇偶性矩阵HT具有图11所示的阶梯结构，则作为满足公式HcT=0的行矢量c=[A|T]的奇偶校验位的行矢量T可以通过从第一行中的元素开始，在等式HcT=0中的列矢量HcT中将每一行中的元素改变为“0”而顺序地确定（依次）。
图12是用于解释DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的简图。
在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的从第一行开始的KX个列中，列权重是X。在KX列之后的K3列中，列权重是3。在K3列之后的（M-1）列中，列权重是2。在最后一列中，列权重是1。
这里，KX+K3+（M-1）+1等于码长度N。
图13是示出列数KX、K3和M以及DVB-T.2标准中规定的LDPC码在每一码率r的列权重X的简图。
在DVB-T.2标准中，规定具有64800位和16200位的码长度N的LDPC码。
对于具有64800位的码长度N的LDPC码，规定11个码率（额定比率）1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10。对于具有16200位的码长度N的LDPC码，规定10个码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9。
这里，64800位的码长度N也称为64k位，且16200位的码长度N也称为16k位。
对于LDPC码，已知与奇偶校验矩阵H中具有较大列权重的列对应的符号位具有较低误差率。
在图12和图13中示出的DVB-T.2标准中规定的奇偶校验矩阵H中，更接近于顶部（左侧）的列趋向于具有更大的列权重。因此，在对应于奇偶校验矩阵H的LDPC码中，更接近于顶部的符号位趋向于具有强抗差错性（或者具有误差的容限），且更接近于末尾的符号位趋向于具有弱抗差错性。
图14示出在图8所示的QAM编码器117执行16QAM的情况下在I-Q平面中16个码元（所对应的信号点）的布置。
也就是说，图14的A示出DVB-T.2的16QAM的码元。
在16QAM中，一个码元表示四个位，且存在16（=24）个码元。布置该16个码元以使得关于I-Q平面的原点形成I方向和Q方向上4×4的正方形。
在位yi表示在由一个码元表示的位列中从最高位计数的第（i+1）位的情况下，由16QAM的一个码元表示的四个位可以从最高位依次由位y0、y1、y2和y3表示。当调制方法是16QAM时，将LDPC码的符号位的四个位转化（码元化）为四个位y0到y3的码元（码元值）。
在图14中，B示出由16QAM的码元表示的四个相应的位（在下文中也称为码元位）y0到y3中的位边界。
这里，码元位yi（在图14中i=0、1、2和3）中的位边界是对于其码元位yi是0的码元和对于其码元位yi是1的码元之间的边界。
如图14的B所示，I-Q平面的Q轴是由16QAM的码元表示的四个码元位y0到y3当中最高码元位y0中仅有的一个位边界，且I-Q平面的I轴是第二码元位y1（从最高位计数的第二高位）中仅有的一个位边界。
在第三码元位y2中，在4×4码元中从左侧开始第一和第二列之间的线以及第三和第四列之间的线用作位边界。
另外，在第四码元行y3中，4×4码元中从顶部起的第一和第二行之间的线以及在第三和第四行之间的线用作位边界。
在由码元表示的码元位yi当中，具有位置远离位边界的较大数目的码元的码元位趋向于具有较少误差（或者具有较低的误差概率），而具有位置接近位边界的较大数目的码元的码元位趋向于具有较多误差（具有较高的误差概率）。
在趋向于具有较少误差（或者具有强抗差错性）的位被称作“强位”，而趋向于具有较多误差（或者具有弱抗差错性）的位被称作“弱位”时，在16QAM的码元的四个码元位y0到y3当中，最高码元位y0和第二码元位y1是强位，而第三码元位y2和第四码元位y3是弱位。
图15到图17示出在图8所示的QAM编码器117执行64QAM的情况下I-Q平面中64个码元的（或者与64个码元对应的信号点）布置，或者DVB-T.2的16QAM的符号的布置。
在64QAM中，一个码元表示六个位，且存在64个（=26）个码元。布置该64个码元以便关于I-Q平面的原点形成I方向和Q方向上8×8的正方形。
64QAM的一个码元的码元位可以从最高位开始依次由位y0、y1、y2、y3、y4和y5表示。在调制方法是64QAM时，LDPC码的六个符号位被转化为六个码元位y0到y5的码元。
图15示出64QAM的码元的码元位y0到y5当中的最高码元位y0和第二码元位y1中各自的位边界。图16示出第三码元位y2和第四码元位y3中各自的位边界。图17示出第五码元位y4和第六码元位y5中各自的位边界。
如图15所示，在最高码元位y0和第二码元位y1的每一个中存在一个位边界。此外，如图16所示，在第三码元位y2和第四码元位y3中的每一个中存在两个位边界。如图17所示，在第五码元位y4和第六码元位y5的每一个中存在四个位边界。
因此，在64QAM的码元的码元位y0到y5中，最高码元位y0和第二码元位y1是强位，且第三码元位y2和第四码元位y3是次最强位。第五码元位y4和第六码元位y5是弱位。
如可以从图14和图15到图17看到的那样，在正交调制的码元的码元位中，较高位趋向于是强位，且较低位趋向于是弱位。
如上参考图12和图13所述，在从LDPC编码器115（图8）输出的LDPC码中，存在强抗差错性的符号位和弱抗差错性的符号位。
此外，如上参考图14到图17所述，在QAM编码器117执行的正交调制的码元的码元位当中，存在强位和弱位。
因此，当LDPC码中弱抗差错性的符号位分配给正交调制的码元的弱码元位时，整个误差的容限变低。
考虑到此，已经提出了通过主要将LDPC码中弱抗差错性的符号位分配到正交调制的码元的强位（码元位）来交织LDPC码的符号位的交织器。
图9所示的去复用器25可以执行交织器的这种操作。
图18是用于解释图9所示的去复用器25的操作的简图。
具体地说，图18的A示出去复用器25的示例功能结构。
去复用器25包括存储器31和互换单元32。
LDPC码从LDPC编码器115提供到存储器31。
存储器31具有在行（水平）方向上存储mb位和在列（垂直）方向上存储N/（mb）位的存储容量，在列方向上写入提供的LDPC码的符号位，在行方向上读出符号位，并提供符号位到互换单元32。
这里，如上所述，N（=信息长度K+奇偶性长度M）表示LDPC码的码长度。
此外，m表示形成一个码元的LDPC码的符号位的数目，且b表示作为要用于将m乘以一整数的乘数的预定正整数。如上所述，去复用器25将LDPC码的符号位转化（码元化）为码元，且乘数b表示要由执行单个码元化操作的去复用器25获得的码元的数目。
在图18中，A示出在调制方法是64QAM的情况下去复用器25的示例结构，因此形成一个码元的LDPC码的符号位的数目m是6。
此外，在图18的A中，乘数b是1，因此存储器31具有在列方向和行方向上N/（6×1）×（6×1）位的存储容量。
在存储器31中，在行方向上具有一位且在列方向上延伸的每一存储区以下将适当地被称为列。在图18的A中，存储器31形成有六（=6×1）列。
在去复用器25中，在从顶部向着底部的方向上（在列方向上）LDPC码的符号位到形成存储器31的列中的写入以从左至右的方向在列上执行。
在最右列中的最低位置完成符号位的写入之后，在行方向上一次六位（mb位）地从形成存储器31的全部列的第一行读出符号位，然后提供到互换单元32。
互换单元32执行互换操作以互换从存储器31提供的六个符号位的位置，并输出得到的六个位作为表示64QAM的一个码元的六个码元位y0、y1、y2、y3、y4和y5。
具体地说，从存储器31以行方向读取mb位（在该示例中六位）。其中，从存储器31读取的mb个符号位当中从最高位开始计数的第i位（i=0、1、...、mb-1）由位bi表示，从存储器31以行方向读取的六个符号位可以从最高位依次表示为位b0、b1、b2、b3、b4和b5。
在参考图12和图13描述的列权重关系中，位于位b0的方向上的符号位是强抗差错性的符号位，且位于位b5的方向上的符号位是弱抗差错性的符号位。
互换单元32可以执行互换操作以互换从存储器31读取的六个符号位b0到b5的位置，以便从存储器31读取的六个符号位b0到b5当中弱抗差错性的符号位分配给64QAM的一个码元的码元位y0到y5当中的强位。
制造商提出了各种方法作为用于互换从存储器31读取的六个符号位b0到b5，并将六个符号位分配给表示64QAM的一个码元的六个码元位y0到y5的互换方法。
在图18中，B示出第一互换方法，C示出第二互换方法，且D示出第三互换方法。
在图18的B到D中（和将在之后描述的图19），连接位bi和yj的每一条线意味着符号位bi分配给码元的码元位yj（或者替换码元位yj）。
作为图18的B中示出的第一互换方法，已经提出了三个互换方法之一的使用。作为图18的B中示出的第二互换方法，已经提出了两个互换方法之一的使用。
作为图18的D中示出的第三互换方法，顺序地选择和使用六个互换方法。
图19示出在调制方法是64QAM（如在图18所示的示例中要映射到一个码元的LDPC码中符号位的数目m是6）且乘数b是2的情况下去复用器25的示例结构，且还示出第四互换方法。
在乘数b是2的情况下，存储器31具有在列方向和行方向上N/（6×2）×（6×2）位的存储容量，且以12（=6×2）列形成。
在图19中，A示出LDPC码写入到存储器31中的顺序。
在去复用器25中，在从顶部向着底部的方向上（在列方向上）LDPC码的符号位到形成存储器31的列中的写入以从左至右的方向在列上执行，如上参考图18所述的。
在最右列中的最低位置完成符号位的写入之后，在行方向上一次12位（mb位）地从形成存储器31的全部列的第一行读出符号位，然后提供到互换单元32。
互换单元32执行互换操作以通过第四互换方法互换从存储器31提供的12个符号位的位置，并输出得到的12位，其是表示64QAM的两个码元（b个码元）的12个位，或者表示64QAM的一个码元的六个码元位y0、y1、y2、y3、y4和y5以及表示下一个码元的六个码元位y0、y1、y2、y3、y4和y5。
在图19中，B示出要由图19的A中示出的互换单元32使用以执行互换操作的第四互换方法。
在乘数b是2的情况下（如在乘数b是3或者更大的情况下），在互换操作中mb个符号位分配给b个连续码元的mb个码元位。如在图19中，在下面，为了便于说明，b个连续码元的mb个码元位当中从最高位计数的第（i+1）位表示为位（码元位）yi。
此外，哪个互换方法是适当的或者是否增大AWGN信道中的误差率取决于每一LDPC码的码率和码长度、调制方法等。
[奇偶性交织]
现在参考图20到图22，描述图9所示的奇偶性交织器23的奇偶性交织。
图20示出LDPC码的奇偶校验矩阵的Tanner图（的一部分）。
如图20所示，当连接到校验节点的两个或更多变量节点（对应于变量节点的符号位）同时具有诸如擦除之类的误差时，校验节点将指示值是“0”的概率和值是“1”的概率彼此相等的消息返回到连接到校验节点的全部变量节点。因此，当连接到同一校验节点的变量节点同时具有擦除等时，解码性能恶化。
同时，从图8所示的LDPC编码器115输出并在DVB-T.2标准中规定的LDPC码是IRA码，且奇偶校验矩阵H的奇偶性矩阵HT具有如图11所示的阶梯结构。
图21示出具有阶梯结构的奇偶性矩阵HT和与奇偶性矩阵HT对应的Tanner图。
具体地说，图21的A示出的具有阶梯结构的奇偶性矩阵HT，且图21的B示出与图21的A中示出的奇偶性矩阵HT对应的Tanner图。
在具有阶梯结构的奇偶性矩阵HT中，元素“1”在每一行（除了第一行之外）中彼此相邻。因此，在奇偶性矩阵HT的Tanner图中，与奇偶性矩阵HT中具有值“1”的两个相邻元素的列对应的两个相邻变量节点连接到同一校验节点。
当对应于两个相邻变量节点的奇偶校验位由于突发误差或者擦除等而同时具有误差时，连接到与具有误差的两个奇偶校验位对应的两个变量节点（通过使用奇偶校验位请求消息的变量节点）的校验节点将指示值是“0”的概率和值是“1”的概率彼此相等的消息返回到连接到校验节点的变量节点。结果，解码性能恶化。当突发长度（具有连续误差的奇偶校验位的数目）变大时，返回相等概率消息的校验节点的数目变大，且解码性能进一步恶化。
为了防止解码性能恶化，奇偶性交织器23（图9）执行奇偶性交织以在其他奇偶校验位的位置交织从LDPC编码器115提供的LDPC码的奇偶校验位。
图22示出与经历了由图9所示的奇偶性交织器23执行的奇偶性交织的LDPC码对应的奇偶校验矩阵H的奇偶性矩阵HT。
这里，与从LDPC编码器115输出并在DVB-T.2标准中规定的LDPC码对应的奇偶校验矩阵H的信息矩阵HA具有循环结构。
循环结构是其中列与作为另一列的循环移位的结果形成的列相同的结构。例如，循环结构也是P列的每一行中元素“1”的位置在列方向上循环移位与值q成正比的值的结构，该值q通过将P列的第一列除以奇偶性长度M而获得。在下文中，循环结构中的P列将被称为循环结构中的单位列数。
至于DVB-T.2标准中规定的LDPC码，如上参考图12和图13所述，存在具有64800位和16200位的码长度N的两个类型的LDPC码。对于两个类型的LDPC码中的每一个，循环结构中的单位列数P规定为360，其是奇偶性长度M的除了1和M之外的约数之一。
在每一码率使用不同的值q，奇偶性长度M具有由等式M=q×P=q×360表示的值。奇偶性长度M具有除了质数之外的值。因此，类似循环结构中的单位列数P，值q是除了1和M之外奇偶性长度M的另一约数，且通过将奇偶性长度M除以循环结构中的单位列数P而获得（作为奇偶性长度M的约数的P和q的乘积等于奇偶性长度M）。
在K表示信息长度，x表示不小于0且小于P的整数，而y表示不小于0且小于q的整数的情况下，如上所述，奇偶性交织器23执行奇偶性交织以将N位LDPC码的符号位当中的第（K+qx+y+1）符号位交织到第（K+Py+x+1）符号位的位置。
第（K+qx+y+1）符号位和第（K+Py+x+1）符号位都是第（K+1）符号位之后的符号位，因此是奇偶校验位。因此，通过奇偶性交织，LDPC码的奇偶校验位的位置移位。
通过这种奇偶性交织，连接到同一校验节点的变量节点（对应于变量节点的奇偶校验位）以等于循环结构中的单位列数P的距离彼此分开，或者在这种情况下分开360位。因此，当突发长度小于360位时，可以防止连接到同一校验节点的变量节点同时具有误差。结果，可以增大对于突发误差的容限。
经历了将第（K+qx+y+1）符号位交织到第（K+Py+x+1）符号位的位置的奇偶性交织的LDPC码与通过执行列替换以将初始奇偶校验矩阵H中的第（K+qx+y+1）列替换为第（K+Py+x+1）列而获得的奇偶校验矩阵的LDPC码相同（得到的奇偶校验矩阵将在下文中也被称为已变换奇偶校验矩阵）。
在已变换奇偶校验矩阵的奇偶性矩阵中，如图22中图示，出现具有P列（图22中360列）的周期的伪循环结构。
这里，伪循环结构指的是除了某些部分之外作为循环结构的结构。通过执行与关于DVB-T.2标准中规定的LDPC码的奇偶校验矩阵的奇偶性交织等效的列替换而获得的已变换奇偶校验矩阵在360行和360列的右角部分中在元素“1”的数目上仅缺少一个（且代替地，具有一个额外的元素“0”）（将在之后描述的移位矩阵）。在该方面，该结构不是（完美的）循环结构，而是所谓的伪循环结构。
图22所示的已变换奇偶校验矩阵是通过将初始奇偶校验矩阵H不仅经历等效于奇偶性交织的列替换，而且经历用于行替换（行替换）的操作以形成具有之后描述的基本矩阵的已变换奇偶校验矩阵而形成的矩阵。
[列扭转交织]
现在参考图23到图26，描述图9所示的列扭转交织器24的列扭转交织（作为重排操作）。
在图8所示的传输装置11中，作为一个码元传输LDPC码的一个或多个符号位。具体地说，在两个符号位形成一个码元的情况下，例如QPSK用作调制方法。在四个符号位形成一个码元的情况下，例如16QAM用作调制方法。
在传输两个或更多符号位作为一个码元的情况下，当在码元中出现擦除时，码元的全部符号位具有误差（擦除）。
因此，为了降低连接到同一校验节点的变量节点（对应于变量节点的符号位）同时具有擦除的概率并且因此改进解码性能，应该防止与一个码元的符号位对应的变量节点连接到同一校验节点。
同时，在作为要从LDPC编码器115输出并在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H中，如上所述，信息矩阵HA具有循环结构，且奇偶性矩阵HT具有阶梯结构。在作为经历了奇偶性交织的LDPC码的奇偶校验矩阵的已变换奇偶校验矩阵中，在奇偶性矩阵中也出现循环结构（确切地说，如上所述的伪循环结构），如上参考图22所述。
图23示出已变换奇偶校验矩阵。
具体地说，图23的A示出具有64800位的码长度N和3/4的码率（r）的LDPC码的奇偶校验矩阵H的已变换奇偶校验矩阵。
在图23的A中，已变换奇偶校验矩阵中具有值“1”的元素的位置由点（·）指示。
图23的B图示关于图23的A中示出的已变换奇偶校验矩阵的LDPC码或者经历了奇偶性交织的LDPC码要由去复用器25（图9）执行的操作。
在图23的B中，调制方法是16QAM，且经历了奇偶性交织的LDPC码的符号位被在列方向上写入形成去复用器25的存储器31的四个列中。
在列方向上写入形成存储器31的四个列的符号位在行方向上一次读出四个位，然后形成一个码元。
在这种情况下，形成一个码元的四个符号位B0、B1、B2和B3可能是与图23的A示出的已变换奇偶校验矩阵中任意一行中的元素“1”对应的符号位。在那种情况下，与符号位B0、B1、B2和B3对应的变量节点连接到同一校验节点。
因此，在一个码元的四个符号位B0、B1、B2和B3是与已变换奇偶校验矩阵中任意一行中的元素“1”对应的符号位的情况下，如果在码元中出现擦除，则不能从与符号位B0、B1、B2和B3对应的变量节点连接到的校验节点获得适当的消息。结果，解码性能恶化。
在除了3/4之外的码率的情况下，与连接到同一校验节点的变量节点对应的符号位也可以形成16QAM的一个码元。
考虑到此，列扭转交织器24执行列扭转交织以交织已经经历了奇偶性交织并从奇偶性交织器23提供的LDPC码的符号位，以便与已变换奇偶校验矩阵中任意一行中的元素“1”对应的符号位不包含在一个码元中。
图24是用于解释列扭转交织的简图。
具体地说，图24示出去复用器25的存储器31（图18和图19）。
如上参考图18所述，存储器31具有在列（垂直）方向上存储mb位并在行（水平）方向上存储N/（mb）位的存储容量，且用mb列形成。列扭转交织器24通过控制当在列方向上写入LDPC码的符号位时的写入开始位置并在行方向上读出符号位而在存储器31上执行列扭转交织。
也就是说，列扭转交织器24适当地改变其中在各个列中开始写入符号位的写入开始位置，以便形成要在行方向上读出的一个码元的符号位不是与已变换奇偶校验矩阵中任意一行中元素“1”对应的符号位（或者重排LDPC码的符号位以便与奇偶校验矩阵中任意一行中的元素“1”对应的符号位不包含在一个码元中）。
这里，图24示出在调制方法是16QAM且参考图18描述的乘数b是1的情况下存储器31的示例结构。因此，要成为一个码元的LDPC码的符号位的数目m是4，且存储器31用四（=mb）列形成。
在列扭转交织器24（代替图18所示的去复用器25）中，在从顶部向着底部的方向（在列方向）上LDPC码的符号位到形成存储器31的四个列中的写入在从左至右的方向上在列上执行。
当在最右列中完成符号位的写入时，列扭转交织器24从形成存储器31的全部列的第一行在行方向上一次读出四个位（mb位）的符号位，并输出符号位作为经历了列扭转交织的LDPC码到去复用器25的互换单元32（图18和图19所示）。
在每一列中顶部位置（最高位置）的地址是0，且列方向上各个位置的地址由以递增顺序的整数表示的情况下，列扭转交织器24在最左列中将写入开始位置设置在地址0的位置，在第二列（从左侧起）将写入开始位置设置在地址2的位置，在第三列中将写入开始位置设置在地址4的位置，并在第四列中将写入开始位置设置在地址7的位置。
在写入开始位置不位于地址0的位置的每一列中，在已经在最低位置执行了符号位写入之后，写入操作返回到顶部（在地址0的位置），然后写入继续直到到达紧接在写入开始位置之前的位置为止。此后，关于下一（右边的）列执行写入。
通过关于在DVB-T.2标准中规定的LDPC码执行以上描述的列扭转交织，可以防止与连接到同一校验节点的变量节点对应的符号位形成16QAM的一个码元（或者包含在同一码元中）。结果，可以改进具有擦除的信道中的解码性能。
图25结合各个调制方法示出存储器31中的列扭转交织所需的列数和用于DVB-T.2标准中规定的各个LDPC码的写入开始位置的地址，该LDPC码具有64800的码长度N并具有11个不同的码率。
在乘数b是1的情况下，例如，QPSK用作调制方法，因此如图25所示图，一个码元中的位数m是2，存储器31在行方向上具有两个列以存储2×1（=mb）位，并在列方向上存储64800/（2×1）位。
存储器31中两个列的第一列的写入开始位置是在地址0的位置，且第二列中的写入开始位置是在地址2的位置。
如果图18所示的第一到第三互换方法之一用作去复用器25（图9）的互换操作中的互换方法，则例如乘数b是1。
在乘数b是2的情况下，例如，QPSK用作调制方法，因此如图25所示，一个码元中的位数m是2，存储器31在行方向上具有四个列以存储2×2位，并在列方向上存储64800/（2×2）位。
存储器31中的四个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址2的位置，第三列中的写入开始位置是在地址4的位置，且在第四列中的写入开始位置是在地址7的位置。
如果图19所示的第四互换方法用作去复用器25（图9）的互换操作中的互换方法，则例如乘数b是2。
在乘数b是1的情况下，例如，16QAM用作调制方法，因此如图25所示，一个码元中的位数m是4，存储器31在行方向上具有四个列以存储4×1位，并在列方向上存储64800/（4×1）位。
存储器31中的四个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址2的位置，第三列中的写入开始位置是在地址4的位置，且在第四列中的写入开始位置是在地址7的位置。
在乘数b是2的情况下，例如，16QAM用作调制方法，因此如图25所示，一个码元中的位数m是4，存储器32在行方向上具有八个列以存储4×2位，并在列方向上存储64800/（4×2）位。
存储器31中八个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址4的位置，第五列中的写入开始位置是在地址4的位置，第六列中的写入开始位置是在地址5的位置，第七列中的写入开始位置是在地址7的位置，且第八列中的写入开始位置是在地址7的位置。
在乘数b是1的情况下，例如，64QAM用作调制方法，因此如图25所示，一个码元中的位数m是6，存储器31在行方向上具有六个列以存储6×1位，并在列方向上存储64800/（6×1）位。
存储器31中的六个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址2的位置，第三列中的写入开始位置是在地址5的位置，第四列中的写入开始位置是在地址9的位置，第五列中的写入开始位置是在地址10的位置，且第六列中的写入开始位置是在地址13的位置。
在乘数b是2的情况下，例如，64QAM用作调制方法，因此如图25所示，一个码元中的位数m是6，存储器32在行方向上具有12列以存储6×2位，并在列方向上存储64800/（6×2）位。
存储器31中12列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址3的位置，第六列中的写入开始位置是在地址4的位置，第七列中的写入开始位置是在地址4的位置，第八列中的写入开始位置是在地址5的位置，第九列中的写入开始位置是在地址5的位置，第十列中的写入开始位置是在地址7的位置，第11列中的写入开始位置是在地址8的位置，且第12列中的写入开始位置是在地址9的位置。
在乘数b是1的情况下，例如，256QAM用作调制方法，因此如图25所示，一个码元中的位数m是8，存储器31在行方向上具有八个列以存储8×1位，并在列方向上存储64800/（8×1）位。
存储器31中八个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址4的位置，第五列中的写入开始位置是在地址4的位置，第六列中的写入开始位置是在地址5的位置，第七列中的写入开始位置是在地址7的位置，且第八列中的写入开始位置是在地址7的位置。
在乘数b是2的情况下，例如，256QAM用作调制方法，因此如图25所示，一个码元中的位数m是8，存储器32在行方向上具有16列以存储8×2位，并在列方向上存储64800/（8×2）位。
存储器31中16列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址2的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址2的位置，第六列中的写入开始位置是在地址3的位置，第七列中的写入开始位置是在地址7的位置，第八列中的写入开始位置是在地址15的位置，第九列中的写入开始位置是在地址16的位置，第十列中的写入开始位置是在地址20的位置，第11列中的写入开始位置是在地址22的位置，第12列中的写入开始位置是在地址22的位置，第13列中的写入开始位置是在地址27的位置，第14列中的写入开始位置是在地址27的位置，第15列中的写入开始位置是在地址28的位置，第16列中的写入开始位置是在地址32的位置。
在乘数b是1的情况下，例如，1024QAM用作调制方法，因此如图25所示，一个码元中的位数m是10，存储器31在行方向上具有10列以存储10×1位，并在列方向上存储64800/（10×1）位。
存储器31中的10列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址3的位置，第三列中的写入开始位置是在地址6的位置，第四列中的写入开始位置是在地址8的位置，第五列中的写入开始位置是在地址11的位置，第六列中的写入开始位置是在地址13的位置，第七列中的写入开始位置是在地址15的位置，第八列中的写入开始位置是在地址17的位置，第九列中的写入开始位置是在地址18的位置，且第十列中的写入开始位置是在地址20的位置。
在乘数b是2的情况下，例如，1024QAM用作调制方法，因此如图25所示，一个码元中的位数m是20，存储器32在行方向上具有20列以存储10×2位，并在列方向上存储64800/（10×2）位。
存储器31中20列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址1的位置，第三列中的写入开始位置是在地址3的位置，第四列中的写入开始位置是在地址4的位置，第五列中的写入开始位置是在地址5的位置，第六列中的写入开始位置是在地址6的位置，第七列中的写入开始位置是在地址6的位置，第八列中的写入开始位置是在地址9的位置，第九列中的写入开始位置是在地址13的位置，第十列中的写入开始位置是在地址14的位置，第11列中的写入开始位置是在地址14的位置，第12列中的写入开始位置是在地址16的位置，第13列中的写入开始位置是在地址21的位置，第14列中的写入开始位置是在地址21的位置，第15列中的写入开始位置是在地址23的位置，第16列中的写入开始位置是在地址25的位置，第17列中的写入开始位置是在地址25的位置，第18列中的写入开始位置是在地址26的位置，第19列中的写入开始位置是在地址28的位置，且第20列中的写入开始位置是在地址30的位置。
在乘数b是1的情况下，例如，4096QAM用作调制方法，因此如图25所示，一个码元中的位数m是12，存储器31在行方向上具有12列以存储12×1位，并在列方向上存储64800/（12×1）位。
存储器31中12列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址3的位置，第六列中的写入开始位置是在地址4的位置，第七列中的写入开始位置是在地址4的位置，第八列中的写入开始位置是在地址5的位置，第九列中的写入开始位置是在地址5的位置，第十列中的写入开始位置是在地址7的位置，第11列中的写入开始位置是在地址8的位置，且第12列中的写入开始位置是在地址9的位置。
在乘数b是2的情况下，例如，4096QAM用作调制方法，因此如图25所示，一个码元中的位数m是24，存储器32在行方向上具有24列以存储12×2位，并在列方向上存储64800/（12×2）位。
存储器31中24列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址5的位置，第三列中的写入开始位置是在地址8的位置，第四列中的写入开始位置是在地址8的位置，第五列中的写入开始位置是在地址8的位置，第六列中的写入开始位置是在地址8的位置，第七列中的写入开始位置是在地址10的位置，第八列中的写入开始位置是在地址10的位置，第九列中的写入开始位置是在地址10的位置，第十列中的写入开始位置是在地址12的位置，第11列中的写入开始位置是在地址13的位置，第12列中的写入开始位置是在地址16的位置，第13列中的写入开始位置是在地址17的位置，第14列中的写入开始位置是在地址19的位置，第15列中的写入开始位置是在地址21的位置，第16列中的写入开始位置是在地址22的位置，第17列中的写入开始位置是在地址23的位置，第18列中的写入开始位置是在地址26的位置，第19列中的写入开始位置是在地址37的位置，第20列中的写入开始位置是在地址39的位置，第21列中的写入开始位置是在地址40的位置，第22列中的写入开始位置是在地址41的位置，第23列中的写入开始位置是在地址41的位置，且第24列中的写入开始位置是在地址41的位置。
图26结合各个调制方法示出存储器31中的列扭转交织所需的列数和用于DVB-T.2标准中规定的各个LDPC码的写入开始位置的地址，该LDPC码具有16200的码长度N并具有10个不同的码率。
在乘数b是1的情况下，例如，QPSK用作调制方法，因此如图26所示，一个码元中的位数m是2，存储器31在行方向上具有两个列以存储2×1位，并在列方向上存储16200/（2×1）位。
存储器31中两个列的第一列中的写入开始位置是在地址0的位置，且第二列中的写入开始位置是在地址0的位置。
在乘数b是2的情况下，例如，QPSK用作调制方法，因此如图26所示，一个码元中的位数m是2，存储器31在行方向上具有四个列以存储2×2位，并在列方向上存储16200/（2×2）位。
存储器31中的四个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址2的位置，第三列中的写入开始位置是在地址3的位置，且在第四列中的写入开始位置是在地址3的位置。
在乘数b是1的情况下，例如，16QAM用作调制方法，因此如图26所示，一个码元中的位数m是4，存储器31在行方向上具有四个列以存储4×1位，并在列方向上存储16200/（4×1）位。
存储器31中的四个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址2的位置，第三列中的写入开始位置是在地址3的位置，且在第四列中的写入开始位置是在地址3的位置。
在乘数b是2的情况下，例如，16QAM用作调制方法，因此如图26所示，一个码元中的位数m是4，存储器32在行方向上具有八个列以存储4×2位，并在列方向上存储16200/（4×2）位。
存储器31中八个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址0的位置，第四列中的写入开始位置是在地址1的位置，第五列中的写入开始位置是在地址7的位置，第六列中的写入开始位置是在地址20的位置，第七列中的写入开始位置是在地址20的位置，且第八列中的写入开始位置是在地址21的位置。
在乘数b是1的情况下，例如，64QAM用作调制方法，因此如图26所示，一个码元中的位数m是6，存储器31在行方向上具有六个列以存储6×1位，并在列方向上存储16200/（6×1）位。
存储器31中的六个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址3的位置，第五列中的写入开始位置是在地址7的位置，且第六列中的写入开始位置是在地址7的位置。
在乘数b是2的情况下，例如，64QAM用作调制方法，因此如图26所示，一个码元中的位数m是6，存储器32在行方向上具有12列以存储6×2位，并在列方向上存储16200/（6×2）位。
存储器31中12列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址0的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址2的位置，第六列中的写入开始位置是在地址2的位置，第七列中的写入开始位置是在地址3的位置，第八列中的写入开始位置是在地址3的位置，第九列中的写入开始位置是在地址3的位置，第十列中的写入开始位置是在地址6的位置，第11列中的写入开始位置是在地址7的位置，且第12列中的写入开始位置是在地址7的位置。
在乘数b是1的情况下，例如，256QAM用作调制方法，因此如图26所示，一个码元中的位数m是8，存储器31在行方向上具有八个列以存储8×1位，并在列方向上存储16200/（8×1）位。
存储器31中八个列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址0的位置，第四列中的写入开始位置是在地址1的位置，第五列中的写入开始位置是在地址7的位置，第六列中的写入开始位置是在地址20的位置，第七列中的写入开始位置是在地址20的位置，且第八列中的写入开始位置是在地址21的位置。
在乘数b是1的情况下，例如，1024QAM用作调制方法，因此如图26所示，一个码元中的位数m是10，存储器31在行方向上具有10列以存储10×1位，并在列方向上存储16200/（10×1）位。
存储器3中的10列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址1的位置，第三列中的写入开始位置是在地址2的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址3的位置，第六列中的写入开始位置是在地址3的位置，第七列中的写入开始位置是在地址4的位置，第八列中的写入开始位置是在地址4的位置，第九列中的写入开始位置是在地址5的位置，且第十列中的写入开始位置是在地址7的位置。
在乘数b是2的情况下，例如，1024QAM用作调制方法，因此如图26所示，一个码元中的位数m是20，存储器32在行方向上具有20列以存储10×2位，并在列方向上存储16200/（10×2）位。
存储器31中20列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址0的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址2的位置，第六列中的写入开始位置是在地址2的位置，第七列中的写入开始位置是在地址2的位置，第八列中的写入开始位置是在地址2的位置，第九列中的写入开始位置是在地址5的位置，第十列中的写入开始位置是在地址5的位置，第11列中的写入开始位置是在地址5的位置，第12列中的写入开始位置是在地址5的位置，第13列中的写入开始位置是在地址5的位置，第14列中的写入开始位置是在地址7的位置，第15列中的写入开始位置是在地址7的位置，第16列中的写入开始位置是在地址7的位置，第17列中的写入开始位置是在地址7的位置，第18列中的写入开始位置是在地址8的位置，第19列中的写入开始位置是在地址8的位置，且第20列中的写入开始位置是在地址10的位置。
在乘数b是1的情况下，例如，4096QAM用作调制方法，因此如图26所示，一个码元中的位数m是12，存储器31在行方向上具有12列以存储12×1位，并在列方向上存储16200/（12×1）位。
存储器31中12列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址0的位置，第四列中的写入开始位置是在地址2的位置，第五列中的写入开始位置是在地址2的位置，第六列中的写入开始位置是在地址2的位置，第七列中的写入开始位置是在地址3的位置，第八列中的写入开始位置是在地址3的位置，第九列中的写入开始位置是在地址3的位置，第十列中的写入开始位置是在地址6的位置，第11列中的写入开始位置是在地址7的位置，且第12列中的写入开始位置是在地址7的位置。
在乘数b是2的情况下，例如，4096QAM用作调制方法，因此如图26所示，一个码元中的位数m是12，存储器31在行方向上具有24列以存储12×2位，并在列方向上存储16200/（12×2）位。
存储器31中24列的第一列中的写入开始位置是在地址0的位置，第二列中的写入开始位置是在地址0的位置，第三列中的写入开始位置是在地址0的位置，第四列中的写入开始位置是在地址0的位置，第五列中的写入开始位置是在地址0的位置，第六列中的写入开始位置是在地址0的位置，第七列中的写入开始位置是在地址0的位置，第八列中的写入开始位置是在地址1的位置，第九列中的写入开始位置是在地址1的位置，第十列中的写入开始位置是在地址1的位置，第11列中的写入开始位置是在地址2的位置，第12列中的写入开始位置是在地址2的位置，第13列中的写入开始位置是在地址2的位置，第14列中的写入开始位置是在地址3的位置，第15列中的写入开始位置是在地址7的位置，第16列中的写入开始位置是在地址9的位置，第17列中的写入开始位置是在地址9的位置，第18列中的写入开始位置是在地址9的位置，第19列中的写入开始位置是在地址10的位置，第20列中的写入开始位置是在地址10的位置，第21列中的写入开始位置是在地址10的位置，第22列中的写入开始位置是在地址10的位置，第23列中的写入开始位置是在地址10的位置，且第24列中的写入开始位置是在地址11的位置。
图27是用于解释要在图8所示的LDPC编码器115、位交织器116和QAM编码器117执行的操作的流程图。
LDPC编码器115等待从BCH编码器114提供LDPC目标数据。在步骤S101，LDPC编码器115将LDPC目标数据编码为LDPC码并提供LDPC码到位交织器116。操作然后移动到步骤S102。
在步骤S102中，位交织器116关于从LDPC编码器115提供的LDPC码执行位交织，且将通过对经历了位交织的LDPC码进行码元化而获得的码元提供到QAM编码器117。操作然后移动到步骤S103。
具体地说，在步骤S102，位交织器116（图9）中的奇偶性交织器23关于从LDPC编码器115提供的LDPC码执行奇偶性交织，并将经历了奇偶性交织的LDPC码提供到列扭转交织器24。
列扭转交织器24关于从奇偶性交织器23提供的LDPC码执行列扭转交织，并将LDPC码提供到去复用器25。
去复用器25执行互换操作以互换经历了列扭转交织器24的列扭转交织的LDPC码的符号位，且将互换的符号位转化为码元的码元位（或者转化为表示码元的位）。
这里，去复用器25的互换操作可以根据图18和图19示出的第一到第四互换方法之一执行，或者可以根据分配规则执行。分配规则是用于将LDPC码的符号位分配给表示码元的码元位的规则，且将在之后详细地描述。
通过去复用器25的互换操作获得的码元从去复用器25提供到QAM编码器117。
在步骤S103中，QAM编码器117通过将从去复用器25提供的码元映射到由用于在QAM编码器117处执行的正交调制的调制方法定义的信号点来执行正交调制，并将得到的数据提供到时间交织器118。
如上所述，通过执行奇偶性交织和列扭转交织，在LDPC码的符号位作为一个码元传输的情况下可以增大对于擦除和突发误差的容限。
在图9中，为了便于说明，作为用于执行奇偶性交织的模块的奇偶性交织器23和作为用于执行列扭转交织的模块的列扭转交织器24彼此分开地形成。然而，奇偶性交织器23和列扭转交织器24可以集成地形成。
具体地说，奇偶性交织和列扭转交织两者可以通过写入符号位到存储器中和读取符号位到存储器之外来执行，且可以由将写入符号位的地址（写入地址）转换为读取符号位的地址（读取地址）的矩阵表示。
因此，如果通过将表示奇偶性交织的矩阵乘以表示列扭转交织的矩阵来生成矩阵，则可以通过利用该矩阵转换符号位而获得关于经历了奇偶性交织的LDPC码执行的列扭转交织的结果。
此外，去复用器25可以与奇偶性交织器23和列扭转交织器24集成地形成。
具体地说，要在去复用器25执行的互换操作也可以由将在存储LDPC码的存储器31中的写入地址转换为读取地址的矩阵表示。
因此，如果通过将表示奇偶性交织的矩阵乘以表示列扭转交织的矩阵和表示互换操作的矩阵而生成矩阵，则可以通过利用该矩阵集合地执行奇偶性交织、列扭转交织和互换操作。
应当注意可以执行奇偶性交织或者列扭转交织，或者可以既不执行奇偶性交织也不执行列扭转交织。
现在参考图28到图30，描述关于图8所示的传输装置11执行以测量误差率（误码率）的模拟。
通过使用具有包含0dB的D/U的颤动的信道来执行模拟。
图28示出模拟中使用的信道的模型。
具体地说，图28的A示出模拟中使用的颤动的模型。
图28的B示出具有示出为图28的A中的模型的颤动的信道的模型。
在图28的B中，H表示图28的A示出的颤动的模型。此外，在图28的B中，N表示ICI（载波间干扰），且在模拟中，功率的期望值E[N2]由AWGN近似。
图29和图30示出模拟中获得的误差率和颤动的多普勒频率fd之间的关系。
图29示出在调制方法是16QAM、码率（r）是（3/4）且互换方法是第一互换方法的情况下误差率和多普勒频率fd之间的关系。图30示出在调制方法是16QAM、码率（r）是（3/4）且互换方法是第一互换方法的情况下误差率和多普勒频率fd之间的关系。
另外，在图29和图30中，每一粗线指示在奇偶性交织、列扭转交织和互换操作全部执行的情况下误差率和多普勒频率fd之间的关系。每一细线指示在奇偶性交织、列扭转交织和互换操作当中仅执行互换操作的情况下误差率和多普勒频率fd之间的关系。
如可以从图29和图30的任何一个中看到的那样，在奇偶性交织、列扭转交织和互换操作全部执行的情况下获得了比仅执行互换操作的情况下改进的误差率（较低的误差率）。
[LDPC编码器115的示例结构]
图31是示出图8所示的LDPC编码器115的示例结构的框图。
应当注意，图8所示的LDPC编码器122具有相同结构。
如上参考图12和图13所述，在DVB-T.2标准中，规定具有64800位和16200位的两个码长度N的LDPC码。
对于具有64800位的码长度N的LDPC码，规定11个码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10。对于具有16200位的码长度N的LDPC码，规定10个码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9（图12和图13）。
LDPC编码器115可以根据对于每一码长度N和每一码率准备的奇偶校验矩阵H，在各个码率以具有64800位和16200位的码长度N的LDPC码执行编码（纠错编码）。
LDPC编码器115包括编码操作单元601和存储单元602。
编码操作单元601包括码率设置单元611、初始值表读取单元612、校验矩阵生成单元613、信息位读取单元614、编码奇偶性计算单元615和控制单元616。编码操作单元601关于提供到LDPC编码器115的LDPC目标数据执行LDPC编码，并提供得到的LDPC码到位交织器116（图8）。
具体地说，码率设置单元611例如根据操作者的操作设置LDPC码的码长度N和码率。
初始值表读取单元612从存储单元602读取与由码率设置单元611设置的码长度N和码率对应的将在之后描述的校验矩阵初始值表。
基于由初始值表读取单元612读取的校验矩阵初始值表，校验矩阵生成单元613通过以360-列为周期（根据循环结构中的单位列数P）在列方向上根据与由码率设置单元611设置的码长度N和码率对应的信息长度K（=码长度N-奇偶性长度M）布置信息矩阵HA的元素“1”来生成奇偶校验矩阵H。奇偶校验矩阵H然后存储到存储单元602中。
信息位读取单元614从提供到LDPC编码器115的LDPC目标数据读取（提取）等于信息长度K的信息位。
编码奇偶性计算单元615从存储单元602读取由校验矩阵生成单元613生成的奇偶校验矩阵H，并使用奇偶校验矩阵H根据预定等式计算由信息位读取单元614读取的信息位的奇偶校验位，以产生码字（LDPC码）。
控制单元616控制形成编码操作单元601的各个模块。
存储单元602例如对于64800位和16200位各自的码长度N存储与图12和图13示出的码率等对应的校验矩阵初始值表等。存储单元602还临时存储编码操作单元601的操作中需要的数据。
图32是用于解释图31所示的LDPC编码器115的操作的流程图。
在步骤S201中，码率设置单元611确定（设置）LDPC编码中使用的码长度N和码率r。
在步骤S202中，初始值表读取单元612从存储单元602读取与由码率设置单元611确定的码长度N和码率r对应的预定校验矩阵初始值表。
在步骤S203中，使用初始值表读取单元612已经从存储单元602读取的校验矩阵初始值表，校验矩阵生成单元613确定（生成）具有由码率设置单元611确定的码长度N和码率r的LDPC码的奇偶校验矩阵H，并提供和存储奇偶校验矩阵H到存储单元602中。
在步骤S204中，信息位读取单元614从提供到LDPC编码器115的LDPC目标数据中读取等于与由码率设置单元611确定的码长度N和码率r对应的信息长度K（=N×r）的信息位，并从存储单元602中读取由校验矩阵生成单元613确定的奇偶校验矩阵H。信息位和奇偶校验矩阵H提供到编码奇偶性计算单元615。
在步骤S205中，编码奇偶性计算单元615顺序地计算满足等式（8）的码字c的奇偶校验位。
HcT=0 …（8）
在等式（8）中，c表示作为码字（LDPC码）的行矢量，且cT表示行矢量c的转置。
在作为LDPC码（一个码字）的行矢量c的信息位部分由行矢量A表示且奇偶校验位部分由行矢量T表示的情况下，如上所述，使用行矢量A作为信息位和使用行矢量T作为奇偶校验位，行矢量c可以由公式c=[A|T]表示。
奇偶校验矩阵H和作为LDPC码的行矢量c=[A|T]需要满足等式HcT=0，且如果奇偶校验矩阵H=[HA|HT]中的奇偶性矩阵HT具有图11所示的阶梯结构，则作为满足公式HcT=0的行矢量c=[A|T]的奇偶校验位的行矢量T可以通过从第一行中的元素开始，在等式HcT=0中的列矢量HcT中将每一行中的元素改变为“0”而顺序地确定（依次）。
在确定用于信息位A的奇偶校验位T之后，作为信息位A的LDPC编码的结果，编码奇偶性计算单元615输出以信息位A和奇偶校验位T表示的码字c=[A|T]。
此后，在步骤S206中，控制单元616确定LDPC编码是否结束。例如，如果在步骤S206确定LDPC编码未结束，或者如果存在要经历LDPC编码的更多LDPC目标数据，则操作返回到步骤S201（或者S204），且重复步骤S201（或者S204）到S206的过程。
例如，如果在步骤S206确定要结束LDPC编码，或者如果不再有要经历LDPC编码的LDPC目标数据，则LDPC编码器115结束操作。
如上所述，准备与各个码长度N和各个码率r对应的校验矩阵初始值表，且LDPC编码器115使用从与预定的码长度N和预定的码率r对应的校验矩阵初始值表生成的奇偶校验矩阵H，对于预定的码长度N和预定的码率r执行LDPC编码。
[校验矩阵初始值表的示例]
校验矩阵初始值表是以360列的间隔（对应于循环结构中的单位列数P）示出与对应于LDPC码（由奇偶校验矩阵H定义的LDPC码）的码长度N和码率r的奇偶校验矩阵H的信息长度K对应的信息矩阵HA（图10）的元素“1”的位置的表，且对于已经各个码长度N和各个码率r的每一奇偶校验矩阵H预先准备。
图33是示出校验矩阵初始值表的示例的简图。
具体地说，图33示出如DVB-T.2标准中规定的具有16200位的码长度N和1/4的码率（根据DVB-T.2表示的码率）r的奇偶校验矩阵H的校验矩阵初始值表。
使用该校验矩阵初始值表，校验矩阵生成单元613（图31）以下面的方式确定奇偶校验矩阵H。
图34具体地示出从校验矩阵初始值表确定奇偶校验矩阵H的方法。
图34所示的校验矩阵初始值表是用于如DVB-T.2标准中规定的具有16200位的码长度N和2/3的码率r的奇偶校验矩阵H的校验矩阵初始值表。
如上所述，校验矩阵初始值表是以360列的间隔（对应于循环结构的单位列数P）示出根据与LDPC码的码长度N和码率r对应的信息长度K的信息矩阵HA（图10）的元素“1”的位置的表。在表的第i行中，奇偶校验矩阵H中第（1+360×（i-1））列中元素“1”的行编号（其中“0”是奇偶校验矩阵H中第一行的行编号）由分配给第（1+360×（i-1））列的列权重的数目列出。
因为与奇偶校验矩阵H的奇偶性长度M对应奇偶性矩阵HT（图10）确定为如图21所示，所以根据校验矩阵初始值表确定与奇偶校验矩阵H的信息长度K对应的信息矩阵HA（图10）。
校验矩阵初始值表中行的数目（k+1）随着信息长度K而变化。
在信息长度K和校验矩阵初始值表中的行数（k+1）之间建立由等式（9）表示的关系。
K=（k+1）×360 …（9）
这里，等式（9）中的360是参考图22描述的循环结构中的单位列数P。
在图34所示的校验矩阵初始值表中，在第一到第三行的每一个中列出了13个数值，且在第四到第（k+1）（图34中的第30）行的每一个中列出了三个数值。
因此，根据图34所示的校验矩阵初始值表确定的奇偶校验矩阵H中的列权重在第一到第（1+360×（3-1）-1）列的每一个中是13，且在第（1+360×（3-1）-1）列到第K列的每一个中是3。
图34所示的校验矩阵初始值表的第一行中示出0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620和2622，其指示在奇偶校验矩阵H的第一列中，在具有行编号0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620和2622的行中元素是“1”（而其他元素是“0”）。
而且，图34所示的校验矩阵初始值表中的第二行示出1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358和3108，这指示在奇偶校验矩阵H的第361（=（1+360×（2-1））列中，在具有行编号1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358和3108的行中元素是“1”。
如上所述，校验矩阵初始值表以360列的间隔示出奇偶校验矩阵H的信息矩阵HA的元素“1”的位置。
在奇偶校验矩阵H中除了第（1+360×（i-1））列之外的每一列中，或者在第（2+360×（i-1））到第（360×i）列的每一个中，根据奇偶性长度M在向下方向（在列方向上向下）循环移位由校验矩阵初始值表确定的第（1+360×（i-1））列中的元素“1”。
具体地说，通过在向下方向上将第（1+360×（i-1））列移位M/360（=q）来形成第（2+360×（i-1））列，且在向下方向上将第（1+360×（i-1））列移位2×M/360（=2×q）（或者通过在向下方向上将第（2+360×（i-1））列）循环移位M/360（=q）来形成下一第（3+360×（i-1））列。
在校验矩阵初始值表中第i行（从顶部开始第i行）和第j列（从左侧开始第j列）中的数值由hi，j表示，且奇偶校验矩阵H中第w列中第j元素“1”的行数由Hw-j表示时，不是奇偶校验矩阵H中第（1+360×（i-1））列的第w列中元素“1”的行数Hw-j可以通过公式（10）确定。
Hw-j=mod{hi，j+mod（（w-1），P）×q，M） …（10）
这里，mod（x，y）指示当x除以y时获得的余数。
P表示以上描述的循环结构中的单位列数，且例如，如上所述根据DVB-T.2标准P是360，另外，q表示通过将奇偶性长度M除以循环结构中的单位列数P（=360）而获得的值M/360。
根据校验矩阵初始值表，校验矩阵生成单元613（图31）标识奇偶校验矩阵H中第（1+360×（i-1））列中元素“1”的行数。
另外，校验矩阵生成单元613（图31）还根据等式（10）确定奇偶校验矩阵H中不是第（1+360×（i-1））列的第w列中元素“1”的行数Hw-j，并生成其中具有以以上描述的方式确定的行编号的行中的元素是“1”的奇偶校验矩阵H。
[适于便携式终端的LDPC码]
例如，可以以对符合作为用于意在用于固定终端的数字广播的标准的DVB-T.2的传输装置和接收装置的配置做出尽可能少的改变而进行的用于便携式终端的数字广播就成本而言是有益的。
这里，DVB-T.2规定具有64k位和16k位的两个码长度N的LDPC码。
如果DVB-T.2中规定的LDPC码用于意在用于便携式终端的数字广播，则在DVB-T.2规定的两个码长度之间具有16k位的较短码长度的LDPC码的使用更适于意在用于便携式终端的数字广播，因为具有较短码长度的LDPC码与具有较长码长度的LDPC码相比，可以减少需要的存储器和在LDPC码的解码时的延迟。
然而，在便携式终端中，例如，存在为减少诸如LDPC码的解码之类的操作中需要的负荷，而将LDPC码解码的重复次数（解码重复次数C）限制在比固定终端的情况下更少的数目的情况。在意在用于便携式终端的数字广播中，DVB-T.2中规定的16k位LDPC码可能不具有足够高的对于误差的容限。
考虑到此，传输装置11（图7）可以通过使用比DVB-T.2中规定的16k位LDPC码具有更高误差容限的新颖的16k位LDPC码作为适于用于便携式终端的数字广播的LDPC码（在下文中也称为用于便携式终端的LDPC码），来执行用于便携式终端的数字广播。
对于用于便携式终端的LDPC码，为维持与DVB-T.2一样的高兼容性，如DVB-T.2中规定的LDPC码中那样，每一奇偶校验矩阵H中的奇偶性矩阵HT具有阶梯结构（图11）。
另外，对于用于便携式终端的LDPC码，如在DVB-T.2中规定的LDPC码中那样，每一奇偶校验矩阵H中的信息矩阵HA具有循环结构，且循环结构中的单位列数P是360。
图35到图43是示出如上所述用于具有16k位的码长度N（用于便携式终端）的LDPC码的校验矩阵初始值表的示例的简图。
具体地说，图35示出具有16k位的码长度N和1/5的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图36示出用于具有16k位的码长度N和4/15的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图37示出用于具有16k位的码长度N和1/3的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图38示出用于具有16k位的码长度N和2/5的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图39示出用于具有16k位的码长度N和4/9的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图40示出用于具有16k位的码长度N和7/15的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图41示出用于具有16k位的码长度N和8/15的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图42示出用于具有16k位的码长度N和3/5的码率r的奇偶校验矩阵H的校验矩阵初始值表。
图43示出用于具有16k位的码长度N和2/3的码率r的奇偶校验矩阵H的校验矩阵初始值表。
在意在用于便携式终端的数字广播中，LDPC编码器115（图8和图31）使用从图35到图43示出的校验矩阵初始值表中的相应的一个确定的奇偶校验矩阵H，关于具有16k位的码长度N和1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3的九个码率r之一的LDPC码执行编码。
通过使用根据图35到图43示出的校验矩阵初始值表确定的奇偶校验矩阵H获得的LDPC码是高性能的LDPC码。
这里，高性能的LDPC码是从适当的奇偶校验矩阵H获得的LDPC码。
适当的奇偶校验矩阵H是满足预定条件的奇偶校验矩阵，在该预定条件下，从奇偶校验矩阵H获得的LDPC码当以低Es/N0（每一码元信号功率对噪声功率的比率）或者Eb/No（每一位信号功率对噪声功率的比率）传输时具有较低BER（误码率）。
例如，可以通过执行模拟以测量当从满足预定条件的各种奇偶校验矩阵获得的LDPC码以低Es/No传输时的BER来确定适当的奇偶校验矩阵H。
例如，适当的奇偶校验矩阵H要满足的预定条件应该满足：由被称为“密度演化”的代码性能分析方法进行的分析的结果是良好，且没有被称为“周期4”的元素“1”环。
已知如果在信息矩阵HA中元素“1”的密度高（如在“周期4”中）则LDPC码解码性能恶化。因此，适当的奇偶校验矩阵H应该满足的预定条件之一是不应该有“周期4”。
可以适当地确定适当的奇偶校验矩阵H要满足的预定条件从而改进LDPC码解码性能并促进（简化）LDPC码解码操作。
图44和图45是用于解释可以实现作为要由适当的奇偶校验矩阵H满足的预定条件的分析结果的密度演化的简图。
密度演化是用于计算具有∞的码长度N的整个LDPC码（全体）的误差概率的期望值的代码分析方法，且其特征在于之后描述的度序列。
在噪声分散值在AWGN信道中从0逐渐增大的情况下，全体的误差概率的期望值首先是0，但是当噪声分散值变得等于或者大于阈值时不是0。
通过密度演化，误差概率的期望值在其不为0的噪声分散阈值（在下文中也称为性能阈值）彼此比较，以确定每一全体的性能的水平（每一奇偶校验矩阵的适当性）。
确定某个LDPC码属于的全体，并关于该全体执行密度演化。以该方式，可以粗略地估计LDPC码的性能。
因此，如果找到高性能的全体，则在属于该全体的LDPC码当中可以找到高性能的LDPC码。
这里，上述的度序列指示具有各个值的权重的变量节点和校验节点对LDPC码的码长度N的比例。
例如，具有1/2的码率的规则（3，6）LDPC码属于特征在于指示全部变量节点的权重（列权重）是3且全部校验节点的权重（行权重）是6的度序列的全体。
图44示出这种全体的Tanner图。
在图44所示的Tanner图中，存在由圆圈（○）指示的N个变量节点，N与码长度N相同。存在由方形（□）指示的N/2个校验节点，N/2是通过将码长度N乘以码率1/2而获得的值。
三条边连接到每一变量节点，三等于列权重。因此，总共3N条边连接到N个变量节点。
同时，六条边连接到每一校验节点，六等于行权重。因此，总共3N条边连接到N/2个校验节点。
另外，在图44所示的Tanner图中，存在一个交织器。
交织器随机地重排连接到N个变量节点的3N条边，且每一重排的边连接到3N条边（连接到N/2个校验节点）之一。
存在（3N）!（=（3N）×（3N-1）×···×1）个重排模式，在该重排模式中，交织器重排连接到N个变量节点的3N条边。因此，特征在于其中全部变量节点的权重是3且全部校验节点的权重是6的度序列的全体是一组（3N）!个LDPC码。
在确定高性能的LDPC码（适当的奇偶校验矩阵）的模拟中，多边类型的全体用于密度演化。
通过该多边类型，连接到变量节点的边和连接到校验节点的边通过其的交织器被分为两个或更多交织器（多边）。通过此，全体的特征在于更多的细节。
图45示出多边类型的全体的Tanner图的示例。
在图45所示的Tanner图中，存在两个交织器，即第一交织器和第二交织器。
此外，在图45所示的Tanner图中，存在v1个变量节点，其每一变量节点的一条边连接到第一交织器而没有边连接到第二交织器，存在v2个变量节点，其每一变量节点的一条边连接到第一交织器且两条边连接到第二交织器，并存在v3个变量节点，其每一变量节点没有边连接到第一交织器且两条边连接到第二交织器。
另外，在图45所示的Tanner图中，存在c1个校验节点，其每一校验节点的两条边连接到第一交织器而没有边连接到第二交织器，存在c2个校验节点，其每一校验节点的两条边连接到第一交织器且两条边连接到第二交织器，并存在c3个校验节点，其每一校验节点没有边连接到第一交织器且三条边连接到第二交织器。
例如，在“On the Design of Low-Density Parity-Check Codeswithin0.0045dB of the Shannon Limit”，S.Y.Chung、G.D.Forney、T.J.Richardson、R.Urbanke，IEEE Communications Leggers，VOL.5，NO.2，2001年2月中已经公开了密度演化及其实现。
在确定图35到图43示出的用于便携式终端的LDPC码（校验矩阵初始值表）的每一模拟中，具有预定值或者比预定值更小的值作为性能阈值Eb/N0（在该性能阈值通过多边类型的密度演化BER开始下降（变小））的全体，且通过在用于便携式终端的数字广播中使用的调制方法（诸如16QAM和64QAM）降低BER的LDPC码被选为属于全体的LDPC码当中的高性能的LDPC码。
因为便携式终端具有比固定终端更低的对于误差的容限，所以涉及相对小的信号点数目的调制方法，诸如QPSK、16QAM、64QAM或者256QAMM用在用于便携式终端的数字广播中，从而增大对于误差的容限。
图35到图43示出的以上描述的校验矩阵初始值表是通过以上描述的模拟确定的具有16k位的码长度N的LDPC码的校验矩阵初始值表。
图46是示出分别从如图35到图43所示的具有16k位的码长度N和具有1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3的码率的九个LDPC码的校验矩阵初始值表确定的奇偶校验矩阵H的最小周期长度和性能阈值的简图。
在根据图35到图43中示出的校验矩阵初始值表确定的奇偶校验矩阵H当中，1/5、4/15和3/5的码率r的奇偶校验矩阵H的最小周期长度是八个周期，且1/3、2/5、4/9、7/15、8/15和2/3的码率r的奇偶校验矩阵H的最小周期长度是六个周期。
因此，在根据图35到图43示出的校验矩阵初始值表确定的奇偶校验矩阵H当中没有“周期4”。
码率r越低，LDPC码的冗余越高。因此，当码率r变低时性能阈值趋向于改进（变小）。
图47是用于解释图35到图43的（根据校验矩阵初始值表确定的）奇偶校验矩阵H（在下文中也称为用于便携式终端的LDPC码的奇偶校验矩阵H）的简图。
在从用于便携式终端的LDPC码的奇偶校验矩阵H的第一行开始的KX列中，列权重是X。在KX列之后的KY1列中，列权重是Y1。在KY1列之后的KY2列中，列权重是Y2。在KY2列之后的（M-1）列中，列权重是2。在最后一列中，列权重是1。
这里，KX+KY1+KY2+M-1+1等于码长度N=16200位。
图48是示出在用于便携式终端的LDPC码的各个码率r（=1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3）的图47所示的列数KX、KY1、KY2和M以及列权重X、Y1和Y2的简图。
在具有16k的码长度N的用于便携式终端的LDPC码的奇偶校验矩阵H中，如在图12和图13中描述的DVB-T.2中规定的奇偶校验矩阵中那样，越接近顶部（左侧）的列趋向于具有越大的列权重。因此，在用于便携式终端的LDPC码中在顶部的符号位趋向于是强抗差错性的（具有对于误差的容限）。
图49是示出执行以测量图35到图43中示出的用于便携式终端的LDPC码的BER的模拟的结果的简图。
在该模拟中，模拟AWGN信道。BPSK用作调制方法，且解码的重复次数C是50。
在图49中，横轴指示Es/N0（每一码元信号功率对噪声功率的比率），且纵轴指示BER。
对于用于便携式终端的LDPC码的码率r1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3中的码率1/5、1/3、2/5、4/9、3/5和2/3，DVB-T.2中规定具有相应的码率和16k的码长度N的LDPC码（以下也称为标准16k码）。
如通过模拟确认的那样，具有码率r1/5、1/3、2/5、4/9、3/5和2/3中任意一个的用于便携式终端的LDPC码的BER比DVB-T.2中规定并具有相同码率的标准16k码的BER更好。因此，对于用于便携式终端的LDPC码，可以增大对于误差的容限。
没有标准16k码具有与用于便携式终端的LDPC码的码率r1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3当中的4/15、7/15和8/15相同的码率。
换句话说，用于便携式终端的LDPC码包括在标准16k码中不存在的具有码率r4/15、7/15和8/15的LDPC码。
因为如上所述，用于便携式终端的LDPC码包括在标准16k码中不存在的具有码率r4/15、7/15和8/15的LDPC码，所以关于用于便携式终端的LDPC码的各个码率r（=1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3）的BER在Es/N0的方向上以等于或者短于大约1dB的预定间隔的相对规则的间隔绘制，如图49所示。
另一方面，对于标准16k码，在标准16k码中不存在码率r4/15、7/15和8/15。因此，在Es/N0方向上大约2dB的相对宽的间隙出现在关于1/5（表示为符合DVB-T.2的1/4）的码率r的BER和关于1/3的码率r的BER之间以及在关于4/9（表示为符合DVB-T.2的1/2）的码率r的BER和关于3/5的码率r的BER之间。由于这种宽的间隙，标准16k码的BER以不规则间隔出现。
从以传输装置11广播显示的广播组织的观点来看，具有以等于或者短于大约1db的相对规则的间隔出现的BER的用于便携式终端的LDPC码具有的优点在于可以比标准16k码（其在以不规则的间隔出现的BER当中具有大约2db的宽的间隙）根据信道（信道13）的状态更容易地选择要用于广播的码率。
[用于具有码长度N的16200位LDPC码的互换操作]
在上述用于便携式终端的LDPC码或者具有码长度N的16200位LDPC码用于导向便携式终端的数字广播的情况下，例如，在信道13（图7）中对于误差的容限低于在使用具有如DVB-T.2中规定的长码长度N的64800位LDPC码的情况下的对于误差的容限。
考虑到此，期望采取措施以在用于便携式终端的数字广播中增大对于误差的容限。
增大对于误差的容限的措施的示例包括要由去复用器25（图9）执行的互换操作。
用于在互换操作中互换诸如DVB-T.2的标准中规定的LDPC码的符号位的互换方法的示例例如包括上述的第一到第四互换方法，和诸如DVB-T.2的标准中规定的互换方法。
在以上述具有码长度N的用于便携式终端的16200位LDPC码执行导向便携式终端的数字广播的情况下，优选地执行适于用于便携式终端的LDPC码的互换操作。
也就是，在要关于用于便携式终端的LDPC码执行的互换操作中，优选地通过进一步增大对于误差的容限的方法来执行互换操作。
考虑到此，去复用器25（图9）设计为能够根据上面参考图27描述的分配规则执行互换操作。
将在之后描述根据该分配规则的互换操作。在这种互换操作的描述之前，描述根据已经提出的互换方法（以下称为现有方法）的互换操作。
现在参考图50和图51，描述根据现有方法的要由去复用器25关于DVB-T.2中规定的LDPC码等（以下也称为规定码）执行的互换操作。
图50示出在DVB-T.2中规定的每一LDPC码具有64800位的码长度N和3/5的码率的情况下根据现有方法的互换操作的示例。
具体地说，图50的A示出在每一LDPC码是具有64800位的码长度N和3/5的码率的规定码，调制方法是16QAM且乘数b是2的情况下的根据现有方法的互换操作的示例。
在调制方法是16QAM的情况下，符号位中的四（=m）位作为一个码元映射在由16QAM定义的16个信号点之一上。
另外，在码长度N是64800位，且乘数b是2的情况下，去复用器25的存储器31（图18和图19）在行方向上具有存储4×2（=mb）位的八列并在列方向上存储64800/（4×2）位。
在LDPC码的符号位已经在存储器31的列方向上写入且在去复用器25中已经完成64800位的符号位（一个码字）的写入之后，写入存储器31中的符号位一次性地以4×2（=mb）位在行方向上读取，并提供到互换单元32（图18和图19）。
例如，如图50的A所示，互换单元32互换4×2（=mb）符号位b0到b7，以便从存储器31读取的4×2（=mb）个符号位b0、b1、b2、b3、b4、b5、b6和b7分配给两（=b）个连续码元的4×2（=mb）个码元位y0、y1、y2、y3、y4、y5、y6和y7。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y7，
符号位b1分配给码元位y1，
符号位b2分配给码元位y4，
符号位b3分配给码元位y2，
符号位b4分配给码元位y5，
符号位b5分配给码元位y3，
符号位b6分配给码元位y6，和
符号位b7分配给码元位y0。
图50的B示出在每一LDPC码是具有64800位的码长度N和3/5的码率的规定码，调制方法是64QAM和乘数b是2的情况下根据现有方法的互换操作的示例。
在调制方法是64QAM的情况下，符号位中的六（=m）个位作为一个码元映射在由64QAM定义的64个信号点之一上。
另外，在码长度N是64800位，且乘数b是2的情况下，去复用器25的存储器31（图18和图19）在行方向上具有存储6×2（=mb）位的12列并在列方向上存储64800/（6×2）位。
在LDPC码的符号位已经在存储器31的列方向上写入且在去复用器25中已经完成64800位的符号位（一个码字）的写入之后，写入存储器31中的符号位一次性地以6×2（=mb）位在行方向上读取，并提供到互换单元32（图18和图19）。
例如，如图50的B所示。互换单元32互换6×2（=mb）个符号位b0到b11，以便从存储器31读取的6×2（=mb）个符号位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分配给两（=b）个连续码元的6×2（=mb）个码元位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10和y11。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y11，
符号位b1分配给码元位y7，
符号位b2分配给码元位y3，
符号位b3分配给码元位y10，
符号位b4分配给码元位y6，
符号位b5分配给码元位y2，
符号位b6分配给码元位y9，
符号位b7分配给码元位y5，
符号位b8分配给码元位y1，
符号位b9分配给码元位y8，
符号位b10分配给码元位y4，和
符号位b11分配给码元位y0。
图50的C示出在每一LDPC码是具有64800位的码长度N和3/5的码率的规定码，调制方法是256QAM和乘数b是2的情况下根据现有方法的互换操作的示例。
在调制方法是256QAM的情况下，符号位中的八（=m）个位作为一个码元映射在由256QAM定义的256个信号点之一上。
另外，在码长度N是64800位，且乘数b是2的情况下，去复用器25的存储器31（图18和图19）在行方向上具有存储8×2（=mb）位的16列并在列方向上存储64800/（8×2）位。
在LDPC码的符号位已经在存储器31的列方向上写入且在去复用器25中已经完成64800位的符号位（一个码字）的写入之后，写入存储器31中的符号位一次性地以8×2（=mb）位在行方向上读取，并提供到互换单元32（图18和图19）。
例如，如图50的C所示。互换单元32互换8×2（=mb）个符号位b0到b15，以便从存储器31读取的8×2（=mb）个符号位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14和b15分配给两（=b）个连续码元的8×2（=mb）个码元位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10、y11、y12、y13、y14和y15。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y15，
符号位b1分配给码元位y1，
符号位b2分配给码元位y13，
符号位b3分配给码元位y3，
符号位b4分配给码元位y8，
符号位b5分配给码元位y11，
符号位b6分配给码元位y9，
符号位b7分配给码元位y5，
符号位b8分配给码元位y10，
符号位b9分配给码元位y6，
符号位b10分配给码元位y4，
符号位b11分配给码元位y7，
符号位b12分配给码元位y12，
符号位b13分配给码元位y2，
符号位b14分配给码元位y14，和
符号位b15分配给码元位y0。
图51示出在每一LDPC码是具有16200位的码长度N和3/5的码率的规定码的情况下根据现有方法的互换操作的示例。
具体地说，图51的A示出在每一LDPC码具有16200位的码长度N和3/5的码率，调制方法是16QAM且乘数b是2的情况下的根据现有方法的互换操作的示例.
在调制方法是16QAM的情况下，符号位中的四（=m）位作为一个码元映射在由16QAM定义的16个信号点之一上。
另外，在码长度N是16200位，且乘数b是2的情况下，去复用器25的存储器31（图18和图19）在行方向上具有存储4×2（=mb）位的八列并在列方向上存储16200/（4×2）位。
在LDPC码的符号位已经在存储器31的列方向上写入且在去复用器25中已经完成16200位的符号位（一个码字）的写入之后，写入存储器31中的符号位一次性地以4×2（=mb）位在行方向上读取，并提供到互换单元32（图18和图19）。
例如，如图51的A所示，互换单元32互换4×2（=mb）符号位b0到b7，以便从存储器31读取的4×2（=mb）个符号位b0、b1、b2、b3、b4、b5、b6和b7分配给两（=b）个连续码元的4×2（=mb）个码元位y0、y1、y2、y3、y4、y5、y6和y7。
具体地说，互换单元32执行互换，从而以与上述图50的A的情况同样的方式将符号位b0到b7分配给码元位y0到y7。
图51的B示出在每一LDPC码是具有16200位的码长度N和3/5的码率的规定码，调制方法是64QAM和乘数b是2的情况下根据现有方法的互换操作的示例。
在调制方法是64QAM的情况下，符号位中的六（=m）个位作为一个码元映射在由64QAM定义的64个信号点之一上。
另外，在码长度N是16200位，且乘数b是2的情况下，去复用器25的存储器31（图18和图19）在行方向上具有存储6×2（=mb）位的12列并在列方向上存储16200/（6×2）位。
在LDPC码的符号位已经在存储器31的列方向上写入且在去复用器25中已经完成16200位的符号位（一个码字）的写入之后，写入存储器31中的符号位一次性地以6×2（=mb）位在行方向上读取，并提供到互换单元32（图18和图19）。
例如，如图51的B所示。互换单元32互换6×2（=mb）个符号位b0到b11，以便从存储器31读取的6×2（=mb）个符号位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10和b11分配给两（=b）个连续码元的6×2（=mb）个码元位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10和y11。
具体地说，互换单元32执行互换，从而以与上述图50的B的情况同样的方式将符号位b0到b11分配给码元位y0到y11。
图51的C示出在每一LDPC码是具有16200位的码长度N和3/5的码率的规定码，调制方法是256QAM和乘数b是1的情况下根据现有方法的互换操作的示例。
在调制方法是256QAM的情况下，符号位中的八（=m）个位作为一个码元映射在由256QAM定义的256个信号点之一上。
另外，在码长度N是16200位，且乘数b是1的情况下，去复用器15的存储器31（图18和图19）在行方向上具有存储8×1（=mb）位的八列并在列方向上存储16200/（8×1）位。
在LDPC码的符号位已经在存储器31的列方向上写入且在去复用器25中已经完成16200位的符号位（一个码字）的写入之后，写入存储器31中的符号位一次性地以8×1（=mb）位在行方向上读取，并提供到互换单元32（图18和图19）。
例如，如图51的C所示，互换单元32互换8×1（=mb）个符号位b0到b7，以便从存储器31读取的8×1（=mb）个符号位b0、b1、b2、b3、b4、b5、b6和b7分配给一（=b）个码元的8×1（=mb）个码元位y0、y1、y2、y3、y4、y5、y6和y7。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y7，
符号位b1分配给码元位y3，
符号位b2分配给码元位y1，
符号位b3分配给码元位y5，
符号位b4分配给码元位y2，
符号位b5分配给码元位y6，
符号位b6分配给码元位y4，和
符号位b7分配给码元位y0。
接下来，描述根据分配规则的互换操作（以下也称为根据新颖的互换方法的互换操作）。
图52到图54是用于解释新颖的互换方法的简图。
通过新颖的互换方法，去复用器25的互换单元32根据预定分配规则互换mb个符号位。
分配规则是用于将LDPC码的符号位分配给码元位的规则。根据分配规则，指定组集合作为以符号位形成的符号位组和以符号位组的符号位要分配给的码元位形成的码元位组的组合，且指定组集合的符号位组的相应的符号位和码元位组的相应的码元位的数目（以下也称为组位数）。
这里，如上所述，符号位具有不同误差概率，且码元位也具有不同误差概率。符号位组是符号位根据误差概率划分为的组，且码元位组是码元位根据误差概率划分为的组。
图52示出在每一LDPC码是具有16200位的码长度N和4/15的码率的用于便携式终端的LDPC码，调制方法是256QAM（因此，m=8）且乘数b是1的情况下的符号位组和码元位组。
在这种情况下，从存储器31读取的8×1（=mb）个符号位可以根据误差概率的差异被分为四个符号位组Gb1、Gb2、Gb3和Gb4，如图52的A所示。
这里，具有较小后缀#i的符号位组Gb#i是具有更好（较低）的误差概率的一个或多个符号位属于的组。
在下面，在行方向上从存储器31读取的mb个符号位中从最高位开始计数的第（#i+1）位也表示为位b#i，且b个连续码元的mb个码元位中从最高位开始计数的第（#i+1）位也表示为位y#i。
在图52的A中，符号位b0属于符号位组Gb1，符号位b1属于符号位组Gb2，符号位b2属于符号位组Gb3，且符号位b3、b4、b5、b6和b7属于符号位组Gb4。
在调制方法是256QAM且乘数b是1的情况下，8×1（=mb）个码元位可以根据误差概率的差异被分为四个码元位组Gy1、Gy2、Gy3和Gy4，如图52的B所示。
就像符号位组，具有较小后缀#i的码元位组Gy#i是具有更好的误差概率的一个或多个码元位属于的组。
在图52的B中，码元位y0和y1属于码元位组Gy1，码元位y2和y3属于码元位组Gy2，码元位y4和y5属于码元位组Gy3，且码元位y6和y7属于码元位组Gy4。
图53示出在每一LDPC码是具有16200位的码长度N和4/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下的分配规则。
在图53所示的分配规则中，符号位组Gb1和码元位组Gy3的组合规定为一个组集合。组集合的组位数规定为1。
以下，组集合和其组位数将集合地称为组集合信息。例如，符号位组Gb1和码元位组Gy3的组集合和组集合的组位数1被写为组集合信息（Gb1，Gy3，1）。
图53所示的分配规则规定组集合信息（Gb2，Gy1，1）、（Gb3，Gy4，1）、（Gb4，Gy1，1）、（Gb4，Gy2，2）、（Gb4，Gy4，1）和（Gb4，Gy3，1）以及组集合信息（Gb1，Gy3，1）。
例如，组集合信息（Gb1，Gy3，1）意味着属于符号位组Gb1的一个符号位分配给属于码元位组Gy2的一个码元位。
因此，图53所示的分配规则规定
具有最好的误差概率的符号位组Gb1的一个符号位根据组集合信息（Gb1，Gy3，1）分配给具有第三好的误差概率的码元位组Gy3的一个码元位，
具有第二好的误差概率的符号位组Gb2的一个符号位根据组集合信息（Gb2，Gy1，1）分配给具有最好的误差概率的码元位组Gy1的一个码元位，
具有第三好的误差概率的符号位组Gb3的一个符号位根据组集合信息（Gb3，Gy4，1）分配给具有第四好的误差概率的码元位组Gy4的一个码元位，
具有第四好的误差概率的符号位组Gb4的一个符号位根据组集合信息（Gb4，Gy1，1）分配给具有最好的误差概率的码元位组Gy1的一个码元位，
具有第四好的误差概率的符号位组Gb4的两个符号位根据组集合信息（Gb4，Gy2，2）分配给具有第二好的误差概率的码元位组Gy2的两个码元位，
具有第四好的误差概率的符号位组Gb4的一个符号位根据组集合信息（Gb4，Gy4，1）分配给具有第四好的误差概率的码元位组Gy4的一个码元位，和
具有第四好的误差概率的符号位组Gb4的一个符号位根据组集合信息（Gb4.Gy3.1）分配给具有第三好的误差概率的码元位组Gy3的一个码元位。
如上所述，符号位组是符号位根据误差概率划分为的组，且码元位组是码元位根据误差概率划分为的组。考虑到此，可以说分配规则规定符号位的误差概率和符号位要分配给的码元位的误差概率的组合。
例如，通过执行以测量BER的模拟确定规定符号位的误差概率的组合和符号位要分配给的码元位的误差概率的组合的分配规则，从而增大对于误差的容限（对于噪声的容限）。
如果符号位组的符号位的分配目的地在单个码元位组的位中改变，则不影响（或者几乎不影响）对于误差的容限。
因此，为增大对于误差的容限，最小化BER（误码率）的组集合信息，或者以符号位形成的符号位组和以符号位组的符号位要分配给的码元位形成的码元位组的组合（组集合）和组集合的符号位组和码元位组的符号位和码元位的数目（组位数）被规定为分配规则，且应该互换符号位以根据分配规则将符号位分配给码元位。
然而，规定根据分配规则哪个符号位要分配给哪个码元位的特定分配方法需要在传输装置11和接收装置12（图7）之间预先确定。
图54示出根据图53所示的分配规则的符号位互换的示例。
具体地说，图54的A示出在每一LDPC码是具有16200位的码长度N和4/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，根据图53所示的分配规则的符号位互换的第一示例。
在每一LDPC码是具有16200位的码长度N和4/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，写入在列方向和行方向上存储（16200/（8×1）×（8×1）位的存储器31的符号位一次性以8×1（=mb）位在行方向上读取，并提供到去复用器25中的互换单元32（图18和图19）。
根据图53所示的分配规则，例如，如图54的A所示，互换单元32互换8×1（=mb）个符号位b0到b7，以便从存储器31读取的8×1（=mb）个符号位b0到b7分配给一（=b）个码元的8×1（=mb）个码元位y0到y7。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y4，
符号位b1分配给码元位y0，
符号位b2分配给码元位y6，
符号位b3分配给码元位y1，
符号位b4分配给码元位y3，
符号位b5分配给码元位y7，
符号位b6分配给码元位y5，和
符号位b7分配给码元位y2。
图54的B示出在每一LDPC码是具有16200位的码长度N和4/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，根据图53所示的分配规则互换符号位的第二示例。
在图54的B中，互换单元32根据图53所示的分配规则互换从存储器31读取的8×1（=mb）个符号位b0到b7，以便
符号位b0分配给码元位y4，
符号位b1分配给码元位y1，
符号位b2分配给码元位y7，
符号位b3分配给码元位y0，
符号位b4分配给码元位y2，
符号位b5分配给码元位y5，
符号位b6分配给码元位y6，和
符号位b7分配给码元位y3。
这里，通过遵循图53所示的分配规则（或者符合分配规则）而执行图54的A和图54的B示出的每一符号位b#i到码元位y#i的分配。
图55示出在每一LDPC码是具有16200位的码长度N和7/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下的符号位组和码元位组。
在这种情况下，从存储器31读取的8×1（=mb）个符号位可以根据误差概率的差异被分为五个符号位组Gb1、Gb2、Gb3、Gb4和Gb5，如图55的A所示。
在图55的A中，符号位b0属于符号位组Gb1，符号位b1属于符号位组Gb2，符号位b2属于符号位组Gb3，符号位b3属于符号位组Gb4，且符号位b4到b7属于符号位组Gb5。
在调制方法是256QAM且乘数b是1的情况下，8×1（=mb）个码元位可以根据误差概率的差异被分为四个码元位组Gy1、Gy2、Gy3和Gy4，如图55的B所示。
在图55的B中，码元位y0和y1属于码元位组Gy1，码元位y2和y3属于码元位组Gy2，码元位y4和y5属于码元位组Gy3，且码元位y6和y7属于码元位组Gy4。
图56示出在每一LDPC码是具有16200位的码长度N和7/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下的分配规则。
图56所示的分配规则规定组集合信息（Gb1，Gy2，1）、（Gb2，Gy4，1）、（Gb3，Gy3，1）、（Gb4，Gy1，1）、（Gb5，Gy3，1）、（Gb5，Gy1，1）、（Gb5，Gy4，1）和（Gb5，Gy2，1）。
具体地说，图56所示的分配规则规定
具有最好的误差概率的符号位组Gb1的一个符号位根据组集合信息（Gb1，Gy2，1）分配给具有第二好的误差概率的码元位组Gy2的一个码元位，
具有第二好的误差概率的符号位组Gb2的一个符号位根据组集合信息（Gb2，Gy4，1）分配给具有第四好的误差概率的码元位组Gy4的一个码元位，
具有第三好的误差概率的符号位组Gb3的一个符号位根据组集合信息（Gb3，Gy3，1）分配给具有第三好的误差概率的码元位组Gy3的一个码元位，
具有第四好的误差概率的符号位组Gb4的一个符号位根据组集合信息（Gb4，Gy1，1）分配给具有最好的误差概率的码元位组Gy1的一个码元位，
具有第五好的误差概率的符号位组Gb5的一个符号位根据组集合信息（Gb5，Gy3，1）分配给具有第三好的误差概率的码元位组Gy3的一个码元位，
具有第五好的误差概率的符号位组Gb5的一个符号位根据组集合信息（Gb5，Gy1，1）分配给具有最好的误差概率的码元位组Gy1的一个码元位，
具有第五好的误差概率的符号位组Gb5的一个符号位根据组集合信息（Gb5，Gy4，1）分配给具有第四好的误差概率的码元位组Gy4的一个码元位，和
具有第五好的误差概率的符号位组Gb5的一个符号位根据组集合信息（Gb5，Gy2，1）分配给具有第二好的误差概率的码元位组Gy2的一个码元位，
图57示出根据图56所示的分配规则的符号位互换的示例。
具体地说，图57的A示出在每一LDPC码是具有16200位的码长度N和7/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，根据图56所示的分配规则的符号位互换的第一示例。
在每一LDPC码是具有16200位的码长度N和7/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，写入在列方向和行方向上存储（16200/（8×1）×（8×1）位的存储器31的符号位一次性以8×1（=mb）位在行方向上读取，并提供到去复用器25中的互换单元32（图18和图19）。
根据图56所示的分配规则，例如，如图57的A所示，互换单元32互换8×1（=mb）个符号位b0到b7，以便从存储器31读取的8×1（=mb）个符号位b0到b7分配给一（=b）个码元的8×1（=mb）个码元位y0到y7。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y2，
符号位b1分配给码元位y6，
符号位b2分配给码元位y4，
符号位b3分配给码元位y1，
符号位b4分配给码元位y5，
符号位b5分配给码元位y0，
符号位b6分配给码元位y7，和
符号位b7分配给码元位y3。
图57的B示出在每一LDPC码是具有16200位的码长度N和7/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，根据图56所示的分配规则互换符号位的第二示例。
在图57的B中，互换单元32根据图56所示的分配规则互换从存储器31读取的8×1（=mb）个符号位b0到b7，以便
符号位b0分配给码元位y3，
符号位b1分配给码元位y6，
符号位b2分配给码元位y5，
符号位b3分配给码元位y0，
符号位b4分配给码元位y4，
符号位b5分配给码元位y1，
符号位b6分配给码元位y2，和
符号位b7分配给码元位y7。
图58示出在每一LDPC码是具有16200位的码长度N和8/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下的符号位组和码元位组。
在这种情况下，从存储器31读取的8×1（=mb）个符号位可以根据误差概率的差异被分为五个符号位组Gb1、Gb2、Gb3、Gb4和Gb5，如图58的A所示。
在图58的A中，符号位b0属于符号位组Gb1，符号位b1属于符号位组Gb2，符号位b2和b3属于符号位组Gb3，符号位b4属于符号位组Gb5，且符号位b5到b7属于符号位组Gb5。
在调制方法是256QAM且乘数b是1的情况下，8×1（=mb）个码元位可以根据误差概率的差异被分为四个码元位组Gy1、Gy2、Gy3和Gy4，如图58的B所示。
在图58的B中，码元位y0和y1属于码元位组Gy1，码元位y2和y3属于码元位组Gy2，码元位y4和y5属于码元位组Gy3，且码元位y6和y7属于码元位组Gy4。
图59示出在每一LDPC码是具有16200位的码长度N和8/15的码率的用于便携式终端的LDPC码，调制方法是259QAM且乘数b是1的情况下的分配规则。
图59所示的分配规则规定组集合信息（Gb1，Gy2，1）、（Gb2，Gy4，1）、（Gb3，Gy1，2）、（Gb4，Gy4，1）、（Gb5，Gy3，2）和（Gb5，Gy2，1）。
具体地说，图59所示的分配规则规定
具有最好的误差概率的符号位组Gb1的一个符号位根据组集合信息（Gb1，Gy2，1）分配给具有第二好的误差概率的码元位组Gy2的一个码元位，
具有第二好的误差概率的符号位组Gb2的一个符号位根据组集合信息（Gb2，Gy4，1）分配给具有第四好的误差概率的码元位组Gy4的一个码元位，
具有第三好的误差概率的符号位组Gb3的两个符号位根据组集合信息（Gb3，Gy1，2）分配给具有最好的误差概率的码元位组Gy1的两个码元位，
具有第四好的误差概率的符号位组Gb4的一个符号位根据组集合信息（Gb4，Gy4，1）分配给具有第四好的误差概率的码元位组Gy4的一个码元位，
具有第五好的误差概率的符号位组Gb5的两个符号位根据组集合信息（Gb5，Gy3，2）分配给具有第三好的误差概率的码元位组Gy3的两个码元位，和
具有第五好的误差概率的符号位组Gb5的一个符号位根据组集合信息（Gb5，Gy2，1）分配给具有第二好的误差概率的码元位组Gy2的一个码元位。
图60示出根据图59所示的分配规则的符号位互换的示例。
具体地说，图60的A示出在每一LDPC码是具有16200位的码长度N和8/15的码率的用于便携式终端的LDPC码，调制方法是259QAM且乘数b是1的情况下，根据图59所示的分配规则的符号位互换的第一示例。
在每一LDPC码是具有16200位的码长度N和8/15的码率的用于便携式终端的LDPC码，调制方法是256QAM且乘数b是1的情况下，写入在列方向和行方向上存储（16200/（8×1）×（8×1）位的存储器31的符号位一次性以8×1（=mb）位在行方向上读取，并提供到去复用器25中的互换单元32（图18和图19）。
根据图59所示的分配规则，例如，如图60的A所示，互换单元32互换8×1（=mb）个符号位b0到b7，以便从存储器31读取的8×1（=mb）个符号位b0到b7分配给一（=b）个码元的8×1（=mb）个码元位y0到y7。
具体地说，互换单元32执行互换，以便
符号位b0分配给码元位y2，
符号位b1分配给码元位y6，
符号位b2分配给码元位y1，
符号位b3分配给码元位y0，
符号位b4分配给码元位y7，
符号位b5分配给码元位y5，
符号位b6分配给码元位y3，和
符号位b7分配给码元位y4。
图60的B示出在每一LDPC码是具有16200位的码长度N和8/15的码率的用于便携式终端的LDPC码，调制方法是259QAM且乘数b是1的情况下，根据图59所示的分配规则互换符号位的第二示例。
在图60的B中，互换单元32根据图59所示的分配规则互换从存储器31读取的8×1（=mb）个符号位b0到b7，以便
符号位b0分配给码元位y3，
符号位b1分配给码元位y7，
符号位b2分配给码元位y0，
符号位b3分配给码元位y1，
符号位b4分配给码元位y6，
符号位b5分配给码元位y4，
符号位b6分配给码元位y2，和
符号位b7分配给码元位y5。
在发明人执行的模拟中，确认在执行根据新颖的互换方法的互换操作的情况下比在不执行互换操作的情况下BER更好。因此，通过根据新颖的互换方法的互换操作可以增大对于误差的容限。
在本实施例中，为了便于说明，互换单元32在去复用器25中关于从存储器31读取的符号位执行互换操作。然而，可以通过控制符号位到存储器31中的写入和从存储器31的读取来执行互换操作。
也就是，可以通过控制要读取符号位的地址（读地址）执行互换操作，以便以后互换符号位的次序从存储器31读取符号位。
[接收装置12的示例结构]
图61是示出图7所示的接收装置12的示例结构的框图。
OFDM操作单元151从传输装置11（图7）接收OFDM信号，并关于OFDM信号执行信号处理。由执行信号处理的OFDM操作单元151获得的数据（码元）提供到帧管理单元152。
帧管理单元152关于以从OFDM操作单元151提供的码元形成的帧执行处理（帧解释），并将得到的目标数据的码元和得到的控制数据的码元提供到频率去交织器161和153。
频率去交织器关于从帧管理单元152提供的每一码元执行频率去交织，并将结果提供到QAM解码器154。
QAM解码器154通过解映射（信号点位置解码）从频率去交织器153提供的码元（位于信号点的码元）来执行正交解调，并将得到的数据（LDPC码）提供到LDPC解码器155。
LDPC解码器155关于从QAM解码器154提供的LDPC码执行LDPC解码，并将得到的LDPC目标数据（在这种情况下的BCH码）提供到BCH解码器156。
BCH解码器156关于从LDPC解码器155提供的LDPC目标数据执行BCH解码，并输出得到的控制数据（信令）。
同时，频率去交织器161关于从帧管理单元152提供每一码元执行频率去交织，并将结果提供到MISO/MIMO解码器162。
MISO/MIMO解码器162关于从频率去交织器161提供的数据（码元）执行时空解码，并将结果提供到时间去交织器163。
时间去交织器163关于从MISO/MIMO解码器162提供的数据（码元）的每个码元执行时间去交织，并将结果提供到QAM解码器164。
QAM解码器164通过解映射（信号点位置解码）从时间去交织器163提供的码元（位于信号点的码元）来执行正交解调，并将得到的数据（码元）提供到位去交织器165。
位去交织器165关于从QAM解码器164提供的数据（码元）执行位去交织，并将得到的LDPC码提供到LDPC解码器166。
LDPC解码器166关于从位去交织器165提供的LDPC码执行LDPC解码，并将得到的LDPC目标数据（在这种情况下的BCH码）提供到BCH解码器167。
BCH解码器167执行从LDPC解码器155提供的LDPC目标数据执行BCH解码，并将得到的数据提供到BB解扰器168。
BB解扰器168关于从BCH解码器167提供的数据执行逆能量分散操作，并将得到的数据提供到空位删除单元169。
空位删除单元169从自BB解扰器168提供的数据删除由图8所示的微调电容器112插入的空位，并将结果提供到去复用器170。
去复用器170分离关于从空位删除单元169提供的数据复用的一个或多个流（目标数据）中的每一个，并输出流作为输出流。
图62是示出图61所示的位去交织器165的示例结构的框图。
位去交织器165包括复用器（MUX）54和列扭转去交织器55，并关于从QAM解码器164（图61）提供的码元的码元位执行（位）去交织。
具体地说，复用器54关于从QAM解码器164提供的码元的码元位执行与由图9所示的去复用器25执行的互换操作对应的逆互换操作（互换操作的相对操作），或者执行逆互换操作以将由互换操作互换的LDPC码的符号位（码元位）返回到初始位置。得到的LDPC码提供到列扭转去交织器55。
列扭转去交织器55关于从复用器54提供的LDPC码执行与由图9所示的列扭转交织器24执行的作为重排操作的列扭转交织对应的列扭转去交织（列扭转交织的相反操作），或者例如执行列扭转去交织作为逆重排操作以将由作为重排操作的列扭转交织重排的LDPC码的符号位的序列返回到初始序列。
具体地说，列扭转去交织器55在具有与图24所示的存储器31和其它存储器相同结构的用于去交织的存储器上写入LDPC码的符号位，并进一步读取符号位以执行列扭转去交织。
列扭转去交织器55通过使用作为在从存储器31读取符号位时使用的读地址的写地址，执行用于去交织的存储器的行方向上符号位的写入。通过使用作为在符号位到存储器31的写入时使用的写地址的读地址，在用于去交织的存储器的列方向上执行符号位的读取。
作为列扭转去交织的结果获得的LDPC码从列扭转去交织器55提供到LDPC解码器166。
这里，从QAM解码器164提供到位去交织器165的LDPC码已经依次经历了奇偶性交织、列扭转交织和互换操作。然而，在位去交织器165，仅执行与互换操作对应的逆互换操作和与列扭转交织对应的列扭转去交织，而不执行与奇偶性交织对应的奇偶性去交织（奇偶性交织的相反操作）或者用于将通过奇偶性交织重排的LDPC码的符号位的序列返回到初始序列的奇偶性去交织。
因此，已经经历了逆互换操作和列扭转去交织但是还没有经历奇偶性去交织的LDPC码从位去交织器165（的列扭转去交织器55）提供到LDPC解码器166。
LDPC解码器166通过使用已变换奇偶校验矩阵关于从位去交织器165提供的LDPC码执行LDPC解码，该已变换奇偶校验矩阵是通过关于由图8所示的LDPC编码器115的LDPC编码中使用的奇偶校验矩阵H至少执行等效于奇偶性交织的列替换而获得的。得到的数据作为LDPC目标数据的解码的结果输出。
图63是用于解释要由图62所示的QAM解码器164、位去交织器165和LDPC解码器166执行的操作的流程图。
在步骤S111中，QAM解码器164通过去映射从时间去交织器163提供的码元（在信号点上映射的码元）来执行正交解调，并将结果提供到位去交织器165。操作然后移动到步骤S112。
在步骤S112中，位去交织器165关于从QAM解码器164提供的码元的码元位执行去交织（位去交织），且操作然后移动到步骤S113。
具体地说，在步骤S112中，位去交织器165中的复用器54关于从QAM解码器164提供的码元的码元位执行逆互换操作，并将得到的LDPC码的符号位提供到列扭转去交织器55。
列扭转去交织器55关于从复用器54提供的LDPC码执行列扭转去交织，并将得到的LDPC码提供到LDPC解码器166。
在步骤S113，LDPC解码器166通过使用已变换奇偶校验矩阵关于从列扭转去交织器55提供的LDPC码执行LDPC解码，该已变换奇偶校验矩阵是通过关于由图8所示的LDPC编码器115的LDPC编码中使用的奇偶校验矩阵H至少执行等效于奇偶性交织的列替换而获得的。作为LDPC目标数据的解码结果输出得到的数据到BCH解码器167。
在图62中，为了便于说明，执行逆互换操作的复用器54和执行列扭转去交织的列扭转去交织器55彼此分开地形成，如在如图9所示的情况中。然而，复用器54和列扭转去交织器55可以集成地形成。
在图9所示的位交织器116不执行列扭转交织的情况下，不需要提供图62所示的位去交织器165中的列扭转去交织器55。
接下来，更加详细地描述要在图61所示的LDPC解码器166执行的LDPC解码。
在图61所示的LDPC解码器166，通过使用已变换奇偶校验矩阵（其通过关于图8所示的LDPC编码器115的LDPC码中使用的奇偶校验矩阵H至少执行等效于奇偶性交织的列替换而获得），执行已经从列扭转去交织器55提供、已经经历了逆互换操作和列扭转去交织，而没有经历奇偶性去交织的LDPC码的LDPC解码。
已经提出了可以通过使用已变换奇偶校验矩阵将操作频率抑制到合理的实际范围内的值同时减小电路尺寸的LDPC解码（例如，参见日本专利No.4，224，777）。
考虑到此，现在参考图64到图67，描述已经提出的使用已变换奇偶校验矩阵的LDPC解码。
图64示出具有90的码长度N和2/3的码率的LDPC码的奇偶校验矩阵H的示例。
在图64中（如将在之后描述的图65和图66中），0由点（.）表示。
在图64所示的奇偶校验矩阵H中，奇偶性矩阵具有阶梯结构。
图65示出通过关于图64所示的奇偶校验矩阵H执行表达式（11）中示出的行替换和表达式（12）中示出的列替换而获得的奇偶校验矩阵H'。
行替换：第（6s+t+1）行→第（5t+s+1）行 …（11）
列替换：第（6x+y+61）列→第（5y+x+61）列 …（12）
在表达式（11）和（12）中，s、t、x和y分别是在表示为0≤s<5、0≤t<6、0≤x<5和0≤t<6的范围内的整数。
通过表达式（11）中示出的行替换，具有当除以6时留下余数1的行编号的第1、第7、第13、第19和第25行分别移动到第1、第2、第3、第4和第5行，而具有当除以6时留下余数2的行编号的第2、第8、第14、第20和第26行分别移动到第6、第7、第8、第9和第10行。
通过表达式（12）中示出并关于第61列和其后的列（奇偶性矩阵）执行的列替换，具有当除以6时留下余数1的列编号的第61、第67、第73、第79和第85列分别移动到第61、第62、第63、第64和第65列，且具有当除以6时留下余数1的列编号的第62、第68、第74、第80和第86列分别移动到第66、第67、第68、第69和第70列。
通过关于图64所示的奇偶校验矩阵H以该方式执行行和列替换而获得的矩阵是图65所示的奇偶校验矩阵H'。
这里，LDPC码的符号位的序列不受关于奇偶校验矩阵H执行的行替换的影响。
表达式（12）中示出的列替换等效于以上描述的奇偶性交织，以将第（K+qx+y+1）符号位交织到第（K+Py+x+1）符号位的位置，其中信息长度K是60，循环结构中的单位列数P是5，且奇偶性长度M（在这种情况下是30）的约数q（M/P）是6。
当图65所示的奇偶校验矩阵（以下适当地，称为已变换奇偶校验矩阵）H'乘以关于图64所示的奇偶校验矩阵（以下适当地，称为初始奇偶校验矩阵）H的LDPC码执行与表达式（12）中示出的替换相同的替换的结果时，输出零失量。具体地说，其中c'表示关于作为初始奇偶校验矩阵H的LDPC码（一个码字）的行矢量c执行表达式（12）中示出的列替换而获得的行矢量，H'c'T当然是零失量，因为HcT由于奇偶校验矩阵的本质而是零失量。
考虑到以上，图65所示的已变换奇偶校验矩阵H'是通过关于初始奇偶校验矩阵H的LDPC码c执行表达式（12）中示出的列替换而获得的LDPC码c'的奇偶校验矩阵。
因此，关于初始奇偶校验矩阵H的LDPC码c执行表达式（12）中示出的列替换，且通过使用图65所示的已变换奇偶校验矩阵H'解码列替换之后获得的LDPC码c'（LDPC解码）。然后关于解码结果执行表达式（12）中示出的列替换的逆替换。以该方式，可以获得与通过使用奇偶校验矩阵H的初始奇偶校验矩阵H的LDPC码的解码结果相同的解码结果。
图66示出在以5×5单位矩阵的间隔插入空白的情况下图65所示的已变换奇偶校验矩阵H'。
在图66中，已变换奇偶校验矩阵H'被描绘为5×5单位矩阵、其中每一单位矩阵的一个或多个元素“1”改变为“0”的矩阵（以下适当地称为准单位矩阵）、通过循环移位单位矩阵或者准单位矩阵而形成的矩阵（以下适当地称为移位矩阵）、每个通过将单位矩阵、准单位矩阵和移位矩阵中的两个或更多相加而获得的和（以下适当地称为和矩阵）和5×5零矩阵的组合。
可以说图66所示的已变换奇偶校验矩阵H'由5×5单位矩阵、准单位矩阵、移位矩阵、和矩阵和零矩阵形成。构成已变换奇偶校验矩阵H'的那些5×5矩阵以下将被适当地称为基本矩阵。
为解码由P×P基本矩阵表示的奇偶校验矩阵的LDPC码，可以使用同时执行P个校验节点操作和P个变量节点操作的架构。
图67是示出执行这种解码的解码装置的示例结构的框图。
具体地说，图67示出通过使用图66的已变换奇偶校验矩阵H'解码LDPC码的解码装置的示例结构，该已变换奇偶校验矩阵H'通过关于图64所示的初始奇偶校验矩阵H至少执行表达式（12）中示出的列替换而获得。
图67所示的解码装置包括：以六个FIFO3001到3006形成的边数据存储器300；选择FIFO3001到3006的选择器301；校验节点计算单元302；两个循环移位电路303和308；以18个FIFO3041到30418形成的边数据存储器304；选择FIFO3041到30418的选择器305；存储已接收数据的已接收数据存储器306；变量节点计算单元307；解码字计算单元309；已接收数据重排单元310和已解码数据重排单元311。
首先，描述将数据存储到边数据存储器300和304中的方法。
边数据存储器300以6个FIFO3001到3006形成，6是通过将30（其是图66的已变换奇偶校验矩阵H'的行数）除以5（其是每一基本矩阵的行数）而获得的数目。每一FIFO300y（y=1、2、...、6）包括几个级的存储区，且与等于每一基本矩阵中的行数和列数的五条边对应的消息可以同时从每一级的存储区读取和写入每一级的存储区中。FIFO300y中存储区的级数是9，其是图66的已变换奇偶校验矩阵的行方向上元素1的最大数目（汉明权重）。
与图66的已变换奇偶校验矩阵H'中的第一到第五行中的元素“1”的位置对应的数据（来自变量节点的消息vi）以数据在各个行中在水平方向上对齐的方式存储到FIFO3001中（其中忽视“0”）。具体地说，在（i，j）表示第j行和第i列的情况下，与已变换奇偶校验矩阵H'中（1，1）到（5，5）的5×5单位矩阵中的元素“1”的位置对应的数据存储到FIFO3001中的第一级的存储区中。与已变换奇偶校验矩阵H'中（1，21）到（5，25）的移位矩阵（通过将5×5单位矩阵向右循环移位3而形成的移位矩阵）中元素“1”的位置对应的数据存储到第二级的存储区中。同样地，与已变换奇偶校验矩阵H'相关联的数据存储到第三级到第八级中的存储区中。与已变换奇偶校验矩阵H'中（1，86）到（5，90）的移位矩阵（通过在5×5单位矩阵中第一行中的元素“1”以“0”代替之后，将5×5元矩阵向左循环移位1而形成的移位矩阵）中的元素“1”的位置对应的数据存储到第九级中的存储区中。
与图66的已变换奇偶校验矩阵H'中第六到第十行中元素“1”的位置对应的数据存储到FIFO3002中。具体地说，与形成已变换奇偶校验矩阵H'中的和矩阵（6，1）到（10，5）的第一移位矩阵的元素“1”的位置对应的数据存储到FIFO3002中第一级的存储区中，该和矩阵是通过将5×5单位矩阵向右循环移位1而形成的第一移位矩阵与通过将5×5单位矩阵向右循环移位2而形成的第二移位矩阵之和。与已变换奇偶校验矩阵H'中形成（6，1）到（10，5）的和矩阵的第二移位矩阵中的元素“1”的位置对应的数据存储到第二级中的存储区中。
具体地说，对于具有2或者更大的权重的基本矩阵，在由具有权重1的两个或更多P×P单位矩阵、其中单位矩阵中的一个或多个元素“1”改变为“0”的准单位矩阵和通过循环移位单位矩阵或者准单位矩阵而形成的移位矩阵的和表示基本矩阵的情况下，与具有权重1的单位矩阵、准单位矩阵或者移位矩阵中元素“1”的位置对应的数据（与属于单位矩阵、准单位矩阵或者移位矩阵的边对应的消息）存储在相同地址（FIFO3001到3006中的一个FIFO）。
同样地，与已变换奇偶校验矩阵H'相关联的数据存储到第三级到第九级中的存储区中。
与已变换奇偶校验矩阵H'相关联的数据也以与以上同样的方式存储到FIFO3003到3006中。
边数据存储器304以18个FIFO3041到30418形成，18是通过将90（其是已变换奇偶校验矩阵H'的列数）除以5（其是每一基本矩阵的列数）而获得的数目。每一FIFO304x（x=1、2、...、18）包括几个级的存储区，且与等于变换的基本矩阵H'中的行数和列数的五条边对应的消息可以同时从每一级的存储区读取和写入每一级的存储区中。
与图66的已变换奇偶校验矩阵H'中的第一到第五列中的元素“1”的位置对应的数据（来自校验节点的消息uj）以数据在各个列中在垂直方向上对齐的方式存储到FIFO3041中（其中忽视“0”）。具体地说，与已变换奇偶校验矩阵H'中（1，1）到（5，5）的5×5单位矩阵中元素“1”的位置对应的数据存储到FIFO3041中第一级的存储区中。与形成已变换奇偶校验矩阵H'中的和矩阵（6，1）到（10，5）的第一移位矩阵的元素“1”的位置对应的数据存储到FIFO3002中第二级的存储区中，该和矩阵是通过将5×5单位矩阵向右循环移位1而形成的第一移位矩阵与通过将5×5单位矩阵向右循环移位2而形成的第二移位矩阵之和。与已变换奇偶校验矩阵H'中形成（6，1）到（10，5）的和矩阵的第二移位矩阵中的元素“1”的位置对应的数据存储到第三级中的存储区中。
具体地说，对于具有2或者更大的权重的基本矩阵，在由具有权重1的两个或更多P×P单位矩阵、其中单位矩阵中的一个或多个元素“1”改变为“0”的准单位矩阵和通过循环移位单位矩阵或者准单位矩阵而形成的移位矩阵的和表示基本矩阵的情况下，与具有权重1的单位矩阵、准单位矩阵或者移位矩阵中元素“1”的位置对应的数据（与属于单位矩阵、准单位矩阵或者移位矩阵的边对应的消息）存储在相同地址（FIFO3041到30418中的一个FIFO）。
同样地，与已变换奇偶校验矩阵H'相关联的数据存储到第四级和第五级中的存储区中。FIFO3041中存储区的级数是5，其是已变换奇偶校验矩阵H'中第一到第五列中行方向上元素1的最大数目（汉明权重）。
FIFO3042和3043也存储与已变换奇偶校验矩阵H'相关联的数据，且FIFO中的每一个的长度（级数）是5。FIFO3044到30412也存储与已变换奇偶校验矩阵H'相关联的数据，且FIFO中的每一个的长度是3。FIFO30413到30418也存储与已变换奇偶校验矩阵H'相关联的数据，且FIFO中的每一个的长度是2。
接下来，将描述如图67所示的解码装置的操作。
边数据存储器300以6个FIFO3001到3006形成，并根据指示从先前级中的循环移位电路308提供的五个消息D311在已变换奇偶校验矩阵H'中属于哪个行的信息（矩阵数据）D312来从FIFO3001到3006选择FIFO以存储数据。五个消息D311集合地和顺序地存储到所选的FIFO中。当读取数据时，边数据存储器300从FIFO3001顺序地读取五个消息D3001，并提供消息到下一级中的选择器301。在从FIFO3001读取消息之后，边数据存储器300也从FIFO3002到3006顺序地读取消息，并提供消息到选择器301。
根据选择信号D301，选择器301从FIFO3001到3006当中数据当前正在从其读取的FIFO选择五个消息，并将所选的五个消息作为消息D302提供到校验节点计算单元302。
校验节点计算单元302以五个校验节点计算器3021到3025形成，通过使用通过选择器301提供的消息D302（D3021到D3025）（等式（7）中的消息vi）根据等式（7）执行校验节点计算，并将作为校验节点计算的结果获得的五个消息D303（D3031到D3035）（等式（7）中的消息uj）提供到循环移位电路303。
循环移位电路303基于指示已变换奇偶校验矩阵H'的基本单位矩阵已经循环移位多少位的信息（矩阵数据）D305，循环移位由校验节点计算单元302确定的五个消息D3031到D3035，以形成相应的边。结果作为消息D304提供到边数据存储器304。
边数据存储器304以18个FIFO3041到30418形成，并根据指示从先前级中的循环移位电路303提供的五个消息D304在已变换奇偶校验矩阵H'中属于哪个行的信息D305来从FIFO3041到30418中选择FIFO以存储数据。五个消息D304集合地和顺序地存储到所选的FIFO中。当读取数据时，边数据存储器304从FIFO3041顺序地读取五个消息D3061，并提供消息到下一级中的选择器305。在从FIFO3041读取数据之后，边数据存储器304也从FIFO3042到30418顺序地读取消息，并将消息提供到选择器305。
根据选择信号D307，选择器305在FIFO3041到30418当中从当前正在从其读取数据的FIFO选择五个消息，并将所选的消息作为消息D308提供到变量节点计算单元307和已解码字计算单元309。
同时，已接收数据重排单元310通过执行表达式（12）中示出的列替换来重排通过信道13接收的LDPC码D313，并将已接收数据D314提供到已接收数据存储器306。已接收数据存储器306从自已接收数据重排单元310提供的已接收数据D314计算接收LLR（对数似然比），并存储接收LLR。每一组五个接收LLR形成接收值D309，并被提供到变量节点计算单元307和已解码字计算单元309。
变量节点计算单元307以五个变量节点计算器3071到3075形成，并通过使用通过选择器305提供的消息D308（D3081到D3085）（等式（1）中的消息uj）和从已接收数据存储器306提供的五个接收值D309（等式（1）中的接收值u0i）根据等式（1）执行变量节点计算。作为计算的结果获得的消息D310（D3101到D3105）（等式（1）中的消息vi）提供到循环移位电路308。
循环移位电路308基于指示已变换奇偶校验矩阵H'中基本单位矩阵已经循环移位多少位的信息，循环移位由变量节点计算单元307计算的消息D3101到D3105，以形成相应的边。结果作为消息D311提供到边数据存储器300。
每次执行以上操作一次，可以执行LDPC码解码操作。在图67所示的解码装置中，在解码LDPC码预定次数之后，已解码字计算单元309和已解码数据重排单元311确定并输出最终解码结果。
具体地说，已解码字计算单元309以五个已解码字计算器3091到3095形成，并通过使用从选择器305输出的五个消息D308（D3081到D3085）（等式（5）中的消息uj）和从已接收数据存储器306提供的五个接收值D309（等式（5）中的接收值u0i），在解码操作的最后级中基于等式（5）计算解码结果（已解码字）。得到的已解码数据D315提供到已解码数据重排单元311。
已解码数据重排单元311关于从已解码字计算单元309提供的已解码数据D315执行表达式（12）中示出的列替换的逆替换，以重排已解码数据D315中的序列。然后输出最终解码结果D316。
如上所述，奇偶校验矩阵（初始奇偶校验矩阵）经历行替换和/或列替换，因此转换为可以由P×P单位矩阵、每一个具有一个或多个元素1改变为“0”的准单位矩阵、每个通过循环移位单位矩阵或者准单位矩阵而形成的移位矩阵、每个通过将单位矩阵、准单位矩阵和移位矩阵中的两个或更多相加而形成的和矩阵以及P×P零矩阵的组合或者基本矩阵的组合表示的奇偶校验矩阵（已变换奇偶校验矩阵）。因此，可以同时执行P个校验节点计算和P个变量节点计算的架构可用于解码LDPC码。当同时执行P个节点计算时，将操作频率抑制到实际范围内的值，且可以执行大量重复的解码操作。
类似图67所示的解码装置，图61所示的接收装置12的LDPC解码器166设计用于通过同时执行P个校验节点计算和P个变量节点计算来执行LDPC解码。
为了便于说明，如果从图8所示的传输装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵例如是如图64所示的其中奇偶性矩阵具有阶梯结构的奇偶校验矩阵H，则传输装置11的奇偶性交织器23执行奇偶性交织以将第（K+qx+y+1）符号位交织到第（K+Py+x+1）符号位的位置，其中信息长度K是60，循环结构中的单位列数P是5，且奇偶性长度M的约数q（=M/P）是6。
该奇偶性交织等效于如上所述的表达式（12）中示出的列替换。因此，LDPC解码器166不需要执行表达式（12）中示出的列替换。
因此，除了不经历奇偶性去交织的LDPC码或者经历表达式（12）中示出的列替换的LDPC码从列扭转去交织器55提供到LDPC解码器166，且LDPC解码器166不执行表达式（12）中示出的列替换之外，图61所示的接收装置12执行与由图67所示的解码装置执行的操作相同的操作。
图68示出图61所示的LDPC解码器166的示例结构。
在图68中，除了不提供图67所示的已接收数据重排单元310之外，LDPC解码器166具有与图67所示的解码装置相同的结构。除了不执行表达式（12）中示出的列替换之外，LDPC解码器166执行与图67所示的解码装置相同的操作。因此，在这里不重复其说明。
不需要如上所述的接收数据重排单元310，可以便LDPC解码器166比图67所示的解码装置的尺寸更小。
在图64到图68中，为了便于说明，每个LDPC码的码长度N是90，信息长度K是60，循环结构中的单位列数（每个基本矩阵的行数和列数）是5，且奇偶性长度M的约数q（=M/P）是6。然而，码长度N、信息长度K、循环结构中的单位列数P和约数q（=M/P）不限于上述的各个值。
具体地说，在图8所示的传输装置11中，LDPC编码器115输出其中码长度N是64800、16200等，信息长度K是N-Pq（=N-M），循环结构中的单位列数P是360且约数q是M/P的LDPC码。当通过同时执行P个校验节点计算和P个变量节点计算关于这种LDPC码执行LDPC解码时也可以使用图68所示的LDPC解码器166。
图69是用于解释图62所示的位去交织器165的复用器54的操作的简图。
具体地说，图69的A示出复用器54的示例功能结构。
复用器54包括逆互换单元1001和存储器1002。
复用器54关于从先前级中的QAM解码器164提供的码元的码元位执行与传输装置11的去复用器25执行的互换操作对应的逆互换操作（互换操作的相反操作），或者执行逆互换操作以将由互换操作互换的LDPC码的符号位（码元位）返回到初始位置。得到的LDPC码提供到下一级中的列扭转去交织器55。
具体地说，在复用器54中，b个（连续的）码元设置为单元，且b个码元的mb位的码元位y0、y1、...、和ymb-1提供到逆互换单元1001。
逆互换单元1001执行逆互换以将mb位的码元位y0到ymb-1返回到初始mb位的符号位b0、b1、...、和bmb-1的序列（在传输装置11中去复用器25的互换单元32的互换之前看到的符号位b0到bmb-1的序列）。然后输出得到的mb位的符号位b0到bmb-1。
类似传输装置11中的去复用器25的存储器31，存储器1002具有在行（水平）方向上存储mb位并在列（垂直）方向上存储N/（mb）位的存储容量。也就是说，存储器1002以mb列形成以存储N/（mb）位。
在存储器1002中，从逆互换单元1001输出的LDPC码的符号位在其中从传输装置11中的去复用器25的存储器31读取符号位的方向上写入，且写入存储器1002的符号位以符号位写入存储器31中的方向读取。
具体地说，在接收装置12的复用器54中，在行方向上以mb位从逆互换单元1001输出的LDPC码的符号位的写入在存储器1002的第一行中开始，且在较低行中顺序地执行，如图69的A所示。
当完成等于一个代码的长度的符号位的写入时，复用器54在列方向上从存储器1002读取符号位，并提供符号位到下一级中的列扭转去交织器55。
图69的B是示出从存储器1002读取符号位的简图。
在复用器54中，在形成存储器1002的列的从顶部向着底部的方向上（在列方向上）LDPC码的符号位的读取以从左至右的方向在列上执行。
图70是用于解释图62所示的位去交织器165的列扭转去交织器55的操作的简图。
具体地说，图70示出复用器54的存储器1002的示例结构。
存储器1002具有在列（垂直）方向上存储mb位并在行（水平）方向上存储N/（mb）位的存储容量，且由mb列形成。
列扭转去交织器55通过在行方向上写入LDPC码的符号位并在列方向上控制其中读取符号位的读取开始位置来在存储器1002上执行列扭转去交织。
具体地说，列扭转去交织器55通过适当地改变在列当中开始读取符号位的读取开始位置，来执行逆重排操作以将由列扭转交织重排的符号位的序列返回到初始序列。
这里，图70示出在调制方法是16QAM且如上所述参考图24的乘数b是1的情况下存储器1002的示例结构。因此，一个码元中的位数m是4，且存储器1002以四（=mb）个列形成。
代替复用器54，列扭转去交织器55在存储器1002中从第一行开始向着较低行，在行方向上执行从互换单元1001输出的LDPC码的符号位的写入。
在完成等于一个代码的长度的符号位的写入之后，列扭转去交织器55以从左至右的方向在列上执行在存储器1002的从顶部向着底部的方向上（在列方向上）符号位的读取。
列扭转去交织器55在作为其中传输装置11中的列扭转交织器24开始写入符号位的写入开始位置的符号位读取开始位置开始从存储器1002读取符号位。
具体地说，在每个列中顶部位置（最高位置）的地址是0，列方向上各个位置的地址由递增顺序的整数表示，调制方法是16QAM且乘数b是1的情况下，列扭转去交织器55在最左边的列将读取开始位置设置在地址0的位置，在第二列（从左侧起）将读取开始位置设置在地址2的位置，在第三列将读取开始位置设置在地址4的位置，且在第四列将读取开始位置设置在地址7的位置。
在读取开始位置不是在地址0的位置的每一列中，在已经在最低位置执行了符号位读取之后，读取操作返回到顶部（在地址0的位置），然后继续读取直到到达紧接在读取开始位置之前的位置为止。此后，关于下一（右边的）列执行读取。
在执行以上描述的列扭转去交织时，由列扭转交织重排的符号位的序列返回到初始序列。
图71是示出图61所示的位去交织器165的另一示例结构的框图。
在该图中，等效于图62中的组件的组件由与在图62中使用的附图标记相同的附图标记表示，且在这里不重复其说明。
具体地说，除了添加奇偶性去交织器1011之外，图71所示的位去交织器165具有与图62中示出的相同结构。
在图71中，位去交织器165包括复用器（MUX）54、列扭转去交织器55和奇偶性去交织器1011，并关于从QAM解码器164提供的LDPC码的符号位执行位去交织。
具体地说，复用器54关于从QAM解码器164提供的LDPC码执行与由传输装置11的去复用器25执行的互换操作对应的逆互换操作（互换操作的相反操作），或者执行逆互换操作以将由互换操作互换的符号位的位置返回到初始位置。得到的LDPC码提供到列扭转去交织器55。
列扭转去交织器55关于从复用器54提供的LDPC码执行与作为由传输装置11的列扭转交织器24执行的重排操作的列扭转交织对应的列扭转去交织。
作为列扭转去交织的结果获得的LDPC码从列扭转去交织器55提供到奇偶性去交织器1011。
奇偶性去交织器1011关于在列扭转去交织器55经历了列扭转去交织的符号位执行与由传输装置11的奇偶性交织器23执行的奇偶性交织对应的奇偶性去交织（奇偶性交织的相反操作），或者执行奇偶性去交织以将由奇偶性交织互换的LDPC码的符号位的序列返回到初始序列。
作为奇偶性去交织的结果获得的LDPC码从奇偶性去交织器1011提供到LDPC解码器166。
因此，在图71所示的位去交织器165中，经历了逆互换操作、列扭转去交织和奇偶性去交织的LDPC码，或者通过根据奇偶校验矩阵H执行LDPC编码而获得的LDPC码提供到LDPC解码器166。
LDPC解码器166通过使用在传输装置11的LDPC编码器115的LDPC编码中使用的奇偶校验矩阵H或者通过关于奇偶校验矩阵H至少执行等效于奇偶性交织的列替换而获得的已变换奇偶校验矩阵，关于从位去交织器165提供的LDPC码执行LDPC解码。得到的数据作为LDPC目标数据的解码的结果输出。
在图71中，通过根据奇偶校验矩阵H执行LDPC编码获得的LDPC码从位去交织器165（的奇偶性去交织器1011）提供到LDPC解码器166。因此，在通过使用传输装置11的LDPC编码器115的LDPC编码中使用的奇偶校验矩阵H执行LDPC码的LDPC解码的情况下，LDPC解码器166可以以通过用于一次一个节点地顺序地计算消息（校验节点消息和变量节点消息）的全串行解码方法执行LDPC解码的解码装置，或者通过用于对于全部节点同时（并行）计算消息的全并行解码方法执行LDPC解码的解码装置形成。
在使用通过关于传输装置11的LDPC编码器115的LDPC编码中使用的奇偶校验矩阵H至少执行等效于奇偶性交织的列替换而获得的已变换奇偶校验矩阵在LDPC解码器166执行LDPC码的LDPC解码的情况下，LDPC解码器166是同时执行P（或者除了1之外的P的约数）个校验节点计算和P个变量节点计算的架构的解码装置，和可以由包括已接收数据重排单元310的解码装置（图67）形成，该已接收数据重排单元310通过关于LDPC码执行与用于获得已变换奇偶校验矩阵的列替换相同的列替换来重排LDPC码的符号位。
在图71中，为了便于说明，执行逆互换操作的复用器54，执行列扭转去交织的列扭转去交织器55和执行奇偶性去交织的奇偶性去交织器1011彼此分开地形成。然而，可以集成地形成复用器54、列扭转去交织器55和奇偶性去交织器1011中的两个或多个，就像传输装置11的奇偶性交织器23、列扭转交织器24和去复用器25那样。
[接收系统的示例结构]
图72示出接收装置12可以应用到的接收系统的第一示例结构的框图。
在图72中，接收系统包括获取单元1101、传输信道解码操作单元1102和信息源解码操作单元1103。
获取单元1101经由诸如数字地面广播、数字卫星广播、CATV网络或者因特网之类的网络的传输信道（通信信道）（未示出）获取包含通过关于诸如显示的图像数据和音频数据之类的LDPC目标数据至少执行LDPC编码而获得的LDPC码的信号。信号然后被提供到传输信道解码操作单元1102。
例如，在经由地面波、卫星波或者CATV（有线电视）网络广播要由获取单元1101获得的信号的情况下，获取单元1101由调谐器、STB（机顶盒）等形成。例如，在如在IPTV（因特网协议电视）中从网络服务器通过多址通信发送要由获取单元1101获取的信号的情况下，获取单元1101由诸如NIC（网络接口卡）之类的网络I/F（接口）形成。
传输信道解码操作单元1102等效于接收装置12。传输信道解码操作单元1102关于由获取单元1101经由传输信道获取的信号执行传输信道解码操作。传输信道解码操作至少包括校正在传输信道中出现的误差的操作。得到的信号提供到信息源解码操作单元1103。
具体地说，由获取单元1101经由传输信道获取的信号是通过至少执行纠错编码以校正在传输信道中出现的误差而获得的信号，且传输信道解码操作单元1102关于该信号执行诸如纠错操作的传输信道解码操作。
这里，例如，纠错编码可以是LDPC编码或者BCH编码。在该示例中，至少执行LDPC编码作为纠错编码。
存在传输信道解码操作包括调制信号的解调等的情况。
信息源解码操作单元1103关于经历了传输信道解码操作的信号执行信息源解码操作。信息源解码操作至少包括将压缩信息解压缩为初始信息的操作。
具体地说，存在由获取单元1101经由传输信道获取的信号已经经历压缩编码以压缩信息从而减小作为信息的图像和音频数据的数据量的情况。在这种情况下，信息源解码操作单元1103关于经历了传输信道解码操作的信号执行诸如将压缩信息解压缩为初始信息的操作（解压缩操作）的信息源解码操作。
在由获取单元1101经由传输信道获取的信号没有经历压缩编码的情况下，信息源解码操作单元1103不执行该操作以将压缩信息解压缩为初始信息。
这里，例如，解压缩操作可以是MPEG解码。存在传输信道解码操作包括去扰等以及解压缩操作的情况。
在具有上述结构的接收系统中，在获取单元1101关于诸如图像和声音之类的数据执行诸如MPEG编码之类的压缩编码。另外，经历了诸如LDPC编码之类的纠错编码的信号经由传输信道获取，并提供到传输信道解码操作单元1102。
在传输信道解码操作单元1102，关于从获取单元1101提供的信号作为传输信道解码操作执行例如与由接收装置12执行的操作相同的操作，且得到的信号提供到信息源解码操作单元1103。
在信息源解码操作单元1103，关于从传输信道解码操作单元1102提供的信号执行诸如MPEG解码的信息源解码操作，且输出得到的图像或者声音。
具有如图72所示的以上结构的接收系统可以应用于接收作为数字广播的电视广播的电视调谐器等。
应当注意，获取单元1101、传输信道解码操作单元1102和信息源解码操作单元1103可以形成为彼此独立的装置（硬件（IC（集成电路）等）或者软件模块）。
至于获取单元1101、传输信道解码操作单元1102和信息源解码操作单元1103，获取单元1101和传输信道解码操作单元1102的集合、传输信道解码操作单元1102和信息源解码操作单元1103的集合或者获取单元1101、传输信道解码操作单元1102和信息源解码操作单元1103的集合可以形成为单个独立装置。
图73示出接收装置12可以应用到的接收系统的第二示例结构的框图。
在该图中，等效于图72中的组件的组件由与在图72中使用的附图标记相同的附图标记表示，且在这里不重复其说明。
图73所示的接收系统与图72的接收系统的相同在于包括获取单元1101、传输信道解码操作单元1102和信息源解码操作单元1103，而是不同于图72的接收系统在于进一步包括输出单元1111。
输出单元1111例如可以是显示图像的显示装置或者输出声音的扬声器，并输出图像或者声音作为从信息源解码操作单元1103输出的信号。也就是，输出单元1111显示图像或者输出声音。
具有如图73所示的以上结构的接收系统可以应用于接收作为数字广播的电视广播的电视机（电视接收机）或者接收无线电广播的无线电接收机。
在由获取单元1101获取的信号没有经历压缩编码的情况下，从传输信道解码操作单元1102输出的信号提供到输出单元1111。
图74示出接收装置12可以应用到的接收系统的第三示例结构的框图。
在该图中，等效于图72中的组件的组件由与在图72中使用的附图标记相同的附图标记表示，且在这里不重复其说明。
图74所示的接收系统与图72的接收系统的相同在于包括获取单元1101和传输信道解码操作单元1102。
然而，图74所示的接收系统不同于图72的接收系统在于不提供信息源解码操作单元1103而是新添加记录单元1121。
记录单元1121在诸如光盘、硬盘（磁盘）或者闪存存储器之类的记录（存储）介质上记录（存储）从传输信道解码操作单元1102输出的信号（例如，MPEG的TS的TS分组）。
具有如图74所示的以上结构的接收系统可以应用于记录电视广播的记录器。
在图74中，接收系统可以进一步包括信息源解码操作单元1103，且经历信息源解码操作单元1103的信息源解码操作的信号或者作为解码的结果获得的图像或者声音可以由记录单元1121记录。
[计算机的一个实施例]
以上描述的一系列操作可以以硬件执行，且也可以以软件执行。在以软件执行该一系列操作的情况下，形成软件的程序安装到通用计算机等中。
图75示出用于执行以上描述的一系列操作的程序安装到的计算机的实施例的示例结构。
程序可以预先记录在计算机中作为记录介质提供的硬盘705或者ROM703中。
替代地，程序可以临时或者永久地存储（记录）在可拆卸记录介质711上，诸如软盘、CD-ROM（致密盘只读存储器）、MO（磁光）盘、DVD（数字多用途盘）、磁盘或者半导体存储器。这种可拆卸记录介质711可以提供为所谓的封装软件。
代替从上面描述的可拆卸记录介质711安装到计算机中，程序可以从下载站点经由用于数字卫星广播的人造卫星无线地传送到计算机，或者经由诸如LAN（局域网）或者因特网之类的网络通过电缆传送到计算机。在计算机中，通信单元708接收以该方式传送的程序，且程序可以安装到内部硬盘705中。
计算机包括CPU（中央处理单元）702。输入/输出接口710经由总线701连接到CPU702，且当通过用户操作由键盘、鼠标、麦克风等形成的输入单元707经由输入/输出接口710输入指令时，CPU702根据该指令执行在ROM（只读存储器）703中存储的程序。替代地，CPU702将硬盘705中存储的程序，从卫星或者网络传送、由通信单元708接收、然后安装到硬盘705中的程序，或者从安装在驱动器709上的可拆卸记录介质711读取并安装到硬盘705中的程序加载到RAM（随机存取存储器）704中，然后执行该程序。通过这样做，CPU702根据以上描述的流程图执行操作，或者使用在以上描述的框图中图示的结构执行操作。在必要时，例如，CPU702从由LCD（液晶显示器）或者扬声器等形成的输出单元706输出操作结果，或者从通信单元708经由输入/输出接口710发送操作结果，并进一步将操作结果存储到硬盘705中。
在该说明书中，用于使得计算机执行各种操作的程序中写入的处理步骤不必根据描述为流程图的序列按时间顺序进行，而是包括要并行或者彼此独立地进行的过程（诸如并行过程或者基于对象的过程）。
程序可以由一个计算机执行，或者可以由多于一个计算机以分布式方式执行。另外，程序可以传送到远程计算机，并在其中执行。
应当注意，本技术的实施例不限于以上描述的实施例，且在不脱离本技术的范围的情况下可以对它们做出各种修改。
也就是说，以上描述的要在用于便携式终端的数字广播中使用的LDPC码（的校验矩阵初始值表）等可以在用于固定终端的数字广播中使用。
本技术也可以具体表现为以下将要描述的结构。
[1]一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和8/15的码率的LDPC码；和
互换单元，以与由256QAM定义的256个信号点之一对应的码元的码元位替换由编码单元编码的LDPC码的符号位，
由编码单元编码的LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
互换单元
以位y2替换位b0，
以位y6替换位b1，
以位y1替换位b2，
以位y0替换位b3，
以位y7替换位b4，
以位y5替换位b5，
以位y3替换位b6，并且
以位y4替换位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
[2]一种数据处理方法，包括：
编码步骤，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和8/15的码率的LDPC码；和
互换步骤，以与由256QAM定义的256个信号点之一对应的码元的码元位替换在编码步骤中编码的LDPC码的符号位，
在编码步骤编码的LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
互换步骤包括
以位y2替换位b0，
以位y6替换位b1，
以位y1替换位b2，
以位y0替换位b3，
以位y7替换位b4，
以位y5替换位b5，
以位y3替换位b6，并且
以位y4替换位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
[3]一种数据处理装置，包括：
逆互换单元，以具有16200位的码长度和8/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码单元，在由逆互换单元互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
逆互换单元
以位b0替换位y2，
以位b1替换位y6，
以位b2替换位y1，
以位b3替换位y0，
以位b4替换位y7，
以位b5替换位y5，
以位b6替换位y3，并且
以位b7替换位y4，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i，
LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464。
[4]一种数据处理方法，包括：
逆互换步骤，以具有16200位的码长度和8/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码步骤，在逆互换步骤中互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
逆互换步骤包括
以位b0替换位y2，
以位b1替换位y6，
以位b2替换位y1，
以位b3替换位y0，
以位b4替换位y7，
以位b5替换位y5，
以位b6替换位y3，并且
以位b7替换位y4，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i，
LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464。
[5]一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和4/15的码率的LDPC码；和
互换单元，以与由256QAM定义的256个信号点之一对应的码元的码元位替换由编码单元编码的LDPC码的符号位，
由编码单元编码的LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
1953 2331 2545 2623 4653 5012 5700 6458 6875 7605 7694 7881 8416 87589181 9555 9578 9932 10068 11479 11699
514 784 2059 2129 2386 2454 3396 5184 6624 6825 7533 7861 9116 94739601 10432 11011 11159 11378 11528 11598
483 1303 1735 2291 3302 3648 4222 4522 5511 6626 6804 7404 7752 79828108 8930 9151 9793 9876 10786 11879
1956 7572 9020 9971
13 1578 7445 8373
6805 6857 8615 11179
7983 8022 10017 11748
4939 8861 10444 11661
2278 3733 6265 10009
4494 7974 10649
8909 11030 11696
3131 9964 10480
互换单元
以位y4替换位b0，
以位y0替换位b1，
以位y6替换位b2，
以位y1替换位b3，
以位y3替换位b4，
以位y7替换位b5，
以位y5替换位b6，并且
以位y2替换位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
[6]一种数据处理方法，包括：
编码步骤，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和4/15的码率的LDPC码；和
互换步骤，以与由256QAM定义的256个信号点之一对应的码元的码元位替换在编码步骤中编码的LDPC码的符号位，
在编码步骤编码的LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
1953 2331 2545 2623 4653 5012 5700 6458 6875 7605 7694 7881 8416 87589181 9555 9578 9932 10068 11479 11699
514 784 2059 2129 2386 2454 3396 5184 6624 6825 7533 7861 9116 94739601 10432 11011 11159 11378 11528 11598
483 1303 1735 2291 3302 3648 4222 4522 5511 6626 6804 7404 7752 79828108 8930 9151 9793 9876 10786 11879
1956 7572 9020 9971
13 1578 7445 8373
6805 6857 8615 11179
7983 8022 10017 11748
4939 8861 10444 11661
2278 3733 6265 10009
4494 7974 10649
8909 11030 11696
3131 9964 10480
互换步骤包括
以为y4替换位b0，
以位y0替换位b1，
以位y6替换位b2，
以位y1替换位b3，
以位y3替换位b4，
以位y7替换位b5，
以位y5替换位b6，并且
以位y2替换位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
[7]一种数据处理装置，包括：
逆互换单元，以具有16200位的码长度和4/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码单元，在由逆互换单元互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
逆互换单元
以位b0替换位y4，
以位b1替换位y0，
以位b2替换位y6，
以位b3替换位y1，
以位b4替换位y3，
以位b5替换位y7，
以位b6替换位y5，并且
以位b7替换位y2，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i，
LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
1953 2331 2545 2623 4653 5012 5700 6458 6875 7605 7694 7881 8416 87589181 9555 9578 9932 10068 11479 11699
514 784 2059 2129 2386 2454 3396 5184 6624 6825 7533 7861 9116 94739601 10432 11011 11159 11378 11528 11598
483 1303 1735 2291 3302 3648 4222 4522 5511 6626 6804 7404 7752 79828108 8930 9151 9793 9876 10786 11879
1956 7572 9020 9971
13 1578 7445 8373
6805 6857 8615 11179
7983 8022 10017 11748
4939 8861 10444 11661
2278 3733 6265 10009
4494 7974 10649
8909 11030 11696
3131 9964 10480。
[8]一种数据处理方法，包括：
逆互换步骤，以具有16200位的码长度和4/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码步骤，在逆互换步骤中互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
逆互换步骤包括
以位b0替换位y4，
以位b1替换位y0，
以位b2替换位y6，
以位b3替换位y1，
以位b4替换位y3，
以位b5替换位y7，
以位b6替换位y5，并且
以位b7替换位y2，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i，
LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
1953 2331 2545 2623 4653 5012 5700 6458 6875 7605 7694 7881 8416 87589181 9555 9578 9932 10068 11479 11699
514 784 2059 2129 2386 2454 3396 5184 6624 6825 7533 7861 9116 94739601 10432 11011 11159 11378 11528 11598
483 1303 1735 2291 3302 3648 4222 4522 5511 6626 6804 7404 7752 79828108 8930 9151 9793 9876 10786 11879
1956 7572 9020 9971
13 1578 7445 8373
6805 6857 8615 11179
7983 8022 10017 11748
4939 8861 10444 11661
2278 3733 6265 10009
4494 7974 10649
8909 11030 11696
3131 9964 10480。
[9]一种数据处理装置，包括：
编码单元，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和7/15的码率的LDPC码；和
互换单元，以与由256QAM定义的256个信号点之一对应的码元的码元位替换由编码单元编码的LDPC码的符号位，
由编码单元编码的LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
互换单元
以位y2替换位b0，
以位y6替换位b1，
以位y4替换位b2，
以位y1替换位b3，
以位y5替换位b4，
以位y0替换位b5，
以位y7替换位b6，并且
以位y3替换位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
[10]一种数据处理方法，包括：
编码步骤，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和7/15的码率的LDPC码；和
互换步骤，以与由256QAM定义的256个信号点之一对应的码元的码元位替换在编码步骤中编码的LDPC码的符号位，
在编码步骤编码的LDPC码包括信息位和奇偶校验位，
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
互换步骤包括
以位y2替换位b0，
以位y6替换位b1，
以位y4替换位b2，
以位y1替换位b3，
以位y5替换位b4，
以位y0替换位b5，
以位y7替换位b6，并且
以位y3替换位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
[11]一种数据处理装置，包括：
逆互换单元，以具有16200位的码长度和7/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码单元，在由逆互换单元互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
逆互换单元
以位b0替换位y2，
以位b1替换位y6，
以位b2替换位y4，
以位b3替换位y1，
以位b4替换位y5，
以位b5替换位y0，
以位b6替换位y7，并且
以位b7替换位y3，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
LDPC码包括信息位和奇偶校验位
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005。
[12]一种数据处理方法，包括：
逆互换步骤，以具有16200位的码长度和7/15的码率的LDPC码的符号位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码步骤，在逆互换步骤中互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
逆互换步骤包括
以位b0替换位y2，
以位b1替换位y6，
以位b2替换位y4，
以位b3替换位y1，
以位b4替换位y5，
以位b5替换位y0，
以位b6替换位y7，并且
以位b7替换位y3，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个符号位分配给一个码元，该八个符号位中从最高位开始计数的第（#i+1）位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第（#i+1）位表示为位y#i。
LDPC码包括信息位和奇偶校验位
奇偶校验矩阵包括对应于信息位的信息矩阵部分和对应于奇偶校验位的奇偶性矩阵部分，
信息矩阵部分由校验矩阵初始值表表示，
校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005。
附图标记列表
11传输装置，12接收装置，23奇偶性交织器，24列扭转交织器，25去复用器，31存储器，32互换单元，54复用器，55列扭转交织器，111模式适配/复用器单元112微调电容器，113BB加扰器，114BCH编码器，115LDPC编码器，116位交织器，117QAM编码器，118时间交织器，119MISO/MIMO编码器，120频率交织器，121BCH编码器，122LDPC编码器，123QAM编码器，124频率交织器，131帧建立器/资源分配单元，132OFDM生成单元，151OFDM操作单元，152帧管理单元，153频率去交织器，154QAM解码器，155LDPC解码器，156BCH解码器，161频率去交织器，162MISO/MIMO解码器，163时间去交织器，164QAM解码器，165位去交织器，166LDPC解码器，167BCH解码器，168BB解扰器，169空位删除单元，170去复用器，300边数据存储器，301选择器，302校验节点计算单元，303循环移位电路，304边数据存储器，305选择器，306已接收数据存储器，307变量节点计算单元，308循环移位电路，309已解码字计算单元，310已接收数据重排单元，311已解码数据重排单元，601编码操作单元，602存储单元，611码率设置单元，612初始值表读取单元，613校验矩阵生成单元，614信息位读取单元，615编码奇偶性计算单元，616控制单元，701总线，702CPU，703ROM，704RAM，705硬盘，706输出单元，707输入单元，708通信单元，709驱动器，710输入/输出接口，711可拆卸记录介质，1001逆互换单元，1002存储器，1011奇偶性去交织器，1101获取单元，1101传输信道解码操作单元，1103信息源解码操作单元，1111输出单元1121记录单元。

Claims (9)

1.一种数据处理装置，包括：
编码单元，配置为基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和8/15的码率的LDPC码；和
互换单元，配置为以与由256QAM定义的256个信号点之一对应的码元的码元位替换由编码单元编码的LDPC码的位，
由所述编码单元编码的LDPC码包括信息位和奇偶校验位，
所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，所述奇偶校验矩阵中的所述奇偶性矩阵部分具有阶梯结构，
所述信息矩阵部分由校验矩阵初始值表表示，
所述校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 67626786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 72087218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
所述互换单元
将位b0分配给位y2，
将位b1分配给位y6，
将位b2分配给位y1，
将位b3分配给位y0，
将位b4分配给位y7，
将位b5分配给位y5，
将位b6分配给位y3，并且
将位b7分配给位y4，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个位分配给一个码元，该八个位中从最高位开始计数的第(#i+1)位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第(#i+1)位表示为位y#i，
其中奇偶校验矩阵初始值表的第i行第j列值、奇偶校验矩阵H的第w列的第j元素1的行号、以及奇偶性长度分别表示为hi,j、Hw-j和M，不是奇偶校验矩阵H中第(1+360×(i-1))列的第w列中元素1的行数Hw-j通过公式Hw-j＝mod{hi，j+mod((w-1)，P)×q，M)确定，其中mod(x，y)指示当x除以y时获得的余数，并且
P表示信息矩阵部分的循环结构中的单位列数，并且q表示通过将奇偶 性长度M除以循环结构中的单位列数P而获得的值M/360。
2.一种数据处理方法，包括：
编码步骤，基于LDPC码的奇偶校验矩阵执行LDPC编码以产生具有16200位的码长度和8/15的码率的LDPC码；和
互换步骤，以与由256QAM定义的256个信号点之一对应的码元的码元位替换在所述编码步骤中编码的LDPC码的位，
在所述编码步骤编码的LDPC码包括信息位和奇偶校验位，
所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，所述奇偶校验矩阵中的所述奇偶性矩阵部分具有阶梯结构，
所述信息矩阵部分由校验矩阵初始值表表示，
所述校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 67626786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 72087218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
所述互换步骤包括
将位b0分配给位y2，
将位b1分配给位y6，
将位b2分配给位y1，
将位b3分配给位y0，
将位b4分配给位y7，
将位b5分配给位y5，
将位b6分配给位y3，并且
将位b7分配给位y4，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个位分配给一个码元，该八个位中从最高位开始计数的第(#i+1)位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第(#i+1)位表示为位y#i，
其中奇偶校验矩阵初始值表的第i行第j列值、奇偶校验矩阵H的第w列的第j元素1的行号、以及奇偶性长度分别表示为hi,j、Hw-j和M，不是奇偶校验矩阵H中第(1+360×(i-1))列的第w列中元素1的行数Hw-j通过公式Hw-j＝mod{hi，j+mod((w-1)，P)×q，M)确定，其中mod(x，y)指示当x除以y时获得的余数，并且
P表示信息矩阵部分的循环结构中的单位列数，并且q表示通过将奇偶性长度M除以循环结构中的单位列数P而获得的值M/360。
3.一种数据处理装置，包括：
逆互换单元，配置为以具有16200位的码长度和8/15的码率的LDPC码的位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码单元，配置为在由所述逆互换单元互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
所述逆互换单元
将位y2分配给位b0，
将位y6分配给位b1，
将位y1分配给位b2，
将位y0分配给位b3，
将位y7分配给位b4，
将位y5分配给位b5，
将位y3分配给位b6，并且
将位y4分配给位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个位分配给一个码元，该八个位中从最高位开始计数的第(#i+1)位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第(#i+1)位表示为位y#i，
所述LDPC码包括信息位和奇偶校验位，
所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，所述奇偶校验矩阵中的所述奇偶性矩阵部分具有阶梯结构，
所述信息矩阵部分由校验矩阵初始值表表示，
所述校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 67626786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 72087218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464，
其中奇偶校验矩阵初始值表的第i行第j列值、奇偶校验矩阵H的第w列的第j元素1的行号、以及奇偶性长度分别表示为hi,j、Hw-j和M，不是奇偶校验矩阵H中第(1+360×(i-1))列的第w列中元素1的行数Hw-j通过公式Hw-j＝mod{hi，j+mod((w-1)，P)×q，M)确定，其中mod(x，y)指示当x除以y时获得的余数，并且
P表示信息矩阵部分的循环结构中的单位列数，并且q表示通过将奇偶性长度M除以循环结构中的单位列数P而获得的值M/360。
4.一种数据处理方法，包括：
逆互换步骤，以具有16200位的码长度和8/15的码率的LDPC码的位替换与由256QAM定义的256个信号点之一对应的码元的码元位；和
解码步骤，在所述逆互换步骤中互换LDPC码之后基于LDPC码的奇偶校验矩阵解码LDPC码，
所述逆互换步骤包括
将位y2分配给位b0，
将位y6分配给位b1，
将位y1分配给位b2，
将位y0分配给位b3，
将位y7分配给位b4，
将位y5分配给位b5，
将位y3分配给位b6，并且
将位y4分配给位b7，
其中在每一个具有16200/8位的存储容量的八个存储单元中存储并每次一位地从各个存储单元读取的八个位分配给一个码元，该八个位中从最高位开始计数的第(#i+1)位表示为位b#i，而一个码元的八个码元位中从最高位开始计数的第(#i+1)位表示为位y#i，
所述LDPC码包括信息位和奇偶校验位，
所述奇偶校验矩阵包括对应于所述信息位的信息矩阵部分和对应于所述奇偶校验位的奇偶性矩阵部分，所述奇偶校验矩阵中的所述奇偶性矩阵部分具有阶梯结构，
所述信息矩阵部分由校验矩阵初始值表表示，
所述校验矩阵初始值表是以360列的间隔示出信息矩阵部分的元素“1”的位置的表，并且该表包含
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 69947074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 60296244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 67626786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 72087218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464，
其中奇偶校验矩阵初始值表的第i行第j列值、奇偶校验矩阵H的第w列的第j元素1的行号、以及奇偶性长度分别表示为hi,j、Hw-j和M，不是奇偶校验矩阵H中第(1+360×(i-1))列的第w列中元素1的行数Hw-j通过公式Hw-j＝mod{hi，j+mod((w-1)，P)×q，M)确定，其中mod(x，y)指示当x除以y时获得的余数，并且
P表示信息矩阵部分的循环结构中的单位列数，并且q表示通过将奇偶性长度M除以循环结构中的单位列数P而获得的值M/360。
5.一种电视接收机，其特征在于包括如权利要求3所述的数据处理装置。
6.一种机顶盒，其特征在于包括如权利要求3所述的数据处理装置。
7.一种用于接收IPTV的装置，其特征在于包括如权利要求3所述的数据处理装置。
8.一种用于接收电视广播的装置，其特征在于包括如权利要求3所述的数据处理装置。
9.一种包括用于记录广播TV的记录器的装置，其特征在于包括如权利要求3所述的数据处理装置。
CN201280024562.9A 2011-05-27 2012-05-17 数据处理装置和数据处理方法 Expired - Fee Related CN103548272B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011118755A JP5648852B2 (ja) 2011-05-27 2011-05-27 データ処理装置、及び、データ処理方法
JP2011-118755 2011-05-27
PCT/JP2012/062640 WO2012165161A1 (ja) 2011-05-27 2012-05-17 データ処理装置、及び、データ処理方法

Publications (2)

Publication Number Publication Date
CN103548272A CN103548272A (zh) 2014-01-29
CN103548272B true CN103548272B (zh) 2017-06-23

Family

ID=47259024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024562.9A Expired - Fee Related CN103548272B (zh) 2011-05-27 2012-05-17 数据处理装置和数据处理方法

Country Status (10)

Country Link
US (1) US9026884B2 (zh)
EP (1) EP2688210B1 (zh)
JP (1) JP5648852B2 (zh)
KR (1) KR20140023970A (zh)
CN (1) CN103548272B (zh)
AU (1) AU2012263796B2 (zh)
BR (1) BR112013029806A2 (zh)
RU (1) RU2595585C2 (zh)
TW (1) TWI481203B (zh)
WO (1) WO2012165161A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630278B2 (ja) 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
US20150046766A1 (en) 2013-02-08 2015-02-12 Sony Corporation Data processing apparatus and data processing method
US20150046765A1 (en) 2013-02-08 2015-02-12 Sony Corporation Data processing apparatus and data processing method
BR112015027135B1 (pt) * 2013-05-02 2022-02-15 Sony Corporation Dispositivo e método de processamento de dados
RU2658791C2 (ru) * 2013-05-02 2018-06-22 Сони Корпорейшн Устройство обработки данных и способ обработки данных
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
KR102240220B1 (ko) * 2013-05-02 2021-04-13 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
MX338477B (es) 2013-06-12 2016-04-18 Sony Corp Aparato de procesamiento de datos y metodo de procesamiento de datos.
WO2015016673A1 (en) * 2013-08-01 2015-02-05 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3028452A4 (en) * 2013-08-01 2017-04-05 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CA3043836C (en) * 2014-02-13 2020-10-20 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
CN110784287B (zh) * 2014-02-20 2022-04-05 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104868971B (zh) * 2014-02-20 2019-12-13 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104868972A (zh) * 2014-02-20 2015-08-26 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104901773A (zh) * 2014-03-06 2015-09-09 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104901774B (zh) * 2014-03-06 2019-12-13 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935397A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935399A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935398A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CA2943822C (en) 2014-04-08 2018-10-23 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CA2948600C (en) 2014-05-21 2022-11-29 Sony Corporation Data processing device and method for decreasing the signal-to-noise power ratio per symbol for a selected bit error rate of a digital television broadcasting signal
US10396824B2 (en) 2014-05-21 2019-08-27 Sony Corporation Data processing device and data processing method
CN105376008A (zh) * 2014-08-13 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CA2864647C (en) * 2014-08-14 2017-04-25 Sung-Ik Park Low density parity check encoder having length of 16200 and code rate of 4/15, and low density parity check encoding method using the same
CN105356965A (zh) * 2014-08-19 2016-02-24 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN105450354A (zh) * 2014-08-29 2016-03-30 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
CN105376023A (zh) * 2014-08-29 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
WO2016140515A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
KR101800415B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
US9742517B2 (en) 2015-05-19 2017-08-22 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9762346B2 (en) 2015-05-19 2017-09-12 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10523386B2 (en) * 2016-06-24 2019-12-31 Lg Electronics Inc. Method of processing data block in wireless communication system and apparatus therefor
JP6885029B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885026B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885025B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6852427B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6852428B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880791B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880792B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891518B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891519B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897204B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895053B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6903979B2 (ja) * 2017-02-20 2021-07-14 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6564964B2 (ja) * 2017-03-13 2019-08-21 ソニーセミコンダクタソリューションズ株式会社 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム
JP6895070B2 (ja) * 2017-08-22 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6930377B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930372B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930374B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930375B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930373B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874352A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法以及编码设备和编码方法
CN101911507A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备和数据处理方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序
CN101971503A (zh) * 2008-03-03 2011-02-09 Rai意大利无线电视股份有限公司 用于ldpc编码的调制和qam星座的位置换模式

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7430396B2 (en) * 2003-07-03 2008-09-30 The Directv Group, Inc. Encoding low density parity check (LDPC) codes through an LDPC decoder
KR100922956B1 (ko) * 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법
KR100945991B1 (ko) * 2005-05-13 2010-03-09 닛본 덴끼 가부시끼가이샤 Ｌｄｐｃ 부호화 방식에 의한 인코더 및 디코더
US7831887B2 (en) * 2005-12-15 2010-11-09 General Instrument Corporation Method and apparatus for using long forward error correcting codes in a content distribution system
US7934137B2 (en) * 2006-02-06 2011-04-26 Qualcomm Incorporated Message remapping and encoding
WO2009028886A2 (en) * 2007-08-28 2009-03-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
SI2043291T1 (sl) * 2007-09-28 2011-09-30 Lg Electronics Inc Aparat in postopek za oddajanje in sprejemanje ofdm signala
US7974254B2 (en) * 2007-10-22 2011-07-05 Nokia Corporation Digital broadcast signaling metadata
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
JP2009224820A (ja) * 2008-02-22 2009-10-01 Sony Corp 符号化装置、及び符号化方法
KR101503059B1 (ko) * 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5500379B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5505725B2 (ja) 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630283B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630282B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874352A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法以及编码设备和编码方法
CN101911507A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备和数据处理方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序
CN101971503A (zh) * 2008-03-03 2011-02-09 Rai意大利无线电视股份有限公司 用于ldpc编码的调制和qam星座的位置换模式

Also Published As

Publication number Publication date
RU2595585C2 (ru) 2016-08-27
TW201310920A (zh) 2013-03-01
EP2688210A4 (en) 2014-09-24
JP5648852B2 (ja) 2015-01-07
TWI481203B (zh) 2015-04-11
EP2688210A1 (en) 2014-01-22
KR20140023970A (ko) 2014-02-27
AU2012263796A1 (en) 2013-10-31
JP2012249046A (ja) 2012-12-13
US9026884B2 (en) 2015-05-05
AU2012263796B2 (en) 2016-12-22
BR112013029806A2 (pt) 2017-01-24
RU2013151685A (ru) 2015-05-27
EP2688210B1 (en) 2017-01-04
WO2012165161A1 (ja) 2012-12-06
CN103548272A (zh) 2014-01-29
US20140047295A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103548272B (zh) 数据处理装置和数据处理方法
CN103339862B (zh) 数据处理装置和数据处理方法
CN103210591B (zh) 数据处理设备以及数据处理方法
CN103181082B (zh) 数据处理装置和数据处理方法
CN103339863B (zh) 数据处理装置和数据处理方法
TWI497920B (zh) Data processing device and data processing method
TWI427937B (zh) Data processing device and data processing method
CN103329446B (zh) 数据处理装置和数据处理方法
DK2214318T3 (en) BICM BIT PERMUTATION PATTERNS WITH LDPC CODES OF RATE 2/3 AND 256QAM CONSTELLATIONS
TWI410055B (zh) Data processing device, data processing method and program product for performing data processing method on computer
JP5664919B2 (ja) データ処理装置、及び、データ処理方法
TWI459724B (zh) Data processing device and data processing method
JP5630282B2 (ja) データ処理装置、及び、データ処理方法
CN103404037A (zh) 数据处理装置和数据处理方法
CN101874351B (zh) 数据处理设备和数据处理方法
CN105191147B (zh) 数据处理装置和数据处理方法
CN104969477B (zh) 数据处理装置和数据处理方法
CN104205648B (zh) 数据处理装置和数据处理方法
CN103609025A (zh) 数据处理装置和数据处理方法
CN104969478B (zh) 数据处理装置以及数据处理方法
CN104521147A (zh) 数据处理设备和数据处理方法
CN106464269A (zh) 数据处理装置和数据处理方法
JP2021168519A (ja) 受信装置、及び、受信方法
JP2011176782A (ja) データ処理装置、及びデータ処理方法
CN104969476B (zh) 数据处理装置以及数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170623

Termination date: 20180517