RU2013151685A - Устройство обработки данных и способ обработки данных - Google Patents

Устройство обработки данных и способ обработки данных Download PDF

Info

Publication number
RU2013151685A
RU2013151685A RU2013151685/08A RU2013151685A RU2013151685A RU 2013151685 A RU2013151685 A RU 2013151685A RU 2013151685/08 A RU2013151685/08 A RU 2013151685/08A RU 2013151685 A RU2013151685 A RU 2013151685A RU 2013151685 A RU2013151685 A RU 2013151685A
Authority
RU
Russia
Prior art keywords
bit
bits
matrix
parity
information
Prior art date
Application number
RU2013151685/08A
Other languages
English (en)
Other versions
RU2595585C2 (ru
Inventor
Юдзи СИНОХАРА
Макико Ямамото
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of RU2013151685A publication Critical patent/RU2013151685A/ru
Application granted granted Critical
Publication of RU2595585C2 publication Critical patent/RU2595585C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

1. Устройство обработки данных, содержащее:модуль кодирования, выполненный с возможностью кодирования LDPC для генерирования кода LDPC, имеющего длину кода 16200 битов и скорость кода равную 8/15, на основе матрицы проверки четности для кодов LDPC; имодуль перестановки, выполненный с возможностью осуществления замены знаковых битов в коде LDPC, кодированном с помощью модуля кодирования, символьными битами символа, соответствующего одной из 256 точек сигнала, определенных в 256QAM, при этомкод LDPC, кодированный модулем кодирования содержит информационные биты и биты четности, аматрица проверки четности содержит информационную область матрицы, соответствующую информационным битам, и область матрицы четности, соответствующую битам четности, причеминформационная область матрицы представлена таблицей исходного значения матрицы проверки, атаблица исходного значения матрицы проверки является таблицей, представляющей положения элементов "1" информационной области матрицы через интервалы 360 столбцов, и содержит32 384 430 591 1976 1296 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 71891881 1788 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 75372791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534574 2056 1826 1461 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 755414 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 74624075 4188 7313 75535145 6018 7148 75073198 4858 6983 70333170 5126 5625 69012839 6093 7071 745011 3735 54132497 5400 72382067 5172 57141889 7173 73291795 2773 34992695 2944 67353221 4625 58971690 6122 68165013 6839 73581601 6849 74152180 7389 75432121 6838 70541948 3109 5046272 1015 7464,при этом модуль перестановки выполнен с возможностью заменыбита b0 битом y2,бита b1 битом y6,бита b2 битом y1,бита b3 битом y0,бита b4 битом y7,бита b5 битом y5,бита b6 битом y3, ибита b7 битом y4,при этом восемь �

Claims (4)

1. Устройство обработки данных, содержащее:
модуль кодирования, выполненный с возможностью кодирования LDPC для генерирования кода LDPC, имеющего длину кода 16200 битов и скорость кода равную 8/15, на основе матрицы проверки четности для кодов LDPC; и
модуль перестановки, выполненный с возможностью осуществления замены знаковых битов в коде LDPC, кодированном с помощью модуля кодирования, символьными битами символа, соответствующего одной из 256 точек сигнала, определенных в 256QAM, при этом
код LDPC, кодированный модулем кодирования содержит информационные биты и биты четности, а
матрица проверки четности содержит информационную область матрицы, соответствующую информационным битам, и область матрицы четности, соответствующую битам четности, причем
информационная область матрицы представлена таблицей исходного значения матрицы проверки, а
таблица исходного значения матрицы проверки является таблицей, представляющей положения элементов "1" информационной области матрицы через интервалы 360 столбцов, и содержит
32 384 430 591 1976 1296 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1881 1788 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 2056 1826 1461 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464,
при этом модуль перестановки выполнен с возможностью замены
бита b0 битом y2,
бита b1 битом y6,
бита b2 битом y1,
бита b3 битом y0,
бита b4 битом y7,
бита b5 битом y5,
бита b6 битом y3, и
бита b7 битом y4,
при этом восемь знаковых битов хранятся в восьми модулях хранения, каждый из которых имеет емкость хранения 16200/8 битов и считываются из соответствующих модулей хранения по одному биту, каждых из которых назначают для одного символа, причем (#i+1)-й бит, отсчитанный от самого верхнего бита из указанных восьми знаковых битов, выражен в качестве бита b#i, a (#i+1)-й бит, отсчитанный от самого верхнего бита из восьми символьных битов одного символа, выражен в качестве бита y#i.
2. Способ обработки данных, содержащий:
этап кодирования, на котором осуществляют кодирование LDPC для генерирования кода LDPC, имеющего длину кода 16200 битов и скорость кода равную 8/15, на основе матрицы проверки четности для кодов LDPC; и
этап перестановки, на котором осуществляют замену знаковых битов кода LDPC, кодированного на этапе кодирования, символьными битами символа, соответствующего одной из 256 точек сигнала, определенных в 256QAM, при этом
код LDPC, кодированный на этапе кодирования, содержит информационные биты и биты четности, а
матрица проверки четности содержит информационную область матрицы, соответствующую информационным битам, и область матрицы четности, соответствующую битам четности, причем
информационная область матрицы представлена таблицей исходного значения матрицы проверки, а
таблица исходного значения матрицы проверки является таблицей, представляющей положения элементов "1" информационной области матрицы через интервалы 360 столбцов, и содержит
32 384 430 591 1976 1296 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1881 1788 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 2056 1826 1461 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464,
при этом на этапе перестановки осуществляют замену
бита b0 битом y2,
бита b1 битом y6,
бита b2 битом y1,
бита b3 битом y0,
бита b4 битом y7,
бита b5 битом y5,
бита b6 битом y3, и
бита b7 битом y4,
при этом восемь знаковых битов хранят в восьми модулях хранения, каждый из которых имеет емкость хранения 16200/8 битов и считывают из соответствующих модулей хранения по одному биту, каждых из которых назначают для одного символа, причем (#i+1)-й бит, отсчитанный от самого верхнего бита из указанных восьми знаковых битов, выражен в качестве бита b#i, a (#i+1)-й бит, отсчитанный от самого верхнего бита из восьми символьных битов одного символа, выражен в качестве бита y#i.
3. Устройство обработки данных, содержащее:
модуль обратной перестановки, выполненный с возможностью замены символьных битов символа, соответствующего одной из 256 точек сигнала, определенных в 256QAM, знаковыми битами кода LDPC, имеющего длину кода 16200 битов и скорость кода равную 8/15; и
модуль декодирования, выполненный с возможностью декодирования кода LDPC на основе матрицы проверки четности для кодов LDPC после выполнения, модулем обратной перестановки, перестановки в коде LDPC,
модуль обратной перестановки выполнен с возможностью замены
бита y2 битом b0,
бита y6 битом b1,
бита y1 битом b2,
бита y0 битом b3,
бита y7 битом b4,
бита y5 битом b5,
бита y3 битом b6, и
бита y4 битом b7,
при этом восемь знаковых битов хранятся в восьми модулях хранения, каждый из которых имеет емкость хранения 16200/8 битов и считываются из соответствующих модулей хранения по одному биту, каждых из которых назначают для одного символа, причем (#i+1)-й бит, отсчитанный от самого верхнего бита из указанных восьми знаковых битов, выражен в качестве бита b#i, a (#i+1)-й бит, отсчитанный от самого верхнего бита из восьми символьных битов одного символа, выражен в качестве бита y#i,
при этом код LDPC содержит информационные биты и биты четности, а
матрица проверки четности содержит информационную область матрицы, соответствующую информационным битам, и область матрицы четности, соответствующую битам четности, причем
информационная область матрицы представлена таблицей исходного значения матрицы проверки, а
таблица исходного значения матрицы проверки является таблицей, представляющей положения элементов "1" информационной области матрицы через интервалы 360 столбцов, и содержит
32 384 430 591 1976 1296 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1881 1788 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 2056 1826 1461 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
4. Способ обработки данных, содержащий:
этап обратной перестановки, на котором осуществляют замену символьных битов символа, соответствующего одной из 256 точек сигнала, определенных в 256QAM, знаковыми битами кода LDPC, имеющего длину кода 16200 битов и скорость кода равную 8/15; и
этап декодирования, на котором осуществляют декодирование кода LDPC на основе матрицы проверки четности для кодов LDPC после осуществления, на этапе обратной перестановки, перестановки в коде LDPC,
при этом этап обратной перестановки содержит замену
бита y2 битом b0,
бит y6 битом b1,
бита y1 битом b2,
бита y0 битом b3,
бита y7 битом b4,
бита y5 битом b5,
бита y3 битом b6, и
бита y4 битом b7,
при этом восемь знаковых битов хранят в восьми модулях хранения, каждый из которых имеет емкость хранения 16200/8 битов и считывают из соответствующих модулей хранения по одному биту, каждый из которых назначают для одного символа, причем (#i+1)-й бит, отсчитанный от самого верхнего бита из указанных восьми знаковых битов, выражен в качестве бита b#i, a (#i+1)-й бит, отсчитанный от самого верхнего бита из восьми символьных битов одного символа, выражен в качестве бита y#i,
при этом код LDPC содержит информационные биты и биты четности, а
матрица проверки четности содержит информационную область матрицы, соответствующую информационным битам, и область матрицы четности, соответствующую битам четности, причем
информационная область матрицы представлена таблицей исходного значения матрицы проверки, а
таблица исходного значения матрицы проверки является таблицей, представляющей положения элементов "1" информационной области матрицы через интервалы 360 столбцов, и содержит
32 384 430 591 1976 1296 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1881 1788 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 2056 1826 1461 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
RU2013151685/08A 2011-05-27 2012-05-17 Устройство обработки данных и способ обработки данных RU2595585C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011118755A JP5648852B2 (ja) 2011-05-27 2011-05-27 データ処理装置、及び、データ処理方法
JP2011-118755 2011-05-27
PCT/JP2012/062640 WO2012165161A1 (ja) 2011-05-27 2012-05-17 データ処理装置、及び、データ処理方法

Publications (2)

Publication Number Publication Date
RU2013151685A true RU2013151685A (ru) 2015-05-27
RU2595585C2 RU2595585C2 (ru) 2016-08-27

Family

ID=47259024

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013151685/08A RU2595585C2 (ru) 2011-05-27 2012-05-17 Устройство обработки данных и способ обработки данных

Country Status (10)

Country Link
US (1) US9026884B2 (ru)
EP (1) EP2688210B1 (ru)
JP (1) JP5648852B2 (ru)
KR (1) KR20140023970A (ru)
CN (1) CN103548272B (ru)
AU (1) AU2012263796B2 (ru)
BR (1) BR112013029806A2 (ru)
RU (1) RU2595585C2 (ru)
TW (1) TWI481203B (ru)
WO (1) WO2012165161A1 (ru)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2014123018A1 (ja) 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
KR102091889B1 (ko) 2013-02-08 2020-04-14 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법
JP6229900B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
CN105191148B (zh) * 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
KR102113900B1 (ko) * 2013-05-02 2020-05-21 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
EP2993793B1 (en) * 2013-05-02 2021-06-23 Sony Corporation Ldpc coded modulation in combination with 8psk and 16apsk
WO2014199865A1 (ja) 2013-06-12 2014-12-18 ソニー株式会社 データ処理装置、及びデータ処理方法
US9648361B2 (en) * 2013-08-01 2017-05-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015016676A1 (en) * 2013-08-01 2015-02-05 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CA2881540C (en) * 2014-02-13 2017-08-01 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
CN104868970B (zh) * 2014-02-20 2019-11-26 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104868972A (zh) * 2014-02-20 2015-08-26 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104868971B (zh) * 2014-02-20 2019-12-13 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104901774B (zh) * 2014-03-06 2019-12-13 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104901773A (zh) * 2014-03-06 2015-09-09 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935399A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935397A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935398A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
JP6466471B2 (ja) 2014-04-08 2019-02-06 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
JP6425100B2 (ja) 2014-05-21 2018-11-21 ソニー株式会社 データ処理装置、及び、データ処理方法
CN110890893B (zh) 2014-05-21 2024-02-02 索尼公司 数据处理装置以及数据处理方法
CN105376008A (zh) * 2014-08-13 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CA2959616C (en) * 2014-08-14 2021-05-25 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 16200 and code rate of 4/15, and low density parity check encoding method using the same
CN107204829A (zh) * 2014-08-19 2017-09-26 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN105450354A (zh) * 2014-08-29 2016-03-30 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
CN105376023A (zh) * 2014-08-29 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
KR101800415B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
US10326474B2 (en) * 2015-03-02 2019-06-18 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
US9742517B2 (en) 2015-05-19 2017-08-22 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9762346B2 (en) 2015-05-19 2017-09-12 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10523386B2 (en) * 2016-06-24 2019-12-31 Lg Electronics Inc. Method of processing data block in wireless communication system and apparatus therefor
JP6885026B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885029B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885025B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6852428B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6852427B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880791B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880792B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891518B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891519B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895053B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6903979B2 (ja) * 2017-02-20 2021-07-14 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897204B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US11012091B2 (en) * 2017-03-13 2021-05-18 Sony Corporation Transmitting apparatus and transmission method, receiving apparatus and reception method, and program
JP6895070B2 (ja) * 2017-08-22 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6930374B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930377B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930375B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930373B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930372B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7430396B2 (en) * 2003-07-03 2008-09-30 The Directv Group, Inc. Encoding low density parity check (LDPC) codes through an LDPC decoder
KR100922956B1 (ko) * 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법
WO2006120844A1 (ja) * 2005-05-13 2006-11-16 Nec Corporation Ｌｄｐｃ符号化方式によるエンコーダ及びデコーダ
US7831887B2 (en) * 2005-12-15 2010-11-09 General Instrument Corporation Method and apparatus for using long forward error correcting codes in a content distribution system
US7934137B2 (en) * 2006-02-06 2011-04-26 Qualcomm Incorporated Message remapping and encoding
KR101492634B1 (ko) * 2007-08-28 2015-02-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법
EP2139142B1 (en) * 2007-09-28 2013-03-27 LG Electronic Inc. Apparatus for transmitting and receiving a signal and method for transmitting and receiving a signal
US7974254B2 (en) * 2007-10-22 2011-07-05 Nokia Corporation Digital broadcast signaling metadata
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
JP5273054B2 (ja) * 2007-11-26 2013-08-28 ソニー株式会社 データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
JP2009224820A (ja) * 2008-02-22 2009-10-01 Sony Corp 符号化装置、及び符号化方法
KR101503059B1 (ko) * 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR101623468B1 (ko) * 2008-03-03 2016-05-23 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5500379B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5505725B2 (ja) 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630278B2 (ja) 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630282B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630283B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法

Also Published As

Publication number Publication date
EP2688210A1 (en) 2014-01-22
AU2012263796B2 (en) 2016-12-22
JP5648852B2 (ja) 2015-01-07
US20140047295A1 (en) 2014-02-13
KR20140023970A (ko) 2014-02-27
CN103548272B (zh) 2017-06-23
TWI481203B (zh) 2015-04-11
JP2012249046A (ja) 2012-12-13
AU2012263796A1 (en) 2013-10-31
WO2012165161A1 (ja) 2012-12-06
EP2688210A4 (en) 2014-09-24
US9026884B2 (en) 2015-05-05
RU2595585C2 (ru) 2016-08-27
CN103548272A (zh) 2014-01-29
EP2688210B1 (en) 2017-01-04
BR112013029806A2 (pt) 2017-01-24
TW201310920A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
RU2013151685A (ru) Устройство обработки данных и способ обработки данных
RU2013146977A (ru) Устройство обработки данных и способ обработки данных
RU2013154438A (ru) Устройство обработки данных и способ обработки данных
NZ585418A (en) Encoding method using low-density parity check matrix
NZ585420A (en) Encoding and interleaving using a low-density parity check code
CY1124205T1 (el) Μεθοδος και διαταξη για εγκωδικευση και αποκωδικευση σε συστημα επικοινωνιας που χρησιμοποιει κωδικες εξελεγχου ισοτιμιας χαμηλης πυκνοτητας
ES2549656T3 (es) Entrelazador de bits para un sistema BICM con códigos de tipo QC LDPC
ES2489740T3 (es) Código de corrección de errores adaptativo para comunicaciones de datos a través de una fibra óptica de plástico
MX2019010132A (es) Metodo y aparato para codificacion y decodificacion de comprobacion de paridad de baja densidad.
RU2015115507A (ru) Способ и устройство генерирования гибридного полярного кода
RU2013128346A (ru) Кодирование данных для системы хранения данных на основе обобщенных каскадных кодов
RU2014123338A (ru) Способ кодирования и декодирования изображений, устройство кодирования и декодирования и соответствующие компьютерные программы
RU2013153531A (ru) Способ кодирования изображения, устройство кодирования изображения, способ декодирования изображения и устройство декодирования изображения
JP2014511643A5 (ru)
RU2015103856A (ru) Устройство обработки данных и способ обработки данных
GB2488462A (en) Data management in solid state storage systems
RU2015132106A (ru) Устройство обработки данных и способ обработки данных
MY191686A (en) Data processing apparatus and data processing method
RU2015146020A (ru) Устройство обработки данных и способ обработки данных
RU2013143624A (ru) Способ кодирования, способ декодирования, кодер, декодер, программа и носитель записи
WO2010058994A3 (en) Channel-encoding/decoding apparatus and method using low-density parity-check codes
BR112016027099A2 (pt) aparelho de transmissão
MX2019014454A (es) Aparato de transmision y metodo de intercalacion del mismo.
RU2015145972A (ru) Устройство обработки данных и способ обработки данных
JP2006157678A5 (ru)

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180518