RU2015145972A - Устройство обработки данных и способ обработки данных - Google Patents

Устройство обработки данных и способ обработки данных Download PDF

Info

Publication number
RU2015145972A
RU2015145972A RU2015145972A RU2015145972A RU2015145972A RU 2015145972 A RU2015145972 A RU 2015145972A RU 2015145972 A RU2015145972 A RU 2015145972A RU 2015145972 A RU2015145972 A RU 2015145972A RU 2015145972 A RU2015145972 A RU 2015145972A
Authority
RU
Russia
Prior art keywords
bit
bits
code
matrix
parity
Prior art date
Application number
RU2015145972A
Other languages
English (en)
Other versions
RU2015145972A3 (ru
RU2656723C2 (ru
Inventor
Юдзи СИНОХАРА
Набиль Свен Логхин МУХАММАД
Лахлан МАЙКЛ
Юити ХИРАЯМА
Макико Ямамото
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of RU2015145972A publication Critical patent/RU2015145972A/ru
Publication of RU2015145972A3 publication Critical patent/RU2015145972A3/ru
Application granted granted Critical
Publication of RU2656723C2 publication Critical patent/RU2656723C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Claims (139)

1. Устройство обработки данных, содержащее:
блок обратной перестановки, выполненный с возможностью осуществления обработки обратной перестановки, для возвращения исходной позиции переставленного бита кода, полученного из данных, переданных от устройства передачи; и
блок декодирования, выполненный с возможностью декодирования LDPC-кода, полученного при обработке обратной перестановки, при этом устройство передачи содержит
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы четности LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, и
блок перестановки, выполненный с возможностью перестановки бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 8 сигнальных точек, определенных 8-позиционной PSK, причем
когда 3 бита из битов кода, сохранены в трех блоках памятей емкостью 16200/3 битов и считываются побитно из блоков памятей, выделяются одному символу, (#i+1)-й бит от самого старшего бита из 3 битов из битов кода устанавливается в бит b#i, (#i+1)-й бит от самого старшего бита из 3 битов из битов символа одного символа устанавливается в бит y#i, а блок перестановки выполнен с возможностью перестановки:
бита b0 и бита y1,
бита b1 и бита y0, и
бита b2 и бита y2, при этом
LDPC-код содержит информационный бит и бит четности, а
проверочная матрица четности содержит часть информационной матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, причем
часть информационной матрицы показана таблицей исходных значений для проверочной матрицы, а
таблица исходных значений для проверочной матрицы четности является таблицей, показывающей позиции элементов, равных 1, части информационной матрицы для каждых 360 столбцов и имеет вид:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408
7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
2. Способ обработки данных, включающий в себя:
этап обратной перестановки, на котором осуществляют обработку обратной перестановки для возвращения исходной позиции переставленного бита кода, полученного из данных, переданных устройством передачи; и
этап декодирования, на котором осуществляют декодирование LDPC кода полученного посредством указанной обработки обратной перестановки, при этом устройство передачи содержит
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы четности LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15,
блок перестановки, выполненный с возможностью перестановки бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 8 сигнальных точек, определенных 8-позиционной PSK, причем
когда 3 бита из битов кода, сохранены в трех блоках памятей емкостью 16200/3 битов и считываются побитно из блоков памятей, выделяются одному символу, (#i+1)-й бит от самого старшего бита из 3 битов из битов кода устанавливаются в бит b#i, (#i+1)-й бит от самого старшего бита из 3 битов из битов символа одного символа устанавливается в бит y#i, а блок перестановки выполнен с возможностью перестановки:
бита b0 и бита y1,
бита b1 и бита y0, и
бита b2 и бита y2, при этом
LDPC-код содержит информационный бит и бит четности, а
проверочная матрица четности содержит часть информационной матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, причем
часть информационной матрицы показана таблицей исходных значений для проверочной матрицы, а
таблица исходных значений для проверочной матрицы четности является таблицей, показывающей позиции элементов, равных 1, части информационной матрицы для каждых 360 столбцов и имеет вид:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
3. Устройство обработки данных, содержащее:
блок обратной перестановки, выполненный с возможностью осуществления обработки обратной перестановки, для возвращения исходной позиции переставленного бита кода, полученного из данных, переданных от устройства передачи; и
блок декодирования, выполненный с возможностью декодирования LDPC-кода, полученного при обработке обратной перестановки, при этом устройство передачи содержит
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы четности LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, и
блок перестановки, выполненный с возможностью перестановки бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 16 сигнальных точек, определенных 16-позиционной APSK, причем
когда 4 бита из битов кода, сохранены в четырех блоках памятей емкостью 16200/4 битов и считываются побитно из блоков памятей, выделяются одному символу, (#i+1)-й бит от самого старшего бита из 4 битов из битов кода устанавливается в бит b#i, (#i+1)-й бит от самого старшего бита из 4 битов из битов символа одного символа устанавливается в бит y#i, а блок перестановки выполнен с возможностью перестановки:
бита b0 и бита y2,
бита b1 и бита y1,
бита b2 и бита y0, и
бита b3 и бита y3, причем
LDPC-код содержит информационный бит и бит четности, а
проверочная матрица четности содержит часть информационной матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности,
при этом часть информационной матрицы показана таблицей исходных значений для проверочной матрицы, а
таблица исходных значений для проверочной матрицы четности является таблицей, показывающей позиции элементов, равных 1, части информационной матрицы для каждых 360 столбцов и имеет вид:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
4. Способ обработки данных, включающий в себя:
этап обратной перестановки, на котором осуществляют обработку обратной перестановки для возвращения исходной позиции переставленного бита кода, полученного из данных, переданных устройством передачи; и
этап декодирования, на котором осуществляют декодирование LDPC кода, полученного посредством указанной обработки обратной перестановки, при этом устройство передачи содержит
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы четности LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15,
блок перестановки, выполненный с возможностью перестановки бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 16 сигнальных точек, определенных 16-позиционной APSK, причем
когда 4 бита из битов кода, сохранены в четырех блоках памятей емкостью 16200/4 битов и считываются побитно из блоков памятей, выделяются одному символу, (#i+1)-й бит от самого старшего бита из 4 битов из битов кода устанавливаются в бит b#i, (#i+1)-й бит от самого старшего бита из 4 битов из битов символа одного символа устанавливается в бит y#i, а блок перестановки выполнен с возможностью перестановки:
бита b0 и бита y2,
бита b1 и бита y1,
бита b2 и бита y0, и
бита b3 и бита y3, при этом
LDPC-код содержит информационный бит и бит четности, а
проверочная матрица четности содержит часть информационной матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, причем
часть информационной матрицы показана таблицей исходных значений для проверочной матрицы, а
таблица исходных значений для проверочной матрицы четности является таблицей, показывающей позиции элементов, равных 1, части информационной матрицы для каждых 360 столбцов и имеет вид:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
RU2015145972A 2013-05-02 2014-04-21 Устройство обработки данных и способ обработки данных RU2656723C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013096993 2013-05-02
JP2013-096993 2013-05-02
PCT/JP2014/061153 WO2014178297A1 (ja) 2013-05-02 2014-04-21 データ処理装置、及びデータ処理方法

Publications (3)

Publication Number Publication Date
RU2015145972A true RU2015145972A (ru) 2017-05-02
RU2015145972A3 RU2015145972A3 (ru) 2018-03-21
RU2656723C2 RU2656723C2 (ru) 2018-06-06

Family

ID=51843431

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015145972A RU2656723C2 (ru) 2013-05-02 2014-04-21 Устройство обработки данных и способ обработки данных

Country Status (11)

Country Link
US (1) US9806742B2 (ru)
EP (1) EP2993792B1 (ru)
JP (1) JP6229900B2 (ru)
CN (1) CN105164925B (ru)
AU (1) AU2014260826C1 (ru)
BR (1) BR112015027135B1 (ru)
CA (1) CA2909305C (ru)
HU (1) HUE059575T2 (ru)
MX (1) MX354314B (ru)
RU (1) RU2656723C2 (ru)
WO (1) WO2014178297A1 (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
EP2993793B1 (en) * 2013-05-02 2021-06-23 Sony Corporation Ldpc coded modulation in combination with 8psk and 16apsk
KR102240748B1 (ko) * 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240745B1 (ko) * 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240736B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US10855416B2 (en) * 2017-11-16 2020-12-01 Mediatek Inc. Segmentation of control payload for channel encoding

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20208983U1 (de) * 2001-06-09 2002-12-19 Samsung Electronics Co Ltd Vorrichtung für das Neuanordnen einer Kodewortsequenz in einem Kommunikationssystem
JP3823315B2 (ja) * 2002-05-07 2006-09-20 ソニー株式会社 符号化装置及び符号化方法、並びに復号装置及び復号方法
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
CN100452928C (zh) * 2003-12-25 2009-01-14 西安电子科技大学 混合递归网格空时码的编码方法
KR20090085633A (ko) * 2006-10-26 2009-08-07 콸콤 인코포레이티드 무선 통신 전송을 위한 코딩 방법
US8145971B2 (en) * 2006-11-29 2012-03-27 Mediatek Inc. Data processing systems and methods for processing digital data with low density parity check matrix
US8234538B2 (en) * 2007-04-26 2012-07-31 Nec Laboratories America, Inc. Ultra high-speed optical transmission based on LDPC-coded modulation and coherent detection for all-optical network
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
RU2440669C1 (ru) * 2007-12-13 2012-01-20 Нек Корпорейшн Устройство декодирования, устройство хранения данных, система обмена данными и способ декодирования
ITTO20080472A1 (it) 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
JP5320964B2 (ja) * 2008-10-08 2013-10-23 ソニー株式会社 サイクリックシフト装置、サイクリックシフト方法、ｌｄｐｃ復号装置、テレビジョン受像機、及び、受信システム
JP5542580B2 (ja) * 2010-08-25 2014-07-09 日本放送協会 送信装置及び受信装置
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
EP2993793B1 (en) 2013-05-02 2021-06-23 Sony Corporation Ldpc coded modulation in combination with 8psk and 16apsk
CN105210299B (zh) * 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法

Also Published As

Publication number Publication date
AU2014260826A1 (en) 2015-11-12
CN105164925B (zh) 2019-04-23
RU2015145972A3 (ru) 2018-03-21
EP2993792A4 (en) 2017-04-19
BR112015027135B1 (pt) 2022-02-15
MX354314B (es) 2018-02-26
RU2656723C2 (ru) 2018-06-06
MX2015014876A (es) 2016-03-07
US9806742B2 (en) 2017-10-31
WO2014178297A1 (ja) 2014-11-06
JP6229900B2 (ja) 2017-11-22
HUE059575T2 (hu) 2022-12-28
JPWO2014178297A1 (ja) 2017-02-23
EP2993792A1 (en) 2016-03-09
CA2909305A1 (en) 2014-11-06
CN105164925A (zh) 2015-12-16
CA2909305C (en) 2022-07-19
AU2014260826B2 (en) 2018-03-29
US20160049960A1 (en) 2016-02-18
AU2014260826C1 (en) 2022-07-07
BR112015027135A2 (pt) 2017-07-25
EP2993792B1 (en) 2022-06-22

Similar Documents

Publication Publication Date Title
RU2013146977A (ru) Устройство обработки данных и способ обработки данных
RU2015145972A (ru) Устройство обработки данных и способ обработки данных
KR102157667B1 (ko) 천공 장치 및 그의 천공 방법
RU2015146020A (ru) Устройство обработки данных и способ обработки данных
MY191686A (en) Data processing apparatus and data processing method
RU2013151685A (ru) Устройство обработки данных и способ обработки данных
RU2015145970A (ru) Устройство обработки данных и способ обработки данных
BR112016027099A2 (pt) aparelho de transmissão
NZ585420A (en) Encoding and interleaving using a low-density parity check code
RU2015132106A (ru) Устройство обработки данных и способ обработки данных
WO2009069628A1 (ja) データ処理装置、データ処理方法、及びプログラム
EA021906B1 (ru) Устройство и способ передачи данных
JP2014511643A5 (ru)
MX2015009839A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
WO2016164367A3 (en) Device-specific variable error correction
EP2399341A1 (en) Extended turbo interleavers for parallel turbo decoding
MX2019014455A (es) Aparato de transmision y metodo de intercalacion del mismo.
MX2019014456A (es) Aparato de transmision y metodo de intercalacion del mismo.
US9660669B2 (en) Encoding apparatus and encoding method thereof
MX2019015244A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX2019013223A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
RU2015146023A (ru) Устройство обработки данных и способ обработки данных
WO2009069621A1 (ja) データ処理装置、及びデータ処理方法
MX2016003228A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
CN110784287B (zh) Ldpc码字的交织映射方法及解交织解映射方法