JP3823315B2 - 符号化装置及び符号化方法、並びに復号装置及び復号方法 - Google Patents
符号化装置及び符号化方法、並びに復号装置及び復号方法 Download PDFInfo
- Publication number
- JP3823315B2 JP3823315B2 JP2002131964A JP2002131964A JP3823315B2 JP 3823315 B2 JP3823315 B2 JP 3823315B2 JP 2002131964 A JP2002131964 A JP 2002131964A JP 2002131964 A JP2002131964 A JP 2002131964A JP 3823315 B2 JP3823315 B2 JP 3823315B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- input
- data
- soft
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置及び符号化方法、並びにこれらの符号化装置及び符号化方法によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置及び復号方法に関する。
【０００２】
【従来の技術】
近年、例えば、移動体通信や深宇宙通信といった通信分野、及び地上波又は衛星ディジタル放送といった放送分野の研究が著しく進められているが、それに伴い、誤り訂正符号化及び復号の効率化を目的として符号理論に関する研究も盛んに行われている。
【０００３】
符号性能の理論的限界としては、いわゆるシャノン（C. E. Shannon）の通信路符号化定理によって与えられるシャノン限界が知られている。
【０００４】
符号理論に関する研究は、このシャノン限界に近い性能を示す符号を開発することを目的として行われている。近年では、シャノン限界に近い性能を示す符号化方法として、例えば、縦列連接畳み込み符号（Serially Concatenated Convolutional Codes；以下、ＳＣＣＣという。）が開発されている。
【０００５】
このＳＣＣＣによる符号化は、２つの畳み込み符号化器とインターリーバとを縦列に連接して行われる。そして、ＳＣＣＣの復号は、軟出力（soft-output）を出力する２つの復号回路を縦列に連接して行われ、２つの復号回路の間で情報の授受を行うことにより、最終的な復号結果が得られる。
【０００６】
また、このＳＣＣＣによる符号化の応用として、例えば、「D. Divsalar, F. Pollara, "Serial and Hybrid Concatenation Codes with Applications", in Proc., Int. Symp. on Turbo Codes and Related Topics, Brest, France, pp. 80-87, Sept. 1997」に記載されている縦列連接符号化変調（Serial Concatenated Trellis Coded Modulation；以下、ＳＣＴＣＭという。）方式も知られている。このＳＣＴＣＭ方式は、ＳＣＣＣによる符号化と多値変調とを組み合わせたものであり、変調信号の信号点の配置と誤り訂正符号の復号特性とを統括して考慮するものである。
【０００７】
以下、ＳＣＴＣＭ方式による符号化を行う符号化装置、及びＳＣＴＣＭ方式による符号の復号を行う復号装置の具体例について説明する。なお、以下の説明においては、図１３に示すように、ディジタル情報を図示しない送信装置が備える符号化装置２０１によって符号化し、その出力を雑音のある無記憶通信路２０２を介して図示しない受信装置に入力して、この受信装置が備える復号装置２０３によって復号し、観測する場合を考える。
【０００８】
ＳＣＴＣＭ方式による符号化を行う符号化装置２０１としては、例えば図１４に示すように、外符号の符号化を行う畳み込み符号化器２１０と、入力したデータの順序を並べ替えるインターリーバ２２０と、内符号の符号化を行う畳み込み符号化器２３０と、所定の変調方式に基づいて信号点のマッピングを行う多値変調マッピング回路２４０とを備えるものがある。この符号化装置２０１は、入力した２ビットの入力データＤ２０１に対して、符号化率が"２／３"の縦列連接畳み込み演算を行い、３ビットの符号化データＤ２０４に変換し、例えば８相位相変調方式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式という。）の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ２０５として出力する。
【０００９】
畳み込み符号化器２１０は、図１５に示すように、３つの排他的論理和回路２１１，２１３，２１５と、２つのシフトレジスタ２１２，２１４とを有する。
【００１０】
排他的論理和回路２１１は、２ビットの入力データＤ２０１１，Ｄ２０１２を用いて排他的論理和演算を行い、演算結果をシフトレジスタ２１２に供給する。
【００１１】
シフトレジスタ２１２は、保持している１ビットのデータを排他的論理和回路２１３に供給し続ける。そして、シフトレジスタ２１２は、クロックに同期させて、排他的論理和回路２１１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路２１３に新たに供給する。
【００１２】
排他的論理和回路２１３は、シフトレジスタ２１２から供給されるデータと、２ビットの入力データＤ２０１のうちの１ビットの入力データＤ２０１１とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ２１４に供給する。
【００１３】
シフトレジスタ２１４は、保持している１ビットのデータを排他的論理和回路２１５に供給し続ける。そして、シフトレジスタ２１４は、クロックに同期させて、排他的論理和回路２１３から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路２１５に新たに供給する。
【００１４】
排他的論理和回路２１５は、シフトレジスタ２１４から供給されるデータと、入力データＤ２０１１，Ｄ２０１２とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ２０２のうちの１ビットの符号化データＤ２０２３として後段のインターリーバ２２０に出力する。
【００１５】
このような畳み込み符号化器２１０は、２ビットの入力データＤ２０１１，Ｄ２０１２を入力すると、これらの入力データＤ２０１１，Ｄ２０１２に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ２０２１，Ｄ２０２２，Ｄ２０２３として後段のインターリーバ２２０に出力する。すなわち、畳み込み符号化器２１０は、外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、生成した符号化データＤ２０２を後段のインターリーバ２２０に出力する。
【００１６】
インターリーバ２２０は、畳み込み符号化器２１０から出力された３つのビット系列からなる符号化データＤ２０２にインターリーブを施し、生成した３つのビット系列からなるインターリーブデータＤ２０３を後段の畳み込み符号化器２３０に出力する。
【００１７】
畳み込み符号化器２３０は、図１６に示すように、排他的論理和回路２３１と、シフトレジスタ２３２とを有する。
【００１８】
排他的論理和回路２３１は、３ビットのインターリーブデータＤ２０３１，２０３２，Ｄ２０３３を用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ２０４のうちの１ビットの符号化データＤ２０４３として後段の多値変調マッピング回路２４０に出力するとともに、シフトレジスタ２３２に供給する。
【００１９】
シフトレジスタ２３２は、保持している１ビットのデータを排他的論理和回路２３１に供給し続ける。そして、シフトレジスタ２３２は、クロックに同期させて、排他的論理和回路２３１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路２３１に新たに供給する。
【００２０】
このような畳み込み符号化器２３０は、３ビットのインターリーブデータＤ２０３１，Ｄ２０３２，Ｄ２０３３を入力すると、これらのインターリーブデータＤ２０３１，Ｄ２０３２，Ｄ２０３３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ２０４１，Ｄ２０４２，Ｄ２０４３として後段の多値変調マッピング回路２４０に出力する。すなわち、畳み込み符号化器２３０は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、生成した符号化データＤ２０４を後段の多値変調マッピング回路２４０に出力する。
【００２１】
多値変調マッピング回路２４０は、畳み込み符号化器２３０から出力された符号化データＤ２０４を、クロックに同期させて、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。具体的には、多値変調マッピング回路２４０は、畳み込み符号化器２３０から出力された３ビットの符号化データＤ２０４を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ２０５を生成する。多値変調マッピング回路２４０は、生成した符号化伝送シンボルＤ２０５を外部に出力する。
【００２２】
このような符号化装置２０１は、畳み込み符号化器２１０によって外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、畳み込み符号化器２３０によって内符号の符号化として符号化率が"１"の畳み込み演算を行うことにより、全体として、符号化率が"（２／３）×１＝２／３"の縦列連接畳み込み演算を行う。この符号化装置２０１によって符号化され且つ変調されたデータは、無記憶通信路２０２を介して受信装置に出力される。
【００２３】
一方、符号化装置２０１によるＳＣＴＣＭ方式の符号の復号を行う復号装置２０３としては、例えば図１７に示すように、内符号の復号を行う軟出力復号回路２５０と、入力したデータの順序を元に戻すデインターリーバ２６０と、入力したデータの順序を並べ替えるインターリーバ２７０と、外符号の復号を行う軟出力復号回路２８０とを備えるものがある。この復号装置２０３は、無記憶通信路２０２上で発生したノイズの影響によってアナログ値をとり軟入力（soft-input）とされる受信値Ｄ２０６から符号化装置２０１における入力データＤ２０１を推定し、復号データＤ２１１として出力する。
【００２４】
軟出力復号回路２５０は、符号化装置２０１における畳み込み符号化器２３０に対応して備えられるものであり、「Bahl, Cocke, Jelinek and Raviv, "Optimal decoding of linear codes for minimizing symbol error rate", IEEE Trans. Inf. Theory, vol. IT-20, pp. 284-287, Mar. 1974」に記載されているＢＣＪＲアルゴリズムや、このＢＣＪＲアルゴリズムを改良したアルゴリズムであって「Robertson, Villebrun and Hoeher, "A comparison of optimal and sub-optimal MAP decoding algorithms operating in the domain", IEEE Int. Conf. on Communications, pp. 1009-1013, June 1995」に記載されているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムという。）に基づく最大事後確率（Maximum A Posteriori probability；以下、ＭＡＰという。）復号やＳＯＶＡ（Soft Output Viterbi Algorithm）復号を行うものである。軟出力復号回路２５０は、受信装置によって受信された軟入力の受信値Ｄ２０６を入力するとともに、インターリーバ２７０から供給された軟入力の情報ビットに対する事前確率情報（a priori probability information）Ｄ２０７を入力し、これらの受信値Ｄ２０６と事前確率情報Ｄ２０７とを用いて、内符号の軟出力復号を行う。そして、軟出力復号回路２５０は、符号の拘束条件によって求められる情報ビットに対する外部情報（extrinsic information）Ｄ２０８を生成し、この外部情報Ｄ２０８を後段のデインターリーバ２６０に軟出力として出力する。なお、この外部情報Ｄ２０８は、符号化装置２０１におけるインターリーバ２２０によってインターリーブされたインターリーブデータＤ２０３に対応するものである。
【００２５】
デインターリーバ２６０は、符号化装置２０１におけるインターリーバ２２０によってインターリーブされたインターリーブデータＤ２０３のビット配列を、それぞれ、元の符号化データＤ２０２のビット配列に戻すように、軟出力復号回路２５０から出力される軟入力の外部情報Ｄ２０８にデインターリーブを施す。デインターリーバ２６０は、デインターリーブして得られたデータを後段の軟出力復号回路２８０における符号ビットに対する事前確率情報Ｄ２０９として出力する。
【００２６】
インターリーバ２７０は、軟出力復号回路２８０から出力された軟入力である符号ビットに対する外部情報Ｄ２１０に対して、符号化装置２０１におけるインターリーバ２２０と同一の置換位置情報に基づいたインターリーブを施す。インターリーバ２７０は、インターリーブして得られたデータを軟出力復号回路２５０における情報ビットに対する事前確率情報Ｄ２０７として出力する。
【００２７】
軟出力復号回路２８０は、符号化装置２０１における畳み込み符号化器２１０に対応して備えられるものであり、軟出力復号回路２５０と同様に、上述したＢＣＪＲアルゴリズムや、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号やＳＯＶＡ復号を行うものである。軟出力復号回路２８０は、デインターリーバ２６０から出力された軟入力の符号ビットに対する事前確率情報Ｄ２０９を入力するとともに、図示しないが、値が"０"である情報ビットに対する事前確率情報を入力し、これらの事前確率情報を用いて、外符号の軟出力復号を行う。そして、軟出力復号回路２８０は、符号の拘束条件によって求められる符号ビットに対する外部情報Ｄ２１０を生成し、この外部情報Ｄ２１０をインターリーバ２７０に軟出力として出力する。また、軟出力復号回路２８０は、図示しないが、符号の拘束条件によって求められる情報ビットに対するいわゆる事後確率情報（a posteriori probability information）を生成し、この事後確率情報に基づいて、硬出力（hard-output）の復号データＤ２１１を出力する。
【００２８】
このような復号装置２０３は、受信値Ｄ２０６を受信すると、軟出力復号回路２５０乃至軟出力復号回路２８０の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行い、所定の回数の復号動作の結果得られた軟出力の外部情報に基づいて、復号データＤ２１１を出力する。
【００２９】
ところで、符号設計を行う際の基準の１つとして、ＭＬクライテリア（Maximum Likelihood criteria）と称されるものがある。このＭＬクライテリアとは、符号の性能を表すために、ビットエラーレートの対数表示（ｌｏｇ１０ ＢＥＲ）と、１ビットあたりの信号対雑音電力比（Ｅｂ／Ｎ０）との関係で示される性能曲線を描いた場合に、信号対雑音電力比を高くしてもビットエラーレートの値が減少しない現象、いわゆるエラーフロア現象が生じるビットエラーレートの値を低くするための基準であり、符号全体としての重み分布の最適化を図るための基準である。
【００３０】
ここで、エラーフロアは、符号の距離構造によって決まるものであることが知られている。具体的には、ブロック長がＮである符号に対してエラーフロアが生じるビットエラーレートの値に支配的な項は、次式（１）に示すように表される。なお、次式（１）において、ｄｆ ０は、外符号の最小距離を示し、ｄｆ・ｅｆｆは、内符号の有効最小ユークリッド距離を示し、ｈｍ （３）は、入力ハミング距離"３"に対する最小ユークリッド距離を示すものである。また、δ２は、外符号の最小距離ｄｆ ０が偶数のときには次式（２）で表され、外符号の最小距離ｄｆ ０が奇数のときには次式（３）で表されるものである。
【００３１】
【数１】
【００３２】
【数２】
【００３３】
【数３】
【００３４】
すなわち、ブロック長がＮである符号に対してエラーフロアが生じるビットエラーレートの値に支配的な項は、外符号の最小距離ｄｆ ０が偶数のときには、入力距離"２"に対する内符号のユークリッド距離に依存し、外符号の最小距離ｄｆ ０が奇数のときには、入力距離"２"及び"３"に対する内符号のユークリッド距離に依存する。符号設計においては、このユークリッド距離を最大化することが、低いエラーフロアを得るための条件となる。
【００３５】
このようなエラーフロア現象が生じるビットエラーレートの値を低くするための基準であるＭＬクライテリアを鑑みて符号設計を行う場合には、以下の５つの手順を踏む必要がある。
【００３６】
まず、符号設計においては、いわゆるセット・パーティショニング（set partitioning）の手法等を用いて出力距離の分布を最適化し、カタストロフィックでないトレリスを作成する。
【００３７】
続いて、符号設計においては、低出力距離の符号語が多数発生しないように、入力ハミング距離"１"に対する出力距離を無限大にする。すなわち、符号設計においては、例えば、トレリス上のあるステート（遷移状態）から入力ハミング距離"１"で分岐して他のステートへと到達し、さらに、入力ハミング距離"０"で元のステートへと戻るようなパスをなくし、入力ハミング距離"１"では終結しないようにする。これは、仮にこのようなパスが存在する符号を構成した場合には、インターリーバが設けられているとしても、外符号の距離が小さいときには、当該外符号がインターリーバによって並べ替えられて内符号に入力され、どのビット系列もが小さい出力距離を生成してしまうことに起因して、終結パターンが多数発生して高いエラーフロアが生じてしまう事態を招来することによるものである。
【００３８】
続いて、符号設計においては、ＭＬクライテリアにしたがう。すなわち、符号設計においては、入力距離"２"に対する内符号の出力距離を最大化する。ただし、外符号の最小距離ｄｆ ０が奇数のときには、入力距離"３"に対する内符号の出力距離を最大化する。符号設計においては、このようなＭＬクライテリアにしたがって符号を構成した場合には、符号の重み分布が最適化され、結果的にエラーフロアを低くすることができる。
【００３９】
続いて、符号設計においては、上述した入力ハミング距離"１"では終結しないようにする条件と、ＭＬクライテリアにしたがう条件との双方にしたがって、トレリスに入力位置と出力位置とをマッピングする。
【００４０】
そして、符号設計においては、畳み込み符号で表現できるように、信号点位置に符号化器の出力を割り当てる。
【００４１】
符号設計においては、このような手順を踏むことにより、低いエラーフロアの符号を構成することができる。
【００４２】
さて、このような手順を用いて具体的にＳＣＴＣＭ方式の符号設計を行った例として、「D. Divsalar, S. Dolinar and F. Pollara "Serial Concatenated Trellis Coded Modulation with Rate-1 Inner Code", GLOBECOM 2000」に記載されているものがある。以下、これについて説明する。
【００４３】
この文献においては、内符号の符号化を行う畳み込み符号化器として、図１８に示す畳み込み符号化器３００を用いている。すなわち、畳み込み符号化器３００は、３つの排他的論理和回路３０１，３０２，３０３と、シフトレジスタ３０４とを有する。
【００４４】
排他的論理和回路３０１は、シフトレジスタ３０４から供給されるデータと、入力されたインターリーブデータＤ３０１１とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ３０２のうちの１ビットの符号化データＤ３０２１として図示しない後段の多値変調マッピング回路に出力する。
【００４５】
排他的論理和回路３０２は、入力されたインターリーブデータＤ３０１１，Ｄ３０１２を用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ３０２のうちの１ビットの符号化データＤ３０２２として後段の多値変調マッピング回路に出力する。
【００４６】
排他的論理和回路３０３は、シフトレジスタ３０４から供給されるデータと、入力されたインターリーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ３０４に供給するとともに、３ビットの符号化データＤ３０２のうちの１ビットの符号化データＤ３０２３として後段の多値変調マッピング回路に出力する。
【００４７】
シフトレジスタ３０４は、保持している１ビットのデータを排他的論理和回路３０１，３０３に供給し続ける。そして、シフトレジスタ３０４は、クロックに同期させて、排他的論理和回路３０３から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路３０１，３０３に新たに供給する。
【００４８】
このような畳み込み符号化器３００は、３ビットのインターリーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３を入力すると、これらのインターリーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ３０２１，Ｄ３０２２，Ｄ３０２３として後段の多値変調マッピング回路に出力する。すなわち、畳み込み符号化器３００は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ３０２を後段の多値変調マッピング回路に出力する。
【００４９】
さらに、この文献においては、このような畳み込み符号化器３００によって生成される符号化データＤ３０２１，Ｄ３０２２，Ｄ３０２３を、図１９に示すように、多値変調マッピング回路によって８ＰＳＫ変調方式の伝送シンボルにマッピングしている。なお、同図において、各信号点に割り当てられている伝送シンボルの値は、（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）を示すものである。
【００５０】
この文献においては、このような畳み込み符号化器３００による内符号の符号化と、多値変調マッピング回路による信号点の割り当てとを行うことにより、図２０に示すトレリスを得ている。すなわち、このトレリスは、畳み込み符号化器３００が有するシフトレジスタ３０４の内容が"０"である場合を表すステートをＳ０で表し、シフトレジスタ３０４の内容が"１"である場合を表すステートをＳ１で表し、さらに、各パスに付される入出力ラベルを（Ｄ３０１１，Ｄ３０１２，Ｄ３０１３）／（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）と表すものとすると、入出力ラベルが、"０００／０００"，"０１１／０１０"，"１０１／１１０"，"１１０／１００"のものが、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入出力ラベルが、"００１／００１"，"０１０／０１１"，"１００／１１１"，"１１１／１０１"のものが、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられ、入出力ラベルが、"１１１／０００"，"１００／０１０"，"０１０／１１０"，"００１／１００"のものが、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入出力ラベルが、"１１０／００１"，"１０１／０１１"，"０１１／１１１"，"０００／１０１"のものが、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられたものとなる。
【００５１】
このようなカタストロフィックでないトレリスを作成するに至った具体的な手法について、以下説明する。
【００５２】
この文献においては、カタストロフィックでないトレリスを作成するために、上述したセット・パーティショニングの手法を用いて、適切な信号点への割り当てを行っている。すなわち、この文献においては、図２１（Ａ）に示す８ＰＳＫ変調方式の８個の信号点［０，１，２，３，４，５，６，７］を、同図（Ｂ）及び同図（Ｃ）にそれぞれ示すように、２つの集合Ａ＝［０，２，４，６］及びＢ＝［１，３，５，７］に分割する。なお、以下では、集合Ａの各要素を［Ａ０，Ａ２，Ａ４，Ａ６］とし、集合Ｂの各要素を［Ｂ１，Ｂ３，Ｂ５，Ｂ７］とする。ここで、同図（Ａ）に示す信号点間の最小距離の２乗は、"０．５９"であるのに対して、同図（Ｂ）及び同図（Ｃ）に示す信号点間の最小距離の２乗は、"２"となる。
【００５３】
この集合Ａ又は集合Ｂには、パラレルパスの入力ハミング距離が互いに"２"となるように信号点を割り当てる。具体的には、トレリスは、図２２に示すように、入力ラベルが、"０００"，"０１１"，"１０１"，"１１０"のものが、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入力ラベルが、"００１"，"０１０"，"１００"，"１１１"のものが、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられ、入力ラベルが、"１１１"，"１００"，"０１０"，"００１"のものが、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入力ラベルが、"１１０"，"１０１"，"０１１"，"０００"のものが、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられたものとなる。
【００５４】
なお、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスの入力の要素は、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスの入力の要素と同じであるが順序は異なるものであり、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスの入力の要素は、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスの入力の要素と同じものであるが順序は異なるものである。
【００５５】
また、このトレリスにおいては、ステートＳ０からステートＳ０への遷移の出力と、ステートＳ１からステートＳ０への遷移の出力とを、それぞれ、集合Ａとし、ステートＳ０からステートＳ１への遷移の出力と、ステートＳ１からステートＳ１への遷移の出力とを、それぞれ、集合Ｂとする。
【００５６】
ここで、ステートＳ１からステートＳ０への遷移の出力を集合Ａとし、ステートＳ１からステートＳ１への遷移の出力を集合Ｂとしたのは、ステートＳ１からステートＳ０への遷移の出力を集合Ｂとした場合には、ステートＳ１からステートＳ１への遷移の出力が集合Ａとなり、ステートＳ０→ステートＳ０→ステートＳ０と遷移するパスの出力と、ステートＳ１→ステートＳ１→ステートＳ１と遷移するパスの出力とが同じものとなることから、カタストロフィックとなってしまうことによる。
【００５７】
また、ステートＳ１からステートＳ０への遷移の入力の要素が、ステートＳ０からステートＳ１への遷移の入力の要素と同じものであり、ステートＳ１からステートＳ１への遷移の入力の要素が、ステートＳ０からステートＳ０への遷移の入力の要素と同じものであるのは、ステートＳ１からステートＳ０への遷移の入力の要素が、ステートＳ０からステートＳ０への遷移の入力の要素と同じものであるとした場合には、ステートＳ０→ステートＳ０→ステートＳ０と遷移するパスと、ステートＳ０→ステートＳ１→ステートＳ０と遷移するパスとに、入力ハミング距離"１"で出力ユークリッド距離が小さいものが生じてしまい、インターリーバを介して外符号と連接した際に、非常に距離が小さい符号語が多数発生してしまうことによる。
【００５８】
さて、図２２に示すトレリスにおけるステートＳ０からの分岐については、集合Ａ又は集合Ｂの各要素の中で入力と出力との割り当てを任意に決定してよく、例えば図２３に示すように、入力ラベルが"０００"については、集合Ａの要素Ａ０を出力ラベルとして割り当て、入力ラベルが"０１１"については、集合Ａの要素Ａ２を出力ラベルとして割り当て、入力ラベルが"１０１"については、集合Ａの要素Ａ４を出力ラベルとして割り当て、入力ラベルが"１１０"については、集合Ａの要素Ａ６を出力ラベルとして割り当てる一方で、入力ラベルが"００１"については、集合Ｂの要素Ｂ１を出力ラベルとして割り当て、入力ラベルが"０１０"については、集合Ｂの要素Ｂ３を出力ラベルとして割り当て、入力ラベルが"１００"については、集合Ｂの要素Ｂ５を出力ラベルとして割り当て、入力ラベルが"１１１"については、集合Ｂの要素Ｂ７を出力ラベルとして割り当てる。
【００５９】
一方、トレリスにおけるステートＳ１からの分岐については、入力距離"２"に対する出力距離を最大化するように決定する。
【００６０】
ここで、オール"０"のパスから見た入力距離"２"のパスは、図２４に示すようになる。同図における要素Ａ？は、Ａ０，Ａ２，Ａ４，Ａ６のいずれかであることから、パスの距離の２乗和は、次式（４）に示すようになる。
【００６１】
【数４】
【００６２】
このことから、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスにおける入力距離"１"のパスについては、要素Ａ０以外の要素を割り当てることにより、入力距離"２"に対する出力距離を最も大きくすることができることがわかる。換言すれば、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスにおける唯一の入力距離"３"のパスについては、図２５に示すように、要素Ａ０を割り当てればよい。
【００６３】
同様にして、要素Ａ２，Ａ４，Ａ６に対応する入力についても、図２６に示すように、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスと、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスとのうち、互いに入力距離"３"になるものが同じ信号点をとればよいことがわかる。
【００６４】
また、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスについては、図２７を用いて考える。すなわち、このトレリスにおいては、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスのうち、入力ラベルが"００１"であるパスから見て入力距離"１"となるパスが、"０００／Ｂ？"，"０１１／Ｂ？"，"１０１／Ｂ？"の３つだけ存在する。
【００６５】
したがって、上述した議論と同様に、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスのうち、出力が要素Ｂ１となるパスの入力には、入力ラベルが"００１"であるパスから見て入力距離"３"となる"１１０"を割り当てる。また、要素Ｂ３，Ｂ５，Ｂ７に対応する入力についても同様に、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスと、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスとのうち、互いに入力距離"３"になるものが同じ信号点をとればよい。
【００６６】
このような操作の結果、トレリスにおける各パスに付される入出力ラベルは、図２８に示すようになる。
【００６７】
したがって、先に図１８に示した畳み込み符号化器３００を内符号として用いると、集合Ａにおける要素Ａ０，Ａ２，Ａ４，Ａ６は、それぞれ、"０００"，"０１０"，"１１０"，"１００"となり、集合Ｂにおける要素Ｂ１，Ｂ３，Ｂ５，Ｂ７は、それぞれ、"００１"，"０１１"，"１１１"，"１０１"となることから、先に図２０に示したカタストロフィックでないトレリスを作成することができる。
【００６８】
このようなDivsalarの文献に記載された内符号と信号点のマッピングとを行う符号化装置において、入力距離"２"に対する出力距離分布は、以下のようにして求められる。
【００６９】
ここで、この符号化装置は、符号化変調（Trellis Coded Modulation；以下、ＴＣＭという。）を行うものであることから、全てのパスから見た距離分布が同じでなければ、すなわち、トレリスが対称でなければ、距離分布の平均を求める必要がある。
【００７０】
上述した内符号と信号点のマッピングとの組み合わせの場合には、オール"０"のパスから見た状態遷移図は、図２９に示すように表される。なお、同図において、Ｙの乗数は入力距離を示し、Ｘの乗数は出力距離の２乗を示すものである。このうち、入力距離が"２"となるパスについてのみ見ると、状態遷移図は、図３０に示すように表される。
【００７１】
したがって、入力距離"２"に対する出力距離分布は、次式（５）で表される。
【００７２】
【数５】
【００７３】
また、Ａ２−Ａ２から見た状態遷移図における入力距離が"２"となるパスを抜き出すと、図３１に示すように、ステートＳ０からステートＳ１への遷移における係数が異なるものとなる。
【００７４】
したがって、入力距離"２"に対する出力距離分布は、次式（６）で表される。
【００７５】
【数６】
【００７６】
さらに、他の全てのパスは、半数ずつ、上式（５）又は上式（６）のいずれかの距離分布になっていることから、出力距離分布の平均は、次式（７）で表される。
【００７７】
【数７】
【００７８】
【発明が解決しようとする課題】
ところで、先に図１６又は図１８に示した畳み込み符号化器２３０，３００は、シフトレジスタの数、すなわち、メモリ数が"１"であることから、ステート数は"２"となる。このようなメモリ数が"１"とされる畳み込み符号化器は、入力距離"１"では終結せずに、入力距離"２"で必ず終結する。換言すれば、このような畳み込み符号化器は、入力距離が奇数の場合には終結することはない。
【００７９】
ここで、上述したDivsalarの文献には、このような畳み込み符号化器を内符号の符号化器として用いた場合に、最小距離が"３"である符号を外符号として用いた場合には、内符号に対する入力距離が"３"となっても終結しないことから出力距離が大きい符号が生成され、符号全体として見たとき、外符号として、実質的に最小距離が"４"である符号を用いた場合と同じ性能になる旨が記述されている。
【００８０】
これに対して、メモリ数が"２"以上である符号化器を内符号に適用した場合については、何らの議論もされていなかった。
【００８１】
なお、この議論は、ＳＣＣＣによる符号化についても適用できるものである。
【００８２】
本発明は、このような実情に鑑みてなされたものであり、ＳＣＣＣによる符号化及び／又はＳＣＴＣＭ方式による符号化において、メモリ数が"２"以上である符号化器を内符号に適用する際の新たな指針を提案し、性能を向上させることができる符号化装置及び符号化方法、並びにこれらの符号化装置及び符号化方法によるＳＣＣＣによる符号及び／又はＳＣＴＣＭ方式の符号の復号を高精度に行うことができる復号装置及び復号方法を提供することを目的とする。
【００８３】
【課題を解決するための手段】
【００９１】
また、上述した目的を達成する本発明にかかる符号化装置は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置であって、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ手段と、このインターリーブ手段に縦列に連接し、インターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成することを特徴としている。
【００９２】
このような本発明にかかる符号化装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いる。
【００９３】
さらに、上述した目的を達成する本発明にかかる符号化方法は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化方法であって、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ工程と、このインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成されることを特徴としている。
【００９４】
このような本発明にかかる符号化方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いる。
【００９５】
さらにまた、上述した目的を達成する本発明にかかる復号装置は、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ手段と、この第１のインターリーブ手段に縦列に連接し、第１のインターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成する符号化装置によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置であって、第２の要素符号化手段に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号手段と、この第１の軟出力復号手段に縦列に連接し、第１のインターリーブ手段によって並べ替えられたインターリーブデータの配列を、第１の要素符号化手段によって符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号手段によって生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ手段と、第１の要素符号化手段に対応して備えられ且つデインターリーブ手段に縦列に連接し、デインターリーブ手段によって生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号手段と、第１のインターリーブ手段と同一の置換位置情報に基づいて、第２の軟出力復号手段によって生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ手段とを備え、第１の軟出力復号手段は、情報ビットに対する事前確率情報として、第２のインターリーブ手段によって生成された軟入力とされる第２の外部情報を入力することを特徴としている。
【００９６】
このような本発明にかかる復号装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いて生成された符号を復号する。
【００９７】
また、上述した目的を達成する本発明にかかる復号方法は、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ工程と、この第１のインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成される符号化方法を用いて縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号方法であって、第２の要素符号化工程に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号工程と、第１のインターリーブ工程にて並べ替えられたインターリーブデータの配列を、第１の要素符号化工程にて符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号工程にて生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ工程と、第１の要素符号化工程に対応して備えられ、デインターリーブ工程にて生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号工程と、第１のインターリーブ工程と同一の置換位置情報に基づいて、第２の軟出力復号工程にて生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ工程とを備え、第１の軟出力復号工程では、情報ビットに対する事前確率情報として、第２のインターリーブ工程にて生成された軟入力とされる第２の外部情報が入力されることを特徴としている。
【００９８】
このような本発明にかかる復号方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いて生成された符号を復号する。
【００９９】
【発明の実施の形態】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【０１００】
この実施の形態は、図１に示すように、ディジタル情報を図示しない送信装置が備える符号化装置１によって符号化し、その出力を雑音のある無記憶通信路２を介して図示しない受信装置に入力して、この受信装置が備える復号装置３によって復号する通信モデルに適用したデータ送受信システムである。
【０１０１】
このデータ送受信システムにおいて、符号化装置１は、縦列連接畳み込み符号（Serially Concatenated Convolutional Codes；以下、ＳＣＣＣという。）による符号化、及び／又は縦列連接符号化変調（Serial Concatenated Trellis Coded Modulation；以下、ＳＣＴＣＭという。）方式による符号化を行うものとして構成されるものである。この符号化は、いわゆるターボ符号化（Turbo coding）の一種として知られているものであって、符号化装置１は、複数の要素符号化器と、入力されたデータを並べ替えるインターリーバとを連接することにより、ターボ符号化を行うものとして構成される。この符号化装置１は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用い、性能を向上させるための新たな指針を提案するものである。
【０１０２】
一方、復号装置３は、符号化装置１によって符号化がなされた符号の復号を行うものであって、「Bahl, Cocke, Jelinek and Raviv, "Optimal decoding of linear codes for minimizing symbol error rate", IEEE Trans. Inf. Theory, vol. IT-20, pp. 284-287, Mar. 1974」に記載されているＢＣＪＲアルゴリズム、「Robertson, Villebrun and Hoeher, "A comparison of optimal and sub-optimal MAP decoding algorithms operating in the domain", IEEE Int. Conf. on Communications, pp. 1009-1013, June 1995」に記載されているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムという。）に基づく最大事後確率（Maximum A Posteriori probability；以下、ＭＡＰという。）復号を行い、いわゆる事後確率情報（a posteriori probability information）に対応する軟出力（soft-output）及び／又はいわゆる外部情報（extrinsic information）を求める複数の軟出力復号回路と、入力されたデータを並べ替えるインターリーバとを連接することにより、繰り返し復号を行うものとして構成されるものである。
【０１０３】
なお、以下では、説明の便宜上、符号化装置１は、ＳＣＴＣＭ方式による符号化を行うものとして説明する。また、以下では、説明の便宜上、符号化装置１における内符号の符号化を行う符号化器として、メモリ数が"２"である畳み込み符号化器を用いるものとして説明する。
【０１０４】
符号化装置１は、例えば図２に示すように、外符号の符号化を行う畳み込み符号化器１０と、入力したデータの順序を並べ替えるインターリーバ２０と、内符号の符号化を行う畳み込み符号化器３０と、所定の変調方式に基づいて信号点のマッピングを行う多値変調マッピング回路４０とを備える。この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が"２／３"の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、例えば８相位相変調方式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式という。）の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。
【０１０５】
畳み込み符号化器１０は、詳細は後述するが、２ビットの入力データＤ１を入力すると、これらの入力データＤ１に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ２として後段のインターリーバ２０に出力する。すなわち、畳み込み符号化器１０は、外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、生成した符号化データＤ２を後段のインターリーバ２０に出力する。
【０１０６】
インターリーバ２０は、図３に示すように、入力したデータを保持する入力データ保持メモリ２１と、入力したデータの順序の並べ替え（置換）を行うデータ置換回路２２と、データの置換位置情報を格納する置換データＲＯＭ（Read Only Memory）２３と、出力するデータを保持する出力データ保持メモリ２４とを有する。
【０１０７】
入力データ保持メモリ２１は、畳み込み符号化器１０から出力された３つのビット系列からなる符号化データＤ２を保持し、これらの符号化データＤ２を所定のタイミングでデータ置換回路２２に供給する。
【０１０８】
データ置換回路２２は、置換データＲＯＭ２３に格納されているデータの置換位置情報に基づいて、入力データ保持メモリ２１から供給された符号化データＤ２の順序の並べ替えを行う。データ置換回路２２は、並べ替えたデータを出力データ保持メモリ２４に供給する。
【０１０９】
置換データＲＯＭ２３は、例えば発生した乱数に基づいて決定されたデータの置換位置情報を格納する。すなわち、インターリーバ２０は、この置換位置情報に基づいてデータのインターリーブを行うランダムインターリーバとして構成される。置換データＲＯＭ２３に格納されている置換位置情報は、随時データ置換回路２２によって読み出される。
【０１１０】
出力データ保持メモリ２４は、データ置換回路２２から供給されるデータを保持し、これらのデータを３つのビット系列からなるインターリーブデータＤ３として、所定のタイミングで後段の畳み込み符号化器３０に出力する。
【０１１１】
このようなインターリーバ２０は、畳み込み符号化器１０から出力された３つのビット系列からなる符号化データＤ２にインターリーブを施し、生成した３つのビット系列からなるインターリーブデータＤ３を後段の畳み込み符号化器３０に出力する。
【０１１２】
畳み込み符号化器３０は、詳細は後述するが、３ビットのインターリーブデータＤ３を入力すると、これらのインターリーブデータＤ３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ４として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器３０は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。
【０１１３】
多値変調マッピング回路４０は、畳み込み符号化器３０から出力された符号化データＤ４を、クロックに同期させて、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。具体的には、多値変調マッピング回路４０は、畳み込み符号化器３０から出力された３ビットの符号化データＤ４を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ５を生成する。多値変調マッピング回路４０は、生成した符号化伝送シンボルＤ５を外部に出力する。
【０１１４】
このような符号化装置１は、畳み込み符号化器１０によって外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、畳み込み符号化器３０によって内符号の符号化として符号化率が"１"の畳み込み演算を行うことにより、全体として、符号化率が"（２／３）×１＝２／３"の縦列連接畳み込み演算を行う。この符号化装置１によって符号化され且つ変調されたデータは、無記憶通信路２を介して受信装置に出力される。
【０１１５】
一方、復号装置３は、図４に示すように、内符号の復号を行う軟出力復号回路５０と、入力したデータの順序を元に戻すデインターリーバ６０と、入力したデータの順序を並べ替えるインターリーバ７０と、外符号の復号を行う軟出力復号回路８０と、入力したデータを２値化する２値化回路９０とを備える。この復号装置３は、無記憶通信路２上で発生したノイズの影響によってアナログ値をとり軟入力（soft-input）とされる受信値Ｄ６から符号化装置１における入力データＤ１を推定し、復号データＤ１３として出力する。
【０１１６】
軟出力復号回路５０は、符号化装置１における畳み込み符号化器３０に対応して備えられるものである。軟出力復号回路５０は、図５に示すように、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うＭＡＰ復号器５１と、３つの差分器５２，５３，５４とを有する。
【０１１７】
ＭＡＰ復号器５１は、軟入力である受信値Ｄ６と、インターリーバ７０から供給された軟入力である３ビットの情報ビットに対する事前確率情報（a priori probability information）Ｄ７１，Ｄ７２，Ｄ７３とを入力し、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、受信値Ｄ６を元に３ビットの情報ビットに対する事後確率情報Ｄ１４１，Ｄ１４２，Ｄ１４３を生成する。ＭＡＰ復号器５１は、生成した事後確率情報Ｄ１４１を差分器５２に供給するとともに、生成した事後確率情報Ｄ１４２を差分器５３に供給するとともに、生成した事後確率情報Ｄ１４３を差分器５４に供給する。
【０１１８】
差分器５２は、軟入力とされる事後確率情報Ｄ１４１と軟入力とされる事前確率情報Ｄ７１との差分値を求め、この差分値を符号の拘束条件によって求まる３ビットの情報ビットに対する外部情報Ｄ８のうちの１ビットの外部情報Ｄ８１として後段のデインターリーバ６０に軟出力として出力する。
【０１１９】
差分器５３は、軟入力とされる事後確率情報Ｄ１４２と軟入力とされる事前確率情報Ｄ７２との差分値を求め、この差分値を３ビットの情報ビットに対する外部情報Ｄ８のうちの１ビットの外部情報Ｄ８２として後段のデインターリーバ６０に軟出力として出力する。
【０１２０】
差分器５４は、軟入力とされる事後確率情報Ｄ１４３と軟入力とされる事前確率情報Ｄ７３との差分値を求め、この差分値を３ビットの情報ビットに対する外部情報Ｄ８のうちの１ビットの外部情報Ｄ８３として後段のデインターリーバ６０に軟出力として出力する。
【０１２１】
このような軟出力復号回路５０は、受信装置によって受信された軟入力の受信値Ｄ６を入力するとともに、インターリーバ７０から供給された軟入力の情報ビットに対する事前確率情報Ｄ７を入力し、これらの受信値Ｄ６と事前確率情報Ｄ７とを用いて、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、内符号の軟出力復号を行う。軟出力復号回路５０は、符号の拘束条件によって求められる外部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデインターリーバ６０に軟出力として出力する。
【０１２２】
具体的に説明するために、情報ビットをｕ、符号ビットをｃ、受信値Ｄ６をｙとすると、軟出力復号回路５０は、ＭＡＰ復号器５１に対して、受信値Ｄ６（ｙ）とともに、次式（８）で表される事前確率情報Ｄ７（Ｌ（ｕ））を入力する。
【０１２３】
【数８】
【０１２４】
すなわち、軟出力復号回路５０は、ＭＡＰ復号器５１に対して、受信値Ｄ６（ｙ）と、情報ビットｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件がない事前確率情報Ｄ７（Ｌ（ｕ））とを入力する。
【０１２５】
続いて、軟出力復号回路５０は、ＭＡＰ復号器５１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、次式（９）で表される事後確率情報Ｄ１４（Ｌ＊（ｕ））を生成する。
【０１２６】
【数９】
【０１２７】
すなわち、軟出力復号回路５０は、ＭＡＰ復号器５１により、受信値Ｄ６（ｙ）を受信した際に情報ビットｕが"１"である確率Ｐ（ｕ＝１｜ｙ）と、受信値Ｄ６（ｙ）を受信した際に情報ビットｕが"０"である確率Ｐ（ｕ＝０｜ｙ）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１４（Ｌ＊（ｕ））を生成する。なお、この事後確率情報Ｄ１４（Ｌ＊（ｕ））は、対数尤度比（log likelihood ratio）とも呼ばれ、ここでは、受信値Ｄ６（ｙ）を受信した際の情報ビットｕの尤度を示すものである。
【０１２８】
そして、軟出力復号回路５０は、差分器５２，５３，５４のそれぞれにより、次式（１０）で表されるように、事後確率情報Ｄ１４（Ｌ＊（ｕ））と事前確率情報Ｄ７（Ｌ（ｕ））との差分値である外部情報Ｄ８（Ｌｅ（ｕ））を求める。
【０１２９】
【数１０】
【０１３０】
軟出力復号回路５０は、このようにして外部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデインターリーバ６０に軟出力として出力する。なお、この外部情報Ｄ８は、符号化装置１におけるインターリーバ２０によって生成されたインターリーブデータＤ３に対応するものである。
【０１３１】
デインターリーバ６０は、符号化装置１におけるインターリーバ２０によってインターリーブされたインターリーブデータＤ３のビット配列を、それぞれ、元の符号化データＤ２のビット配列に戻すように、軟出力復号回路５０から出力される軟入力の外部情報Ｄ８にデインターリーブを施す。デインターリーバ６０は、デインターリーブして得られたデータを後段の軟出力復号回路８０における符号ビットに対する事前確率情報Ｄ９として出力する。
【０１３２】
インターリーバ７０は、軟出力復号回路８０から出力された軟入力である符号ビットに対する外部情報Ｄ１２に対して、符号化装置１におけるインターリーバ２０と同一の置換位置情報に基づいたインターリーブを施す。インターリーバ７０は、インターリーブして得られたデータを軟出力復号回路５０における情報ビットに対する事前確率情報Ｄ７として出力する。
【０１３３】
軟出力復号回路８０は、符号化装置１における畳み込み符号化器１０に対応して備えられるものである。軟出力復号回路８０は、図６に示すように、上述したＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うＭＡＰ復号器８１と、５つの差分器８２，８３，８４，８５，８６とを有する。
【０１３４】
ＭＡＰ復号器８１は、デインターリーバ６０から出力された軟入力である３ビットの符号ビットに対する事前確率情報Ｄ９１，Ｄ９２，Ｄ９３と、値が"０"である２ビットの情報ビットに対する事前確率情報Ｄ１０１，Ｄ１０２とを入力し、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、２ビットの情報ビットに対する事後確率情報Ｄ１５１，Ｄ１５２を生成するとともに、３ビットの符号ビットに対する事後確率情報Ｄ１６１，Ｄ１６２，Ｄ１６３を生成する。ＭＡＰ復号器８１は、生成した事後確率情報Ｄ１５１を差分器８２に供給するとともに、生成した事後確率情報Ｄ１５２を差分器８３に供給する。また、ＭＡＰ復号器８１は、生成した事後確率情報Ｄ１６１を差分器８４に供給するとともに、生成した事後確率情報Ｄ１６２を差分器８５に供給するとともに、生成した事後確率情報Ｄ１６３を差分器８６に供給する。
【０１３５】
差分器８２は、軟入力とされる事後確率情報Ｄ１５１と値が"０"である事前確率情報Ｄ１０１との差分値、すなわち、事後確率情報Ｄ１５１を符号の拘束条件によって求まる２ビットの情報ビットに対する外部情報Ｄ１１のうちの１ビットの外部情報Ｄ１１１として後段の２値化回路９０に軟出力として出力する。
【０１３６】
差分器８３は、軟入力とされる事後確率情報Ｄ１５２と値が"０"である事前確率情報Ｄ１０２との差分値、すなわち、事後確率情報Ｄ１５２を２ビットの情報ビットに対する外部情報Ｄ１１のうちの１ビットの外部情報Ｄ１１２として後段の２値化回路９０に軟出力として出力する。
【０１３７】
差分器８４は、軟入力とされる事後確率情報Ｄ１６１と軟入力とされる事前確率情報Ｄ９１との差分値を求め、この差分値を３ビットの符号ビットに対する外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２１としてインターリーバ７０に軟出力として出力する。
【０１３８】
差分器８５は、軟入力とされる事後確率情報Ｄ１６２と軟入力とされる事前確率情報Ｄ９２との差分値を求め、この差分値を３ビットの符号ビットに対する外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２２としてインターリーバ７０に軟出力として出力する。
【０１３９】
差分器８６は、軟入力とされる事後確率情報Ｄ１６３と軟入力とされる事前確率情報Ｄ９３との差分値を求め、この差分値を３ビットの符号ビットに対する外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２３としてインターリーバ７０に軟出力として出力する。
【０１４０】
このような軟出力復号回路８０は、デインターリーバ６０から出力された軟入力の符号ビットに対する事前確率情報Ｄ９を入力するとともに、値が"０"である情報ビットに対する事前確率情報Ｄ１０を入力し、これらの事前確率情報Ｄ９，Ｄ１０を用いて、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、外符号の軟出力復号を行う。軟出力復号回路８０は、符号の拘束条件によって求められる外部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段の２値化回路９０に軟出力として出力するとともに、外部情報Ｄ１２をインターリーバ７０に軟出力として出力する。
【０１４１】
具体的に説明するために、情報ビットをｕ、符号ビットをｃとすると、軟出力復号回路８０は、ＭＡＰ復号器８１に対して、次式（１１）で表される事前確率情報Ｄ１０（Ｌ（ｕ））と、次式（１２）で表される事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。
【０１４２】
【数１１】
【０１４３】
【数１２】
【０１４４】
すなわち、軟出力復号回路８０は、ＭＡＰ復号器８１に対して、情報ビットｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１０（Ｌ（ｕ））と、符号ビットｃが"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"である確率Ｐ（ｃ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。なお、上式（１１）及び上式（１２）における右辺に記されるべき符号の拘束条件は、ここでは省略している。また、ここでは、事前確率情報Ｄ１０（Ｌ（ｕ））は"０"であるが、これは、情報ビットｕが"０"であるか"１"であるかの確率が"１／２"であることを示すことに他ならない。
【０１４５】
続いて、軟出力復号回路８０は、ＭＡＰ復号器８１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、次式（１３）で表される事後確率情報Ｄ１５（Ｌ＊（ｕ））と、次式（１４）で表される事後確率情報Ｄ１６（Ｌ＊（ｃ））とを生成する。
【０１４６】
【数１３】
【０１４７】
【数１４】
【０１４８】
すなわち、軟出力復号回路８０は、ＭＡＰ復号器８１により、情報ビットｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１５（Ｌ＊（ｕ））と、符号ビットｃが"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"である確率Ｐ（ｃ＝０）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１６（Ｌ＊（ｃ））とを生成する。なお、上式（１３）及び上式（１４）における右辺に記されるべき符号の拘束条件は、ここでは省略している。また、これらの事後確率情報Ｄ１５（Ｌ＊（ｕ））と事後確率情報Ｄ１６（Ｌ＊（ｃ））とは、対数尤度比とも呼ばれ、ここではそれぞれ、情報ビットｕの尤度と符号ビットｃの尤度とを示すものである。
【０１４９】
そして、軟出力復号回路８０は、差分器８２，８３のそれぞれにより、次式（１５）で表されるように、事後確率情報Ｄ１５（Ｌ＊（ｕ））と事前確率情報Ｄ１０（Ｌ（ｕ））との差分値である外部情報Ｄ１１（Ｌｅ（ｕ））を求めるとともに、差分器８４，８５，８６のそれぞれにより、次式（１６）で表されるように、事後確率情報Ｄ１６（Ｌ＊（ｃ））と事前確率情報Ｄ９（Ｌ（ｃ））との差分値である外部情報Ｄ１２（Ｌｅ（ｃ））を求める。
【０１５０】
【数１５】
【０１５１】
【数１６】
【０１５２】
軟出力復号回路８０は、このようにして外部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段の２値化回路９０に軟出力として出力するとともに、外部情報Ｄ１２をインターリーバ７０に軟出力として出力する。
【０１５３】
なお、軟出力復号回路８０は、情報ビットに対する事前確率情報Ｄ１０が"０"であることから、差分器８２，８３を必ずしも有する必要はない。
【０１５４】
２値化回路９０は、軟出力復号回路８０によって生成された事後確率情報Ｄ１５を２値化し、硬出力（hard-output）の復号データＤ１３として出力する。
【０１５５】
このような復号装置３は、符号化装置１における畳み込み符号化器３０，１０のそれぞれに対応する軟出力復号回路５０，８０を備えることにより、復号複雑度が高い符号を複雑度の小さい要素に分解し、軟出力復号回路５０，８０の間の相互作用によって特性を逐次的に向上させることができる。復号装置３は、受信値Ｄ６を入力すると、軟出力復号回路５０乃至軟出力復号回路８０の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行い、所定の回数の復号動作の結果得られた軟出力の事後確率情報Ｄ１５に基づいて、復号データＤ１３を出力する。
【０１５６】
さて、以下では、符号の性能を向上させるために提案する指針について説明する。
【０１５７】
まず、第１の指針について説明する。
【０１５８】
メモリ数が"２"である畳み込み符号化器は、入力距離が"１"である場合には、メモリ数が"１"である畳み込み符号化器と同様に、終結することはないが、入力距離が"２"である場合には、メモリ数が"１"である畳み込み符号化器のように必ず終結するとは限らず、終結しないこともある。また、メモリ数が"２"である畳み込み符号化器は、入力距離が"３"である場合には、メモリ数が"１"である畳み込み符号化器のように必ず終結しないとは限らず、終結することもある。したがって、メモリ数が"２"である畳み込み符号化器は、入力距離が奇数の場合には終結する可能性があり、入力距離が"３"以下である場合には、符号の性能が劣化することが考えられる。このような問題は、メモリ数が"２"のみならず、これ以上のメモリ数を有する符号化器を、内符号の符号化を行う符号化器として用いる場合にも生じるものである。
【０１５９】
そこで、第１の指針としては、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いた場合に、外符号として、「内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いる」ことを提案する。
【０１６０】
具体的に、上述した畳み込み符号化器３０として、生成行列Ｇ（Ｄ）が次式（１７）で表される畳み込み符号化器を用いる場合について説明する。すなわち、ここでは、フィードバック多項式が２次の原始多項式（１＋Ｄ＋Ｄ２）で表される畳み込み符号化器を内符号の符号化を行う符号化器として用いる場合について説明する。
【０１６１】
【数１７】
【０１６２】
上式（１７）に示す生成行列Ｇ（Ｄ）で表される畳み込み符号化器は、図７に示すように構成される。
【０１６３】
すなわち、同図に示す畳み込み符号化器１００は、５つの排他的論理和回路１０１，１０３，１０４，１０５，１０６と、２つのシフトレジスタ１０２，１０７とを有する。
【０１６４】
排他的論理和回路１０１は、シフトレジスタ１０７から供給されるデータと、上述したインターリーバ２０から出力された２ビットのインターリーブデータＤ３１，Ｄ３２とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ１０２に供給する。
【０１６５】
シフトレジスタ１０２は、保持している１ビットのデータを排他的論理和回路１０３，１０４，１０５，１０６に供給し続ける。そして、シフトレジスタ１０２は、クロックに同期させて、排他的論理和回路１０１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１０３，１０４，１０５，１０６に新たに供給する。
【０１６６】
排他的論理和回路１０３は、シフトレジスタ１０２から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３１とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４１として後段の多値変調マッピング回路４０に出力する。
【０１６７】
排他的論理和回路１０４は、シフトレジスタ１０２から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３２とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４２として後段の多値変調マッピング回路４０に出力する。
【０１６８】
排他的論理和回路１０５は、シフトレジスタ１０２，１０７から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３３とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４３として後段の多値変調マッピング回路４０に出力する。
【０１６９】
排他的論理和回路１０６は、シフトレジスタ１０２，１０７から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３３とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ１０７に供給する。
【０１７０】
シフトレジスタ１０７は、保持している１ビットのデータを排他的論理和回路１０１，１０５，１０６に供給し続ける。そして、シフトレジスタ１０７は、クロックに同期させて、排他的論理和回路１０６から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１０１，１０５，１０６に新たに供給する。
【０１７１】
このような畳み込み符号化器１００は、３ビットのインターリーブデータＤ３１，Ｄ３２，Ｄ３３を入力すると、これらのインターリーブデータＤ３１，Ｄ３２，Ｄ３３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ４１，Ｄ４２，Ｄ４３として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器１００は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。
【０１７２】
さらに、このような畳み込み符号化器１００によって生成された符号化データＤ４に対して、多値変調マッピング回路４０によって図８に示すような信号点のマッピングを行うものとする。なお、同図においては、各信号点に割り当てられている出力の値は、図７に示した畳み込み符号化器１００から出力される３ビットの符号化データＤ４１，Ｄ４２，Ｄ４３を、（Ｄ４１，Ｄ４２，Ｄ４３）の順序で表したものである。
【０１７３】
このような畳み込み符号化器１００による内符号の符号化と、多値変調マッピング回路４０による信号点のマッピングとを行った場合、図９に示すようなトレリスが得られる。なお、同図においては、畳み込み符号化器１００が有する２つのシフトレジスタ１０２，１０７の内容が"００"である場合を表すトレリスにおけるステート（遷移状態）をＳ００で表し、シフトレジスタ１０２，１０７の内容が"０１"である場合を表すトレリスにおけるステートをＳ０１で表し、シフトレジスタ１０２，１０７の内容が"１０"である場合を表すトレリスにおけるステートをＳ１０で表し、シフトレジスタ１０２，１０７の内容が"１１"である場合を表すトレリスにおけるステートをＳ１１で表し、各パスに付される入出力ラベルを（Ｄ３１，Ｄ３２，Ｄ３３）／（Ｄ４１，Ｄ４２，Ｄ４３）で表している。
【０１７４】
具体的には、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１０１／１０１"が付されたステートＳ００からステートＳ０１へと到達するパスとの入力距離は、"２"となり、出力距離の２乗は、図８に示した信号点の割り当てから"０．５９"となる。また、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１１１／１１１"が付されたステートＳ００からステートＳ１１へと到達するパスとの入力距離は、"３"となり、出力距離の２乗は、図８に示した信号点の割り当てから"０．５９"となる。さらに、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１１０／０００"が付されたステートＳ０１からステートＳ１０へと到達するパスとの入力距離は、"２"となり、出力距離の２乗は、"０"となる。さらにまた、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"００１／０００"が付されたステートＳ１１からステートＳ１０へと到達するパスとの入力距離は、"１"となり、出力距離の２乗は、"０"となる。また、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１１１／０００"が付されたステートＳ１０からステートＳ００へと到達するパスとの入力距離は、"３"となり、出力距離の２乗は、"０"となる。
【０１７５】
したがって、このトレリスから明らかなように、符号の最小距離は、同図中破線部で示す２つのパスとなる。ここで、この２つのパスの入力距離は、ともに"７"であることに着目する。
【０１７６】
したがって、内符号の符号化を行う符号化器として、図７に示した畳み込み符号化器１００を用いた場合には、外符号として、入力距離"７"よりも大きな最小距離"８"以上の符号を用いることにより、連接符号全体としての最小距離を、内符号の最小距離よりも大きくすることができることになる。したがって、符号化装置１においては、上述した畳み込み符号化器１０として、このような条件を満足する符号を生成するものを設ければよい。
【０１７７】
このように、符号化装置１は、内符号の符号化を行う符号化器として、フィードバック多項式が原始多項式で表されるメモリ数が"２"以上とされる符号化器を用いた場合に、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いることにより、不必要に終結してしまうパターンの生成を回避することができ、符号の性能を、ビットエラーレートと１ビットあたりの信号対雑音電力比（Ｅｂ／Ｎ０）との関係で表したとき、高い信号対雑音電力比でのビットエラーレートを改善することが可能となる。
【０１７８】
つぎに、この第１の指針とは異なる第２の指針について説明する。
【０１７９】
上述した第１の指針は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いた場合には、入力距離が奇数の場合には終結する可能性があり、これを回避するために提案したものである。これに対して、ここで提案する第２の指針は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いる際に、この内符号として、「入力距離が奇数では終結されないものを用いる」ものである。
【０１８０】
具体的に、上述した畳み込み符号化器３０として、生成行列Ｇ（Ｄ）が次式（１８）で表される畳み込み符号化器を用いる場合について説明する。すなわち、ここでは、フィードバック多項式が、上式（１７）に示したような原始多項式ではなく、（１＋Ｄ２）で表される畳み込み符号化器を内符号の符号化を行う符号化器として用いる。
【０１８１】
【数１８】
【０１８２】
上式（１８）に示す生成行列Ｇ（Ｄ）で表される畳み込み符号化器は、図１０に示すように構成される。
【０１８３】
すなわち、同図に示す畳み込み符号化器１２０は、３つの排他的論理和回路１２１，１２３，１２５と、２つのシフトレジスタ１２２，１２４とを有する。
【０１８４】
排他的論理和回路１２１は、シフトレジスタ１２４から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３２とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４２として後段の多値変調マッピング回路４０に出力する。
【０１８５】
シフトレジスタ１２２は、保持している１ビットのデータを排他的論理和回路１２３に供給し続ける。そして、シフトレジスタ１２２は、クロックに同期させて、排他的論理和回路１２５から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１２３に新たに供給する。
【０１８６】
排他的論理和回路１２３は、シフトレジスタ１２２から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３２とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ１２４に供給する。
【０１８７】
シフトレジスタ１２４は、保持している１ビットのデータを排他的論理和回路１２１，１２５に供給し続ける。そして、シフトレジスタ１２４は、クロックに同期させて、排他的論理和回路１２３から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１２１，１２５に新たに供給する。
【０１８８】
排他的論理和回路１２５は、シフトレジスタ１２４から供給されるデータと、インターリーバ２０から出力された２ビットのインターリーブデータＤ３１，Ｄ３３とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４３として後段の多値変調マッピング回路４０に出力するとともに、シフトレジスタ１２２に供給する。
【０１８９】
このような畳み込み符号化器１２０は、３ビットのインターリーブデータＤ３１，Ｄ３２，Ｄ３３を入力すると、１ビットのインターリーブデータＤ３１を組織成分の符号化データＤ４１としてそのまま後段の多値変調マッピング回路４０に出力するとともに、これらのインターリーブデータＤ３１，Ｄ３２，Ｄ３３に対して畳み込み演算を行い、演算結果を残りの２ビットの符号化データＤ４２，Ｄ４３として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器１２０は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。
【０１９０】
さらに、このような畳み込み符号化器１２０によって生成された符号化データＤ４に対して、多値変調マッピング回路４０によって図１１に示すような信号点のマッピングを行うものとする。なお、同図においても、図８と同様に、各信号点に割り当てられている出力の値は、図１０に示した畳み込み符号化器１２０から出力される３ビットの符号化データＤ４１，Ｄ４２，Ｄ４３を、（Ｄ４１，Ｄ４２，Ｄ４３）の順序で表したものである。
【０１９１】
ここで、このような畳み込み符号化器１２０による内符号の符号化と、多値変調マッピング回路４０による信号点のマッピングとの組み合わせに対して、最小距離が奇数、すなわち、ｎを１以上の整数としたとき最小距離が（２ｎ＋１）で表される外符号を用いると、距離の小さな連説符号の符号語を生じるのは、外符号の出力距離から"１"だけ大きい場合になる。
【０１９２】
したがって、符号化装置１においては、内符号の符号化を行う符号化器として、フィードバック多項式が（１＋Ｄｎ）で表され、入力距離が奇数では終結されない符号を生成する符号化器を用いることにより、上述した第１の指針のように、外符号として、入力距離よりも"１"だけ大きい出力距離を有する符号を用いることなく、同等の性能を達成することができることになる。
【０１９３】
一般に、同じ符号化率の畳み込み符号において最小距離を増やすためには、メモリ数を増加させる必要がある。これに対して、符号化装置１は、第２の指針として示す条件を満足する符号化器を用いることにより、最小距離を増やすためにメモリ数を増加させる必要がないことから、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することが可能となる。
【０１９４】
以上説明したように、本発明の実施の形態として示したデータ送受信システムにおける符号化装置１は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いた場合には、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いることにより、高い信号対雑音電力比でのビットエラーレートを改善することができる。
【０１９５】
また、符号化装置１は、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いるのではなく、内符号として、フィードバック多項式が（１＋Ｄｎ）で表されるような入力距離が奇数では終結されないものを用いることにより、少ない回路規模のもとに復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することができる。
【０１９６】
また、復号装置３は、このような符号化装置１によって符号化がなされた符号を高精度に復号することができる。
【０１９７】
したがって、データ送受信システムは、符号の性能の向上を図ることができ、ユーザに優れた利便・信頼性を提供することができるものである。
【０１９８】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、符号化装置１によってＳＣＴＣＭ方式による符号化を行うものとして説明したが、本発明は、ＳＣＣＣによる符号化を行う場合であっても適用することができる。この場合、符号化装置は、多値変調マッピングによって８ＰＳＫ変調方式に基づく信号点のマッピングを行う代わりに、例えば２相位相（Binary Phase Shift Keying；ＢＰＳＫ）変調方式や４相位相（Quadrature Phase Shift Keying；ＱＰＳＫ）変調方式による変調を行うことになる。
【０１９９】
また、上述した実施の形態では、内符号の符号化を行う畳み込み符号化器３０の具体例として、先に図７又は図１０に示した畳み込み符号化器１００，１２０を用いて説明したが、本発明は、上述した議論を逸脱しない範囲で任意のものを用いることができる。この際、本発明は、内符号に応じた信号点のマッピングを行うことはいうまでもない。また、本発明は、符号化率についても任意のものに適用可能であることはいうまでもない。
【０２００】
さらに、上述した実施の形態では、復号装置における軟出力復号回路として、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うものについて説明したが、本発明は、例えばいわゆるＳＯＶＡ（Soft Output Viterbi Algorithm）による復号を行うといったように、他の軟出力復号にも適用可能である。
【０２０１】
さらにまた、上述した実施の形態では、符号化装置及び復号装置をデータ送受信システムにおける送信装置及び受信装置に適用して説明したが、本発明は、例えば、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯ（Magneto Optical）といった、磁気、光又は光磁気ディスク等の記録媒体に対する記録及び／又は再生を行う記録及び／又は再生装置に適用することもできる。この場合、符号化装置によって符号化されたデータは、無記憶通信路に等価とされる記録媒体に記録され、復号装置によって復号されて再生されることになる。
【０２０２】
また、上述した実施の形態では、符号化装置及び復号装置ともハードウェアによって構成された装置であるものとして説明したが、これらの符号化装置及び復号装置とも、例えばワークステーションやパーソナルコンピュータといったコンピュータ装置において実行可能なソフトウェアとして実現することが可能である。以下、この例について、図１２を参照して説明する。
【０２０３】
コンピュータ装置１５０は、同図に示すように、各部を統括して制御するＣＰＵ（Central Processing Unit）１５１と、各種プログラムを含む情報を格納する読み取り専用のＲＯＭ１５２と、ワークエリアとして機能するＲＡＭ（Random Access Memory）１５３と、各種プログラムやデータ等の記録及び／又は再生を行うＨＤＤ（Hard Disk Drive）１５４と、これらのＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４を接続するバス１５５と、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４と後述する表示部１５７、入力部１５８、通信部１５９及びドライブ１６０との間でデータの入出力を行うための入出力インターフェース１５６と、各種情報を表示する表示部１５７と、ユーザによる操作を受け付ける入力部１５８と、外部との通信を行うための通信部１５９と、着脱自在とされる記録媒体１７０に対する各種情報の記録及び／又は再生を行うドライブ１６０とを備える。
【０２０４】
ＣＰＵ１５１は、バス１５５を介してＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４と接続しており、これらのＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４を制御する。また、ＣＰＵ１５１は、バス１５５を介して入出力インターフェース１５６に接続しており、この入出力インターフェース１５６に接続されている表示部１５７、入力部１５８、通信部１５９及びドライブ１６０を制御する。さらに、ＣＰＵ１５１は、ＲＯＭ１５２、ＨＤＤ１５４又はドライブ１６０に装着された記録媒体１７０に記録されている各種プログラムを実行する。
【０２０５】
ＲＯＭ１５２は、各種プログラムを含む情報を格納している。このＲＯＭ１５２に格納されている情報は、ＣＰＵ１５１の制御の下に読み出される。
【０２０６】
ＲＡＭ１５３は、ＣＰＵ１５１が各種プログラムを実行する際のワークエリアとして機能し、ＣＰＵ１５１の制御の下に、各種データを一時記憶する。
【０２０７】
ＨＤＤ１５４は、ＣＰＵ１５１の制御の下に、ハードディスクに対して各種プログラムやデータ等の記録及び／又は再生を行う。
【０２０８】
バス１５５は、ＣＰＵ１５１の制御の下に、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４から読み出された各種データ等を伝送するとともに、ＲＡＭ１５３及びＨＤＤ１５４に記録する各種データ等を伝送する。
【０２０９】
入出力インターフェース１５６は、ＣＰＵ１５１の制御の下に表示部１５７に各種情報を表示するためのインターフェースと、ユーザによって入力部１５８を介して操作された内容を示す制御信号をＣＰＵ１５１に対して伝送するためのインターフェースと、ＣＰＵ１５１の制御の下に通信部１５９を介して外部との間でデータを入出力するためのインターフェースと、ドライブ１６０に装着された記録媒体１７０に対して各種情報の記録及び／又は再生を行うためのインターフェースとを有し、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４からのデータを表示部１５７、入力部１５８、通信部１５９及びドライブ１６０に対して出力したり、表示部１５７、入力部１５８、通信部１５９及びドライブ１６０からのデータをＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４に対して入力したりする。
【０２１０】
表示部１５７は、例えばＬＣＤ（Liquid Crystal Display）からなり、ＣＰＵ１５１の制御の下に、例えばＨＤＤ１５４に記録されていたデータ等の各種情報を表示する。
【０２１１】
入力部１５８は、例えばユーザによるキーボードやマウスの操作を受け付け、操作内容を示す制御信号をＣＰＵ１５１に対して出力する。
【０２１２】
通信部１５９は、ＣＰＵ１５１の制御の下に、例えばネットワーク回線や衛星回線等によって外部との通信を行うインターフェースとして機能する。
【０２１３】
ドライブ１６０は、例えば、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯといった、磁気、光又は光磁気ディスク等の記録媒体１７０を着脱し、ＣＰＵ１５１の制御の下に、装着された記録媒体１７０に対する各種情報の記録及び／又は再生を行う。
【０２１４】
このようなコンピュータ装置１５０は、ＣＰＵ１５１によって所定のプログラムを実行することにより、上述した符号化装置１における符号化処理及び／又は復号装置３における復号処理を実現する。
【０２１５】
まず、コンピュータ装置１５０における符号化処理について説明する。
【０２１６】
コンピュータ装置１５０は、例えばユーザが符号化プログラムを実行するための所定の操作を行うと、入力部１５８により、操作内容を示す制御信号をＣＰＵ１５１に対して供給する。これに応じて、コンピュータ装置１５０は、ＣＰＵ１５１により、符号化プログラムをＲＡＭ１５３にロードして実行し、符号化して得られた符号化伝送シンボルを通信部１５９を介して外部へと出力するとともに、必要に応じて、表示部１５７に処理結果等を表示する。
【０２１７】
ここで、符号化プログラムは、例えば記録媒体１７０によって提供されるものであって、ＣＰＵ１５１の制御の下に、この記録媒体１７０から直接読み出されてもよく、ハードディスクに１度記録されたものが読み出されてもよい。また、符号化プログラムは、ＲＯＭ１５２に予め格納されていてもよい。さらに、符号化の対象とするデータは、ここではハードディスクに記録されているものとする。なお、このデータは、上述した入力データＤ１に対応するものである。
【０２１８】
具体的には、コンピュータ装置１５０は、ＣＰＵ１５１によって符号化プログラムを実行すると、ＣＰＵ１５１の制御の下に、ハードディスクに記録されている所望のデータを読み出し、このデータに対して外符号の符号化として符号化率"２／３"の畳み込み演算を行い、上述した符号化データＤ２に対応する符号化データを生成する。このとき、コンピュータ装置１５０は、上述した第１の指針として示す条件を適用する場合には、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を生成する。
【０２１９】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化データに対してインターリーブを施し、上述したインターリーブデータＤ３に対応するインターリーブデータを生成する。
【０２２０】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成したインターリーブデータに対して内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、上述した符号化データＤ４に対応する符号化データを生成する。このとき、コンピュータ装置１５０は、上述した第２の指針として示す条件を適用する場合には、内符号として、入力距離が奇数では終結されない符号を生成する。
【０２２１】
そして、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化データを例えば８ＰＳＫ変調方式の伝送シンボルにマッピングし、上述した符号化伝送シンボルＤ５に対応する符号化伝送シンボルを生成する。
【０２２２】
コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化伝送シンボルを１度ハードディスク等に記録した後、所望のタイミングで符号化伝送シンボルを読み出し、通信部１５９を介して外部へと出力するとともに、必要に応じて、表示部１５７に処理結果等を表示する。なお、生成した符号化伝送シンボルは、記録媒体１７０等に記録することもできる。
【０２２３】
このように、コンピュータ装置１５０は、上述した符号化装置１における符号化処理を符号化プログラムを実行することによって実現することができる。
【０２２４】
つぎに、コンピュータ装置１５０における復号処理について説明する。
【０２２５】
コンピュータ装置１５０は、例えばユーザが復号プログラムを実行するための所定の操作を行うと、入力部１５８により、操作内容を示す制御信号をＣＰＵ１５１に対して供給する。これに応じて、コンピュータ装置１５０は、ＣＰＵ１５１により、復号プログラムをＲＡＭ１５３にロードして実行し、通信部１５９を介して外部から受信し、上述した受信値Ｄ６に対応するものでありハードディスク等に記録されている受信値を復号するとともに、必要に応じて、表示部１５７に処理結果等を表示する。
【０２２６】
なお、復号プログラムも、符号化プログラムと同様に、例えば記録媒体１７０により提供されるものであって、ＣＰＵ１５１の制御の下に、この記録媒体１７０から直接読み出されてもよく、ハードディスクに１度記録されたものが読み出されてもよい。また、復号プログラムは、ＲＯＭ１５２に予め格納されていてもよい。
【０２２７】
具体的には、コンピュータ装置１５０は、ＣＰＵ１５１によって復号プログラムを実行すると、ＣＰＵ１５１の制御の下に、ハードディスクから読み出した受信値、若しくは通信部１５９を介して受信した受信値に対して、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うことによって内符号の軟出力復号を行い、上述した外部情報Ｄ８に対応する外部情報を生成する。
【０２２８】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した外部情報にデインターリーブを施し、上述した事前確率情報Ｄ９に対応する事前確率情報を生成する。
【０２２９】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した事前確率情報に対して、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うことによって外符号の軟出力復号を行い、上述した外部情報Ｄ１２に対応する外部情報を生成し、この外部情報にインターリーブを施し、上述した事前確率情報Ｄ７に対応する事前確率情報を生成する。
【０２３０】
そして、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、このような復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行い、上述した事後確率情報Ｄ１５に対応する所定の回数の復号動作の結果得られた軟出力の事後確率情報に基づいて、硬出力の復号データを出力する。
【０２３１】
コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、得られた復号データをハードディスク等に記録し、必要に応じて、表示部１５７に処理結果等を表示する。なお、得られた復号データは、記録媒体１７０等に記録することもできる。
【０２３２】
このように、コンピュータ装置１５０は、上述した復号装置３における復号処理を復号プログラムを実行することによって実現することができる。
【０２３３】
以上のように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【０２３４】
【発明の効果】
【０２４２】
また、本発明にかかる符号化装置は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置であって、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ手段と、このインターリーブ手段に縦列に連接し、インターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成する。
【０２４３】
したがって、本発明にかかる符号化装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いることにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することができ、高性能の符号化を行うことができる。
【０２４４】
さらに、本発明にかかる符号化方法は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化方法であって、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ工程と、このインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成される。
【０２４５】
したがって、本発明にかかる符号化方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いることにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することが可能となり、高性能の符号化を行うことが可能となる。
【０２４６】
さらにまた、本発明にかかる復号装置は、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ手段と、この第１のインターリーブ手段に縦列に連接し、第１のインターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成する符号化装置によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置であって、第２の要素符号化手段に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号手段と、この第１の軟出力復号手段に縦列に連接し、第１のインターリーブ手段によって並べ替えられたインターリーブデータの配列を、第１の要素符号化手段によって符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号手段によって生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ手段と、第１の要素符号化手段に対応して備えられ且つデインターリーブ手段に縦列に連接し、デインターリーブ手段によって生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号手段と、第１のインターリーブ手段と同一の置換位置情報に基づいて、第２の軟出力復号手段によって生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ手段とを備え、第１の軟出力復号手段は、情報ビットに対する事前確率情報として、第２のインターリーブ手段によって生成された軟入力とされる第２の外部情報を入力する。
【０２４７】
したがって、本発明にかかる復号装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いて生成された符号を復号することにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートが改善された符号を高精度に復号することができる。
【０２４８】
また、本発明にかかる復号方法は、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ工程と、この第１のインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成される符号化方法を用いて縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号方法であって、第２の要素符号化工程に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号工程と、第１のインターリーブ工程にて並べ替えられたインターリーブデータの配列を、第１の要素符号化工程にて符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号工程にて生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ工程と、第１の要素符号化工程に対応して備えられ、デインターリーブ工程にて生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号工程と、第１のインターリーブ工程と同一の置換位置情報に基づいて、第２の軟出力復号工程にて生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ工程とを備え、第１の軟出力復号工程では、情報ビットに対する事前確率情報として、第２のインターリーブ工程にて生成された軟入力とされる第２の外部情報が入力される。
【０２４９】
したがって、本発明にかかる復号方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いて生成された符号を復号することにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートが改善された符号を高精度に復号することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すデータ送受信システムを適用する通信モデルの構成を説明するブロック図である。
【図２】同データ送受信システムにおける符号化装置の構成を説明するブロック図である。
【図３】図２に示す符号化装置が備えるインターリーバの構成を説明するブロック図である。
【図４】同データ送受信システムにおける復号装置の構成を説明するブロック図である。
【図５】図４に示す復号装置が備える内符号の軟出力復号を行う軟出力復号回路の構成を説明するブロック図である。
【図６】図４に示す復号装置が備える外符号の軟出力復号を行う軟出力復号回路の構成を説明するブロック図である。
【図７】第１の指針として示す条件を適用した場合の図２に示す符号化装置が備える内符号の符号化を行う畳み込み符号化器の具体例としての構成を説明するブロック図である。
【図８】図２に示す符号化装置が備える多値変調マッピング回路によって行われる８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、図７に示す畳み込み符号化器の出力距離を説明するための図である。
【図９】図７に示す畳み込み符号化器と図８に示す信号点のマッピングとを行った場合におけるトレリスを説明する図である。
【図１０】第２の指針として示す条件を適用した場合の図２に示す符号化装置が備える内符号の符号化を行う畳み込み符号化器の具体例としての構成を説明するブロック図である。
【図１１】図２に示す符号化装置が備える多値変調マッピング回路によって行われる８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、図１０に示す畳み込み符号化器の出力距離を説明するための図である。
【図１２】コンピュータ装置の構成を説明するブロック図である。
【図１３】通信モデルの構成を説明するブロック図である。
【図１４】従来の符号化装置の構成を説明するブロック図である。
【図１５】図１４に示す符号化装置が備える外符号の符号化を行う畳み込み符号化器の構成を説明するブロック図である。
【図１６】図１４に示す符号化装置が備える内符号の符号化を行う畳み込み符号化器の構成を説明するブロック図である。
【図１７】従来の復号装置の構成を説明するブロック図である。
【図１８】 Divsalarの文献に記載されている内符号の符号化を行う畳み込み符号化器の構成を説明するブロック図である。
【図１９】８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、Divsalarの文献に記載されている信号点配置を説明する図である。
【図２０】図１８に示す畳み込み符号化器を用いたときの図１９に示す信号点配置に対応するトレリスの全部を説明する図である。
【図２１】８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、（Ａ）は、８個の信号点［０，１，２，３，４，５，６，７］を説明し、（Ｂ）は、セット・パーティショニングの手法を用いて分割した集合Ａ＝［０，２，４，６］を説明し、（Ｃ）は、セット・パーティショニングの手法を用いて分割した集合Ｂ＝［１，３，５，７］を説明する図である。
【図２２】図２１に示す集合Ａ又は集合Ｂに対してパラレルパスの入力ハミング距離が互いに"２"となるように信号点を割り当てたときのトレリスの全部を説明する図である。
【図２３】図２１に示す信号点配置に対応するトレリスの一部を説明する図であって、ステートＳ０からステートＳ０へと到達するパスと、ステートＳ０からステートＳ１へと到達するパスとを説明するための図である。
【図２４】図２２に示すトレリスのうち、オール"０"のパスから見た入力距離"２"のパスを抜き出したトレリスの一部を説明する図である。
【図２５】図２２に示すトレリスの一部を説明する図であって、ステートＳ０からステートＳ０へと到達するパスに付される入出力ラベルに応じて、ステートＳ１からステートＳ０へと到達する１本のパスに要素Ａ０を出力とする入出力ラベルを割り当てた様子を説明するための図である。
【図２６】図２２に示すトレリスの一部を説明する図であって、ステートＳ０からステートＳ０へと到達するパスに付される入出力ラベルに応じて、ステートＳ１からステートＳ０へと到達する４本のパスに入出力ラベルを割り当てた様子を説明するための図である。
【図２７】図２２に示すトレリスの一部を説明する図であって、ステートＳ１からステートＳ１へと到達する４本のパスについて入出力ラベルを割り当てる様子を説明するための図である。
【図２８】図１９に示す信号点配置に対応するトレリスの全部を説明する図である。
【図２９】図２０に示すトレリスのうち、オール"０"のパスから見たときの状態遷移図である。
【図３０】図２９に示す状態遷移図のうち、入力距離が"２"となるパスについてのみ見たときの状態遷移図である。
【図３１】図２９に示す状態遷移図のうち、Ａ２−Ａ２から見たときの入力距離が"２"となるパスを抜き出した状態遷移図である。
【符号の説明】
１ 符号化装置、 ３ 復号装置、 １０，３０，１００，１２０ 畳み込み符号化器、 ２０，７０ インターリーバ、 ４０ 多値変調マッピング回路、５０，８０ 軟出力復号回路、 ６０ デインターリーバ、 ９０ ２値化回路、 １５０ コンピュータ装置
【発明の属する技術分野】
本発明は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置及び符号化方法、並びにこれらの符号化装置及び符号化方法によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置及び復号方法に関する。
【０００２】
【従来の技術】
近年、例えば、移動体通信や深宇宙通信といった通信分野、及び地上波又は衛星ディジタル放送といった放送分野の研究が著しく進められているが、それに伴い、誤り訂正符号化及び復号の効率化を目的として符号理論に関する研究も盛んに行われている。
【０００３】
符号性能の理論的限界としては、いわゆるシャノン（C. E. Shannon）の通信路符号化定理によって与えられるシャノン限界が知られている。
【０００４】
符号理論に関する研究は、このシャノン限界に近い性能を示す符号を開発することを目的として行われている。近年では、シャノン限界に近い性能を示す符号化方法として、例えば、縦列連接畳み込み符号（Serially Concatenated Convolutional Codes；以下、ＳＣＣＣという。）が開発されている。
【０００５】
このＳＣＣＣによる符号化は、２つの畳み込み符号化器とインターリーバとを縦列に連接して行われる。そして、ＳＣＣＣの復号は、軟出力（soft-output）を出力する２つの復号回路を縦列に連接して行われ、２つの復号回路の間で情報の授受を行うことにより、最終的な復号結果が得られる。
【０００６】
また、このＳＣＣＣによる符号化の応用として、例えば、「D. Divsalar, F. Pollara, "Serial and Hybrid Concatenation Codes with Applications", in Proc., Int. Symp. on Turbo Codes and Related Topics, Brest, France, pp. 80-87, Sept. 1997」に記載されている縦列連接符号化変調（Serial Concatenated Trellis Coded Modulation；以下、ＳＣＴＣＭという。）方式も知られている。このＳＣＴＣＭ方式は、ＳＣＣＣによる符号化と多値変調とを組み合わせたものであり、変調信号の信号点の配置と誤り訂正符号の復号特性とを統括して考慮するものである。
【０００７】
以下、ＳＣＴＣＭ方式による符号化を行う符号化装置、及びＳＣＴＣＭ方式による符号の復号を行う復号装置の具体例について説明する。なお、以下の説明においては、図１３に示すように、ディジタル情報を図示しない送信装置が備える符号化装置２０１によって符号化し、その出力を雑音のある無記憶通信路２０２を介して図示しない受信装置に入力して、この受信装置が備える復号装置２０３によって復号し、観測する場合を考える。
【０００８】
ＳＣＴＣＭ方式による符号化を行う符号化装置２０１としては、例えば図１４に示すように、外符号の符号化を行う畳み込み符号化器２１０と、入力したデータの順序を並べ替えるインターリーバ２２０と、内符号の符号化を行う畳み込み符号化器２３０と、所定の変調方式に基づいて信号点のマッピングを行う多値変調マッピング回路２４０とを備えるものがある。この符号化装置２０１は、入力した２ビットの入力データＤ２０１に対して、符号化率が"２／３"の縦列連接畳み込み演算を行い、３ビットの符号化データＤ２０４に変換し、例えば８相位相変調方式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式という。）の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ２０５として出力する。
【０００９】
畳み込み符号化器２１０は、図１５に示すように、３つの排他的論理和回路２１１，２１３，２１５と、２つのシフトレジスタ２１２，２１４とを有する。
【００１０】
排他的論理和回路２１１は、２ビットの入力データＤ２０１１，Ｄ２０１２を用いて排他的論理和演算を行い、演算結果をシフトレジスタ２１２に供給する。
【００１１】
シフトレジスタ２１２は、保持している１ビットのデータを排他的論理和回路２１３に供給し続ける。そして、シフトレジスタ２１２は、クロックに同期させて、排他的論理和回路２１１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路２１３に新たに供給する。
【００１２】
排他的論理和回路２１３は、シフトレジスタ２１２から供給されるデータと、２ビットの入力データＤ２０１のうちの１ビットの入力データＤ２０１１とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ２１４に供給する。
【００１３】
シフトレジスタ２１４は、保持している１ビットのデータを排他的論理和回路２１５に供給し続ける。そして、シフトレジスタ２１４は、クロックに同期させて、排他的論理和回路２１３から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路２１５に新たに供給する。
【００１４】
排他的論理和回路２１５は、シフトレジスタ２１４から供給されるデータと、入力データＤ２０１１，Ｄ２０１２とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ２０２のうちの１ビットの符号化データＤ２０２３として後段のインターリーバ２２０に出力する。
【００１５】
このような畳み込み符号化器２１０は、２ビットの入力データＤ２０１１，Ｄ２０１２を入力すると、これらの入力データＤ２０１１，Ｄ２０１２に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ２０２１，Ｄ２０２２，Ｄ２０２３として後段のインターリーバ２２０に出力する。すなわち、畳み込み符号化器２１０は、外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、生成した符号化データＤ２０２を後段のインターリーバ２２０に出力する。
【００１６】
インターリーバ２２０は、畳み込み符号化器２１０から出力された３つのビット系列からなる符号化データＤ２０２にインターリーブを施し、生成した３つのビット系列からなるインターリーブデータＤ２０３を後段の畳み込み符号化器２３０に出力する。
【００１７】
畳み込み符号化器２３０は、図１６に示すように、排他的論理和回路２３１と、シフトレジスタ２３２とを有する。
【００１８】
排他的論理和回路２３１は、３ビットのインターリーブデータＤ２０３１，２０３２，Ｄ２０３３を用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ２０４のうちの１ビットの符号化データＤ２０４３として後段の多値変調マッピング回路２４０に出力するとともに、シフトレジスタ２３２に供給する。
【００１９】
シフトレジスタ２３２は、保持している１ビットのデータを排他的論理和回路２３１に供給し続ける。そして、シフトレジスタ２３２は、クロックに同期させて、排他的論理和回路２３１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路２３１に新たに供給する。
【００２０】
このような畳み込み符号化器２３０は、３ビットのインターリーブデータＤ２０３１，Ｄ２０３２，Ｄ２０３３を入力すると、これらのインターリーブデータＤ２０３１，Ｄ２０３２，Ｄ２０３３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ２０４１，Ｄ２０４２，Ｄ２０４３として後段の多値変調マッピング回路２４０に出力する。すなわち、畳み込み符号化器２３０は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、生成した符号化データＤ２０４を後段の多値変調マッピング回路２４０に出力する。
【００２１】
多値変調マッピング回路２４０は、畳み込み符号化器２３０から出力された符号化データＤ２０４を、クロックに同期させて、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。具体的には、多値変調マッピング回路２４０は、畳み込み符号化器２３０から出力された３ビットの符号化データＤ２０４を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ２０５を生成する。多値変調マッピング回路２４０は、生成した符号化伝送シンボルＤ２０５を外部に出力する。
【００２２】
このような符号化装置２０１は、畳み込み符号化器２１０によって外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、畳み込み符号化器２３０によって内符号の符号化として符号化率が"１"の畳み込み演算を行うことにより、全体として、符号化率が"（２／３）×１＝２／３"の縦列連接畳み込み演算を行う。この符号化装置２０１によって符号化され且つ変調されたデータは、無記憶通信路２０２を介して受信装置に出力される。
【００２３】
一方、符号化装置２０１によるＳＣＴＣＭ方式の符号の復号を行う復号装置２０３としては、例えば図１７に示すように、内符号の復号を行う軟出力復号回路２５０と、入力したデータの順序を元に戻すデインターリーバ２６０と、入力したデータの順序を並べ替えるインターリーバ２７０と、外符号の復号を行う軟出力復号回路２８０とを備えるものがある。この復号装置２０３は、無記憶通信路２０２上で発生したノイズの影響によってアナログ値をとり軟入力（soft-input）とされる受信値Ｄ２０６から符号化装置２０１における入力データＤ２０１を推定し、復号データＤ２１１として出力する。
【００２４】
軟出力復号回路２５０は、符号化装置２０１における畳み込み符号化器２３０に対応して備えられるものであり、「Bahl, Cocke, Jelinek and Raviv, "Optimal decoding of linear codes for minimizing symbol error rate", IEEE Trans. Inf. Theory, vol. IT-20, pp. 284-287, Mar. 1974」に記載されているＢＣＪＲアルゴリズムや、このＢＣＪＲアルゴリズムを改良したアルゴリズムであって「Robertson, Villebrun and Hoeher, "A comparison of optimal and sub-optimal MAP decoding algorithms operating in the domain", IEEE Int. Conf. on Communications, pp. 1009-1013, June 1995」に記載されているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムという。）に基づく最大事後確率（Maximum A Posteriori probability；以下、ＭＡＰという。）復号やＳＯＶＡ（Soft Output Viterbi Algorithm）復号を行うものである。軟出力復号回路２５０は、受信装置によって受信された軟入力の受信値Ｄ２０６を入力するとともに、インターリーバ２７０から供給された軟入力の情報ビットに対する事前確率情報（a priori probability information）Ｄ２０７を入力し、これらの受信値Ｄ２０６と事前確率情報Ｄ２０７とを用いて、内符号の軟出力復号を行う。そして、軟出力復号回路２５０は、符号の拘束条件によって求められる情報ビットに対する外部情報（extrinsic information）Ｄ２０８を生成し、この外部情報Ｄ２０８を後段のデインターリーバ２６０に軟出力として出力する。なお、この外部情報Ｄ２０８は、符号化装置２０１におけるインターリーバ２２０によってインターリーブされたインターリーブデータＤ２０３に対応するものである。
【００２５】
デインターリーバ２６０は、符号化装置２０１におけるインターリーバ２２０によってインターリーブされたインターリーブデータＤ２０３のビット配列を、それぞれ、元の符号化データＤ２０２のビット配列に戻すように、軟出力復号回路２５０から出力される軟入力の外部情報Ｄ２０８にデインターリーブを施す。デインターリーバ２６０は、デインターリーブして得られたデータを後段の軟出力復号回路２８０における符号ビットに対する事前確率情報Ｄ２０９として出力する。
【００２６】
インターリーバ２７０は、軟出力復号回路２８０から出力された軟入力である符号ビットに対する外部情報Ｄ２１０に対して、符号化装置２０１におけるインターリーバ２２０と同一の置換位置情報に基づいたインターリーブを施す。インターリーバ２７０は、インターリーブして得られたデータを軟出力復号回路２５０における情報ビットに対する事前確率情報Ｄ２０７として出力する。
【００２７】
軟出力復号回路２８０は、符号化装置２０１における畳み込み符号化器２１０に対応して備えられるものであり、軟出力復号回路２５０と同様に、上述したＢＣＪＲアルゴリズムや、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号やＳＯＶＡ復号を行うものである。軟出力復号回路２８０は、デインターリーバ２６０から出力された軟入力の符号ビットに対する事前確率情報Ｄ２０９を入力するとともに、図示しないが、値が"０"である情報ビットに対する事前確率情報を入力し、これらの事前確率情報を用いて、外符号の軟出力復号を行う。そして、軟出力復号回路２８０は、符号の拘束条件によって求められる符号ビットに対する外部情報Ｄ２１０を生成し、この外部情報Ｄ２１０をインターリーバ２７０に軟出力として出力する。また、軟出力復号回路２８０は、図示しないが、符号の拘束条件によって求められる情報ビットに対するいわゆる事後確率情報（a posteriori probability information）を生成し、この事後確率情報に基づいて、硬出力（hard-output）の復号データＤ２１１を出力する。
【００２８】
このような復号装置２０３は、受信値Ｄ２０６を受信すると、軟出力復号回路２５０乃至軟出力復号回路２８０の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行い、所定の回数の復号動作の結果得られた軟出力の外部情報に基づいて、復号データＤ２１１を出力する。
【００２９】
ところで、符号設計を行う際の基準の１つとして、ＭＬクライテリア（Maximum Likelihood criteria）と称されるものがある。このＭＬクライテリアとは、符号の性能を表すために、ビットエラーレートの対数表示（ｌｏｇ１０ ＢＥＲ）と、１ビットあたりの信号対雑音電力比（Ｅｂ／Ｎ０）との関係で示される性能曲線を描いた場合に、信号対雑音電力比を高くしてもビットエラーレートの値が減少しない現象、いわゆるエラーフロア現象が生じるビットエラーレートの値を低くするための基準であり、符号全体としての重み分布の最適化を図るための基準である。
【００３０】
ここで、エラーフロアは、符号の距離構造によって決まるものであることが知られている。具体的には、ブロック長がＮである符号に対してエラーフロアが生じるビットエラーレートの値に支配的な項は、次式（１）に示すように表される。なお、次式（１）において、ｄｆ ０は、外符号の最小距離を示し、ｄｆ・ｅｆｆは、内符号の有効最小ユークリッド距離を示し、ｈｍ （３）は、入力ハミング距離"３"に対する最小ユークリッド距離を示すものである。また、δ２は、外符号の最小距離ｄｆ ０が偶数のときには次式（２）で表され、外符号の最小距離ｄｆ ０が奇数のときには次式（３）で表されるものである。
【００３１】
【数１】
【数２】
【数３】
すなわち、ブロック長がＮである符号に対してエラーフロアが生じるビットエラーレートの値に支配的な項は、外符号の最小距離ｄｆ ０が偶数のときには、入力距離"２"に対する内符号のユークリッド距離に依存し、外符号の最小距離ｄｆ ０が奇数のときには、入力距離"２"及び"３"に対する内符号のユークリッド距離に依存する。符号設計においては、このユークリッド距離を最大化することが、低いエラーフロアを得るための条件となる。
【００３５】
このようなエラーフロア現象が生じるビットエラーレートの値を低くするための基準であるＭＬクライテリアを鑑みて符号設計を行う場合には、以下の５つの手順を踏む必要がある。
【００３６】
まず、符号設計においては、いわゆるセット・パーティショニング（set partitioning）の手法等を用いて出力距離の分布を最適化し、カタストロフィックでないトレリスを作成する。
【００３７】
続いて、符号設計においては、低出力距離の符号語が多数発生しないように、入力ハミング距離"１"に対する出力距離を無限大にする。すなわち、符号設計においては、例えば、トレリス上のあるステート（遷移状態）から入力ハミング距離"１"で分岐して他のステートへと到達し、さらに、入力ハミング距離"０"で元のステートへと戻るようなパスをなくし、入力ハミング距離"１"では終結しないようにする。これは、仮にこのようなパスが存在する符号を構成した場合には、インターリーバが設けられているとしても、外符号の距離が小さいときには、当該外符号がインターリーバによって並べ替えられて内符号に入力され、どのビット系列もが小さい出力距離を生成してしまうことに起因して、終結パターンが多数発生して高いエラーフロアが生じてしまう事態を招来することによるものである。
【００３８】
続いて、符号設計においては、ＭＬクライテリアにしたがう。すなわち、符号設計においては、入力距離"２"に対する内符号の出力距離を最大化する。ただし、外符号の最小距離ｄｆ ０が奇数のときには、入力距離"３"に対する内符号の出力距離を最大化する。符号設計においては、このようなＭＬクライテリアにしたがって符号を構成した場合には、符号の重み分布が最適化され、結果的にエラーフロアを低くすることができる。
【００３９】
続いて、符号設計においては、上述した入力ハミング距離"１"では終結しないようにする条件と、ＭＬクライテリアにしたがう条件との双方にしたがって、トレリスに入力位置と出力位置とをマッピングする。
【００４０】
そして、符号設計においては、畳み込み符号で表現できるように、信号点位置に符号化器の出力を割り当てる。
【００４１】
符号設計においては、このような手順を踏むことにより、低いエラーフロアの符号を構成することができる。
【００４２】
さて、このような手順を用いて具体的にＳＣＴＣＭ方式の符号設計を行った例として、「D. Divsalar, S. Dolinar and F. Pollara "Serial Concatenated Trellis Coded Modulation with Rate-1 Inner Code", GLOBECOM 2000」に記載されているものがある。以下、これについて説明する。
【００４３】
この文献においては、内符号の符号化を行う畳み込み符号化器として、図１８に示す畳み込み符号化器３００を用いている。すなわち、畳み込み符号化器３００は、３つの排他的論理和回路３０１，３０２，３０３と、シフトレジスタ３０４とを有する。
【００４４】
排他的論理和回路３０１は、シフトレジスタ３０４から供給されるデータと、入力されたインターリーブデータＤ３０１１とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ３０２のうちの１ビットの符号化データＤ３０２１として図示しない後段の多値変調マッピング回路に出力する。
【００４５】
排他的論理和回路３０２は、入力されたインターリーブデータＤ３０１１，Ｄ３０１２を用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ３０２のうちの１ビットの符号化データＤ３０２２として後段の多値変調マッピング回路に出力する。
【００４６】
排他的論理和回路３０３は、シフトレジスタ３０４から供給されるデータと、入力されたインターリーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ３０４に供給するとともに、３ビットの符号化データＤ３０２のうちの１ビットの符号化データＤ３０２３として後段の多値変調マッピング回路に出力する。
【００４７】
シフトレジスタ３０４は、保持している１ビットのデータを排他的論理和回路３０１，３０３に供給し続ける。そして、シフトレジスタ３０４は、クロックに同期させて、排他的論理和回路３０３から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路３０１，３０３に新たに供給する。
【００４８】
このような畳み込み符号化器３００は、３ビットのインターリーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３を入力すると、これらのインターリーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ３０２１，Ｄ３０２２，Ｄ３０２３として後段の多値変調マッピング回路に出力する。すなわち、畳み込み符号化器３００は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ３０２を後段の多値変調マッピング回路に出力する。
【００４９】
さらに、この文献においては、このような畳み込み符号化器３００によって生成される符号化データＤ３０２１，Ｄ３０２２，Ｄ３０２３を、図１９に示すように、多値変調マッピング回路によって８ＰＳＫ変調方式の伝送シンボルにマッピングしている。なお、同図において、各信号点に割り当てられている伝送シンボルの値は、（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）を示すものである。
【００５０】
この文献においては、このような畳み込み符号化器３００による内符号の符号化と、多値変調マッピング回路による信号点の割り当てとを行うことにより、図２０に示すトレリスを得ている。すなわち、このトレリスは、畳み込み符号化器３００が有するシフトレジスタ３０４の内容が"０"である場合を表すステートをＳ０で表し、シフトレジスタ３０４の内容が"１"である場合を表すステートをＳ１で表し、さらに、各パスに付される入出力ラベルを（Ｄ３０１１，Ｄ３０１２，Ｄ３０１３）／（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）と表すものとすると、入出力ラベルが、"０００／０００"，"０１１／０１０"，"１０１／１１０"，"１１０／１００"のものが、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入出力ラベルが、"００１／００１"，"０１０／０１１"，"１００／１１１"，"１１１／１０１"のものが、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられ、入出力ラベルが、"１１１／０００"，"１００／０１０"，"０１０／１１０"，"００１／１００"のものが、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入出力ラベルが、"１１０／００１"，"１０１／０１１"，"０１１／１１１"，"０００／１０１"のものが、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられたものとなる。
【００５１】
このようなカタストロフィックでないトレリスを作成するに至った具体的な手法について、以下説明する。
【００５２】
この文献においては、カタストロフィックでないトレリスを作成するために、上述したセット・パーティショニングの手法を用いて、適切な信号点への割り当てを行っている。すなわち、この文献においては、図２１（Ａ）に示す８ＰＳＫ変調方式の８個の信号点［０，１，２，３，４，５，６，７］を、同図（Ｂ）及び同図（Ｃ）にそれぞれ示すように、２つの集合Ａ＝［０，２，４，６］及びＢ＝［１，３，５，７］に分割する。なお、以下では、集合Ａの各要素を［Ａ０，Ａ２，Ａ４，Ａ６］とし、集合Ｂの各要素を［Ｂ１，Ｂ３，Ｂ５，Ｂ７］とする。ここで、同図（Ａ）に示す信号点間の最小距離の２乗は、"０．５９"であるのに対して、同図（Ｂ）及び同図（Ｃ）に示す信号点間の最小距離の２乗は、"２"となる。
【００５３】
この集合Ａ又は集合Ｂには、パラレルパスの入力ハミング距離が互いに"２"となるように信号点を割り当てる。具体的には、トレリスは、図２２に示すように、入力ラベルが、"０００"，"０１１"，"１０１"，"１１０"のものが、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入力ラベルが、"００１"，"０１０"，"１００"，"１１１"のものが、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられ、入力ラベルが、"１１１"，"１００"，"０１０"，"００１"のものが、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスに割り当てられ、入力ラベルが、"１１０"，"１０１"，"０１１"，"０００"のものが、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスに割り当てられたものとなる。
【００５４】
なお、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスの入力の要素は、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスの入力の要素と同じであるが順序は異なるものであり、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスの入力の要素は、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスの入力の要素と同じものであるが順序は異なるものである。
【００５５】
また、このトレリスにおいては、ステートＳ０からステートＳ０への遷移の出力と、ステートＳ１からステートＳ０への遷移の出力とを、それぞれ、集合Ａとし、ステートＳ０からステートＳ１への遷移の出力と、ステートＳ１からステートＳ１への遷移の出力とを、それぞれ、集合Ｂとする。
【００５６】
ここで、ステートＳ１からステートＳ０への遷移の出力を集合Ａとし、ステートＳ１からステートＳ１への遷移の出力を集合Ｂとしたのは、ステートＳ１からステートＳ０への遷移の出力を集合Ｂとした場合には、ステートＳ１からステートＳ１への遷移の出力が集合Ａとなり、ステートＳ０→ステートＳ０→ステートＳ０と遷移するパスの出力と、ステートＳ１→ステートＳ１→ステートＳ１と遷移するパスの出力とが同じものとなることから、カタストロフィックとなってしまうことによる。
【００５７】
また、ステートＳ１からステートＳ０への遷移の入力の要素が、ステートＳ０からステートＳ１への遷移の入力の要素と同じものであり、ステートＳ１からステートＳ１への遷移の入力の要素が、ステートＳ０からステートＳ０への遷移の入力の要素と同じものであるのは、ステートＳ１からステートＳ０への遷移の入力の要素が、ステートＳ０からステートＳ０への遷移の入力の要素と同じものであるとした場合には、ステートＳ０→ステートＳ０→ステートＳ０と遷移するパスと、ステートＳ０→ステートＳ１→ステートＳ０と遷移するパスとに、入力ハミング距離"１"で出力ユークリッド距離が小さいものが生じてしまい、インターリーバを介して外符号と連接した際に、非常に距離が小さい符号語が多数発生してしまうことによる。
【００５８】
さて、図２２に示すトレリスにおけるステートＳ０からの分岐については、集合Ａ又は集合Ｂの各要素の中で入力と出力との割り当てを任意に決定してよく、例えば図２３に示すように、入力ラベルが"０００"については、集合Ａの要素Ａ０を出力ラベルとして割り当て、入力ラベルが"０１１"については、集合Ａの要素Ａ２を出力ラベルとして割り当て、入力ラベルが"１０１"については、集合Ａの要素Ａ４を出力ラベルとして割り当て、入力ラベルが"１１０"については、集合Ａの要素Ａ６を出力ラベルとして割り当てる一方で、入力ラベルが"００１"については、集合Ｂの要素Ｂ１を出力ラベルとして割り当て、入力ラベルが"０１０"については、集合Ｂの要素Ｂ３を出力ラベルとして割り当て、入力ラベルが"１００"については、集合Ｂの要素Ｂ５を出力ラベルとして割り当て、入力ラベルが"１１１"については、集合Ｂの要素Ｂ７を出力ラベルとして割り当てる。
【００５９】
一方、トレリスにおけるステートＳ１からの分岐については、入力距離"２"に対する出力距離を最大化するように決定する。
【００６０】
ここで、オール"０"のパスから見た入力距離"２"のパスは、図２４に示すようになる。同図における要素Ａ？は、Ａ０，Ａ２，Ａ４，Ａ６のいずれかであることから、パスの距離の２乗和は、次式（４）に示すようになる。
【００６１】
【数４】
このことから、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスにおける入力距離"１"のパスについては、要素Ａ０以外の要素を割り当てることにより、入力距離"２"に対する出力距離を最も大きくすることができることがわかる。換言すれば、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスにおける唯一の入力距離"３"のパスについては、図２５に示すように、要素Ａ０を割り当てればよい。
【００６３】
同様にして、要素Ａ２，Ａ４，Ａ６に対応する入力についても、図２６に示すように、ステートＳ０からステートＳ０へと到達する４本のパスからなるパラレルパスと、ステートＳ１からステートＳ０へと到達する４本のパスからなるパラレルパスとのうち、互いに入力距離"３"になるものが同じ信号点をとればよいことがわかる。
【００６４】
また、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスについては、図２７を用いて考える。すなわち、このトレリスにおいては、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスのうち、入力ラベルが"００１"であるパスから見て入力距離"１"となるパスが、"０００／Ｂ？"，"０１１／Ｂ？"，"１０１／Ｂ？"の３つだけ存在する。
【００６５】
したがって、上述した議論と同様に、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスのうち、出力が要素Ｂ１となるパスの入力には、入力ラベルが"００１"であるパスから見て入力距離"３"となる"１１０"を割り当てる。また、要素Ｂ３，Ｂ５，Ｂ７に対応する入力についても同様に、ステートＳ０からステートＳ１へと到達する４本のパスからなるパラレルパスと、ステートＳ１からステートＳ１へと到達する４本のパスからなるパラレルパスとのうち、互いに入力距離"３"になるものが同じ信号点をとればよい。
【００６６】
このような操作の結果、トレリスにおける各パスに付される入出力ラベルは、図２８に示すようになる。
【００６７】
したがって、先に図１８に示した畳み込み符号化器３００を内符号として用いると、集合Ａにおける要素Ａ０，Ａ２，Ａ４，Ａ６は、それぞれ、"０００"，"０１０"，"１１０"，"１００"となり、集合Ｂにおける要素Ｂ１，Ｂ３，Ｂ５，Ｂ７は、それぞれ、"００１"，"０１１"，"１１１"，"１０１"となることから、先に図２０に示したカタストロフィックでないトレリスを作成することができる。
【００６８】
このようなDivsalarの文献に記載された内符号と信号点のマッピングとを行う符号化装置において、入力距離"２"に対する出力距離分布は、以下のようにして求められる。
【００６９】
ここで、この符号化装置は、符号化変調（Trellis Coded Modulation；以下、ＴＣＭという。）を行うものであることから、全てのパスから見た距離分布が同じでなければ、すなわち、トレリスが対称でなければ、距離分布の平均を求める必要がある。
【００７０】
上述した内符号と信号点のマッピングとの組み合わせの場合には、オール"０"のパスから見た状態遷移図は、図２９に示すように表される。なお、同図において、Ｙの乗数は入力距離を示し、Ｘの乗数は出力距離の２乗を示すものである。このうち、入力距離が"２"となるパスについてのみ見ると、状態遷移図は、図３０に示すように表される。
【００７１】
したがって、入力距離"２"に対する出力距離分布は、次式（５）で表される。
【００７２】
【数５】
また、Ａ２−Ａ２から見た状態遷移図における入力距離が"２"となるパスを抜き出すと、図３１に示すように、ステートＳ０からステートＳ１への遷移における係数が異なるものとなる。
【００７４】
したがって、入力距離"２"に対する出力距離分布は、次式（６）で表される。
【００７５】
【数６】
さらに、他の全てのパスは、半数ずつ、上式（５）又は上式（６）のいずれかの距離分布になっていることから、出力距離分布の平均は、次式（７）で表される。
【００７７】
【数７】
【発明が解決しようとする課題】
ところで、先に図１６又は図１８に示した畳み込み符号化器２３０，３００は、シフトレジスタの数、すなわち、メモリ数が"１"であることから、ステート数は"２"となる。このようなメモリ数が"１"とされる畳み込み符号化器は、入力距離"１"では終結せずに、入力距離"２"で必ず終結する。換言すれば、このような畳み込み符号化器は、入力距離が奇数の場合には終結することはない。
【００７９】
ここで、上述したDivsalarの文献には、このような畳み込み符号化器を内符号の符号化器として用いた場合に、最小距離が"３"である符号を外符号として用いた場合には、内符号に対する入力距離が"３"となっても終結しないことから出力距離が大きい符号が生成され、符号全体として見たとき、外符号として、実質的に最小距離が"４"である符号を用いた場合と同じ性能になる旨が記述されている。
【００８０】
これに対して、メモリ数が"２"以上である符号化器を内符号に適用した場合については、何らの議論もされていなかった。
【００８１】
なお、この議論は、ＳＣＣＣによる符号化についても適用できるものである。
【００８２】
本発明は、このような実情に鑑みてなされたものであり、ＳＣＣＣによる符号化及び／又はＳＣＴＣＭ方式による符号化において、メモリ数が"２"以上である符号化器を内符号に適用する際の新たな指針を提案し、性能を向上させることができる符号化装置及び符号化方法、並びにこれらの符号化装置及び符号化方法によるＳＣＣＣによる符号及び／又はＳＣＴＣＭ方式の符号の復号を高精度に行うことができる復号装置及び復号方法を提供することを目的とする。
【００８３】
【課題を解決するための手段】
【００９１】
また、上述した目的を達成する本発明にかかる符号化装置は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置であって、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ手段と、このインターリーブ手段に縦列に連接し、インターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成することを特徴としている。
【００９２】
このような本発明にかかる符号化装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いる。
【００９３】
さらに、上述した目的を達成する本発明にかかる符号化方法は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化方法であって、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ工程と、このインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成されることを特徴としている。
【００９４】
このような本発明にかかる符号化方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いる。
【００９５】
さらにまた、上述した目的を達成する本発明にかかる復号装置は、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ手段と、この第１のインターリーブ手段に縦列に連接し、第１のインターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成する符号化装置によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置であって、第２の要素符号化手段に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号手段と、この第１の軟出力復号手段に縦列に連接し、第１のインターリーブ手段によって並べ替えられたインターリーブデータの配列を、第１の要素符号化手段によって符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号手段によって生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ手段と、第１の要素符号化手段に対応して備えられ且つデインターリーブ手段に縦列に連接し、デインターリーブ手段によって生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号手段と、第１のインターリーブ手段と同一の置換位置情報に基づいて、第２の軟出力復号手段によって生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ手段とを備え、第１の軟出力復号手段は、情報ビットに対する事前確率情報として、第２のインターリーブ手段によって生成された軟入力とされる第２の外部情報を入力することを特徴としている。
【００９６】
このような本発明にかかる復号装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いて生成された符号を復号する。
【００９７】
また、上述した目的を達成する本発明にかかる復号方法は、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ工程と、この第１のインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成される符号化方法を用いて縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号方法であって、第２の要素符号化工程に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号工程と、第１のインターリーブ工程にて並べ替えられたインターリーブデータの配列を、第１の要素符号化工程にて符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号工程にて生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ工程と、第１の要素符号化工程に対応して備えられ、デインターリーブ工程にて生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号工程と、第１のインターリーブ工程と同一の置換位置情報に基づいて、第２の軟出力復号工程にて生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ工程とを備え、第１の軟出力復号工程では、情報ビットに対する事前確率情報として、第２のインターリーブ工程にて生成された軟入力とされる第２の外部情報が入力されることを特徴としている。
【００９８】
このような本発明にかかる復号方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いて生成された符号を復号する。
【００９９】
【発明の実施の形態】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【０１００】
この実施の形態は、図１に示すように、ディジタル情報を図示しない送信装置が備える符号化装置１によって符号化し、その出力を雑音のある無記憶通信路２を介して図示しない受信装置に入力して、この受信装置が備える復号装置３によって復号する通信モデルに適用したデータ送受信システムである。
【０１０１】
このデータ送受信システムにおいて、符号化装置１は、縦列連接畳み込み符号（Serially Concatenated Convolutional Codes；以下、ＳＣＣＣという。）による符号化、及び／又は縦列連接符号化変調（Serial Concatenated Trellis Coded Modulation；以下、ＳＣＴＣＭという。）方式による符号化を行うものとして構成されるものである。この符号化は、いわゆるターボ符号化（Turbo coding）の一種として知られているものであって、符号化装置１は、複数の要素符号化器と、入力されたデータを並べ替えるインターリーバとを連接することにより、ターボ符号化を行うものとして構成される。この符号化装置１は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用い、性能を向上させるための新たな指針を提案するものである。
【０１０２】
一方、復号装置３は、符号化装置１によって符号化がなされた符号の復号を行うものであって、「Bahl, Cocke, Jelinek and Raviv, "Optimal decoding of linear codes for minimizing symbol error rate", IEEE Trans. Inf. Theory, vol. IT-20, pp. 284-287, Mar. 1974」に記載されているＢＣＪＲアルゴリズム、「Robertson, Villebrun and Hoeher, "A comparison of optimal and sub-optimal MAP decoding algorithms operating in the domain", IEEE Int. Conf. on Communications, pp. 1009-1013, June 1995」に記載されているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムという。）に基づく最大事後確率（Maximum A Posteriori probability；以下、ＭＡＰという。）復号を行い、いわゆる事後確率情報（a posteriori probability information）に対応する軟出力（soft-output）及び／又はいわゆる外部情報（extrinsic information）を求める複数の軟出力復号回路と、入力されたデータを並べ替えるインターリーバとを連接することにより、繰り返し復号を行うものとして構成されるものである。
【０１０３】
なお、以下では、説明の便宜上、符号化装置１は、ＳＣＴＣＭ方式による符号化を行うものとして説明する。また、以下では、説明の便宜上、符号化装置１における内符号の符号化を行う符号化器として、メモリ数が"２"である畳み込み符号化器を用いるものとして説明する。
【０１０４】
符号化装置１は、例えば図２に示すように、外符号の符号化を行う畳み込み符号化器１０と、入力したデータの順序を並べ替えるインターリーバ２０と、内符号の符号化を行う畳み込み符号化器３０と、所定の変調方式に基づいて信号点のマッピングを行う多値変調マッピング回路４０とを備える。この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が"２／３"の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、例えば８相位相変調方式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式という。）の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。
【０１０５】
畳み込み符号化器１０は、詳細は後述するが、２ビットの入力データＤ１を入力すると、これらの入力データＤ１に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ２として後段のインターリーバ２０に出力する。すなわち、畳み込み符号化器１０は、外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、生成した符号化データＤ２を後段のインターリーバ２０に出力する。
【０１０６】
インターリーバ２０は、図３に示すように、入力したデータを保持する入力データ保持メモリ２１と、入力したデータの順序の並べ替え（置換）を行うデータ置換回路２２と、データの置換位置情報を格納する置換データＲＯＭ（Read Only Memory）２３と、出力するデータを保持する出力データ保持メモリ２４とを有する。
【０１０７】
入力データ保持メモリ２１は、畳み込み符号化器１０から出力された３つのビット系列からなる符号化データＤ２を保持し、これらの符号化データＤ２を所定のタイミングでデータ置換回路２２に供給する。
【０１０８】
データ置換回路２２は、置換データＲＯＭ２３に格納されているデータの置換位置情報に基づいて、入力データ保持メモリ２１から供給された符号化データＤ２の順序の並べ替えを行う。データ置換回路２２は、並べ替えたデータを出力データ保持メモリ２４に供給する。
【０１０９】
置換データＲＯＭ２３は、例えば発生した乱数に基づいて決定されたデータの置換位置情報を格納する。すなわち、インターリーバ２０は、この置換位置情報に基づいてデータのインターリーブを行うランダムインターリーバとして構成される。置換データＲＯＭ２３に格納されている置換位置情報は、随時データ置換回路２２によって読み出される。
【０１１０】
出力データ保持メモリ２４は、データ置換回路２２から供給されるデータを保持し、これらのデータを３つのビット系列からなるインターリーブデータＤ３として、所定のタイミングで後段の畳み込み符号化器３０に出力する。
【０１１１】
このようなインターリーバ２０は、畳み込み符号化器１０から出力された３つのビット系列からなる符号化データＤ２にインターリーブを施し、生成した３つのビット系列からなるインターリーブデータＤ３を後段の畳み込み符号化器３０に出力する。
【０１１２】
畳み込み符号化器３０は、詳細は後述するが、３ビットのインターリーブデータＤ３を入力すると、これらのインターリーブデータＤ３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ４として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器３０は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。
【０１１３】
多値変調マッピング回路４０は、畳み込み符号化器３０から出力された符号化データＤ４を、クロックに同期させて、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。具体的には、多値変調マッピング回路４０は、畳み込み符号化器３０から出力された３ビットの符号化データＤ４を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ５を生成する。多値変調マッピング回路４０は、生成した符号化伝送シンボルＤ５を外部に出力する。
【０１１４】
このような符号化装置１は、畳み込み符号化器１０によって外符号の符号化として符号化率が"２／３"の畳み込み演算を行い、畳み込み符号化器３０によって内符号の符号化として符号化率が"１"の畳み込み演算を行うことにより、全体として、符号化率が"（２／３）×１＝２／３"の縦列連接畳み込み演算を行う。この符号化装置１によって符号化され且つ変調されたデータは、無記憶通信路２を介して受信装置に出力される。
【０１１５】
一方、復号装置３は、図４に示すように、内符号の復号を行う軟出力復号回路５０と、入力したデータの順序を元に戻すデインターリーバ６０と、入力したデータの順序を並べ替えるインターリーバ７０と、外符号の復号を行う軟出力復号回路８０と、入力したデータを２値化する２値化回路９０とを備える。この復号装置３は、無記憶通信路２上で発生したノイズの影響によってアナログ値をとり軟入力（soft-input）とされる受信値Ｄ６から符号化装置１における入力データＤ１を推定し、復号データＤ１３として出力する。
【０１１６】
軟出力復号回路５０は、符号化装置１における畳み込み符号化器３０に対応して備えられるものである。軟出力復号回路５０は、図５に示すように、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うＭＡＰ復号器５１と、３つの差分器５２，５３，５４とを有する。
【０１１７】
ＭＡＰ復号器５１は、軟入力である受信値Ｄ６と、インターリーバ７０から供給された軟入力である３ビットの情報ビットに対する事前確率情報（a priori probability information）Ｄ７１，Ｄ７２，Ｄ７３とを入力し、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、受信値Ｄ６を元に３ビットの情報ビットに対する事後確率情報Ｄ１４１，Ｄ１４２，Ｄ１４３を生成する。ＭＡＰ復号器５１は、生成した事後確率情報Ｄ１４１を差分器５２に供給するとともに、生成した事後確率情報Ｄ１４２を差分器５３に供給するとともに、生成した事後確率情報Ｄ１４３を差分器５４に供給する。
【０１１８】
差分器５２は、軟入力とされる事後確率情報Ｄ１４１と軟入力とされる事前確率情報Ｄ７１との差分値を求め、この差分値を符号の拘束条件によって求まる３ビットの情報ビットに対する外部情報Ｄ８のうちの１ビットの外部情報Ｄ８１として後段のデインターリーバ６０に軟出力として出力する。
【０１１９】
差分器５３は、軟入力とされる事後確率情報Ｄ１４２と軟入力とされる事前確率情報Ｄ７２との差分値を求め、この差分値を３ビットの情報ビットに対する外部情報Ｄ８のうちの１ビットの外部情報Ｄ８２として後段のデインターリーバ６０に軟出力として出力する。
【０１２０】
差分器５４は、軟入力とされる事後確率情報Ｄ１４３と軟入力とされる事前確率情報Ｄ７３との差分値を求め、この差分値を３ビットの情報ビットに対する外部情報Ｄ８のうちの１ビットの外部情報Ｄ８３として後段のデインターリーバ６０に軟出力として出力する。
【０１２１】
このような軟出力復号回路５０は、受信装置によって受信された軟入力の受信値Ｄ６を入力するとともに、インターリーバ７０から供給された軟入力の情報ビットに対する事前確率情報Ｄ７を入力し、これらの受信値Ｄ６と事前確率情報Ｄ７とを用いて、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、内符号の軟出力復号を行う。軟出力復号回路５０は、符号の拘束条件によって求められる外部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデインターリーバ６０に軟出力として出力する。
【０１２２】
具体的に説明するために、情報ビットをｕ、符号ビットをｃ、受信値Ｄ６をｙとすると、軟出力復号回路５０は、ＭＡＰ復号器５１に対して、受信値Ｄ６（ｙ）とともに、次式（８）で表される事前確率情報Ｄ７（Ｌ（ｕ））を入力する。
【０１２３】
【数８】
すなわち、軟出力復号回路５０は、ＭＡＰ復号器５１に対して、受信値Ｄ６（ｙ）と、情報ビットｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件がない事前確率情報Ｄ７（Ｌ（ｕ））とを入力する。
【０１２５】
続いて、軟出力復号回路５０は、ＭＡＰ復号器５１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、次式（９）で表される事後確率情報Ｄ１４（Ｌ＊（ｕ））を生成する。
【０１２６】
【数９】
すなわち、軟出力復号回路５０は、ＭＡＰ復号器５１により、受信値Ｄ６（ｙ）を受信した際に情報ビットｕが"１"である確率Ｐ（ｕ＝１｜ｙ）と、受信値Ｄ６（ｙ）を受信した際に情報ビットｕが"０"である確率Ｐ（ｕ＝０｜ｙ）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１４（Ｌ＊（ｕ））を生成する。なお、この事後確率情報Ｄ１４（Ｌ＊（ｕ））は、対数尤度比（log likelihood ratio）とも呼ばれ、ここでは、受信値Ｄ６（ｙ）を受信した際の情報ビットｕの尤度を示すものである。
【０１２８】
そして、軟出力復号回路５０は、差分器５２，５３，５４のそれぞれにより、次式（１０）で表されるように、事後確率情報Ｄ１４（Ｌ＊（ｕ））と事前確率情報Ｄ７（Ｌ（ｕ））との差分値である外部情報Ｄ８（Ｌｅ（ｕ））を求める。
【０１２９】
【数１０】
軟出力復号回路５０は、このようにして外部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデインターリーバ６０に軟出力として出力する。なお、この外部情報Ｄ８は、符号化装置１におけるインターリーバ２０によって生成されたインターリーブデータＤ３に対応するものである。
【０１３１】
デインターリーバ６０は、符号化装置１におけるインターリーバ２０によってインターリーブされたインターリーブデータＤ３のビット配列を、それぞれ、元の符号化データＤ２のビット配列に戻すように、軟出力復号回路５０から出力される軟入力の外部情報Ｄ８にデインターリーブを施す。デインターリーバ６０は、デインターリーブして得られたデータを後段の軟出力復号回路８０における符号ビットに対する事前確率情報Ｄ９として出力する。
【０１３２】
インターリーバ７０は、軟出力復号回路８０から出力された軟入力である符号ビットに対する外部情報Ｄ１２に対して、符号化装置１におけるインターリーバ２０と同一の置換位置情報に基づいたインターリーブを施す。インターリーバ７０は、インターリーブして得られたデータを軟出力復号回路５０における情報ビットに対する事前確率情報Ｄ７として出力する。
【０１３３】
軟出力復号回路８０は、符号化装置１における畳み込み符号化器１０に対応して備えられるものである。軟出力復号回路８０は、図６に示すように、上述したＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うＭＡＰ復号器８１と、５つの差分器８２，８３，８４，８５，８６とを有する。
【０１３４】
ＭＡＰ復号器８１は、デインターリーバ６０から出力された軟入力である３ビットの符号ビットに対する事前確率情報Ｄ９１，Ｄ９２，Ｄ９３と、値が"０"である２ビットの情報ビットに対する事前確率情報Ｄ１０１，Ｄ１０２とを入力し、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、２ビットの情報ビットに対する事後確率情報Ｄ１５１，Ｄ１５２を生成するとともに、３ビットの符号ビットに対する事後確率情報Ｄ１６１，Ｄ１６２，Ｄ１６３を生成する。ＭＡＰ復号器８１は、生成した事後確率情報Ｄ１５１を差分器８２に供給するとともに、生成した事後確率情報Ｄ１５２を差分器８３に供給する。また、ＭＡＰ復号器８１は、生成した事後確率情報Ｄ１６１を差分器８４に供給するとともに、生成した事後確率情報Ｄ１６２を差分器８５に供給するとともに、生成した事後確率情報Ｄ１６３を差分器８６に供給する。
【０１３５】
差分器８２は、軟入力とされる事後確率情報Ｄ１５１と値が"０"である事前確率情報Ｄ１０１との差分値、すなわち、事後確率情報Ｄ１５１を符号の拘束条件によって求まる２ビットの情報ビットに対する外部情報Ｄ１１のうちの１ビットの外部情報Ｄ１１１として後段の２値化回路９０に軟出力として出力する。
【０１３６】
差分器８３は、軟入力とされる事後確率情報Ｄ１５２と値が"０"である事前確率情報Ｄ１０２との差分値、すなわち、事後確率情報Ｄ１５２を２ビットの情報ビットに対する外部情報Ｄ１１のうちの１ビットの外部情報Ｄ１１２として後段の２値化回路９０に軟出力として出力する。
【０１３７】
差分器８４は、軟入力とされる事後確率情報Ｄ１６１と軟入力とされる事前確率情報Ｄ９１との差分値を求め、この差分値を３ビットの符号ビットに対する外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２１としてインターリーバ７０に軟出力として出力する。
【０１３８】
差分器８５は、軟入力とされる事後確率情報Ｄ１６２と軟入力とされる事前確率情報Ｄ９２との差分値を求め、この差分値を３ビットの符号ビットに対する外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２２としてインターリーバ７０に軟出力として出力する。
【０１３９】
差分器８６は、軟入力とされる事後確率情報Ｄ１６３と軟入力とされる事前確率情報Ｄ９３との差分値を求め、この差分値を３ビットの符号ビットに対する外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２３としてインターリーバ７０に軟出力として出力する。
【０１４０】
このような軟出力復号回路８０は、デインターリーバ６０から出力された軟入力の符号ビットに対する事前確率情報Ｄ９を入力するとともに、値が"０"である情報ビットに対する事前確率情報Ｄ１０を入力し、これらの事前確率情報Ｄ９，Ｄ１０を用いて、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、外符号の軟出力復号を行う。軟出力復号回路８０は、符号の拘束条件によって求められる外部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段の２値化回路９０に軟出力として出力するとともに、外部情報Ｄ１２をインターリーバ７０に軟出力として出力する。
【０１４１】
具体的に説明するために、情報ビットをｕ、符号ビットをｃとすると、軟出力復号回路８０は、ＭＡＰ復号器８１に対して、次式（１１）で表される事前確率情報Ｄ１０（Ｌ（ｕ））と、次式（１２）で表される事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。
【０１４２】
【数１１】
【数１２】
すなわち、軟出力復号回路８０は、ＭＡＰ復号器８１に対して、情報ビットｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１０（Ｌ（ｕ））と、符号ビットｃが"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"である確率Ｐ（ｃ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。なお、上式（１１）及び上式（１２）における右辺に記されるべき符号の拘束条件は、ここでは省略している。また、ここでは、事前確率情報Ｄ１０（Ｌ（ｕ））は"０"であるが、これは、情報ビットｕが"０"であるか"１"であるかの確率が"１／２"であることを示すことに他ならない。
【０１４５】
続いて、軟出力復号回路８０は、ＭＡＰ復号器８１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、次式（１３）で表される事後確率情報Ｄ１５（Ｌ＊（ｕ））と、次式（１４）で表される事後確率情報Ｄ１６（Ｌ＊（ｃ））とを生成する。
【０１４６】
【数１３】
【数１４】
すなわち、軟出力復号回路８０は、ＭＡＰ復号器８１により、情報ビットｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１５（Ｌ＊（ｕ））と、符号ビットｃが"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"である確率Ｐ（ｃ＝０）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１６（Ｌ＊（ｃ））とを生成する。なお、上式（１３）及び上式（１４）における右辺に記されるべき符号の拘束条件は、ここでは省略している。また、これらの事後確率情報Ｄ１５（Ｌ＊（ｕ））と事後確率情報Ｄ１６（Ｌ＊（ｃ））とは、対数尤度比とも呼ばれ、ここではそれぞれ、情報ビットｕの尤度と符号ビットｃの尤度とを示すものである。
【０１４９】
そして、軟出力復号回路８０は、差分器８２，８３のそれぞれにより、次式（１５）で表されるように、事後確率情報Ｄ１５（Ｌ＊（ｕ））と事前確率情報Ｄ１０（Ｌ（ｕ））との差分値である外部情報Ｄ１１（Ｌｅ（ｕ））を求めるとともに、差分器８４，８５，８６のそれぞれにより、次式（１６）で表されるように、事後確率情報Ｄ１６（Ｌ＊（ｃ））と事前確率情報Ｄ９（Ｌ（ｃ））との差分値である外部情報Ｄ１２（Ｌｅ（ｃ））を求める。
【０１５０】
【数１５】
【数１６】
軟出力復号回路８０は、このようにして外部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段の２値化回路９０に軟出力として出力するとともに、外部情報Ｄ１２をインターリーバ７０に軟出力として出力する。
【０１５３】
なお、軟出力復号回路８０は、情報ビットに対する事前確率情報Ｄ１０が"０"であることから、差分器８２，８３を必ずしも有する必要はない。
【０１５４】
２値化回路９０は、軟出力復号回路８０によって生成された事後確率情報Ｄ１５を２値化し、硬出力（hard-output）の復号データＤ１３として出力する。
【０１５５】
このような復号装置３は、符号化装置１における畳み込み符号化器３０，１０のそれぞれに対応する軟出力復号回路５０，８０を備えることにより、復号複雑度が高い符号を複雑度の小さい要素に分解し、軟出力復号回路５０，８０の間の相互作用によって特性を逐次的に向上させることができる。復号装置３は、受信値Ｄ６を入力すると、軟出力復号回路５０乃至軟出力復号回路８０の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行い、所定の回数の復号動作の結果得られた軟出力の事後確率情報Ｄ１５に基づいて、復号データＤ１３を出力する。
【０１５６】
さて、以下では、符号の性能を向上させるために提案する指針について説明する。
【０１５７】
まず、第１の指針について説明する。
【０１５８】
メモリ数が"２"である畳み込み符号化器は、入力距離が"１"である場合には、メモリ数が"１"である畳み込み符号化器と同様に、終結することはないが、入力距離が"２"である場合には、メモリ数が"１"である畳み込み符号化器のように必ず終結するとは限らず、終結しないこともある。また、メモリ数が"２"である畳み込み符号化器は、入力距離が"３"である場合には、メモリ数が"１"である畳み込み符号化器のように必ず終結しないとは限らず、終結することもある。したがって、メモリ数が"２"である畳み込み符号化器は、入力距離が奇数の場合には終結する可能性があり、入力距離が"３"以下である場合には、符号の性能が劣化することが考えられる。このような問題は、メモリ数が"２"のみならず、これ以上のメモリ数を有する符号化器を、内符号の符号化を行う符号化器として用いる場合にも生じるものである。
【０１５９】
そこで、第１の指針としては、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いた場合に、外符号として、「内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いる」ことを提案する。
【０１６０】
具体的に、上述した畳み込み符号化器３０として、生成行列Ｇ（Ｄ）が次式（１７）で表される畳み込み符号化器を用いる場合について説明する。すなわち、ここでは、フィードバック多項式が２次の原始多項式（１＋Ｄ＋Ｄ２）で表される畳み込み符号化器を内符号の符号化を行う符号化器として用いる場合について説明する。
【０１６１】
【数１７】
上式（１７）に示す生成行列Ｇ（Ｄ）で表される畳み込み符号化器は、図７に示すように構成される。
【０１６３】
すなわち、同図に示す畳み込み符号化器１００は、５つの排他的論理和回路１０１，１０３，１０４，１０５，１０６と、２つのシフトレジスタ１０２，１０７とを有する。
【０１６４】
排他的論理和回路１０１は、シフトレジスタ１０７から供給されるデータと、上述したインターリーバ２０から出力された２ビットのインターリーブデータＤ３１，Ｄ３２とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ１０２に供給する。
【０１６５】
シフトレジスタ１０２は、保持している１ビットのデータを排他的論理和回路１０３，１０４，１０５，１０６に供給し続ける。そして、シフトレジスタ１０２は、クロックに同期させて、排他的論理和回路１０１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１０３，１０４，１０５，１０６に新たに供給する。
【０１６６】
排他的論理和回路１０３は、シフトレジスタ１０２から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３１とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４１として後段の多値変調マッピング回路４０に出力する。
【０１６７】
排他的論理和回路１０４は、シフトレジスタ１０２から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３２とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４２として後段の多値変調マッピング回路４０に出力する。
【０１６８】
排他的論理和回路１０５は、シフトレジスタ１０２，１０７から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３３とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４３として後段の多値変調マッピング回路４０に出力する。
【０１６９】
排他的論理和回路１０６は、シフトレジスタ１０２，１０７から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３３とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ１０７に供給する。
【０１７０】
シフトレジスタ１０７は、保持している１ビットのデータを排他的論理和回路１０１，１０５，１０６に供給し続ける。そして、シフトレジスタ１０７は、クロックに同期させて、排他的論理和回路１０６から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１０１，１０５，１０６に新たに供給する。
【０１７１】
このような畳み込み符号化器１００は、３ビットのインターリーブデータＤ３１，Ｄ３２，Ｄ３３を入力すると、これらのインターリーブデータＤ３１，Ｄ３２，Ｄ３３に対して畳み込み演算を行い、演算結果を３ビットの符号化データＤ４１，Ｄ４２，Ｄ４３として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器１００は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。
【０１７２】
さらに、このような畳み込み符号化器１００によって生成された符号化データＤ４に対して、多値変調マッピング回路４０によって図８に示すような信号点のマッピングを行うものとする。なお、同図においては、各信号点に割り当てられている出力の値は、図７に示した畳み込み符号化器１００から出力される３ビットの符号化データＤ４１，Ｄ４２，Ｄ４３を、（Ｄ４１，Ｄ４２，Ｄ４３）の順序で表したものである。
【０１７３】
このような畳み込み符号化器１００による内符号の符号化と、多値変調マッピング回路４０による信号点のマッピングとを行った場合、図９に示すようなトレリスが得られる。なお、同図においては、畳み込み符号化器１００が有する２つのシフトレジスタ１０２，１０７の内容が"００"である場合を表すトレリスにおけるステート（遷移状態）をＳ００で表し、シフトレジスタ１０２，１０７の内容が"０１"である場合を表すトレリスにおけるステートをＳ０１で表し、シフトレジスタ１０２，１０７の内容が"１０"である場合を表すトレリスにおけるステートをＳ１０で表し、シフトレジスタ１０２，１０７の内容が"１１"である場合を表すトレリスにおけるステートをＳ１１で表し、各パスに付される入出力ラベルを（Ｄ３１，Ｄ３２，Ｄ３３）／（Ｄ４１，Ｄ４２，Ｄ４３）で表している。
【０１７４】
具体的には、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１０１／１０１"が付されたステートＳ００からステートＳ０１へと到達するパスとの入力距離は、"２"となり、出力距離の２乗は、図８に示した信号点の割り当てから"０．５９"となる。また、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１１１／１１１"が付されたステートＳ００からステートＳ１１へと到達するパスとの入力距離は、"３"となり、出力距離の２乗は、図８に示した信号点の割り当てから"０．５９"となる。さらに、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１１０／０００"が付されたステートＳ０１からステートＳ１０へと到達するパスとの入力距離は、"２"となり、出力距離の２乗は、"０"となる。さらにまた、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"００１／０００"が付されたステートＳ１１からステートＳ１０へと到達するパスとの入力距離は、"１"となり、出力距離の２乗は、"０"となる。また、入出力ラベルとして"０００／０００"が付されたステートＳ００からステートＳ００へと到達するパスと、入出力ラベルとして"１１１／０００"が付されたステートＳ１０からステートＳ００へと到達するパスとの入力距離は、"３"となり、出力距離の２乗は、"０"となる。
【０１７５】
したがって、このトレリスから明らかなように、符号の最小距離は、同図中破線部で示す２つのパスとなる。ここで、この２つのパスの入力距離は、ともに"７"であることに着目する。
【０１７６】
したがって、内符号の符号化を行う符号化器として、図７に示した畳み込み符号化器１００を用いた場合には、外符号として、入力距離"７"よりも大きな最小距離"８"以上の符号を用いることにより、連接符号全体としての最小距離を、内符号の最小距離よりも大きくすることができることになる。したがって、符号化装置１においては、上述した畳み込み符号化器１０として、このような条件を満足する符号を生成するものを設ければよい。
【０１７７】
このように、符号化装置１は、内符号の符号化を行う符号化器として、フィードバック多項式が原始多項式で表されるメモリ数が"２"以上とされる符号化器を用いた場合に、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いることにより、不必要に終結してしまうパターンの生成を回避することができ、符号の性能を、ビットエラーレートと１ビットあたりの信号対雑音電力比（Ｅｂ／Ｎ０）との関係で表したとき、高い信号対雑音電力比でのビットエラーレートを改善することが可能となる。
【０１７８】
つぎに、この第１の指針とは異なる第２の指針について説明する。
【０１７９】
上述した第１の指針は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いた場合には、入力距離が奇数の場合には終結する可能性があり、これを回避するために提案したものである。これに対して、ここで提案する第２の指針は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いる際に、この内符号として、「入力距離が奇数では終結されないものを用いる」ものである。
【０１８０】
具体的に、上述した畳み込み符号化器３０として、生成行列Ｇ（Ｄ）が次式（１８）で表される畳み込み符号化器を用いる場合について説明する。すなわち、ここでは、フィードバック多項式が、上式（１７）に示したような原始多項式ではなく、（１＋Ｄ２）で表される畳み込み符号化器を内符号の符号化を行う符号化器として用いる。
【０１８１】
【数１８】
上式（１８）に示す生成行列Ｇ（Ｄ）で表される畳み込み符号化器は、図１０に示すように構成される。
【０１８３】
すなわち、同図に示す畳み込み符号化器１２０は、３つの排他的論理和回路１２１，１２３，１２５と、２つのシフトレジスタ１２２，１２４とを有する。
【０１８４】
排他的論理和回路１２１は、シフトレジスタ１２４から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３２とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４２として後段の多値変調マッピング回路４０に出力する。
【０１８５】
シフトレジスタ１２２は、保持している１ビットのデータを排他的論理和回路１２３に供給し続ける。そして、シフトレジスタ１２２は、クロックに同期させて、排他的論理和回路１２５から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１２３に新たに供給する。
【０１８６】
排他的論理和回路１２３は、シフトレジスタ１２２から供給されるデータと、インターリーバ２０から出力された１ビットのインターリーブデータＤ３２とを用いて排他的論理和演算を行い、演算結果をシフトレジスタ１２４に供給する。
【０１８７】
シフトレジスタ１２４は、保持している１ビットのデータを排他的論理和回路１２１，１２５に供給し続ける。そして、シフトレジスタ１２４は、クロックに同期させて、排他的論理和回路１２３から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路１２１，１２５に新たに供給する。
【０１８８】
排他的論理和回路１２５は、シフトレジスタ１２４から供給されるデータと、インターリーバ２０から出力された２ビットのインターリーブデータＤ３１，Ｄ３３とを用いて排他的論理和演算を行い、演算結果を３ビットの符号化データＤ４のうちの１ビットの符号化データＤ４３として後段の多値変調マッピング回路４０に出力するとともに、シフトレジスタ１２２に供給する。
【０１８９】
このような畳み込み符号化器１２０は、３ビットのインターリーブデータＤ３１，Ｄ３２，Ｄ３３を入力すると、１ビットのインターリーブデータＤ３１を組織成分の符号化データＤ４１としてそのまま後段の多値変調マッピング回路４０に出力するとともに、これらのインターリーブデータＤ３１，Ｄ３２，Ｄ３３に対して畳み込み演算を行い、演算結果を残りの２ビットの符号化データＤ４２，Ｄ４３として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器１２０は、内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。
【０１９０】
さらに、このような畳み込み符号化器１２０によって生成された符号化データＤ４に対して、多値変調マッピング回路４０によって図１１に示すような信号点のマッピングを行うものとする。なお、同図においても、図８と同様に、各信号点に割り当てられている出力の値は、図１０に示した畳み込み符号化器１２０から出力される３ビットの符号化データＤ４１，Ｄ４２，Ｄ４３を、（Ｄ４１，Ｄ４２，Ｄ４３）の順序で表したものである。
【０１９１】
ここで、このような畳み込み符号化器１２０による内符号の符号化と、多値変調マッピング回路４０による信号点のマッピングとの組み合わせに対して、最小距離が奇数、すなわち、ｎを１以上の整数としたとき最小距離が（２ｎ＋１）で表される外符号を用いると、距離の小さな連説符号の符号語を生じるのは、外符号の出力距離から"１"だけ大きい場合になる。
【０１９２】
したがって、符号化装置１においては、内符号の符号化を行う符号化器として、フィードバック多項式が（１＋Ｄｎ）で表され、入力距離が奇数では終結されない符号を生成する符号化器を用いることにより、上述した第１の指針のように、外符号として、入力距離よりも"１"だけ大きい出力距離を有する符号を用いることなく、同等の性能を達成することができることになる。
【０１９３】
一般に、同じ符号化率の畳み込み符号において最小距離を増やすためには、メモリ数を増加させる必要がある。これに対して、符号化装置１は、第２の指針として示す条件を満足する符号化器を用いることにより、最小距離を増やすためにメモリ数を増加させる必要がないことから、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することが可能となる。
【０１９４】
以上説明したように、本発明の実施の形態として示したデータ送受信システムにおける符号化装置１は、内符号の符号化を行う符号化器として、メモリ数が"２"以上とされる符号化器を用いた場合には、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いることにより、高い信号対雑音電力比でのビットエラーレートを改善することができる。
【０１９５】
また、符号化装置１は、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を用いるのではなく、内符号として、フィードバック多項式が（１＋Ｄｎ）で表されるような入力距離が奇数では終結されないものを用いることにより、少ない回路規模のもとに復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することができる。
【０１９６】
また、復号装置３は、このような符号化装置１によって符号化がなされた符号を高精度に復号することができる。
【０１９７】
したがって、データ送受信システムは、符号の性能の向上を図ることができ、ユーザに優れた利便・信頼性を提供することができるものである。
【０１９８】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、符号化装置１によってＳＣＴＣＭ方式による符号化を行うものとして説明したが、本発明は、ＳＣＣＣによる符号化を行う場合であっても適用することができる。この場合、符号化装置は、多値変調マッピングによって８ＰＳＫ変調方式に基づく信号点のマッピングを行う代わりに、例えば２相位相（Binary Phase Shift Keying；ＢＰＳＫ）変調方式や４相位相（Quadrature Phase Shift Keying；ＱＰＳＫ）変調方式による変調を行うことになる。
【０１９９】
また、上述した実施の形態では、内符号の符号化を行う畳み込み符号化器３０の具体例として、先に図７又は図１０に示した畳み込み符号化器１００，１２０を用いて説明したが、本発明は、上述した議論を逸脱しない範囲で任意のものを用いることができる。この際、本発明は、内符号に応じた信号点のマッピングを行うことはいうまでもない。また、本発明は、符号化率についても任意のものに適用可能であることはいうまでもない。
【０２００】
さらに、上述した実施の形態では、復号装置における軟出力復号回路として、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うものについて説明したが、本発明は、例えばいわゆるＳＯＶＡ（Soft Output Viterbi Algorithm）による復号を行うといったように、他の軟出力復号にも適用可能である。
【０２０１】
さらにまた、上述した実施の形態では、符号化装置及び復号装置をデータ送受信システムにおける送信装置及び受信装置に適用して説明したが、本発明は、例えば、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯ（Magneto Optical）といった、磁気、光又は光磁気ディスク等の記録媒体に対する記録及び／又は再生を行う記録及び／又は再生装置に適用することもできる。この場合、符号化装置によって符号化されたデータは、無記憶通信路に等価とされる記録媒体に記録され、復号装置によって復号されて再生されることになる。
【０２０２】
また、上述した実施の形態では、符号化装置及び復号装置ともハードウェアによって構成された装置であるものとして説明したが、これらの符号化装置及び復号装置とも、例えばワークステーションやパーソナルコンピュータといったコンピュータ装置において実行可能なソフトウェアとして実現することが可能である。以下、この例について、図１２を参照して説明する。
【０２０３】
コンピュータ装置１５０は、同図に示すように、各部を統括して制御するＣＰＵ（Central Processing Unit）１５１と、各種プログラムを含む情報を格納する読み取り専用のＲＯＭ１５２と、ワークエリアとして機能するＲＡＭ（Random Access Memory）１５３と、各種プログラムやデータ等の記録及び／又は再生を行うＨＤＤ（Hard Disk Drive）１５４と、これらのＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４を接続するバス１５５と、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４と後述する表示部１５７、入力部１５８、通信部１５９及びドライブ１６０との間でデータの入出力を行うための入出力インターフェース１５６と、各種情報を表示する表示部１５７と、ユーザによる操作を受け付ける入力部１５８と、外部との通信を行うための通信部１５９と、着脱自在とされる記録媒体１７０に対する各種情報の記録及び／又は再生を行うドライブ１６０とを備える。
【０２０４】
ＣＰＵ１５１は、バス１５５を介してＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４と接続しており、これらのＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４を制御する。また、ＣＰＵ１５１は、バス１５５を介して入出力インターフェース１５６に接続しており、この入出力インターフェース１５６に接続されている表示部１５７、入力部１５８、通信部１５９及びドライブ１６０を制御する。さらに、ＣＰＵ１５１は、ＲＯＭ１５２、ＨＤＤ１５４又はドライブ１６０に装着された記録媒体１７０に記録されている各種プログラムを実行する。
【０２０５】
ＲＯＭ１５２は、各種プログラムを含む情報を格納している。このＲＯＭ１５２に格納されている情報は、ＣＰＵ１５１の制御の下に読み出される。
【０２０６】
ＲＡＭ１５３は、ＣＰＵ１５１が各種プログラムを実行する際のワークエリアとして機能し、ＣＰＵ１５１の制御の下に、各種データを一時記憶する。
【０２０７】
ＨＤＤ１５４は、ＣＰＵ１５１の制御の下に、ハードディスクに対して各種プログラムやデータ等の記録及び／又は再生を行う。
【０２０８】
バス１５５は、ＣＰＵ１５１の制御の下に、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４から読み出された各種データ等を伝送するとともに、ＲＡＭ１５３及びＨＤＤ１５４に記録する各種データ等を伝送する。
【０２０９】
入出力インターフェース１５６は、ＣＰＵ１５１の制御の下に表示部１５７に各種情報を表示するためのインターフェースと、ユーザによって入力部１５８を介して操作された内容を示す制御信号をＣＰＵ１５１に対して伝送するためのインターフェースと、ＣＰＵ１５１の制御の下に通信部１５９を介して外部との間でデータを入出力するためのインターフェースと、ドライブ１６０に装着された記録媒体１７０に対して各種情報の記録及び／又は再生を行うためのインターフェースとを有し、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４からのデータを表示部１５７、入力部１５８、通信部１５９及びドライブ１６０に対して出力したり、表示部１５７、入力部１５８、通信部１５９及びドライブ１６０からのデータをＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４に対して入力したりする。
【０２１０】
表示部１５７は、例えばＬＣＤ（Liquid Crystal Display）からなり、ＣＰＵ１５１の制御の下に、例えばＨＤＤ１５４に記録されていたデータ等の各種情報を表示する。
【０２１１】
入力部１５８は、例えばユーザによるキーボードやマウスの操作を受け付け、操作内容を示す制御信号をＣＰＵ１５１に対して出力する。
【０２１２】
通信部１５９は、ＣＰＵ１５１の制御の下に、例えばネットワーク回線や衛星回線等によって外部との通信を行うインターフェースとして機能する。
【０２１３】
ドライブ１６０は、例えば、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯといった、磁気、光又は光磁気ディスク等の記録媒体１７０を着脱し、ＣＰＵ１５１の制御の下に、装着された記録媒体１７０に対する各種情報の記録及び／又は再生を行う。
【０２１４】
このようなコンピュータ装置１５０は、ＣＰＵ１５１によって所定のプログラムを実行することにより、上述した符号化装置１における符号化処理及び／又は復号装置３における復号処理を実現する。
【０２１５】
まず、コンピュータ装置１５０における符号化処理について説明する。
【０２１６】
コンピュータ装置１５０は、例えばユーザが符号化プログラムを実行するための所定の操作を行うと、入力部１５８により、操作内容を示す制御信号をＣＰＵ１５１に対して供給する。これに応じて、コンピュータ装置１５０は、ＣＰＵ１５１により、符号化プログラムをＲＡＭ１５３にロードして実行し、符号化して得られた符号化伝送シンボルを通信部１５９を介して外部へと出力するとともに、必要に応じて、表示部１５７に処理結果等を表示する。
【０２１７】
ここで、符号化プログラムは、例えば記録媒体１７０によって提供されるものであって、ＣＰＵ１５１の制御の下に、この記録媒体１７０から直接読み出されてもよく、ハードディスクに１度記録されたものが読み出されてもよい。また、符号化プログラムは、ＲＯＭ１５２に予め格納されていてもよい。さらに、符号化の対象とするデータは、ここではハードディスクに記録されているものとする。なお、このデータは、上述した入力データＤ１に対応するものである。
【０２１８】
具体的には、コンピュータ装置１５０は、ＣＰＵ１５１によって符号化プログラムを実行すると、ＣＰＵ１５１の制御の下に、ハードディスクに記録されている所望のデータを読み出し、このデータに対して外符号の符号化として符号化率"２／３"の畳み込み演算を行い、上述した符号化データＤ２に対応する符号化データを生成する。このとき、コンピュータ装置１５０は、上述した第１の指針として示す条件を適用する場合には、外符号として、内符号の最小距離符号を生じる最大の入力距離よりも大きな最小出力距離を有する符号を生成する。
【０２１９】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化データに対してインターリーブを施し、上述したインターリーブデータＤ３に対応するインターリーブデータを生成する。
【０２２０】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成したインターリーブデータに対して内符号の符号化として符号化率が"３／３＝１"の畳み込み演算を行い、上述した符号化データＤ４に対応する符号化データを生成する。このとき、コンピュータ装置１５０は、上述した第２の指針として示す条件を適用する場合には、内符号として、入力距離が奇数では終結されない符号を生成する。
【０２２１】
そして、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化データを例えば８ＰＳＫ変調方式の伝送シンボルにマッピングし、上述した符号化伝送シンボルＤ５に対応する符号化伝送シンボルを生成する。
【０２２２】
コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化伝送シンボルを１度ハードディスク等に記録した後、所望のタイミングで符号化伝送シンボルを読み出し、通信部１５９を介して外部へと出力するとともに、必要に応じて、表示部１５７に処理結果等を表示する。なお、生成した符号化伝送シンボルは、記録媒体１７０等に記録することもできる。
【０２２３】
このように、コンピュータ装置１５０は、上述した符号化装置１における符号化処理を符号化プログラムを実行することによって実現することができる。
【０２２４】
つぎに、コンピュータ装置１５０における復号処理について説明する。
【０２２５】
コンピュータ装置１５０は、例えばユーザが復号プログラムを実行するための所定の操作を行うと、入力部１５８により、操作内容を示す制御信号をＣＰＵ１５１に対して供給する。これに応じて、コンピュータ装置１５０は、ＣＰＵ１５１により、復号プログラムをＲＡＭ１５３にロードして実行し、通信部１５９を介して外部から受信し、上述した受信値Ｄ６に対応するものでありハードディスク等に記録されている受信値を復号するとともに、必要に応じて、表示部１５７に処理結果等を表示する。
【０２２６】
なお、復号プログラムも、符号化プログラムと同様に、例えば記録媒体１７０により提供されるものであって、ＣＰＵ１５１の制御の下に、この記録媒体１７０から直接読み出されてもよく、ハードディスクに１度記録されたものが読み出されてもよい。また、復号プログラムは、ＲＯＭ１５２に予め格納されていてもよい。
【０２２７】
具体的には、コンピュータ装置１５０は、ＣＰＵ１５１によって復号プログラムを実行すると、ＣＰＵ１５１の制御の下に、ハードディスクから読み出した受信値、若しくは通信部１５９を介して受信した受信値に対して、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うことによって内符号の軟出力復号を行い、上述した外部情報Ｄ８に対応する外部情報を生成する。
【０２２８】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した外部情報にデインターリーブを施し、上述した事前確率情報Ｄ９に対応する事前確率情報を生成する。
【０２２９】
続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した事前確率情報に対して、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うことによって外符号の軟出力復号を行い、上述した外部情報Ｄ１２に対応する外部情報を生成し、この外部情報にインターリーブを施し、上述した事前確率情報Ｄ７に対応する事前確率情報を生成する。
【０２３０】
そして、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、このような復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行い、上述した事後確率情報Ｄ１５に対応する所定の回数の復号動作の結果得られた軟出力の事後確率情報に基づいて、硬出力の復号データを出力する。
【０２３１】
コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、得られた復号データをハードディスク等に記録し、必要に応じて、表示部１５７に処理結果等を表示する。なお、得られた復号データは、記録媒体１７０等に記録することもできる。
【０２３２】
このように、コンピュータ装置１５０は、上述した復号装置３における復号処理を復号プログラムを実行することによって実現することができる。
【０２３３】
以上のように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【０２３４】
【発明の効果】
【０２４２】
また、本発明にかかる符号化装置は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置であって、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ手段と、このインターリーブ手段に縦列に連接し、インターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成する。
【０２４３】
したがって、本発明にかかる符号化装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いることにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することができ、高性能の符号化を行うことができる。
【０２４４】
さらに、本発明にかかる符号化方法は、入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化方法であって、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ工程と、このインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成される。
【０２４５】
したがって、本発明にかかる符号化方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いることにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートを改善することが可能となり、高性能の符号化を行うことが可能となる。
【０２４６】
さらにまた、本発明にかかる復号装置は、入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、この第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ手段と、この第１のインターリーブ手段に縦列に連接し、第１のインターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない第２の符号化データを生成する符号化装置によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置であって、第２の要素符号化手段に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号手段と、この第１の軟出力復号手段に縦列に連接し、第１のインターリーブ手段によって並べ替えられたインターリーブデータの配列を、第１の要素符号化手段によって符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号手段によって生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ手段と、第１の要素符号化手段に対応して備えられ且つデインターリーブ手段に縦列に連接し、デインターリーブ手段によって生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号手段と、第１のインターリーブ手段と同一の置換位置情報に基づいて、第２の軟出力復号手段によって生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ手段とを備え、第１の軟出力復号手段は、情報ビットに対する事前確率情報として、第２のインターリーブ手段によって生成された軟入力とされる第２の外部情報を入力する。
【０２４７】
したがって、本発明にかかる復号装置は、記憶素子数が２以上とされる第２の要素符号化手段によって内符号の符号化を行う際に、入力距離が奇数では終結されない第２の符号化データを生成するものを用いて生成された符号を復号することにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートが改善された符号を高精度に復号することができる。
【０２４８】
また、本発明にかかる復号方法は、入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、この第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ工程と、この第１のインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない第２の符号化データが生成される符号化方法を用いて縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号方法であって、第２の要素符号化工程に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号工程と、第１のインターリーブ工程にて並べ替えられたインターリーブデータの配列を、第１の要素符号化工程にて符号化されて生成された第１の符号化データの配列に戻すように、第１の軟出力復号工程にて生成された軟入力とされる第１の外部情報を並べ替えるデインターリーブ工程と、第１の要素符号化工程に対応して備えられ、デインターリーブ工程にて生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号工程と、第１のインターリーブ工程と同一の置換位置情報に基づいて、第２の軟出力復号工程にて生成された軟入力とされる第２の外部情報の順序を置換して並べ替える第２のインターリーブ工程とを備え、第１の軟出力復号工程では、情報ビットに対する事前確率情報として、第２のインターリーブ工程にて生成された軟入力とされる第２の外部情報が入力される。
【０２４９】
したがって、本発明にかかる復号方法は、２以上の記憶素子数を用いた内符号の符号化を行う際に、入力距離が奇数では終結されないものを用いて生成された符号を復号することにより、復号コストを小さく抑制しつつ、高い信号対雑音電力比でのビットエラーレートが改善された符号を高精度に復号することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すデータ送受信システムを適用する通信モデルの構成を説明するブロック図である。
【図２】同データ送受信システムにおける符号化装置の構成を説明するブロック図である。
【図３】図２に示す符号化装置が備えるインターリーバの構成を説明するブロック図である。
【図４】同データ送受信システムにおける復号装置の構成を説明するブロック図である。
【図５】図４に示す復号装置が備える内符号の軟出力復号を行う軟出力復号回路の構成を説明するブロック図である。
【図６】図４に示す復号装置が備える外符号の軟出力復号を行う軟出力復号回路の構成を説明するブロック図である。
【図７】第１の指針として示す条件を適用した場合の図２に示す符号化装置が備える内符号の符号化を行う畳み込み符号化器の具体例としての構成を説明するブロック図である。
【図８】図２に示す符号化装置が備える多値変調マッピング回路によって行われる８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、図７に示す畳み込み符号化器の出力距離を説明するための図である。
【図９】図７に示す畳み込み符号化器と図８に示す信号点のマッピングとを行った場合におけるトレリスを説明する図である。
【図１０】第２の指針として示す条件を適用した場合の図２に示す符号化装置が備える内符号の符号化を行う畳み込み符号化器の具体例としての構成を説明するブロック図である。
【図１１】図２に示す符号化装置が備える多値変調マッピング回路によって行われる８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、図１０に示す畳み込み符号化器の出力距離を説明するための図である。
【図１２】コンピュータ装置の構成を説明するブロック図である。
【図１３】通信モデルの構成を説明するブロック図である。
【図１４】従来の符号化装置の構成を説明するブロック図である。
【図１５】図１４に示す符号化装置が備える外符号の符号化を行う畳み込み符号化器の構成を説明するブロック図である。
【図１６】図１４に示す符号化装置が備える内符号の符号化を行う畳み込み符号化器の構成を説明するブロック図である。
【図１７】従来の復号装置の構成を説明するブロック図である。
【図１８】 Divsalarの文献に記載されている内符号の符号化を行う畳み込み符号化器の構成を説明するブロック図である。
【図１９】８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、Divsalarの文献に記載されている信号点配置を説明する図である。
【図２０】図１８に示す畳み込み符号化器を用いたときの図１９に示す信号点配置に対応するトレリスの全部を説明する図である。
【図２１】８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、（Ａ）は、８個の信号点［０，１，２，３，４，５，６，７］を説明し、（Ｂ）は、セット・パーティショニングの手法を用いて分割した集合Ａ＝［０，２，４，６］を説明し、（Ｃ）は、セット・パーティショニングの手法を用いて分割した集合Ｂ＝［１，３，５，７］を説明する図である。
【図２２】図２１に示す集合Ａ又は集合Ｂに対してパラレルパスの入力ハミング距離が互いに"２"となるように信号点を割り当てたときのトレリスの全部を説明する図である。
【図２３】図２１に示す信号点配置に対応するトレリスの一部を説明する図であって、ステートＳ０からステートＳ０へと到達するパスと、ステートＳ０からステートＳ１へと到達するパスとを説明するための図である。
【図２４】図２２に示すトレリスのうち、オール"０"のパスから見た入力距離"２"のパスを抜き出したトレリスの一部を説明する図である。
【図２５】図２２に示すトレリスの一部を説明する図であって、ステートＳ０からステートＳ０へと到達するパスに付される入出力ラベルに応じて、ステートＳ１からステートＳ０へと到達する１本のパスに要素Ａ０を出力とする入出力ラベルを割り当てた様子を説明するための図である。
【図２６】図２２に示すトレリスの一部を説明する図であって、ステートＳ０からステートＳ０へと到達するパスに付される入出力ラベルに応じて、ステートＳ１からステートＳ０へと到達する４本のパスに入出力ラベルを割り当てた様子を説明するための図である。
【図２７】図２２に示すトレリスの一部を説明する図であって、ステートＳ１からステートＳ１へと到達する４本のパスについて入出力ラベルを割り当てる様子を説明するための図である。
【図２８】図１９に示す信号点配置に対応するトレリスの全部を説明する図である。
【図２９】図２０に示すトレリスのうち、オール"０"のパスから見たときの状態遷移図である。
【図３０】図２９に示す状態遷移図のうち、入力距離が"２"となるパスについてのみ見たときの状態遷移図である。
【図３１】図２９に示す状態遷移図のうち、Ａ２−Ａ２から見たときの入力距離が"２"となるパスを抜き出した状態遷移図である。
【符号の説明】
１ 符号化装置、 ３ 復号装置、 １０，３０，１００，１２０ 畳み込み符号化器、 ２０，７０ インターリーバ、 ４０ 多値変調マッピング回路、５０，８０ 軟出力復号回路、 ６０ デインターリーバ、 ９０ ２値化回路、 １５０ コンピュータ装置
Claims (9)
- 入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化装置であって、
入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、
上記第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ手段と、
上記インターリーブ手段に縦列に連接し、上記インターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、
上記第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない上記第２の符号化データを生成すること
を特徴とする符号化装置。 - 上記第２の要素符号化手段は、生成行列におけるフィードバック多項式が（１＋Ｄｎ）で表されるものであること
を特徴とする請求項１記載の符号化装置。 - 上記第１の要素符号化手段及び上記第２の要素符号化手段は、それぞれ、畳み込み符号化を行うこと
を特徴とする請求項１記載の符号化装置。 - 上記第２の要素符号化手段によって符号化されて生成された上記第２の符号化データを所定の変調方式の伝送シンボルにマッピングするマッピング手段を備えること
を特徴とする請求項１記載の符号化装置。 - 上記マッピング手段は、８相位相変調方式による変調を行うこと
を特徴とする請求項４記載の符号化装置。 - 入力されたデータに対して縦列連接畳み込み符号化又は縦列連接符号化変調を行う符号化方法であって、
入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、
上記第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替えるインターリーブ工程と、
上記インターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、
上記第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない上記第２の符号化データが生成されること
を特徴とする符号化方法。 - 入力されたデータに対して所定の符号化を行う第１の要素符号化手段と、上記第１の要素符号化手段によって符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ手段と、上記第１のインターリーブ手段に縦列に連接し、上記第１のインターリーブ手段によって生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化手段とを備え、上記第２の要素符号化手段は、データを記憶する２以上の記憶素子を有し、入力距離が奇数では終結されない上記第２の符号化データを生成する符号化装置によって縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号装置であって、
上記第２の要素符号化手段に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号手段と、
上記第１の軟出力復号手段に縦列に連接し、上記第１のインターリーブ手段によって並べ替えられた上記インターリーブデータの配列を、上記第１の要素符号化手段によって符号化されて生成された上記第１の符号化データの配列に戻すように、上記第１の軟出力復号手段によって生成された軟入力とされる上記第１の外部情報を並べ替えるデインターリーブ手段と、
上記第１の要素符号化手段に対応して備えられ且つ上記デインターリーブ手段に縦列に連接し、上記デインターリーブ手段によって生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号手段と、
上記第１のインターリーブ手段と同一の置換位置情報に基づいて、上記第２の軟出力復号手段によって生成された軟入力とされる上記第２の外部情報の順序を置換して並べ替える第２のインターリーブ手段とを備え、
上記第１の軟出力復号手段は、上記情報ビットに対する事前確率情報として、上記第２のインターリーブ手段によって生成された軟入力とされる上記第２の外部情報を入力すること
を特徴とする復号装置。 - 上記受信値に基づいて任意のステートを通過する確率を求め、上記確率を用いて、上記符号を繰り返し復号すること
を特徴とする請求項７記載の復号装置。 - 入力されたデータに対して所定の符号化を行う第１の要素符号化工程と、上記第１の要素符号化工程にて符号化されて生成された第１の符号化データの順序を置換して並べ替える第１のインターリーブ工程と、上記第１のインターリーブ工程にて生成されたインターリーブデータに対して所定の符号化を行い、第２の符号化データを生成する第２の要素符号化工程とを備え、上記第２の要素符号化工程では、データを記憶する２以上の記憶素子が用いられ、入力距離が奇数では終結されない上記第２の符号化データが生成される符号化方法を用いて縦列連接畳み込み符号化又は縦列連接符号化変調が施された符号の復号を行う復号方法であって、
上記第２の要素符号化工程に対応して備えられ、軟入力とされる受信値及び情報ビットに対する事前確率情報を入力して軟出力復号を行い、各時刻における第１の外部情報を生成する第１の軟出力復号工程と、
上記第１のインターリーブ工程にて並べ替えられた上記インターリーブデータの配列を、上記第１の要素符号化工程にて符号化されて生成された上記第１の符号化データの配列に戻すように、上記第１の軟出力復号工程にて生成された軟入力とされる上記第１の外部情報を並べ替えるデインターリーブ工程と、
上記第１の要素符号化工程に対応して備えられ、上記デインターリーブ工程にて生成された軟入力とされる符号ビットに対する事前確率情報と、入力された軟入力とされる情報ビットに対する事前確率情報とを用いて軟出力復号を行い、各時刻における情報ビットに対する事後確率情報及び／又は第２の外部情報を生成する第２の軟出力復号工程と、
上記第１のインターリーブ工程と同一の置換位置情報に基づいて、上記第２の軟出力復号工程にて生成された軟入力とされる上記第２の外部情報の順序を置換して並べ替える第２のインターリーブ工程とを備え、
上記第１の軟出力復号工程では、上記情報ビットに対する事前確率情報として、上記第２のインターリーブ工程にて生成された軟入力とされる上記第２の外部情報が入力されること
を特徴とする復号方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002131964A JP3823315B2 (ja) | 2002-05-07 | 2002-05-07 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
| US10/428,905 US6765507B2 (en) | 2002-05-07 | 2003-05-02 | Encoding device and method and decoding device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002131964A JP3823315B2 (ja) | 2002-05-07 | 2002-05-07 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003324357A JP2003324357A (ja) | 2003-11-14 |
| JP2003324357A5 JP2003324357A5 (ja) | 2005-04-14 |
| JP3823315B2 true JP3823315B2 (ja) | 2006-09-20 |
Family
ID=29544365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002131964A Expired - Fee Related JP3823315B2 (ja) | 2002-05-07 | 2002-05-07 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6765507B2 (ja) |
| JP (1) | JP3823315B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146982A (ja) * | 2002-10-23 | 2004-05-20 | Sony Corp | 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム |
| US7200798B2 (en) * | 2003-06-26 | 2007-04-03 | Lucent Technologies Inc. | Unified serial/parallel concatenated convolutional code decoder architecture and method |
| US7391816B2 (en) * | 2003-09-17 | 2008-06-24 | Intel Corporation | Decoding upstream V.92-encoded signals |
| US7490284B2 (en) * | 2005-02-03 | 2009-02-10 | Broadcom Corporation | Meta-Viterbi algorithm for use in communication systems |
| US7469373B2 (en) * | 2005-02-17 | 2008-12-23 | Broadcom Corporation | Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference |
| US7730384B2 (en) * | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
| US7620881B2 (en) * | 2005-03-09 | 2009-11-17 | Harris Corporation | System and method for communicating data using iterative equalizing and decoding and recursive inner code |
| US7793169B2 (en) * | 2005-10-19 | 2010-09-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Intelligent table-driven interleaving |
| US8259867B2 (en) * | 2008-01-04 | 2012-09-04 | Qualcomm Incorporated | Methods and systems for turbo decoding in a wireless communication system |
| US8259866B2 (en) * | 2008-01-04 | 2012-09-04 | Qualcomm Incorporated | Decoding scheme using A-priori information about transmitted messages |
| JP5881930B2 (ja) * | 2009-05-13 | 2016-03-09 | 三菱電機株式会社 | 誤り訂正符号化装置および誤り訂正復号装置 |
| US9118350B2 (en) | 2010-09-10 | 2015-08-25 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
| US9116826B2 (en) | 2010-09-10 | 2015-08-25 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
| US8532209B2 (en) | 2010-11-24 | 2013-09-10 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
| US8537919B2 (en) | 2010-09-10 | 2013-09-17 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
| US9362955B2 (en) | 2010-09-10 | 2016-06-07 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
| US9240808B2 (en) | 2010-09-10 | 2016-01-19 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
| US9112534B2 (en) | 2010-09-10 | 2015-08-18 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
| US8724715B2 (en) | 2011-02-17 | 2014-05-13 | Massachusetts Institute Of Technology | Rateless and rated coding using spinal codes |
| US9680639B2 (en) * | 2011-03-31 | 2017-06-13 | Panasonic Intellectual Property Management Co., Ltd. | Secret sharing apparatus and secret sharing method that restores secret data from at least two of generated shared data |
| KR20130001013A (ko) * | 2011-06-24 | 2013-01-03 | 삼성전자주식회사 | 통신 시스템의 데이터 송수신 방법 및 장치 |
| US9179362B2 (en) | 2011-08-25 | 2015-11-03 | Texas Instruments Incorporated | Systems and methods for networking coding using Reed-Solomon codes |
| US9113470B2 (en) | 2011-08-26 | 2015-08-18 | Texas Instruments Incorporated | Systems and methods for network coding using maximum distance separable (MDS) linear network codes |
| US8924831B2 (en) * | 2011-08-26 | 2014-12-30 | Texas Instruments Incorporated | Systems and methods for network coding using convolutional codes |
| US9112916B2 (en) | 2011-08-26 | 2015-08-18 | Texas Instruments Incorporated | Systems and methods for construction of and network coding using near-maximum distance separable (MDS) linear network codes |
| US9160399B2 (en) | 2012-05-24 | 2015-10-13 | Massachusetts Institute Of Technology | System and apparatus for decoding tree-based messages |
| US8824599B1 (en) * | 2012-06-20 | 2014-09-02 | MagnaCom Ltd. | Pilot symbol-aided sequence estimation for highly-spectrally-efficient communications |
| JP2014042141A (ja) * | 2012-08-22 | 2014-03-06 | Mitsubishi Electric Corp | 受信装置及び受信方法 |
| BR112015027135B1 (pt) * | 2013-05-02 | 2022-02-15 | Sony Corporation | Dispositivo e método de processamento de dados |
| US9270412B2 (en) * | 2013-06-26 | 2016-02-23 | Massachusetts Institute Of Technology | Permute codes, iterative ensembles, graphical hash codes, and puncturing optimization |
| US10205470B2 (en) | 2014-02-14 | 2019-02-12 | Samsung Electronics Co., Ltd | System and methods for low complexity list decoding of turbo codes and convolutional codes |
| US9564927B2 (en) | 2015-05-27 | 2017-02-07 | John P Fonseka | Constrained interleaving for 5G wireless and optical transport networks |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5537112A (en) * | 1994-01-12 | 1996-07-16 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes in partial response channels |
| US6603412B2 (en) * | 2001-06-08 | 2003-08-05 | Texas Instruments Incorporated | Interleaved coder and method |
-
2002
- 2002-05-07 JP JP2002131964A patent/JP3823315B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-02 US US10/428,905 patent/US6765507B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6765507B2 (en) | 2004-07-20 |
| JP2003324357A (ja) | 2003-11-14 |
| US20040025102A1 (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3823315B2 (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| EP1137191A2 (en) | Coding and decoding | |
| Douillard et al. | Turbo codes with rate-m/(m+ 1) constituent convolutional codes | |
| Duman et al. | Performance bounds for turbo-coded modulation systems | |
| US7246296B2 (en) | Encoding device for performing serial concatenated coding | |
| US6473878B1 (en) | Serial-concatenated turbo codes | |
| US6351832B1 (en) | Turbo code symbol interleaver | |
| US6901548B2 (en) | Coding apparatus, coding method and recording medium having coded program recorded therein, and decoding apparatus, decoding method and recording medium having decoded program recorded therein | |
| JP3669433B2 (ja) | インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| Martin et al. | Soft-input soft-output list-based decoding algorithm | |
| Martin et al. | On multilevel codes and iterative multistage decoding | |
| Blackert et al. | Turbo trellis coded modulation | |
| JP4505953B2 (ja) | 符号化装置及び符号化方法、並びに、復号装置及び復号方法 | |
| JP4508407B2 (ja) | 符号化方法及び装置、及び、復号化方法及び装置、並びにそれらを用いたシステム | |
| JP4403334B2 (ja) | 復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| Dasgupta et al. | Turbo decoding of quantized data | |
| JP2001285084A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP2005073189A (ja) | 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム | |
| JP2003324356A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| JP2001292185A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP3820583B2 (ja) | 軟出力復号装置及び軟出力復号方法、並びに復号装置及び復号方法 | |
| JP2001352253A (ja) | 符号化装置及び符号化方法、並びに、復号装置及び復号方法 | |
| JP2001285083A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP2005073187A (ja) | 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム | |
| KR20030041036A (ko) | 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060618 |
|
| LAPS | Cancellation because of no payment of annual fees |