JP2003324356A - 符号化装置及び符号化方法、並びに復号装置及び復号方法 - Google Patents
符号化装置及び符号化方法、並びに復号装置及び復号方法Info
- Publication number
- JP2003324356A JP2003324356A JP2002129808A JP2002129808A JP2003324356A JP 2003324356 A JP2003324356 A JP 2003324356A JP 2002129808 A JP2002129808 A JP 2002129808A JP 2002129808 A JP2002129808 A JP 2002129808A JP 2003324356 A JP2003324356 A JP 2003324356A
- Authority
- JP
- Japan
- Prior art keywords
- input
- coding
- state
- decoding
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 内符号の入力距離に対する出力距離分布を改
善し、エラーフロア現象が生じるビットエラーレートの
値をより低くする。 【解決手段】 データ送受信システムにおける符号化装
置は、外符号の符号化を行う畳み込み符号化器と、入力
したデータの順序を並べ替えるインターリーバと、内符
号の符号化を行う畳み込み符号化器と、８相位相変調方
式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式と
いう。）に基づいて信号点のマッピングを行う多値変調
マッピング回路とを備える。この符号化装置は、多値変
調マッピング回路により、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングを行う。
善し、エラーフロア現象が生じるビットエラーレートの
値をより低くする。 【解決手段】 データ送受信システムにおける符号化装
置は、外符号の符号化を行う畳み込み符号化器と、入力
したデータの順序を並べ替えるインターリーバと、内符
号の符号化を行う畳み込み符号化器と、８相位相変調方
式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式と
いう。）に基づいて信号点のマッピングを行う多値変調
マッピング回路とを備える。この符号化装置は、多値変
調マッピング回路により、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、入力されたデータ
に対して縦列連接符号化変調を行う符号化装置及び符号
化方法、並びにこれらの符号化装置及び符号化方法によ
って縦列連接符号化変調された符号の復号を行う復号装
置及び復号方法に関する。
に対して縦列連接符号化変調を行う符号化装置及び符号
化方法、並びにこれらの符号化装置及び符号化方法によ
って縦列連接符号化変調された符号の復号を行う復号装
置及び復号方法に関する。
【０００２】
【従来の技術】近年、例えば、移動体通信や深宇宙通信
といった通信分野、及び地上波又は衛星ディジタル放送
といった放送分野の研究が著しく進められているが、そ
れに伴い、誤り訂正符号化及び復号の効率化を目的とし
て符号理論に関する研究も盛んに行われている。
といった通信分野、及び地上波又は衛星ディジタル放送
といった放送分野の研究が著しく進められているが、そ
れに伴い、誤り訂正符号化及び復号の効率化を目的とし
て符号理論に関する研究も盛んに行われている。
【０００３】符号性能の理論的限界としては、いわゆる
シャノン（C. E. Shannon）の通信路符号化定理によっ
て与えられるシャノン限界が知られている。
シャノン（C. E. Shannon）の通信路符号化定理によっ
て与えられるシャノン限界が知られている。
【０００４】符号理論に関する研究は、このシャノン限
界に近い性能を示す符号を開発することを目的として行
われている。近年では、シャノン限界に近い性能を示す
符号化方法として、例えば、縦列連接畳み込み符号（Se
rially Concatenated Convolutional Codes；以下、Ｓ
ＣＣＣという。）が開発されている。
界に近い性能を示す符号を開発することを目的として行
われている。近年では、シャノン限界に近い性能を示す
符号化方法として、例えば、縦列連接畳み込み符号（Se
rially Concatenated Convolutional Codes；以下、Ｓ
ＣＣＣという。）が開発されている。
【０００５】このＳＣＣＣによる符号化は、２つの畳み
込み符号化器とインターリーバとを縦列に連接して行わ
れる。そして、ＳＣＣＣの復号は、軟出力（soft-outpu
t）を出力する２つの復号回路を縦列に連接して行わ
れ、２つの復号回路の間で情報の授受を行うことによ
り、最終的な復号結果が得られる。
込み符号化器とインターリーバとを縦列に連接して行わ
れる。そして、ＳＣＣＣの復号は、軟出力（soft-outpu
t）を出力する２つの復号回路を縦列に連接して行わ
れ、２つの復号回路の間で情報の授受を行うことによ
り、最終的な復号結果が得られる。
【０００６】また、このＳＣＣＣによる符号化の応用と
して、例えば、「D. Divsalar, F.Pollara, "Serial an
d Hybrid Concatenation Codes with Applications", i
n Proc., Int. Symp. on Turbo Codes and Related Top
ics, Brest, France, pp. 80-87, Sept. 1997」に記載
されている縦列連接符号化変調（Serial Concatenated
Trellis Coded Modulation；以下、ＳＣＴＣＭとい
う。）方式も知られている。このＳＣＴＣＭ方式は、Ｓ
ＣＣＣによる符号化と多値変調とを組み合わせたもので
あり、変調信号の信号点の配置と誤り訂正符号の復号特
性とを統括して考慮するものである。
して、例えば、「D. Divsalar, F.Pollara, "Serial an
d Hybrid Concatenation Codes with Applications", i
n Proc., Int. Symp. on Turbo Codes and Related Top
ics, Brest, France, pp. 80-87, Sept. 1997」に記載
されている縦列連接符号化変調（Serial Concatenated
Trellis Coded Modulation；以下、ＳＣＴＣＭとい
う。）方式も知られている。このＳＣＴＣＭ方式は、Ｓ
ＣＣＣによる符号化と多値変調とを組み合わせたもので
あり、変調信号の信号点の配置と誤り訂正符号の復号特
性とを統括して考慮するものである。
【０００７】以下、ＳＣＴＣＭ方式による符号化を行う
符号化装置、及びＳＣＴＣＭ方式による符号の復号を行
う復号装置の具体例について説明する。なお、以下の説
明においては、図２１に示すように、ディジタル情報を
図示しない送信装置が備える符号化装置２０１によって
符号化し、その出力を雑音のある無記憶通信路２０２を
介して図示しない受信装置に入力して、この受信装置が
備える復号装置２０３によって復号し、観測する場合を
考える。
符号化装置、及びＳＣＴＣＭ方式による符号の復号を行
う復号装置の具体例について説明する。なお、以下の説
明においては、図２１に示すように、ディジタル情報を
図示しない送信装置が備える符号化装置２０１によって
符号化し、その出力を雑音のある無記憶通信路２０２を
介して図示しない受信装置に入力して、この受信装置が
備える復号装置２０３によって復号し、観測する場合を
考える。
【０００８】ＳＣＴＣＭ方式による符号化を行う符号化
装置２０１としては、例えば図２２に示すように、外符
号の符号化を行う畳み込み符号化器２１０と、入力した
データの順序を並べ替えるインターリーバ２２０と、内
符号の符号化を行う畳み込み符号化器２３０と、所定の
変調方式に基づいて信号点のマッピングを行う多値変調
マッピング回路２４０とを備えるものがある。この符号
化装置２０１は、入力した２ビットの入力データＤ２０
１に対して、符号化率が"２／３"の縦列連接畳み込み演
算を行い、３ビットの符号化データＤ２０４に変換し、
例えば８相位相変調方式（8-Phase Shift Keying；以
下、８ＰＳＫ変調方式という。）の伝送シンボルにマッ
ピングして３ビットの１つの符号化伝送シンボルＤ２０
５として出力する。
装置２０１としては、例えば図２２に示すように、外符
号の符号化を行う畳み込み符号化器２１０と、入力した
データの順序を並べ替えるインターリーバ２２０と、内
符号の符号化を行う畳み込み符号化器２３０と、所定の
変調方式に基づいて信号点のマッピングを行う多値変調
マッピング回路２４０とを備えるものがある。この符号
化装置２０１は、入力した２ビットの入力データＤ２０
１に対して、符号化率が"２／３"の縦列連接畳み込み演
算を行い、３ビットの符号化データＤ２０４に変換し、
例えば８相位相変調方式（8-Phase Shift Keying；以
下、８ＰＳＫ変調方式という。）の伝送シンボルにマッ
ピングして３ビットの１つの符号化伝送シンボルＤ２０
５として出力する。
【０００９】畳み込み符号化器２１０は、図２３に示す
ように、３つの排他的論理和回路２１１，２１３，２１
５と、２つのシフトレジスタ２１２，２１４とを有す
る。
ように、３つの排他的論理和回路２１１，２１３，２１
５と、２つのシフトレジスタ２１２，２１４とを有す
る。
【００１０】排他的論理和回路２１１は、２ビットの入
力データＤ２０１１，Ｄ２０１２を用いて排他的論理和
演算を行い、演算結果をシフトレジスタ２１２に供給す
る。
力データＤ２０１１，Ｄ２０１２を用いて排他的論理和
演算を行い、演算結果をシフトレジスタ２１２に供給す
る。
【００１１】シフトレジスタ２１２は、保持している１
ビットのデータを排他的論理和回路２１３に供給し続け
る。そして、シフトレジスタ２１２は、クロックに同期
させて、排他的論理和回路２１１から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２１３に新たに供給する。
ビットのデータを排他的論理和回路２１３に供給し続け
る。そして、シフトレジスタ２１２は、クロックに同期
させて、排他的論理和回路２１１から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２１３に新たに供給する。
【００１２】排他的論理和回路２１３は、シフトレジス
タ２１２から供給されるデータと、２ビットの入力デー
タＤ２０１のうちの１ビットの入力データＤ２０１１と
を用いて排他的論理和演算を行い、演算結果をシフトレ
ジスタ２１４に供給する。
タ２１２から供給されるデータと、２ビットの入力デー
タＤ２０１のうちの１ビットの入力データＤ２０１１と
を用いて排他的論理和演算を行い、演算結果をシフトレ
ジスタ２１４に供給する。
【００１３】シフトレジスタ２１４は、保持している１
ビットのデータを排他的論理和回路２１５に供給し続け
る。そして、シフトレジスタ２１４は、クロックに同期
させて、排他的論理和回路２１３から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２１５に新たに供給する。
ビットのデータを排他的論理和回路２１５に供給し続け
る。そして、シフトレジスタ２１４は、クロックに同期
させて、排他的論理和回路２１３から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２１５に新たに供給する。
【００１４】排他的論理和回路２１５は、シフトレジス
タ２１４から供給されるデータと、入力データＤ２０１
１，Ｄ２０１２とを用いて排他的論理和演算を行い、演
算結果を３ビットの符号化データＤ２０２のうちの１ビ
ットの符号化データＤ２０２ ３として後段のインターリ
ーバ２２０に出力する。
タ２１４から供給されるデータと、入力データＤ２０１
１，Ｄ２０１２とを用いて排他的論理和演算を行い、演
算結果を３ビットの符号化データＤ２０２のうちの１ビ
ットの符号化データＤ２０２ ３として後段のインターリ
ーバ２２０に出力する。
【００１５】このような畳み込み符号化器２１０は、２
ビットの入力データＤ２０１１，Ｄ２０１２を入力する
と、これらの入力データＤ２０１１，Ｄ２０１２に対し
て畳み込み演算を行い、演算結果を３ビットの符号化デ
ータＤ２０２１，Ｄ２０２２，Ｄ２０２３として後段の
インターリーバ２２０に出力する。すなわち、畳み込み
符号化器２１０は、外符号の符号化として符号化率が"
２／３"の畳み込み演算を行い、生成した符号化データ
Ｄ２０２を後段のインターリーバ２２０に出力する。
ビットの入力データＤ２０１１，Ｄ２０１２を入力する
と、これらの入力データＤ２０１１，Ｄ２０１２に対し
て畳み込み演算を行い、演算結果を３ビットの符号化デ
ータＤ２０２１，Ｄ２０２２，Ｄ２０２３として後段の
インターリーバ２２０に出力する。すなわち、畳み込み
符号化器２１０は、外符号の符号化として符号化率が"
２／３"の畳み込み演算を行い、生成した符号化データ
Ｄ２０２を後段のインターリーバ２２０に出力する。
【００１６】インターリーバ２２０は、畳み込み符号化
器２１０から出力された３つのビット系列からなる符号
化データＤ２０２にインターリーブを施し、生成した３
つのビット系列からなるインターリーブデータＤ２０３
を後段の畳み込み符号化器２３０に出力する。
器２１０から出力された３つのビット系列からなる符号
化データＤ２０２にインターリーブを施し、生成した３
つのビット系列からなるインターリーブデータＤ２０３
を後段の畳み込み符号化器２３０に出力する。
【００１７】畳み込み符号化器２３０は、図２４に示す
ように、排他的論理和回路２３１と、シフトレジスタ２
３２とを有する。
ように、排他的論理和回路２３１と、シフトレジスタ２
３２とを有する。
【００１８】排他的論理和回路２３１は、３ビットのイ
ンターリーブデータＤ２０３１，２０３２，Ｄ２０３３
を用いて排他的論理和演算を行い、演算結果を３ビット
の符号化データＤ２０４のうちの１ビットの符号化デー
タＤ２０４３として後段の多値変調マッピング回路２４
０に出力するとともに、シフトレジスタ２３２に供給す
る。
ンターリーブデータＤ２０３１，２０３２，Ｄ２０３３
を用いて排他的論理和演算を行い、演算結果を３ビット
の符号化データＤ２０４のうちの１ビットの符号化デー
タＤ２０４３として後段の多値変調マッピング回路２４
０に出力するとともに、シフトレジスタ２３２に供給す
る。
【００１９】シフトレジスタ２３２は、保持している１
ビットのデータを排他的論理和回路２３１に供給し続け
る。そして、シフトレジスタ２３２は、クロックに同期
させて、排他的論理和回路２３１から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２３１に新たに供給する。
ビットのデータを排他的論理和回路２３１に供給し続け
る。そして、シフトレジスタ２３２は、クロックに同期
させて、排他的論理和回路２３１から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２３１に新たに供給する。
【００２０】このような畳み込み符号化器２３０は、３
ビットのインターリーブデータＤ２０３１，Ｄ２０
３２，Ｄ２０３３を入力すると、これらのインターリー
ブデータＤ２０３１，Ｄ２０３２，Ｄ２０３３に対して
畳み込み演算を行い、演算結果を３ビットの符号化デー
タＤ２０４１，Ｄ２０４２，Ｄ２０４３として後段の多
値変調マッピング回路２４０に出力する。すなわち、畳
み込み符号化器２３０は、内符号の符号化として符号化
率が"３／３＝１"の畳み込み演算を行い、生成した符号
化データＤ２０４を後段の多値変調マッピング回路２４
０に出力する。
ビットのインターリーブデータＤ２０３１，Ｄ２０
３２，Ｄ２０３３を入力すると、これらのインターリー
ブデータＤ２０３１，Ｄ２０３２，Ｄ２０３３に対して
畳み込み演算を行い、演算結果を３ビットの符号化デー
タＤ２０４１，Ｄ２０４２，Ｄ２０４３として後段の多
値変調マッピング回路２４０に出力する。すなわち、畳
み込み符号化器２３０は、内符号の符号化として符号化
率が"３／３＝１"の畳み込み演算を行い、生成した符号
化データＤ２０４を後段の多値変調マッピング回路２４
０に出力する。
【００２１】多値変調マッピング回路２４０は、畳み込
み符号化器２３０から出力された符号化データＤ２０４
を、クロックに同期させて、例えば８ＰＳＫ変調方式の
伝送シンボルにマッピングする。具体的には、多値変調
マッピング回路２４０は、畳み込み符号化器２３０から
出力された３ビットの符号化データＤ２０４を１つの伝
送シンボルとしてマッピングし、１つの符号化伝送シン
ボルＤ２０５を生成する。多値変調マッピング回路２４
０は、生成した符号化伝送シンボルＤ２０５を外部に出
力する。
み符号化器２３０から出力された符号化データＤ２０４
を、クロックに同期させて、例えば８ＰＳＫ変調方式の
伝送シンボルにマッピングする。具体的には、多値変調
マッピング回路２４０は、畳み込み符号化器２３０から
出力された３ビットの符号化データＤ２０４を１つの伝
送シンボルとしてマッピングし、１つの符号化伝送シン
ボルＤ２０５を生成する。多値変調マッピング回路２４
０は、生成した符号化伝送シンボルＤ２０５を外部に出
力する。
【００２２】このような符号化装置２０１は、畳み込み
符号化器２１０によって外符号の符号化として符号化率
が"２／３"の畳み込み演算を行い、畳み込み符号化器２
３０によって内符号の符号化として符号化率が"１"の畳
み込み演算を行うことにより、全体として、符号化率
が"（２／３）×１＝２／３"の縦列連接畳み込み演算を
行う。この符号化装置２０１によって符号化され且つ変
調されたデータは、無記憶通信路２０２を介して受信装
置に出力される。
符号化器２１０によって外符号の符号化として符号化率
が"２／３"の畳み込み演算を行い、畳み込み符号化器２
３０によって内符号の符号化として符号化率が"１"の畳
み込み演算を行うことにより、全体として、符号化率
が"（２／３）×１＝２／３"の縦列連接畳み込み演算を
行う。この符号化装置２０１によって符号化され且つ変
調されたデータは、無記憶通信路２０２を介して受信装
置に出力される。
【００２３】一方、符号化装置２０１によるＳＣＴＣＭ
方式の符号の復号を行う復号装置２０３としては、例え
ば図２５に示すように、内符号の復号を行う軟出力復号
回路２５０と、入力したデータの順序を元に戻すデイン
ターリーバ２６０と、入力したデータの順序を並べ替え
るインターリーバ２７０と、外符号の復号を行う軟出力
復号回路２８０とを備えるものがある。この復号装置２
０３は、無記憶通信路２０２上で発生したノイズの影響
によってアナログ値をとり軟入力（soft-input）とされ
る受信値Ｄ２０６から符号化装置２０１における入力デ
ータＤ２０１を推定し、復号データＤ２１１として出力
する。
方式の符号の復号を行う復号装置２０３としては、例え
ば図２５に示すように、内符号の復号を行う軟出力復号
回路２５０と、入力したデータの順序を元に戻すデイン
ターリーバ２６０と、入力したデータの順序を並べ替え
るインターリーバ２７０と、外符号の復号を行う軟出力
復号回路２８０とを備えるものがある。この復号装置２
０３は、無記憶通信路２０２上で発生したノイズの影響
によってアナログ値をとり軟入力（soft-input）とされ
る受信値Ｄ２０６から符号化装置２０１における入力デ
ータＤ２０１を推定し、復号データＤ２１１として出力
する。
【００２４】軟出力復号回路２５０は、符号化装置２０
１における畳み込み符号化器２３０に対応して備えられ
るものであり、「Bahl, Cocke, Jelinek and Raviv, "O
ptimal decoding of linear codes for minimizing sym
bol error rate", IEEE Trans. Inf. Theory, vol. IT-
20, pp. 284-287, Mar. 1974」に記載されているＢＣＪ
Ｒアルゴリズムや、このＢＣＪＲアルゴリズムを改良し
たアルゴリズムであって「Robertson, Villebrun and H
oeher, "A comparison of optimal and sub-optimal MA
P decoding algorithms operating in the domain", IE
EE Int. Conf.on Communications, pp. 1009-1013, Jun
e 1995」に記載されているＭａｘ−Ｌｏｇ−ＭＡＰアル
ゴリズム又はＬｏｇ−ＭＡＰアルゴリズム（以下、Ｍａ
ｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪ
Ｒアルゴリズムという。）に基づく最大事後確率（Maxi
mum A Posteriori probability；以下、ＭＡＰとい
う。）復号やＳＯＶＡ（Soft Output Viterbi Algorith
m）復号を行うものである。軟出力復号回路２５０は、
受信装置によって受信された軟入力の受信値Ｄ２０６を
入力するとともに、インターリーバ２７０から供給され
た軟入力の情報ビットに対する事前確率情報（a priori
probability information）Ｄ２０７を入力し、これら
の受信値Ｄ２０６と事前確率情報Ｄ２０７とを用いて、
内符号の軟出力復号を行う。そして、軟出力復号回路２
５０は、符号の拘束条件によって求められる情報ビット
に対する外部情報（extrinsic information）Ｄ２０８
を生成し、この外部情報Ｄ２０８を後段のデインターリ
ーバ２６０に軟出力として出力する。なお、この外部情
報Ｄ２０８は、符号化装置２０１におけるインターリー
バ２２０によってインターリーブされたインターリーブ
データＤ２０３に対応するものである。
１における畳み込み符号化器２３０に対応して備えられ
るものであり、「Bahl, Cocke, Jelinek and Raviv, "O
ptimal decoding of linear codes for minimizing sym
bol error rate", IEEE Trans. Inf. Theory, vol. IT-
20, pp. 284-287, Mar. 1974」に記載されているＢＣＪ
Ｒアルゴリズムや、このＢＣＪＲアルゴリズムを改良し
たアルゴリズムであって「Robertson, Villebrun and H
oeher, "A comparison of optimal and sub-optimal MA
P decoding algorithms operating in the domain", IE
EE Int. Conf.on Communications, pp. 1009-1013, Jun
e 1995」に記載されているＭａｘ−Ｌｏｇ−ＭＡＰアル
ゴリズム又はＬｏｇ−ＭＡＰアルゴリズム（以下、Ｍａ
ｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪ
Ｒアルゴリズムという。）に基づく最大事後確率（Maxi
mum A Posteriori probability；以下、ＭＡＰとい
う。）復号やＳＯＶＡ（Soft Output Viterbi Algorith
m）復号を行うものである。軟出力復号回路２５０は、
受信装置によって受信された軟入力の受信値Ｄ２０６を
入力するとともに、インターリーバ２７０から供給され
た軟入力の情報ビットに対する事前確率情報（a priori
probability information）Ｄ２０７を入力し、これら
の受信値Ｄ２０６と事前確率情報Ｄ２０７とを用いて、
内符号の軟出力復号を行う。そして、軟出力復号回路２
５０は、符号の拘束条件によって求められる情報ビット
に対する外部情報（extrinsic information）Ｄ２０８
を生成し、この外部情報Ｄ２０８を後段のデインターリ
ーバ２６０に軟出力として出力する。なお、この外部情
報Ｄ２０８は、符号化装置２０１におけるインターリー
バ２２０によってインターリーブされたインターリーブ
データＤ２０３に対応するものである。
【００２５】デインターリーバ２６０は、符号化装置２
０１におけるインターリーバ２２０によってインターリ
ーブされたインターリーブデータＤ２０３のビット配列
を、それぞれ、元の符号化データＤ２０２のビット配列
に戻すように、軟出力復号回路２５０から出力される軟
入力の外部情報Ｄ２０８にデインターリーブを施す。デ
インターリーバ２６０は、デインターリーブして得られ
たデータを後段の軟出力復号回路２８０における符号ビ
ットに対する事前確率情報Ｄ２０９として出力する。
０１におけるインターリーバ２２０によってインターリ
ーブされたインターリーブデータＤ２０３のビット配列
を、それぞれ、元の符号化データＤ２０２のビット配列
に戻すように、軟出力復号回路２５０から出力される軟
入力の外部情報Ｄ２０８にデインターリーブを施す。デ
インターリーバ２６０は、デインターリーブして得られ
たデータを後段の軟出力復号回路２８０における符号ビ
ットに対する事前確率情報Ｄ２０９として出力する。
【００２６】インターリーバ２７０は、軟出力復号回路
２８０から出力された軟入力である符号ビットに対する
外部情報Ｄ２１０に対して、符号化装置２０１における
インターリーバ２２０と同一の置換位置情報に基づいた
インターリーブを施す。インターリーバ２７０は、イン
ターリーブして得られたデータを軟出力復号回路２５０
における情報ビットに対する事前確率情報Ｄ２０７とし
て出力する。
２８０から出力された軟入力である符号ビットに対する
外部情報Ｄ２１０に対して、符号化装置２０１における
インターリーバ２２０と同一の置換位置情報に基づいた
インターリーブを施す。インターリーバ２７０は、イン
ターリーブして得られたデータを軟出力復号回路２５０
における情報ビットに対する事前確率情報Ｄ２０７とし
て出力する。
【００２７】軟出力復号回路２８０は、符号化装置２０
１における畳み込み符号化器２１０に対応して備えられ
るものであり、軟出力復号回路２５０と同様に、上述し
たＢＣＪＲアルゴリズムや、Ｍａｘ−Ｌｏｇ−ＢＣＪＲ
アルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づ
くＭＡＰ復号やＳＯＶＡ復号を行うものである。軟出力
復号回路２８０は、デインターリーバ２６０から出力さ
れた軟入力の符号ビットに対する事前確率情報Ｄ２０９
を入力するとともに、図示しないが、値が"０"である情
報ビットに対する事前確率情報を入力し、これらの事前
確率情報を用いて、外符号の軟出力復号を行う。そし
て、軟出力復号回路２８０は、符号の拘束条件によって
求められる符号ビットに対する外部情報Ｄ２１０を生成
し、この外部情報Ｄ２１０をインターリーバ２７０に軟
出力として出力する。また、軟出力復号回路２８０は、
図示しないが、符号の拘束条件によって求められる情報
ビットに対するいわゆる事後確率情報（a posteriori p
robability information）を生成し、この事後確率情報
に基づいて、硬出力（hard-output）の復号データＤ２
１１を出力する。
１における畳み込み符号化器２１０に対応して備えられ
るものであり、軟出力復号回路２５０と同様に、上述し
たＢＣＪＲアルゴリズムや、Ｍａｘ−Ｌｏｇ−ＢＣＪＲ
アルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づ
くＭＡＰ復号やＳＯＶＡ復号を行うものである。軟出力
復号回路２８０は、デインターリーバ２６０から出力さ
れた軟入力の符号ビットに対する事前確率情報Ｄ２０９
を入力するとともに、図示しないが、値が"０"である情
報ビットに対する事前確率情報を入力し、これらの事前
確率情報を用いて、外符号の軟出力復号を行う。そし
て、軟出力復号回路２８０は、符号の拘束条件によって
求められる符号ビットに対する外部情報Ｄ２１０を生成
し、この外部情報Ｄ２１０をインターリーバ２７０に軟
出力として出力する。また、軟出力復号回路２８０は、
図示しないが、符号の拘束条件によって求められる情報
ビットに対するいわゆる事後確率情報（a posteriori p
robability information）を生成し、この事後確率情報
に基づいて、硬出力（hard-output）の復号データＤ２
１１を出力する。
【００２８】このような復号装置２０３は、受信値Ｄ２
０６を受信すると、軟出力復号回路２５０乃至軟出力復
号回路２８０の復号動作を例えば数回乃至数十回といっ
た所定の回数だけ反復して行い、所定の回数の復号動作
の結果得られた軟出力の外部情報に基づいて、復号デー
タＤ２１１を出力する。
０６を受信すると、軟出力復号回路２５０乃至軟出力復
号回路２８０の復号動作を例えば数回乃至数十回といっ
た所定の回数だけ反復して行い、所定の回数の復号動作
の結果得られた軟出力の外部情報に基づいて、復号デー
タＤ２１１を出力する。
【００２９】ところで、符号設計を行う際の基準の１つ
として、ＭＬクライテリア（Maximum Likelihood crite
ria）と称されるものがある。このＭＬクライテリアと
は、符号の性能を表すために、ビットエラーレートの対
数表示（ｌｏｇ１０ ＢＥＲ）と、１ビットあたりの信
号対雑音電力比（Ｅｂ／Ｎ０）との関係で示される性能
曲線を描いた場合に、信号対雑音電力比を高くしてもビ
ットエラーレートの値が減少しない現象、いわゆるエラ
ーフロア現象が生じるビットエラーレートの値を低くす
るための基準であり、符号全体としての重み分布の最適
化を図るための基準である。
として、ＭＬクライテリア（Maximum Likelihood crite
ria）と称されるものがある。このＭＬクライテリアと
は、符号の性能を表すために、ビットエラーレートの対
数表示（ｌｏｇ１０ ＢＥＲ）と、１ビットあたりの信
号対雑音電力比（Ｅｂ／Ｎ０）との関係で示される性能
曲線を描いた場合に、信号対雑音電力比を高くしてもビ
ットエラーレートの値が減少しない現象、いわゆるエラ
ーフロア現象が生じるビットエラーレートの値を低くす
るための基準であり、符号全体としての重み分布の最適
化を図るための基準である。
【００３０】ここで、エラーフロアは、符号の距離構造
によって決まるものであることが知られている。具体的
には、ブロック長がＮである符号に対してエラーフロア
が生じるビットエラーレートの値に支配的な項は、次式
（１）に示すように表される。なお、次式（１）におい
て、ｄｆ ０は、外符号の最小距離を示し、ｄｆ・ｅｆ ｆ
は、内符号の有効最小ユークリッド距離を示し、ｈｍ
（３）は、入力ハミング距離"３"に対する最小ユークリ
ッド距離を示すものである。また、δ２は、外符号の最
小距離ｄｆ ０が偶数のときには次式（２）で表され、外
符号の最小距離ｄ ｆ ０が奇数のときには次式（３）で表
されるものである。
によって決まるものであることが知られている。具体的
には、ブロック長がＮである符号に対してエラーフロア
が生じるビットエラーレートの値に支配的な項は、次式
（１）に示すように表される。なお、次式（１）におい
て、ｄｆ ０は、外符号の最小距離を示し、ｄｆ・ｅｆ ｆ
は、内符号の有効最小ユークリッド距離を示し、ｈｍ
（３）は、入力ハミング距離"３"に対する最小ユークリ
ッド距離を示すものである。また、δ２は、外符号の最
小距離ｄｆ ０が偶数のときには次式（２）で表され、外
符号の最小距離ｄ ｆ ０が奇数のときには次式（３）で表
されるものである。
【００３１】
【数１】
【００３２】
【数２】
【００３３】
【数３】
【００３４】すなわち、ブロック長がＮである符号に対
してエラーフロアが生じるビットエラーレートの値に支
配的な項は、外符号の最小距離ｄｆ ０が偶数のときに
は、入力距離"２"に対する内符号のユークリッド距離に
依存し、外符号の最小距離ｄｆ ０が奇数のときには、入
力距離"２"及び"３"に対する内符号のユークリッド距離
に依存する。符号設計においては、このユークリッド距
離を最大化することが、低いエラーフロアを得るための
条件となる。
してエラーフロアが生じるビットエラーレートの値に支
配的な項は、外符号の最小距離ｄｆ ０が偶数のときに
は、入力距離"２"に対する内符号のユークリッド距離に
依存し、外符号の最小距離ｄｆ ０が奇数のときには、入
力距離"２"及び"３"に対する内符号のユークリッド距離
に依存する。符号設計においては、このユークリッド距
離を最大化することが、低いエラーフロアを得るための
条件となる。
【００３５】このようなエラーフロア現象が生じるビッ
トエラーレートの値を低くするための基準であるＭＬク
ライテリアを鑑みて符号設計を行う場合には、以下の５
つの手順を踏む必要がある。
トエラーレートの値を低くするための基準であるＭＬク
ライテリアを鑑みて符号設計を行う場合には、以下の５
つの手順を踏む必要がある。
【００３６】まず、符号設計においては、いわゆるセッ
ト・パーティショニング（set partitioning）の手法等
を用いて出力距離の分布を最適化し、カタストロフィッ
クでないトレリスを作成する。
ト・パーティショニング（set partitioning）の手法等
を用いて出力距離の分布を最適化し、カタストロフィッ
クでないトレリスを作成する。
【００３７】続いて、符号設計においては、低出力距離
の符号語が多数発生しないように、入力ハミング距離"
１"に対する出力距離を無限大にする。すなわち、符号
設計においては、例えば、トレリス上のあるステート
（遷移状態）から入力ハミング距離"１"で分岐して他の
ステートへと到達し、さらに、入力ハミング距離"０"で
元のステートへと戻るようなパスをなくし、入力ハミン
グ距離"１"では終結しないようにする。これは、仮にこ
のようなパスが存在する符号を構成した場合には、イン
ターリーバが設けられているとしても、外符号の距離が
小さいときには、当該外符号がインターリーバによって
並べ替えられて内符号に入力され、どのビット系列もが
小さい出力距離を生成してしまうことに起因して、終結
パターンが多数発生して高いエラーフロアが生じてしま
う事態を招来することによるものである。
の符号語が多数発生しないように、入力ハミング距離"
１"に対する出力距離を無限大にする。すなわち、符号
設計においては、例えば、トレリス上のあるステート
（遷移状態）から入力ハミング距離"１"で分岐して他の
ステートへと到達し、さらに、入力ハミング距離"０"で
元のステートへと戻るようなパスをなくし、入力ハミン
グ距離"１"では終結しないようにする。これは、仮にこ
のようなパスが存在する符号を構成した場合には、イン
ターリーバが設けられているとしても、外符号の距離が
小さいときには、当該外符号がインターリーバによって
並べ替えられて内符号に入力され、どのビット系列もが
小さい出力距離を生成してしまうことに起因して、終結
パターンが多数発生して高いエラーフロアが生じてしま
う事態を招来することによるものである。
【００３８】続いて、符号設計においては、ＭＬクライ
テリアにしたがう。すなわち、符号設計においては、入
力距離"２"に対する内符号の出力距離を最大化する。た
だし、外符号の最小距離ｄｆ ０が奇数のときには、入力
距離"３"に対する内符号の出力距離を最大化する。符号
設計においては、このようなＭＬクライテリアにしたが
って符号を構成した場合には、符号の重み分布が最適化
され、結果的にエラーフロアを低くすることができる。
テリアにしたがう。すなわち、符号設計においては、入
力距離"２"に対する内符号の出力距離を最大化する。た
だし、外符号の最小距離ｄｆ ０が奇数のときには、入力
距離"３"に対する内符号の出力距離を最大化する。符号
設計においては、このようなＭＬクライテリアにしたが
って符号を構成した場合には、符号の重み分布が最適化
され、結果的にエラーフロアを低くすることができる。
【００３９】続いて、符号設計においては、上述した入
力ハミング距離"１"では終結しないようにする条件と、
ＭＬクライテリアにしたがう条件との双方にしたがっ
て、トレリスに入力位置と出力位置とをマッピングす
る。
力ハミング距離"１"では終結しないようにする条件と、
ＭＬクライテリアにしたがう条件との双方にしたがっ
て、トレリスに入力位置と出力位置とをマッピングす
る。
【００４０】そして、符号設計においては、畳み込み符
号で表現できるように、信号点位置に符号化器の出力を
割り当てる。
号で表現できるように、信号点位置に符号化器の出力を
割り当てる。
【００４１】符号設計においては、このような手順を踏
むことにより、低いエラーフロアの符号を構成すること
ができる。
むことにより、低いエラーフロアの符号を構成すること
ができる。
【００４２】さて、このような手順を用いて具体的にＳ
ＣＴＣＭ方式の符号設計を行った例として、「D. Divsa
lar, S. Dolinar and F. Pollara "Serial Concatenate
d Trellis Coded Modulation with Rate-1 Inner Cod
e", GLOBECOM 2000」に記載されているものがある。以
下、これについて説明する。
ＣＴＣＭ方式の符号設計を行った例として、「D. Divsa
lar, S. Dolinar and F. Pollara "Serial Concatenate
d Trellis Coded Modulation with Rate-1 Inner Cod
e", GLOBECOM 2000」に記載されているものがある。以
下、これについて説明する。
【００４３】この文献においては、内符号の符号化を行
う畳み込み符号化器として、図２６に示す畳み込み符号
化器３００を用いている。すなわち、畳み込み符号化器
３００は、３つの排他的論理和回路３０１，３０２，３
０３と、シフトレジスタ３０４とを有する。
う畳み込み符号化器として、図２６に示す畳み込み符号
化器３００を用いている。すなわち、畳み込み符号化器
３００は、３つの排他的論理和回路３０１，３０２，３
０３と、シフトレジスタ３０４とを有する。
【００４４】排他的論理和回路３０１は、シフトレジス
タ３０４から供給されるデータと、入力されたインター
リーブデータＤ３０１１とを用いて排他的論理和演算を
行い、演算結果を３ビットの符号化データＤ３０２のう
ちの１ビットの符号化データＤ３０２１として図示しな
い後段の多値変調マッピング回路に出力する。
タ３０４から供給されるデータと、入力されたインター
リーブデータＤ３０１１とを用いて排他的論理和演算を
行い、演算結果を３ビットの符号化データＤ３０２のう
ちの１ビットの符号化データＤ３０２１として図示しな
い後段の多値変調マッピング回路に出力する。
【００４５】排他的論理和回路３０２は、入力されたイ
ンターリーブデータＤ３０１１，Ｄ３０１２を用いて排
他的論理和演算を行い、演算結果を３ビットの符号化デ
ータＤ３０２のうちの１ビットの符号化データＤ３０２
２として後段の多値変調マッピング回路に出力する。
ンターリーブデータＤ３０１１，Ｄ３０１２を用いて排
他的論理和演算を行い、演算結果を３ビットの符号化デ
ータＤ３０２のうちの１ビットの符号化データＤ３０２
２として後段の多値変調マッピング回路に出力する。
【００４６】排他的論理和回路３０３は、シフトレジス
タ３０４から供給されるデータと、入力されたインター
リーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３とを
用いて排他的論理和演算を行い、演算結果をシフトレジ
スタ３０４に供給するとともに、３ビットの符号化デー
タＤ３０２のうちの１ビットの符号化データＤ３０２ ３
として後段の多値変調マッピング回路に出力する。
タ３０４から供給されるデータと、入力されたインター
リーブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３とを
用いて排他的論理和演算を行い、演算結果をシフトレジ
スタ３０４に供給するとともに、３ビットの符号化デー
タＤ３０２のうちの１ビットの符号化データＤ３０２ ３
として後段の多値変調マッピング回路に出力する。
【００４７】シフトレジスタ３０４は、保持している１
ビットのデータを排他的論理和回路３０１，３０３に供
給し続ける。そして、シフトレジスタ３０４は、クロッ
クに同期させて、排他的論理和回路３０３から供給され
る１ビットのデータを新たに保持し、このデータを排他
的論理和回路３０１，３０３に新たに供給する。
ビットのデータを排他的論理和回路３０１，３０３に供
給し続ける。そして、シフトレジスタ３０４は、クロッ
クに同期させて、排他的論理和回路３０３から供給され
る１ビットのデータを新たに保持し、このデータを排他
的論理和回路３０１，３０３に新たに供給する。
【００４８】このような畳み込み符号化器３００は、３
ビットのインターリーブデータＤ３０１１，Ｄ３０
１２，Ｄ３０１３を入力すると、これらのインターリー
ブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３に対して
畳み込み演算を行い、演算結果を３ビットの符号化デー
タＤ３０２１，Ｄ３０２２，Ｄ３０２３として後段の多
値変調マッピング回路に出力する。すなわち、畳み込み
符号化器３００は、内符号の符号化として符号化率が"
３／３＝１"の畳み込み演算を行い、符号化データＤ３
０２を後段の多値変調マッピング回路に出力する。
ビットのインターリーブデータＤ３０１１，Ｄ３０
１２，Ｄ３０１３を入力すると、これらのインターリー
ブデータＤ３０１１，Ｄ３０１２，Ｄ３０１３に対して
畳み込み演算を行い、演算結果を３ビットの符号化デー
タＤ３０２１，Ｄ３０２２，Ｄ３０２３として後段の多
値変調マッピング回路に出力する。すなわち、畳み込み
符号化器３００は、内符号の符号化として符号化率が"
３／３＝１"の畳み込み演算を行い、符号化データＤ３
０２を後段の多値変調マッピング回路に出力する。
【００４９】さらに、この文献においては、このような
畳み込み符号化器３００によって生成される符号化デー
タＤ３０２１，Ｄ３０２２，Ｄ３０２３を、図２７に示
すように、多値変調マッピング回路によって８ＰＳＫ変
調方式の伝送シンボルにマッピングしている。なお、同
図において、各信号点に割り当てられている伝送シンボ
ルの値は、（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）を
示すものである。
畳み込み符号化器３００によって生成される符号化デー
タＤ３０２１，Ｄ３０２２，Ｄ３０２３を、図２７に示
すように、多値変調マッピング回路によって８ＰＳＫ変
調方式の伝送シンボルにマッピングしている。なお、同
図において、各信号点に割り当てられている伝送シンボ
ルの値は、（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）を
示すものである。
【００５０】この文献においては、このような畳み込み
符号化器３００による内符号の符号化と、多値変調マッ
ピング回路による信号点の割り当てとを行うことによ
り、図２８に示すトレリスを得ている。すなわち、この
トレリスは、畳み込み符号化器３００が有するシフトレ
ジスタ３０４の内容が"０"である場合を表すステートを
Ｓ０で表し、シフトレジスタ３０４の内容が"１"である
場合を表すステートをＳ １で表し、さらに、各パスに付
される入出力ラベルを（Ｄ３０１１，Ｄ３０１２，Ｄ３
０１３）／（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）と
表すものとすると、入出力ラベルが、"０００／００
０"，"０１１／０１０"，"１０１／１１０"，"１１０／
１００"のものが、ステートＳ０からステートＳ０へと
到達する４本のパスからなるパラレルパスに割り当てら
れ、入出力ラベルが、"００１／００１"，"０１０／０
１１"，"１００／１１１"，"１１１／１０１"のもの
が、ステートＳ０からステートＳ１へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"１１１／０００"，"１００／０１０"，"０１０
／１１０"，"００１／１００"のものが、ステートＳ１
からステートＳ０へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１０／
００１"，"１０１／０１１"，"０１１／１１１"，"００
０／１０１"のものが、ステートＳ１からステートＳ１
へと到達する４本のパスからなるパラレルパスに割り当
てられたものとなる。
符号化器３００による内符号の符号化と、多値変調マッ
ピング回路による信号点の割り当てとを行うことによ
り、図２８に示すトレリスを得ている。すなわち、この
トレリスは、畳み込み符号化器３００が有するシフトレ
ジスタ３０４の内容が"０"である場合を表すステートを
Ｓ０で表し、シフトレジスタ３０４の内容が"１"である
場合を表すステートをＳ １で表し、さらに、各パスに付
される入出力ラベルを（Ｄ３０１１，Ｄ３０１２，Ｄ３
０１３）／（Ｄ３０２１，Ｄ３０２２，Ｄ３０２３）と
表すものとすると、入出力ラベルが、"０００／００
０"，"０１１／０１０"，"１０１／１１０"，"１１０／
１００"のものが、ステートＳ０からステートＳ０へと
到達する４本のパスからなるパラレルパスに割り当てら
れ、入出力ラベルが、"００１／００１"，"０１０／０
１１"，"１００／１１１"，"１１１／１０１"のもの
が、ステートＳ０からステートＳ１へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"１１１／０００"，"１００／０１０"，"０１０
／１１０"，"００１／１００"のものが、ステートＳ１
からステートＳ０へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１０／
００１"，"１０１／０１１"，"０１１／１１１"，"００
０／１０１"のものが、ステートＳ１からステートＳ１
へと到達する４本のパスからなるパラレルパスに割り当
てられたものとなる。
【００５１】このようなカタストロフィックでないトレ
リスを作成するに至った具体的な手法について、以下説
明する。
リスを作成するに至った具体的な手法について、以下説
明する。
【００５２】この文献においては、カタストロフィック
でないトレリスを作成するために、上述したセット・パ
ーティショニングの手法を用いて、適切な信号点への割
り当てを行っている。すなわち、この文献においては、
図２９（Ａ）に示す８ＰＳＫ変調方式の８個の信号点
［０，１，２，３，４，５，６，７］を、同図（Ｂ）及
び同図（Ｃ）にそれぞれ示すように、２つの集合Ａ＝
［０，２，４，６］及びＢ＝［１，３，５，７］に分割
する。なお、以下では、集合Ａの各要素を［Ａ０，
Ａ２，Ａ４，Ａ６］とし、集合Ｂの各要素を［Ｂ１，Ｂ
３，Ｂ５，Ｂ７］とする。ここで、同図（Ａ）に示す信
号点間の最小距離の２乗は、"０．５９"であるのに対し
て、同図（Ｂ）及び同図（Ｃ）に示す信号点間の最小距
離の２乗は、"２"となる。
でないトレリスを作成するために、上述したセット・パ
ーティショニングの手法を用いて、適切な信号点への割
り当てを行っている。すなわち、この文献においては、
図２９（Ａ）に示す８ＰＳＫ変調方式の８個の信号点
［０，１，２，３，４，５，６，７］を、同図（Ｂ）及
び同図（Ｃ）にそれぞれ示すように、２つの集合Ａ＝
［０，２，４，６］及びＢ＝［１，３，５，７］に分割
する。なお、以下では、集合Ａの各要素を［Ａ０，
Ａ２，Ａ４，Ａ６］とし、集合Ｂの各要素を［Ｂ１，Ｂ
３，Ｂ５，Ｂ７］とする。ここで、同図（Ａ）に示す信
号点間の最小距離の２乗は、"０．５９"であるのに対し
て、同図（Ｂ）及び同図（Ｃ）に示す信号点間の最小距
離の２乗は、"２"となる。
【００５３】この集合Ａ又は集合Ｂには、パラレルパス
の入力ハミング距離が互いに"２"となるように信号点を
割り当てる。具体的には、トレリスは、図３０に示すよ
うに、入力ラベルが、"０００"，"０１１"，"１０
１"，"１１０"のものが、ステートＳ０からステートＳ
０へと到達する４本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"００１"，"０１０"，"１０
０"，"１１１"のものが、ステートＳ０からステートＳ
１へと到達する４本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"１１１"，"１００"，"０１
０"，"００１"のものが、ステートＳ１からステートＳ
０へと到達する４本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"１１０"，"１０１"，"０１
１"，"０００"のものが、ステートＳ１からステートＳ
１へと到達する４本のパスからなるパラレルパスに割り
当てられたものとなる。
の入力ハミング距離が互いに"２"となるように信号点を
割り当てる。具体的には、トレリスは、図３０に示すよ
うに、入力ラベルが、"０００"，"０１１"，"１０
１"，"１１０"のものが、ステートＳ０からステートＳ
０へと到達する４本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"００１"，"０１０"，"１０
０"，"１１１"のものが、ステートＳ０からステートＳ
１へと到達する４本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"１１１"，"１００"，"０１
０"，"００１"のものが、ステートＳ１からステートＳ
０へと到達する４本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"１１０"，"１０１"，"０１
１"，"０００"のものが、ステートＳ１からステートＳ
１へと到達する４本のパスからなるパラレルパスに割り
当てられたものとなる。
【００５４】なお、ステートＳ１からステートＳ０へと
到達する４本のパスからなるパラレルパスの入力の要素
は、ステートＳ０からステートＳ１へと到達する４本の
パスからなるパラレルパスの入力の要素と同じであるが
順序は異なるものであり、ステートＳ１からステートＳ
１へと到達する４本のパスからなるパラレルパスの入力
の要素は、ステートＳ０からステートＳ０へと到達する
４本のパスからなるパラレルパスの入力の要素と同じも
のであるが順序は異なるものである。
到達する４本のパスからなるパラレルパスの入力の要素
は、ステートＳ０からステートＳ１へと到達する４本の
パスからなるパラレルパスの入力の要素と同じであるが
順序は異なるものであり、ステートＳ１からステートＳ
１へと到達する４本のパスからなるパラレルパスの入力
の要素は、ステートＳ０からステートＳ０へと到達する
４本のパスからなるパラレルパスの入力の要素と同じも
のであるが順序は異なるものである。
【００５５】また、このトレリスにおいては、ステート
Ｓ０からステートＳ０への遷移の出力と、ステートＳ１
からステートＳ０への遷移の出力とを、それぞれ、集合
Ａとし、ステートＳ０からステートＳ１への遷移の出力
と、ステートＳ１からステートＳ１への遷移の出力と
を、それぞれ、集合Ｂとする。
Ｓ０からステートＳ０への遷移の出力と、ステートＳ１
からステートＳ０への遷移の出力とを、それぞれ、集合
Ａとし、ステートＳ０からステートＳ１への遷移の出力
と、ステートＳ１からステートＳ１への遷移の出力と
を、それぞれ、集合Ｂとする。
【００５６】ここで、ステートＳ１からステートＳ０へ
の遷移の出力を集合Ａとし、ステートＳ１からステート
Ｓ１への遷移の出力を集合Ｂとしたのは、ステートＳ１
からステートＳ０への遷移の出力を集合Ｂとした場合に
は、ステートＳ１からステートＳ１への遷移の出力が集
合Ａとなり、ステートＳ０→ステートＳ０→ステートＳ
０と遷移するパスの出力と、ステートＳ１→ステートＳ
１→ステートＳ１と遷移するパスの出力とが同じものと
なることから、カタストロフィックとなってしまうこと
による。
の遷移の出力を集合Ａとし、ステートＳ１からステート
Ｓ１への遷移の出力を集合Ｂとしたのは、ステートＳ１
からステートＳ０への遷移の出力を集合Ｂとした場合に
は、ステートＳ１からステートＳ１への遷移の出力が集
合Ａとなり、ステートＳ０→ステートＳ０→ステートＳ
０と遷移するパスの出力と、ステートＳ１→ステートＳ
１→ステートＳ１と遷移するパスの出力とが同じものと
なることから、カタストロフィックとなってしまうこと
による。
【００５７】また、ステートＳ１からステートＳ０への
遷移の入力の要素が、ステートＳ０からステートＳ１へ
の遷移の入力の要素と同じものであり、ステートＳ１か
らステートＳ１への遷移の入力の要素が、ステートＳ０
からステートＳ０への遷移の入力の要素と同じものであ
るのは、ステートＳ１からステートＳ０への遷移の入力
の要素が、ステートＳ０からステートＳ０への遷移の入
力の要素と同じものであるとした場合には、ステートＳ
０→ステートＳ０→ステートＳ０と遷移するパスと、ス
テートＳ０→ステートＳ１→ステートＳ０と遷移するパ
スとに、入力ハミング距離"１"で出力ユークリッド距離
が小さいものが生じてしまい、インターリーバを介して
外符号と連接した際に、非常に距離が小さい符号語が多
数発生してしまうことによる。
遷移の入力の要素が、ステートＳ０からステートＳ１へ
の遷移の入力の要素と同じものであり、ステートＳ１か
らステートＳ１への遷移の入力の要素が、ステートＳ０
からステートＳ０への遷移の入力の要素と同じものであ
るのは、ステートＳ１からステートＳ０への遷移の入力
の要素が、ステートＳ０からステートＳ０への遷移の入
力の要素と同じものであるとした場合には、ステートＳ
０→ステートＳ０→ステートＳ０と遷移するパスと、ス
テートＳ０→ステートＳ１→ステートＳ０と遷移するパ
スとに、入力ハミング距離"１"で出力ユークリッド距離
が小さいものが生じてしまい、インターリーバを介して
外符号と連接した際に、非常に距離が小さい符号語が多
数発生してしまうことによる。
【００５８】さて、図３０に示すトレリスにおけるステ
ートＳ０からの分岐については、集合Ａ又は集合Ｂの各
要素の中で入力と出力との割り当てを任意に決定してよ
く、例えば図３１に示すように、入力ラベルが"０００"
については、集合Ａの要素Ａ ０を出力ラベルとして割り
当て、入力ラベルが"０１１"については、集合Ａの要素
Ａ２を出力ラベルとして割り当て、入力ラベルが"１０
１"については、集合Ａの要素Ａ４を出力ラベルとして
割り当て、入力ラベルが"１１０"については、集合Ａの
要素Ａ６を出力ラベルとして割り当てる一方で、入力ラ
ベルが"００１"については、集合Ｂの要素Ｂ１を出力ラ
ベルとして割り当て、入力ラベルが"０１０"について
は、集合Ｂの要素Ｂ３を出力ラベルとして割り当て、入
力ラベルが"１００"については、集合Ｂの要素Ｂ５を出
力ラベルとして割り当て、入力ラベルが"１１１"につい
ては、集合Ｂの要素Ｂ７を出力ラベルとして割り当て
る。
ートＳ０からの分岐については、集合Ａ又は集合Ｂの各
要素の中で入力と出力との割り当てを任意に決定してよ
く、例えば図３１に示すように、入力ラベルが"０００"
については、集合Ａの要素Ａ ０を出力ラベルとして割り
当て、入力ラベルが"０１１"については、集合Ａの要素
Ａ２を出力ラベルとして割り当て、入力ラベルが"１０
１"については、集合Ａの要素Ａ４を出力ラベルとして
割り当て、入力ラベルが"１１０"については、集合Ａの
要素Ａ６を出力ラベルとして割り当てる一方で、入力ラ
ベルが"００１"については、集合Ｂの要素Ｂ１を出力ラ
ベルとして割り当て、入力ラベルが"０１０"について
は、集合Ｂの要素Ｂ３を出力ラベルとして割り当て、入
力ラベルが"１００"については、集合Ｂの要素Ｂ５を出
力ラベルとして割り当て、入力ラベルが"１１１"につい
ては、集合Ｂの要素Ｂ７を出力ラベルとして割り当て
る。
【００５９】一方、トレリスにおけるステートＳ１から
の分岐については、入力距離"２"に対する出力距離を最
大化するように決定する。
の分岐については、入力距離"２"に対する出力距離を最
大化するように決定する。
【００６０】ここで、オール"０"のパスから見た入力距
離"２"のパスは、図３２に示すようになる。同図におけ
る要素Ａ？は、Ａ０，Ａ２，Ａ４，Ａ６のいずれかであ
ることから、パスの距離の２乗和は、次式（４）に示す
ようになる。
離"２"のパスは、図３２に示すようになる。同図におけ
る要素Ａ？は、Ａ０，Ａ２，Ａ４，Ａ６のいずれかであ
ることから、パスの距離の２乗和は、次式（４）に示す
ようになる。
【００６１】
【数４】
【００６２】このことから、ステートＳ１からステート
Ｓ０へと到達する４本のパスからなるパラレルパスにお
ける入力距離"１"のパスについては、要素Ａ０以外の要
素を割り当てることにより、入力距離"２"に対する出力
距離を最も大きくすることができることがわかる。換言
すれば、ステートＳ１からステートＳ０へと到達する４
本のパスからなるパラレルパスにおける唯一の入力距
離"３"のパスについては、図３３に示すように、要素Ａ
０を割り当てればよい。
Ｓ０へと到達する４本のパスからなるパラレルパスにお
ける入力距離"１"のパスについては、要素Ａ０以外の要
素を割り当てることにより、入力距離"２"に対する出力
距離を最も大きくすることができることがわかる。換言
すれば、ステートＳ１からステートＳ０へと到達する４
本のパスからなるパラレルパスにおける唯一の入力距
離"３"のパスについては、図３３に示すように、要素Ａ
０を割り当てればよい。
【００６３】同様にして、要素Ａ２，Ａ４，Ａ６に対応
する入力についても、図３４に示すように、ステートＳ
０からステートＳ０へと到達する４本のパスからなるパ
ラレルパスと、ステートＳ１からステートＳ０へと到達
する４本のパスからなるパラレルパスとのうち、互いに
入力距離"３"になるものが同じ信号点をとればよいこと
がわかる。
する入力についても、図３４に示すように、ステートＳ
０からステートＳ０へと到達する４本のパスからなるパ
ラレルパスと、ステートＳ１からステートＳ０へと到達
する４本のパスからなるパラレルパスとのうち、互いに
入力距離"３"になるものが同じ信号点をとればよいこと
がわかる。
【００６４】また、ステートＳ１からステートＳ１へと
到達する４本のパスからなるパラレルパスについては、
図３５を用いて考える。すなわち、このトレリスにおい
ては、ステートＳ１からステートＳ１へと到達する４本
のパスからなるパラレルパスのうち、入力ラベルが"０
０１"であるパスから見て入力距離"１"となるパスが、"
０００／Ｂ？"，"０１１／Ｂ？"，"１０１／Ｂ？"の３
つだけ存在する。
到達する４本のパスからなるパラレルパスについては、
図３５を用いて考える。すなわち、このトレリスにおい
ては、ステートＳ１からステートＳ１へと到達する４本
のパスからなるパラレルパスのうち、入力ラベルが"０
０１"であるパスから見て入力距離"１"となるパスが、"
０００／Ｂ？"，"０１１／Ｂ？"，"１０１／Ｂ？"の３
つだけ存在する。
【００６５】したがって、上述した議論と同様に、ステ
ートＳ１からステートＳ１へと到達する４本のパスから
なるパラレルパスのうち、出力が要素Ｂ１となるパスの
入力には、入力ラベルが"００１"であるパスから見て入
力距離"３"となる"１１０"を割り当てる。また、要素Ｂ
３，Ｂ５，Ｂ７に対応する入力についても同様に、ステ
ートＳ０からステートＳ１へと到達する４本のパスから
なるパラレルパスと、ステートＳ１からステートＳ１へ
と到達する４本のパスからなるパラレルパスとのうち、
互いに入力距離"３"になるものが同じ信号点をとればよ
い。
ートＳ１からステートＳ１へと到達する４本のパスから
なるパラレルパスのうち、出力が要素Ｂ１となるパスの
入力には、入力ラベルが"００１"であるパスから見て入
力距離"３"となる"１１０"を割り当てる。また、要素Ｂ
３，Ｂ５，Ｂ７に対応する入力についても同様に、ステ
ートＳ０からステートＳ１へと到達する４本のパスから
なるパラレルパスと、ステートＳ１からステートＳ１へ
と到達する４本のパスからなるパラレルパスとのうち、
互いに入力距離"３"になるものが同じ信号点をとればよ
い。
【００６６】このような操作の結果、トレリスにおける
各パスに付される入出力ラベルは、図３６に示すように
なる。
各パスに付される入出力ラベルは、図３６に示すように
なる。
【００６７】したがって、先に図２６に示した畳み込み
符号化器３００を内符号として用いると、集合Ａにおけ
る要素Ａ０，Ａ２，Ａ４，Ａ６は、それぞれ、"００
０"，"０１０"，"１１０"，"１００"となり、集合Ｂに
おける要素Ｂ１，Ｂ３，Ｂ５，Ｂ７は、それぞれ、"０
０１"，"０１１"，"１１１"，"１０１"となることか
ら、先に図２８に示したカタストロフィックでないトレ
リスを作成することができる。
符号化器３００を内符号として用いると、集合Ａにおけ
る要素Ａ０，Ａ２，Ａ４，Ａ６は、それぞれ、"００
０"，"０１０"，"１１０"，"１００"となり、集合Ｂに
おける要素Ｂ１，Ｂ３，Ｂ５，Ｂ７は、それぞれ、"０
０１"，"０１１"，"１１１"，"１０１"となることか
ら、先に図２８に示したカタストロフィックでないトレ
リスを作成することができる。
【００６８】このようなDivsalarの文献に記載された内
符号と信号点のマッピングとを行う符号化装置におい
て、入力距離"２"に対する出力距離分布は、以下のよう
にして求められる。
符号と信号点のマッピングとを行う符号化装置におい
て、入力距離"２"に対する出力距離分布は、以下のよう
にして求められる。
【００６９】ここで、この符号化装置は、符号化変調
（Trellis Coded Modulation；以下、ＴＣＭという。）
を行うものであることから、全てのパスから見た距離分
布が同じでなければ、すなわち、トレリスが対称でなけ
れば、距離分布の平均を求める必要がある。
（Trellis Coded Modulation；以下、ＴＣＭという。）
を行うものであることから、全てのパスから見た距離分
布が同じでなければ、すなわち、トレリスが対称でなけ
れば、距離分布の平均を求める必要がある。
【００７０】上述した内符号と信号点のマッピングとの
組み合わせの場合には、オール"０"のパスから見た状態
遷移図は、図３７に示すように表される。なお、同図に
おいて、Ｙの乗数は入力距離を示し、Ｘの乗数は出力距
離の２乗を示すものである。このうち、入力距離が"２"
となるパスについてのみ見ると、状態遷移図は、図３８
に示すように表される。
組み合わせの場合には、オール"０"のパスから見た状態
遷移図は、図３７に示すように表される。なお、同図に
おいて、Ｙの乗数は入力距離を示し、Ｘの乗数は出力距
離の２乗を示すものである。このうち、入力距離が"２"
となるパスについてのみ見ると、状態遷移図は、図３８
に示すように表される。
【００７１】したがって、入力距離"２"に対する出力距
離分布は、次式（５）で表される。
離分布は、次式（５）で表される。
【００７２】
【数５】
【００７３】また、Ａ２−Ａ２から見た状態遷移図にお
ける入力距離が"２"となるパスを抜き出すと、図３９に
示すように、ステートＳ０からステートＳ１への遷移に
おける係数が異なるものとなる。
ける入力距離が"２"となるパスを抜き出すと、図３９に
示すように、ステートＳ０からステートＳ１への遷移に
おける係数が異なるものとなる。
【００７４】したがって、入力距離"２"に対する出力距
離分布は、次式（６）で表される。
離分布は、次式（６）で表される。
【００７５】
【数６】
【００７６】さらに、他の全てのパスは、半数ずつ、上
式（５）又は上式（６）のいずれかの距離分布になって
いることから、出力距離分布の平均は、次式（７）で表
される。
式（５）又は上式（６）のいずれかの距離分布になって
いることから、出力距離分布の平均は、次式（７）で表
される。
【００７７】
【数７】
【００７８】
【発明が解決しようとする課題】ところで、エラーフロ
ア現象が生じるビットエラーレートの値を改善するため
には、入力距離"２"に対する出力距離分布を改善するこ
とが必要である。
ア現象が生じるビットエラーレートの値を改善するため
には、入力距離"２"に対する出力距離分布を改善するこ
とが必要である。
【００７９】しかしながら、上述したDivsalarの文献に
記載された内符号と信号点のマッピングとを行う符号化
装置においては、先に図３１に示したように、トレリス
におけるステートＳ０からの分岐について、集合Ａ又は
集合Ｂの各要素の中で入力と出力との割り当てを任意に
決定する際に、ステートＳ０からステートＳ０への遷移
におけるパスの入力距離と、ステートＳ０からステート
Ｓ１への遷移とにおけるパスの入力距離とに着目してい
ないために、Ａ０−Ａ０とＡ２−Ａ２とから見た入力距
離"２"に対する出力距離分布が最適化されていなかっ
た。
記載された内符号と信号点のマッピングとを行う符号化
装置においては、先に図３１に示したように、トレリス
におけるステートＳ０からの分岐について、集合Ａ又は
集合Ｂの各要素の中で入力と出力との割り当てを任意に
決定する際に、ステートＳ０からステートＳ０への遷移
におけるパスの入力距離と、ステートＳ０からステート
Ｓ１への遷移とにおけるパスの入力距離とに着目してい
ないために、Ａ０−Ａ０とＡ２−Ａ２とから見た入力距
離"２"に対する出力距離分布が最適化されていなかっ
た。
【００８０】すなわち、図４０に示すように、要素Ａ０
で表される信号点の両隣の信号点を表す要素Ｂ１，Ｂ７
についてトレリスを記述すると、図４１に示すように、
入力ラベルが"０００"とされる要素Ａ０で表される信号
点の両隣には、これと入力距離"１"の関係にある入力ラ
ベルが"００１"とされる要素Ｂ１で表される信号点と、
入力距離"３"の関係にある入力ラベルが"１１１"とされ
る要素Ｂ７で表される信号点とが存在することになる。
また、図４２に示すように、要素Ａ２で表される信号点
の両隣の信号点を表す要素Ｂ１，Ｂ３についてトレリス
を記述すると、図４３に示すように、入力ラベルが"０
１１"とされる要素Ａ２で表される信号点の両隣には、
これと入力距離"１"の関係にある入力ラベルが"００１"
とされる要素Ｂ１で表される信号点と、入力距離"１"の
関係にある入力ラベルが"０１０"とされる要素Ｂ３で表
される信号点とが存在することになる。
で表される信号点の両隣の信号点を表す要素Ｂ１，Ｂ７
についてトレリスを記述すると、図４１に示すように、
入力ラベルが"０００"とされる要素Ａ０で表される信号
点の両隣には、これと入力距離"１"の関係にある入力ラ
ベルが"００１"とされる要素Ｂ１で表される信号点と、
入力距離"３"の関係にある入力ラベルが"１１１"とされ
る要素Ｂ７で表される信号点とが存在することになる。
また、図４２に示すように、要素Ａ２で表される信号点
の両隣の信号点を表す要素Ｂ１，Ｂ３についてトレリス
を記述すると、図４３に示すように、入力ラベルが"０
１１"とされる要素Ａ２で表される信号点の両隣には、
これと入力距離"１"の関係にある入力ラベルが"００１"
とされる要素Ｂ１で表される信号点と、入力距離"１"の
関係にある入力ラベルが"０１０"とされる要素Ｂ３で表
される信号点とが存在することになる。
【００８１】したがって、入力を対応させた信号点は、
図４４に示すように、互いに隣り合う信号点の入力距離
が不均一なものとなる。
図４４に示すように、互いに隣り合う信号点の入力距離
が不均一なものとなる。
【００８２】ここで、距離分布を改善する方法として
は、最小距離を大きくすること、最小距離のパス数を減
らすこと、２番目以降に小さな距離を大きくすること、
２番目以降に小さな距離のパス数を減らすこと、等が考
えられる。
は、最小距離を大きくすること、最小距離のパス数を減
らすこと、２番目以降に小さな距離を大きくすること、
２番目以降に小さな距離のパス数を減らすこと、等が考
えられる。
【００８３】しかしながら、パラレルパスについては、
入力距離"２"に対する出力距離を大きくすることはでき
ず、また、そのパス数の削減を図ることもできない。し
たがって、内符号の入力距離"２"に対する出力距離分布
は、２番目以降の距離について改善できる余地があるこ
とがわかる。
入力距離"２"に対する出力距離を大きくすることはでき
ず、また、そのパス数の削減を図ることもできない。し
たがって、内符号の入力距離"２"に対する出力距離分布
は、２番目以降の距離について改善できる余地があるこ
とがわかる。
【００８４】本発明は、このような実情に鑑みてなされ
たものであり、入力距離"２"に対する出力距離分布を改
善し、エラーフロア現象が生じるビットエラーレートの
値を改善することができる符号化装置及び符号化方法、
並びにこれらの符号化装置及び符号化方法によるＳＣＴ
ＣＭ方式の符号の復号を高精度に行うことができる復号
装置及び復号方法を提供することを目的とする。
たものであり、入力距離"２"に対する出力距離分布を改
善し、エラーフロア現象が生じるビットエラーレートの
値を改善することができる符号化装置及び符号化方法、
並びにこれらの符号化装置及び符号化方法によるＳＣＴ
ＣＭ方式の符号の復号を高精度に行うことができる復号
装置及び復号方法を提供することを目的とする。
【００８５】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる符号化装置は、入力されたデータに対し
て縦列連接符号化変調を行う符号化装置であって、入力
されたデータに対して所定の符号化を行う第１の要素符
号化手段と、この第１の要素符号化手段によって符号化
されて生成された第１の符号化データの順序を置換して
並べ替えるインターリーブ手段と、このインターリーブ
手段に縦列に連接し、インターリーブ手段によって生成
されたインターリーブデータに対して符号化率が１の所
定の符号化を行う第２の要素符号化手段と、この第２の
要素符号化手段によって符号化されて生成された第２の
符号化データを所定の変調方式の伝送シンボルにマッピ
ングするマッピング手段とを備え、マッピング手段は、
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、信号点のマッピングを行う
ことを特徴としている。
本発明にかかる符号化装置は、入力されたデータに対し
て縦列連接符号化変調を行う符号化装置であって、入力
されたデータに対して所定の符号化を行う第１の要素符
号化手段と、この第１の要素符号化手段によって符号化
されて生成された第１の符号化データの順序を置換して
並べ替えるインターリーブ手段と、このインターリーブ
手段に縦列に連接し、インターリーブ手段によって生成
されたインターリーブデータに対して符号化率が１の所
定の符号化を行う第２の要素符号化手段と、この第２の
要素符号化手段によって符号化されて生成された第２の
符号化データを所定の変調方式の伝送シンボルにマッピ
ングするマッピング手段とを備え、マッピング手段は、
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、信号点のマッピングを行う
ことを特徴としている。
【００８６】このような本発明にかかる符号化装置は、
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、マッピング手段によって信
号点のマッピングを行い、内符号の入力距離に対する出
力距離分布を改善する。
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、マッピング手段によって信
号点のマッピングを行い、内符号の入力距離に対する出
力距離分布を改善する。
【００８７】また、上述した目的を達成する本発明にか
かる符号化方法は、入力されたデータに対して縦列連接
符号化変調を行う符号化方法であって、入力されたデー
タに対して所定の符号化を行う第１の要素符号化工程
と、この第１の要素符号化工程にて符号化されて生成さ
れた第１の符号化データの順序を置換して並べ替えるイ
ンターリーブ工程と、このインターリーブ工程にて生成
されたインターリーブデータに対して符号化率が１の所
定の符号化を行う第２の要素符号化工程と、この第２の
要素符号化工程にて符号化されて生成された第２の符号
化データを所定の変調方式の伝送シンボルにマッピング
するマッピング工程とを備え、マッピング工程では、互
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、信号点のマッピングが行われ
ることを特徴としている。
かる符号化方法は、入力されたデータに対して縦列連接
符号化変調を行う符号化方法であって、入力されたデー
タに対して所定の符号化を行う第１の要素符号化工程
と、この第１の要素符号化工程にて符号化されて生成さ
れた第１の符号化データの順序を置換して並べ替えるイ
ンターリーブ工程と、このインターリーブ工程にて生成
されたインターリーブデータに対して符号化率が１の所
定の符号化を行う第２の要素符号化工程と、この第２の
要素符号化工程にて符号化されて生成された第２の符号
化データを所定の変調方式の伝送シンボルにマッピング
するマッピング工程とを備え、マッピング工程では、互
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、信号点のマッピングが行われ
ることを特徴としている。
【００８８】このような本発明にかかる符号化方法は、
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、信号点のマッピングを行
い、内符号の入力距離に対する出力距離分布を改善す
る。
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、信号点のマッピングを行
い、内符号の入力距離に対する出力距離分布を改善す
る。
【００８９】さらに、上述した目的を達成する本発明に
かかる復号装置は、入力されたデータに対して所定の符
号化を行う第１の要素符号化手段と、この第１の要素符
号化手段によって符号化されて生成された第１の符号化
データの順序を置換して並べ替える第１のインターリー
ブ手段と、この第１のインターリーブ手段に縦列に連接
し、第１のインターリーブ手段によって生成されたイン
ターリーブデータに対して符号化率が１の所定の符号化
を行う第２の要素符号化手段と、この第２の要素符号化
手段によって符号化されて生成された第２の符号化デー
タを所定の変調方式の伝送シンボルにマッピングするマ
ッピング手段とを備え、マッピング手段は、互いに隣り
合う信号点の入力距離が、どの信号点から見ても同じも
のとなるように、信号点のマッピングを行う符号化装置
によって縦列連接符号化変調された符号の復号を行う復
号装置であって、第２の要素符号化手段に対応して備え
られ、軟入力とされる受信値及び情報ビットに対する事
前確率情報を入力して軟出力復号を行い、各時刻におけ
る第１の外部情報を生成する第１の軟出力復号手段と、
この第１の軟出力復号手段に縦列に連接し、第１のイン
ターリーブ手段によって並べ替えられたインターリーブ
データの配列を、第１の要素符号化手段によって符号化
されて生成された第１の符号化データの配列に戻すよう
に、第１の軟出力復号手段によって生成された軟入力と
される第１の外部情報を並べ替えるデインターリーブ手
段と、第１の要素符号化手段に対応して備えられ且つデ
インターリーブ手段に縦列に連接し、デインターリーブ
手段によって生成された軟入力とされる符号ビットに対
する事前確率情報と、入力された軟入力とされる情報ビ
ットに対する事前確率情報とを用いて軟出力復号を行
い、各時刻における情報ビットに対する事後確率情報及
び／又は第２の外部情報を生成する第２の軟出力復号手
段と、第１のインターリーブ手段と同一の置換位置情報
に基づいて、第２の軟出力復号手段によって生成された
軟入力とされる第２の外部情報の順序を置換して並べ替
える第２のインターリーブ手段とを備え、第１の軟出力
復号手段は、情報ビットに対する事前確率情報として、
第２のインターリーブ手段によって生成された軟入力と
される第２の外部情報を入力することを特徴としてい
る。
かかる復号装置は、入力されたデータに対して所定の符
号化を行う第１の要素符号化手段と、この第１の要素符
号化手段によって符号化されて生成された第１の符号化
データの順序を置換して並べ替える第１のインターリー
ブ手段と、この第１のインターリーブ手段に縦列に連接
し、第１のインターリーブ手段によって生成されたイン
ターリーブデータに対して符号化率が１の所定の符号化
を行う第２の要素符号化手段と、この第２の要素符号化
手段によって符号化されて生成された第２の符号化デー
タを所定の変調方式の伝送シンボルにマッピングするマ
ッピング手段とを備え、マッピング手段は、互いに隣り
合う信号点の入力距離が、どの信号点から見ても同じも
のとなるように、信号点のマッピングを行う符号化装置
によって縦列連接符号化変調された符号の復号を行う復
号装置であって、第２の要素符号化手段に対応して備え
られ、軟入力とされる受信値及び情報ビットに対する事
前確率情報を入力して軟出力復号を行い、各時刻におけ
る第１の外部情報を生成する第１の軟出力復号手段と、
この第１の軟出力復号手段に縦列に連接し、第１のイン
ターリーブ手段によって並べ替えられたインターリーブ
データの配列を、第１の要素符号化手段によって符号化
されて生成された第１の符号化データの配列に戻すよう
に、第１の軟出力復号手段によって生成された軟入力と
される第１の外部情報を並べ替えるデインターリーブ手
段と、第１の要素符号化手段に対応して備えられ且つデ
インターリーブ手段に縦列に連接し、デインターリーブ
手段によって生成された軟入力とされる符号ビットに対
する事前確率情報と、入力された軟入力とされる情報ビ
ットに対する事前確率情報とを用いて軟出力復号を行
い、各時刻における情報ビットに対する事後確率情報及
び／又は第２の外部情報を生成する第２の軟出力復号手
段と、第１のインターリーブ手段と同一の置換位置情報
に基づいて、第２の軟出力復号手段によって生成された
軟入力とされる第２の外部情報の順序を置換して並べ替
える第２のインターリーブ手段とを備え、第１の軟出力
復号手段は、情報ビットに対する事前確率情報として、
第２のインターリーブ手段によって生成された軟入力と
される第２の外部情報を入力することを特徴としてい
る。
【００９０】このような本発明にかかる復号装置は、互
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、マッピング手段によって信号
点のマッピングが行われ、内符号の入力距離に対する出
力距離分布が改善された符号を復号する。
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、マッピング手段によって信号
点のマッピングが行われ、内符号の入力距離に対する出
力距離分布が改善された符号を復号する。
【００９１】さらにまた、上述した目的を達成する本発
明にかかる復号方法は、入力されたデータに対して所定
の符号化を行う第１の要素符号化工程と、この第１の要
素符号化工程にて符号化されて生成された第１の符号化
データの順序を置換して並べ替える第１のインターリー
ブ工程と、この第１のインターリーブ工程にて生成され
たインターリーブデータに対して符号化率が１の所定の
符号化を行う第２の要素符号化工程と、この第２の要素
符号化工程にて符号化されて生成された第２の符号化デ
ータを所定の変調方式の伝送シンボルにマッピングする
マッピング工程とを備え、マッピング工程では、互いに
隣り合う信号点の入力距離が、どの信号点から見ても同
じものとなるように、信号点のマッピングが行われる符
号化方法を用いて縦列連接符号化変調された符号の復号
を行う復号方法であって、第２の要素符号化工程に対応
して備えられ、軟入力とされる受信値及び情報ビットに
対する事前確率情報を入力して軟出力復号を行い、各時
刻における第１の外部情報を生成する第１の軟出力復号
工程と、第１のインターリーブ工程にて並べ替えられた
インターリーブデータの配列を、第１の要素符号化工程
にて符号化されて生成された第１の符号化データの配列
に戻すように、第１の軟出力復号工程にて生成された軟
入力とされる第１の外部情報を並べ替えるデインターリ
ーブ工程と、第１の要素符号化工程に対応して備えら
れ、デインターリーブ工程にて生成された軟入力とされ
る符号ビットに対する事前確率情報と、入力された軟入
力とされる情報ビットに対する事前確率情報とを用いて
軟出力復号を行い、各時刻における情報ビットに対する
事後確率情報及び／又は第２の外部情報を生成する第２
の軟出力復号工程と、第１のインターリーブ工程と同一
の置換位置情報に基づいて、第２の軟出力復号工程にて
生成された軟入力とされる第２の外部情報の順序を置換
して並べ替える第２のインターリーブ工程とを備え、第
１の軟出力復号工程では、情報ビットに対する事前確率
情報として、第２のインターリーブ工程にて生成された
軟入力とされる第２の外部情報が入力されることを特徴
としている。
明にかかる復号方法は、入力されたデータに対して所定
の符号化を行う第１の要素符号化工程と、この第１の要
素符号化工程にて符号化されて生成された第１の符号化
データの順序を置換して並べ替える第１のインターリー
ブ工程と、この第１のインターリーブ工程にて生成され
たインターリーブデータに対して符号化率が１の所定の
符号化を行う第２の要素符号化工程と、この第２の要素
符号化工程にて符号化されて生成された第２の符号化デ
ータを所定の変調方式の伝送シンボルにマッピングする
マッピング工程とを備え、マッピング工程では、互いに
隣り合う信号点の入力距離が、どの信号点から見ても同
じものとなるように、信号点のマッピングが行われる符
号化方法を用いて縦列連接符号化変調された符号の復号
を行う復号方法であって、第２の要素符号化工程に対応
して備えられ、軟入力とされる受信値及び情報ビットに
対する事前確率情報を入力して軟出力復号を行い、各時
刻における第１の外部情報を生成する第１の軟出力復号
工程と、第１のインターリーブ工程にて並べ替えられた
インターリーブデータの配列を、第１の要素符号化工程
にて符号化されて生成された第１の符号化データの配列
に戻すように、第１の軟出力復号工程にて生成された軟
入力とされる第１の外部情報を並べ替えるデインターリ
ーブ工程と、第１の要素符号化工程に対応して備えら
れ、デインターリーブ工程にて生成された軟入力とされ
る符号ビットに対する事前確率情報と、入力された軟入
力とされる情報ビットに対する事前確率情報とを用いて
軟出力復号を行い、各時刻における情報ビットに対する
事後確率情報及び／又は第２の外部情報を生成する第２
の軟出力復号工程と、第１のインターリーブ工程と同一
の置換位置情報に基づいて、第２の軟出力復号工程にて
生成された軟入力とされる第２の外部情報の順序を置換
して並べ替える第２のインターリーブ工程とを備え、第
１の軟出力復号工程では、情報ビットに対する事前確率
情報として、第２のインターリーブ工程にて生成された
軟入力とされる第２の外部情報が入力されることを特徴
としている。
【００９２】このような本発明にかかる復号方法は、互
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、信号点のマッピングが行わ
れ、内符号の入力距離に対する出力距離分布が改善され
た符号を復号する。
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、信号点のマッピングが行わ
れ、内符号の入力距離に対する出力距離分布が改善され
た符号を復号する。
【００９３】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。
実施の形態について図面を参照しながら詳細に説明す
る。
【００９４】この実施の形態は、図１に示すように、デ
ィジタル情報を図示しない送信装置が備える符号化装置
１によって符号化し、その出力を雑音のある無記憶通信
路２を介して図示しない受信装置に入力して、この受信
装置が備える復号装置３によって復号する通信モデルに
適用したデータ送受信システムである。
ィジタル情報を図示しない送信装置が備える符号化装置
１によって符号化し、その出力を雑音のある無記憶通信
路２を介して図示しない受信装置に入力して、この受信
装置が備える復号装置３によって復号する通信モデルに
適用したデータ送受信システムである。
【００９５】このデータ送受信システムにおいて、符号
化装置１は、縦列連接符号化変調（Serial Concatenate
d Trellis Coded Modulation；以下、ＳＣＴＣＭとい
う。）方式による符号化を行うものとして構成されるも
のである。この符号化は、いわゆるターボ符号化（Turb
o coding）の一種として知られているものであって、符
号化装置１は、複数の要素符号化器と、入力されたデー
タを並べ替えるインターリーバとを連接することによ
り、ターボ符号化を行うものとして構成される。この符
号化装置１は、変調の際に最適な信号点配置とすること
によって入力距離"２"に対する出力距離分布を改善し、
いわゆるエラーフロア現象が生じるビットエラーレート
の値を改善することができるものである。
化装置１は、縦列連接符号化変調（Serial Concatenate
d Trellis Coded Modulation；以下、ＳＣＴＣＭとい
う。）方式による符号化を行うものとして構成されるも
のである。この符号化は、いわゆるターボ符号化（Turb
o coding）の一種として知られているものであって、符
号化装置１は、複数の要素符号化器と、入力されたデー
タを並べ替えるインターリーバとを連接することによ
り、ターボ符号化を行うものとして構成される。この符
号化装置１は、変調の際に最適な信号点配置とすること
によって入力距離"２"に対する出力距離分布を改善し、
いわゆるエラーフロア現象が生じるビットエラーレート
の値を改善することができるものである。
【００９６】一方、復号装置３は、符号化装置１によっ
て符号化がなされた符号の復号を行うものであって、
「Bahl, Cocke, Jelinek and Raviv, "Optimal decodin
g of linear codes for minimizing symbol error rat
e", IEEE Trans. Inf. Theory,vol. IT-20, pp. 284-28
7, Mar. 1974」に記載されているＢＣＪＲアルゴリズ
ム、「Robertson, Villebrun and Hoeher, "A comparis
on of optimal and sub-optimal MAP decoding algorit
hms operating in the domain", IEEE Int. Conf.on Co
mmunications, pp. 1009-1013, June 1995」に記載され
ているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ
−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪ
Ｒアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムとい
う。）に基づく最大事後確率（Maximum A Posteriori p
robability；以下、ＭＡＰという。）復号を行い、いわ
ゆる事後確率情報（a posteriori probability informa
tion）に対応する軟出力（soft-output）及び／又はい
わゆる外部情報（extrinsic information）を求める複
数の軟出力復号回路と、入力されたデータを並べ替える
インターリーバとを連接することにより、繰り返し復号
を行うものとして構成されるものである。
て符号化がなされた符号の復号を行うものであって、
「Bahl, Cocke, Jelinek and Raviv, "Optimal decodin
g of linear codes for minimizing symbol error rat
e", IEEE Trans. Inf. Theory,vol. IT-20, pp. 284-28
7, Mar. 1974」に記載されているＢＣＪＲアルゴリズ
ム、「Robertson, Villebrun and Hoeher, "A comparis
on of optimal and sub-optimal MAP decoding algorit
hms operating in the domain", IEEE Int. Conf.on Co
mmunications, pp. 1009-1013, June 1995」に記載され
ているＭａｘ−Ｌｏｇ−ＭＡＰアルゴリズム又はＬｏｇ
−ＭＡＰアルゴリズム（以下、Ｍａｘ−Ｌｏｇ−ＢＣＪ
Ｒアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムとい
う。）に基づく最大事後確率（Maximum A Posteriori p
robability；以下、ＭＡＰという。）復号を行い、いわ
ゆる事後確率情報（a posteriori probability informa
tion）に対応する軟出力（soft-output）及び／又はい
わゆる外部情報（extrinsic information）を求める複
数の軟出力復号回路と、入力されたデータを並べ替える
インターリーバとを連接することにより、繰り返し復号
を行うものとして構成されるものである。
【００９７】符号化装置１は、例えば図２に示すよう
に、外符号の符号化を行う畳み込み符号化器１０と、入
力したデータの順序を並べ替えるインターリーバ２０
と、内符号の符号化を行う畳み込み符号化器３０と、所
定の変調方式に基づいて信号点のマッピングを行う多値
変調マッピング回路４０とを備える。この符号化装置１
は、入力した２ビットの入力データＤ１に対して、符号
化率が"２／３"の縦列連接畳み込み演算を行い、３ビッ
トの符号化データＤ４に変換し、例えば８相位相変調方
式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式と
いう。）の伝送シンボルにマッピングして３ビットの１
つの符号化伝送シンボルＤ５として出力する。
に、外符号の符号化を行う畳み込み符号化器１０と、入
力したデータの順序を並べ替えるインターリーバ２０
と、内符号の符号化を行う畳み込み符号化器３０と、所
定の変調方式に基づいて信号点のマッピングを行う多値
変調マッピング回路４０とを備える。この符号化装置１
は、入力した２ビットの入力データＤ１に対して、符号
化率が"２／３"の縦列連接畳み込み演算を行い、３ビッ
トの符号化データＤ４に変換し、例えば８相位相変調方
式（8-Phase Shift Keying；以下、８ＰＳＫ変調方式と
いう。）の伝送シンボルにマッピングして３ビットの１
つの符号化伝送シンボルＤ５として出力する。
【００９８】畳み込み符号化器１０は、図３に示すよう
に、３つの排他的論理和回路１１，１３，１５と、２つ
のシフトレジスタ１２，１４とを有する。
に、３つの排他的論理和回路１１，１３，１５と、２つ
のシフトレジスタ１２，１４とを有する。
【００９９】排他的論理和回路１１は、２ビットの入力
データＤ１１，Ｄ１２を用いて排他的論理和演算を行
い、演算結果をシフトレジスタ１２に供給する。
データＤ１１，Ｄ１２を用いて排他的論理和演算を行
い、演算結果をシフトレジスタ１２に供給する。
【０１００】シフトレジスタ１２は、保持している１ビ
ットのデータを排他的論理和回路１３に供給し続ける。
そして、シフトレジスタ１２は、クロックに同期させ
て、排他的論理和回路１１から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路１
３に新たに供給する。
ットのデータを排他的論理和回路１３に供給し続ける。
そして、シフトレジスタ１２は、クロックに同期させ
て、排他的論理和回路１１から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路１
３に新たに供給する。
【０１０１】排他的論理和回路１３は、シフトレジスタ
１２から供給されるデータと、２ビットの入力データＤ
１のうちの１ビットの入力データＤ１１とを用いて排他
的論理和演算を行い、演算結果をシフトレジスタ１４に
供給する。
１２から供給されるデータと、２ビットの入力データＤ
１のうちの１ビットの入力データＤ１１とを用いて排他
的論理和演算を行い、演算結果をシフトレジスタ１４に
供給する。
【０１０２】シフトレジスタ１４は、保持している１ビ
ットのデータを排他的論理和回路１５に供給し続ける。
そして、シフトレジスタ１４は、クロックに同期させ
て、排他的論理和回路１３から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路１
５に新たに供給する。
ットのデータを排他的論理和回路１５に供給し続ける。
そして、シフトレジスタ１４は、クロックに同期させ
て、排他的論理和回路１３から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路１
５に新たに供給する。
【０１０３】排他的論理和回路１５は、シフトレジスタ
１４から供給されるデータと、入力データＤ１１，Ｄ１
２とを用いて排他的論理和演算を行い、演算結果を３ビ
ットの符号化データＤ２のうちの１ビットの符号化デー
タＤ２３として後段のインターリーバ２０に出力する。
１４から供給されるデータと、入力データＤ１１，Ｄ１
２とを用いて排他的論理和演算を行い、演算結果を３ビ
ットの符号化データＤ２のうちの１ビットの符号化デー
タＤ２３として後段のインターリーバ２０に出力する。
【０１０４】このような畳み込み符号化器１０は、２ビ
ットの入力データＤ１１，Ｄ１２を入力すると、これら
の入力データＤ１１，Ｄ１２に対して畳み込み演算を行
い、演算結果を３ビットの符号化データＤ２１，Ｄ
２２，Ｄ２３として後段のインターリーバ２０に出力す
る。すなわち、畳み込み符号化器１０は、外符号の符号
化として符号化率が"２／３"の畳み込み演算を行い、生
成した符号化データＤ２を後段のインターリーバ２０に
出力する。
ットの入力データＤ１１，Ｄ１２を入力すると、これら
の入力データＤ１１，Ｄ１２に対して畳み込み演算を行
い、演算結果を３ビットの符号化データＤ２１，Ｄ
２２，Ｄ２３として後段のインターリーバ２０に出力す
る。すなわち、畳み込み符号化器１０は、外符号の符号
化として符号化率が"２／３"の畳み込み演算を行い、生
成した符号化データＤ２を後段のインターリーバ２０に
出力する。
【０１０５】インターリーバ２０は、図４に示すよう
に、入力したデータを保持する入力データ保持メモリ２
１と、入力したデータの順序の並べ替え（置換）を行う
データ置換回路２２と、データの置換位置情報を格納す
る置換データＲＯＭ（Read Only Memory）２３と、出力
するデータを保持する出力データ保持メモリ２４とを有
する。
に、入力したデータを保持する入力データ保持メモリ２
１と、入力したデータの順序の並べ替え（置換）を行う
データ置換回路２２と、データの置換位置情報を格納す
る置換データＲＯＭ（Read Only Memory）２３と、出力
するデータを保持する出力データ保持メモリ２４とを有
する。
【０１０６】入力データ保持メモリ２１は、畳み込み符
号化器１０から出力された３つのビット系列からなる符
号化データＤ２を保持し、これらの符号化データＤ２を
所定のタイミングでデータ置換回路２２に供給する。
号化器１０から出力された３つのビット系列からなる符
号化データＤ２を保持し、これらの符号化データＤ２を
所定のタイミングでデータ置換回路２２に供給する。
【０１０７】データ置換回路２２は、置換データＲＯＭ
２３に格納されているデータの置換位置情報に基づい
て、入力データ保持メモリ２１から供給された符号化デ
ータＤ２の順序の並べ替えを行う。データ置換回路２２
は、並べ替えたデータを出力データ保持メモリ２４に供
給する。
２３に格納されているデータの置換位置情報に基づい
て、入力データ保持メモリ２１から供給された符号化デ
ータＤ２の順序の並べ替えを行う。データ置換回路２２
は、並べ替えたデータを出力データ保持メモリ２４に供
給する。
【０１０８】置換データＲＯＭ２３は、例えば発生した
乱数に基づいて決定されたデータの置換位置情報を格納
する。すなわち、インターリーバ２０は、この置換位置
情報に基づいてデータのインターリーブを行うランダム
インターリーバとして構成される。置換データＲＯＭ２
３に格納されている置換位置情報は、随時データ置換回
路２２によって読み出される。
乱数に基づいて決定されたデータの置換位置情報を格納
する。すなわち、インターリーバ２０は、この置換位置
情報に基づいてデータのインターリーブを行うランダム
インターリーバとして構成される。置換データＲＯＭ２
３に格納されている置換位置情報は、随時データ置換回
路２２によって読み出される。
【０１０９】出力データ保持メモリ２４は、データ置換
回路２２から供給されるデータを保持し、これらのデー
タを３つのビット系列からなるインターリーブデータＤ
３として、所定のタイミングで後段の畳み込み符号化器
３０に出力する。
回路２２から供給されるデータを保持し、これらのデー
タを３つのビット系列からなるインターリーブデータＤ
３として、所定のタイミングで後段の畳み込み符号化器
３０に出力する。
【０１１０】このようなインターリーバ２０は、畳み込
み符号化器１０から出力された３つのビット系列からな
る符号化データＤ２にインターリーブを施し、生成した
３つのビット系列からなるインターリーブデータＤ３を
後段の畳み込み符号化器３０に出力する。
み符号化器１０から出力された３つのビット系列からな
る符号化データＤ２にインターリーブを施し、生成した
３つのビット系列からなるインターリーブデータＤ３を
後段の畳み込み符号化器３０に出力する。
【０１１１】畳み込み符号化器３０は、「D. Divsalar,
S. Dolinar and F. Pollara "Serial Concatenated Tr
ellis Coded Modulation with Rate-1 Inner Code", GL
OBECOM 2000」に記載されている畳み込み符号化器と同
様のものであり、図５に示すように、３つの排他的論理
和回路３１，３２，３３と、シフトレジスタ３４とを有
する。
S. Dolinar and F. Pollara "Serial Concatenated Tr
ellis Coded Modulation with Rate-1 Inner Code", GL
OBECOM 2000」に記載されている畳み込み符号化器と同
様のものであり、図５に示すように、３つの排他的論理
和回路３１，３２，３３と、シフトレジスタ３４とを有
する。
【０１１２】排他的論理和回路３１は、シフトレジスタ
３４から供給されるデータと、１ビットのインターリー
ブデータＤ３１とを用いて排他的論理和演算を行い、演
算結果を３ビットの符号化データＤ４のうちの１ビット
の符号化データＤ４１として後段の多値変調マッピング
回路４０に出力する。
３４から供給されるデータと、１ビットのインターリー
ブデータＤ３１とを用いて排他的論理和演算を行い、演
算結果を３ビットの符号化データＤ４のうちの１ビット
の符号化データＤ４１として後段の多値変調マッピング
回路４０に出力する。
【０１１３】排他的論理和回路３２は、２ビットのイン
ターリーブデータＤ３１，Ｄ３２を用いて排他的論理和
演算を行い、演算結果を３ビットの符号化データＤ４の
うちの１ビットの符号化データＤ４２として後段の多値
変調マッピング回路４０に出力する。
ターリーブデータＤ３１，Ｄ３２を用いて排他的論理和
演算を行い、演算結果を３ビットの符号化データＤ４の
うちの１ビットの符号化データＤ４２として後段の多値
変調マッピング回路４０に出力する。
【０１１４】排他的論理和回路３３は、シフトレジスタ
３４から供給されるデータと、３ビットのインターリー
ブデータＤ３１，Ｄ３２，Ｄ３３とを用いて排他的論理
和演算を行い、演算結果をシフトレジスタ３４に供給す
るとともに、３ビットの符号化データＤ４のうちの１ビ
ットの符号化データＤ４３として後段の多値変調マッピ
ング回路４０に出力する。
３４から供給されるデータと、３ビットのインターリー
ブデータＤ３１，Ｄ３２，Ｄ３３とを用いて排他的論理
和演算を行い、演算結果をシフトレジスタ３４に供給す
るとともに、３ビットの符号化データＤ４のうちの１ビ
ットの符号化データＤ４３として後段の多値変調マッピ
ング回路４０に出力する。
【０１１５】シフトレジスタ３４は、保持している１ビ
ットのデータを排他的論理和回路３１，３３に供給し続
ける。そして、シフトレジスタ３４は、クロックに同期
させて、排他的論理和回路３３から供給される１ビット
のデータを新たに保持し、このデータを排他的論理和回
路３１，３３に新たに供給する。
ットのデータを排他的論理和回路３１，３３に供給し続
ける。そして、シフトレジスタ３４は、クロックに同期
させて、排他的論理和回路３３から供給される１ビット
のデータを新たに保持し、このデータを排他的論理和回
路３１，３３に新たに供給する。
【０１１６】このような畳み込み符号化器３０は、３ビ
ットのインターリーブデータＤ３１，Ｄ３２，Ｄ３３を
入力すると、これらのインターリーブデータＤ３１，Ｄ
３２，Ｄ３３に対して畳み込み演算を行い、演算結果を
３ビットの符号化データＤ４ １，Ｄ４２，Ｄ４３として
後段の多値変調マッピング回路４０に出力する。すなわ
ち、畳み込み符号化器３０は、内符号の符号化として符
号化率が"３／３＝１"の畳み込み演算を行い、符号化デ
ータＤ４を後段の多値変調マッピング回路４０に出力す
る。
ットのインターリーブデータＤ３１，Ｄ３２，Ｄ３３を
入力すると、これらのインターリーブデータＤ３１，Ｄ
３２，Ｄ３３に対して畳み込み演算を行い、演算結果を
３ビットの符号化データＤ４ １，Ｄ４２，Ｄ４３として
後段の多値変調マッピング回路４０に出力する。すなわ
ち、畳み込み符号化器３０は、内符号の符号化として符
号化率が"３／３＝１"の畳み込み演算を行い、符号化デ
ータＤ４を後段の多値変調マッピング回路４０に出力す
る。
【０１１７】多値変調マッピング回路４０は、畳み込み
符号化器３０から出力された符号化データＤ４を、クロ
ックに同期させて、例えば８ＰＳＫ変調方式の伝送シン
ボルにマッピングする。具体的には、多値変調マッピン
グ回路４０は、畳み込み符号化器３０から出力された３
ビットの符号化データＤ４を１つの伝送シンボルとして
マッピングし、１つの符号化伝送シンボルＤ５を生成す
る。このとき、多値変調マッピング回路４０は、詳細は
後述するが、入力距離"２"に対する出力距離分布を改善
することができる最適な信号点配置を行う。多値変調マ
ッピング回路４０は、生成した符号化伝送シンボルＤ５
を外部に出力する。
符号化器３０から出力された符号化データＤ４を、クロ
ックに同期させて、例えば８ＰＳＫ変調方式の伝送シン
ボルにマッピングする。具体的には、多値変調マッピン
グ回路４０は、畳み込み符号化器３０から出力された３
ビットの符号化データＤ４を１つの伝送シンボルとして
マッピングし、１つの符号化伝送シンボルＤ５を生成す
る。このとき、多値変調マッピング回路４０は、詳細は
後述するが、入力距離"２"に対する出力距離分布を改善
することができる最適な信号点配置を行う。多値変調マ
ッピング回路４０は、生成した符号化伝送シンボルＤ５
を外部に出力する。
【０１１８】このような符号化装置１は、畳み込み符号
化器１０によって外符号の符号化として符号化率が"２
／３"の畳み込み演算を行い、畳み込み符号化器３０に
よって内符号の符号化として符号化率が"１"の畳み込み
演算を行うことにより、全体として、符号化率が"（２
／３）×１＝２／３"の縦列連接畳み込み演算を行う。
この符号化装置１によって符号化され且つ変調されたデ
ータは、無記憶通信路２を介して受信装置に出力され
る。
化器１０によって外符号の符号化として符号化率が"２
／３"の畳み込み演算を行い、畳み込み符号化器３０に
よって内符号の符号化として符号化率が"１"の畳み込み
演算を行うことにより、全体として、符号化率が"（２
／３）×１＝２／３"の縦列連接畳み込み演算を行う。
この符号化装置１によって符号化され且つ変調されたデ
ータは、無記憶通信路２を介して受信装置に出力され
る。
【０１１９】一方、復号装置３は、図６に示すように、
内符号の復号を行う軟出力復号回路５０と、入力したデ
ータの順序を元に戻すデインターリーバ６０と、入力し
たデータの順序を並べ替えるインターリーバ７０と、外
符号の復号を行う軟出力復号回路８０と、入力したデー
タを２値化する２値化回路９０とを備える。この復号装
置３は、無記憶通信路２上で発生したノイズの影響によ
ってアナログ値をとり軟入力（soft-input）とされる受
信値Ｄ６から符号化装置１における入力データＤ１を推
定し、復号データＤ１３として出力する。
内符号の復号を行う軟出力復号回路５０と、入力したデ
ータの順序を元に戻すデインターリーバ６０と、入力し
たデータの順序を並べ替えるインターリーバ７０と、外
符号の復号を行う軟出力復号回路８０と、入力したデー
タを２値化する２値化回路９０とを備える。この復号装
置３は、無記憶通信路２上で発生したノイズの影響によ
ってアナログ値をとり軟入力（soft-input）とされる受
信値Ｄ６から符号化装置１における入力データＤ１を推
定し、復号データＤ１３として出力する。
【０１２０】軟出力復号回路５０は、符号化装置１にお
ける畳み込み符号化器３０に対応して備えられるもので
ある。軟出力復号回路５０は、図７に示すように、ＢＣ
ＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ
復号を行うＭＡＰ復号器５１と、３つの差分器５２，５
３，５４とを有する。
ける畳み込み符号化器３０に対応して備えられるもので
ある。軟出力復号回路５０は、図７に示すように、ＢＣ
ＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリ
ズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ
復号を行うＭＡＰ復号器５１と、３つの差分器５２，５
３，５４とを有する。
【０１２１】ＭＡＰ復号器５１は、軟入力である受信値
Ｄ６と、インターリーバ７０から供給された軟入力であ
る３ビットの情報ビットに対する事前確率情報（a prio
ri probability information）Ｄ７１，Ｄ７２，Ｄ７３
とを入力し、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−
ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズ
ムに基づくＭＡＰ復号を行い、受信値Ｄ６を元に３ビッ
トの情報ビットに対する事後確率情報Ｄ１４１，Ｄ１４
２，Ｄ１４３を生成する。ＭＡＰ復号器５１は、生成し
た事後確率情報Ｄ１４１を差分器５２に供給するととも
に、生成した事後確率情報Ｄ１４２を差分器５３に供給
するとともに、生成した事後確率情報Ｄ１４３を差分器
５４に供給する。
Ｄ６と、インターリーバ７０から供給された軟入力であ
る３ビットの情報ビットに対する事前確率情報（a prio
ri probability information）Ｄ７１，Ｄ７２，Ｄ７３
とを入力し、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−
ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズ
ムに基づくＭＡＰ復号を行い、受信値Ｄ６を元に３ビッ
トの情報ビットに対する事後確率情報Ｄ１４１，Ｄ１４
２，Ｄ１４３を生成する。ＭＡＰ復号器５１は、生成し
た事後確率情報Ｄ１４１を差分器５２に供給するととも
に、生成した事後確率情報Ｄ１４２を差分器５３に供給
するとともに、生成した事後確率情報Ｄ１４３を差分器
５４に供給する。
【０１２２】差分器５２は、軟入力とされる事後確率情
報Ｄ１４１と軟入力とされる事前確率情報Ｄ７１との差
分値を求め、この差分値を符号の拘束条件によって求ま
る３ビットの情報ビットに対する外部情報Ｄ８のうちの
１ビットの外部情報Ｄ８１として後段のデインターリー
バ６０に軟出力として出力する。
報Ｄ１４１と軟入力とされる事前確率情報Ｄ７１との差
分値を求め、この差分値を符号の拘束条件によって求ま
る３ビットの情報ビットに対する外部情報Ｄ８のうちの
１ビットの外部情報Ｄ８１として後段のデインターリー
バ６０に軟出力として出力する。
【０１２３】差分器５３は、軟入力とされる事後確率情
報Ｄ１４２と軟入力とされる事前確率情報Ｄ７２との差
分値を求め、この差分値を３ビットの情報ビットに対す
る外部情報Ｄ８のうちの１ビットの外部情報Ｄ８２とし
て後段のデインターリーバ６０に軟出力として出力す
る。
報Ｄ１４２と軟入力とされる事前確率情報Ｄ７２との差
分値を求め、この差分値を３ビットの情報ビットに対す
る外部情報Ｄ８のうちの１ビットの外部情報Ｄ８２とし
て後段のデインターリーバ６０に軟出力として出力す
る。
【０１２４】差分器５４は、軟入力とされる事後確率情
報Ｄ１４３と軟入力とされる事前確率情報Ｄ７３との差
分値を求め、この差分値を３ビットの情報ビットに対す
る外部情報Ｄ８のうちの１ビットの外部情報Ｄ８３とし
て後段のデインターリーバ６０に軟出力として出力す
る。
報Ｄ１４３と軟入力とされる事前確率情報Ｄ７３との差
分値を求め、この差分値を３ビットの情報ビットに対す
る外部情報Ｄ８のうちの１ビットの外部情報Ｄ８３とし
て後段のデインターリーバ６０に軟出力として出力す
る。
【０１２５】このような軟出力復号回路５０は、受信装
置によって受信された軟入力の受信値Ｄ６を入力すると
ともに、インターリーバ７０から供給された軟入力の情
報ビットに対する事前確率情報Ｄ７を入力し、これらの
受信値Ｄ６と事前確率情報Ｄ７とを用いて、ＢＣＪＲア
ルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又
はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を
行い、内符号の軟出力復号を行う。軟出力復号回路５０
は、符号の拘束条件によって求められる外部情報Ｄ８を
生成し、この外部情報Ｄ８を後段のデインターリーバ６
０に軟出力として出力する。
置によって受信された軟入力の受信値Ｄ６を入力すると
ともに、インターリーバ７０から供給された軟入力の情
報ビットに対する事前確率情報Ｄ７を入力し、これらの
受信値Ｄ６と事前確率情報Ｄ７とを用いて、ＢＣＪＲア
ルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又
はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を
行い、内符号の軟出力復号を行う。軟出力復号回路５０
は、符号の拘束条件によって求められる外部情報Ｄ８を
生成し、この外部情報Ｄ８を後段のデインターリーバ６
０に軟出力として出力する。
【０１２６】具体的に説明するために、情報ビットを
ｕ、符号ビットをｃ、受信値Ｄ６をｙとすると、軟出力
復号回路５０は、ＭＡＰ復号器５１に対して、受信値Ｄ
６（ｙ）とともに、次式（８）で表される事前確率情報
Ｄ７（Ｌ（ｕ））を入力する。
ｕ、符号ビットをｃ、受信値Ｄ６をｙとすると、軟出力
復号回路５０は、ＭＡＰ復号器５１に対して、受信値Ｄ
６（ｙ）とともに、次式（８）で表される事前確率情報
Ｄ７（Ｌ（ｕ））を入力する。
【０１２７】
【数８】
【０１２８】すなわち、軟出力復号回路５０は、ＭＡＰ
復号器５１に対して、受信値Ｄ６（ｙ）と、情報ビット
ｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"
である確率Ｐ（ｕ＝０）との比の自然対数で表される符
号の拘束条件がない事前確率情報Ｄ７（Ｌ（ｕ））とを
入力する。
復号器５１に対して、受信値Ｄ６（ｙ）と、情報ビット
ｕが"１"である確率Ｐ（ｕ＝１）と情報ビットｕが"０"
である確率Ｐ（ｕ＝０）との比の自然対数で表される符
号の拘束条件がない事前確率情報Ｄ７（Ｌ（ｕ））とを
入力する。
【０１２９】続いて、軟出力復号回路５０は、ＭＡＰ復
号器５１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏ
ｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴ
リズムに基づくＭＡＰ復号を行い、次式（９）で表され
る事後確率情報Ｄ１４（Ｌ＊（ｕ））を生成する。
号器５１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏ
ｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴ
リズムに基づくＭＡＰ復号を行い、次式（９）で表され
る事後確率情報Ｄ１４（Ｌ＊（ｕ））を生成する。
【０１３０】
【数９】
【０１３１】すなわち、軟出力復号回路５０は、ＭＡＰ
復号器５１により、受信値Ｄ６（ｙ）を受信した際に情
報ビットｕが"１"である確率Ｐ（ｕ＝１｜ｙ）と、受信
値Ｄ６（ｙ）を受信した際に情報ビットｕが"０"である
確率Ｐ（ｕ＝０｜ｙ）との比の自然対数で表される符号
の拘束条件に基づく事後確率情報Ｄ１４（Ｌ＊（ｕ））
を生成する。なお、この事後確率情報Ｄ１４（Ｌ
＊（ｕ））は、対数尤度比（log likelihood ratio）と
も呼ばれ、ここでは、受信値Ｄ６（ｙ）を受信した際の
情報ビットｕの尤度を示すものである。
復号器５１により、受信値Ｄ６（ｙ）を受信した際に情
報ビットｕが"１"である確率Ｐ（ｕ＝１｜ｙ）と、受信
値Ｄ６（ｙ）を受信した際に情報ビットｕが"０"である
確率Ｐ（ｕ＝０｜ｙ）との比の自然対数で表される符号
の拘束条件に基づく事後確率情報Ｄ１４（Ｌ＊（ｕ））
を生成する。なお、この事後確率情報Ｄ１４（Ｌ
＊（ｕ））は、対数尤度比（log likelihood ratio）と
も呼ばれ、ここでは、受信値Ｄ６（ｙ）を受信した際の
情報ビットｕの尤度を示すものである。
【０１３２】そして、軟出力復号回路５０は、差分器５
２，５３，５４のそれぞれにより、次式（１０）で表さ
れるように、事後確率情報Ｄ１４（Ｌ＊（ｕ））と事前
確率情報Ｄ７（Ｌ（ｕ））との差分値である外部情報Ｄ
８（Ｌｅ（ｕ））を求める。
２，５３，５４のそれぞれにより、次式（１０）で表さ
れるように、事後確率情報Ｄ１４（Ｌ＊（ｕ））と事前
確率情報Ｄ７（Ｌ（ｕ））との差分値である外部情報Ｄ
８（Ｌｅ（ｕ））を求める。
【０１３３】
【数１０】
【０１３４】軟出力復号回路５０は、このようにして外
部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデイン
ターリーバ６０に軟出力として出力する。なお、この外
部情報Ｄ８は、符号化装置１におけるインターリーバ２
０によって生成されたインターリーブデータＤ３に対応
するものである。
部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデイン
ターリーバ６０に軟出力として出力する。なお、この外
部情報Ｄ８は、符号化装置１におけるインターリーバ２
０によって生成されたインターリーブデータＤ３に対応
するものである。
【０１３５】デインターリーバ６０は、符号化装置１に
おけるインターリーバ２０によってインターリーブされ
たインターリーブデータＤ３のビット配列を、それぞ
れ、元の符号化データＤ２のビット配列に戻すように、
軟出力復号回路５０から出力される軟入力の外部情報Ｄ
８にデインターリーブを施す。デインターリーバ６０
は、デインターリーブして得られたデータを後段の軟出
力復号回路８０における符号ビットに対する事前確率情
報Ｄ９として出力する。
おけるインターリーバ２０によってインターリーブされ
たインターリーブデータＤ３のビット配列を、それぞ
れ、元の符号化データＤ２のビット配列に戻すように、
軟出力復号回路５０から出力される軟入力の外部情報Ｄ
８にデインターリーブを施す。デインターリーバ６０
は、デインターリーブして得られたデータを後段の軟出
力復号回路８０における符号ビットに対する事前確率情
報Ｄ９として出力する。
【０１３６】インターリーバ７０は、軟出力復号回路８
０から出力された軟入力である符号ビットに対する外部
情報Ｄ１２に対して、符号化装置１におけるインターリ
ーバ２０と同一の置換位置情報に基づいたインターリー
ブを施す。インターリーバ７０は、インターリーブして
得られたデータを軟出力復号回路５０における情報ビッ
トに対する事前確率情報Ｄ７として出力する。
０から出力された軟入力である符号ビットに対する外部
情報Ｄ１２に対して、符号化装置１におけるインターリ
ーバ２０と同一の置換位置情報に基づいたインターリー
ブを施す。インターリーバ７０は、インターリーブして
得られたデータを軟出力復号回路５０における情報ビッ
トに対する事前確率情報Ｄ７として出力する。
【０１３７】軟出力復号回路８０は、符号化装置１にお
ける畳み込み符号化器１０に対応して備えられるもので
ある。軟出力復号回路８０は、図８に示すように、上述
したＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲ
アルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づ
くＭＡＰ復号を行うＭＡＰ復号器８１と、５つの差分器
８２，８３，８４，８５，８６とを有する。
ける畳み込み符号化器１０に対応して備えられるもので
ある。軟出力復号回路８０は、図８に示すように、上述
したＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲ
アルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズムに基づ
くＭＡＰ復号を行うＭＡＰ復号器８１と、５つの差分器
８２，８３，８４，８５，８６とを有する。
【０１３８】ＭＡＰ復号器８１は、デインターリーバ６
０から出力された軟入力である３ビットの符号ビットに
対する事前確率情報Ｄ９１，Ｄ９２，Ｄ９３と、値が"
０"である２ビットの情報ビットに対する事前確率情報
Ｄ１０１，Ｄ１０２とを入力し、ＢＣＪＲアルゴリズ
ム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ
−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、２
ビットの情報ビットに対する事後確率情報Ｄ１５１，Ｄ
１５２を生成するとともに、３ビットの符号ビットに対
する事後確率情報Ｄ１６１，Ｄ１６２，Ｄ１６３を生成
する。ＭＡＰ復号器８１は、生成した事後確率情報Ｄ１
５１を差分器８２に供給するとともに、生成した事後確
率情報Ｄ１５２を差分器８３に供給する。また、ＭＡＰ
復号器８１は、生成した事後確率情報Ｄ１６１を差分器
８４に供給するとともに、生成した事後確率情報Ｄ１６
２を差分器８５に供給するとともに、生成した事後確率
情報Ｄ１６３を差分器８６に供給する。
０から出力された軟入力である３ビットの符号ビットに
対する事前確率情報Ｄ９１，Ｄ９２，Ｄ９３と、値が"
０"である２ビットの情報ビットに対する事前確率情報
Ｄ１０１，Ｄ１０２とを入力し、ＢＣＪＲアルゴリズ
ム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ
−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行い、２
ビットの情報ビットに対する事後確率情報Ｄ１５１，Ｄ
１５２を生成するとともに、３ビットの符号ビットに対
する事後確率情報Ｄ１６１，Ｄ１６２，Ｄ１６３を生成
する。ＭＡＰ復号器８１は、生成した事後確率情報Ｄ１
５１を差分器８２に供給するとともに、生成した事後確
率情報Ｄ１５２を差分器８３に供給する。また、ＭＡＰ
復号器８１は、生成した事後確率情報Ｄ１６１を差分器
８４に供給するとともに、生成した事後確率情報Ｄ１６
２を差分器８５に供給するとともに、生成した事後確率
情報Ｄ１６３を差分器８６に供給する。
【０１３９】差分器８２は、軟入力とされる事後確率情
報Ｄ１５１と値が"０"である事前確率情報Ｄ１０１との
差分値、すなわち、事後確率情報Ｄ１５１を符号の拘束
条件によって求まる２ビットの情報ビットに対する外部
情報Ｄ１１のうちの１ビットの外部情報Ｄ１１１として
後段の２値化回路９０に軟出力として出力する。
報Ｄ１５１と値が"０"である事前確率情報Ｄ１０１との
差分値、すなわち、事後確率情報Ｄ１５１を符号の拘束
条件によって求まる２ビットの情報ビットに対する外部
情報Ｄ１１のうちの１ビットの外部情報Ｄ１１１として
後段の２値化回路９０に軟出力として出力する。
【０１４０】差分器８３は、軟入力とされる事後確率情
報Ｄ１５２と値が"０"である事前確率情報Ｄ１０２との
差分値、すなわち、事後確率情報Ｄ１５２を２ビットの
情報ビットに対する外部情報Ｄ１１のうちの１ビットの
外部情報Ｄ１１２として後段の２値化回路９０に軟出力
として出力する。
報Ｄ１５２と値が"０"である事前確率情報Ｄ１０２との
差分値、すなわち、事後確率情報Ｄ１５２を２ビットの
情報ビットに対する外部情報Ｄ１１のうちの１ビットの
外部情報Ｄ１１２として後段の２値化回路９０に軟出力
として出力する。
【０１４１】差分器８４は、軟入力とされる事後確率情
報Ｄ１６１と軟入力とされる事前確率情報Ｄ９１との差
分値を求め、この差分値を３ビットの符号ビットに対す
る外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２１
としてインターリーバ７０に軟出力として出力する。
報Ｄ１６１と軟入力とされる事前確率情報Ｄ９１との差
分値を求め、この差分値を３ビットの符号ビットに対す
る外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２１
としてインターリーバ７０に軟出力として出力する。
【０１４２】差分器８５は、軟入力とされる事後確率情
報Ｄ１６２と軟入力とされる事前確率情報Ｄ９２との差
分値を求め、この差分値を３ビットの符号ビットに対す
る外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２２
としてインターリーバ７０に軟出力として出力する。
報Ｄ１６２と軟入力とされる事前確率情報Ｄ９２との差
分値を求め、この差分値を３ビットの符号ビットに対す
る外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２２
としてインターリーバ７０に軟出力として出力する。
【０１４３】差分器８６は、軟入力とされる事後確率情
報Ｄ１６３と軟入力とされる事前確率情報Ｄ９３との差
分値を求め、この差分値を３ビットの符号ビットに対す
る外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２３
としてインターリーバ７０に軟出力として出力する。
報Ｄ１６３と軟入力とされる事前確率情報Ｄ９３との差
分値を求め、この差分値を３ビットの符号ビットに対す
る外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２３
としてインターリーバ７０に軟出力として出力する。
【０１４４】このような軟出力復号回路８０は、デイン
ターリーバ６０から出力された軟入力の符号ビットに対
する事前確率情報Ｄ９を入力するとともに、値が"０"で
ある情報ビットに対する事前確率情報Ｄ１０を入力し、
これらの事前確率情報Ｄ９，Ｄ１０を用いて、ＢＣＪＲ
アルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム
又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号
を行い、外符号の軟出力復号を行う。軟出力復号回路８
０は、符号の拘束条件によって求められる外部情報Ｄ１
１，Ｄ１２を生成し、外部情報Ｄ１１を後段の２値化回
路９０に軟出力として出力するとともに、外部情報Ｄ１
２をインターリーバ７０に軟出力として出力する。
ターリーバ６０から出力された軟入力の符号ビットに対
する事前確率情報Ｄ９を入力するとともに、値が"０"で
ある情報ビットに対する事前確率情報Ｄ１０を入力し、
これらの事前確率情報Ｄ９，Ｄ１０を用いて、ＢＣＪＲ
アルゴリズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム
又はＬｏｇ−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号
を行い、外符号の軟出力復号を行う。軟出力復号回路８
０は、符号の拘束条件によって求められる外部情報Ｄ１
１，Ｄ１２を生成し、外部情報Ｄ１１を後段の２値化回
路９０に軟出力として出力するとともに、外部情報Ｄ１
２をインターリーバ７０に軟出力として出力する。
【０１４５】具体的に説明するために、情報ビットを
ｕ、符号ビットをｃとすると、軟出力復号回路８０は、
ＭＡＰ復号器８１に対して、次式（１１）で表される事
前確率情報Ｄ１０（Ｌ（ｕ））と、次式（１２）で表さ
れる事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。
ｕ、符号ビットをｃとすると、軟出力復号回路８０は、
ＭＡＰ復号器８１に対して、次式（１１）で表される事
前確率情報Ｄ１０（Ｌ（ｕ））と、次式（１２）で表さ
れる事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。
【０１４６】
【数１１】
【０１４７】
【数１２】
【０１４８】すなわち、軟出力復号回路８０は、ＭＡＰ
復号器８１に対して、情報ビットｕが"１"である確率Ｐ
（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝
０）との比の自然対数で表される符号の拘束条件に基づ
く事前確率情報Ｄ１０（Ｌ（ｕ））と、符号ビットｃ
が"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"で
ある確率Ｐ（ｃ＝０）との比の自然対数で表される符号
の拘束条件に基づく事前確率情報Ｄ９（Ｌ（ｃ））とを
入力する。なお、上式（１１）及び上式（１２）におけ
る右辺に記されるべき符号の拘束条件は、ここでは省略
している。また、ここでは、事前確率情報Ｄ１０（Ｌ
（ｕ））は"０"であるが、これは、情報ビットｕが"０"
であるか"１"であるかの確率が"１／２"であることを示
すことに他ならない。
復号器８１に対して、情報ビットｕが"１"である確率Ｐ
（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝
０）との比の自然対数で表される符号の拘束条件に基づ
く事前確率情報Ｄ１０（Ｌ（ｕ））と、符号ビットｃ
が"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"で
ある確率Ｐ（ｃ＝０）との比の自然対数で表される符号
の拘束条件に基づく事前確率情報Ｄ９（Ｌ（ｃ））とを
入力する。なお、上式（１１）及び上式（１２）におけ
る右辺に記されるべき符号の拘束条件は、ここでは省略
している。また、ここでは、事前確率情報Ｄ１０（Ｌ
（ｕ））は"０"であるが、これは、情報ビットｕが"０"
であるか"１"であるかの確率が"１／２"であることを示
すことに他ならない。
【０１４９】続いて、軟出力復号回路８０は、ＭＡＰ復
号器８１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏ
ｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴ
リズムに基づくＭＡＰ復号を行い、次式（１３）で表さ
れる事後確率情報Ｄ１５（Ｌ ＊（ｕ））と、次式（１
４）で表される事後確率情報Ｄ１６（Ｌ＊（ｃ））とを
生成する。
号器８１により、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏ
ｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴ
リズムに基づくＭＡＰ復号を行い、次式（１３）で表さ
れる事後確率情報Ｄ１５（Ｌ ＊（ｕ））と、次式（１
４）で表される事後確率情報Ｄ１６（Ｌ＊（ｃ））とを
生成する。
【０１５０】
【数１３】
【０１５１】
【数１４】
【０１５２】すなわち、軟出力復号回路８０は、ＭＡＰ
復号器８１により、情報ビットｕが"１"である確率Ｐ
（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝
０）との比の自然対数で表される符号の拘束条件に基づ
く事後確率情報Ｄ１５（Ｌ＊（ｕ））と、符号ビットｃ
が"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"で
ある確率Ｐ（ｃ＝０）との比の自然対数で表される符号
の拘束条件に基づく事後確率情報Ｄ１６（Ｌ＊（ｃ））
とを生成する。なお、上式（１３）及び上式（１４）に
おける右辺に記されるべき符号の拘束条件は、ここでは
省略している。また、これらの事後確率情報Ｄ１５（Ｌ
＊（ｕ））と事後確率情報Ｄ１６（Ｌ＊（ｃ））とは、
対数尤度比とも呼ばれ、ここではそれぞれ、情報ビット
ｕの尤度と符号ビットｃの尤度とを示すものである。
復号器８１により、情報ビットｕが"１"である確率Ｐ
（ｕ＝１）と情報ビットｕが"０"である確率Ｐ（ｕ＝
０）との比の自然対数で表される符号の拘束条件に基づ
く事後確率情報Ｄ１５（Ｌ＊（ｕ））と、符号ビットｃ
が"１"である確率Ｐ（ｃ＝１）と符号ビットｃが"０"で
ある確率Ｐ（ｃ＝０）との比の自然対数で表される符号
の拘束条件に基づく事後確率情報Ｄ１６（Ｌ＊（ｃ））
とを生成する。なお、上式（１３）及び上式（１４）に
おける右辺に記されるべき符号の拘束条件は、ここでは
省略している。また、これらの事後確率情報Ｄ１５（Ｌ
＊（ｕ））と事後確率情報Ｄ１６（Ｌ＊（ｃ））とは、
対数尤度比とも呼ばれ、ここではそれぞれ、情報ビット
ｕの尤度と符号ビットｃの尤度とを示すものである。
【０１５３】そして、軟出力復号回路８０は、差分器８
２，８３のそれぞれにより、次式（１５）で表されるよ
うに、事後確率情報Ｄ１５（Ｌ＊（ｕ））と事前確率情
報Ｄ１０（Ｌ（ｕ））との差分値である外部情報Ｄ１１
（Ｌｅ（ｕ））を求めるとともに、差分器８４，８５，
８６のそれぞれにより、次式（１６）で表されるよう
に、事後確率情報Ｄ１６（Ｌ＊（ｃ））と事前確率情報
Ｄ９（Ｌ（ｃ））との差分値である外部情報Ｄ１２（Ｌ
ｅ（ｃ））を求める。
２，８３のそれぞれにより、次式（１５）で表されるよ
うに、事後確率情報Ｄ１５（Ｌ＊（ｕ））と事前確率情
報Ｄ１０（Ｌ（ｕ））との差分値である外部情報Ｄ１１
（Ｌｅ（ｕ））を求めるとともに、差分器８４，８５，
８６のそれぞれにより、次式（１６）で表されるよう
に、事後確率情報Ｄ１６（Ｌ＊（ｃ））と事前確率情報
Ｄ９（Ｌ（ｃ））との差分値である外部情報Ｄ１２（Ｌ
ｅ（ｃ））を求める。
【０１５４】
【数１５】
【０１５５】
【数１６】
【０１５６】軟出力復号回路８０は、このようにして外
部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段
の２値化回路９０に軟出力として出力するとともに、外
部情報Ｄ１２をインターリーバ７０に軟出力として出力
する。
部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段
の２値化回路９０に軟出力として出力するとともに、外
部情報Ｄ１２をインターリーバ７０に軟出力として出力
する。
【０１５７】なお、軟出力復号回路８０は、情報ビット
に対する事前確率情報Ｄ１０が"０"であることから、差
分器８２，８３を必ずしも有する必要はない。
に対する事前確率情報Ｄ１０が"０"であることから、差
分器８２，８３を必ずしも有する必要はない。
【０１５８】２値化回路９０は、軟出力復号回路８０に
よって生成された事後確率情報Ｄ１５を２値化し、硬出
力（hard-output）の復号データＤ１３として出力す
る。
よって生成された事後確率情報Ｄ１５を２値化し、硬出
力（hard-output）の復号データＤ１３として出力す
る。
【０１５９】このような復号装置３は、符号化装置１に
おける畳み込み符号化器３０，１０のそれぞれに対応す
る軟出力復号回路５０，８０を備えることにより、復号
複雑度が高い符号を複雑度の小さい要素に分解し、軟出
力復号回路５０，８０の間の相互作用によって特性を逐
次的に向上させることができる。復号装置３は、受信値
Ｄ６を入力すると、軟出力復号回路５０乃至軟出力復号
回路８０の復号動作を例えば数回乃至数十回といった所
定の回数だけ反復して行い、所定の回数の復号動作の結
果得られた軟出力の事後確率情報Ｄ１５に基づいて、復
号データＤ１３を出力する。
おける畳み込み符号化器３０，１０のそれぞれに対応す
る軟出力復号回路５０，８０を備えることにより、復号
複雑度が高い符号を複雑度の小さい要素に分解し、軟出
力復号回路５０，８０の間の相互作用によって特性を逐
次的に向上させることができる。復号装置３は、受信値
Ｄ６を入力すると、軟出力復号回路５０乃至軟出力復号
回路８０の復号動作を例えば数回乃至数十回といった所
定の回数だけ反復して行い、所定の回数の復号動作の結
果得られた軟出力の事後確率情報Ｄ１５に基づいて、復
号データＤ１３を出力する。
【０１６０】さて、以下では、符号化装置１に備えられ
る多値変調マッピング回路４０によるエラーフロア現象
が生じるビットエラーレートの値を改善するための最適
な信号点のマッピングについて説明する。
る多値変調マッピング回路４０によるエラーフロア現象
が生じるビットエラーレートの値を改善するための最適
な信号点のマッピングについて説明する。
【０１６１】符号化装置１は、上述した「D. Divsalar,
S. Dolinar and F. Pollara "Serial Concatenated Tr
ellis Coded Modulation with Rate-1 Inner Code", GL
OBECOM 2000」に記載されている手法においては、互い
に隣り合う信号点の入力距離が不均一なものとなってい
たのに対して、多値変調マッピング回路４０により、８
ＰＳＫ変調方式の８個の信号点を、２つの集合Ａ及集合
びＢに分割し、集合Ａの各要素を［Ａ０，Ａ２，Ａ４，
Ａ６］とし、集合Ｂの各要素を［Ｂ１，Ｂ３，Ｂ５，Ｂ
７］とすると、例えば図９に示すように、互いに隣り合
う信号点の入力距離が、どの信号点から見ても同じもの
となるような信号点のマッピングを行い、入力距離"２"
に対する出力距離分布を改善する。
S. Dolinar and F. Pollara "Serial Concatenated Tr
ellis Coded Modulation with Rate-1 Inner Code", GL
OBECOM 2000」に記載されている手法においては、互い
に隣り合う信号点の入力距離が不均一なものとなってい
たのに対して、多値変調マッピング回路４０により、８
ＰＳＫ変調方式の８個の信号点を、２つの集合Ａ及集合
びＢに分割し、集合Ａの各要素を［Ａ０，Ａ２，Ａ４，
Ａ６］とし、集合Ｂの各要素を［Ｂ１，Ｂ３，Ｂ５，Ｂ
７］とすると、例えば図９に示すように、互いに隣り合
う信号点の入力距離が、どの信号点から見ても同じもの
となるような信号点のマッピングを行い、入力距離"２"
に対する出力距離分布を改善する。
【０１６２】具体的には、符号化装置１においては、多
値変調マッピング回路４０により、要素Ａ０で表される
信号点の入力として"０００"を割り当て、要素Ｂ１で表
される信号点の入力として"１００"を割り当て、要素Ａ
２で表される信号点の入力として"０１１"を割り当て、
要素Ｂ３で表される信号点の入力として"０１０"を割り
当て、要素Ａ４で表される信号点の入力として"１０１"
を割り当て、要素Ｂ５で表される信号点の入力として"
００１"を割り当て、要素Ａ６で表される信号点の入力
として"１１０"を割り当て、要素Ｂ７で表される信号点
の入力として"１１１"を割り当てることにより、互いに
隣り合う信号点の入力距離が"１"及び"３"となるよう
に、信号点のマッピングを行う。なお、同図において
は、各信号点に割り当てられている入力の値は、畳み込
み符号化器３０に入力されるインターリーブデータＤ３
１，Ｄ３２，Ｄ３３を、（Ｄ３１，Ｄ３２，Ｄ３３）の
順序で表したものである。
値変調マッピング回路４０により、要素Ａ０で表される
信号点の入力として"０００"を割り当て、要素Ｂ１で表
される信号点の入力として"１００"を割り当て、要素Ａ
２で表される信号点の入力として"０１１"を割り当て、
要素Ｂ３で表される信号点の入力として"０１０"を割り
当て、要素Ａ４で表される信号点の入力として"１０１"
を割り当て、要素Ｂ５で表される信号点の入力として"
００１"を割り当て、要素Ａ６で表される信号点の入力
として"１１０"を割り当て、要素Ｂ７で表される信号点
の入力として"１１１"を割り当てることにより、互いに
隣り合う信号点の入力距離が"１"及び"３"となるよう
に、信号点のマッピングを行う。なお、同図において
は、各信号点に割り当てられている入力の値は、畳み込
み符号化器３０に入力されるインターリーブデータＤ３
１，Ｄ３２，Ｄ３３を、（Ｄ３１，Ｄ３２，Ｄ３３）の
順序で表したものである。
【０１６３】すなわち、符号化装置１においては、Divs
alarの文献に記載された内符号及び信号点のマッピング
とは異なり、畳み込み符号化器３０が有するシフトレジ
スタ３４の内容が"０"である場合を表すトレリスにおけ
るステート（遷移状態）をＳ ０で表し、シフトレジスタ
３４の内容が"１"である場合を表すステートをＳ１で表
すものとすると、集合Ａ又は集合Ｂの各要素の中で入力
と出力との割り当てを決定する際に、ステートＳ０から
ステートＳ０への遷移におけるパスの入力距離と、ステ
ートＳ０からステートＳ１への遷移とにおけるパスの入
力距離とについても着目し、トレリスにおけるステート
Ｓ０からの分岐についても条件を与える。具体的には、
符号化装置１においては、図１０に示すように、入出力
ラベルが、"０００／Ａ０"，"０１１／Ａ２"，"１０１
／Ａ４"，"１１０／Ａ６"のものが、ステートＳ０から
ステートＳ０へと到達する４本のパスからなるパラレル
パスに割り当てられ、入出力ラベルが、"１００／
Ｂ１"，"０１０／Ｂ３"，"００１／Ｂ５"，"１１１／Ｂ
７"のものが、ステートＳ０からステートＳ１へと到達
する４本のパスからなるパラレルパスに割り当てられ
る。
alarの文献に記載された内符号及び信号点のマッピング
とは異なり、畳み込み符号化器３０が有するシフトレジ
スタ３４の内容が"０"である場合を表すトレリスにおけ
るステート（遷移状態）をＳ ０で表し、シフトレジスタ
３４の内容が"１"である場合を表すステートをＳ１で表
すものとすると、集合Ａ又は集合Ｂの各要素の中で入力
と出力との割り当てを決定する際に、ステートＳ０から
ステートＳ０への遷移におけるパスの入力距離と、ステ
ートＳ０からステートＳ１への遷移とにおけるパスの入
力距離とについても着目し、トレリスにおけるステート
Ｓ０からの分岐についても条件を与える。具体的には、
符号化装置１においては、図１０に示すように、入出力
ラベルが、"０００／Ａ０"，"０１１／Ａ２"，"１０１
／Ａ４"，"１１０／Ａ６"のものが、ステートＳ０から
ステートＳ０へと到達する４本のパスからなるパラレル
パスに割り当てられ、入出力ラベルが、"１００／
Ｂ１"，"０１０／Ｂ３"，"００１／Ｂ５"，"１１１／Ｂ
７"のものが、ステートＳ０からステートＳ１へと到達
する４本のパスからなるパラレルパスに割り当てられ
る。
【０１６４】そして、符号化装置１においては、トレリ
スにおけるステートＳ１からの分岐については、Divsal
arの文献に記載されている手法と同様に、入力距離"２"
に対する出力距離を最大化するように決定することによ
り、残りのパスについての入出力ラベルを決定する。
スにおけるステートＳ１からの分岐については、Divsal
arの文献に記載されている手法と同様に、入力距離"２"
に対する出力距離を最大化するように決定することによ
り、残りのパスについての入出力ラベルを決定する。
【０１６５】このような操作の結果、トレリスにおける
各パスに付される入出力ラベルは、図１１に示すように
なる。このトレリスは、どのパスから見ても距離分布が
等しくなる。入力距離が"２"となるパスについてのみ見
ると、状態遷移図は、図１２に示すように表される。な
お、同図において、Ｙの乗数は入力距離を示し、Ｘの乗
数は出力距離の２乗を示すものである。
各パスに付される入出力ラベルは、図１１に示すように
なる。このトレリスは、どのパスから見ても距離分布が
等しくなる。入力距離が"２"となるパスについてのみ見
ると、状態遷移図は、図１２に示すように表される。な
お、同図において、Ｙの乗数は入力距離を示し、Ｘの乗
数は出力距離の２乗を示すものである。
【０１６６】したがって、入力距離"２"に対する出力距
離分布は、次式（１７）で表される。
離分布は、次式（１７）で表される。
【０１６７】
【数１７】
【０１６８】この出力距離分布は、次式（１８）に示す
Divsalarの文献に記載された内符号と信号点のマッピン
グとを行う符号化装置によって求められる出力距離分布
に比べ、右辺第２項乃至第４項の係数が小さいものとな
っている。これは、入力距離"２"に対する出力距離分布
が改善されたことを示すものに他ならない。
Divsalarの文献に記載された内符号と信号点のマッピン
グとを行う符号化装置によって求められる出力距離分布
に比べ、右辺第２項乃至第４項の係数が小さいものとな
っている。これは、入力距離"２"に対する出力距離分布
が改善されたことを示すものに他ならない。
【０１６９】
【数１８】
【０１７０】符号化装置１においては、畳み込み符号化
器３０として、先に図５に示したものを用いていること
から、図１３に示すカタストロフィックでないトレリス
を得ることができる。すなわち、このトレリスは、各パ
スに付される入出力ラベルを（Ｄ３１，Ｄ３２，Ｄ
３３）／（Ｄ４１，Ｄ４２，Ｄ４３）と表すものとする
と、入出力ラベルが、"０００／０００"，"０１１／０
１０"，"１０１／１１０"，"１１０／１００"のもの
が、ステートＳ０からステートＳ０へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"００１／００１"，"０１０／０１１"，"１００
／１１１"，"１１１／１０１"のものが、ステートＳ０
からステートＳ１へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１１／
０００"，"１００／０１０"，"０１０／１１０"，"００
１／１００"のものが、ステートＳ１からステートＳ０
へと到達する４本のパスからなるパラレルパスに割り当
てられ、入出力ラベルが、"１１０／００１"，"１０１
／０１１"，"０１１／１１１"，"０００／１０１"のも
のが、ステートＳ１からステートＳ１へと到達する４本
のパスからなるパラレルパスに割り当てられたものとな
る。
器３０として、先に図５に示したものを用いていること
から、図１３に示すカタストロフィックでないトレリス
を得ることができる。すなわち、このトレリスは、各パ
スに付される入出力ラベルを（Ｄ３１，Ｄ３２，Ｄ
３３）／（Ｄ４１，Ｄ４２，Ｄ４３）と表すものとする
と、入出力ラベルが、"０００／０００"，"０１１／０
１０"，"１０１／１１０"，"１１０／１００"のもの
が、ステートＳ０からステートＳ０へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"００１／００１"，"０１０／０１１"，"１００
／１１１"，"１１１／１０１"のものが、ステートＳ０
からステートＳ１へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１１／
０００"，"１００／０１０"，"０１０／１１０"，"００
１／１００"のものが、ステートＳ１からステートＳ０
へと到達する４本のパスからなるパラレルパスに割り当
てられ、入出力ラベルが、"１１０／００１"，"１０１
／０１１"，"０１１／１１１"，"０００／１０１"のも
のが、ステートＳ１からステートＳ１へと到達する４本
のパスからなるパラレルパスに割り当てられたものとな
る。
【０１７１】ここで、先に図１１に示したトレリスを鑑
みると、要素Ａ０，Ｂ１，Ａ２，Ｂ ３，Ａ４，Ｂ５，Ａ
６，Ｂ７として割り当てられる値は、それぞれ、"００
０"，"１１１"，"０１０"，"０１１"，"１１０"，"００
１"，"１００"，"１０１"となることから、符号化装置
１においては、畳み込み符号化器３０によって生成され
る符号化データＤ４１，Ｄ４２，Ｄ４３を、図１４に示
すように、多値変調マッピング回路４０によって８ＰＳ
Ｋ変調方式の伝送シンボルにマッピングすればよいこと
になる。なお、同図において、各信号点に割り当てられ
ている伝送シンボルの値は、（Ｄ４１，Ｄ４２，Ｄ
４３）を示すものである。
みると、要素Ａ０，Ｂ１，Ａ２，Ｂ ３，Ａ４，Ｂ５，Ａ
６，Ｂ７として割り当てられる値は、それぞれ、"００
０"，"１１１"，"０１０"，"０１１"，"１１０"，"００
１"，"１００"，"１０１"となることから、符号化装置
１においては、畳み込み符号化器３０によって生成され
る符号化データＤ４１，Ｄ４２，Ｄ４３を、図１４に示
すように、多値変調マッピング回路４０によって８ＰＳ
Ｋ変調方式の伝送シンボルにマッピングすればよいこと
になる。なお、同図において、各信号点に割り当てられ
ている伝送シンボルの値は、（Ｄ４１，Ｄ４２，Ｄ
４３）を示すものである。
【０１７２】このように、符号化装置１は、互いに隣り
合う信号点の入力距離が、どの信号点から見ても同じも
のとなるように、多値変調マッピング回路４０によって
信号点のマッピングを行うことにより、入力距離"２"に
対する出力距離分布を改善することができる。したがっ
て、符号化装置１は、エラーフロア現象が生じるビット
エラーレートの値をより低いものへと改善することがで
きる。
合う信号点の入力距離が、どの信号点から見ても同じも
のとなるように、多値変調マッピング回路４０によって
信号点のマッピングを行うことにより、入力距離"２"に
対する出力距離分布を改善することができる。したがっ
て、符号化装置１は、エラーフロア現象が生じるビット
エラーレートの値をより低いものへと改善することがで
きる。
【０１７３】ところで、上述した議論においては、内符
号の符号化を行う畳み込み符号化器３０として、Divsal
arの文献に記載されている畳み込み符号化器と同様のも
のを用い、これに最適化した信号点配置を行う場合につ
いて説明したが、ここで、これとは逆に、Divsalarの文
献に記載されている信号点配置と同様の信号点配置とし
た場合について考える。
号の符号化を行う畳み込み符号化器３０として、Divsal
arの文献に記載されている畳み込み符号化器と同様のも
のを用い、これに最適化した信号点配置を行う場合につ
いて説明したが、ここで、これとは逆に、Divsalarの文
献に記載されている信号点配置と同様の信号点配置とし
た場合について考える。
【０１７４】この場合、信号点配置は、図１５に示すよ
うになることから、要素Ａ０，Ｂ１，Ａ２，Ｂ３，
Ａ４，Ｂ５，Ａ６，Ｂ７として割り当てられる値は、そ
れぞれ、"０００"，"００１"，"０１０"，"０１１"，"
１１０"，"１１１"，"１００"，"１０１"となる。
うになることから、要素Ａ０，Ｂ１，Ａ２，Ｂ３，
Ａ４，Ｂ５，Ａ６，Ｂ７として割り当てられる値は、そ
れぞれ、"０００"，"００１"，"０１０"，"０１１"，"
１１０"，"１１１"，"１００"，"１０１"となる。
【０１７５】したがって、トレリスは、図１６に示すよ
うに、入出力ラベルが、"０００／０００"，"０１１／
０１０"，"１０１／１１０"，"１１０／１００"のもの
が、ステートＳ０からステートＳ０へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"１００／００１"，"０１０／０１１"，"００１
／１１１"，"１１１／１０１"のものが、ステートＳ０
からステートＳ１へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１１／
０００"，"１００／０１０"，"０１０／１１０"，"００
１／１００"のものが、ステートＳ１からステートＳ０
へと到達する４本のパスからなるパラレルパスに割り当
てられ、入出力ラベルが、"０１１／００１"，"１０１
／０１１"，"１１０／１１１"，"０００／１０１"のも
のが、ステートＳ１からステートＳ １へと到達する４本
のパスからなるパラレルパスに割り当てられたものとな
る。
うに、入出力ラベルが、"０００／０００"，"０１１／
０１０"，"１０１／１１０"，"１１０／１００"のもの
が、ステートＳ０からステートＳ０へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"１００／００１"，"０１０／０１１"，"００１
／１１１"，"１１１／１０１"のものが、ステートＳ０
からステートＳ１へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１１／
０００"，"１００／０１０"，"０１０／１１０"，"００
１／１００"のものが、ステートＳ１からステートＳ０
へと到達する４本のパスからなるパラレルパスに割り当
てられ、入出力ラベルが、"０１１／００１"，"１０１
／０１１"，"１１０／１１１"，"０００／１０１"のも
のが、ステートＳ１からステートＳ １へと到達する４本
のパスからなるパラレルパスに割り当てられたものとな
る。
【０１７６】しかしながら、このトレリスは、畳み込み
符号では記述できないものであり、このトレリスで表さ
れる符号化を行うものとすると、複雑な処理を要するこ
とになる。
符号では記述できないものであり、このトレリスで表さ
れる符号化を行うものとすると、複雑な処理を要するこ
とになる。
【０１７７】そこで、符号化装置１においては、多値変
調マッピング回路４０により、図１５における要素Ｂ３
に対応する信号点に割り当てられる伝送シンボルと、要
素Ｂ ７に対応する信号点に割り当てられる伝送シンボル
とを入れ替え、図１７に示すように、要素Ａ０，Ｂ１，
Ａ２，Ｂ３，Ａ４，Ｂ５，Ａ６，Ｂ７として割り当てら
れる値が、それぞれ、"０００"，"００１"，"０１
０"，"１０１"，"１１０"，"１１１"，"１００"，"０１
１"となる信号点配置とする。
調マッピング回路４０により、図１５における要素Ｂ３
に対応する信号点に割り当てられる伝送シンボルと、要
素Ｂ ７に対応する信号点に割り当てられる伝送シンボル
とを入れ替え、図１７に示すように、要素Ａ０，Ｂ１，
Ａ２，Ｂ３，Ａ４，Ｂ５，Ａ６，Ｂ７として割り当てら
れる値が、それぞれ、"０００"，"００１"，"０１
０"，"１０１"，"１１０"，"１１１"，"１００"，"０１
１"となる信号点配置とする。
【０１７８】したがって、トレリスは、図１８に示すよ
うに、入出力ラベルが、"０００／０００"，"０１１／
０１０"，"１０１／１１０"，"１１０／１００"のもの
が、ステートＳ０からステートＳ０へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"１００／００１"，"０１０／１０１"，"００１
／１１１"，"１１１／０１１"のものが、ステートＳ０
からステートＳ１へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１１／
０００"，"１００／０１０"，"０１０／１１０"，"００
１／１００"のものが、ステートＳ１からステートＳ０
へと到達する４本のパスからなるパラレルパスに割り当
てられ、入出力ラベルが、"０１１／００１"，"１０１
／１０１"，"１１０／１１１"，"０００／０１１"のも
のが、ステートＳ１からステートＳ １へと到達する４本
のパスからなるパラレルパスに割り当てられたものとな
る。
うに、入出力ラベルが、"０００／０００"，"０１１／
０１０"，"１０１／１１０"，"１１０／１００"のもの
が、ステートＳ０からステートＳ０へと到達する４本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"１００／００１"，"０１０／１０１"，"００１
／１１１"，"１１１／０１１"のものが、ステートＳ０
からステートＳ１へと到達する４本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"１１１／
０００"，"１００／０１０"，"０１０／１１０"，"００
１／１００"のものが、ステートＳ１からステートＳ０
へと到達する４本のパスからなるパラレルパスに割り当
てられ、入出力ラベルが、"０１１／００１"，"１０１
／１０１"，"１１０／１１１"，"０００／０１１"のも
のが、ステートＳ１からステートＳ １へと到達する４本
のパスからなるパラレルパスに割り当てられたものとな
る。
【０１７９】このトレリスで表される内符号の符号化
は、図１９に示すような畳み込み符号化器３０'によっ
て実現することができる。すなわち、符号化装置１は、
上述した畳み込み符号化器３０に代えて、この畳み込み
符号化器３０'を設けることもできる。
は、図１９に示すような畳み込み符号化器３０'によっ
て実現することができる。すなわち、符号化装置１は、
上述した畳み込み符号化器３０に代えて、この畳み込み
符号化器３０'を設けることもできる。
【０１８０】すなわち、畳み込み符号化器３０'は、同
図に示すように、３つの排他的論理和回路１０１，１０
２，１０３と、シフトレジスタ１０４とを有する。
図に示すように、３つの排他的論理和回路１０１，１０
２，１０３と、シフトレジスタ１０４とを有する。
【０１８１】排他的論理和回路１０１は、排他的論理和
回路１０３から供給されるデータと、シフトレジスタ１
０４から供給されるデータと、１ビットのインターリー
ブデータＤ３１とを用いて排他的論理和演算を行い、演
算結果を３ビットの符号化データＤ４のうちの１ビット
の符号化データＤ４１として後段の多値変調マッピング
回路４０に出力する。
回路１０３から供給されるデータと、シフトレジスタ１
０４から供給されるデータと、１ビットのインターリー
ブデータＤ３１とを用いて排他的論理和演算を行い、演
算結果を３ビットの符号化データＤ４のうちの１ビット
の符号化データＤ４１として後段の多値変調マッピング
回路４０に出力する。
【０１８２】排他的論理和回路１０２は、排他的論理和
回路１０３から供給されるデータと、２ビットのインタ
ーリーブデータＤ３１，Ｄ３２とを用いて排他的論理和
演算を行い、演算結果を３ビットの符号化データＤ４の
うちの１ビットの符号化データＤ４２として後段の多値
変調マッピング回路４０に出力する。
回路１０３から供給されるデータと、２ビットのインタ
ーリーブデータＤ３１，Ｄ３２とを用いて排他的論理和
演算を行い、演算結果を３ビットの符号化データＤ４の
うちの１ビットの符号化データＤ４２として後段の多値
変調マッピング回路４０に出力する。
【０１８３】排他的論理和回路１０３は、シフトレジス
タ１０４から供給されるデータと、３ビットのインター
リーブデータＤ３１，Ｄ３２，Ｄ３３とを用いて排他的
論理和演算を行い、演算結果を排他的論理和回路１０
１，１０２及びシフトレジスタ１０４に供給するととも
に、３ビットの符号化データＤ４のうちの１ビットの符
号化データＤ４３として後段の多値変調マッピング回路
４０に出力する。
タ１０４から供給されるデータと、３ビットのインター
リーブデータＤ３１，Ｄ３２，Ｄ３３とを用いて排他的
論理和演算を行い、演算結果を排他的論理和回路１０
１，１０２及びシフトレジスタ１０４に供給するととも
に、３ビットの符号化データＤ４のうちの１ビットの符
号化データＤ４３として後段の多値変調マッピング回路
４０に出力する。
【０１８４】シフトレジスタ１０４は、保持している１
ビットのデータを排他的論理和回路１０１，１０３に供
給し続ける。そして、シフトレジスタ１０４は、クロッ
クに同期させて、排他的論理和回路１０３から供給され
る１ビットのデータを新たに保持し、このデータを排他
的論理和回路１０１，１０３に新たに供給する。
ビットのデータを排他的論理和回路１０１，１０３に供
給し続ける。そして、シフトレジスタ１０４は、クロッ
クに同期させて、排他的論理和回路１０３から供給され
る１ビットのデータを新たに保持し、このデータを排他
的論理和回路１０１，１０３に新たに供給する。
【０１８５】このような畳み込み符号化器３０'は、畳
み込み符号化器３０と同様に、３ビットのインターリー
ブデータＤ３１，Ｄ３２，Ｄ３３を入力すると、内符号
の符号化としてこれらのインターリーブデータＤ３１，
Ｄ３２，Ｄ３３に対して符号化率が"３／３＝１"の畳み
込み演算を行い、演算結果を３ビットの符号化データＤ
４１，Ｄ４２，Ｄ４３として後段の多値変調マッピング
回路４０に出力する。
み込み符号化器３０と同様に、３ビットのインターリー
ブデータＤ３１，Ｄ３２，Ｄ３３を入力すると、内符号
の符号化としてこれらのインターリーブデータＤ３１，
Ｄ３２，Ｄ３３に対して符号化率が"３／３＝１"の畳み
込み演算を行い、演算結果を３ビットの符号化データＤ
４１，Ｄ４２，Ｄ４３として後段の多値変調マッピング
回路４０に出力する。
【０１８６】符号化装置１は、内符号の符号化としてこ
のような畳み込み符号化器３０'を用いるとともに、多
値変調マッピング回路４０によって図１７に示した信号
点のマッピングを行うことにより、上述したように、互
いに隣り合う信号点の入力距離を、どの信号点から見て
も同じものとすることができる。このように、符号化装
置１は、内符号の符号化と信号点のマッピングとには任
意性があることから、内符号の符号化として、畳み込み
符号で記述できるものを用いることにより、容易に符号
化を行うことができる。勿論、この場合であっても、符
号化装置１は、入力距離"２"に対する出力距離分布を改
善することができることから、エラーフロア現象が生じ
るビットエラーレートの値をより低いものへと改善する
ことができる。
のような畳み込み符号化器３０'を用いるとともに、多
値変調マッピング回路４０によって図１７に示した信号
点のマッピングを行うことにより、上述したように、互
いに隣り合う信号点の入力距離を、どの信号点から見て
も同じものとすることができる。このように、符号化装
置１は、内符号の符号化と信号点のマッピングとには任
意性があることから、内符号の符号化として、畳み込み
符号で記述できるものを用いることにより、容易に符号
化を行うことができる。勿論、この場合であっても、符
号化装置１は、入力距離"２"に対する出力距離分布を改
善することができることから、エラーフロア現象が生じ
るビットエラーレートの値をより低いものへと改善する
ことができる。
【０１８７】以上説明したように、本発明の実施の形態
として示したデータ送受信システムにおける符号化装置
１は、互いに隣り合う信号点の入力距離が、どの信号点
から見ても同じものとなるように、信号点のマッピング
を行うことにより、入力距離"２"に対する出力距離分布
を改善することができることから、エラーフロア現象が
生じるビットエラーレートの値をより低いものへと改善
することができる。
として示したデータ送受信システムにおける符号化装置
１は、互いに隣り合う信号点の入力距離が、どの信号点
から見ても同じものとなるように、信号点のマッピング
を行うことにより、入力距離"２"に対する出力距離分布
を改善することができることから、エラーフロア現象が
生じるビットエラーレートの値をより低いものへと改善
することができる。
【０１８８】また、復号装置３は、このような符号化装
置１によって符号化がなされた符号を高精度に復号する
ことができる。
置１によって符号化がなされた符号を高精度に復号する
ことができる。
【０１８９】したがって、データ送受信システムは、符
号の性能の向上を図ることができ、ユーザに優れた利便
・信頼性を提供することができるものである。
号の性能の向上を図ることができ、ユーザに優れた利便
・信頼性を提供することができるものである。
【０１９０】なお、本発明は、上述した実施の形態に限
定されるものではない。例えば、上述した実施の形態で
は、先に図１０に示したように、集合Ａ又は集合Ｂの各
要素の中で入力と出力との割り当てを決定するものとし
て説明したが、本発明は、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるようにす
るのであれば、任意の信号点について、隣に配置すべき
入力距離が"３"である信号点をどちら側に配置するかは
全く任意であり、また、パラレルパスをどの順に配置す
るかについても全く任意である。
定されるものではない。例えば、上述した実施の形態で
は、先に図１０に示したように、集合Ａ又は集合Ｂの各
要素の中で入力と出力との割り当てを決定するものとし
て説明したが、本発明は、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるようにす
るのであれば、任意の信号点について、隣に配置すべき
入力距離が"３"である信号点をどちら側に配置するかは
全く任意であり、また、パラレルパスをどの順に配置す
るかについても全く任意である。
【０１９１】また、上述した実施の形態では、先に図３
に示した畳み込み符号化器１０を用いて外符号の符号化
を行うとともに、先に図５又は図１９に示した畳み込み
符号化器３０，３０'を用いて内符号の符号化を行うも
のとして説明したが、本発明は、外符号の符号化を行う
符号化器として任意のものを用いることができ、内符号
の符号化を行う符号化器としても、上述した議論を逸脱
しない範囲で任意のものを用いることができる。この
際、本発明は、内符号に応じた信号点のマッピングを行
うことはいうまでもない。また、本発明は、符号化率に
ついても"２／３"に限るものではなく、内符号の符号化
率が"１"であれば適用可能であることはいうまでもな
い。
に示した畳み込み符号化器１０を用いて外符号の符号化
を行うとともに、先に図５又は図１９に示した畳み込み
符号化器３０，３０'を用いて内符号の符号化を行うも
のとして説明したが、本発明は、外符号の符号化を行う
符号化器として任意のものを用いることができ、内符号
の符号化を行う符号化器としても、上述した議論を逸脱
しない範囲で任意のものを用いることができる。この
際、本発明は、内符号に応じた信号点のマッピングを行
うことはいうまでもない。また、本発明は、符号化率に
ついても"２／３"に限るものではなく、内符号の符号化
率が"１"であれば適用可能であることはいうまでもな
い。
【０１９２】さらに、上述した実施の形態では、復号装
置における軟出力復号回路として、ＢＣＪＲアルゴリズ
ム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ
−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うもの
について説明したが、本発明は、例えばいわゆるＳＯＶ
Ａ（Soft Output Viterbi Algorithm）による復号を行
うといったように、他の軟出力復号にも適用可能であ
る。
置における軟出力復号回路として、ＢＣＪＲアルゴリズ
ム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ
−ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行うもの
について説明したが、本発明は、例えばいわゆるＳＯＶ
Ａ（Soft Output Viterbi Algorithm）による復号を行
うといったように、他の軟出力復号にも適用可能であ
る。
【０１９３】さらにまた、上述した実施の形態では、符
号化装置及び復号装置をデータ送受信システムにおける
送信装置及び受信装置に適用して説明したが、本発明
は、例えば、フロッピー（登録商標）ディスク、ＣＤ−
ＲＯＭ又はＭＯ（Magneto Optical）といった、磁気、
光又は光磁気ディスク等の記録媒体に対する記録及び／
又は再生を行う記録及び／又は再生装置に適用すること
もできる。この場合、符号化装置によって符号化された
データは、無記憶通信路に等価とされる記録媒体に記録
され、復号装置によって復号されて再生されることにな
る。
号化装置及び復号装置をデータ送受信システムにおける
送信装置及び受信装置に適用して説明したが、本発明
は、例えば、フロッピー（登録商標）ディスク、ＣＤ−
ＲＯＭ又はＭＯ（Magneto Optical）といった、磁気、
光又は光磁気ディスク等の記録媒体に対する記録及び／
又は再生を行う記録及び／又は再生装置に適用すること
もできる。この場合、符号化装置によって符号化された
データは、無記憶通信路に等価とされる記録媒体に記録
され、復号装置によって復号されて再生されることにな
る。
【０１９４】また、上述した実施の形態では、符号化装
置及び復号装置ともハードウェアによって構成された装
置であるものとして説明したが、これらの符号化装置及
び復号装置とも、例えばワークステーションやパーソナ
ルコンピュータといったコンピュータ装置において実行
可能なソフトウェアとして実現することが可能である。
以下、この例について、図２０を参照して説明する。
置及び復号装置ともハードウェアによって構成された装
置であるものとして説明したが、これらの符号化装置及
び復号装置とも、例えばワークステーションやパーソナ
ルコンピュータといったコンピュータ装置において実行
可能なソフトウェアとして実現することが可能である。
以下、この例について、図２０を参照して説明する。
【０１９５】コンピュータ装置１５０は、同図に示すよ
うに、各部を統括して制御するＣＰＵ（Central Proces
sing Unit）１５１と、各種プログラムを含む情報を格
納する読み取り専用のＲＯＭ１５２と、ワークエリアと
して機能するＲＡＭ（RandomAccess Memory）１５３
と、各種プログラムやデータ等の記録及び／又は再生を
行うＨＤＤ（Hard Disk Drive）１５４と、これらのＣ
ＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１
５４を接続するバス１５５と、ＣＰＵ１５１、ＲＯＭ１
５２、ＲＡＭ１５３及びＨＤＤ１５４と後述する表示部
１５７、入力部１５８、通信部１５９及びドライブ１６
０との間でデータの入出力を行うための入出力インター
フェース１５６と、各種情報を表示する表示部１５７
と、ユーザによる操作を受け付ける入力部１５８と、外
部との通信を行うための通信部１５９と、着脱自在とさ
れる記録媒体１７０に対する各種情報の記録及び／又は
再生を行うドライブ１６０とを備える。
うに、各部を統括して制御するＣＰＵ（Central Proces
sing Unit）１５１と、各種プログラムを含む情報を格
納する読み取り専用のＲＯＭ１５２と、ワークエリアと
して機能するＲＡＭ（RandomAccess Memory）１５３
と、各種プログラムやデータ等の記録及び／又は再生を
行うＨＤＤ（Hard Disk Drive）１５４と、これらのＣ
ＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１
５４を接続するバス１５５と、ＣＰＵ１５１、ＲＯＭ１
５２、ＲＡＭ１５３及びＨＤＤ１５４と後述する表示部
１５７、入力部１５８、通信部１５９及びドライブ１６
０との間でデータの入出力を行うための入出力インター
フェース１５６と、各種情報を表示する表示部１５７
と、ユーザによる操作を受け付ける入力部１５８と、外
部との通信を行うための通信部１５９と、着脱自在とさ
れる記録媒体１７０に対する各種情報の記録及び／又は
再生を行うドライブ１６０とを備える。
【０１９６】ＣＰＵ１５１は、バス１５５を介してＲＯ
Ｍ１５２、ＲＡＭ１５３及びＨＤＤ１５４と接続してお
り、これらのＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１
５４を制御する。また、ＣＰＵ１５１は、バス１５５を
介して入出力インターフェース１５６に接続しており、
この入出力インターフェース１５６に接続されている表
示部１５７、入力部１５８、通信部１５９及びドライブ
１６０を制御する。さらに、ＣＰＵ１５１は、ＲＯＭ１
５２、ＨＤＤ１５４又はドライブ１６０に装着された記
録媒体１７０に記録されている各種プログラムを実行す
る。
Ｍ１５２、ＲＡＭ１５３及びＨＤＤ１５４と接続してお
り、これらのＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１
５４を制御する。また、ＣＰＵ１５１は、バス１５５を
介して入出力インターフェース１５６に接続しており、
この入出力インターフェース１５６に接続されている表
示部１５７、入力部１５８、通信部１５９及びドライブ
１６０を制御する。さらに、ＣＰＵ１５１は、ＲＯＭ１
５２、ＨＤＤ１５４又はドライブ１６０に装着された記
録媒体１７０に記録されている各種プログラムを実行す
る。
【０１９７】ＲＯＭ１５２は、各種プログラムを含む情
報を格納している。このＲＯＭ１５２に格納されている
情報は、ＣＰＵ１５１の制御の下に読み出される。
報を格納している。このＲＯＭ１５２に格納されている
情報は、ＣＰＵ１５１の制御の下に読み出される。
【０１９８】ＲＡＭ１５３は、ＣＰＵ１５１が各種プロ
グラムを実行する際のワークエリアとして機能し、ＣＰ
Ｕ１５１の制御の下に、各種データを一時記憶する。
グラムを実行する際のワークエリアとして機能し、ＣＰ
Ｕ１５１の制御の下に、各種データを一時記憶する。
【０１９９】ＨＤＤ１５４は、ＣＰＵ１５１の制御の下
に、ハードディスクに対して各種プログラムやデータ等
の記録及び／又は再生を行う。
に、ハードディスクに対して各種プログラムやデータ等
の記録及び／又は再生を行う。
【０２００】バス１５５は、ＣＰＵ１５１の制御の下
に、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４から
読み出された各種データ等を伝送するとともに、ＲＡＭ
１５３及びＨＤＤ１５４に記録する各種データ等を伝送
する。
に、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４から
読み出された各種データ等を伝送するとともに、ＲＡＭ
１５３及びＨＤＤ１５４に記録する各種データ等を伝送
する。
【０２０１】入出力インターフェース１５６は、ＣＰＵ
１５１の制御の下に表示部１５７に各種情報を表示する
ためのインターフェースと、ユーザによって入力部１５
８を介して操作された内容を示す制御信号をＣＰＵ１５
１に対して伝送するためのインターフェースと、ＣＰＵ
１５１の制御の下に通信部１５９を介して外部との間で
データを入出力するためのインターフェースと、ドライ
ブ１６０に装着された記録媒体１７０に対して各種情報
の記録及び／又は再生を行うためのインターフェースと
を有し、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及
びＨＤＤ１５４からのデータを表示部１５７、入力部１
５８、通信部１５９及びドライブ１６０に対して出力し
たり、表示部１５７、入力部１５８、通信部１５９及び
ドライブ１６０からのデータをＣＰＵ１５１、ＲＯＭ１
５２、ＲＡＭ１５３及びＨＤＤ１５４に対して入力した
りする。
１５１の制御の下に表示部１５７に各種情報を表示する
ためのインターフェースと、ユーザによって入力部１５
８を介して操作された内容を示す制御信号をＣＰＵ１５
１に対して伝送するためのインターフェースと、ＣＰＵ
１５１の制御の下に通信部１５９を介して外部との間で
データを入出力するためのインターフェースと、ドライ
ブ１６０に装着された記録媒体１７０に対して各種情報
の記録及び／又は再生を行うためのインターフェースと
を有し、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及
びＨＤＤ１５４からのデータを表示部１５７、入力部１
５８、通信部１５９及びドライブ１６０に対して出力し
たり、表示部１５７、入力部１５８、通信部１５９及び
ドライブ１６０からのデータをＣＰＵ１５１、ＲＯＭ１
５２、ＲＡＭ１５３及びＨＤＤ１５４に対して入力した
りする。
【０２０２】表示部１５７は、例えばＬＣＤ（Liquid C
rystal Display）からなり、ＣＰＵ１５１の制御の下
に、例えばＨＤＤ１５４に記録されていたデータ等の各
種情報を表示する。
rystal Display）からなり、ＣＰＵ１５１の制御の下
に、例えばＨＤＤ１５４に記録されていたデータ等の各
種情報を表示する。
【０２０３】入力部１５８は、例えばユーザによるキー
ボードやマウスの操作を受け付け、操作内容を示す制御
信号をＣＰＵ１５１に対して出力する。
ボードやマウスの操作を受け付け、操作内容を示す制御
信号をＣＰＵ１５１に対して出力する。
【０２０４】通信部１５９は、ＣＰＵ１５１の制御の下
に、例えばネットワーク回線や衛星回線等によって外部
との通信を行うインターフェースとして機能する。
に、例えばネットワーク回線や衛星回線等によって外部
との通信を行うインターフェースとして機能する。
【０２０５】ドライブ１６０は、例えば、フロッピー
（登録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯといっ
た、磁気、光又は光磁気ディスク等の記録媒体１７０を
着脱し、ＣＰＵ１５１の制御の下に、装着された記録媒
体１７０に対する各種情報の記録及び／又は再生を行
う。
（登録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯといっ
た、磁気、光又は光磁気ディスク等の記録媒体１７０を
着脱し、ＣＰＵ１５１の制御の下に、装着された記録媒
体１７０に対する各種情報の記録及び／又は再生を行
う。
【０２０６】このようなコンピュータ装置１５０は、Ｃ
ＰＵ１５１によって所定のプログラムを実行することに
より、上述した符号化装置１における符号化処理及び／
又は復号装置３における復号処理を実現する。
ＰＵ１５１によって所定のプログラムを実行することに
より、上述した符号化装置１における符号化処理及び／
又は復号装置３における復号処理を実現する。
【０２０７】まず、コンピュータ装置１５０における符
号化処理について説明する。
号化処理について説明する。
【０２０８】コンピュータ装置１５０は、例えばユーザ
が符号化プログラムを実行するための所定の操作を行う
と、入力部１５８により、操作内容を示す制御信号をＣ
ＰＵ１５１に対して供給する。これに応じて、コンピュ
ータ装置１５０は、ＣＰＵ１５１により、符号化プログ
ラムをＲＡＭ１５３にロードして実行し、符号化して得
られた符号化伝送シンボルを通信部１５９を介して外部
へと出力するとともに、必要に応じて、表示部１５７に
処理結果等を表示する。
が符号化プログラムを実行するための所定の操作を行う
と、入力部１５８により、操作内容を示す制御信号をＣ
ＰＵ１５１に対して供給する。これに応じて、コンピュ
ータ装置１５０は、ＣＰＵ１５１により、符号化プログ
ラムをＲＡＭ１５３にロードして実行し、符号化して得
られた符号化伝送シンボルを通信部１５９を介して外部
へと出力するとともに、必要に応じて、表示部１５７に
処理結果等を表示する。
【０２０９】ここで、符号化プログラムは、例えば記録
媒体１７０によって提供されるものであって、ＣＰＵ１
５１の制御の下に、この記録媒体１７０から直接読み出
されてもよく、ハードディスクに１度記録されたものが
読み出されてもよい。また、符号化プログラムは、ＲＯ
Ｍ１５２に予め格納されていてもよい。さらに、符号化
の対象とするデータは、ここではハードディスクに記録
されているものとする。なお、このデータは、上述した
入力データＤ１に対応するものである。
媒体１７０によって提供されるものであって、ＣＰＵ１
５１の制御の下に、この記録媒体１７０から直接読み出
されてもよく、ハードディスクに１度記録されたものが
読み出されてもよい。また、符号化プログラムは、ＲＯ
Ｍ１５２に予め格納されていてもよい。さらに、符号化
の対象とするデータは、ここではハードディスクに記録
されているものとする。なお、このデータは、上述した
入力データＤ１に対応するものである。
【０２１０】具体的には、コンピュータ装置１５０は、
ＣＰＵ１５１によって符号化プログラムを実行すると、
ＣＰＵ１５１の制御の下に、ハードディスクに記録され
ている所望のデータを読み出し、このデータに対して外
符号の符号化として符号化率"２／３"の畳み込み演算を
行い、上述した符号化データＤ２に対応する符号化デー
タを生成する。
ＣＰＵ１５１によって符号化プログラムを実行すると、
ＣＰＵ１５１の制御の下に、ハードディスクに記録され
ている所望のデータを読み出し、このデータに対して外
符号の符号化として符号化率"２／３"の畳み込み演算を
行い、上述した符号化データＤ２に対応する符号化デー
タを生成する。
【０２１１】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した符号化データに対して
インターリーブを施し、上述したインターリーブデータ
Ｄ３に対応するインターリーブデータを生成する。
Ｕ１５１の制御の下に、生成した符号化データに対して
インターリーブを施し、上述したインターリーブデータ
Ｄ３に対応するインターリーブデータを生成する。
【０２１２】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成したインターリーブデータ
に対して内符号の符号化として符号化率が"３／３＝１"
の畳み込み演算を行い、上述した符号化データＤ４に対
応する符号化データを生成する。
Ｕ１５１の制御の下に、生成したインターリーブデータ
に対して内符号の符号化として符号化率が"３／３＝１"
の畳み込み演算を行い、上述した符号化データＤ４に対
応する符号化データを生成する。
【０２１３】そして、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した符号化データを例えば
８ＰＳＫ変調方式の伝送シンボルにマッピングし、上述
した符号化伝送シンボルＤ５に対応する符号化伝送シン
ボルを生成する。このとき、コンピュータ装置１５０
は、互いに隣り合う信号点の入力距離が、どの信号点か
ら見ても同じものとなるように、生成した符号化データ
をマッピングする。
Ｕ１５１の制御の下に、生成した符号化データを例えば
８ＰＳＫ変調方式の伝送シンボルにマッピングし、上述
した符号化伝送シンボルＤ５に対応する符号化伝送シン
ボルを生成する。このとき、コンピュータ装置１５０
は、互いに隣り合う信号点の入力距離が、どの信号点か
ら見ても同じものとなるように、生成した符号化データ
をマッピングする。
【０２１４】コンピュータ装置１５０は、ＣＰＵ１５１
の制御の下に、生成した符号化伝送シンボルを１度ハー
ドディスク等に記録した後、所望のタイミングで符号化
伝送シンボルを読み出し、通信部１５９を介して外部へ
と出力するとともに、必要に応じて、表示部１５７に処
理結果等を表示する。なお、生成した符号化伝送シンボ
ルは、記録媒体１７０等に記録することもできる。
の制御の下に、生成した符号化伝送シンボルを１度ハー
ドディスク等に記録した後、所望のタイミングで符号化
伝送シンボルを読み出し、通信部１５９を介して外部へ
と出力するとともに、必要に応じて、表示部１５７に処
理結果等を表示する。なお、生成した符号化伝送シンボ
ルは、記録媒体１７０等に記録することもできる。
【０２１５】このように、コンピュータ装置１５０は、
上述した符号化装置１における符号化処理を符号化プロ
グラムを実行することによって実現することができる。
上述した符号化装置１における符号化処理を符号化プロ
グラムを実行することによって実現することができる。
【０２１６】つぎに、コンピュータ装置１５０における
復号処理について説明する。
復号処理について説明する。
【０２１７】コンピュータ装置１５０は、例えばユーザ
が復号プログラムを実行するための所定の操作を行う
と、入力部１５８により、操作内容を示す制御信号をＣ
ＰＵ１５１に対して供給する。これに応じて、コンピュ
ータ装置１５０は、ＣＰＵ１５１により、復号プログラ
ムをＲＡＭ１５３にロードして実行し、通信部１５９を
介して外部から受信し、上述した受信値Ｄ６に対応する
ものでありハードディスク等に記録されている受信値を
復号するとともに、必要に応じて、表示部１５７に処理
結果等を表示する。
が復号プログラムを実行するための所定の操作を行う
と、入力部１５８により、操作内容を示す制御信号をＣ
ＰＵ１５１に対して供給する。これに応じて、コンピュ
ータ装置１５０は、ＣＰＵ１５１により、復号プログラ
ムをＲＡＭ１５３にロードして実行し、通信部１５９を
介して外部から受信し、上述した受信値Ｄ６に対応する
ものでありハードディスク等に記録されている受信値を
復号するとともに、必要に応じて、表示部１５７に処理
結果等を表示する。
【０２１８】なお、復号プログラムも、符号化プログラ
ムと同様に、例えば記録媒体１７０により提供されるも
のであって、ＣＰＵ１５１の制御の下に、この記録媒体
１７０から直接読み出されてもよく、ハードディスクに
１度記録されたものが読み出されてもよい。また、復号
プログラムは、ＲＯＭ１５２に予め格納されていてもよ
い。
ムと同様に、例えば記録媒体１７０により提供されるも
のであって、ＣＰＵ１５１の制御の下に、この記録媒体
１７０から直接読み出されてもよく、ハードディスクに
１度記録されたものが読み出されてもよい。また、復号
プログラムは、ＲＯＭ１５２に予め格納されていてもよ
い。
【０２１９】具体的には、コンピュータ装置１５０は、
ＣＰＵ１５１によって復号プログラムを実行すると、Ｃ
ＰＵ１５１の制御の下に、ハードディスクから読み出し
た受信値、若しくは通信部１５９を介して受信した受信
値に対して、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−
Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲア
ルゴリズムに基づくＭＡＰ復号を行うことによって内符
号の軟出力復号を行い、上述した外部情報Ｄ８に対応す
る外部情報を生成する。
ＣＰＵ１５１によって復号プログラムを実行すると、Ｃ
ＰＵ１５１の制御の下に、ハードディスクから読み出し
た受信値、若しくは通信部１５９を介して受信した受信
値に対して、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−
Ｌｏｇ−ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲア
ルゴリズムに基づくＭＡＰ復号を行うことによって内符
号の軟出力復号を行い、上述した外部情報Ｄ８に対応す
る外部情報を生成する。
【０２２０】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した外部情報にデインター
リーブを施し、上述した事前確率情報Ｄ９に対応する事
前確率情報を生成する。
Ｕ１５１の制御の下に、生成した外部情報にデインター
リーブを施し、上述した事前確率情報Ｄ９に対応する事
前確率情報を生成する。
【０２２１】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した事前確率情報に対し
て、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−
ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズ
ムに基づくＭＡＰ復号を行うことによって外符号の軟出
力復号を行い、上述した外部情報Ｄ１２に対応する外部
情報を生成し、この外部情報にインターリーブを施し、
上述した事前確率情報Ｄ７に対応する事前確率情報を生
成する。
Ｕ１５１の制御の下に、生成した事前確率情報に対し
て、例えば、ＢＣＪＲアルゴリズム、Ｍａｘ−Ｌｏｇ−
ＢＣＪＲアルゴリズム又はＬｏｇ−ＢＣＪＲアルゴリズ
ムに基づくＭＡＰ復号を行うことによって外符号の軟出
力復号を行い、上述した外部情報Ｄ１２に対応する外部
情報を生成し、この外部情報にインターリーブを施し、
上述した事前確率情報Ｄ７に対応する事前確率情報を生
成する。
【０２２２】そして、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、このような復号動作を例えば数
回乃至数十回といった所定の回数だけ反復して行い、上
述した事後確率情報Ｄ１５に対応する所定の回数の復号
動作の結果得られた軟出力の事後確率情報に基づいて、
硬出力の復号データを出力する。
Ｕ１５１の制御の下に、このような復号動作を例えば数
回乃至数十回といった所定の回数だけ反復して行い、上
述した事後確率情報Ｄ１５に対応する所定の回数の復号
動作の結果得られた軟出力の事後確率情報に基づいて、
硬出力の復号データを出力する。
【０２２３】コンピュータ装置１５０は、ＣＰＵ１５１
の制御の下に、得られた復号データをハードディスク等
に記録し、必要に応じて、表示部１５７に処理結果等を
表示する。なお、得られた復号データは、記録媒体１７
０等に記録することもできる。
の制御の下に、得られた復号データをハードディスク等
に記録し、必要に応じて、表示部１５７に処理結果等を
表示する。なお、得られた復号データは、記録媒体１７
０等に記録することもできる。
【０２２４】このように、コンピュータ装置１５０は、
上述した復号装置３における復号処理を復号プログラム
を実行することによって実現することができる。
上述した復号装置３における復号処理を復号プログラム
を実行することによって実現することができる。
【０２２５】以上のように、本発明は、その趣旨を逸脱
しない範囲で適宜変更が可能であることはいうまでもな
い。
しない範囲で適宜変更が可能であることはいうまでもな
い。
【０２２６】
【発明の効果】以上詳細に説明したように、本発明にか
かる符号化装置は、入力されたデータに対して縦列連接
符号化変調を行う符号化装置であって、入力されたデー
タに対して所定の符号化を行う第１の要素符号化手段
と、この第１の要素符号化手段によって符号化されて生
成された第１の符号化データの順序を置換して並べ替え
るインターリーブ手段と、このインターリーブ手段に縦
列に連接し、インターリーブ手段によって生成されたイ
ンターリーブデータに対して符号化率が１の所定の符号
化を行う第２の要素符号化手段と、この第２の要素符号
化手段によって符号化されて生成された第２の符号化デ
ータを所定の変調方式の伝送シンボルにマッピングする
マッピング手段とを備え、マッピング手段は、互いに隣
り合う信号点の入力距離が、どの信号点から見ても同じ
ものとなるように、信号点のマッピングを行う。
かる符号化装置は、入力されたデータに対して縦列連接
符号化変調を行う符号化装置であって、入力されたデー
タに対して所定の符号化を行う第１の要素符号化手段
と、この第１の要素符号化手段によって符号化されて生
成された第１の符号化データの順序を置換して並べ替え
るインターリーブ手段と、このインターリーブ手段に縦
列に連接し、インターリーブ手段によって生成されたイ
ンターリーブデータに対して符号化率が１の所定の符号
化を行う第２の要素符号化手段と、この第２の要素符号
化手段によって符号化されて生成された第２の符号化デ
ータを所定の変調方式の伝送シンボルにマッピングする
マッピング手段とを備え、マッピング手段は、互いに隣
り合う信号点の入力距離が、どの信号点から見ても同じ
ものとなるように、信号点のマッピングを行う。
【０２２７】したがって、本発明にかかる符号化装置
は、互いに隣り合う信号点の入力距離が、どの信号点か
ら見ても同じものとなるように、マッピング手段によっ
て信号点のマッピングを行い、内符号の入力距離に対す
る出力距離分布を改善することにより、エラーフロア現
象が生じるビットエラーレートの値をより低いものへと
改善することができる。
は、互いに隣り合う信号点の入力距離が、どの信号点か
ら見ても同じものとなるように、マッピング手段によっ
て信号点のマッピングを行い、内符号の入力距離に対す
る出力距離分布を改善することにより、エラーフロア現
象が生じるビットエラーレートの値をより低いものへと
改善することができる。
【０２２８】また、本発明にかかる符号化方法は、入力
されたデータに対して縦列連接符号化変調を行う符号化
方法であって、入力されたデータに対して所定の符号化
を行う第１の要素符号化工程と、この第１の要素符号化
工程にて符号化されて生成された第１の符号化データの
順序を置換して並べ替えるインターリーブ工程と、この
インターリーブ工程にて生成されたインターリーブデー
タに対して符号化率が１の所定の符号化を行う第２の要
素符号化工程と、この第２の要素符号化工程にて符号化
されて生成された第２の符号化データを所定の変調方式
の伝送シンボルにマッピングするマッピング工程とを備
え、マッピング工程では、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングが行われる。
されたデータに対して縦列連接符号化変調を行う符号化
方法であって、入力されたデータに対して所定の符号化
を行う第１の要素符号化工程と、この第１の要素符号化
工程にて符号化されて生成された第１の符号化データの
順序を置換して並べ替えるインターリーブ工程と、この
インターリーブ工程にて生成されたインターリーブデー
タに対して符号化率が１の所定の符号化を行う第２の要
素符号化工程と、この第２の要素符号化工程にて符号化
されて生成された第２の符号化データを所定の変調方式
の伝送シンボルにマッピングするマッピング工程とを備
え、マッピング工程では、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングが行われる。
【０２２９】したがって、本発明にかかる符号化方法
は、互いに隣り合う信号点の入力距離が、どの信号点か
ら見ても同じものとなるように、信号点のマッピングを
行い、内符号の入力距離に対する出力距離分布を改善す
ることにより、エラーフロア現象が生じるビットエラー
レートの値をより低いものへと改善することが可能とな
る。
は、互いに隣り合う信号点の入力距離が、どの信号点か
ら見ても同じものとなるように、信号点のマッピングを
行い、内符号の入力距離に対する出力距離分布を改善す
ることにより、エラーフロア現象が生じるビットエラー
レートの値をより低いものへと改善することが可能とな
る。
【０２３０】さらに、本発明にかかる復号装置は、入力
されたデータに対して所定の符号化を行う第１の要素符
号化手段と、この第１の要素符号化手段によって符号化
されて生成された第１の符号化データの順序を置換して
並べ替える第１のインターリーブ手段と、この第１のイ
ンターリーブ手段に縦列に連接し、第１のインターリー
ブ手段によって生成されたインターリーブデータに対し
て符号化率が１の所定の符号化を行う第２の要素符号化
手段と、この第２の要素符号化手段によって符号化され
て生成された第２の符号化データを所定の変調方式の伝
送シンボルにマッピングするマッピング手段とを備え、
マッピング手段は、互いに隣り合う信号点の入力距離
が、どの信号点から見ても同じものとなるように、信号
点のマッピングを行う符号化装置によって縦列連接符号
化変調された符号の復号を行う復号装置であって、第２
の要素符号化手段に対応して備えられ、軟入力とされる
受信値及び情報ビットに対する事前確率情報を入力して
軟出力復号を行い、各時刻における第１の外部情報を生
成する第１の軟出力復号手段と、この第１の軟出力復号
手段に縦列に連接し、第１のインターリーブ手段によっ
て並べ替えられたインターリーブデータの配列を、第１
の要素符号化手段によって符号化されて生成された第１
の符号化データの配列に戻すように、第１の軟出力復号
手段によって生成された軟入力とされる第１の外部情報
を並べ替えるデインターリーブ手段と、第１の要素符号
化手段に対応して備えられ且つデインターリーブ手段に
縦列に連接し、デインターリーブ手段によって生成され
た軟入力とされる符号ビットに対する事前確率情報と、
入力された軟入力とされる情報ビットに対する事前確率
情報とを用いて軟出力復号を行い、各時刻における情報
ビットに対する事後確率情報及び／又は第２の外部情報
を生成する第２の軟出力復号手段と、第１のインターリ
ーブ手段と同一の置換位置情報に基づいて、第２の軟出
力復号手段によって生成された軟入力とされる第２の外
部情報の順序を置換して並べ替える第２のインターリー
ブ手段とを備え、第１の軟出力復号手段は、情報ビット
に対する事前確率情報として、第２のインターリーブ手
段によって生成された軟入力とされる第２の外部情報を
入力する。
されたデータに対して所定の符号化を行う第１の要素符
号化手段と、この第１の要素符号化手段によって符号化
されて生成された第１の符号化データの順序を置換して
並べ替える第１のインターリーブ手段と、この第１のイ
ンターリーブ手段に縦列に連接し、第１のインターリー
ブ手段によって生成されたインターリーブデータに対し
て符号化率が１の所定の符号化を行う第２の要素符号化
手段と、この第２の要素符号化手段によって符号化され
て生成された第２の符号化データを所定の変調方式の伝
送シンボルにマッピングするマッピング手段とを備え、
マッピング手段は、互いに隣り合う信号点の入力距離
が、どの信号点から見ても同じものとなるように、信号
点のマッピングを行う符号化装置によって縦列連接符号
化変調された符号の復号を行う復号装置であって、第２
の要素符号化手段に対応して備えられ、軟入力とされる
受信値及び情報ビットに対する事前確率情報を入力して
軟出力復号を行い、各時刻における第１の外部情報を生
成する第１の軟出力復号手段と、この第１の軟出力復号
手段に縦列に連接し、第１のインターリーブ手段によっ
て並べ替えられたインターリーブデータの配列を、第１
の要素符号化手段によって符号化されて生成された第１
の符号化データの配列に戻すように、第１の軟出力復号
手段によって生成された軟入力とされる第１の外部情報
を並べ替えるデインターリーブ手段と、第１の要素符号
化手段に対応して備えられ且つデインターリーブ手段に
縦列に連接し、デインターリーブ手段によって生成され
た軟入力とされる符号ビットに対する事前確率情報と、
入力された軟入力とされる情報ビットに対する事前確率
情報とを用いて軟出力復号を行い、各時刻における情報
ビットに対する事後確率情報及び／又は第２の外部情報
を生成する第２の軟出力復号手段と、第１のインターリ
ーブ手段と同一の置換位置情報に基づいて、第２の軟出
力復号手段によって生成された軟入力とされる第２の外
部情報の順序を置換して並べ替える第２のインターリー
ブ手段とを備え、第１の軟出力復号手段は、情報ビット
に対する事前確率情報として、第２のインターリーブ手
段によって生成された軟入力とされる第２の外部情報を
入力する。
【０２３１】したがって、本発明にかかる復号装置は、
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、マッピング手段によって信
号点のマッピングが行われ、内符号の入力距離に対する
出力距離分布が改善された符号を復号することにより、
エラーフロア現象が生じるビットエラーレートの値がよ
り低いものへと改善された符号を高精度に復号すること
ができる。
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、マッピング手段によって信
号点のマッピングが行われ、内符号の入力距離に対する
出力距離分布が改善された符号を復号することにより、
エラーフロア現象が生じるビットエラーレートの値がよ
り低いものへと改善された符号を高精度に復号すること
ができる。
【０２３２】さらにまた、本発明にかかる復号方法は、
入力されたデータに対して所定の符号化を行う第１の要
素符号化工程と、この第１の要素符号化工程にて符号化
されて生成された第１の符号化データの順序を置換して
並べ替える第１のインターリーブ工程と、この第１のイ
ンターリーブ工程にて生成されたインターリーブデータ
に対して符号化率が１の所定の符号化を行う第２の要素
符号化工程と、この第２の要素符号化工程にて符号化さ
れて生成された第２の符号化データを所定の変調方式の
伝送シンボルにマッピングするマッピング工程とを備
え、マッピング工程では、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングが行われる符号化方法を用いて縦列
連接符号化変調された符号の復号を行う復号方法であっ
て、第２の要素符号化工程に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第１の外部
情報を生成する第１の軟出力復号工程と、第１のインタ
ーリーブ工程にて並べ替えられたインターリーブデータ
の配列を、第１の要素符号化工程にて符号化されて生成
された第１の符号化データの配列に戻すように、第１の
軟出力復号工程にて生成された軟入力とされる第１の外
部情報を並べ替えるデインターリーブ工程と、第１の要
素符号化工程に対応して備えられ、デインターリーブ工
程にて生成された軟入力とされる符号ビットに対する事
前確率情報と、入力された軟入力とされる情報ビットに
対する事前確率情報とを用いて軟出力復号を行い、各時
刻における情報ビットに対する事後確率情報及び／又は
第２の外部情報を生成する第２の軟出力復号工程と、第
１のインターリーブ工程と同一の置換位置情報に基づい
て、第２の軟出力復号工程にて生成された軟入力とされ
る第２の外部情報の順序を置換して並べ替える第２のイ
ンターリーブ工程とを備え、第１の軟出力復号工程で
は、情報ビットに対する事前確率情報として、第２のイ
ンターリーブ工程にて生成された軟入力とされる第２の
外部情報が入力される。
入力されたデータに対して所定の符号化を行う第１の要
素符号化工程と、この第１の要素符号化工程にて符号化
されて生成された第１の符号化データの順序を置換して
並べ替える第１のインターリーブ工程と、この第１のイ
ンターリーブ工程にて生成されたインターリーブデータ
に対して符号化率が１の所定の符号化を行う第２の要素
符号化工程と、この第２の要素符号化工程にて符号化さ
れて生成された第２の符号化データを所定の変調方式の
伝送シンボルにマッピングするマッピング工程とを備
え、マッピング工程では、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングが行われる符号化方法を用いて縦列
連接符号化変調された符号の復号を行う復号方法であっ
て、第２の要素符号化工程に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第１の外部
情報を生成する第１の軟出力復号工程と、第１のインタ
ーリーブ工程にて並べ替えられたインターリーブデータ
の配列を、第１の要素符号化工程にて符号化されて生成
された第１の符号化データの配列に戻すように、第１の
軟出力復号工程にて生成された軟入力とされる第１の外
部情報を並べ替えるデインターリーブ工程と、第１の要
素符号化工程に対応して備えられ、デインターリーブ工
程にて生成された軟入力とされる符号ビットに対する事
前確率情報と、入力された軟入力とされる情報ビットに
対する事前確率情報とを用いて軟出力復号を行い、各時
刻における情報ビットに対する事後確率情報及び／又は
第２の外部情報を生成する第２の軟出力復号工程と、第
１のインターリーブ工程と同一の置換位置情報に基づい
て、第２の軟出力復号工程にて生成された軟入力とされ
る第２の外部情報の順序を置換して並べ替える第２のイ
ンターリーブ工程とを備え、第１の軟出力復号工程で
は、情報ビットに対する事前確率情報として、第２のイ
ンターリーブ工程にて生成された軟入力とされる第２の
外部情報が入力される。
【０２３３】したがって、本発明にかかる復号方法は、
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、信号点のマッピングが行わ
れ、内符号の入力距離に対する出力距離分布が改善され
た符号を復号することにより、エラーフロア現象が生じ
るビットエラーレートの値がより低いものへと改善され
た符号を高精度に復号することが可能となる。
互いに隣り合う信号点の入力距離が、どの信号点から見
ても同じものとなるように、信号点のマッピングが行わ
れ、内符号の入力距離に対する出力距離分布が改善され
た符号を復号することにより、エラーフロア現象が生じ
るビットエラーレートの値がより低いものへと改善され
た符号を高精度に復号することが可能となる。
【図１】本発明の実施の形態として示すデータ送受信シ
ステムを適用する通信モデルの構成を説明するブロック
図である。
ステムを適用する通信モデルの構成を説明するブロック
図である。
【図２】同データ送受信システムにおける符号化装置の
構成を説明するブロック図である。
構成を説明するブロック図である。
【図３】図２に示す符号化装置が備える外符号の符号化
を行う畳み込み符号化器の構成を説明するブロック図で
ある。
を行う畳み込み符号化器の構成を説明するブロック図で
ある。
【図４】図２に示す符号化装置が備えるインターリーバ
の構成を説明するブロック図である。
の構成を説明するブロック図である。
【図５】図２に示す符号化装置が備える内符号の符号化
を行う畳み込み符号化器の構成を説明するブロック図で
ある。
を行う畳み込み符号化器の構成を説明するブロック図で
ある。
【図６】同データ送受信システムにおける復号装置の構
成を説明するブロック図である。
成を説明するブロック図である。
【図７】図６に示す復号装置が備える内符号の軟出力復
号を行う軟出力復号回路の構成を説明するブロック図で
ある。
号を行う軟出力復号回路の構成を説明するブロック図で
ある。
【図８】図６に示す復号装置が備える外符号の軟出力復
号を行う軟出力復号回路の構成を説明するブロック図で
ある。
号を行う軟出力復号回路の構成を説明するブロック図で
ある。
【図９】図２に示す符号化装置が備える多値変調マッピ
ング回路によって行われる８ＰＳＫ変調方式に基づく信
号点配置を説明する図であって、図５に示す畳み込み符
号化器の入力距離を説明するための図である。
ング回路によって行われる８ＰＳＫ変調方式に基づく信
号点配置を説明する図であって、図５に示す畳み込み符
号化器の入力距離を説明するための図である。
【図１０】図９に示す信号点配置に対応するトレリスの
一部を説明する図であって、ステートＳ０からステート
Ｓ０へと到達するパスと、ステートＳ０からステートＳ
１へと到達するパスとを説明するための図である。
一部を説明する図であって、ステートＳ０からステート
Ｓ０へと到達するパスと、ステートＳ０からステートＳ
１へと到達するパスとを説明するための図である。
【図１１】図９に示す信号点配置に対応するトレリスの
全部を説明する図である。
全部を説明する図である。
【図１２】図１１に示すトレリスのうち、入力距離が"
２"となるパスについてのみ見たときの状態遷移図であ
る。
２"となるパスについてのみ見たときの状態遷移図であ
る。
【図１３】図５に示す畳み込み符号化器を用いたときの
図９に示す信号点配置に対応するトレリスの全部を説明
する図である。
図９に示す信号点配置に対応するトレリスの全部を説明
する図である。
【図１４】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、図１３に示すトレリスに対応して図５
に示す畳み込み符号化器によって生成される符号化デー
タを多値変調マッピング回路によってマッピングしたと
きの信号点配置を説明する図である。
する図であって、図１３に示すトレリスに対応して図５
に示す畳み込み符号化器によって生成される符号化デー
タを多値変調マッピング回路によってマッピングしたと
きの信号点配置を説明する図である。
【図１５】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、Divsalarの文献に記載されている信号
点配置と同様の信号点配置を説明する図である。
する図であって、Divsalarの文献に記載されている信号
点配置と同様の信号点配置を説明する図である。
【図１６】図１５に示す信号点配置に対応するトレリス
の全部を説明する図である。
の全部を説明する図である。
【図１７】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、図１５に示す信号点配置における要素
Ｂ３に対応する信号点に割り当てられる伝送シンボル
と、要素Ｂ７に対応する信号点に割り当てられる伝送シ
ンボルとを入れ替えた信号点配置を説明する図である。
する図であって、図１５に示す信号点配置における要素
Ｂ３に対応する信号点に割り当てられる伝送シンボル
と、要素Ｂ７に対応する信号点に割り当てられる伝送シ
ンボルとを入れ替えた信号点配置を説明する図である。
【図１８】図１７に示す信号点配置に対応するトレリス
の全部を説明する図である。
の全部を説明する図である。
【図１９】図１８に示すトレリスで表される符号化を実
現する畳み込み符号化器の構成を説明するブロック図で
ある。
現する畳み込み符号化器の構成を説明するブロック図で
ある。
【図２０】コンピュータ装置の構成を説明するブロック
図である。
図である。
【図２１】通信モデルの構成を説明するブロック図であ
る。
る。
【図２２】従来の符号化装置の構成を説明するブロック
図である。
図である。
【図２３】図２２に示す符号化装置が備える外符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図２４】図２２に示す符号化装置が備える内符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図２５】従来の復号装置の構成を説明するブロック図
である。
である。
【図２６】Divsalarの文献に記載されている内符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図２７】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、Divsalarの文献に記載されている信号
点配置を説明する図である。
する図であって、Divsalarの文献に記載されている信号
点配置を説明する図である。
【図２８】図２６に示す畳み込み符号化器を用いたとき
の図２７に示す信号点配置に対応するトレリスの全部を
説明する図である。
の図２７に示す信号点配置に対応するトレリスの全部を
説明する図である。
【図２９】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、（Ａ）は、８個の信号点［０，１，
２，３，４，５，６，７］を説明し、（Ｂ）は、セット
・パーティショニングの手法を用いて分割した集合Ａ＝
［０，２，４，６］を説明し、（Ｃ）は、セット・パー
ティショニングの手法を用いて分割した集合Ｂ＝［１，
３，５，７］を説明する図である。
する図であって、（Ａ）は、８個の信号点［０，１，
２，３，４，５，６，７］を説明し、（Ｂ）は、セット
・パーティショニングの手法を用いて分割した集合Ａ＝
［０，２，４，６］を説明し、（Ｃ）は、セット・パー
ティショニングの手法を用いて分割した集合Ｂ＝［１，
３，５，７］を説明する図である。
【図３０】図２９に示す集合Ａ又は集合Ｂに対してパラ
レルパスの入力ハミング距離が互いに"２"となるように
信号点を割り当てたときのトレリスの全部を説明する図
である。
レルパスの入力ハミング距離が互いに"２"となるように
信号点を割り当てたときのトレリスの全部を説明する図
である。
【図３１】図２９に示す信号点配置に対応するトレリス
の一部を説明する図であって、ステートＳ０からステー
トＳ０へと到達するパスと、ステートＳ０からステート
Ｓ １へと到達するパスとを説明するための図である。
の一部を説明する図であって、ステートＳ０からステー
トＳ０へと到達するパスと、ステートＳ０からステート
Ｓ １へと到達するパスとを説明するための図である。
【図３２】図３０に示すトレリスのうち、オール"０"の
パスから見た入力距離"２"のパスを抜き出したトレリス
の一部を説明する図である。
パスから見た入力距離"２"のパスを抜き出したトレリス
の一部を説明する図である。
【図３３】図３０に示すトレリスの一部を説明する図で
あって、ステートＳ０からステートＳ０へと到達するパ
スに付される入出力ラベルに応じて、ステートＳ１から
ステートＳ０へと到達する１本のパスに要素Ａ０を出力
とする入出力ラベルを割り当てた様子を説明するための
図である。
あって、ステートＳ０からステートＳ０へと到達するパ
スに付される入出力ラベルに応じて、ステートＳ１から
ステートＳ０へと到達する１本のパスに要素Ａ０を出力
とする入出力ラベルを割り当てた様子を説明するための
図である。
【図３４】図３０に示すトレリスの一部を説明する図で
あって、ステートＳ０からステートＳ０へと到達するパ
スに付される入出力ラベルに応じて、ステートＳ１から
ステートＳ０へと到達する４本のパスに入出力ラベルを
割り当てた様子を説明するための図である。
あって、ステートＳ０からステートＳ０へと到達するパ
スに付される入出力ラベルに応じて、ステートＳ１から
ステートＳ０へと到達する４本のパスに入出力ラベルを
割り当てた様子を説明するための図である。
【図３５】図３０に示すトレリスの一部を説明する図で
あって、ステートＳ１からステートＳ１へと到達する４
本のパスについて入出力ラベルを割り当てる様子を説明
するための図である。
あって、ステートＳ１からステートＳ１へと到達する４
本のパスについて入出力ラベルを割り当てる様子を説明
するための図である。
【図３６】図２７に示す信号点配置に対応するトレリス
の全部を説明する図である。
の全部を説明する図である。
【図３７】図２８に示すトレリスのうち、オール"０"の
パスから見たときの状態遷移図である。
パスから見たときの状態遷移図である。
【図３８】図３７に示す状態遷移図のうち、入力距離
が"２"となるパスについてのみ見たときの状態遷移図で
ある。
が"２"となるパスについてのみ見たときの状態遷移図で
ある。
【図３９】図３７に示す状態遷移図のうち、Ａ２−Ａ２
から見たときの入力距離が"２"となるパスを抜き出した
状態遷移図である。
から見たときの入力距離が"２"となるパスを抜き出した
状態遷移図である。
【図４０】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、要素Ａ０で表される信号点の両隣の信
号点を表す要素Ｂ１，Ｂ７について説明するための図で
ある。
する図であって、要素Ａ０で表される信号点の両隣の信
号点を表す要素Ｂ１，Ｂ７について説明するための図で
ある。
【図４１】図４０に示す信号点配置における要素Ａ０で
表される信号点の両隣の信号点を表す要素Ｂ１，Ｂ７に
ついて記述したトレリスを説明する図である。
表される信号点の両隣の信号点を表す要素Ｂ１，Ｂ７に
ついて記述したトレリスを説明する図である。
【図４２】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、要素Ａ２で表される信号点の両隣の信
号点を表す要素Ｂ１，Ｂ３について説明するための図で
ある。
する図であって、要素Ａ２で表される信号点の両隣の信
号点を表す要素Ｂ１，Ｂ３について説明するための図で
ある。
【図４３】図４２に示す信号点配置における要素Ａ２で
表される信号点の両隣の信号点を表す要素Ｂ１，Ｂ３に
ついて記述したトレリスを説明する図である。
表される信号点の両隣の信号点を表す要素Ｂ１，Ｂ３に
ついて記述したトレリスを説明する図である。
【図４４】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、Divsalarの文献に記載されている手法
における入力距離を説明するための図である。
する図であって、Divsalarの文献に記載されている手法
における入力距離を説明するための図である。
１ 符号化装置、 ３ 復号装置、 １０，３０，３
０' 畳み込み符号化器、 ２０，７０ インターリー
バ、 ４０ 多値変調マッピング回路、 ５０，８０
軟出力復号回路、 ６０ デインターリーバ、 ９０
２値化回路、 １５０ コンピュータ装置
０' 畳み込み符号化器、 ２０，７０ インターリー
バ、 ４０ 多値変調マッピング回路、 ５０，８０
軟出力復号回路、 ６０ デインターリーバ、 ９０
２値化回路、 １５０ コンピュータ装置
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｌ 27/18 Ｈ０４Ｌ 27/18 Ｂ
Ｆターム(参考） 5B001 AA05 AA10 AA13 AB03 AB05
AC02 AC05 AD06 AE07
5J065 AA01 AB01 AC02 AC04 AD05
AD10 AE02 AF02 AG06 AH02
AH04 AH05 AH06 AH19 AH21
AH22
5K004 AA05 FA06 FC02 FD00
Claims (30)
- 【請求項１】 入力されたデータに対して縦列連接符号
化変調を行う符号化装置であって、 入力されたデータに対して所定の符号化を行う第１の要
素符号化手段と、 上記第１の要素符号化手段によって符号化されて生成さ
れた第１の符号化データの順序を置換して並べ替えるイ
ンターリーブ手段と、 上記インターリーブ手段に縦列に連接し、上記インター
リーブ手段によって生成されたインターリーブデータに
対して符号化率が１の所定の符号化を行う第２の要素符
号化手段と、 上記第２の要素符号化手段によって符号化されて生成さ
れた第２の符号化データを所定の変調方式の伝送シンボ
ルにマッピングするマッピング手段とを備え、 上記マッピング手段は、互いに隣り合う信号点の入力距
離が、どの信号点から見ても同じものとなるように、信
号点のマッピングを行うことを特徴とする符号化装置。 - 【請求項２】 上記マッピング手段は、８相位相変調方
式による変調を行うことを特徴とする請求項１記載の符
号化装置。 - 【請求項３】 上記マッピング手段は、上記第２の要素
符号化手段における入力距離２に対する出力距離分布を
最適化した信号点のマッピングを行うことを特徴とする
請求項２記載の符号化装置。 - 【請求項４】 上記第２の要素符号化手段は、データを
記憶する１つの記憶素子を有し、 上記マッピング手段は、上記記憶素子の内容が０である
場合を表す上記第２の要素符号化手段のステートをＳ０
で表し、上記記憶素子の内容が１である場合を表す上記
第２の要素符号化手段のステートをＳ１で表すものとし
たとき、トレリスにおける各パスに付される入出力ラベ
ルの割り当てを決定する際に、上記トレリスにおけるス
テートＳ０からの分岐について、ステートＳ０からステ
ートＳ０への遷移におけるパスの入力距離と、ステート
Ｓ０からステートＳ１への遷移とにおけるパスの入力距
離とに基づく条件を与えることを特徴とする請求項３記
載の符号化装置。 - 【請求項５】 上記マッピング手段は、上記トレリスに
おけるステートＳ１からの分岐について、入力距離２に
対する出力距離を最大化するように、上記トレリスにお
ける各パスに付される入出力ラベルの割り当てを決定す
ることを特徴とする請求項４記載の符号化装置。 - 【請求項６】 上記第１の要素符号化手段及び上記第２
の要素符号化手段は、それぞれ、畳み込み符号化を行う
ことを特徴とする請求項１記載の符号化装置。 - 【請求項７】 入力されたデータに対して縦列連接符号
化変調を行う符号化方法であって、入力されたデータに
対して所定の符号化を行う第１の要素符号化工程と、 上記第１の要素符号化工程にて符号化されて生成された
第１の符号化データの順序を置換して並べ替えるインタ
ーリーブ工程と、 上記インターリーブ工程にて生成されたインターリーブ
データに対して符号化率が１の所定の符号化を行う第２
の要素符号化工程と、 上記第２の要素符号化工程にて符号化されて生成された
第２の符号化データを所定の変調方式の伝送シンボルに
マッピングするマッピング工程とを備え、 上記マッピング工程では、互いに隣り合う信号点の入力
距離が、どの信号点から見ても同じものとなるように、
信号点のマッピングが行われることを特徴とする符号化
方法。 - 【請求項８】 上記マッピング工程では、８相位相変調
方式による変調が行われることを特徴とする請求項７記
載の符号化方法。 - 【請求項９】 上記マッピング工程では、上記第２の要
素符号化工程における入力距離２に対する出力距離分布
が最適化された信号点のマッピングが行われることを特
徴とする請求項８記載の符号化方法。 - 【請求項１０】 上記マッピング工程では、上記第２の
要素符号化工程にてデータを記憶する１つの記憶素子の
内容が０である場合を表すステートをＳ０で表し、上記
記憶素子の内容が１である場合を表すステートをＳ１で
表すものとしたとき、トレリスにおける各パスに付され
る入出力ラベルの割り当てが決定される際に、上記トレ
リスにおけるステートＳ０からの分岐について、ステー
トＳ０からステートＳ０への遷移におけるパスの入力距
離と、ステートＳ０からステートＳ１への遷移とにおけ
るパスの入力距離とに基づく条件が与えられることを特
徴とする請求項９記載の符号化方法。 - 【請求項１１】 上記マッピング工程では、上記トレリ
スにおけるステートＳ １からの分岐について、入力距離
２に対する出力距離が最大化されるように、上記トレリ
スにおける各パスに付される入出力ラベルの割り当てが
決定されることを特徴とする請求項１０記載の符号化方
法。 - 【請求項１２】 上記第１の要素符号化工程及び上記第
２の要素符号化工程では、それぞれ、畳み込み符号化が
行われることを特徴とする請求項７記載の符号化方法。 - 【請求項１３】 入力されたデータに対して所定の符号
化を行う第１の要素符号化手段と、上記第１の要素符号
化手段によって符号化されて生成された第１の符号化デ
ータの順序を置換して並べ替える第１のインターリーブ
手段と、上記第１のインターリーブ手段に縦列に連接
し、上記第１のインターリーブ手段によって生成された
インターリーブデータに対して符号化率が１の所定の符
号化を行う第２の要素符号化手段と、上記第２の要素符
号化手段によって符号化されて生成された第２の符号化
データを所定の変調方式の伝送シンボルにマッピングす
るマッピング手段とを備え、上記マッピング手段は、互
いに隣り合う信号点の入力距離が、どの信号点から見て
も同じものとなるように、信号点のマッピングを行う符
号化装置によって縦列連接符号化変調された符号の復号
を行う復号装置であって、 上記第２の要素符号化手段に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第１の外部
情報を生成する第１の軟出力復号手段と、 上記第１の軟出力復号手段に縦列に連接し、上記第１の
インターリーブ手段によって並べ替えられた上記インタ
ーリーブデータの配列を、上記第１の要素符号化手段に
よって符号化されて生成された上記第１の符号化データ
の配列に戻すように、上記第１の軟出力復号手段によっ
て生成された軟入力とされる上記第１の外部情報を並べ
替えるデインターリーブ手段と、 上記第１の要素符号化手段に対応して備えられ且つ上記
デインターリーブ手段に縦列に連接し、上記デインター
リーブ手段によって生成された軟入力とされる符号ビッ
トに対する事前確率情報と、入力された軟入力とされる
情報ビットに対する事前確率情報とを用いて軟出力復号
を行い、各時刻における情報ビットに対する事後確率情
報及び／又は第２の外部情報を生成する第２の軟出力復
号手段と、 上記第１のインターリーブ手段と同一の置換位置情報に
基づいて、上記第２の軟出力復号手段によって生成され
た軟入力とされる上記第２の外部情報の順序を置換して
並べ替える第２のインターリーブ手段とを備え、 上記第１の軟出力復号手段は、上記情報ビットに対する
事前確率情報として、上記第２のインターリーブ手段に
よって生成された軟入力とされる上記第２の外部情報を
入力することを特徴とする復号装置。 - 【請求項１４】 上記第２の軟出力復号手段によって生
成された軟入力とされる上記情報ビットに対する事後確
率情報を２値化し、硬出力の復号データとして出力する
２値化手段を備えることを特徴とする請求項１３記載の
復号装置。 - 【請求項１５】 上記マッピング手段は、８相位相変調
方式による変調を行うものであることを特徴とする請求
項１３記載の復号装置。 - 【請求項１６】 上記マッピング手段は、上記第２の要
素符号化手段における入力距離２に対する出力距離分布
を最適化した信号点のマッピングを行うものであること
を特徴とする請求項１５記載の復号装置。 - 【請求項１７】 上記第２の要素符号化手段は、データ
を記憶する１つの記憶素子を有するものであり、 上記マッピング手段は、上記記憶素子の内容が０である
場合を表す上記第２の要素符号化手段のステートをＳ０
で表し、上記記憶素子の内容が１である場合を表す上記
第２の要素符号化手段のステートをＳ１で表すものとし
たとき、トレリスにおける各パスに付される入出力ラベ
ルの割り当てを決定する際に、上記トレリスにおけるス
テートＳ０からの分岐について、ステートＳ０からステ
ートＳ０への遷移におけるパスの入力距離と、ステート
Ｓ０からステートＳ１への遷移とにおけるパスの入力距
離とに基づく条件を与えるものであることを特徴とする
請求項１６記載の復号装置。 - 【請求項１８】 上記マッピング手段は、上記トレリス
におけるステートＳ１からの分岐について、入力距離２
に対する出力距離を最大化するように、上記トレリスに
おける各パスに付される入出力ラベルの割り当てを決定
するものであることを特徴とする請求項１７記載の復号
装置。 - 【請求項１９】 上記第１の要素符号化手段及び上記第
２の要素符号化手段は、それぞれ、畳み込み符号化を行
うものであることを特徴とする請求項１３記載の復号装
置。 - 【請求項２０】 上記第１の軟出力復号手段及び上記第
２の軟出力復号手段は、それぞれ、ＢＣＪＲアルゴリズ
ム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム、又はＬｏ
ｇ−ＢＣＪＲアルゴリズムに基づく最大事後確率復号を
行うことを特徴とする請求項１９記載の復号装置。 - 【請求項２１】 上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項１３記載の復
号装置。 - 【請求項２２】 入力されたデータに対して所定の符号
化を行う第１の要素符号化工程と、上記第１の要素符号
化工程にて符号化されて生成された第１の符号化データ
の順序を置換して並べ替える第１のインターリーブ工程
と、上記第１のインターリーブ工程にて生成されたイン
ターリーブデータに対して符号化率が１の所定の符号化
を行う第２の要素符号化工程と、上記第２の要素符号化
工程にて符号化されて生成された第２の符号化データを
所定の変調方式の伝送シンボルにマッピングするマッピ
ング工程とを備え、上記マッピング工程では、互いに隣
り合う信号点の入力距離が、どの信号点から見ても同じ
ものとなるように、信号点のマッピングが行われる符号
化方法を用いて縦列連接符号化変調された符号の復号を
行う復号方法であって、 上記第２の要素符号化工程に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第１の外部
情報を生成する第１の軟出力復号工程と、 上記第１のインターリーブ工程にて並べ替えられた上記
インターリーブデータの配列を、上記第１の要素符号化
工程にて符号化されて生成された上記第１の符号化デー
タの配列に戻すように、上記第１の軟出力復号工程にて
生成された軟入力とされる上記第１の外部情報を並べ替
えるデインターリーブ工程と、 上記第１の要素符号化工程に対応して備えられ、上記デ
インターリーブ工程にて生成された軟入力とされる符号
ビットに対する事前確率情報と、入力された軟入力とさ
れる情報ビットに対する事前確率情報とを用いて軟出力
復号を行い、各時刻における情報ビットに対する事後確
率情報及び／又は第２の外部情報を生成する第２の軟出
力復号工程と、 上記第１のインターリーブ工程と同一の置換位置情報に
基づいて、上記第２の軟出力復号工程にて生成された軟
入力とされる上記第２の外部情報の順序を置換して並べ
替える第２のインターリーブ工程とを備え、 上記第１の軟出力復号工程では、上記情報ビットに対す
る事前確率情報として、上記第２のインターリーブ工程
にて生成された軟入力とされる上記第２の外部情報が入
力されることを特徴とする復号方法。 - 【請求項２３】 上記第２の軟出力復号工程にて生成さ
れた軟入力とされる上記情報ビットに対する事後確率情
報を２値化し、硬出力の復号データとして出力する２値
化工程を備えることを特徴とする請求項２２記載の復号
方法。 - 【請求項２４】 上記マッピング工程では、８相位相変
調方式による変調が行われていることを特徴とする請求
項２２記載の復号方法。 - 【請求項２５】 上記マッピング工程では、上記第２の
要素符号化工程における入力距離２に対する出力距離分
布が最適化された信号点のマッピングが行われているこ
とを特徴とする請求項２４記載の復号方法。 - 【請求項２６】 上記マッピング工程では、上記第２の
要素符号化工程にてデータを記憶する１つの記憶素子の
内容が０である場合を表すステートをＳ０で表し、上記
記憶素子の内容が１である場合を表すステートをＳ１で
表すものとしたとき、トレリスにおける各パスに付され
る入出力ラベルの割り当てが決定される際に、上記トレ
リスにおけるステートＳ０からの分岐について、ステー
トＳ０からステートＳ０への遷移におけるパスの入力距
離と、ステートＳ０からステートＳ１への遷移とにおけ
るパスの入力距離とに基づく条件が与えられていること
を特徴とする請求項２５記載の復号方法。 - 【請求項２７】 上記マッピング工程では、上記トレリ
スにおけるステートＳ １からの分岐について、入力距離
２に対する出力距離が最大化されるように、上記トレリ
スにおける各パスに付される入出力ラベルの割り当てが
決定されていることを特徴とする請求項２６記載の復号
方法。 - 【請求項２８】 上記第１の要素符号化工程及び上記第
２の要素符号化工程では、それぞれ、畳み込み符号化が
行われていることを特徴とする請求項２２記載の復号方
法。 - 【請求項２９】 上記第１の軟出力復号工程及び上記第
２の軟出力復号工程では、それぞれ、ＢＣＪＲアルゴリ
ズム、Ｍａｘ−Ｌｏｇ−ＢＣＪＲアルゴリズム、又はＬ
ｏｇ−ＢＣＪＲアルゴリズムに基づく最大事後確率復号
が行われることを特徴とする請求項２８記載の復号方
法。 - 【請求項３０】 上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項２２記載の復
号方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129808A JP2003324356A (ja) | 2002-05-01 | 2002-05-01 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129808A JP2003324356A (ja) | 2002-05-01 | 2002-05-01 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003324356A true JP2003324356A (ja) | 2003-11-14 |
Family
ID=29543107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002129808A Pending JP2003324356A (ja) | 2002-05-01 | 2002-05-01 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003324356A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004038930A1 (ja) * | 2002-10-23 | 2004-05-06 | Sony Corporation | 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム |
| KR100706618B1 (ko) | 2005-12-09 | 2007-04-12 | 한국전자통신연구원 | 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치 |
| JP2010057121A (ja) * | 2008-08-29 | 2010-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 光伝送装置 |
-
2002
- 2002-05-01 JP JP2002129808A patent/JP2003324356A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004038930A1 (ja) * | 2002-10-23 | 2004-05-06 | Sony Corporation | 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム |
| US7246296B2 (en) | 2002-10-23 | 2007-07-17 | Sony Corporation | Encoding device for performing serial concatenated coding |
| KR100706618B1 (ko) | 2005-12-09 | 2007-04-12 | 한국전자통신연구원 | 반복 복호기를 위한 고차변조 방식에 적합한 연판정 디매핑방법 및 그를 이용한 오류 정정 장치 |
| US7761777B2 (en) | 2005-12-09 | 2010-07-20 | Electronics And Telecommunications Research Institute | Soft decision demapping method suitable for higher-order modulation for iterative decoder and error correction apparatus using the same |
| JP2010057121A (ja) * | 2008-08-29 | 2010-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 光伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003324357A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| JP2001274698A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| Duman et al. | Performance bounds for turbo-coded modulation systems | |
| US7778341B2 (en) | System and method performing quadrature amplitude modulation by combining co-sets and strongly coded co-set identifiers | |
| US7246296B2 (en) | Encoding device for performing serial concatenated coding | |
| JP2001285375A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JPH05335972A (ja) | ビタビ復号器 | |
| JP2003198386A (ja) | インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| JP4505953B2 (ja) | 符号化装置及び符号化方法、並びに、復号装置及び復号方法 | |
| JP2003324356A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
| JP2001285080A (ja) | 復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP2001285084A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP2005073189A (ja) | 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム | |
| JP2001292185A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP2001285083A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| Lin et al. | On joint source and channel coding using trellis coded CPM: Analytical bounds on the channel distortion | |
| Zhu et al. | Design of turbo-coded modulation for the AWGN channel with Tikhonov phase error | |
| Lin et al. | An effective error correction scheme for arithmetic coding | |
| JP2001285081A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| JP2002190744A (ja) | 復号装置及び復号方法 | |
| Xiao et al. | Serially concatenated continuous phase modulation with ring convolutional codes | |
| JP2001285082A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
| WO2023208346A1 (en) | Multi-stage encoding and multi-stage decoding of information bits | |
| JP2003204272A (ja) | 軟出力復号装置及び軟出力復号方法、並びに復号装置及び復号方法 | |
| He et al. | Novel iterative APPA carrier phase recovery and detection for turbo-coded systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050526 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050823 |