JP2001285375A - 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 - Google Patents

符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体

Info

Publication number
JP2001285375A
JP2001285375A JP2000097945A JP2000097945A JP2001285375A JP 2001285375 A JP2001285375 A JP 2001285375A JP 2000097945 A JP2000097945 A JP 2000097945A JP 2000097945 A JP2000097945 A JP 2000097945A JP 2001285375 A JP2001285375 A JP 2001285375A
Authority
JP
Japan
Prior art keywords
encoding
bit
data
input
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2000097945A
Other languages
English (en)
Inventor
Masayuki Hattori
雅之 服部
Atsushi Murayama
淳 村山
Toshiyuki Miyauchi
俊之 宮内
Kohei Yamamoto
耕平 山本
Mineshi Yokogawa
峰志 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000097945A priority Critical patent/JP2001285375A/ja
Priority to EP01302998A priority patent/EP1148651A3/en
Priority to US09/821,008 priority patent/US6901548B2/en
Publication of JP2001285375A publication Critical patent/JP2001285375A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2972—Serial concatenation using convolutional component codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3988—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for rate k/n convolutional codes, with k>1, obtained by convolutional encoders with k inputs and n outputs

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 回路規模が小さく且つ高い性能での縦列連接
符号化変調方式による誤り訂正符号化及び復号を行う。 【解決手段】 符号化装置１は、インターリーバ２０に
よって、畳み込み符号化器１０から供給された３個のビ
ット系列からなるデータに対して、全ての重みが畳み込
み符号化器３０により符号化されないことがないよう
に、各ビットの順序を置換して並べ替え、畳み込み符号
化器３０によって、インターリーバ２０から供給された
３ビットのデータに関し、最小ユークリッド距離になる
パス間の入力ビットのハミング距離の合計値をできるだ
け小さくし、多値変調マッピング回路４０によって、Ｉ
／Ｑ平面上での信号点間距離が小さい程、畳み込み符号
化器３０における入力ビットのハミング距離を小さいも
のに対応させて、畳み込み符号化器３０から供給された
３ビットのデータをマッピングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力されたデータ
に対して縦列連接符号化変調を行う符号化装置、符号化
方法及び符号化プログラムが記録された記録媒体、並び
に、縦列連接符号化変調されたデータを復号する復号装
置、復号方法及び復号プログラムが記録された記録媒体
に関する。
【０００２】
【従来の技術】近年、例えば、移動体通信や深宇宙通信
といった通信分野、地上波又は衛星ディジタル放送とい
った放送分野、及び記録媒体に対する記録及び／又は再
生を行う磁気、光又は光磁気記録分野の研究が著しく進
められているが、それにともない、誤り訂正符号化及び
復号の効率化を目的として符号理論の研究も盛んに行わ
れている。
【０００３】符号性能の理論的限界としては、いわゆる
シャノンの通信路符号化定理により与えられるシャノン
限界が知られている。シャノンの通信路符号化定理と
は、「通信路容量Ｃ（ビット／シンボル）の通信路を用
いて伝送速度Ｒ（ビット／シンボル）で情報を伝送する
場合に、Ｒ≦Ｃであるならば、誤り確率を限りなく
“０”に近づけることができる符号化方法が存在する」
という定理であり、シャノン限界とは、誤りなしに送信
可能な伝送速度の理論上の限界である。
【０００４】このシャノン限界に近い性能を示す符号化
方法として、例えば、「S. Benedetto, G. Montorsi,
D. Divsalar, F. Pollara, “Serial Concatenation of
Interleaved Codes: Performance Analysis, Design,
and Iterative Decoding”, TDA Progress Report 42-1
26, Jet Propulsion Laboratory, Pasadena, Californi
a, Aug. 15, 1996」に記載されている縦列連接畳み込み
符号（Serially Concatenated Convolutional Codes）
による符号化方法が知られている。
【０００５】この縦列連接畳み込み符号による符号化
は、２つの畳み込み符号化器とインターリーバとを縦列
に連接して構成される装置により行われる。そして、縦
列連接畳み込み符号の復号は、軟出力（soft-output）
を出力する２つの復号回路を縦列に連接して構成される
装置により行われ、２つの復号回路の間で情報をやり取
りし、最終的な復号結果が得られる。
【０００６】また、この縦列連接畳み込み符号による符
号化の応用として、例えば、「D. Divsalar, F. Pollar
a, “Serial and Hybrid Concatenation Codes with Ap
plications”, in Proc., Int. Symp. on Turbo Codes
and Related Topics, Brest,France, pp. 80-87, Sept.
1997」に記載されている縦列連接符号化変調（Serial
Concatenated Trellis Coded Modulation；以下、ＳＣ
ＴＣＭと記す。）方式も知られている。このＳＣＴＣＭ
方式は、縦列連接畳み込み符号による符号化と多値変調
とを組み合わせたものであり、変調信号の信号点の配置
と誤り訂正符号の復号特性とを統括して考慮するもので
ある。
【０００７】以下、ＳＣＴＣＭ方式による符号化を行う
符号化装置、及びＳＣＴＣＭ方式による符号の復号を行
う復号装置について説明する。なお、以下の説明におい
ては、図２２に示すように、ディジタル情報を図示しな
い送信装置が備える符号化装置２０１により縦列連接畳
み込み符号化し、その出力を雑音のある無記憶通信路２
０２を介して図示しない受信装置に入力して、この受信
装置が備える復号装置２０３により復号し、観測する場
合を考える。
【０００８】ＳＣＴＣＭ方式による符号化を行う符号化
装置２０１としては、例えば図２３に示すように、第１
の符号（以下、外符号と記す。）の符号化を行う畳み込
み符号化器２１０と、入力したデータの順序を並べ替え
るインターリーバ２２０と、第２の符号（以下、内符号
と記す。）の符号化を行う畳み込み符号化器２３０と、
所定の変調方式に基づいて信号点のマッピングを行う多
値変調マッピング回路２４０と、この多値変調マッピン
グ回路２４０からの出力をデマルチプレクスするデマル
チプレクサ２５０とを備えるものがある。この符号化装
置２０１は、入力した４ビットの入力データＤ２０１に
対して、符号化率が“４／６＝２／３”の縦列連接畳み
込み演算を行い、６ビットの符号化データＤ２０４に変
換し、例えば８ＰＳＫ（8-Phase Shift Keying）変調方
式の伝送シンボルにマッピングして３ビットの２つの伝
送シンボルＤ２０５を得て、１シンボルずつ符号化伝送
シンボルＤ２０６として出力する。
【０００９】畳み込み符号化器２１０は、図２４に示す
ように、３つのシフトレジスタ２１１，２１２，２１３
と、５つの排他的論理和回路２１４，２１５，２１６，
２１７，２１８とを有する。
【００１０】シフトレジスタ２１１は、保持している１
ビットのデータを排他的論理和回路２１４，２１５，２
１６，２１７に供給し続ける。そして、シフトレジスタ
２１１は、クロックに同期させて、４ビットの入力デー
タＤ２０１のうちの１ビットの入力データＤ２０１1を
新たに保持し、この入力データＤ２０１1を排他的論理
和回路２１４，２１５，２１６，２１７に新たに供給す
る。
【００１１】シフトレジスタ２１２は、保持している１
ビットのデータを排他的論理和回路２１７，２１８に供
給し続ける。そして、シフトレジスタ２１２は、クロッ
クに同期させて、４ビットの入力データＤ２０１のうち
の１ビットの入力データＤ２０１2を新たに保持し、こ
の入力データＤ２０１2を排他的論理和回路２１７，２
１８に新たに供給する。
【００１２】シフトレジスタ２１３は、保持している１
ビットのデータを排他的論理和回路２１４，２１５に供
給し続ける。そして、シフトレジスタ２１３は、クロッ
クに同期させて、４ビットの入力データＤ２０１のうち
の１ビットの入力データＤ２０１3を新たに保持し、こ
の入力データＤ２０１3を排他的論理和回路２１４，２
１５に新たに供給する。
【００１３】排他的論理和回路２１４は、シフトレジス
タ２１１から供給されるデータと、シフトレジスタ２１
２から供給されるデータと、シフトレジスタ２１３から
供給されるデータと、４ビットの入力データＤ２０１の
うちの１ビットの入力データＤ２０１4とを用いて排他
的論理和演算を行い、演算結果を５ビットの符号化デー
タＤ２０２のうちの１ビットの符号化データＤ２０２1
として後段のインターリーバ２２０に出力する。
【００１４】排他的論理和回路２１５は、シフトレジス
タ２１１から供給されるデータと、シフトレジスタ２１
３から供給されるデータと、入力データＤ２０１4とを
用いて排他的論理和演算を行い、演算結果を５ビットの
符号化データＤ２０２のうちの１ビットの符号化データ
Ｄ２０２2として後段のインターリーバ２２０に出力す
る。
【００１５】排他的論理和回路２１６は、シフトレジス
タ２１１から供給されるデータと、シフトレジスタ２１
２から供給されるデータと、入力データＤ２０１3，Ｄ
２０１4とを用いて排他的論理和演算を行い、演算結果
を５ビットの符号化データＤ２０２のうちの１ビットの
符号化データＤ２０２3として後段のインターリーバ２
２０に出力する。
【００１６】排他的論理和回路２１７は、シフトレジス
タ２１１から供給されるデータと、入力データＤ２０１
2，Ｄ２０１3とを用いて排他的論理和演算を行い、演算
結果を５ビットの符号化データＤ２０２のうちの１ビッ
トの符号化データＤ２０２4として後段のインターリー
バ２２０に出力する。
【００１７】排他的論理和回路２１８は、入力データＤ
２０１1，Ｄ２０１2，Ｄ２０１4を用いて排他的論理和
演算を行い、演算結果を５ビットの符号化データＤ２０
２のうちの１ビットの符号化データＤ２０２5として後
段のインターリーバ２２０に出力する。
【００１８】このような畳み込み符号化器２１０は、４
ビットの入力データＤ２０１1，Ｄ２０１2，Ｄ２０
１3，Ｄ２０１4を入力すると、これらの入力データＤ２
０１1，Ｄ２０１2，Ｄ２０１3，Ｄ２０１4に対して畳み
込み演算を行い、演算結果を５ビットの符号化データＤ
２０２1，Ｄ２０２2，Ｄ２０２3，Ｄ２０２4，Ｄ２０２
5として後段のインターリーバ２２０に出力する。すな
わち、畳み込み符号化器２１０は、外符号の符号化とし
て符号化率が“４／５”の畳み込み演算を行い、符号化
データＤ２０２を後段のインターリーバ２２０に出力す
る。
【００１９】インターリーバ２２０は、図２５に示すよ
うに、入力したデータを保持する入力データ保持メモリ
２２１と、入力したデータの順序の並べ替え（置換）を
行うデータ置換回路２２２と、データの置換位置情報を
格納する置換データＲＯＭ（Read Only Memory）２２３
と、出力するデータを保持する出力データ保持メモリ２
２４とを有する。
【００２０】入力データ保持メモリ２２１は、畳み込み
符号化器２１０から出力された５つのビット系列からな
る符号化データＤ２０２を保持し、これらの符号化デー
タＤ２０２を所定のタイミングでデータ置換回路２２２
に供給する。
【００２１】データ置換回路２２２は、置換データＲＯ
Ｍ２２３に格納されているデータの置換位置情報に基づ
いて、入力データ保持メモリ２２１から供給された符号
化データＤ２０２の順序の並べ替えを行う。データ置換
回路２２２は、並べ替えたデータを出力データ保持メモ
リ２２４に供給する。
【００２２】置換データＲＯＭ２２３は、例えば発生し
た乱数に基づいて決定されたデータの置換位置情報を格
納する。すなわち、インターリーバ２２０は、この置換
位置情報に基づいてデータのインターリーブを行うラン
ダムインターリーバとして構成される。置換データＲＯ
Ｍ２２３に格納されている置換位置情報は、随時データ
置換回路２２２により読み出される。
【００２３】出力データ保持メモリ２２４は、データ置
換回路２２２から供給されるデータを保持し、これらの
データを５つのビット系列からなるインターリーブデー
タＤ２０３として、所定のタイミングで後段の畳み込み
符号化器２３０に出力する。
【００２４】このようなインターリーバ２２０は、畳み
込み符号化器２１０から出力された５つのビット系列か
らなる符号化データＤ２０２にインターリーブを施し、
生成した５ビットの系列からなるインターリーブデータ
Ｄ２０３を後段の畳み込み符号化器２３０に出力する。
【００２５】畳み込み符号化器２３０は、図２６に示す
ように、５つの排他的論理和回路２３１，２３２，２３
３，２３４，２３５と、１つのシフトレジスタ２３６と
を有する。
【００２６】排他的論理和回路２３１は、５ビットのイ
ンターリーブデータＤ２０３のうちの２ビットのインタ
ーリーブデータＤ２０３1，Ｄ２０３2を用いて排他的論
理和演算を行い、演算結果を排他的論理和回路２３２に
供給する。
【００２７】排他的論理和回路２３２は、５ビットのイ
ンターリーブデータＤ２０３のうちの１ビットのインタ
ーリーブデータＤ２０３3と、排他的論理和回路２３１
から供給されるデータとを用いて排他的論理和演算を行
い、演算結果を排他的論理和回路２３３に供給する。
【００２８】排他的論理和回路２３３は、５ビットのイ
ンターリーブデータＤ２０３のうちの１ビットのインタ
ーリーブデータＤ２０３4と、排他的論理和回路２３２
から供給されるデータとを用いて排他的論理和演算を行
い、演算結果を排他的論理和回路２３４に供給する。
【００２９】排他的論理和回路２３４は、５ビットのイ
ンターリーブデータＤ２０３のうちの１ビットのインタ
ーリーブデータＤ２０３5と、排他的論理和回路２３３
から供給されるデータとを用いて排他的論理和演算を行
い、演算結果を排他的論理和回路２３５に供給するとと
もに、６ビットの符号化データＤ２０４のうちの１ビッ
トの符号化データＤ２０４6として後段の多値変調マッ
ピング回路２４０に出力する。
【００３０】排他的論理和回路２３５は、排他的論理和
回路２３４から供給されるデータと、シフトレジスタ２
３６から供給されるデータとを用いて排他的論理和演算
を行い、演算結果をシフトレジスタ２３６に供給すると
ともに、６ビットの符号化データＤ２０４のうちの１ビ
ットの符号化データＤ２０４3として後段の多値変調マ
ッピング回路２４０に出力する。
【００３１】シフトレジスタ２３６は、保持している１
ビットのデータを排他的論理和回路２３５に供給し続け
る。そして、シフトレジスタ２３６は、クロックに同期
させて、排他的論理和回路２３５から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路２３５に新たに供給する。
【００３２】このような畳み込み符号化器２３０は、イ
ンターリーバ２２０からの５ビットのインターリーブデ
ータＤ２０３1，Ｄ２０３2，Ｄ２０３3，Ｄ２０３4，Ｄ
２０３5を入力すると、インターリーブデータＤ２０
３1，Ｄ２０３2，Ｄ２０３4，Ｄ２０３5を、それぞれ、
そのまま符号化データＤ２０４1，Ｄ２０４2，Ｄ２０４
4，Ｄ２０４5として後段の多値変調マッピング回路２４
０に出力する。また、畳み込み符号化器２３０は、イン
ターリーブデータＤ２０３1，Ｄ２０３2，Ｄ２０３3，
Ｄ２０３4，Ｄ２０３5に対して畳み込み演算を行い、演
算結果を符号化データＤ２０４3，Ｄ２０４6として後段
の多値変調マッピング回路２４０に出力する。すなわ
ち、畳み込み符号化器２３０は、内符号の符号化として
符号化率が“５／６”の畳み込み演算を行い、符号化デ
ータＤ２０４を後段の多値変調マッピング回路２４０に
出力する。
【００３３】多値変調マッピング回路２４０は、畳み込
み符号化器２３０から出力された符号化データＤ２０４
を、クロックに同期させて、例えば８ＰＳＫ変調方式の
伝送シンボルにマッピングする。８ＰＳＫ変調方式にお
ける１つの伝送シンボルの信号点は３ビットのデータで
あることから、多値変調マッピング回路２４０は、畳み
込み符号化器２３０から出力された６ビットの符号化デ
ータＤ２０４のうちの３ビットの符号化データを１つの
伝送シンボルとしてマッピングし、２つの伝送シンボル
Ｄ２０５を生成する。多値変調マッピング回路２４０
は、生成した伝送シンボルＤ２０５を後段のデマルチプ
レクサ２５０に出力する。
【００３４】デマルチプレクサ２５０は、多値変調マッ
ピング回路２４０から出力された２つの伝送シンボルＤ
２０５をデマルチプレクスする。デマルチプレクサ２５
０は、多値変調マッピング回路２４０により伝送シンボ
ルＤ２０５が生成されたときのクロックの１／２の周期
のクロックに同期させて、１つの伝送シンボルずつ符号
化伝送シンボルＤ２０６として外部に出力する。
【００３５】このような符号化装置２０１は、畳み込み
符号化器２１０により外符号の符号化として符号化率が
“４／５”の畳み込み演算を行い、畳み込み符号化器２
３０により内符号の符号化として符号化率が“５／６”
の畳み込み演算を行うことによって、全体として、符号
化率が“（４／５）×（５／６）＝４／６＝２／３”の
縦列連接畳み込み演算を行う。この符号化装置２０１に
より符号化され且つ変調されたデータは、無記憶通信路
２０２を介して受信装置に出力される。
【００３６】一方、符号化装置２０１によるＳＣＴＣＭ
方式の符号の復号を行う復号装置２０３としては、例え
ば図２７に示すように、受信した受信語Ｄ２０７をマル
チプレクスするマルチプレクサ２６０と、内符号の復号
を行う軟出力復号回路２７０と、入力したデータの順序
を元に戻すデインターリーバ２８０と、入力したデータ
の順序を並べ替えるインターリーバ２９０と、外符号の
復号を行う軟出力復号回路３００とを備えるものがあ
る。この復号装置２０３は、無記憶通信路２０２上で発
生したノイズの影響によりアナログ値をとり軟入力（so
ft-input）とされる受信語Ｄ２０７から符号化装置２０
１における入力データＤ２０１を推定し、復号データＤ
２１３として出力する。
【００３７】マルチプレクサ２６０は、受信装置により
受信された軟入力の受信語Ｄ２０７のうち、１つの伝送
シンボルとして対応する２つの受信語を後段の軟出力復
号回路２７０に出力する。
【００３８】軟出力復号回路２７０は、符号化装置２０
１における畳み込み符号化器２３０に対応して備えられ
るものであり、いわゆるＢＣＪＲ（Bahl, Cocke, Jelin
ek and Raviv）アルゴリズムに基づくＭＡＰ（Maximum
A Posteriori probability）復号やＳＯＶＡ（Soft Out
put Viterbi Algorithm）復号を行うものである。軟出
力復号回路２７０は、マルチプレクサ２６０から供給さ
れた軟入力の２つの受信語Ｄ２０８を入力するととも
に、インターリーバ２９０から供給された軟入力の情報
ビットに対する事前確率情報Ｄ２０９を入力し、これら
の受信語Ｄ２０８と事前確率情報Ｄ２０９とを用いて、
内符号の軟出力復号を行う。そして、軟出力復号回路２
７０は、符号の拘束条件により求められる情報ビットに
対する外部情報Ｄ２１０を生成し、この外部情報Ｄ２１
０を後段のデインターリーバ２８０に軟出力として出力
する。なお、この外部情報Ｄ２１０は、符号化装置２０
１におけるインターリーバ２２０によりインターリーブ
されたインターリーブデータＤ２０３に対応するもので
ある。
【００３９】デインターリーバ２８０は、符号化装置２
０１におけるインターリーバ２２０によりインターリー
ブされたインターリーブデータＤ２０３のビット配列
を、それぞれ、元の符号化データＤ２０２のビット配列
に戻すように、軟出力復号回路２７０から出力される軟
入力の外部情報Ｄ２１０にデインターリーブを施す。デ
インターリーバ２８０は、デインターリーブして得られ
たデータを後段の軟出力復号回路３００における符号ビ
ットに対する事前確率情報Ｄ２１１として出力する。
【００４０】インターリーバ２９０は、軟出力復号回路
３００から出力された軟入力である符号ビットに対する
外部情報Ｄ２１２に対して、符号化装置２０１における
インターリーバ２２０と同一の置換位置情報に基づいた
インターリーブを施す。インターリーバ２９０は、イン
ターリーブして得られたデータを軟出力復号回路２７０
における情報ビットに対する事前確率情報Ｄ２０９とし
て出力する。
【００４１】軟出力復号回路３００は、符号化装置２０
１における畳み込み符号化器２１０に対応して備えられ
るものであり、軟出力復号回路２７０と同様に、上述し
たＢＣＪＲアルゴリズムに基づくＭＡＰ復号やＳＯＶＡ
復号を行うものである。軟出力復号回路３００は、デイ
ンターリーバ２８０から出力された軟入力の符号ビット
に対する事前確率情報Ｄ２１１を入力するとともに、図
示しないが、値が“０”である情報ビットに対する事前
確率情報を入力し、これらの事前確率情報を用いて、外
符号の軟出力復号を行う。そして、軟出力復号回路３０
０は、符号の拘束条件により求められる符号ビットに対
する外部情報Ｄ２１２を生成し、この外部情報Ｄ２１２
をインターリーバ２９０に軟出力として出力する。ま
た、軟出力復号回路３００は、図示しないが、符号の拘
束条件により求められる情報ビットに対する外部情報を
生成し、この外部情報に基づいて、硬出力（hard-outpu
t）の復号データＤ２１３を出力する。
【００４２】このような復号装置２０３は、受信語Ｄ２
０７を受信すると、軟出力復号回路２７０乃至軟出力復
号回路３００の復号動作を例えば数回乃至数十回といっ
た所定の回数だけ反復して行い、所定の回数の復号動作
の結果得られた軟出力の外部情報に基づいて、復号デー
タＤ２１３を出力する。
【００４３】ところで、符号化装置２０１は、各部にお
いて処理する必要があるビット数が多いことから、各部
の構成の複雑化を招き、回路規模が膨大になるという問
題があった。また、復号装置２０３も、符号化装置２０
１の複雑化にともない、各部の構成が複雑になってい
た。この問題を解決するために、図２８乃至図３０に示
す符号化装置４０１及び図３１に示す復号装置４０３が
提案されている。以下、この符号化装置４０１及び復号
装置４０３について説明する。なお、符号化装置４０１
及び復号装置４０３は、それぞれ、先に図２２に示した
通信モデルにおける符号化装置２０１及び復号装置２０
３に代わるものであることはいうまでもない。
【００４４】符号化装置４０１は、図２８に示すよう
に、外符号の符号化を行う畳み込み符号化器４１０と、
入力したデータの順序を並べ替えるインターリーバ４２
０と、内符号の符号化を行う畳み込み符号化器４３０
と、所定の変調方式に基づいて信号点のマッピングを行
う多値変調マッピング回路４４０とを備える。この符号
化装置４０１は、入力した２ビットの入力データＤ４０
１に対して、符号化率が“２／３”の縦列連接畳み込み
演算を行い、３ビットの符号化データＤ４０４に変換
し、例えば８ＰＳＫ変調方式の伝送シンボルにマッピン
グして３ビットの１つの符号化伝送シンボルＤ４０５と
して出力する。
【００４５】畳み込み符号化器４１０は、図２９に示す
ように、３つの排他的論理和回路４１１，４１３，４１
５と、２つのシフトレジスタ４１２，４１４とを有す
る。
【００４６】排他的論理和回路４１１は、２ビットの入
力データＤ４０１1，４０１2を用いて排他的論理和演算
を行い、演算結果をシフトレジスタ４１２に供給する。
【００４７】シフトレジスタ４１２は、保持している１
ビットのデータを排他的論理和回路４１３に供給し続け
る。そして、シフトレジスタ４１２は、クロックに同期
させて、排他的論理和回路４１１から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路４１３に新たに供給する。
【００４８】排他的論理和回路４１３は、シフトレジス
タ４１２から供給されるデータと、２ビットの入力デー
タＤ４０１のうちの１ビットの入力データＤ４０１1と
を用いて排他的論理和演算を行い、演算結果をシフトレ
ジスタ４１４に供給する。
【００４９】シフトレジスタ４１４は、保持している１
ビットのデータを排他的論理和回路４１５に供給し続け
る。そして、シフトレジスタ４１４は、クロックに同期
させて、排他的論理和回路４１３から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路４１５に新たに供給する。
【００５０】排他的論理和回路４１５は、シフトレジス
タ４１４から供給されるデータと、入力データＤ４０１
1，４０１2とを用いて排他的論理和演算を行い、演算結
果を３ビットの符号化データＤ４０２のうちの１ビット
の符号化データＤ４０２3として後段のインターリーバ
４２０に出力する。
【００５１】このような畳み込み符号化器４１０は、２
ビットの入力データＤ４０１1，Ｄ４０１2を入力する
と、これらの入力データＤ４０１1，Ｄ４０１2に対して
畳み込み演算を行い、演算結果を３ビットの符号化デー
タＤ４０２1，Ｄ４０２2，Ｄ４０２3として後段のイン
ターリーバ４２０に出力する。すなわち、畳み込み符号
化器４１０は、外符号の符号化として符号化率が“２／
３”の畳み込み演算を行い、符号化データＤ４０２を後
段のインターリーバ４２０に出力する。
【００５２】インターリーバ４２０は、先に図２５に示
したインターリーバ２２０と同様の構成とされ、インタ
ーリーバ２２０よりサイズが縮小したものである。すな
わち、インターリーバ４２０は、５ビットの入出力の代
わりに３ビットの入出力を行うことから、インターリー
バ２２０と比較して回路規模が削減されて構成される。
インターリーバ４２０は、畳み込み符号化器４１０から
出力された３つのビット系列からなる符号化データＤ４
０２を入力し、この符号化データＤ４０２を構成する各
ビットの順序を予め格納している置換位置情報に基づい
て並べ替えてインターリーブデータＤ４０３を生成す
る。
【００５３】畳み込み符号化器４３０は、図３０に示す
ように、排他的論理和回路４３１と、シフトレジスタ４
３２とを有する。
【００５４】排他的論理和回路４３１は、３ビットのイ
ンターリーブデータＤ４０３1，４０３2，Ｄ４０３3を
用いて排他的論理和演算を行い、演算結果を３ビットの
符号化データＤ４０４のうちの１ビットの符号化データ
Ｄ４０４3として後段の多値変調マッピング回路４４０
に出力するとともに、シフトレジスタ４３２に供給す
る。
【００５５】シフトレジスタ４３２は、保持している１
ビットのデータを排他的論理和回路４３１に供給し続け
る。そして、シフトレジスタ４３２は、クロックに同期
させて、排他的論理和回路４３１から供給される１ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路４３１に新たに供給する。
【００５６】このような畳み込み符号化器４３０は、３
ビットのインターリーブデータＤ４０３1，Ｄ４０３2，
Ｄ４０３3を入力すると、これらのインターリーブデー
タＤ４０３1，Ｄ４０３2，Ｄ４０３3に対して畳み込み
演算を行い、演算結果を３ビットの符号化データＤ４０
４1，Ｄ４０４2，Ｄ４０４3として後段の多値変調マッ
ピング回路４４０に出力する。すなわち、畳み込み符号
化器４３０は、内符号の符号化として符号化率が“３／
３＝１”の畳み込み演算を行い、符号化データＤ４０４
を後段の多値変調マッピング回路４４０に出力する。
【００５７】多値変調マッピング回路４４０は、上述し
た多値変調マッピング回路２４０と同様に、畳み込み符
号化器４３０から出力された符号化データＤ４０４を、
クロックに同期させて、例えば８ＰＳＫ変調方式の伝送
シンボルにマッピングする。多値変調マッピング回路４
４０は、畳み込み符号化器４３０から出力された３ビッ
トの符号化データＤ４０４を１つの伝送シンボルとして
マッピングし、１つの符号化伝送シンボルＤ４０５を生
成する。多値変調マッピング回路４４０は、生成した符
号化伝送シンボルＤ４０５を外部に出力する。
【００５８】このような符号化装置４０１は、畳み込み
符号化器４１０により外符号の符号化として符号化率が
“２／３”の畳み込み演算を行い、畳み込み符号化器４
３０により内符号の符号化として符号化率が“１”の畳
み込み演算を行うことによって、全体として、符号化率
が“（２／３）×１＝２／３”の縦列連接畳み込み演算
を行う。すなわち、符号化装置４０１は、各部において
処理する必要があるビット数が少なくて済むことから、
符号化装置２０１と比較して簡易な構成にも拘わらず、
符号化率を同一の“２／３”に保つことができる。この
符号化装置４０１により符号化され且つ変調されたデー
タは、無記憶通信路２０２を介して受信装置に出力され
る。
【００５９】一方、復号装置４０３は、図３１に示すよ
うに、内符号の復号を行う軟出力復号回路４５０と、入
力したデータの順序を元に戻すデインターリーバ４６０
と、入力したデータの順序を並べ替えるインターリーバ
４７０と、外符号の復号を行う軟出力復号回路４８０と
を備える。この復号装置４０３は、無記憶通信路２０２
上で発生したノイズの影響によりアナログ値をとり軟入
力とされる受信語Ｄ４０６から符号化装置４０１におけ
る入力データＤ４０１を推定し、復号データＤ４１１と
して出力する。
【００６０】軟出力復号回路４５０は、符号化装置４０
１における畳み込み符号化器４１０に対応して備えられ
るものであり、上述したＢＣＪＲアルゴリズムに基づく
ＭＡＰ復号やＳＯＶＡ復号を行うものである。軟出力復
号回路４５０は、受信装置により受信された軟入力の受
信語Ｄ４０６を入力するとともに、インターリーバ４７
０から供給された軟入力の情報ビットに対する事前確率
情報Ｄ４０７を入力し、これらの受信語Ｄ４０６と事前
確率情報Ｄ４０７とを用いて、内符号の軟出力復号を行
う。そして、軟出力復号回路４５０は、符号の拘束条件
により求められる情報ビットに対する外部情報Ｄ４０８
を生成し、この外部情報Ｄ４０８を後段のデインターリ
ーバ４６０に軟出力として出力する。なお、この外部情
報Ｄ４０８は、符号化装置４０１におけるインターリー
バ４２０によりインターリーブされたインターリーブデ
ータＤ４０３に対応するものである。
【００６１】デインターリーバ４６０は、符号化装置４
０１におけるインターリーバ４２０によりインターリー
ブされたインターリーブデータＤ４０３のビット配列
を、それぞれ、元の符号化データＤ４０２のビット配列
に戻すように、軟出力復号回路４５０から出力される軟
入力の外部情報Ｄ４０８にデインターリーブを施す。デ
インターリーバ４６０は、デインターリーブして得られ
たデータを後段の軟出力復号回路４８０における符号ビ
ットに対する事前確率情報Ｄ４０９として出力する。
【００６２】インターリーバ４７０は、軟出力復号回路
４８０から出力された軟入力である符号ビットに対する
外部情報Ｄ４１０に対して、符号化装置４０１における
インターリーバ４２０と同一の置換位置情報に基づいた
インターリーブを施す。インターリーバ４７０は、イン
ターリーブして得られたデータを軟出力復号回路４５０
における情報ビットに対する事前確率情報Ｄ４０７とし
て出力する。
【００６３】軟出力復号回路４８０は、符号化装置４０
１における畳み込み符号化器４１０に対応して備えられ
るものであり、軟出力復号回路４５０と同様に、上述し
たＢＣＪＲアルゴリズムに基づくＭＡＰ復号やＳＯＶＡ
復号を行うものである。軟出力復号回路４８０は、デイ
ンターリーバ４６０から出力された軟入力の符号ビット
に対する事前確率情報Ｄ４０９を入力するとともに、図
示しないが、値が“０”である情報ビットに対する事前
確率情報を入力し、これらの事前確率情報を用いて、外
符号の軟出力復号を行う。そして、軟出力復号回路４８
０は、符号の拘束条件により求められる符号ビットに対
する外部情報Ｄ４１０を生成し、この外部情報Ｄ４１０
をインターリーバ４７０に軟出力として出力する。ま
た、軟出力復号回路４８０は、図示しないが、符号の拘
束条件により求められる情報ビットに対する外部情報を
生成し、この外部情報に基づいて、硬出力の復号データ
Ｄ４１１を出力する。
【００６４】このような復号装置４０３は、受信語Ｄ４
０６を受信すると、軟出力復号回路４５０乃至軟出力復
号回路４８０の復号動作を例えば数回乃至数十回といっ
た所定の回数だけ反復して行い、所定の回数の復号動作
の結果得られた軟出力の外部情報に基づいて、復号デー
タＤ４１１を出力する。すなわち、復号装置４０３は、
各部に対する入出力のビット数が少ないことから、復号
装置２０３と比較して簡易な構成で、受信した受信語Ｄ
４０６の復号を行うことができる。
【００６５】このように、符号化装置４０１と復号装置
４０３とにより構成されるシステムは、符号化装置２０
１と復号装置２０３とにより構成されるシステムと比較
して各部の回路規模が削減されたものとなる。
【００６６】
【発明が解決しようとする課題】ところで、上述したよ
うに、符号化装置４０１と復号装置４０３とにより構成
されるシステムは、符号化装置２０１と復号装置２０３
とにより構成されるシステムと比較して、簡易な構成で
且つ同じ符号化率の下に、ＳＣＴＣＭ方式による誤り訂
正符号化及び復号を行うことができるものの、性能が若
干ながら劣るという問題があった。
【００６７】具体的に説明するために、ビットエラーレ
ートの対数表示（ｌｏｇ10 ＢＥＲ）と、１ビットあた
りの信号対雑音電力比（Ｅb／Ｎ0）との関係で示される
性能曲線を図３２に示す。なお、同図においては、符号
化装置２０１における多値変調マッピング回路２４０及
び符号化装置４０１における多値変調マッピング回路４
４０は、ともに、図３３に示すように信号点をマッピン
グし、最小ユークリッド距離の入力距離総和を“１６”
としている。
【００６８】図３２から明らかなように、符号化装置２
０１と復号装置２０３とにより構成されるシステムにお
ける性能曲線は、Ｅb／Ｎ0が約３ｄＢから約３．５ｄＢ
までの範囲でいわゆるウォーターフォール現象を呈し、
Ｅb／Ｎ0が約３．５ｄＢ以上の範囲でいわゆるエラーフ
ロア現象を呈することがわかる。一方、符号化装置４０
１と復号装置４０３とにより構成されるシステムにおけ
る性能曲線は、符号化装置２０１と復号装置２０３とに
より構成されるシステムにおける性能曲線と比較して、
Ｅb／Ｎ0が約０．３ｄＢ高い範囲でウォーターフォール
領域となることがわかる。このことは、符号化装置２０
１と復号装置２０３とにより構成されるシステムの方
が、符号化装置４０１と復号装置４０３とにより構成さ
れるシステムと比較して、約０．３ｄＢの符号化利得が
あることを示している。このことから、符号化装置４０
１と復号装置４０３とにより構成されるシステムは、符
号化装置２０１と復号装置２０３とにより構成されるシ
ステムよりも性能が低いことがうかがえ、未だ改善の余
地が残るのが実情であった。
【００６９】本発明は、このような実情に鑑みてなされ
たものであり、回路規模が小さく且つ高い性能での符号
化及び復号を行うことができる符号化装置、符号化方法
及び符号化プログラムが記録された記録媒体、並びに、
復号装置、復号方法及び復号プログラムが記録された記
録媒体を提供することを目的とする。
【００７０】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる符号化装置は、入力されたデータに対し
て縦列連接符号化変調を行う符号化装置であって、入力
されたｋビットのデータに対して符号化率がｋ／（ｋ＋
１）の符号化を行う第１の符号化手段と、この第１の符
号化手段により符号化された（ｋ＋１）個のビット系列
からなるデータを構成する各ビットの順序を置換して並
べ替える置換手段と、この置換手段に縦列に連接し、入
力された（ｋ＋１）ビットのデータに対して符号化率が
１の符号化を行う第２の符号化手段と、この第２の符号
化手段により符号化された（ｋ＋１）ビットのデータを
所定の変調方式の伝送シンボルにマッピングするマッピ
ング手段とを備え、置換手段は、第１の符号化手段から
供給された（ｋ＋１）個のビット系列からなるデータに
対して、全ての重みが第２の符号化手段により符号化さ
れないことがないように、各ビットの順序を置換して並
べ替え、第２の符号化手段は、置換手段から供給された
（ｋ＋１）ビットのデータに関し、最小ユークリッド距
離になるパス間の入力ビットのハミング距離の合計値を
できるだけ小さくし、マッピング手段は、Ｉ／Ｑ平面上
での信号点間距離が小さい程、第２の符号化手段におけ
る入力ビットのハミング距離を小さいものに対応させ
て、第２の符号化手段から供給された（ｋ＋１）ビット
のデータをマッピングすることを特徴としている。
【００７１】このような本発明にかかる符号化装置は、
第１の符号化手段によって、入力されたｋビットのデー
タに対して符号化率がｋ／（ｋ＋１）の符号化を行い、
置換手段によって、第１の符号化手段から供給された
（ｋ＋１）個のビット系列からなるデータに対して、全
ての重みが第２の符号化手段により符号化されないこと
がないように、各ビットの順序を置換して並べ替え、第
２の符号化手段によって、置換手段から供給された（ｋ
＋１）ビットのデータに関し、最小ユークリッド距離に
なるパス間の入力ビットのハミング距離の合計値をでき
るだけ小さくするように、入力された（ｋ＋１）ビット
のデータに対して符号化率が１の符号化を行い、マッピ
ング手段によって、Ｉ／Ｑ平面上での信号点間距離が小
さい程、第２の符号化手段における入力ビットのハミン
グ距離を小さいものに対応させて、第２の符号化手段か
ら供給された（ｋ＋１）ビットのデータを所定の変調方
式の伝送シンボルにマッピングする。
【００７２】また、上述した目的を達成する本発明にか
かる符号化方法は、入力されたデータに対して縦列連接
符号化変調を行う符号化方法であって、入力されたｋビ
ットのデータに対して符号化率がｋ／（ｋ＋１）の符号
化を行う第１の符号化工程と、この第１の符号化工程に
て符号化された（ｋ＋１）個のビット系列からなるデー
タを構成する各ビットの順序を置換して並べ替える置換
工程と、この置換工程にて並べ替えられて入力された
（ｋ＋１）ビットのデータに対して符号化率が１の符号
化を行う第２の符号化工程と、この第２の符号化工程に
て符号化された（ｋ＋１）ビットのデータを所定の変調
方式の伝送シンボルにマッピングするマッピング工程と
を備え、置換工程では、第１の符号化工程にて符号化さ
れた（ｋ＋１）個のビット系列からなるデータに対し
て、全ての重みが第２の符号化工程にて符号化されない
ことがないように、各ビットの順序を置換して並べ替
え、第２の符号化工程では、置換工程にて並べ替えられ
た（ｋ＋１）ビットのデータに関し、最小ユークリッド
距離になるパス間の入力ビットのハミング距離の合計値
をできるだけ小さくし、マッピング工程では、Ｉ／Ｑ平
面上での信号点間距離が小さい程、第２の符号化工程に
おける入力ビットのハミング距離を小さいものに対応さ
せて、第２の符号化工程にて符号化された（ｋ＋１）ビ
ットのデータをマッピングすることを特徴としている。
【００７３】このような本発明にかかる符号化方法は、
第１の符号化工程にて、入力されたｋビットのデータに
対して符号化率がｋ／（ｋ＋１）の符号化を行い、置換
工程にて、第１の符号化工程にて符号化された（ｋ＋
１）個のビット系列からなるデータに対して、全ての重
みが第２の符号化工程にて符号化されないことがないよ
うに、各ビットの順序を置換して並べ替え、第２の符号
化工程にて、置換工程にて並べ替えられた（ｋ＋１）ビ
ットのデータに関し、最小ユークリッド距離になるパス
間の入力ビットのハミング距離の合計値をできるだけ小
さくするように、入力された（ｋ＋１）ビットのデータ
に対して符号化率が１の符号化を行い、マッピング工程
にて、Ｉ／Ｑ平面上での信号点間距離が小さい程、第２
の符号化工程における入力ビットのハミング距離を小さ
いものに対応させて、第２の符号化工程にて符号化され
た（ｋ＋１）ビットのデータを所定の変調方式の伝送シ
ンボルにマッピングする。
【００７４】さらに、上述した目的を達成する本発明に
かかる符号化プログラムが記録された記録媒体は、入力
されたデータに対して縦列連接符号化変調を行うコンピ
ュータ制御可能な符号化プログラムが記録された記録媒
体であって、符号化プログラムは、入力されたｋビット
のデータに対して符号化率がｋ／（ｋ＋１）の符号化を
行う第１の符号化工程と、この第１の符号化工程にて符
号化された（ｋ＋１）個のビット系列からなるデータを
構成する各ビットの順序を置換して並べ替える置換工程
と、この置換工程にて並べ替えられて入力された（ｋ＋
１）ビットのデータに対して符号化率が１の符号化を行
う第２の符号化工程と、この第２の符号化工程にて符号
化された（ｋ＋１）ビットのデータを所定の変調方式の
伝送シンボルにマッピングするマッピング工程とを備
え、置換工程では、第１の符号化工程にて符号化された
（ｋ＋１）個のビット系列からなるデータに対して、全
ての重みが第２の符号化工程にて符号化されないことが
ないように、各ビットの順序を置換して並べ替え、第２
の符号化工程では、置換工程にて並べ替えられた（ｋ＋
１）ビットのデータに関し、最小ユークリッド距離にな
るパス間の入力ビットのハミング距離の合計値をできる
だけ小さくし、マッピング工程では、Ｉ／Ｑ平面上での
信号点間距離が小さい程、第２の符号化工程における入
力ビットのハミング距離を小さいものに対応させて、第
２の符号化工程にて符号化された（ｋ＋１）ビットのデ
ータをマッピングすることを特徴としている。
【００７５】このような本発明にかかる符号化プログラ
ムが記録された記録媒体は、第１の符号化工程にて、入
力されたｋビットのデータに対して符号化率がｋ／（ｋ
＋１）の符号化を行い、置換工程にて、第１の符号化工
程にて符号化された（ｋ＋１）個のビット系列からなる
データに対して、全ての重みが第２の符号化工程にて符
号化されないことがないように、各ビットの順序を置換
して並べ替え、第２の符号化工程にて、置換工程にて並
べ替えられた（ｋ＋１）ビットのデータに関し、最小ユ
ークリッド距離になるパス間の入力ビットのハミング距
離の合計値をできるだけ小さくするように、入力された
（ｋ＋１）ビットのデータに対して符号化率が１の符号
化を行い、マッピング工程にて、Ｉ／Ｑ平面上での信号
点間距離が小さい程、第２の符号化工程における入力ビ
ットのハミング距離を小さいものに対応させて、第２の
符号化工程にて符号化された（ｋ＋１）ビットのデータ
を所定の変調方式の伝送シンボルにマッピングする符号
化プログラムを提供する。
【００７６】さらにまた、上述した目的を達成する本発
明にかかる復号装置は、入力されたｋビットのデータに
対して符号化率がｋ／（ｋ＋１）の符号化を行う第１の
符号化手段と、この第１の符号化手段により符号化され
た（ｋ＋１）個のビット系列からなるデータを構成する
各ビットの順序を置換して並べ替える第１の置換手段
と、この第１の置換手段に縦列に連接し、入力された
（ｋ＋１）ビットのデータに対して符号化率が１の符号
化を行う第２の符号化手段と、この第２の符号化手段に
より符号化された（ｋ＋１）ビットのデータを所定の変
調方式の伝送シンボルにマッピングするマッピング手段
とを備え、第１の置換手段は、第１の符号化手段から供
給された（ｋ＋１）個のビット系列からなるデータに対
して、全ての重みが第２の符号化手段により符号化され
ないことがないように、各ビットの順序を置換して並べ
替え、第２の符号化手段は、第１の置換手段から供給さ
れた（ｋ＋１）ビットのデータに関し、最小ユークリッ
ド距離になるパス間の入力ビットのハミング距離の合計
値をできるだけ小さくし、マッピング手段は、Ｉ／Ｑ平
面上での信号点間距離が小さい程、第２の符号化手段に
おける入力ビットのハミング距離を小さいものに対応さ
せて、第２の符号化手段から供給された（ｋ＋１）ビッ
トのデータをマッピングする符号化機器により縦列連接
符号化変調された符号の復号を行う復号装置であって、
第２の符号化手段に対応して備えられ、入力された軟入
力である受信語と、入力された軟入力である（ｋ＋１）
ビットの情報ビットに対する事前確率情報とを用いて軟
出力復号を行う第１の軟出力復号手段と、この第１の軟
出力復号手段に縦列に連接し、第１の置換手段により並
べ替えられた（ｋ＋１）ビットのデータのビット配列
を、第１の符号化手段により符号化された（ｋ＋１）ビ
ットのデータのビット配列に戻すように、入力された軟
入力の（ｋ＋１）ビットのデータを並べ替える逆置換手
段と、第１の符号化手段に対応して備えられ且つ逆置換
手段に縦列に連接し、逆置換手段から出力された軟入力
である（ｋ＋１）ビットの符号ビットに対する事前確率
情報と、入力された軟入力である（ｋ＋１）ビットの情
報ビットに対する事前確率情報とを用いて軟出力復号を
行う第２の軟出力復号手段と、第１の置換手段と同一の
置換位置情報に基づいて、第２の軟出力復号手段から出
力された軟入力の（ｋ＋１）個のビット系列からなるデ
ータを構成する各ビットの順序を置換して並べ替える第
２の置換手段とを備え、第１の軟出力復号手段は、情報
ビットに対する事前確率情報として、第２の置換手段か
ら出力された軟入力のデータを入力することを特徴とし
ている。
【００７７】このような本発明にかかる復号装置は、第
１の符号化手段によって、入力されたｋビットのデータ
に対して符号化率がｋ／（ｋ＋１）の符号化を行い、第
１の置換手段によって、第１の符号化手段から供給され
た（ｋ＋１）個のビット系列からなるデータに対して、
全ての重みが第２の符号化手段により符号化されないこ
とがないように、各ビットの順序を置換して並べ替え、
第２の符号化手段によって、第１の置換手段から供給さ
れた（ｋ＋１）ビットのデータに関し、最小ユークリッ
ド距離になるパス間の入力ビットのハミング距離の合計
値をできるだけ小さくするように、入力された（ｋ＋
１）ビットのデータに対して符号化率が１の符号化を行
い、マッピング手段によって、Ｉ／Ｑ平面上での信号点
間距離が小さい程、第２の符号化手段における入力ビッ
トのハミング距離を小さいものに対応させて、第２の符
号化手段から供給された（ｋ＋１）ビットのデータを所
定の変調方式の伝送シンボルにマッピングする符号化機
器により縦列連接符号化変調された符号に対し、第１の
軟出力復号手段によって、入力された軟入力である受信
語と、入力された軟入力である（ｋ＋１）ビットの情報
ビットに対する事前確率情報とを用いて軟出力復号を行
い、逆置換手段によって、入力された軟入力の（ｋ＋
１）ビットのデータを並べ替え、第２の軟出力復号手段
によって、逆置換手段から出力された軟入力である（ｋ
＋１）ビットの符号ビットに対する事前確率情報と、入
力された軟入力である（ｋ＋１）ビットの情報ビットに
対する事前確率情報とを用いて軟出力復号を行い、第２
の置換手段によって、第１の置換手段と同一の置換位置
情報に基づいて、第２の軟出力復号手段から出力された
軟入力の（ｋ＋１）個のビット系列からなるデータを構
成する各ビットの順序を置換して並べ替える。
【００７８】また、上述した目的を達成する本発明にか
かる復号方法は、入力されたｋビットのデータに対して
符号化率がｋ／（ｋ＋１）の符号化を行う第１の符号化
工程と、この第１の符号化工程にて符号化された（ｋ＋
１）個のビット系列からなるデータを構成する各ビット
の順序を置換して並べ替える第１の置換工程と、この第
１の置換工程にて並べ替えられて入力された（ｋ＋１）
ビットのデータに対して符号化率が１の符号化を行う第
２の符号化工程と、この第２の符号化工程にて符号化さ
れた（ｋ＋１）ビットのデータを所定の変調方式の伝送
シンボルにマッピングするマッピング工程とを備え、置
換工程では、第１の符号化工程にて符号化された（ｋ＋
１）個のビット系列からなるデータに対して、全ての重
みが第２の符号化工程にて符号化されないことがないよ
うに、各ビットの順序を置換して並べ替え、第２の符号
化工程では、置換工程にて並べ替えられた（ｋ＋１）ビ
ットのデータに関し、最小ユークリッド距離になるパス
間の入力ビットのハミング距離の合計値をできるだけ小
さくし、マッピング工程では、Ｉ／Ｑ平面上での信号点
間距離が小さい程、第２の符号化工程における入力ビッ
トのハミング距離を小さいものに対応させて、第２の符
号化工程にて符号化された（ｋ＋１）ビットのデータを
マッピングする符号化方法により縦列連接符号化変調さ
れた符号の復号を行う復号方法であって、第２の符号化
工程に対応して備えられ、入力された軟入力である受信
語と、入力された軟入力である（ｋ＋１）ビットの情報
ビットに対する事前確率情報とを用いて軟出力復号を行
う第１の軟出力復号工程と、第１の置換工程にて並べ替
えられた（ｋ＋１）ビットのデータのビット配列を、第
１の符号化工程にて符号化された（ｋ＋１）ビットのデ
ータのビット配列に戻すように、入力された軟入力の
（ｋ＋１）ビットのデータを並べ替える逆置換工程と、
第１の符号化工程に対応して備えられ、逆置換工程にて
並べ替えられた軟入力である（ｋ＋１）ビットの符号ビ
ットに対する事前確率情報と、入力された軟入力である
（ｋ＋１）ビットの情報ビットに対する事前確率情報と
を用いて軟出力復号を行う第２の軟出力復号工程と、第
１の置換工程と同一の置換位置情報に基づいて、第２の
軟出力復号工程にて生成された軟入力の（ｋ＋１）個の
ビット系列からなるデータを構成する各ビットの順序を
置換して並べ替える第２の置換工程とを備え、第１の軟
出力復号工程では、情報ビットに対する事前確率情報と
して、第２の置換工程にて並べ替えられた軟入力のデー
タを入力することを特徴としている。
【００７９】このような本発明にかかる復号方法は、第
１の符号化工程にて、入力されたｋビットのデータに対
して符号化率がｋ／（ｋ＋１）の符号化を行い、第１の
置換工程にて、第１の符号化工程にて符号化された（ｋ
＋１）個のビット系列からなるデータに対して、全ての
重みが第２の符号化工程にて符号化されないことがない
ように、各ビットの順序を置換して並べ替え、第２の符
号化工程にて、第１の置換工程にて並べ替えられた（ｋ
＋１）ビットのデータに関し、最小ユークリッド距離に
なるパス間の入力ビットのハミング距離の合計値をでき
るだけ小さくするように、入力された（ｋ＋１）ビット
のデータに対して符号化率が１の符号化を行い、マッピ
ング工程にて、Ｉ／Ｑ平面上での信号点間距離が小さい
程、第２の符号化工程における入力ビットのハミング距
離を小さいものに対応させて、第２の符号化工程にて符
号化された（ｋ＋１）ビットのデータを所定の変調方式
の伝送シンボルにマッピングする符号化方法により縦列
連接符号化変調された符号に対し、第１の軟出力復号工
程にて、入力された軟入力である受信語と、入力された
軟入力である（ｋ＋１）ビットの情報ビットに対する事
前確率情報とを用いて軟出力復号を行い、逆置換工程に
て、入力された軟入力の（ｋ＋１）ビットのデータを並
べ替え、第２の軟出力復号工程にて、逆置換工程にて並
べ替えられた軟入力である（ｋ＋１）ビットの符号ビッ
トに対する事前確率情報と、入力された軟入力である
（ｋ＋１）ビットの情報ビットに対する事前確率情報と
を用いて軟出力復号を行い、第２の置換工程にて、第１
の置換工程と同一の置換位置情報に基づいて、第２の軟
出力復号工程にて生成された軟入力の（ｋ＋１）個のビ
ット系列からなるデータを構成する各ビットの順序を置
換して並べ替える。
【００８０】さらに、上述した目的を達成する本発明に
かかる復号プログラムが記録された記録媒体は、入力さ
れたｋビットのデータに対して符号化率がｋ／（ｋ＋
１）の符号化を行う第１の符号化工程と、この第１の符
号化工程にて符号化された（ｋ＋１）個のビット系列か
らなるデータを構成する各ビットの順序を置換して並べ
替える第１の置換工程と、この第１の置換工程にて並べ
替えられて入力された（ｋ＋１）ビットのデータに対し
て符号化率が１の符号化を行う第２の符号化工程と、こ
の第２の符号化工程にて符号化された（ｋ＋１）ビット
のデータを所定の変調方式の伝送シンボルにマッピング
するマッピング工程とを備え、置換工程では、第１の符
号化工程にて符号化された（ｋ＋１）個のビット系列か
らなるデータに対して、全ての重みが第２の符号化工程
にて符号化されないことがないように、各ビットの順序
を置換して並べ替え、第２の符号化工程では、置換工程
にて並べ替えられた（ｋ＋１）ビットのデータに関し、
最小ユークリッド距離になるパス間の入力ビットのハミ
ング距離の合計値をできるだけ小さくし、マッピング工
程では、Ｉ／Ｑ平面上での信号点間距離が小さい程、第
２の符号化工程における入力ビットのハミング距離を小
さいものに対応させて、第２の符号化工程にて符号化さ
れた（ｋ＋１）ビットのデータをマッピングする符号化
方法により縦列連接符号化変調された符号の復号を行う
コンピュータ制御可能な復号プログラムが記録された記
録媒体であって、復号プログラムは、第２の符号化工程
に対応して備えられ、入力された軟入力である受信語
と、入力された軟入力である（ｋ＋１）ビットの情報ビ
ットに対する事前確率情報とを用いて軟出力復号を行う
第１の軟出力復号工程と、第１の置換工程にて並べ替え
られた（ｋ＋１）ビットのデータのビット配列を、第１
の符号化工程にて符号化された（ｋ＋１）ビットのデー
タのビット配列に戻すように、入力された軟入力の（ｋ
＋１）ビットのデータを並べ替える逆置換工程と、第１
の符号化工程に対応して備えられ、逆置換工程にて並べ
替えられた軟入力である（ｋ＋１）ビットの符号ビット
に対する事前確率情報と、入力された軟入力である（ｋ
＋１）ビットの情報ビットに対する事前確率情報とを用
いて軟出力復号を行う第２の軟出力復号工程と、第１の
置換工程と同一の置換位置情報に基づいて、第２の軟出
力復号工程にて生成された軟入力の（ｋ＋１）個のビッ
ト系列からなるデータを構成する各ビットの順序を置換
して並べ替える第２の置換工程とを備え、第１の軟出力
復号工程では、情報ビットに対する事前確率情報とし
て、第２の置換工程にて並べ替えられた軟入力のデータ
を入力することを特徴としている。
【００８１】このような本発明にかかる復号プログラム
が記録された記録媒体は、第１の符号化工程にて、入力
されたｋビットのデータに対して符号化率がｋ／（ｋ＋
１）の符号化を行い、第１の置換工程にて、第１の符号
化工程にて符号化された（ｋ＋１）個のビット系列から
なるデータに対して、全ての重みが第２の符号化工程に
て符号化されないことがないように、各ビットの順序を
置換して並べ替え、第２の符号化工程にて、第１の置換
工程にて並べ替えられた（ｋ＋１）ビットのデータに関
し、最小ユークリッド距離になるパス間の入力ビットの
ハミング距離の合計値をできるだけ小さくするように、
入力された（ｋ＋１）ビットのデータに対して符号化率
が１の符号化を行い、マッピング工程にて、Ｉ／Ｑ平面
上での信号点間距離が小さい程、第２の符号化工程にお
ける入力ビットのハミング距離を小さいものに対応させ
て、第２の符号化工程にて符号化された（ｋ＋１）ビッ
トのデータを所定の変調方式の伝送シンボルにマッピン
グする符号化方法により縦列連接符号化変調された符号
に対し、第１の軟出力復号工程にて、入力された軟入力
である受信語と、入力された軟入力である（ｋ＋１）ビ
ットの情報ビットに対する事前確率情報とを用いて軟出
力復号を行い、逆置換工程にて、入力された軟入力の
（ｋ＋１）ビットのデータを並べ替え、第２の軟出力復
号工程にて、逆置換工程にて並べ替えられた軟入力であ
る（ｋ＋１）ビットの符号ビットに対する事前確率情報
と、入力された軟入力である（ｋ＋１）ビットの情報ビ
ットに対する事前確率情報とを用いて軟出力復号を行
い、第２の置換工程にて、第１の置換工程と同一の置換
位置情報に基づいて、第２の軟出力復号工程にて生成さ
れた軟入力の（ｋ＋１）個のビット系列からなるデータ
を構成する各ビットの順序を置換して並べ替える。
【００８２】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。
【００８３】この実施の形態は、図１に示すように、デ
ィジタル情報を図示しない送信装置が備える符号化装置
１により符号化し、その出力を雑音のある無記憶通信路
２を介して図示しない受信装置に入力して、この受信装
置が備える復号装置３により復号する通信モデルに適用
したデータ送受信システムである。
【００８４】このデータ送受信システムにおいて、符号
化装置１は、縦列連接符号化変調（Serial Concatenate
d Trellis Coded Modulation；以下、ＳＣＴＣＭと記
す。）方式による符号化を行うものであり、第１の符号
（以下、外符号と記す。）の符号化として符号化率が
“２／３”の畳み込み演算を行い、第２の符号（以下、
内符号と記す。）の符号化として符号化率が“３／３＝
１”の畳み込み演算を行うものである。特に、符号化装
置１は、後述するように、内符号の符号化を行う際に最
小ユークリッド距離になるパス間の入力ビットのハミン
グ距離の合計値をできるだけ小さくするとともに、変調
の際に最適な信号点配置とし、さらに高いビットエラー
レートでのいわゆるエラーフロアの出現を抑制するもの
である。また、復号装置３は、このような符号化装置１
によりＳＣＴＣＭ方式による符号化がなされた符号の復
号を可能とするものである。
【００８５】符号化装置１は、図２に示すように、畳み
込み演算を行う第１の符号化手段及び第２の符号化手段
である２つの畳み込み符号化器１０，３０と、入力した
データの順序を並べ替える（第１の）置換手段であるイ
ンターリーバ２０と、所定の変調方式に基づいて信号点
のマッピングを行うマッピング手段である多値変調マッ
ピング回路４０とを備える。この符号化装置１は、入力
した２ビットの入力データＤ１に対して、符号化率が
“２／３”の縦列連接畳み込み演算を行い、３ビットの
符号化データＤ４に変換し、例えば８ＰＳＫ（8-Phase
Shift Keying）変調方式の伝送シンボルにマッピングし
て３ビットの１つの符号化伝送シンボルＤ５として出力
する。
【００８６】ここではまず、符号化装置１についての詳
細な説明に先だって、当該符号化装置１を実現する３つ
の条件についての説明を行う。
【００８７】符号化装置１を実現する３つの条件のう
ち、第１の条件とは、内符号の符号化を行う際に最小ユ
ークリッド距離になるパス間の入力ビットのハミング距
離の合計値をできるだけ小さくすることである。
【００８８】換言すれば、符号化装置１における内符号
の符号化の際の符号化率は、上述したように、“１”で
あることから、符号間の最小ユークリッド距離は、所定
の変調方式に基づいて信号点のマッピングを行った際の
最小信号点間距離に等しくなる。第１の条件は、この関
係を満たすときの入力ビットのハミング距離をできるだ
け小さくすることである。
【００８９】この第１の条件は、符号性能を示す上で一
般的に用いられるビットエラーレートの対数表示（ｌｏ
ｇ10 ＢＥＲ）と、１ビットあたりの信号対雑音電力比
（Ｅb／Ｎ0）との関係で示される性能曲線において、最
小ユークリッド距離になるパス間の入力ビットのハミン
グ距離の合計値を小さくする程、いわゆるウォーターフ
ォール領域が低いＥb／Ｎ0から現れることから導入され
るものである。
【００９０】このような第１の条件を満たすためには、
内符号の符号化を行う畳み込み符号化器３０として、入
力する３ビットのデータのうち、少なくとも１ビットの
データを畳み込み演算に関与させずにそのまま出力する
ものを用いることが考えられる。すなわち、内符号の符
号化を行う畳み込み符号化器３０としては、入力ビット
のハミング距離の合計値を小さくするために、入力する
３ビットのデータのうち、少なくとも１ビットのデータ
を有限長インパルス応答（Finite Impulse Response；
以下、ＦＩＲと略記する。）型の符号として用い、それ
以外のデータを無限長インパルス応答（Infinite Impul
se Response；以下、ＩＩＲと略記する。）型の符号と
して再帰的組織畳み込み演算に用いればよい。これは、
入力ビットのハミング距離が“１”であり、出力ビット
が１シンボルのみ異なるパラレルパスが存在する符号化
を行うことと言い換えることもできる。なお、パラレル
パスとは、符号系列をトレリス線図で表したとき、或る
ステートから同じステートへと到達する２本のパスをい
う。
【００９１】また、符号化装置１を実現する３つの条件
のうち、第２の条件とは、変調の際に最適な信号点配置
とすることである。ＳＣＴＣＭ方式においては、特に、
内符号の符号化と信号点のマッピングとを行う系での性
能を向上させることが重要である。一般に、Ｉ／Ｑ平面
上での信号点間距離が小さい程、エラーとなる確率が高
い。そのため、エラーとなる確率が最も高い信号点とし
ては、エラーが生じたときの内符号の入力ビットのハミ
ング距離が小さいものに対応させることが好ましい。こ
の第２の条件は、このような考えに基づいて導入される
ものである。
【００９２】第１の条件を踏まえた上で、この第２の条
件を満たすためには、多値変調マッピング回路４０によ
って、上述した入力ビットのハミング距離が“１”であ
るパラレルパスに対応する信号点を最小ユークリッド距
離の位置に配置すればよい。通常、８ＰＳＫ変調方式の
場合には、図３（Ａ）に示すように信号点がマッピング
されることから、全ての最小ユークリッド距離の入力距
離が“２”とされ、入力距離総和は、“１６”以下には
ならない。そこで、多値変調マッピング回路４０は、第
２の条件を満たすように、８ＰＳＫ変調方式に基づい
て、例えば同図（Ｂ）又は同図（Ｃ）に示すように信号
点のマッピングを行う。このようにすることによって、
多値変調マッピング回路４０は、最小ユークリッド距離
の入力距離総和を、同図（Ｂ）に示す場合には“１４”
とすることができ、同図（Ｃ）に示す場合には“１２”
とすることができるといったように、“１６”よりも小
さくすることができる。
【００９３】なお、これらの信号点の配置は、畳み込み
符号化器３０による内符号に依存するものである。すな
わち、最小ユークリッド距離の入力距離総和が同じであ
っても、畳み込み符号化器３０の構成の変化に応じて、
信号点の配置が異なるものとなることはいうまでもな
い。例えば、同図（Ａ）に示す信号点配置は、内符号の
符号化として、次式（１）で示される生成行列ＧIで与
えられる符号化を行った場合であり、同図（Ｂ）及び同
図（Ｃ）に示す信号点配置は、内符号の符号化として、
次式（２）で示される生成行列ＧIで与えられる符号化
を行った場合である。
【００９４】
【数１】
【００９５】
【数２】
【００９６】さて、このような第１の条件及び第２の条
件を満たすように、内符号の符号化を行う畳み込み符号
化器３０及び多値変調マッピング回路４０を構成して用
いた場合の性能曲線は、例えば図４に示すようになる。
なお、同図においては、畳み込み符号化器１０による外
符号の符号化として、次式（３）で示される生成行列Ｇ
Oで与えられる符号化を行い、畳み込み符号化器３０に
よる内符号の符号化として、上式（２）で示される生成
行列ＧIで与えられる符号化を行い、多値変調マッピン
グ回路４０による信号点のマッピングとして、図３
（Ｂ）に示したように最小ユークリッド距離の入力距離
総和を“１４”として信号点をマッピングした場合につ
いての性能曲線を示している。
【００９７】
【数３】
【００９８】図４に示す性能曲線は、低いＥb／Ｎ0の範
囲からウォーターフォール現象を呈するが、ビットエラ
ーレートが対数表示で約１０-3という高い値でエラーフ
ロア現象を呈する。
【００９９】そこで、符号化装置１を実現する３つの条
件のうち、第３の条件として、このように高いビットエ
ラーレートでのエラーフロアの出現を抑制することを導
入する。
【０１００】ここで、エラーフロアが出現する原因とし
ては、畳み込み符号化器１０による外符号をインターリ
ーブした結果、外符号の全ての重みが内符号で符号化さ
れない確率、すなわち、外符号の最小重み“４”となる
全ての重みが畳み込み符号化器３０における畳み込み演
算に関与されずにそのまま出力される確率である（１／
３）4に支配されていると考えられる。なお、出力され
る３ビットのデータのうちの１ビットに、畳み込み符号
化器１０による外符号の重みが集中することがないこと
は一般に知られている。
【０１０１】このことから、第３の条件を満たすために
は、外符号の全ての重みが畳み込み符号化器３０におけ
るＦＩＲ型の符号として入力されないようにすればよ
い。ここでは、インターリーバ２０に工夫を凝らすこと
によって、外符号の全ての重みが畳み込み符号化器３０
におけるＦＩＲ型の符号として入力される現象を回避す
ることを提案する。このようなインターリーバ２０とし
ては、様々なものが考えられるが、一例として、入力す
る３ビットのデータのそれぞれに対して個別的にインタ
ーリーブを施すことが考えられる。
【０１０２】実際に、入力する３ビットのデータのそれ
ぞれに対して個別的にインターリーブを施した場合の性
能曲線を求めると、例えば図５に示すようになる。な
お、同図においても、畳み込み符号化器１０による外符
号の符号化として、上式（３）で示される生成行列ＧO
で与えられる符号化を行い、畳み込み符号化器３０によ
る内符号の符号化として、上式（２）で示される生成行
列ＧIで与えられる符号化を行い、多値変調マッピング
回路４０による信号点のマッピングとして、図３（Ｂ）
に示したように最小ユークリッド距離の入力距離総和を
“１４”として信号点をマッピングした場合についての
性能曲線を示している。
【０１０３】この性能曲線は、低いＥb／Ｎ0の範囲から
ウォーターフォール現象を呈するとともに、高いビット
エラーレートでエラーフロア現象を呈することがない。
【０１０４】以下、このような３つの条件を満足する符
号化装置１について具体的に説明する。
【０１０５】符号化装置１において、畳み込み符号化器
１０としては、例えば図６に示すように、３つの排他的
論理和回路１１，１３，１５と、２つのシフトレジスタ
１２，１４とを有するものが考えられる。
【０１０６】排他的論理和回路１１は、２ビットの入力
データＤ１1，１2を用いて排他的論理和演算を行い、演
算結果をシフトレジスタ１２に供給する。
【０１０７】シフトレジスタ１２は、保持している１ビ
ットのデータを排他的論理和回路１３に供給し続ける。
そして、シフトレジスタ１２は、クロックに同期させ
て、排他的論理和回路１１から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路１
３に新たに供給する。
【０１０８】排他的論理和回路１３は、シフトレジスタ
１２から供給されるデータと、２ビットの入力データＤ
１のうちの１ビットの入力データＤ１1とを用いて排他
的論理和演算を行い、演算結果をシフトレジスタ１４に
供給する。
【０１０９】シフトレジスタ１４は、保持している１ビ
ットのデータを排他的論理和回路１５に供給し続ける。
そして、シフトレジスタ１４は、クロックに同期させ
て、排他的論理和回路１３から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路１
５に新たに供給する。
【０１１０】排他的論理和回路１５は、シフトレジスタ
１４から供給されるデータと、入力データＤ１1，１2と
を用いて排他的論理和演算を行い、演算結果を３ビット
の符号化データＤ２のうちの１ビットの符号化データＤ
２3として後段のインターリーバ２０に出力する。
【０１１１】このような畳み込み符号化器１０は、２ビ
ットの入力データＤ１1，Ｄ１2を入力すると、これらの
入力データＤ１1，Ｄ１2に対して畳み込み演算を行い、
演算結果を３ビットの符号化データＤ２1，Ｄ２2，Ｄ２
3として後段のインターリーバ２０に出力する。すなわ
ち、畳み込み符号化器１０は、外符号の符号化として符
号化率が“２／３”の畳み込み演算を行い、符号化デー
タＤ２を後段のインターリーバ２０に出力する。
【０１１２】インターリーバ２０は、上述した第３の条
件を満たすものとして様々なものが考えられるが、ここ
では差し当たって上述したように、３ビットの符号化デ
ータＤ２1，Ｄ２2，Ｄ２3のそれぞれに対して個別的に
インターリーブを施すものとして説明する。インターリ
ーバ２０は、図７に示すように、符号化データＤ２1に
対してインターリーブを施すインターリーバ２０1と、
符号化データＤ２2に対してインターリーブを施すイン
ターリーバ２０2と、符号化データＤ２3に対してインタ
ーリーブを施すインターリーバ２０3とを有する。
【０１１３】インターリーバ２０1は、入力したデータ
を保持する入力データ保持メモリ２１1と、入力したデ
ータの順序の並べ替え（置換）を行うデータ置換回路２
２1と、データの置換位置情報を格納する置換データＲ
ＯＭ（Read Only Memory）２３1と、出力するデータを
保持する出力データ保持メモリ２４1とを有する。
【０１１４】入力データ保持メモリ２１1は、畳み込み
符号化器１０から出力された３つのビット系列からなる
符号化データＤ２のうちの１ビットの符号化データＤ２
1を入力して保持し、この符号化データＤ２1を所定のタ
イミングでデータ置換回路２２1に供給する。
【０１１５】データ置換回路２２1は、置換データＲＯ
Ｍ２３1に格納されているデータの置換位置情報に基づ
いて、入力データ保持メモリ２１1から供給された符号
化データＤ２1の順序の並べ替えを行う。データ置換回
路２２1は、並べ替えたデータを出力データ保持メモリ
２４1に供給する。
【０１１６】置換データＲＯＭ２３1は、例えば発生し
た乱数に基づいて決定されたデータの置換位置情報を格
納する。すなわち、インターリーバ２０1は、この置換
位置情報に基づいてデータのインターリーブを行うラン
ダムインターリーバとして構成される。置換データＲＯ
Ｍ２３1に格納されている置換位置情報は、随時データ
置換回路２２1により読み出される。
【０１１７】出力データ保持メモリ２４1は、データ置
換回路２２1から供給されるデータを保持し、これらの
データを３つのビット系列からなるインターリーブデー
タＤ３のうちの１ビットのインターリーブデータＤ３1
として、所定のタイミングで後段の畳み込み符号化器３
０に出力する。
【０１１８】このようなインターリーバ２０1は、畳み
込み符号化器１０から出力された符号化データＤ２1に
インターリーブを施し、後段の畳み込み符号化器３０に
出力する。
【０１１９】より具体的には、入力データ保持メモリ２
１1は、畳み込み符号化器１０から出力された符号化デ
ータＤ２1を順次入力して保持する。そして、入力デー
タ保持メモリ２１1は、所定のタイミングで、例えば、
符号化データＤ２1を構成する各ビットを順次保持し、
Ｎビット（Ｎは任意の自然数）からなるビット系列が生
成されたタイミングで、保持しているデータをデータ置
換回路２２1に供給する。
【０１２０】続いて、データ置換回路２２1は、置換デ
ータＲＯＭ２３1に格納されている置換位置情報に基づ
いて、入力データ保持メモリ２１1から供給されたビッ
ト系列を構成するＮ個の各ビットの順序を並べ替える。
データ置換回路２２1は、並べ替えにより得られた新た
なビット系列を出力データ保持メモリ２４1に供給す
る。
【０１２１】そして、出力データ保持メモリ２４1は、
データ置換回路２２1から供給されたビット系列を構成
する各ビットを保持し、保持したデータをインターリー
ブデータＤ３1として、所定のタイミングで後段の畳み
込み符号化器３０に出力する。
【０１２２】このように、インターリーバ２０1は、畳
み込み符号化器１０から出力された符号化データＤ２1
を入力し、この符号化データＤ２1を構成する各ビット
の順序を予め格納している置換位置情報に基づいて並べ
替え、インターリーブデータＤ３1を生成する。
【０１２３】また、インターリーバ２０2は、インター
リーバ２０1と同様に、入力データ保持メモリ２１2と、
データ置換回路２２2と、置換データＲＯＭ２３2と、出
力データ保持メモリ２４2とを有し、畳み込み符号化器
１０から出力された符号化データＤ２2を入力し、この
符号化データＤ２2を構成する各ビットの順序を予め格
納している置換位置情報に基づいて並べ替え、インター
リーブデータＤ３2を生成し、後段の畳み込み符号化器
３０に出力する。
【０１２４】さらに、インターリーバ２０3は、インタ
ーリーバ２０1と同様に、入力データ保持メモリ２１
3と、データ置換回路２２3と、置換データＲＯＭ２３3
と、出力データ保持メモリ２４3とを有し、畳み込み符
号化器１０から出力された符号化データＤ２3を入力
し、この符号化データＤ２3を構成する各ビットの順序
を予め格納している置換位置情報に基づいて並べ替え、
インターリーブデータＤ３3を生成し、後段の畳み込み
符号化器３０に出力する。
【０１２５】このように、インターリーバ２０は、３つ
のインターリーバ２０1，２０2，２０3によって、３つ
のビット系列からなる符号化データＤ２1，Ｄ２2，Ｄ２
3に対して個別的にインターリーブを施し、３つのビッ
ト系列からなるインターリーブデータＤ３1，Ｄ３2，Ｄ
３3を生成する。なお、インターリーバ２０1，２０2，
２０3は、それぞれ、互いに異なる置換位置情報に基づ
いて符号化データＤ２1，Ｄ２2，Ｄ２3に対するインタ
ーリーブを行う方が好ましい。
【０１２６】畳み込み符号化器３０としては、例えば図
８に示すように、排他的論理和回路３１と、シフトレジ
スタ３２とを有するものが考えられる。
【０１２７】排他的論理和回路３１は、２ビットのイン
ターリーブデータＤ３2，Ｄ３3を用いて排他的論理和演
算を行い、演算結果を３ビットの符号化データＤ４のう
ちの１ビットの符号化データＤ４3として後段の多値変
調マッピング回路４０に出力するとともに、シフトレジ
スタ３２に供給する。
【０１２８】シフトレジスタ３２は、保持している１ビ
ットのデータを排他的論理和回路３１に供給し続ける。
そして、シフトレジスタ３２は、クロックに同期させ
て、排他的論理和回路３１から供給される１ビットのデ
ータを新たに保持し、このデータを排他的論理和回路３
１に新たに供給する。
【０１２９】このような畳み込み符号化器３０は、３ビ
ットのインターリーブデータＤ３1，Ｄ３2，Ｄ３3を入
力すると、インターリーブデータＤ３1を畳み込み演算
に関与させずにそのまま後段の多値変調マッピング回路
４０に符号化データＤ４1として出力するとともに、イ
ンターリーブデータＤ３2，Ｄ３3に対して再帰的組織畳
み込み演算を行い、演算結果を符号化データＤ４2，Ｄ
４3として後段の多値変調マッピング回路４０に出力す
る。すなわち、畳み込み符号化器３０は、上述した第１
の条件を満たすべく、インターリーブデータＤ３1をＦ
ＩＲ型の符号として用い、それ以外のインターリーブデ
ータＤ３2，Ｄ３3をＩＩＲ型の符号として再帰的組織畳
み込み演算に用いる。畳み込み符号化器３０は、内符号
の符号化として符号化率が“３／３＝１”の畳み込み演
算を行い、符号化データＤ４を後段の多値変調マッピン
グ回路４０に出力する。
【０１３０】多値変調マッピング回路４０は、畳み込み
符号化器３０から出力された符号化データＤ４を、クロ
ックに同期させて、上述した第２の条件を満たしつつ例
えば８ＰＳＫ変調方式の伝送シンボルにマッピングす
る。すなわち、多値変調マッピング回路４０は、畳み込
み符号化器３０から出力された３ビットの符号化データ
Ｄ４を上述した第２の条件を満たしつつ１つの伝送シン
ボルとしてマッピングし、１つの符号化伝送シンボルＤ
５を生成する。多値変調マッピング回路４０は、生成し
た符号化伝送シンボルＤ５を外部に出力する。
【０１３１】このような符号化装置１は、上述した第１
乃至第３の条件を満たし、畳み込み符号化器１０により
外符号の符号化として符号化率が“２／３”の畳み込み
演算を行い、畳み込み符号化器３０により内符号の符号
化として符号化率が“１”の畳み込み演算を行うことに
よって、全体として、符号化率が“（２／３）×１×１
＝２／３”の縦列連接畳み込み演算を行うことができ
る。この符号化装置１により符号化され且つ変調された
データは、無記憶通信路２を介して受信装置に出力され
る。
【０１３２】一方、復号装置３は、図９に示すように、
軟出力（soft-output）復号を行う第１の軟出力復号手
段及び第２の軟出力復号手段である２つの軟出力復号回
路５０，８０と、入力したデータの順序を元に戻す逆置
換手段であるデインターリーバ６０と、入力したデータ
の順序を並べ替える第２の置換手段であるインターリー
バ７０と、入力したデータを２値化する２値化手段であ
る２値化回路９０とを備える。この復号装置３は、無記
憶通信路２上で発生したノイズの影響によりアナログ値
をとり軟入力（soft-input）とされる受信語Ｄ６から符
号化装置１における入力データＤ１を推定し、復号デー
タＤ１３として出力する。
【０１３３】軟出力復号回路５０は、符号化装置１にお
ける畳み込み符号化器３０に対応して備えられるもので
ある。軟出力復号回路５０は、図１０に示すように、い
わゆるＢＣＪＲ（Bahl, Cocke, Jelinek and Raviv）ア
ルゴリズムに基づく最大事後確率（Maximum A Posterio
ri probability；以下、ＭＡＰと記す。）復号を行うＭ
ＡＰ復号器５１と、３つの差分器５２，５３，５４とを
有する。
【０１３４】ＭＡＰ復号器５１は、軟入力である受信語
Ｄ６と、インターリーバ７０から供給された軟入力であ
る３ビットの情報ビットに対する事前確率情報（a prio
ri probability information）Ｄ７1，Ｄ７2，Ｄ７3と
を入力し、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を
行い、受信語Ｄ６を元に３ビットの情報ビットに対する
事後確率情報（a posteriori probability informatio
n）Ｄ１４1，Ｄ１４2，Ｄ１４3を生成する。ＭＡＰ復号
器５１は、生成した事後確率情報Ｄ１４1を差分器５２
に供給するとともに、生成した事後確率情報Ｄ１４2を
差分器５３に供給するとともに、生成した事後確率情報
Ｄ１４3を差分器５４に供給する。
【０１３５】差分器５２は、軟入力とされる事後確率情
報Ｄ１４1と軟入力とされる事前確率情報Ｄ７1との差分
値を求め、この差分値を符号の拘束条件により求まる３
ビットの情報ビットに対する外部情報（extrinsic info
rmation）Ｄ８のうちの１ビットの外部情報Ｄ８1として
後段のデインターリーバ６０に軟出力として出力する。
【０１３６】差分器５３は、軟入力とされる事後確率情
報Ｄ１４2と軟入力とされる事前確率情報Ｄ７2との差分
値を求め、この差分値を３ビットの情報ビットに対する
外部情報Ｄ８のうちの１ビットの外部情報Ｄ８2として
後段のデインターリーバ６０に軟出力として出力する。
【０１３７】差分器５４は、軟入力とされる事後確率情
報Ｄ１４3と軟入力とされる事前確率情報Ｄ７3との差分
値を求め、この差分値を３ビットの情報ビットに対する
外部情報Ｄ８のうちの１ビットの外部情報Ｄ８3として
後段のデインターリーバ６０に軟出力として出力する。
【０１３８】このような軟出力復号回路５０は、受信装
置により受信された軟入力の受信語Ｄ６を入力するとと
もに、インターリーバ７０から供給された軟入力の情報
ビットに対する事前確率情報Ｄ７を入力し、これらの受
信語Ｄ６と事前確率情報Ｄ７とを用いて、ＢＣＪＲアル
ゴリズムに基づくＭＡＰ復号を行い、内符号の軟出力復
号を行う。軟出力復号回路５０は、符号の拘束条件によ
り求められる外部情報Ｄ８を生成し、この外部情報Ｄ８
を後段のデインターリーバ６０に軟出力として出力す
る。
【０１３９】具体的に説明するために、情報ビットを
ｕ、符号ビットをｃ、受信語Ｄ６をｙとすると、軟出
力復号回路５０は、ＭＡＰ復号器５１に対して、受信語
Ｄ６（ｙ）とともに、次式（４）で表される事前確率
情報Ｄ７（Ｌ（ｕ））を入力する。
【０１４０】
【数４】
【０１４１】すなわち、軟出力復号回路５０は、ＭＡＰ
復号器５１に対して、受信語Ｄ６（ｙ）と、情報ビッ
トｕが“１”である確率Ｐ（ｕ＝１）と情報ビットｕが
“０”である確率Ｐ（ｕ＝０）との比の自然対数で表さ
れる符号の拘束条件がない事前確率情報Ｄ７（Ｌ
（ｕ））とを入力する。
【０１４２】続いて、軟出力復号回路５０は、ＭＡＰ復
号器５１によって、ＢＣＪＲアルゴリズムに基づくＭＡ
Ｐ復号を行い、次式（５）で表される事後確率情報Ｄ１
４（Ｌ*（ｕ））を生成する。
【０１４３】
【数５】
【０１４４】すなわち、軟出力復号回路５０は、ＭＡＰ
復号器５１によって、受信語Ｄ６（ｙ）を受信した際
に情報ビットｕが“１”である確率Ｐ（ｕ＝１｜ｙ）
と、受信語Ｄ６（ｙ）を受信した際に情報ビットｕが
“０”である確率Ｐ（ｕ＝０｜ｙ）との比の自然対数
で表される符号の拘束条件に基づく事後確率情報Ｄ１４
（Ｌ*（ｕ））を生成する。なお、この事後確率情報Ｄ
１４（Ｌ*（ｕ））は、対数尤度比（log likelihood ra
tio）とも呼ばれ、ここでは、受信語Ｄ６（ｙ）を受
信した際の情報ビットｕの尤度を示すものである。
【０１４５】そして、軟出力復号回路５０は、差分器５
２，５３，５４のそれぞれによって、次式（６）で表さ
れるように、事後確率情報Ｄ１４（Ｌ*（ｕ））と事前
確率情報Ｄ７（Ｌ（ｕ））との差分値である外部情報Ｄ
８（Ｌe（ｕ））を求める。
【０１４６】
【数６】
【０１４７】軟出力復号回路５０は、このようにして外
部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデイン
ターリーバ６０に軟出力として出力する。なお、この外
部情報Ｄ８は、符号化装置１におけるインターリーバ２
０によりインターリーブされたインターリーブデータＤ
３に対応するものである。
【０１４８】デインターリーバ６０は、符号化装置１に
おけるインターリーバ２０によりインターリーブされた
インターリーブデータＤ３のビット配列を、それぞれ、
元の符号化データＤ２のビット配列に戻すように、軟出
力復号回路５０から出力される軟入力の外部情報Ｄ８に
デインターリーブを施す。デインターリーバ６０は、デ
インターリーブして得られたデータを後段の軟出力復号
回路８０における符号ビットに対する事前確率情報Ｄ９
として出力する。
【０１４９】インターリーバ７０は、軟出力復号回路８
０から出力された軟入力である符号ビットに対する外部
情報Ｄ１２に対して、符号化装置１におけるインターリ
ーバ２０と同一の置換位置情報に基づいたインターリー
ブを施す。インターリーバ７０は、インターリーブして
得られたデータを軟出力復号回路５０における情報ビッ
トに対する事前確率情報Ｄ７として出力する。
【０１５０】軟出力復号回路８０は、符号化装置１にお
ける畳み込み符号化器１０に対応して備えられるもので
ある。軟出力復号回路８０は、図１１に示すように、上
述したＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行う
ＭＡＰ復号器８１と、５つの差分器８２，８３，８４，
８５，８６とを有する。
【０１５１】ＭＡＰ復号器８１は、デインターリーバ６
０から出力された軟入力である３ビットの符号ビットに
対する事前確率情報Ｄ９1，Ｄ９2，Ｄ９3と、値が
“０”である２ビットの情報ビットに対する事前確率情
報Ｄ１０1，Ｄ１０2とを入力し、ＢＣＪＲアルゴリズム
に基づくＭＡＰ復号を行い、２ビットの情報ビットに対
する事後確率情報Ｄ１５1，Ｄ１５2を生成するととも
に、３ビットの符号ビットに対する事後確率情報Ｄ１６
1，Ｄ１６2，Ｄ１６3を生成する。ＭＡＰ復号器８１
は、生成した事後確率情報Ｄ１５1を差分器８２に供給
するとともに、生成した事後確率情報Ｄ１５2を差分器
８３に供給する。また、ＭＡＰ復号器８１は、生成した
事後確率情報Ｄ１６1を差分器８４に供給するととも
に、生成した事後確率情報Ｄ１６2を差分器８５に供給
するとともに、生成した事後確率情報Ｄ１６3を差分器
８６に供給する。
【０１５２】差分器８２は、軟入力とされる事後確率情
報Ｄ１５1と値が“０”である事前確率情報Ｄ１０1との
差分値、すなわち、事後確率情報Ｄ１５1を符号の拘束
条件により求まる２ビットの情報ビットに対する外部情
報Ｄ１１のうちの１ビットの外部情報Ｄ１１1として後
段の２値化回路９０に軟出力として出力する。
【０１５３】差分器８３は、軟入力とされる事後確率情
報Ｄ１５2と値が“０”である事前確率情報Ｄ１０2との
差分値、すなわち、事後確率情報Ｄ１５2を２ビットの
情報ビットに対する外部情報Ｄ１１のうちの１ビットの
外部情報Ｄ１１2として後段の２値化回路９０に軟出力
として出力する。
【０１５４】差分器８４は、軟入力とされる事後確率情
報Ｄ１６1と軟入力とされる事前確率情報Ｄ９1との差分
値を求め、この差分値を３ビットの符号ビットに対する
外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２1と
してインターリーバ７０に軟出力として出力する。
【０１５５】差分器８５は、軟入力とされる事後確率情
報Ｄ１６2と軟入力とされる事前確率情報Ｄ９2との差分
値を求め、この差分値を３ビットの符号ビットに対する
外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２2と
してインターリーバ７０に軟出力として出力する。
【０１５６】差分器８６は、軟入力とされる事後確率情
報Ｄ１６3と軟入力とされる事前確率情報Ｄ９3との差分
値を求め、この差分値を３ビットの符号ビットに対する
外部情報Ｄ１２のうちの１ビットの外部情報Ｄ１２3と
してインターリーバ７０に軟出力として出力する。
【０１５７】このような軟出力復号回路８０は、デイン
ターリーバ６０から出力された軟入力の符号ビットに対
する事前確率情報Ｄ９を入力するとともに、値が“０”
である情報ビットに対する事前確率情報Ｄ１０を入力
し、これらの事前確率情報Ｄ９，Ｄ１０を用いて、ＢＣ
ＪＲアルゴリズムに基づくＭＡＰ復号を行い、外符号の
軟出力復号を行う。軟出力復号回路８０は、符号の拘束
条件により求められる外部情報Ｄ１１，Ｄ１２を生成
し、外部情報Ｄ１１を後段の２値化回路９０に軟出力と
して出力するとともに、外部情報Ｄ１２をインターリー
バ７０に軟出力として出力する。
【０１５８】具体的に説明するために、情報ビットを
ｕ、符号ビットをｃとすると、軟出力復号回路８０は、
ＭＡＰ復号器８１に対して、次式（７）で表される事前
確率情報Ｄ１０（Ｌ（ｕ））と、次式（８）で表される
事前確率情報Ｄ９（Ｌ（ｃ））とを入力する。
【０１５９】
【数７】
【０１６０】
【数８】
【０１６１】すなわち、軟出力復号回路８０は、ＭＡＰ
復号器８１に対して、情報ビットｕが“１”である確率
Ｐ（ｕ＝１）と、情報ビットｕが“０”である確率Ｐ
（ｕ＝０）との比の自然対数で表される符号の拘束条件
に基づく事前確率情報Ｄ１０（Ｌ（ｕ））と、符号ビッ
トｃが“１”である確率Ｐ（ｃ＝１）と、符号ビットｃ
が“０”である確率Ｐ（ｃ＝０）との比の自然対数で表
される符号の拘束条件に基づく事前確率情報Ｄ９（Ｌ
（ｃ））とを入力する。なお、上式（７）及び上式
（８）における右辺に記されるべき符号の拘束条件は、
ここでは省略している。またここでは、事前確率情報Ｄ
１０（Ｌ（ｕ））は、“０”であるが、これは、情報ビ
ットｕが“０”であるか“１”であるかの確率が１／２
であることを示すことに他ならない。
【０１６２】続いて、軟出力復号回路８０は、ＭＡＰ復
号器８１によって、ＢＣＪＲアルゴリズムに基づくＭＡ
Ｐ復号を行い、次式（９）で表される事後確率情報Ｄ１
５（Ｌ*（ｕ））と、次式（１０）で表される事後確率
情報Ｄ１６（Ｌ*（ｃ））とを生成する。
【０１６３】
【数９】
【０１６４】
【数１０】
【０１６５】すなわち、軟出力復号回路８０は、ＭＡＰ
復号器８１によって、情報ビットｕが“１”である確率
Ｐ（ｕ＝１）と、情報ビットｕが“０”である確率Ｐ
（ｕ＝０）との比の自然対数で表される符号の拘束条件
に基づく事後確率情報Ｄ１５（Ｌ*（ｕ））と、符号ビ
ットｃが“１”である確率Ｐ（ｃ＝１）と、符号ビット
ｃが“０”である確率Ｐ（ｃ＝０）との比の自然対数で
表される符号の拘束条件に基づく事後確率情報Ｄ１６
（Ｌ*（ｃ））とを生成する。なお、上式（９）及び上
式（１０）における右辺に記されるべき符号の拘束条件
は、ここでは省略している。また、これらの事後確率情
報Ｄ１５（Ｌ*（ｕ））と事後確率情報Ｄ１６（Ｌ
*（ｃ））とは、対数尤度比とも呼ばれ、ここではそれ
ぞれ、情報ビットｕの尤度と符号ビットｃの尤度とを示
すものである。
【０１６６】そして、軟出力復号回路８０は、差分器８
２，８３のそれぞれによって、次式（１１）で表される
ように、事後確率情報Ｄ１５（Ｌ*（ｕ））と事前確率
情報Ｄ１０（Ｌ（ｕ））との差分値である外部情報Ｄ１
１（Ｌe（ｕ））を求めるとともに、差分器８４，８
５，８６のそれぞれによって、次式（１２）で表される
ように、事後確率情報Ｄ１６（Ｌ*（ｃ））と事前確率
情報Ｄ９（Ｌ（ｃ））との差分値である外部情報Ｄ１２
（Ｌe（ｃ））を求める。
【０１６７】
【数１１】
【０１６８】
【数１２】
【０１６９】軟出力復号回路８０は、このようにして外
部情報Ｄ１１，Ｄ１２を生成し、外部情報Ｄ１１を後段
の２値化回路９０に軟出力として出力するとともに、外
部情報Ｄ１２をインターリーバ７０に軟出力として出力
する。
【０１７０】なお、軟出力復号回路８０は、情報ビット
に対する事前確率情報Ｄ１０が“０”であることから、
差分器８２，８３を必ずしも備える必要はない。
【０１７１】２値化回路９０は、軟出力復号回路８０に
より生成された軟出力の外部情報Ｄ１１、すなわち、事
後確率情報Ｄ１５に基づいて、軟出力復号回路８０から
供給された外部情報Ｄ１１を２値化し、硬出力（hard-o
utput）の復号データＤ１３として出力する。
【０１７２】このような復号装置３は、符号化装置１に
おける畳み込み符号化器３０，１０のそれぞれに対応す
る軟出力復号回路５０，８０を備えることによって、復
号複雑度が高い符号を複雑度の小さい要素に分解し、軟
出力復号回路５０，８０の間の相互作用により特性を逐
次的に向上させることができる。復号装置３は、受信語
Ｄ６を入力すると、軟出力復号回路５０乃至軟出力復号
回路８０の復号動作を例えば数回乃至数十回といった所
定の回数だけ反復して行い、所定の回数の復号動作の結
果得られた軟出力の外部情報Ｄ１１、すなわち、事後確
率情報Ｄ１５に基づいて、復号データＤ１３を出力す
る。
【０１７３】上述した符号化装置１と復号装置３により
構成されるデータ送受信システムにおける性能曲線を求
めると、例えば図１２に示すようになる。なお、同図に
おいては、畳み込み符号化器１０による外符号の符号化
として、次式（１３）で示される生成行列ＧOで与えら
れる符号化を行い、畳み込み符号化器３０による内符号
の符号化として、次式（１４）で示される生成行列ＧI
で与えられる符号化を行い、多値変調マッピング回路４
０による信号点のマッピングとして、図１３に示すよう
に最小ユークリッド距離の入力距離総和を“１４”とし
て信号点をマッピングした場合についての性能曲線を示
している。また、同図においては、比較のため、先に図
３２に示した符号化装置２０１と復号装置２０３とによ
り構成される従来のシステムにおける性能曲線も示す。
【０１７４】
【数１３】
【０１７５】
【数１４】
【０１７６】図１２から明らかなように、符号化装置１
と復号装置３により構成されるデータ送受信システム
は、符号化装置２０１と復号装置２０３により構成され
る従来のシステムと略同一の高い性能を有することがわ
かる。なお、インターリーバ２０のサイズを大きくする
と、性能曲線において、ウォーターフォール領域におけ
る傾きを大きくすることができる。
【０１７７】また、符号化装置１と復号装置３により構
成されるデータ送受信システムにおいては、符号化装置
１は、畳み込み符号化器１０，３０を縦列に連接し、上
述した第１乃至第３の条件を満たしつつ、外符号の符号
化として符号化率が“ｋ／（ｋ＋１）”（ｋは２以上の
任意の自然数）で表される畳み込み演算を行った後、内
符号の符号化として符号化率が“１”の畳み込み演算を
行うことによって、簡易な構成で、全体の符号化率を
“ｋ／（ｋ＋１）”という高い値に保つことができる。
そして、復号装置３は、符号化装置１における畳み込み
符号化器３０，１０のそれぞれに対応する軟出力復号回
路５０，８０を連接して備えることによって、簡易な構
成で、高精度の復号を行うことができる。
【０１７８】したがって、符号化装置１と復号装置３に
より構成されるデータ送受信システムは、符号化装置２
０１と復号装置２０３により構成される従来のシステム
と比較して、回路規模が小さい簡易な構成ながらも、高
い性能を発揮することができる。
【０１７９】以上説明したように、本発明の実施の形態
として示したデータ送受信システムは、回路規模が小さ
く且つ高い符号化率の下で、高性能でのＳＣＴＣＭ方式
による符号化及び復号を実現することができ、ユーザに
高い利便・信頼性を提供することができる。
【０１８０】なお、本発明は、上述した実施の形態に限
定されるものではない。例えば、上述した実施の形態で
は、符号化装置１におけるインターリーバ２０として、
上述した第３の条件を満たすために、入力する符号化デ
ータＤ２1，Ｄ２2，Ｄ２3のそれぞれに対応したインタ
ーリーバ２０1，２０2，２０3を有するものとして説明
したが、インターリーバ２０としては、インターリーバ
２０1を有さないものであってもよい。すなわち、イン
ターリーバ２０としては、インターリーバ２０2，２０3
が要する処理時間と同じ時間だけ符号化データＤ２1を
遅延させる図示しない遅延器をインターリーバ２０1の
代わりに設け、符号化データＤ２1にはインターリーブ
を施さない構成であってもよい。
【０１８１】また、インターリーバ２０としては、図１
４に示すようなものであってもよい。
【０１８２】すなわち、同図に示すインターリーバ２
０’は、符号化データＤ２1に対してインターリーブを
施すインターリーバ２０1’と、符号化データＤ２2，Ｄ
２3に対してインターリーブを施すインターリーバ２
０2’とを有する。
【０１８３】インターリーバ２０1’は、上述したイン
ターリーバ２０1と同様に、入力データ保持メモリ２
１1’と、データ置換回路２２1’と、置換データＲＯＭ
２３1’と、出力データ保持メモリ２４1’とを有し、畳
み込み符号化器１０から出力された符号化データＤ２1
を入力し、この符号化データＤ２1を構成する各ビット
の順序を予め格納している置換位置情報に基づいて並べ
替え、インターリーブデータＤ３1を生成し、後段の畳
み込み符号化器３０に出力する。
【０１８４】また、インターリーバ２０2’もまた、イ
ンターリーバ２０1と同様に、入力データ保持メモリ２
１2’と、データ置換回路２２2’と、置換データＲＯＭ
２３2’と、出力データ保持メモリ２４2’とを有し、畳
み込み符号化器１０から出力された符号化データＤ
２2，Ｄ２3を入力し、これらの符号化データＤ２2，Ｄ
２3を構成する各ビットの順序を予め格納している置換
位置情報に基づいて並べ替え、インターリーブデータＤ
３2，Ｄ３3を生成し、後段の畳み込み符号化器３０に出
力する。
【０１８５】すなわち、インターリーバ２０’は、２つ
のインターリーバ２０1’，２０2’によって、３つのビ
ット系列からなる符号化データＤ２1，Ｄ２2，Ｄ２3の
うち、符号化データＤ２1と、符号化データＤ２2，Ｄ２
3とを個別的にインターリーブすることによって、外符
号の全ての重みが畳み込み符号化器３０におけるＦＩＲ
型の符号として入力されないようにすることができる。
【０１８６】さらに、インターリーバ２０としては、以
下に示す規則による置換位置情報に基づいたインターリ
ーブを行うことによって、上述したように、３つのイン
ターリーバ２０1，２０2，２０3を用いる必要もなく、
２つのインターリーバ２０1’，２０2’を用いる必要も
なく、例えばインターリーバ２０1と同様の構成からな
る単一のインターリーバで構成することができる。すな
わち、図１５に示すインターリーバ２０’’は、インタ
ーリーバ２０1と同様に、入力データ保持メモリ２
１’’と、データ置換回路２２’’と、置換データＲＯ
Ｍ２３’’と、出力データ保持メモリ２４’’とを有す
る。
【０１８７】ここで、畳み込み符号化器１０から出力さ
れた符号化データＤ２1のビット系列をａ0，ａ1，ａ2，
・・・とし、符号化データＤ２2のビット系列をｂ0，ｂ
1，ｂ2，・・・とし、符号化データＤ２3のビット系列
をｃ0，ｃ1，ｃ2，・・・とし、データ置換回路２
２’’に供給された置換前のＮ×３ビットのビット系列
が図１６中上段に示すように、昇順に付された一意の位
置番号に配置されているものとする。
【０１８８】このとき、インターリーバ２０’’は、置
換データＲＯＭ２３に格納されている置換位置情報に基
づいて、畳み込み符号化器１０から出力される符号化デ
ータＤ２としてのデータの個数である“３”を除数とし
て置換前の位置番号を除算して得られる剰余と、“３”
を除数として置換後の位置番号を除算して得られる剰余
とが等しくなるようにＮ×３ビットのビット系列の各要
素を並べ替える。
【０１８９】具体的には、符号化データＤ２1の要素で
あるａnは、置換前には、１，４，７，・・・，３Ｎ−
２といったように、“３”を除数として除算して得られ
る剰余が“１”となる位置番号に配置され、符号化デー
タＤ２2の要素であるｂnは、置換前には、２，５，８，
・・・，３Ｎ−１といったように、“３”を除数として
除算して得られる剰余が“２”となる位置番号に配置さ
れ、符号化データＤ２3の要素であるｃnは、置換前に
は、３，６，９，・・・，３Ｎといったように、“３”
を除数として除算して得られる剰余が“０”となる位置
番号に配置されている。したがって、インターリーバ２
０’’は、同図中下段に示すように、符号化データＤ２
1の要素であるａnを、１，４，７，・・・，３Ｎ−２と
いったように、“３”を除数として除算して得られる剰
余が“１”となる位置番号に置換し、符号化データＤ２
2の要素であるｂnを、２，５，８，・・・，３Ｎ−１と
いったように、“３”を除数として除算して得られる剰
余が“２”となる位置番号に置換し、符号化データＤ２
3の要素であるｃnを、３，６，９，・・・，３Ｎといっ
たように、“３”を除数として除算して得られる剰余が
“０”となる位置番号に置換する。さらに換言すれば、
インターリーバ２０’’は、０以上Ｎ以下の任意の整数
ｎに対して、符号化データＤ２1の要素であるａnを、３
ｎ＋１の位置番号に置換し、符号化データＤ２2の要素
であるｂnを、３ｎ＋２の位置番号に置換し、符号化デ
ータＤ２3の要素であるｃnを、３ｎ＋３の位置番号に置
換する。
【０１９０】インターリーバ２０’’は、このような規
則による置換位置情報に基づいて、インターリーブを行
うことができる。
【０１９１】なお、インターリーバ２０’’は、いわゆ
る“Ｓ−ランダム”置換の概念に基づいてインターリー
ブを行うようにしてもよい。すなわち、インターリーバ
２０’’は、或るビットに対して上述した規則に基づい
て置換先のビットを割り当てた際に、過去Ｓビットの置
換先の位置番号が±Ｓ以内に存在する場合には、そのビ
ットに対して置換先のビットを再度割り当てなおすよう
にし、入力ビット間の距離を確保するようにしてもよ
い。この際、インターリーバ２０’’は、後段の畳み込
み符号化器３０において畳み込み演算に関与するインタ
ーリーブデータＤ３2，Ｄ３3に対応する符号化データＤ
２2，Ｄ２3についてのみ、“Ｓ−ランダム”置換の概念
に基づいたインターリーブを行うようにしてもよい。
【０１９２】さらにまた、上述した実施の形態では、畳
み込み符号化器１０におけるシフトレジスタの数を２つ
として説明したが、シフトレジスタの数は、例えば、３
又は４、或いは１であってもよい。なお、畳み込み符号
化器１０は、シフトレジスタの数を増やすことによっ
て、エラーフロアの低い符号を生成できる可能性があ
る。
【０１９３】また、上述した実施の形態では、畳み込み
符号化器３０におけるシフトレジスタの数を１つとして
説明したが、この場合もシフトレジスタの数は、例えば
２であってもよいことは勿論である。
【０１９４】さらに、信号点の配置としては、上述した
実施の形態として示したものの他、内符号との組み合わ
せに応じて様々なものが適用可能である。
【０１９５】例えば、内符号の符号化として、次式（１
５）で示される生成行列ＧIで与えられる符号化を行っ
た場合、すなわち、内符号の符号化を図１７に示す畳み
込み符号化器３０’により行い、多値変調マッピング回
路４０により図１８に示すように信号点をマッピングす
ることもできる。
【０１９６】
【数１５】
【０１９７】畳み込み符号化器３０’は、図１７に示す
ように、排他的論理和回路３１’と、シフトレジスタ３
２’とを有する。
【０１９８】このような畳み込み符号化器３０’は、３
ビットのインターリーブデータＤ３ 1，Ｄ３2，Ｄ３3を
入力すると、インターリーブデータＤ３1，Ｄ３2を畳み
込み演算に関与させずにそのまま後段の多値変調マッピ
ング回路４０に符号化データＤ４1，Ｄ４2として出力す
るとともに、インターリーブデータＤ３3に対して再帰
的組織畳み込み演算を行い、演算結果を符号化データＤ
４3として後段の多値変調マッピング回路４０に出力す
る。すなわち、畳み込み符号化器３０’は、上述した第
１の条件を満たすべく、インターリーブデータＤ３1，
Ｄ３2をＦＩＲ型の符号として用い、それ以外のインタ
ーリーブデータＤ３3をＩＩＲ型の符号として再帰的組
織畳み込み演算に用いる。畳み込み符号化器３０’は、
内符号の符号化として符号化率が“３／３＝１”の畳み
込み演算を行い、符号化データＤ４を後段の多値変調マ
ッピング回路４０に出力する。
【０１９９】符号化装置１としては、このような畳み込
み符号化器３０’と、図１８に示したように信号点をマ
ッピングする多値変調マッピング回路４０とを備えるこ
とによって、最小ユークリッド距離の入力距離総和を
“１０”とすることができる。
【０２００】また、内符号の符号化として、上式（１
４）で示される生成行列ＧIで与えられる符号化を行っ
た場合、すなわち、内符号の符号化を図１９に示す畳み
込み符号化器３０’’により行い、多値変調マッピング
回路４０により図２０に示すように信号点をマッピング
することもできる。
【０２０１】すなわち、畳み込み符号化器３０’は、図
１９に示すように、２つの排他的論理和回路３
１1’’，３１2’’と、２つのシフトレジスタ３
２1’’，３２2’’とを有する。
【０２０２】このような畳み込み符号化器３０’’は、
３ビットのインターリーブデータＤ３1，Ｄ３2，Ｄ３3
を入力すると、インターリーブデータＤ３1を畳み込み
演算に関与させずにそのまま後段の多値変調マッピング
回路４０に符号化データＤ４1として出力するととも
に、インターリーブデータＤ３2，Ｄ３3に対して再帰的
組織畳み込み演算を行い、演算結果を符号化データＤ４
2，Ｄ４3として後段の多値変調マッピング回路４０に出
力する。すなわち、畳み込み符号化器３０’’は、上述
した第１の条件を満たすべく、インターリーブデータＤ
３1をＦＩＲ型の符号として用い、それ以外のインター
リーブデータＤ３2，Ｄ３3をＩＩＲ型の符号として再帰
的組織畳み込み演算に用いる。畳み込み符号化器３
０’’は、内符号の符号化として符号化率が“３／３＝
１”の畳み込み演算を行い、符号化データＤ４を後段の
多値変調マッピング回路４０に出力する。
【０２０３】符号化装置１としては、このような畳み込
み符号化器３０’’と、図２０に示したように信号点を
マッピングする多値変調マッピング回路４０とを備える
ことによって、最小ユークリッド距離の入力距離総和を
“１６”とすることができる。
【０２０４】さらにまた、上述した実施の形態では、符
号化装置における外符号の符号化として、符号化率が
“２／３”の符号化を行い、内符号の符号化として符号
化率が“１”の符号化を行うものとして説明したが、本
発明は、これに拘泥するものではなく、例えば、外符号
の符号化率を“２／４＝１／２”とし、内符号の符号化
率を“４／３”とするといったように、内符号の符号化
として、“１”以上の符号化率の符号化を行い、全体と
して符号化率が“ｋ／（ｋ＋１）（＝２／３）”とする
場合にも適用可能である。
【０２０５】また、上述した実施の形態では、多値変調
として８ＰＳＫ変調方式を適用して説明したが、本発明
は、例えば、符号化装置における外符号の符号化率を
“３／４”とし、内符号の符号化率を“１”とすること
で、全体として“３／４”の符号化率とし、１６ＱＡＭ
（16-Quadrature Amplitude Modulation）変調方式の伝
送シンボルにマッピングするといったように、他の多値
変調方式にも適用できる。
【０２０６】さらに、上述した実施の形態では、復号装
置における軟出力復号回路として、ＢＣＪＲアルゴリズ
ムに基づくＭＡＰ復号を行うものについて説明したが、
本発明は、例えばいわゆるＳＯＶＡ（Soft Output Vite
rbi Algorithm）による復号を行うといったように、他
の軟出力復号にも適用可能である。
【０２０７】さらにまた、上述した実施の形態では、符
号化装置及び復号装置をデータ送受信システムにおける
送信装置及び受信装置に適用して説明したが、本発明
は、例えばフロッピーディスク、ＣＤ−ＲＯＭ又はＭＯ
（Magneto Optical）といった磁気、光又は光磁気ディ
スク等の記録媒体に対する記録及び／又は再生を行う記
録及び／又は再生装置に適用することもできる。この場
合、符号化装置により符号化されたデータは、無記憶通
信路に等価とされる記録媒体に記録され、復号装置によ
り復号されて再生される。
【０２０８】また、上述した実施の形態では、符号化装
置及び復号装置ともハードウェアにより構成された装置
であるものとして説明したが、これらの符号化装置及び
復号装置とも、例えばワークステーションやパーソナル
コンピュータといったコンピュータ装置において実行可
能なソフトウェアとして実現することが可能である。以
下、この例について、図２１を参照して説明する。
【０２０９】コンピュータ装置１５０は、同図に示すよ
うに、各部を統括して制御するＣＰＵ（Central Proces
sing Unit）１５１と、各種プログラムを含む情報を格
納する読みとり専用のＲＯＭ１５２と、ワークエリアと
して機能するＲＡＭ（RandomAccess Memory）１５３
と、各種プログラムやデータ等の記録及び／又は再生を
行うＨＤＤ（Hard Disk Drive）１５４と、これらのＣ
ＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１
５４を接続するバス１５５と、ＣＰＵ１５１、ＲＯＭ１
５２、ＲＡＭ１５３及びＨＤＤ１５４と後述する表示部
１５７、入力部１５８、通信部１５９及びドライブ１６
０との間でデータの入出力を行うための入出力インター
フェース１５６と、各種情報を表示する表示部１５７
と、ユーザによる操作を受け付ける入力部１５８と、外
部との通信を行うための通信部１５９と、着脱自在とさ
れる記録媒体１７０に対する各種情報の記録及び／又は
再生を行うドライブ１６０とを備える。
【０２１０】ＣＰＵ１５１は、バス１５５を介してＲＯ
Ｍ１５２、ＲＡＭ１５３及びＨＤＤ１５４と接続してお
り、これらのＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１
５４を制御する。また、ＣＰＵ１５１は、バス１５５を
介して入出力インターフェース１５６に接続しており、
この入出力インターフェース１５６に接続されている表
示部１５７、入力部１５８、通信部１５９及びドライブ
１６０を制御する。さらに、ＣＰＵ１５１は、ＲＯＭ１
５２、ＨＤＤ１５４又はドライブ１６０に装着された記
録媒体１７０に記録されている各種プログラムを実行す
る。
【０２１１】ＲＯＭ１５２は、各種プログラムを含む情
報を格納している。このＲＯＭ１５２に格納されている
情報は、ＣＰＵ１５１の制御の下に読み出される。
【０２１２】ＲＡＭ１５３は、ＣＰＵ１５１が各種プロ
グラムを実行する際のワークエリアとして機能し、ＣＰ
Ｕ１５１の制御の下に、各種データを一時記憶する。
【０２１３】ＨＤＤ１５４は、ＣＰＵ１５１の制御の下
に、ハードディスクに対して各種プログラムやデータ等
の記録及び／又は再生を行う。
【０２１４】バス１５５は、ＣＰＵ１５１の制御の下
に、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４から
読み出された各種データ等を伝送するとともに、ＲＡＭ
１５３及びＨＤＤ１５４に記録する各種データ等を伝送
する。
【０２１５】入出力インターフェース１５６は、ＣＰＵ
１５１の制御の下に表示部１５７に各種情報を表示する
ためのインターフェースと、ユーザにより入力部１５８
を介して操作された内容を示す制御信号をＣＰＵ１５１
に対して伝送するためのインターフェースと、ＣＰＵ１
５１の制御の下に通信部１５９を介して外部との間でデ
ータを入出力するためのインターフェースと、ドライブ
１６０に装着された記録媒体１７０に対して各種情報の
記録及び／又は再生を行うためのインターフェースとを
有し、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及び
ＨＤＤ１５４からのデータを表示部１５７、入力部１５
８、通信部１５９及びドライブ１６０に対して出力した
り、表示部１５７、入力部１５８、通信部１５９及びド
ライブ１６０からのデータをＣＰＵ１５１、ＲＯＭ１５
２、ＲＡＭ１５３及びＨＤＤ１５４に対して入力する。
【０２１６】表示部１５７は、例えばＬＣＤ（Liquid C
rystal Display）からなり、ＣＰＵ１５１の制御の下
に、例えばＨＤＤ１５４に記録されていたデータ等の各
種情報を表示する。
【０２１７】入力部１５８は、例えばユーザによるキー
ボードやマウスの操作を受け付け、操作内容を示す制御
信号をＣＰＵ１５１に対して出力する。
【０２１８】通信部１５９は、ＣＰＵ１５１の制御の下
に、例えばネットワーク回線や衛星回線等により外部と
の通信を行うインターフェースとして機能する。
【０２１９】ドライブ１６０は、例えばフロッピー（登
録商標）ディスク、ＣＤ−ＲＯＭ又はＭＯといった磁
気、光又は光磁気ディスク等の記録媒体１７０を着脱
し、ＣＰＵ１５１の制御の下に、装着された記録媒体１
７０に対する各種情報の記録及び／又は再生を行う。
【０２２０】このようなコンピュータ装置１５０は、Ｃ
ＰＵ１５１によって、上述した符号化装置１における符
号化処理及び／又は復号装置３における復号処理をプロ
グラムを実行することにより実現する。
【０２２１】まず、コンピュータ装置１５０における符
号化処理について説明する。コンピュータ装置１５０
は、例えばユーザが符号化プログラムを実行するための
所定の操作を行うと、入力部１５８によって、操作内容
を示す制御信号をＣＰＵ１５１に対して供給する。これ
に応じて、コンピュータ装置１５０は、ＣＰＵ１５１に
よって、符号化プログラムをＲＡＭ１５３にロードして
実行し、符号化して得られた符号化伝送シンボルを通信
部１５９を介して外部へと出力するとともに、必要に応
じて、表示部１５７に処理結果等を表示する。
【０２２２】ここで、符号化プログラムは、例えば記録
媒体１７０により提供されるものであって、ＣＰＵ１５
１の制御の下に、この記録媒体１７０から直接読み出さ
れてもよく、ハードディスクに１度記録されたものが読
み出されてもよい。また、符号化プログラムは、ＲＯＭ
１５２に予め格納されていてもよい。さらに、符号化の
対象とするデータは、ここではハードディスクに記録さ
れているものとする。なお、このデータは、上述した入
力データＤ１に対応するものである。
【０２２３】具体的には、コンピュータ装置１５０は、
ＣＰＵ１５１により符号化プログラムを実行すると、Ｃ
ＰＵ１５１の制御の下に、ハードディスクに記録されて
いる所望のデータを読み出し、このデータに対して外符
号の符号化として符号化率“２／３”の畳み込み演算を
行い、上述した符号化データＤ２に対応する符号化デー
タを生成する。
【０２２４】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した符号化データに対して
インターリーブを施し、上述したインターリーブデータ
Ｄ３に対応するインターリーブデータを生成する。この
とき、コンピュータ装置１５０は、上述した第３の条件
を満たすように、符号化データに対してインターリーブ
を施す。
【０２２５】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成したインターリーブデータ
に対して内符号の符号化として符号化率が“３／３＝
１”の畳み込み演算を行い、上述した符号化データＤ４
に対応する符号化データを生成する。このとき、コンピ
ュータ装置１５０は、上述した第１の条件を満たすよう
に、内符号の符号化を行う。
【０２２６】そして、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した符号化データを例えば
８ＰＳＫ変調方式の伝送シンボルにマッピングし、上述
した符号化伝送シンボルＤ５に対応する符号化伝送シン
ボルを生成する。このとき、コンピュータ装置１５０
は、上述した第２の条件を満たすように、生成した符号
化データをマッピングする。
【０２２７】コンピュータ装置１５０は、ＣＰＵ１５１
の制御の下に、生成した符号化伝送シンボルを１度ハー
ドディスク等に記録した後、所望のタイミングで符号化
伝送シンボルを読み出し、通信部１５９を介して外部へ
と出力するとともに、必要に応じて、表示部１５７に処
理結果等を表示する。なお、生成した符号化伝送シンボ
ルは、記録媒体１７０等に記録することもできる。
【０２２８】このように、コンピュータ装置１５０は、
上述した符号化装置１における符号化処理を符号化プロ
グラムを実行することにより実現することができる。
【０２２９】つぎに、コンピュータ装置１５０における
復号処理について説明する。コンピュータ装置１５０
は、例えばユーザが復号プログラムを実行するための所
定の操作を行うと、入力部１５８によって、操作内容を
示す制御信号をＣＰＵ１５１に対して供給する。これに
応じて、コンピュータ装置１５０は、ＣＰＵ１５１によ
って、復号プログラムをＲＡＭ１５３にロードして実行
し、通信部１５９を介して外部から受信し、上述した受
信語Ｄ６に対応するものでありハードディスク等に記録
されている受信語を復号するとともに、必要に応じて、
表示部１５７に処理結果等を表示する。
【０２３０】なお、復号プログラムも、符号化プログラ
ムと同様に、例えば記録媒体１７０により提供されるも
のであって、ＣＰＵ１５１の制御の下に、この記録媒体
１７０から直接読み出されてもよく、ハードディスクに
１度記録されたものが読み出されてもよい。また、復号
プログラムは、ＲＯＭ１５２に予め格納されていてもよ
い。
【０２３１】具体的には、コンピュータ装置１５０は、
ＣＰＵ１５１により復号プログラムを実行すると、ＣＰ
Ｕ１５１の制御の下に、ハードディスクから読み出した
受信語、若しくは通信部１５９を介して受信した受信語
に対して例えばＢＣＪＲアルゴリズムに基づくＭＡＰ復
号を行うことによって、内符号の軟出力復号を行い、上
述した外部情報Ｄ８に対応する外部情報を生成する。
【０２３２】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した外部情報にデインター
リーブを施し、上述した事前確率情報Ｄ９に対応する事
前確率情報を生成する。
【０２３３】続いて、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、生成した事前確率情報に対して
例えばＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行う
ことによって、外符号の軟出力復号を行い、上述した外
部情報Ｄ１２に対応する外部情報を生成し、この外部情
報にインターリーブを施し、上述した事前確率情報Ｄ７
に対応する事前確率情報を生成する。
【０２３４】そして、コンピュータ装置１５０は、ＣＰ
Ｕ１５１の制御の下に、このような復号動作を例えば数
回乃至数十回といった所定の回数だけ反復して行い、上
述した外部情報Ｄ１１に対応する所定の回数の復号動作
の結果得られた軟出力の外部情報に基づいて、硬出力の
復号データを出力する。
【０２３５】コンピュータ装置１５０は、ＣＰＵ１５１
の制御の下に、得られた復号データをハードディスク等
に記録し、必要に応じて、表示部１５７に処理結果等を
表示する。なお、得られた復号データは、記録媒体１７
０等に記録することもできる。
【０２３６】このように、コンピュータ装置１５０は、
上述した復号装置３における復号処理を復号プログラム
を実行することにより実現することができる。
【０２３７】以上のように、本発明は、その趣旨を逸脱
しない範囲で適宜変更が可能であることはいうまでもな
い。
【０２３８】
【発明の効果】以上詳細に説明したように、本発明にか
かる符号化装置は、入力されたデータに対して縦列連接
符号化変調を行う符号化装置であって、入力されたｋビ
ットのデータに対して符号化率がｋ／（ｋ＋１）の符号
化を行う第１の符号化手段と、この第１の符号化手段に
より符号化された（ｋ＋１）個のビット系列からなるデ
ータを構成する各ビットの順序を置換して並べ替える置
換手段と、この置換手段に縦列に連接し、入力された
（ｋ＋１）ビットのデータに対して符号化率が１の符号
化を行う第２の符号化手段と、この第２の符号化手段に
より符号化された（ｋ＋１）ビットのデータを所定の変
調方式の伝送シンボルにマッピングするマッピング手段
とを備え、置換手段は、第１の符号化手段から供給され
た（ｋ＋１）個のビット系列からなるデータに対して、
全ての重みが第２の符号化手段により符号化されないこ
とがないように、各ビットの順序を置換して並べ替え、
第２の符号化手段は、置換手段から供給された（ｋ＋
１）ビットのデータに関し、最小ユークリッド距離にな
るパス間の入力ビットのハミング距離の合計値をできる
だけ小さくし、マッピング手段は、Ｉ／Ｑ平面上での信
号点間距離が小さい程、第２の符号化手段における入力
ビットのハミング距離を小さいものに対応させて、第２
の符号化手段から供給された（ｋ＋１）ビットのデータ
をマッピングする。
【０２３９】したがって、本発明にかかる符号化装置
は、第１の符号化手段によって、入力されたｋビットの
データに対して符号化率がｋ／（ｋ＋１）の符号化を行
い、置換手段によって、第１の符号化手段から供給され
た（ｋ＋１）個のビット系列からなるデータに対して、
全ての重みが第２の符号化手段により符号化されないこ
とがないように、各ビットの順序を置換して並べ替え、
第２の符号化手段によって、置換手段から供給された
（ｋ＋１）ビットのデータに関し、最小ユークリッド距
離になるパス間の入力ビットのハミング距離の合計値を
できるだけ小さくするように、入力された（ｋ＋１）ビ
ットのデータに対して符号化率が１の符号化を行い、マ
ッピング手段によって、Ｉ／Ｑ平面上での信号点間距離
が小さい程、第２の符号化手段における入力ビットのハ
ミング距離を小さいものに対応させて、第２の符号化手
段から供給された（ｋ＋１）ビットのデータを所定の変
調方式の伝送シンボルにマッピングすることによって、
回路規模が小さく且つ高い性能での縦列連接符号化変調
方式による符号化を行うことができる。
【０２４０】また、本発明にかかる符号化方法は、入力
されたデータに対して縦列連接符号化変調を行う符号化
方法であって、入力されたｋビットのデータに対して符
号化率がｋ／（ｋ＋１）の符号化を行う第１の符号化工
程と、この第１の符号化工程にて符号化された（ｋ＋
１）個のビット系列からなるデータを構成する各ビット
の順序を置換して並べ替える置換工程と、この置換工程
にて並べ替えられて入力された（ｋ＋１）ビットのデー
タに対して符号化率が１の符号化を行う第２の符号化工
程と、この第２の符号化工程にて符号化された（ｋ＋
１）ビットのデータを所定の変調方式の伝送シンボルに
マッピングするマッピング工程とを備え、置換工程で
は、第１の符号化工程にて符号化された（ｋ＋１）個の
ビット系列からなるデータに対して、全ての重みが第２
の符号化工程にて符号化されないことがないように、各
ビットの順序を置換して並べ替え、第２の符号化工程で
は、置換工程にて並べ替えられた（ｋ＋１）ビットのデ
ータに関し、最小ユークリッド距離になるパス間の入力
ビットのハミング距離の合計値をできるだけ小さくし、
マッピング工程では、Ｉ／Ｑ平面上での信号点間距離が
小さい程、第２の符号化工程における入力ビットのハミ
ング距離を小さいものに対応させて、第２の符号化工程
にて符号化された（ｋ＋１）ビットのデータをマッピン
グする。
【０２４１】したがって、本発明にかかる符号化方法
は、第１の符号化工程にて、入力されたｋビットのデー
タに対して符号化率がｋ／（ｋ＋１）の符号化を行い、
置換工程にて、第１の符号化工程にて符号化された（ｋ
＋１）個のビット系列からなるデータに対して、全ての
重みが第２の符号化工程にて符号化されないことがない
ように、各ビットの順序を置換して並べ替え、第２の符
号化工程にて、置換工程にて並べ替えられた（ｋ＋１）
ビットのデータに関し、最小ユークリッド距離になるパ
ス間の入力ビットのハミング距離の合計値をできるだけ
小さくするように、入力された（ｋ＋１）ビットのデー
タに対して符号化率が１の符号化を行い、マッピング工
程にて、Ｉ／Ｑ平面上での信号点間距離が小さい程、第
２の符号化工程における入力ビットのハミング距離を小
さいものに対応させて、第２の符号化工程にて符号化さ
れた（ｋ＋１）ビットのデータを所定の変調方式の伝送
シンボルにマッピングすることによって、回路規模が小
さく且つ高い性能での縦列連接符号化変調方式による符
号化を行うことを可能とする。
【０２４２】さらに、本発明にかかる符号化プログラム
が記録された記録媒体は、入力されたデータに対して縦
列連接符号化変調を行うコンピュータ制御可能な符号化
プログラムが記録された記録媒体であって、符号化プロ
グラムは、入力されたｋビットのデータに対して符号化
率がｋ／（ｋ＋１）の符号化を行う第１の符号化工程
と、この第１の符号化工程にて符号化された（ｋ＋１）
個のビット系列からなるデータを構成する各ビットの順
序を置換して並べ替える置換工程と、この置換工程にて
並べ替えられて入力された（ｋ＋１）ビットのデータに
対して符号化率が１の符号化を行う第２の符号化工程
と、この第２の符号化工程にて符号化された（ｋ＋１）
ビットのデータを所定の変調方式の伝送シンボルにマッ
ピングするマッピング工程とを備え、置換工程では、第
１の符号化工程にて符号化された（ｋ＋１）個のビット
系列からなるデータに対して、全ての重みが第２の符号
化工程にて符号化されないことがないように、各ビット
の順序を置換して並べ替え、第２の符号化工程では、置
換工程にて並べ替えられた（ｋ＋１）ビットのデータに
関し、最小ユークリッド距離になるパス間の入力ビット
のハミング距離の合計値をできるだけ小さくし、マッピ
ング工程では、Ｉ／Ｑ平面上での信号点間距離が小さい
程、第２の符号化工程における入力ビットのハミング距
離を小さいものに対応させて、第２の符号化工程にて符
号化された（ｋ＋１）ビットのデータをマッピングす
る。
【０２４３】したがって、本発明にかかる符号化プログ
ラムが記録された記録媒体は、第１の符号化工程にて、
入力されたｋビットのデータに対して符号化率がｋ／
（ｋ＋１）の符号化を行い、置換工程にて、第１の符号
化工程にて符号化された（ｋ＋１）個のビット系列から
なるデータに対して、全ての重みが第２の符号化工程に
て符号化されないことがないように、各ビットの順序を
置換して並べ替え、第２の符号化工程にて、置換工程に
て並べ替えられた（ｋ＋１）ビットのデータに関し、最
小ユークリッド距離になるパス間の入力ビットのハミン
グ距離の合計値をできるだけ小さくするように、入力さ
れた（ｋ＋１）ビットのデータに対して符号化率が１の
符号化を行い、マッピング工程にて、Ｉ／Ｑ平面上での
信号点間距離が小さい程、第２の符号化工程における入
力ビットのハミング距離を小さいものに対応させて、第
２の符号化工程にて符号化された（ｋ＋１）ビットのデ
ータを所定の変調方式の伝送シンボルにマッピングする
符号化プログラムを提供することができる。そのため、
この符号化プログラムが提供された装置は、回路規模が
小さく且つ高い性能での縦列連接符号化変調方式による
符号化を行うことが可能となる。
【０２４４】さらにまた、本発明にかかる復号装置は、
入力されたｋビットのデータに対して符号化率がｋ／
（ｋ＋１）の符号化を行う第１の符号化手段と、この第
１の符号化手段により符号化された（ｋ＋１）個のビッ
ト系列からなるデータを構成する各ビットの順序を置換
して並べ替える第１の置換手段と、この第１の置換手段
に縦列に連接し、入力された（ｋ＋１）ビットのデータ
に対して符号化率が１の符号化を行う第２の符号化手段
と、この第２の符号化手段により符号化された（ｋ＋
１）ビットのデータを所定の変調方式の伝送シンボルに
マッピングするマッピング手段とを備え、第１の置換手
段は、第１の符号化手段から供給された（ｋ＋１）個の
ビット系列からなるデータに対して、全ての重みが第２
の符号化手段により符号化されないことがないように、
各ビットの順序を置換して並べ替え、第２の符号化手段
は、第１の置換手段から供給された（ｋ＋１）ビットの
データに関し、最小ユークリッド距離になるパス間の入
力ビットのハミング距離の合計値をできるだけ小さく
し、マッピング手段は、Ｉ／Ｑ平面上での信号点間距離
が小さい程、第２の符号化手段における入力ビットのハ
ミング距離を小さいものに対応させて、第２の符号化手
段から供給された（ｋ＋１）ビットのデータをマッピン
グする符号化機器により縦列連接符号化変調された符号
の復号を行う復号装置であって、第２の符号化手段に対
応して備えられ、入力された軟入力である受信語と、入
力された軟入力である（ｋ＋１）ビットの情報ビットに
対する事前確率情報とを用いて軟出力復号を行う第１の
軟出力復号手段と、この第１の軟出力復号手段に縦列に
連接し、第１の置換手段により並べ替えられた（ｋ＋
１）ビットのデータのビット配列を、第１の符号化手段
により符号化された（ｋ＋１）ビットのデータのビット
配列に戻すように、入力された軟入力の（ｋ＋１）ビッ
トのデータを並べ替える逆置換手段と、第１の符号化手
段に対応して備えられ且つ逆置換手段に縦列に連接し、
逆置換手段から出力された軟入力である（ｋ＋１）ビッ
トの符号ビットに対する事前確率情報と、入力された軟
入力である（ｋ＋１）ビットの情報ビットに対する事前
確率情報とを用いて軟出力復号を行う第２の軟出力復号
手段と、第１の置換手段と同一の置換位置情報に基づい
て、第２の軟出力復号手段から出力された軟入力の（ｋ
＋１）個のビット系列からなるデータを構成する各ビッ
トの順序を置換して並べ替える第２の置換手段とを備
え、第１の軟出力復号手段は、情報ビットに対する事前
確率情報として、第２の置換手段から出力された軟入力
のデータを入力する。
【０２４５】したがって、本発明にかかる復号装置は、
第１の符号化手段によって、入力されたｋビットのデー
タに対して符号化率がｋ／（ｋ＋１）の符号化を行い、
第１の置換手段によって、第１の符号化手段から供給さ
れた（ｋ＋１）個のビット系列からなるデータに対し
て、全ての重みが第２の符号化手段により符号化されな
いことがないように、各ビットの順序を置換して並べ替
え、第２の符号化手段によって、第１の置換手段から供
給された（ｋ＋１）ビットのデータに関し、最小ユーク
リッド距離になるパス間の入力ビットのハミング距離の
合計値をできるだけ小さくするように、入力された（ｋ
＋１）ビットのデータに対して符号化率が１の符号化を
行い、マッピング手段によって、Ｉ／Ｑ平面上での信号
点間距離が小さい程、第２の符号化手段における入力ビ
ットのハミング距離を小さいものに対応させて、第２の
符号化手段から供給された（ｋ＋１）ビットのデータを
所定の変調方式の伝送シンボルにマッピングする符号化
機器により縦列連接符号化変調された符号に対し、第１
の軟出力復号手段によって、入力された軟入力である受
信語と、入力された軟入力である（ｋ＋１）ビットの情
報ビットに対する事前確率情報とを用いて軟出力復号を
行い、逆置換手段によって、入力された軟入力の（ｋ＋
１）ビットのデータを並べ替え、第２の軟出力復号手段
によって、逆置換手段から出力された軟入力である（ｋ
＋１）ビットの符号ビットに対する事前確率情報と、入
力された軟入力である（ｋ＋１）ビットの情報ビットに
対する事前確率情報とを用いて軟出力復号を行い、第２
の置換手段によって、第１の置換手段と同一の置換位置
情報に基づいて、第２の軟出力復号手段から出力された
軟入力の（ｋ＋１）個のビット系列からなるデータを構
成する各ビットの順序を置換して並べ替えることによっ
て、回路規模が小さく且つ高い性能での縦列連接符号化
変調方式により符号化された符号の復号を行うことがで
きる。
【０２４６】また、本発明にかかる復号方法は、入力さ
れたｋビットのデータに対して符号化率がｋ／（ｋ＋
１）の符号化を行う第１の符号化工程と、この第１の符
号化工程にて符号化された（ｋ＋１）個のビット系列か
らなるデータを構成する各ビットの順序を置換して並べ
替える第１の置換工程と、この第１の置換工程にて並べ
替えられて入力された（ｋ＋１）ビットのデータに対し
て符号化率が１の符号化を行う第２の符号化工程と、こ
の第２の符号化工程にて符号化された（ｋ＋１）ビット
のデータを所定の変調方式の伝送シンボルにマッピング
するマッピング工程とを備え、置換工程では、第１の符
号化工程にて符号化された（ｋ＋１）個のビット系列か
らなるデータに対して、全ての重みが第２の符号化工程
にて符号化されないことがないように、各ビットの順序
を置換して並べ替え、第２の符号化工程では、置換工程
にて並べ替えられた（ｋ＋１）ビットのデータに関し、
最小ユークリッド距離になるパス間の入力ビットのハミ
ング距離の合計値をできるだけ小さくし、マッピング工
程では、Ｉ／Ｑ平面上での信号点間距離が小さい程、第
２の符号化工程における入力ビットのハミング距離を小
さいものに対応させて、第２の符号化工程にて符号化さ
れた（ｋ＋１）ビットのデータをマッピングする符号化
方法により縦列連接符号化変調された符号の復号を行う
復号方法であって、第２の符号化工程に対応して備えら
れ、入力された軟入力である受信語と、入力された軟入
力である（ｋ＋１）ビットの情報ビットに対する事前確
率情報とを用いて軟出力復号を行う第１の軟出力復号工
程と、第１の置換工程にて並べ替えられた（ｋ＋１）ビ
ットのデータのビット配列を、第１の符号化工程にて符
号化された（ｋ＋１）ビットのデータのビット配列に戻
すように、入力された軟入力の（ｋ＋１）ビットのデー
タを並べ替える逆置換工程と、第１の符号化工程に対応
して備えられ、逆置換工程にて並べ替えられた軟入力で
ある（ｋ＋１）ビットの符号ビットに対する事前確率情
報と、入力された軟入力である（ｋ＋１）ビットの情報
ビットに対する事前確率情報とを用いて軟出力復号を行
う第２の軟出力復号工程と、第１の置換工程と同一の置
換位置情報に基づいて、第２の軟出力復号工程にて生成
された軟入力の（ｋ＋１）個のビット系列からなるデー
タを構成する各ビットの順序を置換して並べ替える第２
の置換工程とを備え、第１の軟出力復号工程では、情報
ビットに対する事前確率情報として、第２の置換工程に
て並べ替えられた軟入力のデータを入力する。
【０２４７】したがって、本発明にかかる復号方法は、
第１の符号化工程にて、入力されたｋビットのデータに
対して符号化率がｋ／（ｋ＋１）の符号化を行い、第１
の置換工程にて、第１の符号化工程にて符号化された
（ｋ＋１）個のビット系列からなるデータに対して、全
ての重みが第２の符号化工程にて符号化されないことが
ないように、各ビットの順序を置換して並べ替え、第２
の符号化工程にて、第１の置換工程にて並べ替えられた
（ｋ＋１）ビットのデータに関し、最小ユークリッド距
離になるパス間の入力ビットのハミング距離の合計値を
できるだけ小さくするように、入力された（ｋ＋１）ビ
ットのデータに対して符号化率が１の符号化を行い、マ
ッピング工程にて、Ｉ／Ｑ平面上での信号点間距離が小
さい程、第２の符号化工程における入力ビットのハミン
グ距離を小さいものに対応させて、第２の符号化工程に
て符号化された（ｋ＋１）ビットのデータを所定の変調
方式の伝送シンボルにマッピングする符号化方法により
縦列連接符号化変調された符号に対し、第１の軟出力復
号工程にて、入力された軟入力である受信語と、入力さ
れた軟入力である（ｋ＋１）ビットの情報ビットに対す
る事前確率情報とを用いて軟出力復号を行い、逆置換工
程にて、入力された軟入力の（ｋ＋１）ビットのデータ
を並べ替え、第２の軟出力復号工程にて、逆置換工程に
て並べ替えられた軟入力である（ｋ＋１）ビットの符号
ビットに対する事前確率情報と、入力された軟入力であ
る（ｋ＋１）ビットの情報ビットに対する事前確率情報
とを用いて軟出力復号を行い、第２の置換工程にて、第
１の置換工程と同一の置換位置情報に基づいて、第２の
軟出力復号工程にて生成された軟入力の（ｋ＋１）個の
ビット系列からなるデータを構成する各ビットの順序を
置換して並べ替えることによって、回路規模が小さく且
つ高い性能での縦列連接符号化変調方式により符号化さ
れた符号の復号を行うことを可能とする。
【０２４８】さらに、本発明にかかる復号プログラムが
記録された記録媒体は、入力されたｋビットのデータに
対して符号化率がｋ／（ｋ＋１）の符号化を行う第１の
符号化工程と、この第１の符号化工程にて符号化された
（ｋ＋１）個のビット系列からなるデータを構成する各
ビットの順序を置換して並べ替える第１の置換工程と、
この第１の置換工程にて並べ替えられて入力された（ｋ
＋１）ビットのデータに対して符号化率が１の符号化を
行う第２の符号化工程と、この第２の符号化工程にて符
号化された（ｋ＋１）ビットのデータを所定の変調方式
の伝送シンボルにマッピングするマッピング工程とを備
え、置換工程では、第１の符号化工程にて符号化された
（ｋ＋１）個のビット系列からなるデータに対して、全
ての重みが第２の符号化工程にて符号化されないことが
ないように、各ビットの順序を置換して並べ替え、第２
の符号化工程では、置換工程にて並べ替えられた（ｋ＋
１）ビットのデータに関し、最小ユークリッド距離にな
るパス間の入力ビットのハミング距離の合計値をできる
だけ小さくし、マッピング工程では、Ｉ／Ｑ平面上での
信号点間距離が小さい程、第２の符号化工程における入
力ビットのハミング距離を小さいものに対応させて、第
２の符号化工程にて符号化された（ｋ＋１）ビットのデ
ータをマッピングする符号化方法により縦列連接符号化
変調された符号の復号を行うコンピュータ制御可能な復
号プログラムが記録された記録媒体であって、復号プロ
グラムは、第２の符号化工程に対応して備えられ、入力
された軟入力である受信語と、入力された軟入力である
（ｋ＋１）ビットの情報ビットに対する事前確率情報と
を用いて軟出力復号を行う第１の軟出力復号工程と、第
１の置換工程にて並べ替えられた（ｋ＋１）ビットのデ
ータのビット配列を、第１の符号化工程にて符号化され
た（ｋ＋１）ビットのデータのビット配列に戻すよう
に、入力された軟入力の（ｋ＋１）ビットのデータを並
べ替える逆置換工程と、第１の符号化工程に対応して備
えられ、逆置換工程にて並べ替えられた軟入力である
（ｋ＋１）ビットの符号ビットに対する事前確率情報
と、入力された軟入力である（ｋ＋１）ビットの情報ビ
ットに対する事前確率情報とを用いて軟出力復号を行う
第２の軟出力復号工程と、第１の置換工程と同一の置換
位置情報に基づいて、第２の軟出力復号工程にて生成さ
れた軟入力の（ｋ＋１）個のビット系列からなるデータ
を構成する各ビットの順序を置換して並べ替える第２の
置換工程とを備え、第１の軟出力復号工程では、情報ビ
ットに対する事前確率情報として、第２の置換工程にて
並べ替えられた軟入力のデータを入力する。
【０２４９】したがって、本発明にかかる復号プログラ
ムが記録された記録媒体は、第１の符号化工程にて、入
力されたｋビットのデータに対して符号化率がｋ／（ｋ
＋１）の符号化を行い、第１の置換工程にて、第１の符
号化工程にて符号化された（ｋ＋１）個のビット系列か
らなるデータに対して、全ての重みが第２の符号化工程
にて符号化されないことがないように、各ビットの順序
を置換して並べ替え、第２の符号化工程にて、第１の置
換工程にて並べ替えられた（ｋ＋１）ビットのデータに
関し、最小ユークリッド距離になるパス間の入力ビット
のハミング距離の合計値をできるだけ小さくするよう
に、入力された（ｋ＋１）ビットのデータに対して符号
化率が１の符号化を行い、マッピング工程にて、Ｉ／Ｑ
平面上での信号点間距離が小さい程、第２の符号化工程
における入力ビットのハミング距離を小さいものに対応
させて、第２の符号化工程にて符号化された（ｋ＋１）
ビットのデータを所定の変調方式の伝送シンボルにマッ
ピングする符号化方法により縦列連接符号化変調された
符号に対し、第１の軟出力復号工程にて、入力された軟
入力である受信語と、入力された軟入力である（ｋ＋
１）ビットの情報ビットに対する事前確率情報とを用い
て軟出力復号を行い、逆置換工程にて、入力された軟入
力の（ｋ＋１）ビットのデータを並べ替え、第２の軟出
力復号工程にて、逆置換工程にて並べ替えられた軟入力
である（ｋ＋１）ビットの符号ビットに対する事前確率
情報と、入力された軟入力である（ｋ＋１）ビットの情
報ビットに対する事前確率情報とを用いて軟出力復号を
行い、第２の置換工程にて、第１の置換工程と同一の置
換位置情報に基づいて、第２の軟出力復号工程にて生成
された軟入力の（ｋ＋１）個のビット系列からなるデー
タを構成する各ビットの順序を置換して並べ替える復号
プログラムを提供することができる。そのため、この復
号プログラムが提供された装置は、回路規模が小さく且
つ高い性能での縦列連接符号化変調方式により符号化さ
れた符号の復号を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すデータ送受信シ
ステムを適用する通信モデルの構成を説明するブロック
図である。
【図２】同データ送受信システムにおける符号化装置の
構成を説明するブロック図である。
【図３】８ＰＳＫ変調方式に基づく信号点配置を説明す
る図であって、（Ａ）は、最小ユークリッド距離の入力
距離総和が“１６”の場合を示し、（Ｂ）は、最小ユー
クリッド距離の入力距離総和が“１４”の場合を示し、
（Ｃ）は、最小ユークリッド距離の入力距離総和が“１
２”の場合を示す図である。
【図４】第１の条件及び第２の条件を満たす内符号の符
号化を行う畳み込み符号化器及び多値変調マッピング回
路を用いた場合の性能曲線を説明する図である。
【図５】第３の条件を満たすインターリーバを用いた場
合の性能曲線を説明する図である。
【図６】符号化装置が備える外符号の符号化を行う畳み
込み符号化器の構成を説明するブロック図である。
【図７】符号化装置が備えるインターリーバの構成を説
明するブロック図である。
【図８】符号化装置が備える内符号の符号化を行う畳み
込み符号化器の構成を説明するブロック図である。
【図９】同データ送受信システムにおける復号装置の構
成を説明するブロック図である。
【図１０】復号装置が備える内符号の軟出力復号を行う
軟出力復号回路の構成を説明するブロック図である。
【図１１】復号装置が備える外符号の軟出力復号を行う
軟出力復号回路の構成を説明するブロック図である。
【図１２】同データ送受信システムにおける性能曲線
と、従来のシステムにおける性能曲線とを説明する図で
ある。
【図１３】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、最小ユークリッド距離の入力距離総和
が“１４”の場合を示す図である。
【図１４】符号化装置が備えるインターリーバの他の構
成を説明するブロック図である。
【図１５】符号化装置が備えるインターリーバのさらに
他の構成を説明するブロック図である。
【図１６】図１５に示すインターリーバの動作を説明す
る図であって、置換前後における各ビットの配置を示す
図である。
【図１７】符号化装置が備える内符号の符号化を行う畳
み込み符号化器の他の構成を説明するブロック図であ
る。
【図１８】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、最小ユークリッド距離の入力距離総和
が“１０”の場合を示す図である。
【図１９】符号化装置が備える内符号の符号化を行う畳
み込み符号化器のさらに他の構成を説明するブロック図
である。
【図２０】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、最小ユークリッド距離の入力距離総和
が“１６”の場合を示す図である。
【図２１】コンピュータ装置の構成を説明するブロック
図である。
【図２２】通信モデルの構成を説明するブロック図であ
る。
【図２３】従来の符号化装置の構成を説明するブロック
図である。
【図２４】図２３に示す符号化装置が備える外符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図２５】図２３に示す符号化装置が備えるインターリ
ーバの構成を説明するブロック図である。
【図２６】図２３に示す符号化装置が備える内符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図２７】従来の復号装置の構成を説明するブロック図
である。
【図２８】従来の符号化装置の他の構成を説明するブロ
ック図である。
【図２９】図２８に示す符号化装置が備える外符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図３０】図２８に示す符号化装置が備える内符号の符
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
【図３１】従来の復号装置の他の構成を説明するブロッ
ク図である。
【図３２】図２３に示す符号化装置と図２７に示す復号
装置とにより構成される従来のシステムにおける性能曲
線と、図２８に示す符号化装置と図３１に示す復号装置
とにより構成される従来のシステムにおける性能曲線と
を説明する図である。
【図３３】８ＰＳＫ変調方式に基づく信号点配置を説明
する図であって、最小ユークリッド距離の入力距離総和
が“１６”の場合を示す図である。
【符号の説明】
１ 符号化装置、 ３ 復号装置、 １０，３０，３
０’，３０’’ 畳み込み符号化器、 ２０，２０1，
２０2，２０3，２０’，２０1’，２０2’，２０’’，
７０ インターリーバ、 ４０ 多値変調マッピング回
路、 ５０，８０軟出力復号回路、 ６０ デインター
リーバ、 ９０ ２値化回路、 １５０コンピュータ装
置、 １５１ ＣＰＵ、 １７０ 記録媒体
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｍ 13/29 Ｈ０４Ｌ 1/00 Ｂ Ｈ０４Ｌ 1/00 27/18 Ｂ 27/18 27/00 Ｂ (72)発明者 宮内 俊之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 山本 耕平 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 横川 峰志 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5B001 AA10 AB02 AC01 AD06 5J065 AB03 AC02 AD05 AD10 AE06 AF02 AF03 AG06 AH04 AH05 AH07 AH19 AH21 AH22 5K004 AA05 FA06 FD05 FE09 FF02 FH02 5K014 AA01 AA05 BA10 EA01 FA16 HA06

Claims (75)

    【特許請求の範囲】
  1. 【請求項１】 入力されたデータに対して縦列連接符号
    化変調を行う符号化装置であって、 入力されたｋビットのデータに対して符号化率がｋ／
    （ｋ＋１）の符号化を行う第１の符号化手段と、 上記第１の符号化手段により符号化された（ｋ＋１）個
    のビット系列からなるデータを構成する各ビットの順序
    を置換して並べ替える置換手段と、 上記置換手段に縦列に連接し、入力された（ｋ＋１）ビ
    ットのデータに対して符号化率が１の符号化を行う第２
    の符号化手段と、 上記第２の符号化手段により符号化された（ｋ＋１）ビ
    ットのデータを所定の変調方式の伝送シンボルにマッピ
    ングするマッピング手段とを備え、 上記置換手段は、上記第１の符号化手段から供給された
    上記（ｋ＋１）個のビット系列からなるデータに対し
    て、全ての重みが上記第２の符号化手段により符号化さ
    れないことがないように、上記各ビットの順序を置換し
    て並べ替え、 上記第２の符号化手段は、上記置換手段から供給された
    （ｋ＋１）ビットのデータに関し、最小ユークリッド距
    離になるパス間の入力ビットのハミング距離の合計値を
    できるだけ小さくし、 上記マッピング手段は、Ｉ／Ｑ平面上での信号点間距離
    が小さい程、上記第２の符号化手段における入力ビット
    のハミング距離を小さいものに対応させて、上記第２の
    符号化手段から供給された（ｋ＋１）ビットのデータを
    マッピングすることを特徴とする符号化装置。
  2. 【請求項２】 上記第１の符号化手段及び上記第２の符
    号化手段は、それぞれ、入力されたデータに対して畳み
    込み演算を行うことを特徴とする請求項１記載の符号化
    装置。
  3. 【請求項３】 上記第２の符号化手段は、上記置換手段
    から供給された（ｋ＋１）ビットのデータのうち、少な
    くとも１ビットのデータを畳み込み演算に関与させずに
    そのまま出力することを特徴とする請求項２記載の符号
    化装置。
  4. 【請求項４】 上記第２の符号化手段は、上記置換手段
    から供給された（ｋ＋１）ビットのデータのうち、少な
    くとも１ビットのデータを有限長インパルス応答型の符
    号として用い、上記少なくとも１ビットのデータ以外の
    データを無限長インパルス応答型の符号として再帰的組
    織畳み込み演算に用いることを特徴とする請求項３記載
    の符号化装置。
  5. 【請求項５】 上記置換手段は、上記第１の符号化手段
    から供給された上記（ｋ＋１）個のビット系列からなる
    データのそれぞれに対して、上記データのそれぞれを構
    成する各ビットの順序を個別的に置換して並べ替えるこ
    とを特徴とする請求項１記載の符号化装置。
  6. 【請求項６】 上記置換手段は、上記第１の符号化手段
    から供給された上記（ｋ＋１）個のビット系列からなる
    データのそれぞれに対して、互いに異なる置換位置情報
    に基づいて、上記データのそれぞれを構成する各ビット
    の順序を個別的に置換して並べ替えることを特徴とする
    請求項５記載の符号化装置。
  7. 【請求項７】 上記置換手段は、上記第１の符号化手段
    から供給された上記（ｋ＋１）個のビット系列からなる
    データのうち、少なくとも上記第２の符号化手段により
    符号化されないビット系列からなるデータを構成する各
    ビットの順序を並べ替えないことを特徴とする請求項１
    記載の符号化装置。
  8. 【請求項８】 上記置換手段は、上記第１の符号化手段
    から供給された上記（ｋ＋１）個のビット系列からなる
    データのうち、少なくとも上記第２の符号化手段により
    符号化されないビット系列からなるデータを構成する各
    ビットの順序と、このデータ以外のデータを構成する各
    ビットの順序とを、互いに異なる置換位置情報に基づい
    て個別的に置換して並べ替えることを特徴とする請求項
    １記載の符号化装置。
  9. 【請求項９】 上記置換手段は、上記第１の符号化手段
    から出力されるデータの個数であるｋ＋１を除数として
    置換前の位置番号を除算して得られる剰余と、ｋ＋１を
    除数として置換後の位置番号を除算して得られる剰余と
    が等しくなるように、上記第１の符号化手段から供給さ
    れた上記（ｋ＋１）個のビット系列からなるデータを構
    成する各ビットの順序を置換して並べ替えることを特徴
    とする請求項１記載の符号化装置。
  10. 【請求項１０】 上記置換手段は、任意のビットに対し
    て置換先のビットを割り当てた際に、過去所定数ビット
    の置換先の位置番号が前後上記所定数以内に存在する場
    合には、上記任意のビットに対して置換先のビットを再
    度割り当てなおすことを特徴とする請求項９記載の符号
    化装置。
  11. 【請求項１１】 上記置換手段は、ランダムインターリ
    ーバであることを特徴とする請求項１記載の符号化装
    置。
  12. 【請求項１２】 上記マッピング手段は、上記第２の符
    号化手段における入力ビットのハミング距離が１である
    パラレルパスに対応する信号点を最小ユークリッド距離
    の位置に配置することを特徴とする請求項１記載の符号
    化装置。
  13. 【請求項１３】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１４とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項１２記載の符
    号化装置。
  14. 【請求項１４】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１２とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項１２記載の符
    号化装置。
  15. 【請求項１５】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１０とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項１２記載の符
    号化装置。
  16. 【請求項１６】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１６とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項１２記載の符
    号化装置。
  17. 【請求項１７】 上記マッピング手段は、８相位相変調
    方式による変調を行うことを特徴とする請求項１記載の
    符号化装置。
  18. 【請求項１８】 入力されたデータに対して縦列連接符
    号化変調を行う符号化方法であって、 入力されたｋビットのデータに対して符号化率がｋ／
    （ｋ＋１）の符号化を行う第１の符号化工程と、 上記第１の符号化工程にて符号化された（ｋ＋１）個の
    ビット系列からなるデータを構成する各ビットの順序を
    置換して並べ替える置換工程と、 上記置換工程にて並べ替えられて入力された（ｋ＋１）
    ビットのデータに対して符号化率が１の符号化を行う第
    ２の符号化工程と、 上記第２の符号化工程にて符号化された（ｋ＋１）ビッ
    トのデータを所定の変調方式の伝送シンボルにマッピン
    グするマッピング工程とを備え、 上記置換工程では、上記第１の符号化工程にて符号化さ
    れた上記（ｋ＋１）個のビット系列からなるデータに対
    して、全ての重みが上記第２の符号化工程にて符号化さ
    れないことがないように、上記各ビットの順序を置換し
    て並べ替え、 上記第２の符号化工程では、上記置換工程にて並べ替え
    られた（ｋ＋１）ビットのデータに関し、最小ユークリ
    ッド距離になるパス間の入力ビットのハミング距離の合
    計値をできるだけ小さくし、 上記マッピング工程では、Ｉ／Ｑ平面上での信号点間距
    離が小さい程、上記第２の符号化工程における入力ビッ
    トのハミング距離を小さいものに対応させて、上記第２
    の符号化工程にて符号化された（ｋ＋１）ビットのデー
    タをマッピングすることを特徴とする符号化方法。
  19. 【請求項１９】 上記第１の符号化工程及び上記第２の
    符号化工程では、それぞれ、入力されたデータに対して
    畳み込み演算を行うことを特徴とする請求項１８記載の
    符号化方法。
  20. 【請求項２０】 上記第２の符号化工程では、上記置換
    工程にて並べ替えられた（ｋ＋１）ビットのデータのう
    ち、少なくとも１ビットのデータを畳み込み演算に関与
    させずにそのまま出力することを特徴とする請求項１９
    記載の符号化方法。
  21. 【請求項２１】 上記第２の符号化工程では、上記置換
    工程にて並べ替えられた（ｋ＋１）ビットのデータのう
    ち、少なくとも１ビットのデータを有限長インパルス応
    答型の符号として用い、上記少なくとも１ビットのデー
    タ以外のデータを無限長インパルス応答型の符号として
    再帰的組織畳み込み演算に用いることを特徴とする請求
    項２０記載の符号化方法。
  22. 【請求項２２】 上記置換工程では、上記第１の符号化
    工程にて符号化された上記（ｋ＋１）個のビット系列か
    らなるデータのそれぞれに対して、上記データのそれぞ
    れを構成する各ビットの順序を個別的に置換して並べ替
    えることを特徴とする請求項１８記載の符号化方法。
  23. 【請求項２３】 上記置換工程では、上記第１の符号化
    工程にて符号化された上記（ｋ＋１）個のビット系列か
    らなるデータのそれぞれに対して、互いに異なる置換位
    置情報に基づいて、上記データのそれぞれを構成する各
    ビットの順序を個別的に置換して並べ替えることを特徴
    とする請求項２２記載の符号化方法。
  24. 【請求項２４】 上記置換工程では、上記第１の符号化
    工程にて符号化された上記（ｋ＋１）個のビット系列か
    らなるデータのうち、少なくとも上記第２の符号化工程
    にて符号化されないビット系列からなるデータを構成す
    る各ビットの順序を並べ替えないことを特徴とする請求
    項１８記載の符号化方法。
  25. 【請求項２５】 上記置換工程では、上記第１の符号化
    工程にて符号化された上記（ｋ＋１）個のビット系列か
    らなるデータのうち、少なくとも上記第２の符号化工程
    にて符号化されないビット系列からなるデータを構成す
    る各ビットの順序と、このデータ以外のデータを構成す
    る各ビットの順序とを、互いに異なる置換位置情報に基
    づいて個別的に置換して並べ替えることを特徴とする請
    求項１８記載の符号化方法。
  26. 【請求項２６】 上記置換工程では、上記第１の符号化
    工程にて符号化されたデータの個数であるｋ＋１を除数
    として置換前の位置番号を除算して得られる剰余と、ｋ
    ＋１を除数として置換後の位置番号を除算して得られる
    剰余とが等しくなるように、上記第１の符号化工程にて
    符号化された上記（ｋ＋１）個のビット系列からなるデ
    ータを構成する各ビットの順序を置換して並べ替えるこ
    とを特徴とする請求項１８記載の符号化方法。
  27. 【請求項２７】 上記置換工程では、任意のビットに対
    して置換先のビットを割り当てた際に、過去所定数ビッ
    トの置換先の位置番号が前後上記所定数以内に存在する
    場合には、上記任意のビットに対して置換先のビットを
    再度割り当てなおすことを特徴とする請求項２６記載の
    符号化方法。
  28. 【請求項２８】 上記置換工程では、ランダムインター
    リーブを行うことを特徴とする請求項１８記載の符号化
    方法。
  29. 【請求項２９】 上記マッピング工程では、上記第２の
    符号化工程における入力ビットのハミング距離が１であ
    るパラレルパスに対応する信号点を最小ユークリッド距
    離の位置に配置することを特徴とする請求項１８記載の
    符号化方法。
  30. 【請求項３０】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１４とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項２９記載
    の符号化方法。
  31. 【請求項３１】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１２とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項２９記載
    の符号化方法。
  32. 【請求項３２】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１０とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項２９記載
    の符号化方法。
  33. 【請求項３３】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１６とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項２９記載
    の符号化方法。
  34. 【請求項３４】 上記マッピング工程では、８相位相変
    調方式による変調を行うことを特徴とする請求項１８記
    載の符号化方法。
  35. 【請求項３５】 入力されたデータに対して縦列連接符
    号化変調を行うコンピュータ制御可能な符号化プログラ
    ムが記録された記録媒体であって、 上記符号化プログラムは、 入力されたｋビットのデータに対して符号化率がｋ／
    （ｋ＋１）の符号化を行う第１の符号化工程と、 上記第１の符号化工程にて符号化された（ｋ＋１）個の
    ビット系列からなるデータを構成する各ビットの順序を
    置換して並べ替える置換工程と、 上記置換工程にて並べ替えられて入力された（ｋ＋１）
    ビットのデータに対して符号化率が１の符号化を行う第
    ２の符号化工程と、 上記第２の符号化工程にて符号化された（ｋ＋１）ビッ
    トのデータを所定の変調方式の伝送シンボルにマッピン
    グするマッピング工程とを備え、 上記置換工程では、上記第１の符号化工程にて符号化さ
    れた上記（ｋ＋１）個のビット系列からなるデータに対
    して、全ての重みが上記第２の符号化工程にて符号化さ
    れないことがないように、上記各ビットの順序を置換し
    て並べ替え、 上記第２の符号化工程では、上記置換工程にて並べ替え
    られた（ｋ＋１）ビットのデータに関し、最小ユークリ
    ッド距離になるパス間の入力ビットのハミング距離の合
    計値をできるだけ小さくし、 上記マッピング工程では、Ｉ／Ｑ平面上での信号点間距
    離が小さい程、上記第２の符号化工程における入力ビッ
    トのハミング距離を小さいものに対応させて、上記第２
    の符号化工程にて符号化された（ｋ＋１）ビットのデー
    タをマッピングすることを特徴とする符号化プログラム
    が記録された記録媒体。
  36. 【請求項３６】 入力されたｋビットのデータに対して
    符号化率がｋ／（ｋ＋１）の符号化を行う第１の符号化
    手段と、上記第１の符号化手段により符号化された（ｋ
    ＋１）個のビット系列からなるデータを構成する各ビッ
    トの順序を置換して並べ替える第１の置換手段と、上記
    第１の置換手段に縦列に連接し、入力された（ｋ＋１）
    ビットのデータに対して符号化率が１の符号化を行う第
    ２の符号化手段と、上記第２の符号化手段により符号化
    された（ｋ＋１）ビットのデータを所定の変調方式の伝
    送シンボルにマッピングするマッピング手段とを備え、
    上記第１の置換手段は、上記第１の符号化手段から供給
    された上記（ｋ＋１）個のビット系列からなるデータに
    対して、全ての重みが上記第２の符号化手段により符号
    化されないことがないように、上記各ビットの順序を置
    換して並べ替え、上記第２の符号化手段は、上記第１の
    置換手段から供給された（ｋ＋１）ビットのデータに関
    し、最小ユークリッド距離になるパス間の入力ビットの
    ハミング距離の合計値をできるだけ小さくし、上記マッ
    ピング手段は、Ｉ／Ｑ平面上での信号点間距離が小さい
    程、上記第２の符号化手段における入力ビットのハミン
    グ距離を小さいものに対応させて、上記第２の符号化手
    段から供給された（ｋ＋１）ビットのデータをマッピン
    グする符号化機器により縦列連接符号化変調された符号
    の復号を行う復号装置であって、 上記第２の符号化手段に対応して備えられ、入力された
    軟入力である受信語と、入力された軟入力である（ｋ＋
    １）ビットの情報ビットに対する事前確率情報とを用い
    て軟出力復号を行う第１の軟出力復号手段と、 上記第１の軟出力復号手段に縦列に連接し、上記第１の
    置換手段により並べ替えられた（ｋ＋１）ビットのデー
    タのビット配列を、上記第１の符号化手段により符号化
    された（ｋ＋１）ビットのデータのビット配列に戻すよ
    うに、入力された軟入力の（ｋ＋１）ビットのデータを
    並べ替える逆置換手段と、 上記第１の符号化手段に対応して備えられ且つ上記逆置
    換手段に縦列に連接し、上記逆置換手段から出力された
    軟入力である（ｋ＋１）ビットの符号ビットに対する事
    前確率情報と、入力された軟入力である（ｋ＋１）ビッ
    トの情報ビットに対する事前確率情報とを用いて軟出力
    復号を行う第２の軟出力復号手段と、 上記第１の置換手段と同一の置換位置情報に基づいて、
    上記第２の軟出力復号手段から出力された軟入力の（ｋ
    ＋１）個のビット系列からなるデータを構成する各ビッ
    トの順序を置換して並べ替える第２の置換手段とを備
    え、 上記第１の軟出力復号手段は、上記情報ビットに対する
    事前確率情報として、上記第２の置換手段から出力され
    た軟入力のデータを入力することを特徴とする復号装
    置。
  37. 【請求項３７】 上記第２の軟出力復号手段により生成
    された軟出力の外部情報を２値化し、硬出力のｋビット
    の復号データとして出力する２値化手段を備えることを
    特徴とする請求項３６記載の復号装置。
  38. 【請求項３８】 上記第１の軟出力復号手段及び上記第
    ２の軟出力復号手段は、それぞれ、ＢＣＪＲアルゴリズ
    ムに基づく最大事後確率復号を行うことを特徴とする請
    求項３６記載の復号装置。
  39. 【請求項３９】 上記第１の符号化手段及び上記第２の
    符号化手段は、それぞれ、入力されたデータに対して畳
    み込み演算を行うことを特徴とする請求項３６記載の復
    号装置。
  40. 【請求項４０】 上記第２の符号化手段は、上記第１の
    置換手段から供給された（ｋ＋１）ビットのデータのう
    ち、少なくとも１ビットのデータを畳み込み演算に関与
    させずにそのまま出力することを特徴とする請求項３９
    記載の復号装置。
  41. 【請求項４１】 上記第２の符号化手段は、上記第１の
    置換手段から供給された（ｋ＋１）ビットのデータのう
    ち、少なくとも１ビットのデータを有限長インパルス応
    答型の符号として用い、上記少なくとも１ビットのデー
    タ以外のデータを無限長インパルス応答型の符号として
    再帰的組織畳み込み演算に用いることを特徴とする請求
    項４０記載の復号装置。
  42. 【請求項４２】 上記第１の置換手段は、上記第１の符
    号化手段から供給された上記（ｋ＋１）個のビット系列
    からなるデータのそれぞれに対して、上記データのそれ
    ぞれを構成する各ビットの順序を個別的に置換して並べ
    替えることを特徴とする請求項３６記載の復号装置。
  43. 【請求項４３】 上記第１の置換手段は、上記第１の符
    号化手段から供給された上記（ｋ＋１）個のビット系列
    からなるデータのそれぞれに対して、互いに異なる置換
    位置情報に基づいて、上記データのそれぞれを構成する
    各ビットの順序を個別的に置換して並べ替えることを特
    徴とする請求項４２記載の復号装置。
  44. 【請求項４４】 上記第１の置換手段は、上記第１の符
    号化手段から供給された上記（ｋ＋１）個のビット系列
    からなるデータのうち、少なくとも上記第２の符号化手
    段により符号化されないビット系列からなるデータを構
    成する各ビットの順序を並べ替えないことを特徴とする
    請求項３６記載の復号装置。
  45. 【請求項４５】 上記第１の置換手段は、上記第１の符
    号化手段から供給された上記（ｋ＋１）個のビット系列
    からなるデータのうち、少なくとも上記第２の符号化手
    段により符号化されないビット系列からなるデータを構
    成する各ビットの順序と、このデータ以外のデータを構
    成する各ビットの順序とを、互いに異なる置換位置情報
    に基づいて個別的に置換して並べ替えることを特徴とす
    る請求項３６記載の復号装置。
  46. 【請求項４６】 上記第１の置換手段は、上記第１の符
    号化手段から出力されるデータの個数であるｋ＋１を除
    数として置換前の位置番号を除算して得られる剰余と、
    ｋ＋１を除数として置換後の位置番号を除算して得られ
    る剰余とが等しくなるように、上記第１の符号化手段か
    ら供給された上記（ｋ＋１）個のビット系列からなるデ
    ータを構成する各ビットの順序を置換して並べ替えるこ
    とを特徴とする請求項３６記載の復号装置。
  47. 【請求項４７】 上記第１の置換手段は、任意のビット
    に対して置換先のビットを割り当てた際に、過去所定数
    ビットの置換先の位置番号が前後上記所定数以内に存在
    する場合には、上記任意のビットに対して置換先のビッ
    トを再度割り当てなおすことを特徴とする請求項４６記
    載の復号装置。
  48. 【請求項４８】 上記第１の置換手段及び上記第２の置
    換手段は、それぞれ、ランダムインターリーバであるこ
    とを特徴とする請求項３６記載の復号装置。
  49. 【請求項４９】 上記マッピング手段は、上記第２の符
    号化手段における入力ビットのハミング距離が１である
    パラレルパスに対応する信号点を最小ユークリッド距離
    の位置に配置することを特徴とする請求項３６記載の復
    号装置。
  50. 【請求項５０】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１４とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項４９記載の復
    号装置。
  51. 【請求項５１】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１２とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項４９記載の復
    号装置。
  52. 【請求項５２】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１０とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項４９記載の復
    号装置。
  53. 【請求項５３】 上記マッピング手段は、最小ユークリ
    ッド距離の入力距離総和を１６とするように、上記第２
    の符号化手段から供給された（ｋ＋１）ビットのデータ
    をマッピングすることを特徴とする請求項４９記載の復
    号装置。
  54. 【請求項５４】 上記マッピング手段は、８相位相変調
    方式による変調を行うことを特徴とする請求項３６記載
    の復号装置。
  55. 【請求項５５】 入力されたｋビットのデータに対して
    符号化率がｋ／（ｋ＋１）の符号化を行う第１の符号化
    工程と、上記第１の符号化工程にて符号化された（ｋ＋
    １）個のビット系列からなるデータを構成する各ビット
    の順序を置換して並べ替える第１の置換工程と、上記第
    １の置換工程にて並べ替えられて入力された（ｋ＋１）
    ビットのデータに対して符号化率が１の符号化を行う第
    ２の符号化工程と、上記第２の符号化工程にて符号化さ
    れた（ｋ＋１）ビットのデータを所定の変調方式の伝送
    シンボルにマッピングするマッピング工程とを備え、上
    記置換工程では、上記第１の符号化工程にて符号化され
    た上記（ｋ＋１）個のビット系列からなるデータに対し
    て、全ての重みが上記第２の符号化工程にて符号化され
    ないことがないように、上記各ビットの順序を置換して
    並べ替え、上記第２の符号化工程では、上記置換工程に
    て並べ替えられた（ｋ＋１）ビットのデータに関し、最
    小ユークリッド距離になるパス間の入力ビットのハミン
    グ距離の合計値をできるだけ小さくし、上記マッピング
    工程では、Ｉ／Ｑ平面上での信号点間距離が小さい程、
    上記第２の符号化工程における入力ビットのハミング距
    離を小さいものに対応させて、上記第２の符号化工程に
    て符号化された（ｋ＋１）ビットのデータをマッピング
    する符号化方法により縦列連接符号化変調された符号の
    復号を行う復号方法であって、 上記第２の符号化工程に対応して備えられ、入力された
    軟入力である受信語と、入力された軟入力である（ｋ＋
    １）ビットの情報ビットに対する事前確率情報とを用い
    て軟出力復号を行う第１の軟出力復号工程と、 上記第１の置換工程にて並べ替えられた（ｋ＋１）ビッ
    トのデータのビット配列を、上記第１の符号化工程にて
    符号化された（ｋ＋１）ビットのデータのビット配列に
    戻すように、入力された軟入力の（ｋ＋１）ビットのデ
    ータを並べ替える逆置換工程と、 上記第１の符号化工程に対応して備えられ、上記逆置換
    工程にて並べ替えられた軟入力である（ｋ＋１）ビット
    の符号ビットに対する事前確率情報と、入力された軟入
    力である（ｋ＋１）ビットの情報ビットに対する事前確
    率情報とを用いて軟出力復号を行う第２の軟出力復号工
    程と、 上記第１の置換工程と同一の置換位置情報に基づいて、
    上記第２の軟出力復号工程にて生成された軟入力の（ｋ
    ＋１）個のビット系列からなるデータを構成する各ビッ
    トの順序を置換して並べ替える第２の置換工程とを備
    え、 上記第１の軟出力復号工程では、上記情報ビットに対す
    る事前確率情報として、上記第２の置換工程にて並べ替
    えられた軟入力のデータを入力することを特徴とする復
    号方法。
  56. 【請求項５６】 上記第２の軟出力復号工程にて生成さ
    れた軟出力の外部情報を２値化し、硬出力のｋビットの
    復号データとして出力する２値化工程を備えることを特
    徴とする請求項５５記載の復号方法。
  57. 【請求項５７】 上記第１の軟出力復号工程及び上記第
    ２の軟出力復号工程では、それぞれ、ＢＣＪＲアルゴリ
    ズムに基づく最大事後確率復号を行うことを特徴とする
    請求項５５記載の復号方法。
  58. 【請求項５８】 上記第１の符号化工程及び上記第２の
    符号化工程では、それぞれ、入力されたデータに対して
    畳み込み演算を行うことを特徴とする請求項５５記載の
    復号方法。
  59. 【請求項５９】 上記第２の符号化工程では、上記第１
    の置換工程にて並べ替えられた（ｋ＋１）ビットのデー
    タのうち、少なくとも１ビットのデータを畳み込み演算
    に関与させずにそのまま出力することを特徴とする請求
    項５８記載の復号方法。
  60. 【請求項６０】 上記第２の符号化工程では、上記第１
    の置換工程にて並べ替えられた（ｋ＋１）ビットのデー
    タのうち、少なくとも１ビットのデータを有限長インパ
    ルス応答型の符号として用い、上記少なくとも１ビット
    のデータ以外のデータを無限長インパルス応答型の符号
    として再帰的組織畳み込み演算に用いることを特徴とす
    る請求項５９記載の復号方法。
  61. 【請求項６１】 上記第１の置換工程では、上記第１の
    符号化工程にて符号化された上記（ｋ＋１）個のビット
    系列からなるデータのそれぞれに対して、上記データの
    それぞれを構成する各ビットの順序を個別的に置換して
    並べ替えることを特徴とする請求項５５記載の復号方
    法。
  62. 【請求項６２】 上記第１の置換工程では、上記第１の
    符号化工程にて符号化された上記（ｋ＋１）個のビット
    系列からなるデータのそれぞれに対して、互いに異なる
    置換位置情報に基づいて、上記データのそれぞれを構成
    する各ビットの順序を個別的に置換して並べ替えること
    を特徴とする請求項６１記載の復号方法。
  63. 【請求項６３】 上記第１の置換工程では、上記第１の
    符号化工程にて符号化された上記（ｋ＋１）個のビット
    系列からなるデータのうち、少なくとも上記第２の符号
    化手段により符号化されないビット系列からなるデータ
    を構成する各ビットの順序を並べ替えないことを特徴と
    する請求項５５記載の復号方法。
  64. 【請求項６４】 上記第１の置換工程では、上記第１の
    符号化工程にて符号化された上記（ｋ＋１）個のビット
    系列からなるデータのうち、少なくとも上記第２の符号
    化工程にて符号化されないビット系列からなるデータを
    構成する各ビットの順序と、このデータ以外のデータを
    構成する各ビットの順序とを、互いに異なる置換位置情
    報に基づいて個別的に置換して並べ替えることを特徴と
    する請求項５５記載の復号方法。
  65. 【請求項６５】 上記第１の置換工程では、上記第１の
    符号化工程にて符号化されたデータの個数であるｋ＋１
    を除数として置換前の位置番号を除算して得られる剰余
    と、ｋ＋１を除数として置換後の位置番号を除算して得
    られる剰余とが等しくなるように、上記第１の符号化工
    程にて符号化された上記（ｋ＋１）個のビット系列から
    なるデータを構成する各ビットの順序を置換して並べ替
    えることを特徴とする請求項５５記載の復号方法。
  66. 【請求項６６】 上記第１の置換工程では、任意のビッ
    トに対して置換先のビットを割り当てた際に、過去所定
    数ビットの置換先の位置番号が前後上記所定数以内に存
    在する場合には、上記任意のビットに対して置換先のビ
    ットを再度割り当てなおすことを特徴とする請求項６５
    記載の復号方法。
  67. 【請求項６７】 上記第１の置換工程及び上記第２の置
    換工程では、それぞれ、ランダムインターリーブを行う
    ことを特徴とする請求項５５記載の復号方法。
  68. 【請求項６８】 上記マッピング工程では、上記第２の
    符号化工程における入力ビットのハミング距離が１であ
    るパラレルパスに対応する信号点を最小ユークリッド距
    離の位置に配置することを特徴とする請求項５５記載の
    復号方法。
  69. 【請求項６９】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１４とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項６８記載
    の復号方法。
  70. 【請求項７０】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１２とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項６８記載
    の復号方法。
  71. 【請求項７１】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１０とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項６８記載
    の復号方法。
  72. 【請求項７２】 上記マッピング工程では、最小ユーク
    リッド距離の入力距離総和を１６とするように、上記第
    ２の符号化工程にて符号化された（ｋ＋１）ビットのデ
    ータをマッピングすることを特徴とする請求項６８記載
    の復号方法。
  73. 【請求項７３】 上記マッピング工程では、８相位相変
    調方式による変調を行うことを特徴とする請求項５５記
    載の復号方法。
  74. 【請求項７４】 入力されたｋビットのデータに対して
    符号化率がｋ／（ｋ＋１）の符号化を行う第１の符号化
    工程と、上記第１の符号化工程にて符号化された（ｋ＋
    １）個のビット系列からなるデータを構成する各ビット
    の順序を置換して並べ替える第１の置換工程と、上記第
    １の置換工程にて並べ替えられて入力された（ｋ＋１）
    ビットのデータに対して符号化率が１の符号化を行う第
    ２の符号化工程と、上記第２の符号化工程にて符号化さ
    れた（ｋ＋１）ビットのデータを所定の変調方式の伝送
    シンボルにマッピングするマッピング工程とを備え、上
    記置換工程では、上記第１の符号化工程にて符号化され
    た上記（ｋ＋１）個のビット系列からなるデータに対し
    て、全ての重みが上記第２の符号化工程にて符号化され
    ないことがないように、上記各ビットの順序を置換して
    並べ替え、上記第２の符号化工程では、上記置換工程に
    て並べ替えられた（ｋ＋１）ビットのデータに関し、最
    小ユークリッド距離になるパス間の入力ビットのハミン
    グ距離の合計値をできるだけ小さくし、上記マッピング
    工程では、Ｉ／Ｑ平面上での信号点間距離が小さい程、
    上記第２の符号化工程における入力ビットのハミング距
    離を小さいものに対応させて、上記第２の符号化工程に
    て符号化された（ｋ＋１）ビットのデータをマッピング
    する符号化方法により縦列連接符号化変調された符号の
    復号を行うコンピュータ制御可能な復号プログラムが記
    録された記録媒体であって、 上記復号プログラムは、 上記第２の符号化工程に対応して備えられ、入力された
    軟入力である受信語と、入力された軟入力である（ｋ＋
    １）ビットの情報ビットに対する事前確率情報とを用い
    て軟出力復号を行う第１の軟出力復号工程と、 上記第１の置換工程にて並べ替えられた（ｋ＋１）ビッ
    トのデータのビット配列を、上記第１の符号化工程にて
    符号化された（ｋ＋１）ビットのデータのビット配列に
    戻すように、入力された軟入力の（ｋ＋１）ビットのデ
    ータを並べ替える逆置換工程と、 上記第１の符号化工程に対応して備えられ、上記逆置換
    工程にて並べ替えられた軟入力である（ｋ＋１）ビット
    の符号ビットに対する事前確率情報と、入力された軟入
    力である（ｋ＋１）ビットの情報ビットに対する事前確
    率情報とを用いて軟出力復号を行う第２の軟出力復号工
    程と、 上記第１の置換工程と同一の置換位置情報に基づいて、
    上記第２の軟出力復号工程にて生成された軟入力の（ｋ
    ＋１）個のビット系列からなるデータを構成する各ビッ
    トの順序を置換して並べ替える第２の置換工程とを備
    え、 上記第１の軟出力復号工程では、上記情報ビットに対す
    る事前確率情報として、上記第２の置換工程にて並べ替
    えられた軟入力のデータを入力することを特徴とする復
    号プログラムが記録された記録媒体。
  75. 【請求項７５】 上記復号プログラムは、上記第２の軟
    出力復号工程にて生成された軟出力の外部情報を２値化
    し、硬出力のｋビットの復号データとして出力する２値
    化工程を備えることを特徴とする請求項７４記載の復号
    プログラムが記録された記録媒体。
JP2000097945A 2000-03-30 2000-03-30 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 Ceased JP2001285375A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000097945A JP2001285375A (ja) 2000-03-30 2000-03-30 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
EP01302998A EP1148651A3 (en) 2000-03-30 2001-03-29 Coding apparatus and coding method
US09/821,008 US6901548B2 (en) 2000-03-30 2001-03-29 Coding apparatus, coding method and recording medium having coded program recorded therein, and decoding apparatus, decoding method and recording medium having decoded program recorded therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000097945A JP2001285375A (ja) 2000-03-30 2000-03-30 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体

Publications (1)

Publication Number Publication Date
JP2001285375A true JP2001285375A (ja) 2001-10-12

Family

ID=18612502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000097945A Ceased JP2001285375A (ja) 2000-03-30 2000-03-30 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体

Country Status (3)

Country Link
US (1) US6901548B2 (ja)
EP (1) EP1148651A3 (ja)
JP (1) JP2001285375A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038930A1 (ja) * 2002-10-23 2004-05-06 Sony Corporation 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム
JP2014183547A (ja) * 2013-03-21 2014-09-29 Advanced Telecommunication Research Institute International 無線通信システム、無線通信装置および無線通信方法
JP2014183532A (ja) * 2013-03-21 2014-09-29 Advanced Telecommunication Research Institute International 無線通信システム、無線通信装置および無線通信方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520993B2 (en) 2001-01-26 2016-12-13 International Business Machines Corporation Renewable traitor tracing
US7505593B2 (en) * 2002-12-09 2009-03-17 International Business Machines Corporation Method for tracing traitors and preventing piracy of digital content in a broadcast encryption system
US7248651B2 (en) * 2002-08-21 2007-07-24 Texas Instruments Incorporated Low complexity high performance decoder and method of decoding for communications systems using multidimensional signaling
WO2004068491A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited データ記録再生システム及び方法
GB2422074B (en) * 2005-01-10 2007-06-06 Toshiba Res Europ Ltd Signal decoding methods and apparatus
US7490284B2 (en) * 2005-02-03 2009-02-10 Broadcom Corporation Meta-Viterbi algorithm for use in communication systems
US7894724B2 (en) * 2005-03-31 2011-02-22 Ciena Corporation Method and apparatus for improving dual-polarization optical communication performance
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US8108928B2 (en) * 2008-06-20 2012-01-31 International Business Machines Corporation Adaptive traitor tracing
US8122501B2 (en) * 2008-06-20 2012-02-21 International Business Machines Corporation Traitor detection for multilevel assignment
CN101299746B (zh) * 2008-06-30 2011-06-08 北京中星微电子有限公司 星座映射解映射及线性变换星座图映射解映射方法和装置
US8422684B2 (en) * 2008-08-15 2013-04-16 International Business Machines Corporation Security classes in a media key block
US8571209B2 (en) 2009-01-19 2013-10-29 International Business Machines Recording keys in a broadcast-encryption-based system
US8516333B1 (en) * 2009-11-19 2013-08-20 Viasat, Inc. Pre-interleaving for forward error correction codes
US9118350B2 (en) 2010-09-10 2015-08-25 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
US9116826B2 (en) 2010-09-10 2015-08-25 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
US8532209B2 (en) 2010-11-24 2013-09-10 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
US9112534B2 (en) 2010-09-10 2015-08-18 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
US9240808B2 (en) 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
US9362955B2 (en) 2010-09-10 2016-06-07 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
US8537919B2 (en) 2010-09-10 2013-09-17 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
WO2012097885A1 (en) * 2011-01-18 2012-07-26 Siemens Aktiengesellschaft Coding scheme and method for a colour-shift-keying constellation in a visible-light communication system
DE102011078645A1 (de) * 2011-07-05 2013-01-10 Robert Bosch Gmbh Verfahren zum sicheren Prüfen eines Codes
US9564927B2 (en) 2015-05-27 2017-02-07 John P Fonseka Constrained interleaving for 5G wireless and optical transport networks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882733A (en) * 1987-03-13 1989-11-21 Ford Aerospace Corporation Method and apparatus for combining encoding and modulation
US5844922A (en) * 1993-02-22 1998-12-01 Qualcomm Incorporated High rate trellis coding and decoding method and apparatus
JPH08163085A (ja) * 1994-12-02 1996-06-21 Toshiba Corp 情報通信装置
US6351832B1 (en) * 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6473878B1 (en) * 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
JP4045521B2 (ja) 1999-08-02 2008-02-13 ソニー株式会社 符号化装置および方法
JP2001274698A (ja) 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038930A1 (ja) * 2002-10-23 2004-05-06 Sony Corporation 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム
US7246296B2 (en) 2002-10-23 2007-07-17 Sony Corporation Encoding device for performing serial concatenated coding
JP2014183547A (ja) * 2013-03-21 2014-09-29 Advanced Telecommunication Research Institute International 無線通信システム、無線通信装置および無線通信方法
JP2014183532A (ja) * 2013-03-21 2014-09-29 Advanced Telecommunication Research Institute International 無線通信システム、無線通信装置および無線通信方法

Also Published As

Publication number Publication date
EP1148651A2 (en) 2001-10-24
US6901548B2 (en) 2005-05-31
EP1148651A3 (en) 2004-09-01
US20010047502A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
JP2001285375A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2001274698A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP3823315B2 (ja) 符号化装置及び符号化方法、並びに復号装置及び復号方法
US7246296B2 (en) Encoding device for performing serial concatenated coding
US7778341B2 (en) System and method performing quadrature amplitude modulation by combining co-sets and strongly coded co-set identifiers
US6351832B1 (en) Turbo code symbol interleaver
US6473878B1 (en) Serial-concatenated turbo codes
US6266795B1 (en) Turbo code termination
JP4403334B2 (ja) 復号装置、復号方法及び復号プログラムが記録された記録媒体
JP4505953B2 (ja) 符号化装置及び符号化方法、並びに、復号装置及び復号方法
JP2001285084A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2005073189A (ja) 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム
JP2001292185A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2003324356A (ja) 符号化装置及び符号化方法、並びに復号装置及び復号方法
JP2005073187A (ja) 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム
JP3820583B2 (ja) 軟出力復号装置及び軟出力復号方法、並びに復号装置及び復号方法
JP2005073188A (ja) 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム
JP2001285083A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2001285082A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2002190744A (ja) 復号装置及び復号方法
JP2001352253A (ja) 符号化装置及び符号化方法、並びに、復号装置及び復号方法
JP2001285081A (ja) 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
JP2002198828A (ja) 復号装置及び復号方法
Xu Turbo Coded Modulation for 16-PAM Signaling
JP2004215053A (ja) 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20100126