JP2005073189A - 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム - Google Patents

Abstract

【課題】 理論限界により近い高性能な符号化並びに復号化を行なう。
【解決手段】 符号化装置は、符号化率がｋ／ｐの符号化を行なう外符号と、符号化されたｐ個のビット系列からなるデータの順序を置換して並べ替えるインターリーバと、符号化率がｐ／ｎの符号化を行なう内符号を備える。内符号は、外符号とのＥＸＩＴチャートを描画したときに、同符号化率且つ２相位相変調方式の符号化方式におけるシャノン限界から０．４ｄＢを加算した値以下のＥ_b／Ｎ_Oにおいて、外符号の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つ。
【選択図】 図５

Description

本発明は、入力データに対して符号化変調を行なう符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムに係り、特に、入力データに対して縦列連接符号化及び縦連接符号化変調を行なう符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムに関する。

さらに詳しくは、本発明は、縦列連接符号化及び縦連接符号化変調を用いて、理論限界により近い高性能な符号化並びに復号化を行なう符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムに関する。

近年、例えば、移動体通信や宇宙通信といった通信分野や、地上波又は衛星ディジタル放送といった放送分野、及び記録媒体に対する記録及び／又は再生を行なう磁気、光又は光磁気記録分野の研究が著しく進められている。この種の情報伝達や情報蓄積などを行なう際、情報源からの出力はブラックボックスを通過して情報使用者の手許に届く。

情報通信や放送であれば、ブラックボックスは伝送路に相当する。ここで、伝送の途中でノイズが加わり、情報源からの入力情報の一部が損なわれる事態が考えられる。また、情報蓄積の場合、ブラックボックスは記録媒体に相当するが、記録媒体内に存在する欠陥が、ノイズと同様に入力情報を損なうことがある。

このため、誤り訂正符号化及び復号の効率化を目的として符号理論の研究も盛んに行なわれている。すなわち、情報通信や情報蓄積の技術分野では一般に、情報源出力をブラックボックスに渡す前に、符号化器を用いて冗長度を付加することにより、ノイズに抗して誤りなく情報伝達できるようにする。また、ブラックボックスから受け取ったデータを、復号器ではこの冗長度を利用して誤りの検出や訂正を行って、情報源出力にできるだけ近い推定値を情報使用者に提供するようにしている。略言すれば、符号化及び復号化の役割は、伝送又は蓄積データに冗長ビットを付加することにより、誤りを検出し訂正する機能をデータ自体に持たせることにある。

符号性能の理論的限界として、いわゆるシャノンの通信路符号化定理により与えられる「シャノン限界」が知られている。ここで、シャノンの通信路符号化定理とは、「通信路容量Ｃ（ビット／シンボル）の通信路を用いて伝送速度Ｒ（ビット／シンボル）で情報を伝送する場合に、Ｒ≦Ｃであるならば、誤り確率を限りなく０に近づけることができる符号化方法が存在する」という定理であり、シャノン限界とは、誤りなしに送信可能な伝送速度の理論上の限界である。

このシャノン限界に近い性能を示す符号化方法として、縦列連接畳み込み符号（Ｓｅｒｉａｌｌｙ Ｃｏｎｃａｔ ｅｎａｔｅｄ Ｃｏｎｖｏｌｕｔｉｏｎａｌ Ｃｏｄｅｓ（以下、「ＳＣＣＣ」と記す））による符号化方法（例えば、非特許文献１を参照のこと）が知られている。

縦列連接畳み込み符号による符号化は、２つの畳み込み符号化器とインターリーバとを縦列に連接して構成される装置により行なわれる。そして、この縦列連接畳み込み符号の復号は、軟出力（ｓｏｆｔ−ｏｕｔｐｕｔ）を出力する２つの復号回路を縦列に連接して構成される装置により行なわれ、２つの復号回路の間で情報をやり取りし、最終的な復号結果が得られる。

また、この縦列連接畳み込み符号による符号化の応用として、縦列連接符号化変調（Ｓｅｒｉａｌ Ｃｏｎｃａｔｅｎａｔｅｄ Ｔｒｅｌｌｉｓ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ：以下、ＳＣＴＣＭと記す）方式も知られている（例えば、非特許文献２を参照のこと）。このＳＣＴＣＭ方式は、縦列連接畳み込み符号による符号化と多値変調とを組み合わせたものであり、変調信号の信号点の配置と誤り訂正符号の復号特性とを統括して考慮するものである。

ここて、ＳＣＣＣ及びＳＣＴＣＭ方式による符号化を行なう符号化装置、並びにＳＣＣＣ及びＳＣＴＣＭ方式による符号の復号を行なう復号装置について説明する。

まず、ＳＣＣＣ方式による符号化装置について説明する。以下の説明では、図２２に示すように、ディジタル情報を図示しない送信装置が備える符号化装置５０１により縦列連接畳み込み符号化し、その出力を雑音のある無記憶通信路５０２を介して図示しない受信装置に入力して、この受信装置が備える復号装置５０３により復号し、観測する場合を考える。

ＳＣＣＣ方式による符号化を行なう符号化装置５０１としては、例えば図２３に示すように、第１の符号（以下、「外符号」と記す）の符号化を行なう畳み込み符号化器５１０と、入力したデータの順序を並べ替えるインターリーバ５２０と、第２の符号（以下、「内符号」と記す）の符号化を行なう畳み込み符号化器５３０を備えるものがある。図示の符号化装置５０１では、入力した１つのビット系列からなる入力データＤ５０１に対して符号化率が１／２の縦列連接畳み込み演算を行ない、２つのビット系列からなる符号化データＤ５０４に変換し、順次、無記憶通信路５０２に出力する。

内符号としての畳み込み符号化器５１０は、図２４に示すように、２つのシフト・レジスタと、３つの排他的論理和回路を備えている。シフト・レジスタは、保持している１ビットのデータを後段の回路に供給し続ける。そして、シフト・レジスタは、クロックに同期させて、１ビットの入力データを新たに保持し、この入力データを後段の回路に新たに供給する。また、排他的論理和回路は、入力される複数のデータを用いて排他的論理和演算を行ない、演算結果を１ビットのデータとして後段の回路に供給する。

図２４に示す畳み込み符号化器５１０は、１つのビット系列からなる入力データＤ５０１を入力すると、この入力データＤ５０１に対して畳み込み演算を行ない、演算結果を２つのビット系列からなる符号化データＤ５０２として後段のインターリーバ５２０に出力する。すなわち、畳み込み符号化器５１０は、外符号の符号化として符号化率が１／２の畳み込み演算を行ない、符号化データＤ５０２を後段のインターリーバ５２０に出力する。

インターリーバ５２０は、図２５に示すように、入力したデータを保持する入力データ保持メモリと、入力したデータの順序の並べ替え（置換）を行なうデータ置換回路と、データの置換位置情報を格納する置換データＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）と、出力するデータを保持する出力データ保持メモリを備えている。

図２５に示すインターリーバ５２０では、畳み込み符号化器５１０から出力された２つのビット系列からなる符号化データＤ５０２にインターリーブを施し、生成した２ビットの系列からなるインターリーブ・データＤ５０３を後段の畳み込み符号化器５３０に出力する。

外符号としての畳み込み符号化器５３０は、図２６に示すように、２つの排他的論理和回路と、２つのシフト・レジスタを備えている。図示の畳み込み符号化器５３０では、インターリーバ５２０からの２つのビット系列からなるインターリーブ・データＤ５０３を入力すると、インターリーブ・データＤ５０３に対して畳み込み演算を行ない、演算結果を符号化データＤ５０４とする。すなわち、畳み込み符号化器５３０は、内符号の符号化として符号化率が２／２の畳み込み演算を行ない、符号化データＤ５０４を外部に出力する。

このような符号化装置５０１は、畳み込み符号化器５１０により外符号の符号化として符号化率が１／２の畳み込み演算を行ない、畳み込み符号化器５３０により内符号の符号化として符号化率が２／２の畳み込み演算を行なうことによって、全体として、符号化率が（１／２）×（２／２）＝１／２の縦列連接畳み込み演算を行なう。この符号化装置５０１により符号化されたデータは、無記憶通信路５０２を介して受信装置に出力される。

一方、符号化装置５０１によるＳＣＣＣ方式の符号の復号を行なう復号装置５０３としては、例えば図２７に示すように、内符号の復号を行なう軟出力復号回路５７０と、入力したデータの順序を元に戻すデインターリーバ５８０と、入力したデータの順序を並べ替えるインターリーバ５９０と、外符号の復号を行なう軟出力復号回路６００で構成される。この復号装置５０３は、無記憶通信路５０２上で発生したノイズの影響によりアナログ値をとり軟入力（ｓｏｆｔ−ｉｎｐｕｔ）とされる受信語Ｄ５０７から符号化装置５０１における入力データＤ５０１を推定し、復号データＤ５１３として出力する。

ここで、軟出力復号回路５７０は、符号化装置５０１における畳み込み符号化器５３０に対応して備えられるものであり、いわゆるＢＣＪＲ（Ｂａｈｌ，Ｃｏｃｋｅ，Ｊｅｌｉｎｅｋ ａｎｄ Ｒａｖｉｖ）アルゴリズムに基づくＭＡＰ（Ｍａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ ｐｒｏｂａｂｉｌｉｔｙ）復号やＳＯＶＡ（Ｓｏｆｔ Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ）復号を行なう。図示の例では、軟出力復号回路５７０は、軟入力の２つの受信語Ｄ５０７を入力するとともに、インターリーバ５９０から供給された軟入力の情報ビットに対する事前確率情報Ｄ５０９を入力し、これらの受信語Ｄ５０７と事前確率情報Ｄ５０９とを用いて、内符号の軟出力復号を行なう。そして、軟出力復号回路５７０は、符号の拘束条件により求められる情報ビットに対する外部情報Ｄ５１０を生成し、この外部情報Ｄ５１０を後段のデインターリーバ５８０に軟出力として出力する。なお、外部情報Ｄ５１０は、符号化装置５０１におけるインターリーバ５２０によりインターリーブされたインターリーブ・データＤ５０３に対応するものである。

デインターリーバ５８０は、符号化装置５０１におけるインターリーバ５２０によりインターリーブされたインターリーブ・データＤ５０３のビット配列を、それぞれ元の符号化データＤ５０２のビット配列に戻すように、軟出力復号回路５７０から出力される軟入力の外部情報Ｄ５１０にデインターリーブを施す。そして、デインターリーブして得られたデータを後段の軟出力復号回路６００における符号ビットに対する事前確率情報Ｄ５１１として出力する。

インターリーバ５９０は、軟出力復号回路６００から出力された軟入力である符号ビットに対する外部情報Ｄ５１２に対して、符号化装置５０１におけるインターリーバ５２０と同一の置換位置情報に基づいたインターリーブを施す。そして、インターリーブして得られたデータを軟出力復号回路５７０における情報ビットに対する事前確率情報Ｄ５０９として出力する。

軟出力復号回路６００は、符号化装置５０１における畳み込み符号化器５１０に対応して配設され、軟出力復号回路５７０と同様に、ＢＣＪＲアルゴリズム（前述）に基づくＭＡＰ復号やＳＯＶＡ復号を行なう。軟出力復号回路６００は、デインターリーバ５８０から出力された軟入力の符号ビットに対する事前確率情報Ｄ５１１を入力するとともに、値が０である情報ビットに対する事前確率情報を入力し（図示しない）、これらの事前確率情報を用いて、外符号の軟出力復号を行なう。そして、軟出力復号回路６００は、符号の拘束条件により求められる符号ビットに対する外部情報Ｄ５１２を生成し、この外部情報Ｄ５１２をインターリーバ５９０に軟出力として出力する。また、軟出力復号回路６００は、符号の拘束条件により求められる情報ビットに対する外部情報を生成し、この外部情報に基づいて、硬出力（ｈａｒｄ−ｏｕｔｐｕｔ）の復号データＤ５１３を出力する（図示しない）。

このような復号装置５０３は、受信語Ｄ５０７を受信すると、軟出力復号回路５７０乃至軟出力復号回路６００の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行ない、所定回数の復号動作の結果として得られた軟出力の外部情報に基づいて、復号データＤ５１３を出力する。

次に、ＳＣＴＣＭ方式による符号化装置について説明する。但し、符号化装置４０１及び復号装置４０３は、それぞれ図２２に示した通信モデルにおける符号化装置５０１及び復号装置５０３に代わるものであることは言うまでもない。

符号化装置４０１は、図２８に示すように、外符号の符号化を行なう畳み込み符号化器４１０と、入力したデータの順序を並べ替えるインターリーバ４２０と、内符号の符号化を行なう畳み込み符号化器４３０と、所定の変調方式に基づいて信号点のマッピングを行なう多値変調マッピング回路４４０を備えている。この符号化装置４０１は、入力した２ビットの入力データＤ４０１に対して、符号化率が２／３の縦列連接畳み込み演算を行ない、３ビットの符号化データＤ４０４に変換し、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングして、３ビットの１つの符号化伝送シンボルＤ４０５として出力する。

畳み込み符号化器４１０は、図２９に示すように、３つの排他的論理和回路４１１、４１３、４１５と、２つのシフト・レジスタ４１２，４１４で構成される。図示の畳み込み符号化器４１０は、２ビットの入力データＤ４０１₁及びＤ４０１₂を入力すると、これらの入力データに対して畳み込み演算を行ない、演算結果を３ビットの符号化データＤ４０２₁、Ｄ４０２₂、Ｄ４０２₃として後段のインターリーバ４２０に出力する。すなわち、畳み込み符号化器４１０は、外符号の符号化として符号化率が２／３の畳み込み演算を行ない、符号化データＤ４０２を後段のインターリーバ４２０に出力する。

インターリーバ４２０は、図２５に示したインターリーバ５２０と同様の構成であり、３ビットの入出力を行なう。インターリーバ４２０は、畳み込み符号化器４１０から出力された３つのビット系列からなる符号化データＤ４０２を入力し、あらかじめ格納している置換位置情報に基づいてこの入力データＤ４０２を構成する各ビットの順序を並べ替えて、インターリーブ・データＤ４０３を生成する。

畳み込み符号化器４３０は、図３０に示すように、排他的論理和回路４３１と、シフト・レジスタ４３２で構成される。図示の畳み込み符号化器４３０は、３ビットのインターリーブ・データＤ４０３₁、Ｄ４０３₂、Ｄ４０３₃を入力すると、これらに対して畳み込み演算を行ない、演算結果を３ビットの符号化データＤ４０４₁、Ｄ４０４₂、Ｄ４０４₃として後段の多値変調マッピング回路４４０に出力する。すなわち、畳み込み符号化器４３０は、内符号の符号化として符号化率が３／３＝１の畳み込み演算を行ない、符号化データＤ４０４を後段の多値変調マッピング回路４４０に出力する。

多値変調マッピング回路４４０は、畳み込み符号化器４３０から出力された符号化データＤ４０４を、クロックに同期させて、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。図示の例では、畳み込み符号化器４３０から出力された３ビットの符号化データＤ４０４を１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ４０５を生成する。そして、生成した符号化伝送シンボルＤ４０５を外部に出力する。

このような符号化装置４０１は、畳み込み符号化器４１０により外符号の符号化として符号化率が２／３の畳み込み演算を行ない、畳み込み符号化器４３０により内符号の符号化として符号化率が１の畳み込み演算を行なうことによって、全体として、符号化率が（２／３）×１＝２／３の縦列連接畳み込み演算を行なう。この符号化装置４０１により符号化され且つ変調されたデータは、無記憶通信路５０２を介して受信装置に出力される。

一方、復号装置４０３は、図３１に示すように、内符号の復号を行なう軟出力復号回路４５０と、入力したデータの順序を元に戻すデインターリーバ４６０と、入力したデータの順序を並べ替えるインターリーバ４７０と、外符号の復号を行なう軟出力復号回路４８０で構成される。図示の復号装置４０３は、無記憶通信路５０２上で発生したノイズの影響によりアナログ値をとり軟入力とされる受信語Ｄ４０６から符号化装置４０１における入力データＤ４０１を推定し、復号データＤ４１１として出力する。

軟出力復号回路４５０は、符号化装置４０１における畳み込み符号化器４１０に対応して配設され、ＢＣＪＲアルゴリズム（前述）に基づくＭＡＰ復号やＳＯＶＡ復号を行なう。軟出力復号回路４５０は、受信装置により受信された軟入力の受信語Ｄ４０６を入力するとともに、インターリーバ４７０から供給された軟入力の情報ビットに対する事前確率情報Ｄ４０７を入力し、これらの受信語Ｄ４０６と事前確率情報Ｄ４０７とを用いて、内符号の軟出力復号を行なう。そして、符号の拘束条件により求められる情報ビットに対する外部情報Ｄ４０８を生成して後段のデインターリーバ４６０に軟出力として出力する。なお、この外部情報Ｄ４０８は、符号化装置４０１におけるインターリーバ４２０によりインターリーブされたインターリーブ・データＤ４０３に対応する。

デインターリーバ４６０は、符号化装置４０１におけるインターリーバ４２０によりインターリーブされたインターリーブ・データＤ４０３のビット配列を、それぞれ元の符号化データＤ４０２のビット配列に戻すように、軟出力復号回路４５０から出力される軟入力の外部情報Ｄ４０８にデインターリーブを施す。そして、デインターリーブして得られたデータを後段の軟出力復号回路４８０における符号ビットに対する事前確率情報Ｄ４０９として出力する。

インターリーバ４７０は、軟出力復号回路４８０から出力された軟入力である符号ビットに対する外部情報Ｄ４１０に対して、符号化装置４０１におけるインターリーバ４２０と同一の置換位置情報に基づいたインターリーブを施す。そして、インターリーブして得られたデータを軟出力復号回路４５０における情報ビットに対する事前確率情報Ｄ４０７として出力する。

軟出力復号回路４８０は、符号化装置４０１における畳み込み符号化器４１０に対応して配設され、軟出力復号回路４５０と同様に、ＢＣＪＲアルゴリズム（前述）に基づくＭＡＰ復号やＳＯＶＡ復号を行なう。軟出力復号回路４８０は、デインターリーバ４６０から出力された軟入力の符号ビットに対する事前確率情報Ｄ４０９を入力するとともに、値が０である情報ビットに対する事前確率情報を入力し（図示しない）、これらの事前確率情報を用いて外符号の軟出力復号を行なう。そして、符号の拘束条件により求められる符号ビットに対する外部情報Ｄ４１０を生成し、インターリーバ４７０に軟出力として出力する。また、軟出力復号回路４８０は、符号の拘束条件により求められる情報ビットに対する外部情報を生成し、この外部情報に基づいて、硬出力の復号データＤ４１１を出力する（図示しない）。

図３１に示す復号装置４０３は、受信語Ｄ４０６を受信すると、軟出力復号回路４５０乃至軟出力復号回路４８０の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行ない、所定回数の復号動作の結果として得られた軟出力の外部情報に基づいて、復号データＤ４１１を出力する。

ところで、符号化装置５０１と復号装置５０３により構成されるシステム、及び符号化装置４０１と復号装置４０３により構成されるシステムは、性能が理論限界と十分に差があるという問題がある。

これを具体的に説明するために、ビット・エラー・レートの対数表示ｌｏｇ₁₀ＢＥＲと、１ビット当たりの信号対雑音電力比Ｅ_b／Ｎ_Oとの関係で示される性能曲線を図３２及び図３３にそれぞれ示している。なお、図３３においては、符号化装置４０１における多値変調マッピング回路４４０は、図３４に示すように信号点をマッピングし、最小ユークリッド距離となる符号語間の入力距離総和を１６としている。

図３２から明らかなように、符号化装置５０１と復号装置５０３により構成されるシステムにおける性能曲線は、Ｅ_b／Ｎ_Oが約２．０ｄＢ付近からウォーターフォール現象を呈することが判る。この符号化率での理論限界は０．２ｄＢ程度であるため、未だ改善の余地が残るのが実情である。

また、図３３から明らかなように、符号化装置４０１と復号装置４０３とにより構成されるシステムにおける性能曲線は、Ｅ_b／Ｎ_Oが約３．４ｄＢ付近からウォーターフォール現象を呈することが判る。この符号化率での理論限界は２．８ｄＢ程度であるため、未だ改善の余地が残るのが実情である。

Ｓ．Ｂｅｎｅｄｅｔｔｏ、Ｇ．Ｍｏｎｔｏｒｓｉ、Ｄ．Ｄｉｖｓａｌａｒ、Ｆ．Ｐｏｌｌａｒａ著"Ｓｅｒｉａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ ｏｆ Ｉｎｔｅｒｌｅａｖｅｄ Ｃｏｄｅｓ：Ｐｅｒｆｏｒｍａｎｃｅ Ａｎａｌｙｓｉｓ，Ｄｅｓｉｇｎ，ａｎｄ Ｉｔｅｒａｔｉｖｅ Ｄｅｃｏｄｉｎｇ"（ＴＤＡ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ ４２−１２６，Ｊｅｔ ＰｒｏｐｕｌｓｉｏｎＬａｂｏｒａｔｏｒｙ， Ｐａｓａｄｅｎａ，Ｃａｌｉｆｏｒｎｉａ，Ａｕｇ １５，１９９６） Ｄ．Ｄｉｖｓａｌａｒ、Ｆ．Ｐｏｌｌａｒａ著"Ｓｅｒｉａｌ ａｎｄ Ｈｙｂｒｉｄ Ｃｏｎｃａｔｅｎａｔｉｏｎ Ｃｏｄｅｓ ｗｉｔｈ Ａｐｐｌｉｃａｔｉｏｎｓ"（ｉｎ Ｐｒｏｃ．，Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｔｕｒｂｏ Ｃｏｄｅｓ ａｎｄ Ｒｅｌａｔｅｄ Ｔｏｐｉｃｓ，Ｂｒｅｓｔ，Ｆｒａｎｃｅ，ｐｐ．８０−８７，Ｓｅｐｔ．１９９７）

本発明の目的は、入力データに対して縦列連接符号化及び縦連接符号化変調を好適に行なうことができる、優れた符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、縦列連接符号化及び縦連接符号化変調を用いて、理論限界により近い高性能な符号化並びに復号化を行なうことができる、優れた符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムを提供することにある。

本発明は、上記課題を参酌してなされたものであり、その第１の側面は、入力されたデータに対して縦列連接符号化を行なう符号化装置であって、入力されたｋ個のビット系列からなるデータに対して符号化率がｋ／ｐの符号化を行なう第１の符号化手段と、前記第１の符号化手段により符号化されたｐ個のビット系列からなるデータを入力し、その順序を置換して並べ替える置換手段と、前記置換手段により置換されたｐ個のビット系列からなるデータに対して符号化率がｐ／ｎ（ｐ≦ｎ）の符号化を行なう第２の符号化手段を備えている。

ここで、前記第２の符号化手段は、前記置換手段から供給されたｐ個のビット系列からなるデータのうち、ｐ_F（１≦ｐ_F＜ｐ）個のビット系列からなるデータに関しては有限インパルス応答であるか若しくは符号化せずにそのまま出力する有限インパルス応答部と、（ｐ−ｐ_F）個のビット系列からなるデータに関して無限インパルス応答を出力する無限インパルス応答部を備えている。

また、前記置換手段は、前記第１の符号化手段から供給された前記ｐ個のビット系列からなるデータのうち、前記第２の符号化手段の無限インパルス応答部に入力されるビット系列とそれ以外のビット系列とが互いに混ざり合わないように順序を置換して並べ替える。

また、前記第２の符号化手段は、前記第１の符号化手段とのＥＸＩＴチャートを描画したときに、同符号化率且つ２相位相変調方式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下のＥ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように構成されている。

本発明に係る符号化装置によれば、第１の符号化手段によって、入力されたｋ個のビット系列からなるデータに対して符号化率がｋ／ｐの符号化を行ない、置換手段によって、第１の符号化手段から供給されたｐ個のビット系列からなるデータに対して、所定のビット系列に入力されたデータがある特定のビット系列から出力されないように順序を置換して並べ替え、第２の符号化手段によって、置換手段から供給されたｐ個のビット系列からなるデータに関し、符号化率がｋ／ｐの符号化を行なう。

また、本発明に係る符号化装置は、符号化を行なう第２の符号化手段と、前記第２の符号化手段により符号化されたｎ個のビット系列からなるデータを所定の変調方式の伝送シンボルにマッピングするマッピング手段を備えていてもよい。このような場合、前記第２の符号化手段及び前記マッピング手段は、前記第１の符号化手段とのＥＸＩＴチャートを描画したときに、同符号化率且つ同変調方 式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように構成する。

また、本発明の第２の側面は、本発明の第１の側面に係る符号化装置により縦列連接符号化若しくは縦列連接符号化変調された符号の復号を行なう復号装置であって、第２の符号化手段に対応して備えられ、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行なう第１の軟出力復号手段と、この第１の軟出力復号手段に縦列に連接し、第１の置換手段により並べ替えられたｐ個のビット系列からなるデータのビット配列を、第１の符号化手段により符号化されたｐ個のビット系列からなるデータのビット配列に戻すように、入力された軟入力であるｐ個の軟値の系列からなるデータを並べ替える逆置換手段と、第１の符号化手段に対応して備えられ且つ逆置換手段に縦列に連接し、逆置換手段から出力された軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行なう第２の軟出力復号手段と、符号化装置側の置換手段と同一の置換位置情報に基づいて、第２の軟出力復号手段から出力された軟入力のｐ個の軟値の系列からなるデータを構成する各軟値の順序を置換して並べ替える第２の置換手段を備える。

ここで、第１の軟出力復号手段は、情報ビットに対する事前確率情報として、第２の置換手段から出力された軟入力のデータを入力する。

本発明に係る復号装置によれば、縦列連接符号化若しくは縦列連接符号化変調された符号に対し、第１の軟出力復号手段によって、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行ない、逆置換手段によって、入力された軟入力のｐ個の軟値の系列からなるデータを並べ替え、第２の軟出力復号手段によって、逆置換手段から出力された軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行ない、第２の置換手段によって、符号化装置側の置換手段と同一の置換位置情報に基づいて、第２の軟出力復号手段から出力された軟入力のｐ個の軟値の系列からなるデータを構成する各ビットの順序を置換して並べ替える。

また、本発明の第３の側面は、入力されたデータに対して縦列連接符号化を行なうための符号化処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
入力されたｋ個のビット系列からなるデータに対して符号化率がｋ／ｐの符号化を行なう第１の符号化ステップと、
前記第１の符号化ステップにおいて符号化されたｐ個のビット系列からなるデータを入力し、その順序を置換して並べ替える置換ステップと、
前記置換ステップにおいて置換されたｐ個のビット系列からなるデータに対して符号化率がｐ／ｎ（ｐ≦ｎ）の符号化を行なう第２の符号化手段を備え、
前記第２の符号化ステップでは、前記置換ステップで出力されるｐ個のビット系列からなるデータのうち、ｐ_F（１≦ｐ_F＜ｐ）個のビット系列からなるデータに関しては有限インパルス応答であるか若しくは符号化せずにそのまま出力する有限インパルス応答と、（ｐ−ｐ_F）個のビット系列からなるデータに関して無限インパルス応答を出力する無限インパルス応答を行ない、
前記置換ステップでは、前記第１の符号化ステップで出力される前記ｐ個のビット系列からなるデータのうち、前記第２の符号化ステップの無限インパルス応答処理に投入されるビット系列とそれ以外のビット系列が互いに混ざり合わないように順序を置換して並べ替え、
前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、同符号化率且つ２相位相変調方式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の１ビット当たりの信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップが構成されている、
ことを特徴とするコンピュータ・プログラムである。

また、本発明の第４の側面は、本発明の第３の側面に係るコンピュータ・プログラムを実行することにより縦列連接符号化された符号の復号を行なうための復号処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
前記第２の符号化ステップに対応して備えられ、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行なう第１の軟出力復号ステップと、
前記第１の軟出力復号ステップに縦列に連接し、前記置換ステップにおいて並べ替えられたｐ個のビット系列からなるデータの配列を、前記第１の符号化ステップにより符号化されたｐ個のビット系列からなるデータの配列に戻すように、入力された軟入力のｐ個の軟値の系列からなるデータを並べ替える逆置換ステップと、
前記第１の符号化ステップに対応して備えられ且つ前記逆置換ステップに縦列に連接し、前記逆置換ステップで出力される軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報を用いて軟出力復号を行なう第２の軟出力復号ステップと、
前記置換ステップと同一の置換位置情報に基づいて、前記第２の軟出力復号ステップで出力される軟入力のｐ個の軟値の系列からなるデータを構成する各軟値の順序を置換して並べ替える第２の置換ステップとを備え、
前記第１の軟出力復号ステップでは、前記情報ビットに対する事前確率情報として、前記第２の置換ステップで出力される軟入力のデータを入力する、
ことを特徴とするコンピュータ・プログラムである。

本発明の第３及び第４の各側面に係るコンピュータ・プログラムは、コンピュータ・システム上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第３及び第４の各側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによって、コンピュータ・システム上では協働的作用が発揮され、本発明の第１及び第２の各側面に係る符号化装置及び復号装置と同様の作用効果をそれぞれ得ることができる。

本発明によれば、入力データに対して縦列連接符号化及び縦連接符号化変調を好適に行なうことができる、優れた符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムを提供することができる。

また、本発明によれば、縦列連接符号化及び縦連接符号化変調を用いて、理論限界により近い高性能な符号化並びに復号化を行なうことができる、優れた符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラムを提供することができる。

本発明によれば、外符号の出力をＩＩＲ成分に限定した自由距離ｄ_qf ^O＞１となる内符号ＩＩＲ成分へ入力される出力ビット系列の選び方ができるだけ多くなる符号化率ｋ／ｐの外符号と、内符号ＦＩＲ成分に入力されるビット系列の組と内符号ＩＩＲ成分に入力されるビット系列の２個以上の組とが互いに混ざらないようにインターリーブするインターリーバと、ｐ_F個のＦＩＲ入力成分と（ｐ−ｐ_F）個のＩＩＲ入力成分から構成される符号化率ｐ／ｎの内符号と、入力距離１の送信シンボルの組が比較的小さいユークリッド距離にあり且つｂ_dfreeが変調方式毎に決められた一定の値以下であるような変調器によって、ＳＣＴＣＭ又はＳＣＣＣの符号を構成することにより、従来よりも高性能のＳＣＴＣＭ又はＳＣＣＣを得ることができる。

また、本発明に係る復号装置によれば、縦列連接符号化若しくは縦列連接符号化変調された符号に対し、第１の軟出力復号手段によって、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行ない、逆置換手段によって、入力された軟入力のｐ個の軟値の系列からなるデータを並べ替え、第２の軟出力復号手段によって、逆置換手段から出力された軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行ない、第２の置換手段によって、第１の置換手段と同一の置換位置情報に基づいて、第２の軟出力復号手段から出力された軟入力のｐ個の軟値の系列からなるデータを構成する各ビットの順序を置換して並べ替えることによって、回路規模が小さく且つ高い性能での縦列連接符号化方式及び縦列連接符号化変調方式により符号化された符号の復号を行なうことができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

本発明は、従来構成の符号化装置及び復号装置では理論限界に対し未だ改善の余地があるということに鑑み、より高い性能での符号化並びに復号を行なうことができる符号化装置並びに復号装置について提案する。

第１の実施形態
本発明の第１の実施形態について、ＳＣＣＣとＳＣＴＣＭの両方の場合について、図面を参照しながら詳細に説明する。まず、ＳＣＴＣＭの場合について説明する。

図３５には、本発明の一実施形態に係るデータ符号化・復号システムの構成を模式的に示している。図示のシステムは、ディジタル情報を図示しない送信装置が備える符号化装置１により符号化し、その出力を雑音のある無記憶通信路２を介して図示しない受信装置に入力して、この受信装置が備える復号装置３により復号する通信モデルに適用したデータ送受信システムである。

図示のデータ送受信システムにおいて、符号化装置１は、縦列連接符号化変調（ＳＣＴＣＭ）方式による符号化を行なう。外符号としての第１の符号では、畳み込み演算により符号化率が２／３の符号化を行なう。また、内符号としての第２の符号では、畳み込み演算により、符号化率が３／３＝１の符号化を行なう。特に、符号化装置１は、１ビット当りの信号対雑音電力比が低いところからウォーターフォール領域が現れ、さらに高いビット・エラー・レートでのいわゆるエラーフロアの出現を抑制することができる（後述）。また、復号装置３は、このような符号化装置１によりＳＣＴＣＭ方式による符号化がなされた符号の復号が可能である。

符号化装置１は、図３６に示すように、畳み込み演算を行なう第１の符号化手段及び第２の符号化手段としての２つの畳み込み符号化器１０、３０と、入力したデータの順序を並べ替える置換手段としてのインターリーバ２０と、所定の変調方式に基づいて信号点のマッピングを行なうマッピング手段としての多値変調マッピング回路４０を備えている。図示の符号化装置１は、入力した２つのビット系列からなる入力データＤ１に対して、符号化率が２／３の縦列連接畳み込み演算を行ない、３つのビット系列からなる符号化データＤ４に変換し、例えば８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットを１つの符号化伝送シンボルＤ５として出力する。

ここでは、符号化装置１についての詳細な説明に先立って、当該符号化装置１を実現する２つの条件について説明する。

符号化装置１を実現する２つの条件のうち、第１の条件は、内符号の符号化を行なう畳み込み符号化器３０として、入力する３つのビット系列からなるデータのうち少なくとも１つのビット系列のデータを畳み込み演算に関与させないか若しくは有限長インパルス応答（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：以下、ＦＩＲと略記する）型の符号として用い、それ以外のデータを無限長インパルス応答（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：以下、ＩＩＲと略記する）型の符号として再帰的組織畳み込み演算に用いることである。

この第１の条件は、符号性能を示す上で一般的に用いられるビット・エラー・レート（ＢＥＲ）の対数表示（ｌｏｇ₁₀ＢＥＲ）と、１ビット当りの信号対雑音電力比（Ｅ_b／Ｎ_O）との関係で示される性能曲線において、いわゆるウォーターフォール領域が低いＥ_b／Ｎ_Oから現れることから導入されるものである。

第１の条件を満たすように内符号の符号化を行なう畳み込み符号化器３０を構成して用いた場合の性能曲線は、例えば図３７に示すようになる。なお、同図においては、畳み込み符号化器１０による外符号の符号化として、次式（１）で示される生成行列Ｇ_Oで与えられる符号化を行ない、畳み込み符号化器３０による内符号の符号化として、次式（２）で示される生成行列Ｇ_Iで与えられる符号化を行ない、多値変調マッピング回路４０による信号点のマッピングとして、図３８に示したように信号点をマッピングした場合についての性能曲線を示している。

図３７に示す性能曲線は、低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するが、ビット・エラー・レートが対数表示で約１０^-3という高い値でエラーフロア現象を呈する。

そこで、符号化装置１を実現する２つの条件のうち、第２の条件として、このように高いビット・エラー・レートでのエラーフロアの出現を抑制することを導入する。

ここで、エラーフロアが出現する原因としては、畳み込み符号化器１０による外符号をインターリーブした結果、外符号のすべての重みが内符号で符号化されない確率、すなわち外符号の最小重み４となるすべての重みが畳み込み符号化器３０における畳み込み演算に関与されずにそのまま出力される確率である（１／３）⁴に支配されていると考えられる。なお、出力される３つのビット系列からなるデータのうち１つのビット系列に、畳み込み符号化器１０による外符号の重みが集中することがないことは一般に知られている。

このことから、第２の条件を満たすためには、外符号のすべての重みが畳み込み符号化器３０におけるＦＩＲ型の符号として入力されないようにすればよい。ここでは、インターリーバ２０に工夫を凝らすことによって、外符号のすべての重みが畳み込み符号化器３０におけるＦＩＲ型の符号として入力される現象を回避することを提案する。このようなインターリーバ２０としては、さまざまなものが考えられるが、一例として、入力する３ビットのデータのそれぞれに対して個別的にインターリーブを施すことが考えられる。

実際に、入力する３つのビット系列からなるデータのそれぞれに対して個別的にインターリーブを施した場合の性能曲線を求めると、例えば図３９に示すようになる。なお、同図においても、畳み込み符号化器１０による外符号の符号化として、上式（１）で示される生成行列Ｇ_Oで与えられる符号化を行ない、畳み込み符号化器３０による内符号の符号化として、上式（２）で示される生成行列Ｇ_Iで与えられる符号化を行ない、多値変調マッピング回路４０による信号点のマッピングとして、図３８に示したように信号点をマッピングした場合についての性能曲線を示している。

図３９に示す性能曲線は、低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するとともに、高いビット・エラー・レートでエラーフロア現象を呈することがない。

以下、このような２つの条件を満足する符号化装置１について具体的に説明する。

符号化装置１において、畳み込み符号化器１０としては、例えば図４０に示すように、３つの排他的論理和回路１１、１３、１５と、２つのシフト・レジスタ１２、１４で構成されるものが考えられる。

排他的論理和回路１１は、複数ビットの入力データを用いて排他的論理和演算を行ない、演算結果を後段の回路に供給する。その他の排他的論理和回路１３、１５も同様である。

シフト・レジスタ１２は、保持している１ビットのデータを後段の回路に供給し続け、クロックに同期させて、入力される１ビットのデータを新たに保持し、このデータを後段の回路に新たに供給する。シフト・レジスタ１４も同様である。

このような畳み込み符号化器１０は、２つのビット系列からなる入力データＤ１₁、Ｄ１₂を入力すると、これらの入力データＤ１₁、Ｄ１₂に対して畳み込み演算を行ない、演算結果を３つのビット系列からなる符号化データＤ２₁、Ｄ２₂、Ｄ２₃として後段のインターリーバ２０に出力する。すなわち、畳み込み符号化器１０は、外符号の符号化として符号化率が２／３の畳み込み演算を行ない、符号化データＤ２を後段のインターリーバ２０に出力する。

インターリーバ２０は、上述した第２の条件を満たすものとしてさまざまなものが考えられるが、ここでは差し当たって上述したように、３つのビット系列からなる符号化データＤ２₁、Ｄ２₂、Ｄ２₃に対してそれぞれ個別的にインターリーブを施すものとして説明する。インターリーバ２０は、図４１に示すように、符号化データＤ２₁に対してインターリーブを施すインターリーバ２０₁と、符号化データＤ２₂に対してインターリーブを施すインターリーバ２０₂と、符号化データＤ２₃に対してインターリーブを施すインターリーバ２０₃を備えている。

インターリーバ２０₁は、入力したデータを保持する入力データ保持メモリ２１₁と、入力したデータの順序の並べ替え（置換）を行なうデータ置換回路２２₁と、データの置換位置情報を格納する置換データＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２３₁と、出力するデータを保持する出力データ保持メモリ２４₁で構成される。

入力データ保持メモリ２１₁は、畳み込み符号化器１０から出力された３つのビット系列からなる符号化データＤ２のうちの１つのビット系列の符号化データＤ２₁を入力して保持し、この符号化データＤ２₁を所定のタイミングでデータ置換回路２２₁に供給する。

データ置換回路２２₁は、置換データＲＯＭ２３₁に格納されているデータの置換位置情報に基づいて、入力データ保持メモリ２１₁から供給された符号化データＤ２₁の順序の並べ替えを行なう。データ置換回路２２₁は、並べ替えたデータを出力データ保持メモリ２４₁に供給する。

置換データＲＯＭ２３₁は、例えば発生した乱数に基づいて決定されたデータの置換位置情報を格納する。すなわち、インターリーバ２０₁は、この置換位置情報に基づいてデータのインターリーブを行なうランダム・インターリーバとして構成される。置換データＲＯＭ２３₁に格納されている置換位置情報は、随時データ置換回路２２₁により読み出される。

出力データ保持メモリ２４₁は、データ置換回路２２₁から供給されるデータを保持し、これらのデータを３つのビット系列からなるインターリーブ・データＤ３のうちの１つのビット系列のインターリーブ・データＤ３₁として、所定のタイミングで後段の畳み込み符号化器３０に出力する。

このようなインターリーバ２０₁は、畳み込み符号化器１０から出力された符号化データＤ２₁にインターリーブを施し、後段の畳み込み符号化器３０に出力する。

より具体的には、入力データ保持メモリ２１₁は、畳み込み符号化器１０から出力された符号化データＤ２₁を順次入力して保持する。入力データ保持メモリ２１₁は、所定のタイミングで、例えば、符号化データＤ２₁を構成する各ビットを順次保持し、Ｎビット（Ｎは任意の自然数）からなるビット系列が生成されたタイミングで、保持しているデータをデータ置換回路２２₁に供給する。

続いて、データ置換回路２２₁は、置換データＲＯＭ２３₁に格納されている置換位置情報に基づいて、入力データ保持メモリ２１₁から供給されたビット系列を構成するＮ個の各ビットの順序を並べ替える。データ置換回路２２₁は、並べ替えにより得られた新たなビット系列を出力データ保持メモリ２４₁に供給する。

そして、出力データ保持メモリ２４₁は、データ置換回路２２₁から供給されたビット系列を構成する各ビットを保持し、保持したデータをインターリーブ・データＤ３₁として、所定のタイミングで後段の畳み込み符号化器３０に出力する。

このように、インターリーバ２０₁は、畳み込み符号化器１０から出力された符号化データＤ２₁を入力し、この符号化データＤ２₁を構成する各ビットの順序をあらかじめ格納している置換位置情報に基づいて並べ替え、インターリーブ・データＤ３₁を生成する。

また、インターリーバ２０₂は、インターリーバ２０₁と同様に、入力データ保持メモリ２１₂と、データ置換回路２２₂と、置換データＲＯＭ２３₂と、出力データ保持メモリ２４₂とを有し、畳み込み符号化器１０から出力された符号化データＤ２₂を入力し、この符号化データＤ２₂を構成する各ビットの順序をあらかじめ格納している置換位置情報に基づいて並べ替え、インターリーブ・データＤ３₂を生成し、後段の畳み込み符号化器３０に出力する。

さらに、インターリーバ２０₃は、インターリーバ２０₁と同様に、入力データ保持メモリ２１₃と、データ置換回路２２₃と、置換データＲＯＭ２３₃と、出力データ保持メモリ２４₃を備え、畳み込み符号化器１０から出力された符号化データＤ２₃を入力し、この符号化データＤ２₃を構成する各ビットの順序をあらかじめ格納している置換位置情報に基づいて並べ替え、インターリーブ・データＤ３₃を生成し、後段の畳み込み符号化器３０に出力する。

このように、インターリーバ２０は、３つのインターリーバ２０₁、２０₂、２０₃によって、３つのビット系列からなる符号化データＤ２₁、Ｄ２₂、Ｄ２₃に対してそれぞれ個別的にインターリーブを施し、３つのビット系列からなるインターリーブ・データＤ３₁、Ｄ３₂、Ｄ３₃を生成する。

畳み込み符号化器３０としては、例えば図４２に示すように、排他的論理和回路３１と、シフト・レジスタ３２とを有するものが考えられる。

排他的論理和回路３１は、２ビットのインターリーブ・データＤ３₂、Ｄ３₃を用いて排他的論理和演算を行ない、演算結果を３ビットからなる符号化データＤ４のうちの１ビットの符号化データＤ４₃として後段の多値変調マッピング回路４０に出力するとともに、シフト・レジスタ３２に供給する。

シフト・レジスタ３２は、保持している１ビットのデータを排他的論理和回路３１に供給し続ける。そして、シフト・レジスタ３２は、クロックに同期させて、排他的論理和回路３１から供給される１ビットのデータを新たに保持し、このデータを排他的論理和回路３１に新たに供給する。

このような畳み込み符号化器３０は、３つのビット系列からなるインターリーブ・データＤ３₁、Ｄ３₂、Ｄ３₃を入力すると、インターリーブ・データＤ３₁を畳み込み演算に関与させずにそのまま後段の多値変調マッピング回路４０に符号化データＤ４₁として出力するとともに、インターリーブ・データＤ３₂並びにＤ３₃に対して再帰的組織畳み込み演算を行ない、演算結果を符号化データＤ４₂、Ｄ４₃として後段の多値変調マッピング回路４０に出力する。すなわち、畳み込み符号化器３０は、上述した第１の条件を満たすべく、インターリーブ・データＤ３₁をＦＩＲ型の符号として用い、それ以外のインターリーブ・データＤ３₂、Ｄ３₃をＩＩＲ型の符号として再帰的組織畳み込み演算に用いる。畳み込み符号化器３０は、内符号の符号化として符号化率が３／３＝１の畳み込み演算を行ない、符号化データＤ４を後段の多値変調マッピング回路４０に出力する。

多値変調マッピング回路４０は、畳み込み符号化器３０から出力された符号化データＤ４を、クロックに同期させて、上述した第２の条件を満たしつつ、例えば８ＰＳＫ変調方式の伝送シンボルにマッピングする。すなわち、多値変調マッピング回路４０は、畳み込み符号化器３０から出力された３ビットの符号化データＤ４を上述した第２の条件を満たしつつ１つの伝送シンボルとしてマッピングし、１つの符号化伝送シンボルＤ５を生成する。多値変調マッピング回路４０は、生成した符号化伝送シンボルＤ５を外部に出力する。

このような符号化装置１は、上述した第１乃至第２の条件を満たし、畳み込み符号化器１０により外符号の符号化として符号化率が２／３の畳み込み演算を行ない、畳み込み符号化器３０により内符号の符号化として符号化率が１の畳み込み演算を行なうことによって、全体として符号化率が（２／３）×１＝２／３の縦列連接畳み込み演算を行なうことができる。この符号化装置１により符号化され且つ変調されたデータは、無記憶通信路２を介して受信装置に出力される。

一方、復号装置３は、図４３に示すように、軟出力（ｓｏｆｔ−ｏｕｔｐｕｔ）復号を行なう２つの軟出力復号回路５０及び８０と、入力したデータの順序を元に戻すデインターリーバ６０と、入力したデータの順序を並べ替えるインターリーバ７０と、入力したデータを２値化する２値化回路９０で構成される。図示の復号装置３は、無記憶通信路２上で発生したノイズの影響によりアナログ値をとり軟入力（ｓｏｆｔ−ｉｎｐｕｔ）とされる受信語Ｄ６から符号化装置１における入力データＤ１を推定し、復号データＤ１３として出力する。

軟出力復号回路５０は、符号化装置１における畳み込み符号化器３０に対応して配設される。軟出力復号回路５０は、図４４に示すように、ＢＣＪＲアルゴリズム（前述）に基づく最大事後確率（ＭＡＰ）復号を行なうＭＡＰ復号器５１と、３つの差分器５２、５３、５４で構成される。

ＭＡＰ復号器５１は、軟入力である受信語Ｄ６と、インターリーバ７０から供給された軟入力である３つの軟値の系列からなる情報ビットに対する事前確率情報（ａ ｐｒｉｏｒｉ ｐｒｏｂａｂｉｌｉｔｙ ｉｎｆｏｒｍａｔｉｏｎ）Ｄ７₁、Ｄ７₂、Ｄ７₃をそれぞれ入力し、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行ない、受信語Ｄ６を基に３つの軟値の系列からなる情報ビットに対する事後確率情報（ａ ｐｏｓｔｅｒｉｏｒｉ ｐｒｏｂａｂｉｌｉｔｙ ｉｎｆｏｒｍａｔｉｏｎ）Ｄ１４₁、Ｄ１４₂、Ｄ１４₃を生成する。図示のＭＡＰ復号器５１は、生成した事後確率情報Ｄ１４₁を差分器５２に供給し、生成した事後確率情報Ｄ１４₂を差分器５３に供給し、生成した事後確率情報Ｄ１４₃を差分器５４に供給する。

差分器５２は、軟入力とされる事後確率情報Ｄ１４₁と軟入力とされる事前確率情報Ｄ７₁との差分値を求め、この差分値を符号の拘束条件により求まる３つの軟値の系列からなる情報ビットに対する外部情報（ｅｘｔｒｉｎｓｉｃ ｉｎｆｏｒｍａｔｉｏｎ）Ｄ８のうちの１つの軟値の系列の外部情報Ｄ８₁として後段のデインターリーバ６０に軟出力として出力する。

また、差分器５３は、軟入力とされる事後確率情報Ｄ１４₂と軟入力とされる事前確率情報Ｄ７₂との差分値を求め、この差分値を３つの軟値の系列からなる情報ビットに対する外部情報Ｄ８のうちの１つの軟値の系列の外部情報Ｄ８₂として後段のデインターリーバ６０に軟出力として出力する。

また、差分器５４は、軟入力とされる事後確率情報Ｄ１４₃と軟入力とされる事前確率情報Ｄ７₃との差分値を求め、この差分値を３つの軟値の系列からなる情報ビットに対する外部情報Ｄ８のうちの１つの軟値の系列の外部情報Ｄ８₃として後段のデインターリーバ６０に軟出力として出力する。

このような軟出力復号回路５０は、受信装置により受信された軟入力の受信語Ｄ６を入力するとともに、インターリーバ７０から供給された軟入力の情報ビットに対する事前確率情報Ｄ７を入力し、これらの受信語Ｄ６と事前確率情報Ｄ７とを用いて、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行ない、内符号の軟出力復号を行なう。軟出力復号回路５０は、符号の拘束条件により求められる外部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデインターリーバ６０に軟出力として出力する。

具体的に説明するために、情報ビットをｕ、符号ビットをｃ、受信語Ｄ６をｙとすると、軟出力復号回路５０は、ＭＡＰ復号器５１に対して、受信語Ｄ６（ｙ）とともに、次式（３）で表される事前確率情報Ｄ７（Ｌ（ｕ））を入力する。

すなわち、軟出力復号回路５０は、ＭＡＰ復号器５１に対して、受信語Ｄ６（ｙ）と、情報ビットｕが１である確率Ｐ（ｕ＝１）と情報ビットｕが０である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件がない事前確率情報Ｄ７（Ｌ（ｕ））を入力する。

続いて、軟出力復号回路５０は、ＭＡＰ復号器５１によって、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行ない、次式（４）で表される事後確率情報Ｄ１４（Ｌ^*（ｕ））を生成する。

すなわち、軟出力復号回路５０は、ＭＡＰ復号器５１によって、受信語Ｄ６（ｙ）を受信した際に情報ビットｕが１である確率Ｐ＝（ｕ＝１｜ｙ）と、受信語Ｄ６（ｙ）を受信した際に情報ビットｕが０である確率Ｐ＝（ｕ＝０｜ｙ）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１４（Ｌ^*（ｕ））を生成する。なお、この事後確率情報Ｄ１４（Ｌ^*（ｕ））は、対数尤度比（ｌｏｇ ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ）とも呼ばれ、ここでは、受信語Ｄ６（ｙ）を受信した際の情報ビットｕの尤度を示すものである。

そして、軟出力復号回路５０は、各差分器５２、５３、５４によって、それぞれ次式（５）で表されるように、事後確率情報Ｄ１４（Ｌ^*（ｕ））と事前確率情報Ｄ７（Ｌ（ｕ））との差分値である外部情報Ｄ８（Ｌ_e（ｕ））を求める。

軟出力復号回路５０は、このようにして外部情報Ｄ８を生成し、この外部情報Ｄ８を後段のデインターリーバ６０に軟出力として出力する。なお、この外部情報Ｄ８は、符号化装置１におけるインターリーバ２０によりインターリーブされたインターリーブ・データＤ３に対応するものである。

デインターリーバ６０は、符号化装置１におけるインターリーバ２０によりインターリーブされたインターリーブ・データＤ３のビット配列を、それぞれ元の符号化データＤ２のビット配列に戻すように、軟出力復号回路５０から出力される軟入力の外部情報Ｄ８にデインターリーブを施す。デインターリーバ６０は、デインターリーブして得られたデータを後段の軟出力復号回路８０における符号ビットに対する事前確率情報Ｄ９として出力する。

インターリーバ７０は、軟出力復号回路８０から出力された軟入力である符号ビットに対する外部情報Ｄ１２に対して、符号化装置１におけるインターリーバ２０と同一の置換位置情報に基づいたインターリーブを施す。インターリーバ７０は、インターリーブして得られたデータを軟出力復号回路５０における情報ビットに対する事前確率情報Ｄ７として出力する。

軟出力復号回路８０は、符号化装置１における畳み込み符号化器１０に対応して備えられるものである。軟出力復号回路８０は、図４５に示すように、上述したＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行なうＭＡＰ復号器８１と、５つの差分器８２、８３、８４、８５、８６で構成される。

ＭＡＰ復号器８１は、デインターリーバ６０から出力された軟入力である３つの軟値の系列からなる符号ビットに対する事前確率情報Ｄ９₁、Ｄ９₂、Ｄ９₃と、値が０である２つの軟値の系列からなる情報ビットに対する事前確率情報Ｄ１０₁、Ｄ１０₂を入力し、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行ない、２つの軟値の系列からなる情報ビットに対する事後確率情報Ｄ１５₁、Ｄ１５₂を生成するとともに、３つの軟値の系列からなる符号ビットに対する事後確率情報Ｄ１６₁、Ｄ１６₂、Ｄ１６₃を生成する。ＭＡＰ復号器８１は、事後確率情報Ｄ１５₁を差分器８２に、事後確率情報Ｄ１５₂を差分器８３にそれぞれ供給する。また、ＭＡＰ復号器８１は、事後確率情報Ｄ１６₁を差分器８４に、事後確率情報Ｄ１６₂を差分器８５に、事後確率情報Ｄ１６₃を差分器８６にそれぞれ供給する。

差分器８２は、軟入力とされる事後確率情報Ｄ１５₁と値が０である事前確率情報Ｄ１０₁との差分値、すなわち、事後確率情報Ｄ１５₁を符号の拘束条件により求まる２つの軟値の系列からなる情報ビットに対する外部情報Ｄ１１のうちの１つの軟値の系列の外部情報Ｄ１１₁として後段の２値化回路９０に軟出力として出力する。

また、差分器８３は、軟入力とされる事後確率情報Ｄ１５₂と値が０である事前確率情報Ｄ１０₂との差分値、すなわち、事後確率情報Ｄ１５₂を２つの軟値の系列からなる情報ビットに対する外部情報Ｄ１１のうちの１つの軟値の系列の外部情報Ｄ１１₂として後段の２値化回路９０に軟出力として出力する。

また、差分器８４は、軟入力とされる事後確率情報Ｄ１６₁と軟入力とされる事前確率情報Ｄ９₁との差分値を求め、この差分値を３つの軟値の系列からなる符号ビットに対する外部情報Ｄ１２のうちの１つの軟値の系列の外部情報Ｄ１２₁としてインターリーバ７０に軟出力として出力する。

また、差分器８５は、軟入力とされる事後確率情報Ｄ１６₂と軟入力とされる事前確率情報Ｄ９₂との差分値を求め、この差分値を３つの軟値の系列からなる符号ビットに対する外部情報Ｄ１２のうちの１つの軟値の系列の外部情報Ｄ１２₂としてインターリーバ７０に軟出力として出力する。

また、差分器８６は、軟入力とされる事後確率情報Ｄ１６₃と軟入力とされる事前確率情報Ｄ９₃との差分値を求め、この差分値を３つの軟値の系列からなる符号ビットに対する外部情報Ｄ１２のうちの１つの軟値の系列の外部情報Ｄ１２₃としてインターリーバ７０に軟出力として出力する。

このような軟出力復号回路８０は、デインターリーバ６０から出力された軟入力の符号ビットに対する事前確率情報Ｄ９を入力するとともに、値が０である情報ビットに対する事前確率情報Ｄ１０を入力し、これらの事前確率情報Ｄ９及びＤ１０を用いて、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行ない、外符号の軟出力復号を行なう。軟出力復号回路８０は、符号の拘束条件により求められる外部情報Ｄ１１及びＤ１２を生成し、外部情報Ｄ１１を後段の２値化回路９０に軟出力として出力するとともに、外部情報Ｄ１２をインターリーバ７０に軟出力として出力する。

具体的に説明するために、情報ビットをｕ、符号ビットをｃとすると、軟出力復号回路８０は、ＭＡＰ復号器８１に対して、次式（６）で表される事前確率情報Ｄ１０（Ｌ（ｕ））と、次式（７）で表される事前確率情報Ｄ９（Ｌ（ｃ））を入力する。

すなわち、軟出力復号回路８０は、ＭＡＰ復号器８１に対して、情報ビットｕが１である確率Ｐ（ｕ＝１）と、情報ビットｕが０である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ１０（Ｌ（ｕ））と、符号ビットｃが１である確率Ｐ（ｃ＝１）と、符号ビットｃが０である確率Ｐ（ｃ＝０）との比の自然対数で表される符号の拘束条件に基づく事前確率情報Ｄ９（Ｌ（ｃ））を入力する。なお、上式（６）及び（７）における右辺に記されるべき符号の拘束条件は、ここでは省略している。またここでは、事前確率情報Ｄ１０（Ｌ（ｕ））は０であるが、これは情報ビットｕが０であるか１であるかの確率が１／２であることを示すことに他ならない。

続いて、軟出力復号回路８０は、ＭＡＰ復号器８１によって、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行ない、次式（８）で表される事後確率情報Ｄ１５（Ｌ^*（ｕ））と、次式（９）で表される事後確率情報Ｄ１６（Ｌ^*（ｃ））を生成する。

すなわち、軟出力復号回路８０は、ＭＡＰ復号器８１によって、情報ビットｕが１である確率Ｐ（ｕ＝１）と、情報ビットｕが０である確率Ｐ（ｕ＝０）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１５（Ｌ^*（ｕ））と、符号ビットｃが１である確率Ｐ（ｃ＝１）と、符号ビットｃが０である確率Ｐ（ｃ＝０）との比の自然対数で表される符号の拘束条件に基づく事後確率情報Ｄ１６（Ｌ^*（ｃ））を生成する。なお、上式（８）及び（９）における右辺に記されるべき符号の拘束条件は、ここでは省略している。また、これらの事後確率情報Ｄ１５（Ｌ^*（ｕ））と事後確率情報Ｄ１６（Ｌ^*（ｃ））とは、「対数尤度比」とも呼ばれ、ここではそれぞれ、情報ビットｕの尤度と符号ビットｃの尤度とを示すものである。

そして、軟出力復号回路８０は、差分器８２，８３のそれぞれによって、次式（１０）で表されるように、事後確率情報Ｄ１５（Ｌ^*（ｕ））と事前確率情報Ｄ１０（Ｌ（ｕ））との差分値である外部情報Ｄ１１（Ｌ_e（ｕ））を求めるとともに、差分器８４，８５，８６のそれぞれによって、次式（１１）で表されるように、事後確率情報Ｄ１６（Ｌ^*（ｃ））と事前確率情報Ｄ９（Ｌ（ｃ））との差分値である外部情報Ｄ１２（Ｌ_e（ｃ））を求める。

軟出力復号回路８０は、このようにして外部情報Ｄ１１及びＤ１２を生成し、外部情報Ｄ１１を後段の２値化回路９０に軟出力として出力するとともに、外部情報Ｄ１２をインターリーバ７０に軟出力として出力する。

なお、軟出力復号回路８０は、情報ビットに対する事前確率情報Ｄ１０が０であることから、差分器８２並びに８３を必ずしも備える必要はない。

２値化回路９０は、軟出力復号回路８０により生成された軟出力の外部情報Ｄ１１、すなわち事後確率情報Ｄ１５に基づいて、軟出力復号回路８０から供給された外部情報Ｄ１１を２値化し、硬出力（ｈａｒｄ−ｏｕｔｐｕｔ）の復号データＤ１３として出力する。

このような復号装置３は、符号化装置１における畳み込み符号化器３０、１０のそれぞれに対応して軟出力復号回路５０、８０を配設することによって、復号複雑度が高い符号を複雑度の小さい要素に分解し、軟出力復号回路５０、８０の間の相互作用により特性を逐次的に向上させることができる。復号装置３は、受信語Ｄ６を入力すると、軟出力復号回路５０乃至軟出力復号回路８０の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行ない、所定回数の復号動作の結果として得られた軟出力の外部情報Ｄ１１、すなわち事後確率情報Ｄ１５に基づいて、復号データＤ１３を出力する。

上述した符号化装置１と復号装置３により構成されるデータ送受信システムにおける性能曲線を求めると、例えば図４６に示すようになる。なお、同図においては、畳み込み符号化器１０による外符号の符号化として次式（１２）で示される生成行列Ｇ_Oで与えられる符号化を行ない、畳み込み符号化器３０による内符号の符号化として次式（１３）で示される生成行列Ｇ_Iで与えられる符号化を行ない、多値変調マッピング回路４０による信号点のマッピングとして、図４７に示すように信号点をマッピングした場合についての性能曲線を示している。また、同図においては、比較のため、先に図３３に示した符号化装置４０１と復号装置４０３とにより構成される従来のシステムにおける性能曲線も示す。

図４６から明らかなように、符号化装置１と復号装置３により構成されるデータ送受信システムは、符号化装置４０１と復号装置４０３により構成される従来のシステムと比べて高い性能を有することが判る。なお、インターリーバ２０のサイズを大きくすると、性能曲線において、ウォーターフォール領域における傾きを大きくし、エラーフロアを下げることができる。

また、符号化装置１と復号装置３により構成されるデータ送受信システムでは、符号化装置１は、畳み込み符号化器１０及び３０を縦列に連接し、上述した第１乃至第２の条件を満たしつつ、外符号の符号化として符号化率がｋ／（ｋ＋１）（ｋは任意の自然数）で表される畳み込み演算を行なった後、内符号の符号化として符号化率が１の畳み込み演算を行なうことによって、簡易な構成で、全体の符号化率をｋ／（ｋ＋１）という高い値に保つことができる。そして、復号装置３は、符号化装置１における畳み込み符号化器３０及び１０のそれぞれに対応する軟出力復号回路５０及び８０を連接して配設することによって、簡易な構成で、高精度の復号を行なうことができる。

したがって、符号化装置１と復号装置３により構成されるデータ送受信システムは、符号化装置４０１と復号装置４０３により構成される従来のシステムと比較して、同程度の回路規模構成ながらも、エラーフロアが低く、且つ従来に比べてシャノン限界に近いＥ_b／Ｎ_Oでウォーターフォール現象を呈するという高い性能を発揮することができる。

次に、ＳＣＣＣの場合について説明する。

この実施形態は、図３５と同様に、ディジタル情報を図示しない送信装置が備える符号化装置７０１により符号化し、その出力を雑音のある無記憶通信路７０２を介して図示しない受信装置に入力して、この受信装置が備える復号装置７０３により復号する通信モデルに適用したデータ送受信システムである。

このデータ送受信システムにおいて、符号化装置７０１は、縦列連接符号化（ＳＣＣＣ）方式による符号化を行なうものであり、外符号の符号化として符号化率が１／２の畳み込み演算を行ない、内符号の符号化として符号化率が２／２＝１の畳み込み演算を行なうものである。特に、符号化装置７０１は、後述するように、１ビット当たりの信号対雑音電力比が低いところからウォーターフォール領域が現れ、さらに高いビット・エラー・レートでのいわゆるエラーフロアの出現を抑制するものである。また、復号装置７０３は、このような符号化装置７０１によりＳＣＣＣ方式による符号化がなされた符号の復号を可能とするものである。

符号化装置７０１は、図４８に示すように、畳み込み演算を行なう第１の符号化手段及び第２の符号化手段である２つの畳み込み符号化器７１０及び７３０と、入力したデータの順序を並べ替える置換手段であるインターリーバ７２０を備えている。この符号化装置１は、入力した１つのビット系列からなる入力データＤ７０１に対して、符号化率が１／２の縦列連接畳み込み演算を行ない、２つのビット系列からなる符号化データＤ７０４に変換する。

ここではまず、符号化装置７０１についての詳細な説明に先立って、当該符号化装置７０１を実現する２つの条件について説明する。

符号化装置７０１を実現する２つの条件のうち、第１の条件とは、内符号の符号化を行なう畳み込み符号化器７３０として、入力する２つのビット系列からなるデータのうち、少なくとも１つのビット系列のデータを畳み込み演算に関与させないか若しくは有限長インパルス応答（ＦＩＲ）型の符号として用い、それ以外のデータを無限長インパルス応答（ＩＩＲ）型の符号として再帰的組織畳み込み演算に用いることである。

この第１の条件は、符号性能を示す上で一般的に用いられるビット・エラー・レートの対数表示（ｌｏｇ₁₀ＢＥＲ）と、１ビット当たりの信号対雑音電力比（Ｅ_b／Ｎ_O）との関係で示される性能曲線において、いわゆるウォーターフォール領域が低いＥ_b／Ｎ_Oから現れることから導入されるものである。

このような第１の条件を満たすように、内符号の符号化を行なう畳み込み符号化器７３０を構成して用いた場合の性能曲線は、例えば図４９に示すようになる。なお、同図においては、畳み込み符号化器７１０による外符号の符号化として、次式（１４）で示される生成行列Ｇ_Oで与えられる符号化を行ない、畳み込み符号化器７３０による内符号の符号化として、次式（１５）で示される生成行列Ｇ_Iで与えられる符号化を行なった場合についての性能曲線を示している。

図４９に示す性能曲線は、低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するが、ビット・エラー・レートが対数表示で約１０^-3という高い値でエラーフロア現象を呈する。

そこで、符号化装置７０１を実現する第２の条件として、このように高いビット・エラー・レートでのエラーフロアの出現を抑制することを導入する。

ここで、エラーフロアが出現する原因としては、畳み込み符号化器７１０による外符号をインターリーブした結果、外符号のすべての重みが内符号で符号化されない確率、すなわち、外符号の最小重み５となるすべての重みが畳み込み符号化器７３０における畳み込み演算に関与されずにそのまま出力される確率である（１／３）⁵に支配されていると考えられる。なお、出力される２つのビット系列からなるデータのうちの１つのビット系列に、畳み込み符号化器７１０による外符号の重みが集中することがないことは一般に知られている。

このことから、第２の条件を満たすためには、外符号のすべての重みが畳み込み符号化器７３０におけるＦＩＲ型の符号として入力されないようにすればよい。ここでは、インターリーバ７２０に工夫を凝らすことによって、外符号のすべての重みが畳み込み符号化器７３０におけるＦＩＲ型の符号として入力される現象を回避することを提案する。このようなインターリーバ７２０としては、さまざまなものが考えられるが、一例として、入力する２ビットのデータのそれぞれに対して個別的にインターリーブを施すことが考えられる。

実際に、入力する２つのビット系列からなるデータのそれぞれに対して個別的にインターリーブを施した場合の性能曲線を求めると、例えば図５０に示すようになる。なお、同図においても、畳み込み符号化器７１０による外符号の符号化として、上式（１４）で示される生成行列Ｇ_Oで与えられる符号化を行ない、畳み込み符号化器７３０による内符号の符号化として、上式（１５）で示される生成行列Ｇ_Iで与えられる符号化を行なった場合についての性能曲線を示している。

この性能曲線は、低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するとともに、高いビット・エラー・レートでエラーフロア現象を呈することがない。

以下、このような２つの条件を満足する符号化装置７０１について具体的に説明する。

符号化装置７０１において、畳み込み符号化器７１０としては、例えば図２４に示した畳み込み符号化器５１０と同じものが考えられる。このような畳み込み符号化器７１０は、１つのビット系列からなる入力データＤ７０１を入力すると、これらの入力データＤ７０１に対して畳み込み演算を行ない、演算結果を２つのビット系列からなる符号化データＤ７０２として後段のインターリーバ７２０に出力する。すなわち、畳み込み符号化器７１０は、外符号の符号化として符号化率が１／２の畳み込み演算を行ない、符号化データＤ７０２を後段のインターリーバ７２０に出力する。

インターリーバ７２０は、上述した第２の条件を満たすものとしてさまざまなものが考えられるが、ここでは差し当たって上述したように２つのビット系列からなる符号化データＤ７０２のそれぞれに対して個別的にインターリーブを施すものとして説明する。インターリーバ７２０は、図４１に示したインターリーバと同様に、符号化データＤ７０２₁に対してインターリーブを施すインターリーバ７２０₁と、符号化データＤ７０２₂に対してインターリーブを施すインターリーバ７２０₂を備えている。

このように、インターリーバ７２０は、２つのインターリーバ７２０₁及び７２０₂によって、２つのビット系列からなる符号化データＤ７０２₁及びＤ７０２₂に対して個別的にインターリーブを施し、２つのビット系列からなるインターリーブ・データＤ７０３₁及びＤ７０３₂を生成する。

畳み込み符号化器７３０としては、例えば図５１に示すように、２つの排他的論理和回路と、２つのシフト・レジスタで構成されるものが考えられる。

図示の畳み込み符号化器７３０は、２つのビット系列からなるインターリーブ・データＤ７０３₁及びＤ７０３₂を入力すると、インターリーブ・データＤ７０３₁を畳み込み演算に関与させずにそのまま符号化データＤ７０４₁として出力するとともに、インターリーブ・データＤ７０３₂に対して再帰的組織畳み込み演算を行ない、演算結果を符号化データＤ７０４₂として出力する。すなわち、畳み込み符号化器７３０は、上述した第１の条件を満たすべく、インターリーブ・データＤ７０３₁をＦＩＲ型の符号として用い、それ以外のインターリーブ・データＤ７０３₂をＩＩＲ型の符号として再帰的組織畳み込み演算に用いる。畳み込み符号化器７３０は、内符号の符号化として符号化率が２／２＝１の畳み込み演算を行ない、符号化データＤ７０４を外部に出力する。

このような符号化装置７０１は、上述した第１乃至第２の条件を満たし、畳み込み符号化器７１０により外符号の符号化として符号化率が１／２の畳み込み演算を行ない、畳み込み符号化器７３０により内符号の符号化として符号化率が１の畳み込み演算を行なうことによって、全体として、符号化率が（１／２）×１＝１／２の縦列連接畳み込み演算を行なうことができる。この符号化装置７０１により符号化されたデータは、無記憶通信路７０２を介して受信装置に出力される。

一方、復号装置７０３は、図２７に示した復号装置５０３と同様に、軟出力（ｓｏｆｔ−ｏｕｔｐｕｔ）復号を行なう２つの軟出力復号回路と、インターリーバ７２０によって置換された入力データの順序を元に戻すデインターリーバと、インターリーバ７２０と同一の置換位置情報に基づき入力データの順序を並べ替えるインターリーバと、入力したデータを２値化する２値化回路で構成される。この復号装置７０３は、無記憶通信路７０２上で発生したノイズの影響によりアナログ値をとり軟入力（ｓｏｆｔ−ｉｎｐｕｔ）とされる受信語Ｄ７０６から符号化装置７０１における入力データＤ７０１を推定し、復号データＤ７１３として出力する。

このような復号装置７０３は、符号化装置７０１における畳み込み符号化器７３０及び７１０のそれぞれに対応する軟出力復号回路を備えることによって、復号複雑度が高い符号を複雑度の小さい要素に分解し、２つの軟出力復号回路間の相互作用により特性を逐次的に向上させることができる。復号装置７０３は、受信語Ｄ７０６を入力すると、２つの軟出力復号回路の復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行ない、所定回数の復号動作の結果として得られた軟出力の外部情報、すなわち、事後確率情報に基づいて、復号データＤ７１３を出力する。

上述した符号化装置７０１と復号装置７０３により構成されるデータ送受信システムにおける性能曲線を、符号化装置５０１と復号装置５０３により構成されるデータ送受信システムにおける性能曲線と比べると、図５２に示すようになる。なお、同図においては、畳み込み符号化器７１０による外符号の符号化として、上式（１４）で示される生成行列Ｇ_Oで与えられる符号化を行ない、畳み込み符号化器７３０による内符号の符号化として、上式（１５）で示される生成行列Ｇ_Iで与えられる符号化を行なった場合についての性能曲線を示している。

図５２から明らかなように、符号化装置７０１と復号装置７０３により構成されるデータ送受信システムは、符号化装置５０１と復号装置５０３により構成される従来のシステムと比べて高い性能を有することが判る。なお、インターリーバ７２０のサイズを大きくすると、性能曲線において、ウォーターフォール領域における傾きを大きくし、エラーフロアを下げることができる。

したがって、符号化装置７０１と復号装置７０３により構成されるデータ送受信システムは、符号化装置５０１と復号装置５０３により構成される従来のシステムと比較して、同程度の回路規模構成ながらも、エラーフロアが低く、且つ従来に比べてシャノン限界に近いＥ_b／Ｎ_Oでウォーターフォール現象を呈するという高い性能を発揮することができる。

第２の実施形態
本発明の第１の実施形態に係る、符号化装置７０１と復号装置７０３により構成されるシステム、並びに符号化装置７０１と復号装置７０３とにより構成されるシステムでは、性能が理論限界となお十分に差がある。

例えば、ビット・エラー・レートの対数表示（ｌｏｇ₁₀ＢＥＲ）と、１ビット当たりの信号対雑音電力比（Ｅ_b／Ｎ_O）との関係で示される性能曲線がそれぞれ図４６並びに図５２に示されている。

このうち、図５２から明らかなように、符号化装置７０１と復号装置７０３で構成されるシステムにおける性能曲線は、Ｅ_b／Ｎ_Oが約０．５ｄＢ付近からウォーターフォール現象を呈することが判る。この符号化率での理論限界は０．２ｄＢ程度であるため、未だ改善の余地が残る。

また、図４６から明らかなように、符号化装置１と復号装置３で構成されるシステムにおける性能曲線は、Ｅ_b／Ｎ_Oが約３．１ｄＢ付近からウォーターフォール現象を呈することが判る。この符号化率での理論限界は２．８ｄＢ程度であるため、未だ改善の余地が残る。

そこで、本発明の第２の実施形態では、より高い性能での符号化及び復号を行なうことができる符号化装置並びに復号装置に関し、ＳＣＣＣとＳＣＴＣＭの両方の場合について詳解する。

本実施形態では、相互情報量を用いたＥＸＩＴ（ＥＸｔｒｉｎｓｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｒａｎｓｆｅｒ）チャートを利用して最適な符号化装置を探索する。ここで言う「ＥＸＩＴチャート」は、例えばＳ．ｔｅｎ Ｂｒｉｎｋ著“Ｃｏｎｖｅｒｇｅｎｃｅ Ｂｅｈａｖｉｏｒ ｏｆ Ｉｔｅｒａｔｉｖｅｌｙ Ｄｅｃｏｄｅｄ Ｐａｒａｌｌｅｌ Ｃｏｎｃａｔｅｎａｔｅｄ Ｃｏｄｅｓ”（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，ＶＯＬ．４９，ｐｐ．１７２７−１７３７，２００１）に記載されている符号性能の解析手法である。ＥＸＩＴチャートによる解析は、収束特性の把握が容易であること、符号長が長い場合は非常に精度の高い解析が可能であることなどの利点がある。

さて、図３６に示された符号化装置１についてＥＸＩＴチャートは、以下の４つの値を計算することによって得られる。

（１）外符号に関する復号器の入力相互情報量
外符号化器の出力Ｄ２全体（図３６を参照のこと）と軟出力復号回路の事前確率情報入力Ｄ７全体（図４３を参照のこと）との相互情報量。
（２）外符号に関する復号器の出力相互情報量
外符号化器の出力Ｄ２全体と軟出力復号回路の外部情報出力Ｄ８全体との相互情報量。
（３）内符号とマッピングの組に関する復号器の入力相互情報量
内符号化器への入力Ｄ３全体と軟出力復号回路の事前確率情報入力Ｄ９全体との相互情報量。
（４）内符号とマッピングの組に関する復号器の出力相互情報量
内符号化器への入力Ｄ３全体と軟出力復号回路の外部情報出力Ｄ１２全体との相互情報量。

以下では、復号器の入力相互情報量をＩ_in、復号器の出力相互情報量をＩ_outとする。

まず、内符号とマッピングの組に関する復号回路５０に入力される事前確率情報Ｄ７の確率密度関数が下式（１６）によって与えられるものと仮定する。

ここで、ｆ₊₁（ｌ）は、図３６に示す内符号化器３０に入力されるビットが０であるという条件下における事前確率情報ｌの分布を表現したものであり、一方ｆ_-1（ｌ）は図３６に示す内符号化器３０に入力されるビットが１であるという条件下における事前確率情報ｌの分布を表現したものである。また、σは、（０，∞）の範囲で値を取るパラメータである。

外符号に関する復号回路８０に入力される事前確率情報Ｄ９の確率密度関数も同様に上式（１６）によって与えられるものと仮定する。ここで、ｆ₊₁（ｌ）は、図３６に示す外符号化器１０から出力されるビットが０であるという条件下における事前確率情報l の分布を表現したものであり、一方ｆ_-1（ｌ）は図３６に示す外符号化器１０から出力されるビットが１であるという条件下における事前確率情報ｌの分布を表現したものである。また、σは（０，∞）の範囲で値を取るパラメータである。

上式（１６）で仮定される事前確率情報の確率密度関数に対し、内符号化器の入力（外符号化器の出力）と復号回路への事前確率情報入力との相互情報量Ｉ_inを下式（１７）によって定義する。Ｉ_inは［０，１］の範囲の値をとる。

ここで、上式（１７）によって定義されたＩ_in は、事前確率情報入力がどれだけ内符号化器の入力（外符号化器の出力）についての情報を持っているかを表している。すなわち、Ｉ_in≒０とすると、図１上に示すように、２つの確率密度分布ｆ₊₁（ｌ）とｆ_-1（ｌ）の重なる部分が大きくなり、内符号化器の入力ビット（外符号化器の出力ビット）がどちらであるかについて事前確率情報から得られる情報量は少なくなる。特に、Ｉ_in＝０とするとき、事前確率情報は内符号化器の入力ビット（外符号化器の出力ビット）がどちらであるかについて何の情報も持たないことを意味する。

一方、Ｉ_in≒１とすると、図１下に示すように、２つの確率密度分布ｆ₊₁（ｌ）とｆ_-1（ｌ）の重なる部分が小さくなり、内符号化器の入力ビット（外符号化器の出力ビット）がどちらであるかについて事前確率情報から得られる情報量は多くなる。特にＩ_in＝１とするとき、内符号化器の入力ビット（外符号化器の出力ビット）がどちらであるかについて事前確率情報から完全に判別できることを意味する。

また、後で計算されるＩ_outは、外部情報出力がどれだけ内符号化器の入力（外符号化器の出力）についての情報を持っているかを表している。Ｉ_outが大きければ、それだけ内符号化器の入力（外符号化器の出力）についての情報量が多いことを意味し、特にＩ_out＝１とするとき、内符号化器の入力ビット（外符号化器の出力ビット）がどちらであるかについて外部情報出力から完全に判別できることを意味する。

さて、内符号とマッピングの組のＥＸＩＴ特性を求めるに際して、上式（１６）に示す内符号化器の入力についての事前確率情報入力の分布について、内符号とマッピングの組に関する複数個の（Ｉ_in，Ｉ_out）の組を以下のような手順で求める。但し、通信路のＥ_b／Ｎ_Oは固定する。なお、説明の都合上、図２、図３の入出力系列は１本の矢印で表現している。

（１）パラメータσを適当な値に決める。
（２）式（１７）に従ってＩ_inを計算する。
（３）図３に示すように、軟出力復号回路５０の内符号出力に関する事前確率情報入力Ｄ６に通信路からの受信値を入力する。
（４）内符号化器３０の入力ビット系列を調べ、内符号化器３０の入力Ｄ３が０であるとき、図２（ａ）に示すように、内符号入力に関する事前確率情報入力Ｄ７に、確率分布ｆ₊₁（ｌ）に従う乱数ｌを入力し、内符号化器３０の入力Ｄ３にビット１が入力されたとき、図２（ｂ）に示すように、内符号入力に関する事前確率情報入力Ｄ７に、確率分布ｆ_-1（ｌ）に従う乱数ｌを入力する。
（５） 外部情報出力Ｄ８の値を記録し、入力Ｄ７がどちらの確率分布に依存していたかによって２つのヒストグラムを作成し、以下の確率密度関数を得る（図２を参照のこと）。

（６）上記手順（５）で得た各確率密度関数に対して、復号器の出力相互情報量Ｉ_outを下式（１８）の定義に従って計算する。

（７）パラメータσを変え、上記の手順（２）〜（６）を繰り返し、０＜Ｉ_in＜１の範囲でσを動かして、複数個の（Ｉ_in，Ｉ_out）の組を得る。

また、外符号のＥＸＩＴ特性を求めるに際して、上式（１６）に示す外符号化器の出力についての事前確率情報入力の分布について、外符号に関する複数個の（Ｉ_in，Ｉ_out）の組を以下のような手順で求める。

（１）パラメータσを適当な値に決める。
（２）式（１７）に従ってＩ_inを計算する。
（３）図３に示すように、軟出力復号回路８０の外符号入力に関する事前確率情報入力Ｄ１０に軟値０の系列を入力する。
（４）外符号化器１０の出力ビット系列を調べ、外符号化器１０の出力Ｄ２が０であったとき、図３（ａ）に示すように、外符号出力に関する事前確率情報入力Ｄ９に、確率分布ｆ₊₁（ｌ）に従う乱数ｌを入力し、外符号化器１０の出力Ｄ３が１であったとき、図３（ｂ）に示すように、外符号出力に関する事前確率情報入力Ｄ９に、確率分布ｆ_-1（ｌ）に従う乱数ｌを入力する。
（５）外部情報出力Ｄ１２の値を記録し、入力Ｄ９がどちらの確率分布に依存していたかによって２つのヒストグラムを作成し、確率密度関数（前述）を得る（図３を参照のこと）。
（６）上記手順（５）で得た各確率密度関数に対して、復号器の出力相互情報量Ｉ_out を式（１８）の定義に従って計算する。
（７）パラメータσを変え、上記の手順（２）〜（６）を繰り返し、０＜Ｉ_in＜１の範囲でσを動かして、複数個の（Ｉ_in，Ｉ_out）の組を得る。

このようにして得られた（あるＥ_b／Ｎ_Oにおける）内符号とマッピングの組に関する複数個の（Ｉ_in，Ｉ_out）の組について、Ｉ_inを２次元平面の横軸に、Ｉ_outを２次元平面の縦軸にそれぞれプロットしていき、プロットされた複数の点を線でつなげることによって内符号とマッピングの組のＥＸＩＴ特性を得る。また、外符号に関する複数個の（Ｉ_in，Ｉ_out）の組について、Ｉ_outを２次元平面の横軸、Ｉ_inを２次元平面の縦軸にそれぞれプロットしていき、プロットされた複数の点を線でつなげることによって外符号のＥＸＩＴ特性を得る。そして、外符号のＥＸＩＴ特性と、（あるＥ_b／Ｎ_Oおける）内符号とマッピングの組のＥＸＩＴ特性を同時に１つの２次元平面に描画したものを（ｏｖｅｒａｌｌの）ＥＸＩＴチャートと呼ぶことにする。

さらに、ｄｅｃｏｄｉｎｇ ｔｒａｊｅｃｔｏｒｙと呼ばれる階段状の軌跡を描くことができる。ｄｅｃｏｄｉｎｇ ｔｒａｇｅｃｔｏｒｙは、いくの手順によって作成する。

（１）２次元平面上の点（０，０）から縦軸上に直線を引き、内符号とマッピングの組のＥＸＩＴ特性との交点を点Ｐ₁とする。
（２）点Ｐ₁から横軸に平行に直線を引き、外符号のＥＸＩＴ特性との交点を点Ｑ₁とする。
（３）点Ｑ₁から縦軸に平行に直線を引き、内符号とマッピングの組のＥＸＩＴ特性との交点を点Ｐ₁とする。
（４）以下、上記と同様に手順（２）〜（３）を繰り返す。

ｄｅｃｏｄｉｎｇ ｔｒａｊｅｃｔｏｒｙによって、収束の速さや特性、ＢＥＲの下限などの反復復号の性能を確認することができる。

図４には、あるＳＣＣＣにおけるＥＸＩＴチャートのイメージ図を示している。ここで、実線の曲線は（あるＥ_b／Ｎ_Oにおける）内符号とマッピングの組のＥＸＩＴ特性、破線の曲線は外符号のＥＸＩＴ特性、中央の階段状の軌跡はｄｅｃｏｄｉｎｇ ｔｒａｊｅｃｔｏｒｙ である。図４に示すように、ｄｅｃｏｄｉｎｇ ｔｒａｊｅｃｔｏｒｙ が点（１，１）に到達する場合、符号のインターリーバ長を無限に長くすればそのＥ_b／Ｎ_Oにおいていくらでも小さいＢＥＲが得られる。また、ｄｅｃｏｄｉｎｇ ｔｒａｊｅｃｔｏｒｙ の段数の大小は、復号反復を繰り返すときにＢＥＲがある値に収束する速さを表している。

上述の説明は符号化装置１及び復号装置３についてのものであったが、他の符号化率、変調方式のＳＣＴＣＭ及びＳＣＣＣについても上述と同様にしてＥＸＩＴチャートを求めることができる。

さて、図３６に示した符号化装置１において、畳み込み符号化器１０による外符号の符号化として、式（１９）で示される生成行列Ｇ_Oで与えられる符号化を行ない、インターリーバ２０によって入力ビット系列をランダムにインターリーブし（以下、このようなインターリーブ形式をｏｖｅｒａｌｌ インターリーブと呼ぶことにする）、畳み込み符号化器３０による内符号の符号化として、次式（２０）で示される生成行列Ｇ_Iで与えられる符号化を行ない、多値変調マッピング回路４０による信号点のマッピングとして、図３８に示したように信号点をマッピングした場合についての性能曲線は図３７に示したようになることは既に述べた通りである。

図３６に示した符号化装置１についてＥＸＩＴチャートを描くと、図５に示す通りになる。但し、破線は外符号のＥＸＩＴ特性（すなわち外符号における出力相互情報量Ｉ_outと入力相互情報量Ｉ_inの関係）、実線の曲線は内符号とマッピングの組のＥＸＩＴ特性（すなわち、内符号とマッピングの組における入力相互情報量Ｉ_inと出力相互情報量Ｉ_outの関係）である。また、Ｅ_b／Ｎ_O は３．２ｄＢとしている。このＥＸＩＴチャートは、外符号のＩ_outが０．９以上１．０未満の領域で唯一の交点を持つ。つまり、図５において階段状の実線で示すようにｄｅｃｏｄｉｎｇ ｔｒａｊｅｃｔｏｒｙを描くと、（１．０，１．０）に近い点には到達するが、（１．０，１．０）そのものには到達しないことが言える。このため、図３８に示した性能曲線は低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するが、ＢＥＲが対数表示で約１０^-3という高い値でエラーフロア現象を呈する。

しかし、符号化装置１においてインターリーバ２０を入力する３つのビット系列からなるデータのそれぞれに対して個別的にインターリーブを施すものに変えると、性能曲線は図３９に示すように低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するとともに、高いＢＥＲでエラーフロア現象を呈することがないということは既に説明した通りである。

逆言すれば、ＥＸＩＴチャートが図５に示すように低いＥ_b／Ｎ_Oにおいて外符号のＩ_outが０．９以上１．０未満の領域で、ＥＸＩＴチャートが唯一の交点を持つような符号化装置１について、インターリーバ２０を入力する３つのビット系列からなるデータのそれぞれに対して個別的にインターリーブを施す（以下、このようなインターリーブ形式をｉｎ−ｌｉｎｅインターリーブと呼ぶ）ものにすれば、その性能曲線は低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するとともに、高いＢＥＲでエラーフロア現象を呈することが無くなることが推測できる。

実際、これ以外の畳み込み符号化器１０、畳み込み符号化器３０、及び多値変調マッピング回路４０を持つ符号化装置１について、低いＥ_b／Ｎ_Oにおいて、外符号のＩ_outが０．９以上１．０未満の領域でＥＸＩＴチャートが唯一の交点を持つような場合、インターリーバをｉｎ−ｌｉｎｅインターリーバにすれば、その性能曲線が上述したような現象を示すことが数多くある。例えば、Ｙ．Ｉｉｄａ，Ｔ．Ｙｏｋｏｋａｗａ，Ｔ．Ｍｉｙａｕｃｈｉ，Ｋ．Ｙａｍａｍｏｔｏ，Ｍ．Ｈａｔｔｏｒｉ，Ｒ．Ｊ．ＭｃＥｌｉｅｃｅ共著“Ｃｏｎｖｅｒｇｅｎｃｅ Ａｎａｌｙｓｉｓ ｏｆ ＳＣＣＣ ａｎｄ ＳＣＴＣＭ ｗｉｔｈ ｉｎ−ｌｉｎｅ Ｉｎｔｅｒｌｅａｖｅｒ”（Ｐｒｏｃ．ｏｆ ＩＳＩＴ ２００３，Ｙｏｋｏｈａｍａ，Ｊａｐａｎ，Ｊｕｎ．−Ｊｕｌ．，２００３）を参照されたい。

符号化装置は全体の符号化率が２／３で変調方式が８ＰＳＫのＳＣＴＣＭであるが、これ以外の符号化率、例えば、全体の符号化率が３／４で変調方式が１６ＱＡＭのＳＣＴＣＭ、全体の符号化率が５／６で変調方式が６４ＱＡＭのＳＣＴＣＭについても上記と同様の現象が確認されている。

では、ある外符号に対して、どのように内符号及び信号点配置を調節し、ＥＸＩＴチャートが上述の条件を満たすようにすれば良いのであろうか。信号点配置を無作為に調節しただけでは上述の条件を満たすようなＥＸＩＴチャートを得るのは難しい。特に、１６ＱＡＭ変調や６４ＱＡＭ変調など、送信値を送信点に配置する組合せの数が非常に膨大になるものについては不可能と言っても良い。

これを解決する方法として、変調装置の信号点配置における送信シンボル間の入力距離構造を調節する方法が挙げられる。

ここで、信号点配置における送信シンボル間の入力距離について説明する。信号点空間上で異なる２つの送信シンボルの組を考える。符号化率が１でカタストロフィックでない内符号について、トレリス上のある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ、他の時刻においては同じ送信シンボルを生じさせるように、内符号の２つの異なる符号化ビット系列を構成できることが知られている。このとき、それら内符号の２つの符号化ビット系列に対応する内符号の２つの入力ビット系列のハミング距離(すなわち、２つのビット系列のうちでビットが異なっている個数)を送信シンボル間の入力距離と呼ぶことにする。

この信号点配置における送信シンボル間の入力距離を、以下に示す２つの方法に従って調節し、内符号とマッピングの組についてのＥＸＩＴ特性の形状を調節することによって、上述の条件を満たすＥＸＩＴチャートが得られ、従ってインターリーバをｉｎ−ｌｉｎｅ化したときに、性能曲線が低いＥ_b／Ｎ_Oの範囲からウォーターフォール現象を呈するとともに、高いＢＥＲでエラーフロア現象を呈することが無いという意味で高性能の符号化装置を多くの場合において得ることができる。

信号点配置における送信シンボル間の入力距離構造を調節し、内符号とマッピングの組についてのＥＸＩＴ特性の形状を調節するための２つの方法を説明するために、図６に示すような、全体の符号化率が５／６で変調方式が６４ＱＡＭのＳＣＴＣＭ符号化装置を用いる。

外符号としての畳み込み符号化器１０１０は、符号化率５／６の畳み込み符号である。具体的には図７に示されるように、次式（２１）で示される生成行列Ｇ_Oで得られる符号化を行なうものを用いる。

インターリーバ１０２０は ｉｎ−ｌｉｎｅインターリーバ、すなわち外符号出力の６個のビット系列が互いに混ざり合わないように順序を置換して並べ替えるものを用いる。但し、ＥＸＩＴチャートを計測するときは ｏｖｅｒａｌｌインターリーバ、すなわち外符号出力の６個のビット系列をランダムに混ぜ合わせて順序を置換して並べ替えるものを想定する。

内符号としての畳み込み符号化器１０３０は、符号化率６／６の畳み込み符号であり、１個の入力成分に関しては有限インパルス応答であるか若しくは符号化せずにそのまま出力するものであり（ＦＩＲ成分）、５個の入力成分については無限インパルス応答である（ＩＩＲ成分）。具体的には図８に示されるものを用いる。

変調装置１０４０は、６４ＱＡＭ変調を行なう変調装置であり、入力６ビットを１つの単位として６４個のいずれかの信号点に配置し送信するものである。

本発明の第２の実施形態として説明するＳＣＴＣＭの復号器の構成は、上述した第１の実施形態のそれとほぼ同じ構成でよい。２つの要素復号器間でやり取りされるビット数が相違するだけである。

さて、内符号とマッピングの組についてのＥＸＩＴ特性の形状を調節する第１の方法は、入力距離が１となる送信点の組の信号点配置上におけるユークリッド距離を調節することである。

符号化装置１００１において、入力距離が１となる２個の送信点の組は全部で３２組あり、６４個の送信点は３２組のいずれかに属している。これら３２組の送信点を、図９に示すように最小のユークリッド距離上に配置する。このときの内符号とマッピングの組のＥＸＩＴ特性（Ｅ_b／Ｎ₀＝９．５ｄＢ）は、図１０の実線のようになる。なお、同図中の破線は外符号のＥＸＩＴ特性を示している。ここで、複数の実線は、信号点配置が異なるが、すべて図９の通りに入力距離が１となる送信点の３２組が配置されている。図１０を見ると、内符号とマッピングの組のＩ_inが１．０のところにおける切片の、内符号とマッピングの組のＩ_outの値が、どれも等しいことを理解できよう。

これに対して、入力距離が１となる送信点の３２組を図１１に示すように２番目に短いユークリッド距離上に配置すると、内符号とマッピングの組のＥＸＩＴ特性（Ｅ_b／Ｎ_O＝９．５ｄＢ）は図１２の実線のようになる。なお、破線は外符号のＥＸＩＴ特性を示している。ここで、複数の実線は、信号点配置は異なるが、すべて図１１の通りに入力距離が１となる送信点の３２組が配置されている。図１２を見ると、内符号とマッピングの組のＩ_in＝１．０における切片の、内符号とマッピングの組のＩ_outの値が、どれも等しく、且つその値が図１０よりも大きくなっていることを理解できよう。また、０．３≦Ｉ_in≦０．７近辺におけるＩ_outの値が図１０と比較して全体的に下がっていることも分かる。

入力距離が１となる送信点の組が信号点配置上において近いユークリッド距離にあればあるほど、内符号とマッピングの組のＩ_in＝１．０における切片の、内符号とマッピングの組のＩ_outの値は小さくなり、０．３≦Ｉ_in≦０．７近辺におけるＩ_outの値が大きくなるという傾向がある。

なお、信号点配置における最小のユークリッド距離をａとするとき、入力距離が１となる送信点の組をユークリッド距離が２ａ以上の場所に配置すると、内符号とマッピングの組のＩ_in＝１．０における切片の、内符号とマッピングの組のＩ_outの値は１．０に非常に近い値になる。

さて、図１０と図１２を比較すると、図１２では外符号のＩ_outが０．５近辺の領域で、ＥＸＩＴチャートが交点を持ってしまうのに対して、図１０の実線の何本かについては、外符号のＩ_outが０．９以上１．０未満の領域で、ＥＸＩＴチャートが唯一の交点を持つようになっているのが分かる。つまり、入力距離が１となる送信点の３２組を図１１に示すように配置するよりも、図９のように配置する方が良いことが分かる。

入力距離が１となる送信点の組が信号点配置上において近いユークリッド距離にあればあるほど、低いＥ_b／Ｎ_Oにおいて外符号のＩ_outが０．９以上１．０未満の領域で、ＥＸＩＴチャートが唯一の交点を持つようになり易いという傾向がある。つまり、入力距離が１となる送信点の３２組を図９に示すように配置するのが最良である。しかし、必ずしも図９のように配置しないと、ＥＸＩＴチャートが以上の条件を満たさないという訳ではなく、入力距離が１となる送信点の組の一部だけが最短のユークリッド距離にあるという場合でもＥＸＩＴチャートが以上の条件を満たすこともある。

ところで、図１０において、ＥＸＩＴチャートが以上の条件を満たす場合と、そうでない場合があった。この差はどこから来るのであろうか。ここで、ｂ_dfreeというパラメータを新たに設けて、符号とマッピングの組のＥＸＩＴ特性の形状を調節するもう１つの方法について説明する。

ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて入力距離を合計したものを、本明細書ではｂ_dfreeと呼ぶことにする（ここで決めたｂ_dfreeは一般的に通用しているｂ_dfreeの定数倍になるが、便宜的にこの定義を用いることにする）。６４ＱＡＭのＳＣＴＣＭの場合、最小のユークリッド距離にある送信点の組は全部で１１２組あるので、それら１１２組の送信シンボルのすべてについて入力距離を足すとｂ_dfreeが求まる。

さて、内符号とマッピングの組のＥＸＩＴ特性の形状を調節する第２の方法はｂ_dfreeの値を調節することである。

図１０では、信号点配置におけるｂ_dfreeの値と、それに対する内符号とマッピングの組の ＥＸＩＴ特性（実線）、及び外符号のＥＸＩＴ特性（破線）を示している。これを見ると、ｂ_dfreeが小さ過ぎると、内符号とマッピングの組のＥＸＩＴ特性が下に凸になり、ＥＸＩＴチャートは内符号とマッピングの組のＩ_in＝０．５の近辺で交点を持ってしまい、逆にｂ_dfreeが大き過ぎると、内符号とマッピングの組のＥＸＩＴ特性が上に凸になり、ＥＸＩＴチャートは内符号とマッピングの組のＩ_in＝０．２の近辺で交点を持ってしまうことが分かる。これに対し、ｂ_dfree ＝２０８及びｂ_dfree＝２２４においては、内符号とマッピング組のＩ_inが０．９以上１．０未満の領域で、ＥＸＩＴチャートが唯一の交点を持っているのが分かる。

一般に、ｂ_dfreeが大きくなると、内符号とマッピング組のＩ_in＝０の切片における内符号とマッピング組のＩ_outの値が小さくなり、０．４≦Ｉ_in≦１．０近辺におけるＩ_outの値が全体的に大きくなる。なお、ｂ_dfreeが同じでも内符号とマッピング組のＩ_in＝０の切片における内符号とマッピング組のＩ_outの値も同じになるとは限らない。

図１０より、最適なｂ_dfreeの範囲が存在することが言えるが、その範囲は全体の符号化率が５／６で変調方式が６４ＱＡＭのＳＣＴＣＭの場合ｂ_dfree≦２２４であることが望ましい。

以上の２つの方法によって、内符号とマッピングの組のＥＸＩＴ特性の形状を調節することによって、低Ｅ_b／Ｎ_Oにおいて内符号とマッピングの組のＩ_inが０．９以上１．０未満の領域で、ＥＸＩＴチャートが唯一の交点を持つような信号点配置を求めることができることが理解できよう。

さて、以上の２つの方法によって、ＥＸＩＴチャートが以上の条件を満たすという意味で最適の信号点配置を求めたところ、図１３のようになった。図１３の信号点配置を含む符号化装置１００１についてＥＸＩＴチャートを描くと図１４のようになる（Ｅ_b／Ｎ_O＝９．５ｄＢ）。破線は外符号の ＥＸＩＴ特性、実線は内符号とマッピングの組のＥＸＩＴ特性である。

一方、図１５は送信点に００００００から１１１１１１までの送信値を順番に配置しただけの信号点配置である。図１５の信号点配置を含む符号化装置１００１についてＥＸＩＴチャートを描くと図１６のようになる（Ｅ_b／Ｎ_O＝９．５ｄＢ）。破線は外符号のＥＸＩＴ特性、実線は内符号とマッピングの組の ＥＸＩＴ特性 である。図１６のＥＸＩＴチャートについては内符号とマッピングの組のＩ_inが０．９以上１．０未満の領域で唯一の交点を持つという条件を満たさないことが分かる。

これら２つの信号点配置を用いた符号化装置１００１について性能曲線を取り比較したところ、図１７のようになった。同図において、実線は図１３による符号化装置の性能曲線であり、破線は図１５による符号化装置の性能曲線であり、但し、外符号出力ビット系列と ｉｎ−ｌｉｎｅインターリーバへの入力との接続は図１８に示す通りに行なうものする。図１３による符号化装置の性能曲線は、約１０^-5のＢＥＲにてエラーフロア現象を呈しているものの、ウォーターフォール現象を呈するＳＮＲが図１３による符号化装置の性能曲線よりも良く１０^-4のＢＥＲにて０．１ｄＢ以上左側に寄っている。

よって、以上に示した２つの方法により送信シンボル間の入力距離構造を調節し内符号とマッピングの組についての ＥＸＩＴ特性 の形状を調節することにより、適当に選んだマッピングよりも良い性能を持つ符号化装置１００１を得ることが可能であることが確認できる。

ところで、これらの方法によって最適な性能の符号化装置１００１を求めたところ、その信号点配置におけるｂ_dfreeの値は２２４が望ましいことが判明した。

また、符号化装置１００１の外符号としての畳み込み符号化器１０１０に、図２０に示されるような下式（２２）で示される生成行列Ｇ₀で得られる符号化を行なうものを用いるとすると、その最適化結果の信号点配置におけるｂ_dfreeの値は２００であることが望ましいことが判明した。

なお、符号化装置１００１における最適な信号点配置の条件を、低Ｅ_b／Ｎ_Oにおいて内符号とマッピングの組のＩ_inが０．９以上１．０未満の領域で、ＥＸＩＴチャートが唯一の交点を持つとしてきたが、この低Ｅ_b／Ｎ_Oの具体的な目安を、本明細書では（シャノン限界＋０．４）ｄＢとする。図１９には複数の符号化率、変調方式の符号化装置のシャノン限界を示している。符号化装置１００１における低Ｅ_b／Ｎ_Oの目安は９．５ｄＢとなる。

また、外符号の出力ビット系列のうち内符号のＩＩＲ入力成分に入力されるものに限定したときの自由距離（Ｆｒｅｅ Ｄｉｓｔａｎｃｅ）をｄ_qf ^Oと呼ぶことにする（自由距離の定義については、例えばＡ．Ｄｈｏｌａｋｉａ著“ＩＮＴＲＯＤＵＣＴＩＯＮ ＴＯ ＣＯＮＶＯＬＵＴＩＯＮＡＬ ＣＯＤＥＳ ＷＩＴＨ ＡＰＰＬＩＣＡＴＩＯＮＳ”（ＫＬＵＷＥＲ ＡＣＡＤＥＭＩＣ ＰＵＢＬＩＳＨＥＲＳ，１９９４）などを参照されたい）。このｄ_qf ^Oが１よりも大きくなるような、内符号のＩＩＲ入力成分に入力される外符号の出力ビット系列の選び方が多くなる外符号、例えば全体の符号化率が５／６で１つのＦＩＲ成分と５つのＩＩＲ成分から成る内符号（符号化率６／６）が存在し変調方式が６４ＱＡＭのＳＣＴＣＭの場合、ｄ_qf ^O＞１となる外符号の出力成分のＦＩＲ成分、ＩＩＲ成分の分け方が、分け方の個数の最大である６通りであるような外符号（符号化率５／６）を用いると、全体の符号化装置の性能が向上することが確認されている。

以上説明してきた本発明の第２の実施形態では、全体の符号化率が５／６で変調方式が６４ＱＡＭのＳＣＴＣＭについて示したものであるが、これ以外の符号化率、変調方式のＳＣＴＣＭについても同様に本発明を適用することができる。例えば、全体の符号化率が２／３で変調方式が８ＰＳＫのＳＣＴＣＭ、全体の符号化率が３／４で変調方式が１６ＱＡＭのＳＣＴＣＭについても同様に本発明を適用することができる。

また、符号化装置１００１において、変調方式がＢＰＳＫ又はＧｒａｙマッピングによるＱＰＳＫの場合、符号はＳＣＴＣＭでなくＳＣＣＣとして扱われるが、この場合についても同様に本発明を適用することができる。

さらにまた、上述した実施の形態では、畳み込み符号化器１０１０におけるシフト・レジスタの数を４つとして説明したが、シフト・レジスタの数は、それ以上であってもそれ以下であってもよい。

また、上述した実施の形態では、畳み込み符号化器１０３０におけるシフト・レジスタの数を１つとして説明したが、この場合もシフト・レジスタの数は、例えば２であってもよいことは勿論である。

さらに、信号点の配置としては、上述した実施の形態として示したものの他、内符号との組み合わせに応じてさまざまなものが適用可能である。

さらにまた、本発明の第２の実施形態では、符号化装置における外符号の符号化として、符号化率が５／６の符号化を行ない、内符号の符号化として符号化率が６／６の符号化を行なうものとして説明したが、本発明の要旨はこれに限定されるものではない。例えば、外符号の符号化率をｋ／ｐとし（ｋ＜ｐ）、内符号の符号化率をｐ／ｎとする（ｐ≧ｎ）といったように、外符号の符号化として１未満の符号化率の符号化を行ない、内符号の符号化として１以上の符号化率の符号化を行ない、全体として符号化率がｋ／ｎとするさまざまな符号化率の組合せについても本発明を適用可能である。

また、本発明の第２の実施形態では、符号化装置における内符号の符号化として、符号化率が６／６の符号化を行ない、１つの入力ビット系列はＦＩＲであり残り５つの入力ビット系列はＩＩＲであるものとして説明してきたが、例えば、内符号の符号化率をｐ／ｎとして符号化を行ない、ｐ_F（１≦ｐ_F＜ｐ）個の入力ビット系列はＦＩＲであり残り（ｐ−ｐ_F）個の入力ビット系列はＩＩＲであるものとしても構わない。

また、本発明の第２の実施形態では、符号化装置における変調装置として、入力距離１の関係にある送信シンボルの組が比較的小さいユークリッド距離にあることが良く、特に入力距離１の関係にある送信シンボルの組のすべてが最小のユークリッド距離にあることが目安であると説明してきたが、本発明の要旨はこれに限定されるものではない。例えば、入力距離１の関係にある送信シンボルの組の全部でなく一部でも良く、最小のユークリッド距離ではなく２番目に小さいユークリッド距離などとしても構わない。

さらに、ｂ_dfreeは変調方式毎にある一定の値以下であることが良く、全体の符号化率が５／６で変調方式が６４ＱＡＭのＳＣＴＣＭの場合ｂ_dfree≦２２４であることが目安であると説明したが、他の変調方式においてはｂ_dfreeの上限となる値も異なってくる。例えば、全体の符号化率が２／３で変調方式が８ＰＳＫのＳＣＴＣＭの場合ｂ_dfree≦１６が目安となり、全体の符号化率が３／４で変調方式が１６ＱＡＭのＳＣＴＣＭの場合ｂ_dfree≦４８が目安となる。

さらに、本発明の第２の実施形態では、復号装置における軟出力復号回路として、ＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行なうものについて説明したが、本発明は、例えばいわゆるＳＯＶＡによる復号を行なうといったように、他の軟出力復号にも適用可能である。

また、本明細書中では、本発明に係る符号化装置及び復号装置ともハードウェアにより構成された装置であるものとして説明したが、これらの符号化装置及び復号装置とも、例えばワークステーションやパーソナル・コンピュータといったコンピュータ装置において実行可能なソフトウェアとして実現することが可能である。以下、この例について、図２１を参照しながら説明する。

コンピュータ装置１５０は、同図に示すように、各部を統括して制御するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１５１と、各種プログラムを含む情報を格納する読取専用のＲＯＭ１５２と、ワークエリアとして機能するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１５３と、各種プログラムやデータなどの記録及び／又は再生を行なうＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）１５４と、これらのＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４を接続するバス１５５と、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４と後述する表示部１５７、入力部１５８、通信部１５９及びドライブ１６０との間でデータの入出力を行なうための入出力インターフェース１５６と、各種情報を表示する表示部１５７と、ユーザによる操作を受け付ける入力部１５８と、外部との通信を行なうための通信部１５９と、フレキシブル・ディスクやコンパクト・ディスクなどの着脱自在な記録媒体１７０に対する各種情報の記録及び／又は再生を行なうドライブ１６０を備えている。

ＣＰＵ１５１は、バス１５５を介してＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４と接続しており、これらのＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４を制御する。また、ＣＰＵ１５１は、バス１５５を介して入出力インターフェース１５６に接続しており、この入出力インターフェース１５６に接続されている表示部１５７、入力部１５８、通信部１５９及びドライブ１６０を制御する。さらに、ＣＰＵ１５１は、ＲＯＭ１５２、ＨＤＤ１５４又はドライブ１６０に装着された記録媒体１７０に記録されている各種プログラムを実行する。

ＲＯＭ１５２は、各種プログラムを含む情報を格納している。ＲＯＭ１５２に格納されている情報は、ＣＰＵ１５１の制御の下に読み出される。

ＲＡＭ１５３は、ＣＰＵ１５１が各種プログラムを実行する際のワークエリアとして機能し、ＣＰＵ１５１の制御の下に、各種データを一時記憶する。

ＨＤＤ１５４は、ＣＰＵ１５１の制御の下に、ハードディスクに対して各種プログラムやデータなどの記録及び再生を行なう。

バス１５５は、ＣＰＵ１５１の制御の下に、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４から読み出された各種データなどを伝送するとともに、ＲＡＭ１５３及びＨＤＤ１５４に記録する各種データなどを伝送する。

入出力インターフェース１５６は、ＣＰＵ１５１の制御の下に表示部１５７に各種情報を表示するためのインターフェースと、ユーザにより入力部１５８を介して操作された内容を示す制御信号をＣＰＵ１５１に対して伝送するためのインターフェースと、ＣＰＵ１５１の制御の下に通信部１５９を介して外部との間でデータを入出力するためのインターフェースと、ドライブ１６０に装着された記録媒体１７０に対して各種情報の記録及びは再生を行なうためのインターフェースを備え、ＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４からのデータを表示部１５７、入力部１５８、通信部１５９及びドライブ１６０に対して出力したり、表示部１５７、入力部１５８、通信部１５９及びドライブ１６０からのデータをＣＰＵ１５１、ＲＯＭ１５２、ＲＡＭ１５３及びＨＤＤ１５４に対して入力したりする。

表示部１５７は、例えばＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）からなり、ＣＰＵ１５１の制御の下に、例えばＨＤＤ１５４に記録されていたデータ等の各種情報を表示する。

入力部１５８は、例えばユーザによるキーボードやマウスの操作を受容し、操作内容を示す制御信号をＣＰＵ１５１に対して出力する。

通信部１５９は、ＣＰＵ１５１の制御の下に、例えばネットワーク回線や衛星回線などにより外部との通信を行なうインターフェースとして機能する。

ドライブ１６０は、例えばフレキシブル・ディスク、ＣＤ−ＲＯＭ又はＭＯといった磁気、光又は光磁気ディスク等の記録媒体１７０を着脱し、ＣＰＵ１５１の制御の下に、装着された記録媒体１７０に対する各種情報の記録や再生を行なう。

このようなコンピュータ装置１５０は、ＣＰＵ１５１によって、上述した符号化装置１における符号化処理及び／又は復号装置３における復号処理をプログ
ラムを実行することにより実現することができる。

まず、コンピュータ装置１５０における符号化処理について説明する。コンピュータ装置１５０は、例えばユーザが符号化プログラムを実行するための所定の操作を行なうと、入力部１５８によって、操作内容を示す制御信号をＣＰＵ１５１に対して供給する。これに応じて、コンピュータ装置１５０は、ＣＰＵ１５１によって、符号化プログラムをＲＡＭ１５３にロードして実行し、符号化して得られた符号化伝送シンボルを通信部１５９経由で外部へと出力するとともに、必要に応じて、表示部１５７に処理結果などを表示する。

ここで、符号化プログラムは、例えば記録媒体１７０により提供されるものであって、ＣＰＵ１５１の制御の下に、この記録媒体１７０から直接読み出されてもよく、ハードディスクに１度記録されたものが読み出されてもよい。また、符号化プログラムは、ＲＯＭ１５２にあらかじめ格納されていてもよい。さらに、符号化の対象とするデータは、ここではハードディスクに記録されているものとする。なお、このデータは、上述した入力データＤ１に対応するものである。

具体的には、コンピュータ装置１５０は、ＣＰＵ１５１により符号化プログラムを実行すると、ＣＰＵ１５１の制御の下に、ハードディスクに記録されている所望のデータを読み出し、このデータに対して外符号の符号化として符号化率２／３又は５／６の畳み込み演算を行ない、上述した符号化データＤ２に対応する符号化データを生成する。

続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化データに対してインターリーブを施し、上述したインターリーブ・データＤ３に対応するインターリーブ・データを生成する。このとき、コンピュータ装置１５０は、上述した第２の条件を満たすように、符号化データに対してインターリーブを施す。

続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成したインターリーブ・データに対して内符号の符号化として符号化率が３／３＝１又は６／６＝１の畳み込み演算を行ない、上述した符号化データＤ４に対応する符号化データを生成する。このとき、コンピュータ装置１５０は、上述した第１の条件を満たすように、内符号の符号化を行なう。

そして、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化データを例えば８ＰＳＫ変調方式の伝送シンボルにマッピングし、上述した符号化伝送シンボルＤ５に対応する符号化伝送シンボルを生成する。このとき、コンピュータ装置１５０は、上述した第２の条件を満たすように、生成した符号化データをマッピングする。

コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した符号化伝送シンボルを１度ハードディスクなどに記録した後、所望のタイミングで符号化伝送シンボルを読み出し、通信部１５９を介して外部へと出力するとともに、要に応じて、表示部１５７に処理結果などを表示する。なお、生成した符号化伝
送シンボルは、記録媒体１７０等に記録することもできる。

このように、コンピュータ装置１５０は、上述した符号化装置１における符号化処理を、符号化プログラムを実行するという形態で実現することができる。

次に、コンピュータ装置１５０における復号処理について説明する。コンピュータ装置１５０は、例えばユーザが復号プログラムを実行するための所定の操作を行なうと、入力部１５８によって、操作内容を示す制御信号をＣＰＵ１５１に対して供給する。これに応じて、コンピュータ装置１５０は、ＣＰＵ１５１によって、復号プログラムをＲＡＭ１５３にロードして実行し、通信部１５９を介して外部から受信し、上述した受信語Ｄ６に対応するものでありハードディスクなどに記録されている受信語を復号するとともに、必要に応じて、表示部１５７に処理結果などを表示する。

なお、復号プログラムも、符号化プログラムと同様に、例えば記録媒体１７０により提供されるものであって、ＣＰＵ１５１の制御の下に、この記録媒体１７０から直接読み出されてもよく、ハードディスクに１度記録されたものが読み出されてもよい。また、復号プログラムは、ＲＯＭ１５２にあらかじめ格納されていてもよい。

具体的には、コンピュータ装置１５０は、ＣＰＵ１５１により復号プログラムを実行すると、ＣＰＵ１５１の制御の下に、ハードディスクから読み出した受信語、若しくは通信部１５９を介して受信した受信語に対して例えばＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行なうことによって、内符号の軟出力復号を行ない、上述した外部情報Ｄ８に対応する外部情報を生成する。

続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した外部情報にデインターリーブを施し、上述した事前確率情報Ｄ９に対応する事前確率情報を生成する。

続いて、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、生成した事前確率情報に対して例えばＢＣＪＲアルゴリズムに基づくＭＡＰ復号を行なうことによって、外符号の軟出力復号を行ない、上述した外部情報Ｄ１２に対応する外部情報を生成し、この外部情報にインターリーブを施し、上述した事前確率情報Ｄ７に対応する事前確率情報を生成する。

そして、コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、このような復号動作を例えば数回乃至数十回といった所定の回数だけ反復して行ない、上述した外部情報Ｄ１１に対応する所定回数の復号動作の結果として得られた軟出力の外部情報に基づいて、硬出力の復号データを出力する。

コンピュータ装置１５０は、ＣＰＵ１５１の制御の下に、得られた復号データをハードディスクなどに記録し、必要に応じて、表示部１５７に処理結果などを表示する。なお、得られた復号データは、記録媒体１７０などに記録することもできる。

このように、コンピュータ装置１５０は、上述した復号装置３における復号処理を、復号プログラムを実行するという形態で実現することができる。
［追補］
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。

図１は、２つの確率密度分布ｆ₊₁（ｌ）とｆ_-1（ｌ）を示した図である。 図２は、内符号とマッピングの組に関する複数個の（Ｉ_in，Ｉ_out）の計算方法を説明するための図である。 図３は、内符号とマッピングの組に関する複数個の（Ｉ_in，Ｉ_out）の計算方法を説明するための図である。 図４は、あるＳＣＣＣにおけるＥＸＩＴチャートのイメージ図である。 図５は、符号化率２／３、８ＰＳＫ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置のＥＸＩＴチャートを示した図である。 図６は、符号化率５／６、６４ＱＡＭ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置の構成を示したブロック図である。 図７は、符号化装置が備える外符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図８は、符号化装置が備える内符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図９は、６４ＱＡＭ変調方式に基づく信号点配置における入力距離１の送信シンボルの組の分布を示した図である。 図１０は、符号化率５／６、６４ＱＡＭ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置のＥＸＩＴチャートを示した図である。 図１１は、６４ＱＡＭ変調方式に基づく信号点配置における入力距離１の送信シンボルの組の分布を説明する図である。 図１２は、符号化率５／６、６４ＱＡＭ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置のＥＸＩＴチャートを示した図である。 図１３は、６４ＱＡＭ変調方式に基づく信号点配置を示した図である。 図１４は、符号化率５／６、６４ＱＡＭ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置のＥＸＩＴチャートを示した図である。 図１５は、６４ＱＡＭ変調方式に基づく信号点配置を示した図である。 図１６は、符号化率５／６、６４ＱＡＭ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置のＥＸＩＴチャートを示した図である。 図１７は、異なる２つの信号点配置によるデータ送受信システムにおける性能曲線を示した図である。 図１８は、内符号の各入力成分を分離してインターリーブするインターリーバを用いた符号化率５／６、６４ＱＡＭ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置の構成を示したブロック図である。 異なる符号化率および変調方式のデータ送受信システムにおける符号化装置のシャノン限界を示した表である。 図２０は、符号化装置が備える外符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図２１は、コンピュータ装置の構成を示したブロック図である。 図２２は、通信モデルの構成を示したブロック図である。 図２３は、従来のＳＣＣＣの符号化装置の構成を示したブロック図である。 図３は、図２３に示した符号化装置が備える外符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図２５は、図２３に示した符号化装置が備えるインターリーバの構成を示したブロック図である。 図２６は、図２３に示した符号化装置が備える内符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図２７は、従来のＳＣＣＣの復号装置の構成を示したブロック図である。 図２８は、従来のＳＣＴＣＭの符号化装置の他の構成を示したブロック図である。 図２９は、図２８に示した符号化装置が備える外符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図３０は、図２８に示した符号化装置が備える内符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図３１は、従来の復号装置の他の構成を示したブロック図である。 図３２は、図２３に示した符号化装置と図２７に示した復号装置により構成される従来のシステムにおける性能曲線を示した図である。 図３３は、図２８に示した符号化装置と図３１に示した復号装置により構成される従来のシステムにおける性能曲線を示した図である。 図３４は、８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、最小ユークリッド距離の入力距離総和が１６の場合の信号点配置を示した図である。 図３５は、本発明の第１の実施形態に係るデータ送受信システムを適用する通信モデルの構成を示したブロック図である。 図３６は、符号化率２／３、８ＰＳＫ ＳＣＴＣＭによるデータ送受信システムにおける符号化装置の構成を示したブロック図である。 図３７は、第１の条件を満たす内符号の符号化を行なう畳み込み符号化器を用いた場合の性能曲線を示した図である。 図３８は、８ＰＳＫ変調方式に基づく信号点配置を示した図である。 図３９は、第２の条件を満たすインターリーバを用いた場合の性能曲線を示した図である。 図４０は、符号化装置が備える外符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図４１は、符号化装置が備えるインターリーバの構成を示したブロック図である。 図４２は、符号化装置が備える内符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図４３は、図３５に示したデータ送受信システムにおける復号装置の構成を示したブロック図である。 図４４は、復号装置が備える内符号の軟出力復号を行なう軟出力復号回路の構成を示したブロック図である。 図４５は、復号装置が備える外符号の軟出力復号を行なう軟出力復号回路の構成を示したブロック図である。 図４６は、図３５に示したデータ送受信システムにおける性能曲線と、従来のシステムにおける性能曲線と比較した図である。 図４７は、８ＰＳＫ変調方式に基づく信号点配置を説明する図であって、最小ユークリッド距離の入力距離総和が１４の場合の信号点配置を示した図である。 図４８は、ＳＣＣＣによるデータ送受信システムにおける符号化装置の構成を示したブロック図である。 図４９は、第１の条件を満たす内符号の符号化を行なう畳み込み符号化器を用いた場合の性能曲線を示した図である。 図５０は、第２の条件を満たすインターリーバを用いた場合の性能曲線を示した図である。 図５１は、符号化装置が備える内符号の符号化を行なう畳み込み符号化器の構成を示したブロック図である。 図５２は、図３５に示したデータ送受信システムにおける性能曲線と、従来のシステムにおける性能曲線とを比較した図である。

符号の説明

１００１…符号化装置
１０１０…畳み込み符号化器（外符号）
１０２０…インターリーバ
１０３０…畳み込み符号化器（内符号）
１０４０…変調器

Claims (50)

1. 入力されたデータに対して縦列連接符号化を行なう符号化装置であって、
   入力されたｋ個のビット系列からなるデータに対して符号化率がｋ／ｐの符号化を行なう第１の符号化手段と、
   前記第１の符号化手段により符号化されたｐ個のビット系列からなるデータを入力し、その順序を置換して並べ替える置換手段と、
   前記置換手段により置換されたｐ個のビット系列からなるデータに対して符号化率がｐ／ｎ（ｐ≦ｎ）の符号化を行なう第２の符号化手段を備え、
   前記第２の符号化手段は、前記置換手段から供給されたｐ個のビット系列からなるデータのうち、ｐ_F（１≦ｐ_F＜ｐ）個のビット系列からなるデータに関しては有限インパルス応答であるか若しくは符号化せずにそのまま出力する有限インパルス応答部と、（ｐ−ｐ_F）個のビット系列からなるデータに関して無限インパルス応答を出力する無限インパルス応答部を備え、
   前記置換手段は、前記第１の符号化手段から供給された前記ｐ個のビット系列からなるデータのうち、前記第２の符号化手段の無限インパルス応答部に入力されるビット系列とそれ以外のビット系列が互いに混ざり合わないように順序を置換して並べ替え、
   前記第１の符号化手段における出力相互情報量と入力相互情報量の関係並びに前記第２の符号化手段における入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、同符号化率且つ２相位相変調方式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の１ビット当たりの信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように、前記第２の符号化手段が構成されている、
   ことを特徴とする符号化装置。
2. 前記第２の符号化手段により符号化されたｎ個のビット系列からなるデータを所定の変調方式の伝送シンボルにマッピングするマッピング手段を備え、縦列連接符号化変調を行ない、
   前記第１の符号化手段における出力相互情報量と入力相互情報量の関係並びに前記第２の符号化手段における入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、同符号化率且つ同変調方式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化手段及び前記マッピング手段が構成されている、
   ことを特徴とする請求項１に記載の符号化装置。
3. 前記マッピング手段は２相位相変調方式による変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
4. 前記マッピング手段は４相位相変調方式による変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
5. 前記マッピング手段は８相位相変調方式による変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
6. 前記マッピング手段は１６値直交振幅変調方式による変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
7. 前記マッピング手段は３２値直交振幅変調方式による変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
8. 前記マッピング手段は６４値直交振幅変調方式による変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
9. 前記マッピング手段は内符号の１時刻の出力ｎビットを２ⁿ値変調方式により１送信シンボルにマッピングするように変調を行なう、
   ことを特徴とする請求項２に記載の符号化装置。
10. 前記マッピング手段は、ある１時刻においてのみ異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせるような前記第２の符号化手段の２つの入力ビット系列について、そのハミング距離が１となるときのそれら２つの異なる送信シンボルの組の一部又はすべてが互いに最短のユークリッド距離にあるような点に配置される変調を行なう、
    ことを特徴とする請求項２に記載の符号化装置。
11. 前記マッピング手段は、ある１時刻においてのみ異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせるような前記第２の符号化手段の２つの入力ビット系列について、そのハミング距離が１となるときのそれら２つの異なる送信シンボルの組の一部又はすべてが互いに２番目に短いユークリッド距離にあるような点に配置される変調を行なう、
    ことを特徴とする請求項２に記載の符号化装置。
12. 前記マッピング手段は、ある１時刻においてのみ異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせるような前記第２の符号化手段の２つの入力ビット系列について、そのハミング距離が１となるときのそれら２つの異なる送信シンボルの組の一部又はすべてが互いに最短又は２番目に短いユークリッド距離にあるような点に配置される変調を行なう、
    ことを特徴とする請求項２に記載の符号化装置。
13. 前記第１の符号化手段は符号化率が２／３であり、
    前記第２の符号化手段は符号化率が３／３であり、
    前記マッピング手段は、信号点空間上で互いにユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の２つの入力ビット系列同士のハミング距離の合計が１６以下となるような８値位相変調による変調を行なう、
    ことを特徴とする請求項５に記載の符号化装置。
14. 前記第１の符号化手段は符号化率が３／４であり、
    前記第２の符号化手段は符号化率が４／４であり、
    前記マッピング手段は、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の入力ビット系列同士のハミング距離の合計が４８以下となるような１６値直交振幅変調による変調を行なう、
    ことを特徴とする請求項６に記載の符号化装置。
15. 前記第１の符号化手段は符号化率が５／６であり、
    前記第２の符号化手段は符号化率が６／６であり、
    前記マッピング手段は、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の入力ビット系列同士のハミング距離の合計が２２４以下となるような６４値直交振幅変調による変調を行なう、
    ことを特徴とする請求項８に記載の符号化装置。
16. 前記置換手段は、前記第１の符号化手段から供給されたｐ個のビット系列からなるデータを、同一入力ビット系列に属するデータが同一出力ビット系列に属するように順序を置換して並べ替える、
    ことを特徴とする請求項１に記載の符号化装置。
17. 前記第１の符号化手段は、ｐ個の符号化ビット系列のうちの（ｐ−１）個のビット系列についての自由距離が１よりも大きくなるような、（ｐ−１）個のビット系列の選び方がｐ／２個以上存在する、
    ことを特徴とする請求項１に記載の符号化装置。
18. 前記第１の符号化手段は、下式で示される生成行列Ｇ₀により符号化率５／６の畳み込み符号化を行ない、
    

    

    前記マッピング手段は、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の入力ビット系列同士のハミング距離の合計が２２４となるような６４値直交振幅変調による変調を行なう、
    ことを特徴とする請求項１５に記載の符号化装置。
19. 前記第１の符号化手段は、下式で示される生成行列Ｇ₀により符号化率５／６の畳み込み符号化を行ない、
    

    

    前記マッピング手段は、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の入力ビット系列同士のハミング距離の合計が２００となるような６４値直交振幅変調による変調を行なう、
    ことを特徴とする請求項１５に記載の符号化装置。
20. 前記第１の符号化手段は符号化率が１／２であり、
    前記第２の符号化手段は符号化率が２／２であり、
    前記マッピング手段は２相位相変調方式による変調を行ない、
    前記第１の符号化手段における出力相互情報量と入力相互情報量の関係並びに前記第２の符号化手段における入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、０．６デシベル以下の信号対電力雑音比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化手段及び前記マッピング手段が構成されている、
    ことを特徴とする請求項３に記載の符号化装置。
21. 前記第１の符号化手段は符号化率が２／３であり、
    前記第２の符号化手段は符号化率が３／３であり、
    前記マッピング手段は８相位相変調方式による変調を行ない、
    前記第１の符号化手段における出力相互情報量と入力相互情報量の関係並びに前記第２の符号化手段における入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、３．２デシベル以下の信号対電力雑音比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化手段及び前記マッピング手段が構成されている、
    ことを特徴とする請求項１３に記載の符号化装置。
22. 前記第１の符号化手段は符号化率が３／４であり、
    前記第２の符号化手段は符号化率が４／４であり、
    前記マッピング手段は１６値直交振幅変調方式による変調を行ない、
    前記第１の符号化手段における出力相互情報量と入力相互情報量の関係並びに前記第２の符号化手段における入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、５．０デシベル以下の信号対雑音比において、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化手段及び前記マッピング手段が構成されている、
    ことを特徴とする請求項１４に記載の符号化装置。
23. 前記第１の符号化手段は符号化率が５／６であり、
    前記第２の符号化手段は符号化率が６／６であり、
    前記マッピング手段は６４値直交振幅変調方式による変調を行ない、
    前記第１の符号化手段における出力相互情報量と入力相互情報量の関係並びに前記第２の符号化手段における入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、９．５デシベル以下の信号対雑音比において、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化手段及び前記マッピング手段が構成されている、
    ことを特徴とする請求項１５に記載の符号化装置。
24. 入力されたデータに対して縦列連接符号化を行なう符号化方法であって、
    入力されたｋ個のビット系列からなるデータに対して符号化率がｋ／ｐの符号化を行う第１の符号化ステップと、
    前記第１の符号化ステップにおいて符号化されたｐ個のビット系列からなるデータを入力し、その順序を置換して並べ替える置換ステップと、
    前記置換ステップにおいて置換されたｐ個のビット系列からなるデータに対して符号化率がｐ／ｎ（ｐ≦ｎ）の符号化を行なう第２の符号化手段を備え、
    前記第２の符号化ステップでは、前記置換ステップで出力されるｐ個のビット系列からなるデータのうち、ｐ_F（１≦ｐ_F＜ｐ）個のビット系列からなるデータに関しては有限インパルス応答であるか若しくは符号化せずにそのまま出力する有限インパルス応答と、（ｐ−ｐ_F）個のビット系列からなるデータに関して無限インパルス応答を出力する無限インパルス応答を行ない、
    前記置換ステップでは、前記第１の符号化ステップで出力される前記ｐ個のビット系列からなるデータのうち、前記第２の符号化ステップの無限インパルス応答処理に投入されるビット系列とそれ以外のビット系列が互いに混ざり合わないように順序を置換して並べ替え、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、同符号化率且つ２相位相変調方式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の１ビット当たりの信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップが構成されている、
    ことを特徴とする符号化方法。
25. 前記第２の符号化ステップにおいて符号化されたｎ個のビット系列からなるデータを所定の変調方式の伝送シンボルにマッピングするマッピング・ステップを備え、縦列連接符号化変調を行ない、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、同符号化率且つ同変調方 式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップ及び前記マッピング・ステップが構成されている、
    ことを特徴とする請求項２４に記載の符号化方法。
26. 前記マッピング・ステップでは２相位相変調方式による変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
27. 前記マッピング・ステップでは４相位相変調方式による変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
28. 前記マッピング・ステップでは８相位相変調方式による変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
29. 前記マッピング・ステップでは１６値直交振幅変調方式による変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
30. 前記マッピング・ステップでは３２値直交振幅変調方式による変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
31. 前記マッピング・ステップでは６４値直交振幅変調方式による変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
32. 前記マッピング・ステップでは、内符号の１時刻の出力ｎビットを２n値変調方式により１送信シンボルにマッピングするように変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
33. 前記マッピング・ステップでは、ある１時刻においてのみ異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせるような前記第２の符号化ステップの２つの入力ビット系列について、そのハミング距離が１となるときのそれら２つの異なる送信シンボルの組の一部又はすべてが互いに最短のユークリッド距離にあるような点に配置される変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
34. 前記マッピング・ステップでは、ある１時刻においてのみ異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせるような前記第２の符号化ステップの２つの入力ビット系列について、そのハミング距離が１となるときのそれら２つの異なる送信シンボルの組の一部又はすべてが互いに２番目に短いユークリッド距離にあるような点に配置される変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
35. 前記マッピング・ステップでは、ある１時刻においてのみ異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせるような前記第２の符号化ステップの２つの入力ビット系列について、そのハミング距離が１となるときのそれら２つの異なる送信シンボルの組の一部又はすべてが互いに最短又は２番目に短いユークリッド距離にあるような点に配置される変調を行なう、
    ことを特徴とする請求項２５に記載の符号化方法。
36. 前記第１の符号化ステップの符号化率が２／３であり、
    前記第２の符号化ステップの符号化率が３／３であり、
    前記マッピング・ステップでは、信号点空間上で互いにユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化ステップの２つの入力ビット系列同士のハミング距離の合計が１６以下となるような８値位相変調による変調を行なう、
    ことを特徴とする請求項２８に記載の符号化方法。
37. 前記第１の符号化ステップの符号化率が３／４であり、
    前記第２の符号化ステップの符号化率が４／４であり、
    前記マッピング・ステップでは、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化ステップの入力ビット系列同士のハミング距離の合計が４８以下となるような１６値直交振幅変調による変調を行なう、
    ことを特徴とする請求項２９に記載の符号化方法。
38. 前記第１の符号化ステップの符号化率が５／６であり、
    前記第２の符号化ステップの符号化率が６／６であり、
    前記マッピング・ステップでは、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化ステップの入力ビット系列同士のハミング距離の合計が２２４以下となるような６４値直交振幅変調による変調を行なう、
    ことを特徴とする請求項３１に記載の符号化方法。
39. 前記置換ステップでは、前記第１の符号化ステップで生成されるｐ個のビット系列からなるデータを、同一入力ビット系列に属するデータが同一出力ビット系列に属するように順序を置換して並べ替える、
    ことを特徴とする請求項２４に記載の符号化方法。
40. 前記第１の符号化ステップでは、ｐ個の符号化ビット系列のうちの（ｐ−１）個のビット系列についての自由距離が１よりも大きくなるような、（ｐ−１）個のビット系列の選び方がｐ／２個以上存在する、
    ことを特徴とする請求項２４に記載の符号化方法。
41. 前記第１の符号化ステップでは、下式で示される生成行列Ｇ₀により符号化率５／６の畳み込み符号化を行ない、
    

    

    前記マッピング・ステップでは、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の入力ビット系列同士のハミング距離の合計が２２４となるような６４値直交振幅変調による変調を行なう、
    ことを特徴とする請求項３８に記載の符号化方法。
42. 前記第１の符号化ステップでは、下式で示される生成行列Ｇ₀により符号化率５／６の畳み込み符号化を行ない、
    

    

    前記マッピング・ステップでは、ユークリッド距離が最小となる異なる２つの送信シンボルの組のすべてについて、ある１時刻においてのみそれら２つの異なる送信シンボルを生じさせ他の時刻においては同じ送信シンボルを生じさせる前記第２の符号化手段の入力ビット系列同士のハミング距離の合計が２００となるような６４値直交振幅変調による変調を行なう、
    ことを特徴とする請求項３８に記載の符号化方法。
43. 前記第１の符号化ステップの符号化率が１／２であり、
    前記第２の符号化手ステップの符号化率が２／２であり、
    前記マッピング・ステップでは２相位相変調方式による変調を行ない、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、０．６デシベル以下の信号対電力雑音比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化ステップの出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップ及び前記マッピング・ステップが構成されている、
    ことを特徴とする請求項２６に記載の符号化方法。
44. 前記第１の符号化ステップでは符号化率が２／３であり、
    前記第２の符号化ステップでは符号化率が３／３であり、
    前記マッピング・ステップでは８相位相変調方式による変調を行ない、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、３．２デシベル以下の信号対電力雑音比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化ステップの出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップ及び前記マッピング・ステップが構成されている、
    ことを特徴とする請求項３６に記載の符号化方法。
45. 前記第１の符号化ステップの符号化率が３／４であり、
    前記第２の符号化ステップの符号化率が４／４であり、
    前記マッピング・ステップでは１６値直交振幅変調方式による変調を行ない、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、５．０デシベル以下の信号対雑音比において、前記第１の符号化ステップの出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップ及び前記マッピング・ステップが構成されている、
    ことを特徴とする請求項３７に記載の符号化方法。
46. 前記第１の符号化ステップの符号化率が５／６であり、
    前記第２の符号化ステップの符号化率が６／６であり、
    前記マッピング・ステップでは６４値直交振幅変調方式による変調を行ない、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、９．５デシベル以下の信号対雑音比において、前記第１の符号化ステップの出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップ及び前記マッピング・ステップが構成されている、
    ことを特徴とする請求項３８に記載の符号化方法。
47. 請求項１に記載の符号化装置により縦列連接符号化された符号の復号を行なう復号装置であって、
    前記第２の符号化手段に対応して備えられ、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行なう第１の軟出力復号手段と、
    前記第１の軟出力復号手段に縦列に連接し、前記置換手段により並べ替えられたｐ個のビット系列からなるデータの配列を、前記第１の符号化手段により符号化されたｐ個のビット系列からなるデータの配列に戻すように、入力された軟入力のｐ個の軟値の系列からなるデータを並べ替える逆置換手段と、
    前記第１の符号化手段に対応して備えられ且つ前記逆置換手段に縦列に連接し、前記逆置換手段から出力された軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報を用いて軟出力復号を行なう第２の軟出力復号手段と、
    前記置換手段と同一の置換位置情報に基づいて、前記第２の軟出力復号手段から出力された軟入力のｐ個の軟値の系列からなるデータを構成する各軟値の順序を置換して並べ替える第２の置換手段とを備え、
    前記第１の軟出力復号手段は、前記情報ビットに対する事前確率情報として、前記第２の置換手段から出力された軟入力のデータを入力する、
    ことを特徴とする復号装置。
48. 請求項２４に記載の符号化方法により縦列連接符号化された符号の復号を行なう復号方法であって、
    前記第２の符号化ステップに対応して備えられ、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行なう第１の軟出力復号ステップと、
    前記第１の軟出力復号ステップに縦列に連接し、前記置換ステップにおいて並べ替えられたｐ個のビット系列からなるデータの配列を、前記第１の符号化ステップにより符号化されたｐ個のビット系列からなるデータの配列に戻すように、入力された軟入力のｐ個の軟値の系列からなるデータを並べ替える逆置換ステップと、
    前記第１の符号化ステップに対応して備えられ且つ前記逆置換ステップに縦列に連接し、前記逆置換ステップで出力される軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報を用いて軟出力復号を行なう第２の軟出力復号ステップと、
    前記置換ステップと同一の置換位置情報に基づいて、前記第２の軟出力復号ステップで出力される軟入力のｐ個の軟値の系列からなるデータを構成する各軟値の順序を置換して並べ替える第２の置換ステップとを備え、
    前記第１の軟出力復号ステップでは、前記情報ビットに対する事前確率情報として、前記第２の置換ステップで出力される軟入力のデータを入力する、
    ことを特徴とする復号方法。
49. 入力されたデータに対して縦列連接符号化を行なうための符号化処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
    入力されたｋ個のビット系列からなるデータに対して符号化率がｋ／ｐの符号化を行なう第１の符号化ステップと、
    前記第１の符号化ステップにおいて符号化されたｐ個のビット系列からなるデータを入力し、その順序を置換して並べ替える置換ステップと、
    前記置換ステップにおいて置換されたｐ個のビット系列からなるデータに対して符号化率がｐ／ｎ（ｐ≦ｎ）の符号化を行なう第２の符号化手段を備え、
    前記第２の符号化ステップでは、前記置換ステップで出力されるｐ個のビット系列からなるデータのうち、ｐ_F（１≦ｐ_F＜ｐ）個のビット系列からなるデータに関しては有限インパルス応答であるか若しくは符号化せずにそのまま出力する有限インパルス応答と、（ｐ−ｐ_F）個のビット系列からなるデータに関して無限インパルス応答を出力する無限インパルス応答を行ない、
    前記置換ステップでは、前記第１の符号化ステップで出力される前記ｐ個のビット系列からなるデータのうち、前記第２の符号化ステップの無限インパルス応答処理に投入されるビット系列とそれ以外のビット系列が互いに混ざり合わないように順序を置換して並べ替え、
    前記第１の符号化ステップにおける出力相互情報量と入力相互情報量の関係並びに前記第２の符号化ステップにおける入力相互情報量と出力相互情報量の関係を記述したＥＸＩＴチャート上で、同符号化率且つ２相位相変調方式の符号化方式におけるシャノン限界から０．４デシベルを加算した値以下の１ビット当たりの信号対雑音電力比Ｅ_b／Ｎ_Oにおいて、前記第１の符号化手段の出力相互情報量が０．９以上１．０未満の領域で唯一の交点を持つように前記第２の符号化ステップが構成されている、
    ことを特徴とするコンピュータ・プログラム。
50. 請求項４９に記載のコンピュータ・プログラムを実行することにより縦列連接符号化された符号の復号を行なうための復号処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
    前記第２の符号化ステップに対応して備えられ、入力された軟入力である受信語と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報とを用いて軟出力復号を行なう第１の軟出力復号ステップと、
    前記第１の軟出力復号ステップに縦列に連接し、前記置換ステップにおいて並べ替えられたｐ個のビット系列からなるデータの配列を、前記第１の符号化ステップにより符号化されたｐ個のビット系列からなるデータの配列に戻すように、入力された軟入力のｐ個の軟値の系列からなるデータを並べ替える逆置換ステップと、
    前記第１の符号化ステップに対応して備えられ且つ前記逆置換ステップに縦列に連接し、前記逆置換ステップで出力される軟入力であるｐ個の軟値の系列からなる符号ビットに対する事前確率情報と、入力された軟入力であるｐ個の軟値の系列からなる情報ビットに対する事前確率情報を用いて軟出力復号を行なう第２の軟出力復号ステップと、
    前記置換ステップと同一の置換位置情報に基づいて、前記第２の軟出力復号ステップで出力される軟入力のｐ個の軟値の系列からなるデータを構成する各軟値の順序を置換して並べ替える第２の置換ステップとを備え、
    前記第１の軟出力復号ステップでは、前記情報ビットに対する事前確率情報として、前記第２の置換ステップで出力される軟入力のデータを入力する、
    ことを特徴とするコンピュータ・プログラム。

Images