JP2016513896A - 逐次干渉除去（ｓｉｃ）をサポートするための前方誤り訂正（ｆｅｃ） - Google Patents

逐次干渉除去（ｓｉｃ）をサポートするための前方誤り訂正（ｆｅｃ） Download PDF

Info

Publication number
JP2016513896A
JP2016513896A JP2015560535A JP2015560535A JP2016513896A JP 2016513896 A JP2016513896 A JP 2016513896A JP 2015560535 A JP2015560535 A JP 2015560535A JP 2015560535 A JP2015560535 A JP 2015560535A JP 2016513896 A JP2016513896 A JP 2016513896A
Authority
JP
Japan
Prior art keywords
fec
bits
blocks
code
stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015560535A
Other languages
English (en)
Inventor
アーロン・カラード
モハンマドハディ・バリーグ
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2016513896A publication Critical patent/JP2016513896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/0048—Decoding adapted to other signal detection operation in conjunction with detection of multiuser or interfering signals, e.g. iteration between CDMA or MIMO detector and FEC decoder
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

独立して復号可能なリソースブロックを生成する前方誤り訂正（FEC）技術は、逐次干渉除去（SIC）復調に有益である。独立して復号可能なリソースブロックを生成するための１つのFEC技術は、実質的にFECコードブロックの全てのビットが単一のリソースブロック内で搬送されるように、ローカルに復号可能なFECコードブロックを一意のリソースブロックにマッピングするステップを含む。ローカルに復号可能なFECコードブロックは、異なるFEC符号化モジュールから、または共通のFEC符号化モジュールから生成されることができる。独立して復号可能なリソースブロックを生成するための別の技術は、情報ビットのストリームを、内側ピアリングパリティビットを高い比率で有する低密度パリティ検査（LDPC）コードブロックに符号化するステップを含む。内側ピアリングパリティビットのこれらの高い比率は、各LDPCコードブロックの実質的な部分が他のLDPCコードブロックによって搬送される情報から独立して復号されることを可能にする。

Description

本願は、“Forward Error Correction (FEC) to Support Successive Interference Cancellation (SIC)”と題する、2013年3月6日に出願された、米国非仮出願番号13/787,554の利益を主張し、これにより、前記出願は参照によって本明細書に組み込まれる。
本発明は、一般に無線通信に関し、詳細な態様においては、逐次干渉除去（SIC）をサポートするために強化された前方誤り訂正（FEC）技術に関する。
逐次干渉除去（SIC）は、サービングデータ送信が１つ以上の干渉データ送信と衝突した干渉信号またはチャネルからサービングデータ送信を復号するために受信機によって使用される技術である。具体的には、サーブされた（served）受信機は、干渉データを（部分的にまたは完全に）復号してもよいとともに、干渉信号からサービングデータ送信を分離するために復号された干渉データを使用してもよい。一度分離させられると、サービングデータ送信は復号される。
他方のデータ送信の前に一方のデータ送信が始まるかまたは終わるときにしばしば起こるように、サービングデータ送信と干渉データ送信とが正確に互いに重ならない場合に非効率が生じる。具体的には、従来の前方誤り訂正（FEC）の設計は、干渉データ送信を移送するために使用されるリソースの全体に渡って干渉データ送信のFECビットを分配する。このことは、サーブされた受信機に、それらのリソースブロック（RB）の一部がサービングデータを搬送しないときでさえ、干渉データ送信を搬送する全てのRBを評価するためにSIC復号を実行させようとする。そのように、より効率的なSIC復号を可能にするために、独立して復号可能なRBを生成するFECの設計が望まれる。
SICをサポートするために強化されたFEC技術を説明する本発明の実施形態によって技術的利点が一般に達成される。
一つの態様に従って、符号化方法が提供される。この例においては、前記方法は、情報ビットのストリームを取得するステップと、情報ビットのストリームを独立して復号可能な前方誤り訂正（FEC）コードブロックに符号化するステップとを含む。前記方法は、各FECコードブロックを一意のリソースブロックにマッピングするステップと、前記マッピングに従って、FECコードブロックをデータストリームとして送信するステップとをさらに含む。従って、前記方法は、独立して復号可能なリソースブロックを搬送するデータストリームを生成し、そのことは本明細書で説明される理由によりSIC復号を容易にする。本方法を実行するための装置がまた提供される。
別の態様に従って、別の符号化方法が提供される。この例においては、前記方法は、情報ビットのストリームを取得するステップと、情報ビットのストリームを低密度パリティ検査（LDPC）コードブロックに符号化するステップとを含む。各LDPCコードブロックは、そのうちの少なくとも25パーセントが内側ピアリングパリティビットである、パリティビットを有し、そのことはLDPCブロックの大部分が独立して復号されることを可能にする。前記方法は、各LDPCコードブロックを単一のリソースブロックにマッピングするステップと、前記マッピングに従って、LDPCコードブロックをデータストリームとして送信するステップとをさらに含む。本方法を実行するための装置がまた提供される。
本発明およびその利点のより十分な理解のために、ここで、添付図面と併せてなされる以下の説明に対して参照が行われる。
図１は、データを通信するためのネットワークの図を示す。 図２は、データを符号化するための従来のFECアーキテクチャの図を示す。 図３は、データを符号化するための実施形態のFECアーキテクチャの図を示す。 図４は、データを符号化するための別の実施形態のFECアーキテクチャの図を示す。 図５は、データを符号化するためのさらに別の実施形態のFECアーキテクチャの図を示す。 図６は、データを符号化するための実施形態の方法のフローチャートを示す。 図７は、従来のLDPC符号化方式の図を示す。 図８は、実施形態のLDPC符号化方式の図を示す。 図９は、実施形態の通信装置のブロック図を示す。
異なる図における対応する数字および記号は一般に、特に示されない限りは対応する部分を指す。図は、実施形態の適切な態様を明確に示すために描かれており、必ずしも縮尺通りには描かれていない。
本実施形態の作成および使用が以下で詳細に説明される。しかしながら、本発明が特定の背景で多種多様に具現されることができる多くの適用可能な発明概念を提供することは理解されるべきである。説明される特定の実施形態は、発明を作成および使用するための特定の方法の単なる例示であって、発明の範囲を限定するものではない。さらに、様々な変更、置換および改変は添付の特許請求の範囲によって定義される発明の精神および範囲から逸脱することなく本明細書においてなされ得ることは理解されるべきである。また、本出願の範囲は本明細書に記載されるプロセス、機械、製造、組成物、手段、方法およびステップの特有の実施形態に限定されるものではない。
図１は、一組の送信ポイント（TP）１１０および１２０（それぞれ）が共通の時間周波数リソース、すなわち、０〜４でインデックス付けされたリソースブロック（RB）（RB-0、RB-1、RB-2、RB-3、RB-4、RB-5）を介して複数の受信機１３１〜１３４にデータを通信するように構成されている、一組の隣接するセル１０１および１０２を有するネットワーク１００を示す。本明細書で使用されるように、リソースブロック（RB）という用語は、任意のネットワーク内のリソースの任意の集合を指し、そのように明示的に述べられない限り排他的にLTEリソースブロック（RB）を指すものと解釈されるべきではない。例えば、リソースブロックはLTEネットワークとWiMAXや他のネットワークのような非LTEネットワークの両方におけるリソースの集合を含んでもよい。また、リソースブロックは、時間および周波数リソースに限定されず、例えば異なる送信レイヤ等の空間領域内のリソースにも対応することができる。送信ポイント（TP）という用語は、基地局、拡張基地局（eNB）、フェムトセル、ユーザ機器（UE）、携帯端末、中継器および他の無線対応装置を含む無線送信を行うことができる任意の装置を指す。例えば、TPは、符号化された信号を送信するように構成されている端末、基地局、eNB、中継ノード、フェムトセルまたは他の無線装置上に配置される送信機であってもよい。さらに、受信機という用語は、本明細書では、基地局、eNB、フェムトセル、UE、携帯端末、中継器および他の無線対応装置を含む、無線信号を受信することができる任意の装置を指すために使用される。本明細書で説明される無線送信は、アップリンク、ダウンリンク、デバイス・ツー・デバイス（D2D）、ワイヤレスフィデリティ（Wi-Fi）および他の無線送信を含む、任意の無線送信であることができる。
前記セル１０１では、受信機１３１は、RB-0からRB-4にまたがって第１のデータ送信（data-1）を受信するようにスケジュールされる。セル１０２では、受信機１３２は、RB-0およびRB-1にまたがって第２のデータ送信（data-2）を受信するようにスケジュールされ、受信機１３３は、RB-2およびRB-3にまたがって第３のデータ送信（data-3）を受信するようにスケジュールされ、受信機１３４は、RB-4にまたがって第３のデータ送信（data-3）を受信するようにスケジュールされる。
一つの実施例では、受信機１３４は、SIC復号技術を使用してRB-4内でdata-4を復号するように構成される。data-1が従来のFECアーキテクチャに従って符号化される場合、RB-4内で通信されるdata-1の部分は独立して復号可能でない。結果として、受信機１３４はRB-0、RB-1、RB-2およびRB-3内で通信されるdata-1の部分を少なくとも部分的に復号する必要があり得る。その上、RB-0、RB-1、RB-2およびRB-3内で通信されるdata-1のこれらの部分を復号することは、様々な通信パラメータ（例えば、UEオーダリング等）によって、data -3および／またはdata-4を復号することを必要とし得る。したがって、従来のFECの設計は、SIC復号技術に従ってdata-4を取得するためにdata-1、data-2およびdata-3を少なくとも部分的に復号するための受信機１３４を必要とし得る。
図２は、データを符号化するための従来のFECアーキテクチャ２００を示す。従来のFECアーキテクチャ２００は、N個の情報ビット２１５（Nは整数）を生成または受信する、情報モジュール２１０を含む。従来のFECアーキテクチャ２００は、情報ビット２１５をK個のFECビット２３５（KはNよりも大きい整数）に変換するFECコードモジュール２３０をさらに含む。FECビット２３５は情報ビット２１５の関数であり、情報ビット２１５に関係する少なくともいくつかのパリティビットを含む。従来のFECアーキテクチャ２００は、FECビット２３５をデータ・ストリーム２５０にインターリーブするインターリーバモジュール２４０をさらに含む。特に、インターリーバモジュール２４０は、FECビット２３５を複数のリソースブロック２５１〜２５３に散在させ、その結果として、リソースブロック２５１〜２５３は独立して復号可能でない。いくつかの実施形態では、インターリーバはまた情報モジュール２１０とFECコードモジュール２３０との間に存在してもよい。上述の理由により、SIC復号はリソースブロックが独立して復号可能でない場合に難点があり、したがって、改善されたFECアーキテクチャが所望される。
本開示の態様は独立して復号可能なRBを生成するFECの設計および方式を提供し、それによって、より効率的なSIC復号を可能にする。いくつかの実施形態では、複数のFEC符号化モジュールが、独立して復号可能なリソースブロックを生成するために利用される。他の実施形態では、低密度パリティ検査（LDPC）符号器は、インナーピアリングパリティビット（inner-peering parity bits）（すなわち、そのパリティ検査リンクはインスタントリソースブロックの外側に延伸しないパリティビット）の割合が高いリソースブロックを生成するように構成され、それによって、それらのリソースブロックの重要な部分が他のリソースブロックを参照せずに復号されることを可能にする。
図３は、データを独立して復号可能なリソースブロックに符号化するための実施形態のFECアーキテクチャ３００を示す。FECアーキテクチャ３００は、N個の情報ビット３１５を生成または受信する、情報モジュール３１０を含む。FECアーキテクチャ３００は、情報ビット３１５をM個のFECビット３２５（MはNよりも大きくKよりも小さい整数）に変換する、FECコード−１モジュール３２０をさらに含む。FECコード−１モジュールは、畳み込みコード、LDPC、別のプロダクトコード、ブロックコード等のような、任意のFECコードであってもよい。FECビット３３５は、情報ビット３１５の関数であり、情報ビット３１５に関係する少なくともいくつかのパリティビットを含む。FECアーキテクチャ３００は、複数のFEC２次コードモジュール３３１〜３３３をさらに含む。実施形態のFECアーキテクチャ３００は、３つのFEC２次コードモジュール３３１〜３３３を有するように描かれるが、他の実施形態のFECアーキテクチャは、異なる数のFEC２次コードモジュール（例えば、２個、４個、５個等）を有してもよい。さらに、情報モジュール３１０とFECコード−１モジュール３２０との間、および／またはFECコード−１モジュール３２０と１つ以上のFEC２次コードモジュール３３１〜３３３との間に位置する追加のインターリーバが存在してもよい（図示せず）。いくつかの実施形態では、FECコード−１と１つ以上の２次コードとが結合してFECプロダクトコードを形成してもよい。
前記FEC２次コードモジュール３３１〜３３３は、FECビット３２５の特定の部分を符号化してFECビット３３５の特定の部分を生成するように構成される。具体的には、FEC２次コードモジュール３３１は、FECビットの第１のセット３２６を符号化してFECビット３３６を取得するように構成され、FEC２次コードモジュール３３２は、FECビットの第２のセット３２７を符号化してFECビット３３７を取得するように構成され、FEC２次コードモジュール３３３は、FECビットの第３のセット３２８を符号化してFECビット３３８を取得するように構成される。いくつかの実施形態では、FECビットの各セット３２６、３２７および３２８がFECビット３２５のうちの等しい数を有するように、FEC２次コードモジュール３３１〜３３３によって符号化されるFECビットの数は同じであってもよい。例えば、FECビット３２５が９０ビットを含む場合、そのとき、FECビットの各セット３２６、３２７および３２８は３０ビットを含んでもよい。他の実施形態では、FECビットのセット３２６、３２７および３２８のうちの少なくともいくつかがFECビット３２５のうちの異なる数を有するように、FEC２次コードモジュール３３１〜３３３によって符号化されるFECビットの数は異なっていてもよい。例えば、FECビット３２５が９０ビットを含む場合、そのとき、FECビットの第１のセット３２６は４０ビットを有してもよく、FECビットの第２のセット３２７は３０ビットを有してもよく、FECビットの第３のセット３２７は２０ビットを有してもよい。FEC２次コードモジュール３３１〜３３３は、他の方法においても異なる場合がある。例えば、FEC２次コードモジュール３３１〜３３３は、異なる符号化レートおよび／または異なる符号化方式を利用してもよい。特に、FECビットのセット３３６〜３３８のそれぞれは、ビットの他のセットによって搬送される情報／データに依存せずに復号されることができるように、独立して復号可能である。例えば、FECビットのセット３３６は、FECビットのセット３３７および３３８によって搬送される情報に依存することなく復号されることができる。
前記FECアーキテクチャ３００は、FECビット３３５をデータストリーム３５０にインターリーブするための複数のインターリーバモジュール３４１〜３４３をさらに含む。より具体的には、インターリーバモジュール３４１は、FECビットのセット３３６をデータストリーム３５０のリソースブロック３５６に対応する部分にインターリーブするように構成され、インターリーバモジュール３４２はFECビットのセット３３７をデータストリーム３５０のリソースブロック３５７に対応する部分にインターリーブするように構成され、インターリーバモジュール３４３はFECビットのセット３３８をデータストリーム３５０のリソースブロック３５８に対応する部分にインターリーブするように構成される。リソースブロック３５６〜３５８はリソースの任意の論理的セットを表してもよい。例えば、リソースブロック３５６〜３５８は、物理リソースブロック（PRB）、仮想リソースブロック（VRB）、または他のリソースの集合のセットを表してもよい。FECビットの一意のセット３３６〜３３８を搬送することによって、リソースブロック３５６〜３５８のそれぞれは独立して復号可能である。
いくつかの実施形態では、FECコード−１ ３２０は、エラーフロアを回避しながら全体的な性能を提供する高レートコード（例えば、ブロックコード（Block code））であってもよい。一方、FEC２次コードモジュール３３１〜３３３は、高効率および／または高信頼性を提供する、より低いレートコード（例えば、ターボコード、LDPCコード、畳み込みコード等）であってもよい。実施形態では、ブラインド検出／シグナリングを簡素化するために、異なるコードレートのオプション（例えば、1/3、2/3、9/10、1等）がFEC２次コードモジュール３３１〜３３３に対して利用可能であってもよい。
実施形態のFECアーキテクチャ３００はFEC符号化の２つのレイヤを示しているが、いくつかの実施形態はより多くのレイヤを含んでもよく、一方で、他の実施形態はFEC符号化の単一のレイヤを含んでもよい。図４は、データを独立して復号可能なリソースブロックに符号化するための実施形態のFECアーキテクチャ４００を示す。FECアーキテクチャ４００は、FECアーキテクチャ４００がFEC符号化の単一のレイヤを含むこと以外は、FECアーキテクチャ３００と同様である。具体的には、FECアーキテクチャ４００は、情報モジュール４１０、複数のFECコードモジュール４３１〜４３３および複数のインターリーバ４４１〜４４３を含む。情報モジュール４１０は、複数の情報ビット４１５を生成し、FECコードモジュール４３１〜４３３は、情報ビット４１５をFECビット４３５に符号化し、インターリーバ４４１〜４４３は、FECビットをデータストリーム４５０にインターリーブする。
さらに具体的には、FECコードモジュール４３１は情報ビットの第１のセット４１６を符号化してFECビット４３６を取得するように構成され、FECコードモジュール４３２は情報ビットの第２のセット４１７を符号化してFECビット４３７を取得するように構成され、FECコードモジュール４３３は情報ビットの第３のセット４１８を符号化してFECビット４３８を取得するように構成される。さらに、インターリーバモジュール４４１はFECビットのセット４３６をデータストリーム４５０のリソースブロック４５６に対応する部分にインターリーブするように構成され、インターリーバモジュール４４２はFECビットのセット４３７をデータストリーム４５０のリソースブロック４５７に対応する部分にインターリーブするように構成され、インターリーバモジュール４４３はFECビットのセット４３８をデータストリーム４５０のリソースブロック４５８に対応する部分にインターリーブするように構成される。したがって、リソースブロック４５６〜４５８のそれぞれは独立して復号可能である。FECコードモジュール４３１〜４３３は、互いに同様であるか、または互いに異なるように構成されてもよく、同じまたは異なるコードレート、符号化構造等を利用してもよい。
実施形態のFECアーキテクチャ３００および４００は別個のFEC符号化モジュールを示しているが、いくつかの実施形態は、複数の、独立して復号可能なFECビットのセットを生成するように構成される単一のFEC符号化モジュールを含んでもよい。図５は、データを独立して復号可能なリソースブロックに符号化するための実施形態のFECアーキテクチャ５００を示す。FECアーキテクチャ５００は、FECアーキテクチャ４００が複数のFECコードモジュールではなく単一の２次FECコードモジュール５３０を含むこと以外は、FECアーキテクチャ３００と同様である。具体的には、FECアーキテクチャ５００は、情報モジュール５１０と、FECコード−１ ５２０と、２次FECコードモジュール５３０と、複数のインターリーバ５４１〜５４３を含む。情報モジュール５１０は複数の情報ビット５１５を生成し、その後、FECコード−１ ５２０は情報ビット５１５の生成物である複数のFECビット５２５を生成する。次に、２次FECコードモジュール５３０は、FECビット５２５を符号化してFECビット５３５を取得する。より具体的には、２次FECコードモジュール５３０は、FECビットの第１のセット５２６を符号化してローカルに復号可能なFECビットのセット５３６を取得し、FECビットの第２のセット５２７を符号化してローカルに復号可能なFECビットのセット５３７を取得し、FECビットの第３のセット５２８を符号化してローカルに復号可能なFECビットのセット５３８を取得するように構成される。その後、ローカルに復号可能なFECビットのセット５３６〜５３８のそれぞれは、インターリーバモジュール５４１〜５４３によってデータストリーム５５０に別々にインターリーブされる。特に、インターリーバモジュール５４１は、ローカルに復号可能なFECビットのセット５３６をデータストリーム５５０のリソースブロック５５６に対応する部分にインターリーブし、インターリーバモジュール５４２は、ローカルに復号可能なFECビットのセット５３７をデータストリーム５５０のリソースブロック５５７に対応する部分にインターリーブし、インターリーバモジュール５４３は、ローカルに復号可能なFECビットのセット５３８をデータストリーム５５０のリソースブロック５５８に対応する部分にインターリーブする。ローカルに復号可能なFECビットのセットのうちの一意の１つを搬送することによって、リソースブロック５５６〜５５８のそれぞれは独立して復号可能である。いくつかの実施形態では、２次FECコードモジュール５３０は、同じコードレートおよび構造を使用してローカルに復号可能なFECビットのセット５３６〜５３８を符号化する。他の実施形態では、２次FECコードモジュール５３０は、異なるコードレートおよび／または符号化構造を使用してローカルに復号可能なFECビットのセット５３６〜５３８を符号化する。いくつかの実施形態では、FECコード−１ ５２０はFECアーキテクチャ５００から省略される。
図６は、送信機によって実行され得るような、データを独立して復号可能なリソースブロックに符号化するための実施形態の方法６００を示す。方法６００は、ステップ６１０で始まり、そこでは、送信機が情報ビットのストリームを受信（またはそうでなければ生成）する。その後、方法６００は、ステップ６２０に進み、そこでは、送信機は情報ビットをFECビットの独立して復号可能な複数のセットに符号化する。ステップ６２０はFEC符号化の１つまたは複数のレイヤを含んでもよい。次に、方法６００はステップ６３０に進み、そこでは、送信機はFECビットの独立して復号可能なセットのそれぞれを仮想または物理リソースにマッピングする。ステップ６３０はFECビットの独立して復号可能な各セットをRBまたはRBの集合、例えば、PRB、VRB等にインターリーブするステップを含んでもよい。最後に、方法６００はステップ６４０に進み、そこでは、送信機は、仮想リソースマッピングに従って、FECビットの独立して復号可能なセットを送信する。
いくつかの符号化アーキテクチャ（FECまたはそれ以外）はLDPC符号化方式を利用する。図７は、複数のリソースブロック７１０〜７３０を介して情報を符号化するための従来のLDPC符号化方式７００を示す。示されるように、リソースブロック７１０〜７３０のそれぞれは情報ビットとパリティ検査ビットとを有する、パリティ検査ビットは、引数ビットの状態に応じて設定またはクリアされる。例えば、引数ビット７１１および７３１が同じ値を共有する場合にパリティビット７２１はセットされてもよく、または引数ビットが異なる値を有する場合にパリティビット７２１はクリアされてもよい。従来のLDPC符号化方式７００では、多くのパリティビットはインスタンスリソースブロックの外側に延伸する少なくとも１つのパリティ検査リンクを有する。例えば、パリティビット７２１はリソースブロック７２０の外側に延伸する２つのパリティ検査リンクを有し、したがって、パリティビット７２１の値を決定することは引数ビット７１１および７３１の値を知ることを必要とし得る。同様に、パリティビット７２２は、リソースブロック７２０の外側に延伸するパリティ検査リンクを有し、したがって、パリティビット７２２の値を決定することは引数ビット７１２の値を知ることを必要とし得る。そのように、RB７２０内で搬送される干渉データを復号しようとするSIC受信機は、RB７２０の部分を取得するためにRB７１０および／またはRB７３０を復号またはそうでなければ評価することを必要とされ得る。
従来のLDPC方式は、パリティ検査ビットの大部分（例えば、９９パーセント以上）がインスタントリソースブロックの外側に延伸する少なくとも１つのパリティ検査リンクを有するように設計される。この設計特性は、従来のLDPC方式が、ノイズを多くのリソースブロックにわたって分散させることによって、平均ブロック誤り率（BER）を低減することを可能にすると同時に、任意の与えられたリソースブロックの大部分が独立して復号可能となることを妨げもする。したがって、より効率的なSIC復号を可能にするLDPC方式が所望される。
図８は、複数のリソースブロック８１０〜８３０を介して情報を符号化するための実施形態のLDPC方式８００を示す。特に、実施形態のLDPC方式８００は、従来のLDPC符号化方式７００（典型的には１パーセントより低い内側ピアリングパリティビットを含む）よりもパリティビット８２２のような内側ピアリングパリティビットを高い比率で有する。内側ピアリングパリティビットという語句は、外側のリソースブロック（すなわち、内側ピアリングパリティビットを搬送するインスタンスRB以外のRB）を復号またはそうでなければ評価することなく決定されることができるパリティビットを説明するために本明細書中で使用される。例えば、全ての引数ビットが内側ピアリングパリティビットの値を決定するために知られなければならない場合、そのときはいずれのパリティ検査リンクもインスタンスリソースブロックの外側に延伸することはできない。
実施形態のLDPC方式８００では、パリティビット８２２のためのパリティ検査リンクのそれぞれはRB８２０内で延伸し、そのことは、パリティビット８２２の値が、外側のリソースブロック８１０／８３０を評価することなく決定されることを可能にする。実施形態のLDPC方式８００は従来のLDPC方式によって生成されるリソースブロックよりも内側ピアリングパリティビットを高い比率で含むリソースブロック８２０を生成する一方で、全てのパリティビットが内側ピアリングである必要はない。例えば、パリティビット８２１は、外側ピアリングパリティビットである。例えば、内側ピアリングパリティビットの比率はシステムのニーズに応じて変化してもよい。例えば、内側ピアリングパリティビットはいくつかの実施形態のLDPC方式では全てのパリティビットのうち約２５パーセントを占めてもよく、一方で、他の実施形態のLDPC方式はより高い比率（例えば、３５パーセント、またはそれ以上）で内側ピアリングパリティビットを生成してもよい。いずれにしても、実施形態のLDPC方式は、典型的に１パーセントよりも少ない内側ピアリングパリティビットを含む従来のLDPC方式よりも実質的に多くの内側ピアリングパリティビットを有する。
図９は、上述の１つ以上の装置（例えば、UE、NB等）と同等であり得る通信装置９００の実施形態のブロック図を示す。通信装置９００は、プロセッサ９０４と、メモリ９０６と、セルラーインタフェース９１０と、補足無線インタフェース９１２と、補足インタフェース９１４を含んでもよく、図９に示されるように設計されてもよい（またはされなくてもよい）。プロセッサ９０４は、計算および／または他の処理関連タスクを実行することができる任意のコンポーネントであってもよく、メモリ９０６は、プロセッサ９０４のためのプログラミングおよび／または命令を格納することができる任意のコンポーネントであってもよい。セルラーインタフェース９１０は、通信装置９００がセルラー信号を使用して通信することを可能にする任意のコンポーネントまたはコンポーネントの集合であってもよく、セルラーネットワークのセルラー接続を介して情報を受信および／または送信するために使用されてもよい。補足無線インタフェース９１２は、通信装置９００がWi-FiまたはBluetooth（登録商標）プロトコルまたは制御プロトコルなどの非セルラー無線プロトコルを介して通信することを可能にする任意のコンポーネントまたはコンポーネントの集合であってもよい。装置９００は、例えば、基地局、中継器、モバイルデバイス等の任意の無線対応コンポーネントと通信するために、セルラーインタフェース９１０および／または補足無線インタフェース９１２を使用してもよい。補足インタフェース９１４は、通信装置９００がワイヤ・ライン・プロトコル（wire-line protocol）を含む補足プロトコルを介して通信することを可能にする任意のコンポーネントまたはコンポーネントの集合であってもよい。実施形態では、補足インタフェース９１４は、通信装置９００が、バックホール・ネットワーク・コンポーネントのような別のコンポーネントと通信することを可能にしてもよい。
本発明およびその利点が詳細に説明されたが、様々な変更、置換および改変が、添付の特許請求の範囲によって定義される本発明の精神および範囲を逸脱することなく本明細書においてなされ得ることは理解されるべきである。また、本願の範囲は、明細書に記載されるプロセス、機械、製造、組成物、手段、方法およびステップの特定の実施形態に限定されるものではない。当業者が本発明の開示から容易に理解するように、本明細書で説明される対応する実施形態と実質的に同じ機能を実行し、または実質的に同じ結果を達成する、現在存在するかまたは後に開発される、プロセス、機械、製造、組成物、手段、方法またはステップは、本発明に基づいて利用されることができる。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法またはステップを範囲内に含むものである。
１００ ネットワーク
１０１ セル
１０２ セル
１１０ 送信ポイント（TP）
１２０ 送信ポイント（TP）
１３１ 受信機
１３２ 受信機
１３３ 受信機
１３４ 受信機
２００ 従来のFECアーキテクチャ
２１０ 情報モジュール
２１５ 情報ビット
２３０ FECコードモジュール
２３５ FECビット
２４０ インターリーバモジュール
２５０ データ・ストリーム
２５１ リソースブロック
２５２ リソースブロック
２５３ リソースブロック
３００ FECアーキテクチャ
３１０ 情報モジュール
３１５ 情報ビット
３２０ FECコード−１モジュール
３２５ FECビット
３２６ FECビットの第１のセット
３２７ FECビットの第２のセット
３２８ FECビットの第３のセット
３３１ FEC２次コードモジュール
３３２ FEC２次コードモジュール
３３３ FEC２次コードモジュール
３３５ FECビット
３３６ FECビットのセット
３３７ FECビットのセット
３３８ FECビットのセット
３４１ インターリーバモジュール
３４２ インターリーバモジュール
３４３ インターリーバモジュール
３５０ データストリーム
３５６ リソースブロック
３５７ リソースブロック
３５８ リソースブロック
４００ FECアーキテクチャ
４１０ 情報モジュール
４１５ 情報ビット
４１６ 情報ビットの第１のセット
４１７ 情報ビットの第２のセット
４１８ 情報ビットの第３のセット
４３１ FECコードモジュール
４３２ FECコードモジュール
４３３ FECコードモジュール
４３５ FECビット
４３６ FECビット
４３７ FECビット
４３８ FECビット
４４１ インターリーバ
４４２ インターリーバ
４４３ インターリーバ
４５０ データストリーム
４５６ リソースブロック
４５７ リソースブロック
４５８ リソースブロック
５００ FECアーキテクチャ
５１０ 情報モジュール
５１５ 情報ビット
５２０ FECコード−１
５２５ FECビット
５２６ FECビットの第１のセット
５２７ FECビットの第２のセット
５２８ FECビットの第３のセット
５３０ ２次FECコードモジュール
５３５ FECビット
５３６ FECビットのセット
５３７ FECビットのセット
５３８ FECビットのセット
５４１ インターリーバ
５４２ インターリーバ
５４３ インターリーバ
５５０ データストリーム
５５６ リソースブロック
５５７ リソースブロック
５５８ リソースブロック
７００ 従来のLDPC符号化方式
７１０ リソースブロック
７１１ 引数ビット
７１２ 引数ビット
７２０ リソースブロック
７２１ パリティビット
７２２ パリティビット
７３０ リソースブロック
７３１ 引数ビット
８００ LDPC方式
８１０ リソースブロック
８２０ リソースブロック
８２１ パリティビット
８２２ パリティビット
８３０ リソースブロック
９００ パリティビット
９０４ プロセッサ
９０６ メモリ
９１０ セルラーインタフェース
９１２ 補足無線インタフェース
９１４ 補足インタフェース

Claims (20)

  1. 符号化方法であって、
    情報ビットのストリームを取得するステップと、
    前記情報ビットのストリームを複数の前方誤り訂正（FEC）コードブロックに符号化するステップであって、各FECコードブロックは独立して復号可能である、ステップと、
    前記複数のFECコードブロックを複数のリソースブロックにマッピングするステップであって、各FECコードブロックは前記リソースブロックのうちの単一のリソースブロックにマッピングされる、ステップと、
    FECコードブロックのリソースブロックへの前記マッピングに従って、前記複数のFECコードブロックをデータストリームとして送信するステップと
    を有する方法。
  2. 前記情報ビットのストリームを複数の前方誤り訂正（FEC）コードブロックに符号化するステップは、
    第１のFECコードを使用して、前記情報ビットのストリームをFECビットのストリームに符号化するステップと、
    前記FECビットのストリームをFECビットの複数のサブセットに分割するステップと、
    複数の２次FECコードのうちの一意の一つを使用してFECビットの各サブセットを符号化して、前記複数のFECコードブロックのうちの対応する一つを取得するステップと
    を有する、請求項１に記載の方法。
  3. 前記第１のFECコードと前記複数の２次FECコードとが結合してFECプロダクトコードを形成する、請求項２に記載の方法。
  4. 前記複数の２次FECコードのうちの少なくともいくつかは、異なる符号化レートを利用する、請求項２に記載の方法。
  5. 前記FECビットのサブセットのうちの少なくともいくつかは、異なる数のFECビットを有する、請求項２に記載の方法。
  6. 前記情報ビットのストリームを複数の前方誤り訂正（FEC）コードブロックに符号化するステップは、
    第１のFECコードを使用して、前記情報ビットのストリームをFECビットのストリームに符号化するステップと、
    前記FECビットのストリームをFECビットの複数のサブセットに分割するステップと、
    単一の２次FECコードを使用してFECビットの各サブセットを符号化して、前記複数のFECコードブロックのうちの対応する一つを取得するステップと
    を有する、請求項１に記載の方法。
  7. 前記第１のFECコードと前記単一の２次FECコードとが結合してFECプロダクトコード形成する、請求項６に記載の方法。
  8. 前記単一の２次FECコードは、ローカルに復号可能なFECコードブロックを生成するように構成される、請求項６に記載の方法。
  9. 前記単一の２次FECコードは、畳み込みコードである、請求項６に記載の方法。
  10. 前記複数のFECコードブロックを前記複数のリソースブロックにマッピングするステップは、
    前記複数のFECコードブロックのそれぞれを一意の仮想リソースブロック（VRB）に割り当てるステップ
    を有する、請求項１に記載の方法。
  11. 前記複数のFECコードブロックをデータストリームとして送信するステップは、
    FECコードブロックのリソースブロックへの前記マッピングに従って、前記複数のFECコードブロックのそれぞれを複数の物理リソースブロック（PRB）のうちの一意の一つにインターリーブするステップであって、前記複数のFECコードブロックのうちの対応する一つの各ビットは共有PRB内で搬送される、ステップ
    を有する、請求項１に記載の方法。
  12. 装置であって、
    プロセッサと、
    前記プロセッサによる実行のためのプログラムを格納するコンピュータ可読記憶媒体とを有し、前記プログラムは、
    情報ビットのストリームを取得するための命令と、
    前記情報ビットのストリームを複数の前方誤り訂正（FEC）コードブロックに符号化するための命令であって、各FECコードブロックは独立して復号可能である、命令と、
    前記複数のFECコードブロックを複数のリソースブロックにマッピングするための命令であって、各FECコードブロックは前記複数のリソースブロックのうちの単一のリソースブロックにマッピングされる、命令と、
    前記複数のFECコードブロックの前記複数のリソースブロックへの前記マッピングに従って、前記複数のFECコードブロックをデータストリームとして送信するための命令と
    を含む、装置。
  13. 符号化方法であって、
    情報ビットのストリームを取得するステップと、
    前記情報ビットのストリームを複数の低密度パリティ検査（LDPC）コードブロックに符号化するステップであって、前記複数のLDPCコードブロックのそれぞれは、そのうちの少なくとも25パーセントが内側ピアリングパリティビットである、パリティビットを有する、ステップと、
    前記複数のLDPCコードブロックを複数のリソースブロックにマッピングするステップであって、各LDPCコードブロックは前記リソースブロックのうちの単一のリソースブロックにマッピングされる、ステップと、
    LDPCコードブロックのリソースブロックへの前記マッピングに従って、前記複数のLDPCコードブロックをデータストリームとして送信するステップと
    を有する方法。
  14. 前記内側ピアリングパリティビットは、対応するLDPCコードブロック内で搬送される情報によって完全に決定される値を有する、請求項１３に記載の方法。
  15. 前記内側ピアリングパリティビットは、その各々が対応するLDPCコードブロック内でのみ延伸するパリティ検査リンクによって決定される値を有する、請求項１３に記載の方法。
  16. 前記複数のLDPCコードブロックを前記複数のリソースブロックにマッピングするステップは、
    前記複数のLDPCコードブロックを複数の仮想リソースブロック（VRB）に割り当てるステップであって、前記複数のLDPCコードブロックのそれぞれは前記複数のVRBのうちの一意の一つに割り当てられる、ステップ
    を有する、請求項１３に記載の方法。
  17. 前記複数のLDPCコードブロックを前記データストリームとして送信するステップは、
    前記複数のLDPCコードブロックのそれぞれを前記データストリームによって搬送される複数の物理リソースブロック（PRB）のうちの一意の一つにインターリーブするステップであって、一定のLDPCコードブロックの各ビットは前記PRBのうちの共通の一つ内で搬送される、ステップ
    を有する、請求項１３に記載の方法。
  18. 装置であって、
    プロセッサと、
    前記プロセッサによる実行のためのプログラムを格納するコンピュータ可読記憶媒体とを有し、前記プログラムは、
    情報ビットのストリームを取得するための命令と、
    前記情報ビットのストリームを複数の低密度パリティ検査（LDPC）コードブロックに符号化するための命令であって、前記複数のLDPCコードブロックのそれぞれは、そのうちの少なくとも25パーセントが内側ピアリングパリティビットである、パリティビットを有する、命令と、
    前記複数のLDPCコードブロックを複数のリソースブロックにマッピングするための命令であって、各LDPCコードブロックは前記リソースブロックのうちの単一のリソースブロックにマッピングされる、命令と、
    LDPCコードブロックのリソースブロックへの前記マッピングに従って、前記複数のLDPCコードブロックをデータストリームとして送信するための命令と
    を含む装置。
  19. 前記内側ピアリングパリティビットは、対応するLDPCコードブロック内で搬送される情報によって完全に決定される値を有する、請求項１８に記載の装置。
  20. 前記内側ピアリングパリティビットは、その各々が対応するLDPCコードブロック内でのみ延伸するパリティ検査リンクによって決定される値を有する、請求項１８に記載の装置。
JP2015560535A 2013-03-06 2014-03-05 逐次干渉除去（ｓｉｃ）をサポートするための前方誤り訂正（ｆｅｃ） Pending JP2016513896A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/787,554 2013-03-06
US13/787,554 US9246514B2 (en) 2013-03-06 2013-03-06 Forward error correction (FEC) to support successive interference cancellation (SIC)
PCT/CN2014/072927 WO2014135084A1 (en) 2013-03-06 2014-03-05 Forward error correction (fec) to support successive interference cancellation (sic)

Publications (1)

Publication Number Publication Date
JP2016513896A true JP2016513896A (ja) 2016-05-16

Family

ID=51489438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560535A Pending JP2016513896A (ja) 2013-03-06 2014-03-05 逐次干渉除去（ｓｉｃ）をサポートするための前方誤り訂正（ｆｅｃ）

Country Status (7)

Country Link
US (2) US9246514B2 (ja)
EP (1) EP2954619B1 (ja)
JP (1) JP2016513896A (ja)
KR (1) KR101722945B1 (ja)
CN (1) CN105027450B (ja)
BR (1) BR112015021784A8 (ja)
WO (1) WO2014135084A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110007296B (zh) * 2018-01-04 2020-10-23 中国科学院声学研究所 一种基于引导信号修正的时域干扰抵消方法
CN112398765B (zh) * 2019-08-15 2021-10-01 华为技术有限公司 一种信号处理方法、接收机及数字处理芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799454A (ja) * 1993-09-28 1995-04-11 Sharp Corp 回路共用型誤り訂正符号処理回路
JP2005073189A (ja) * 2003-08-28 2005-03-17 Sony Corp 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム
JP2006303906A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 符号化装置、復号化装置及び通信システム
JP2009542042A (ja) * 2006-05-12 2009-11-26 ノキア コーポレイション 固定および可変の構成部分を有する区分されたダウンリンク共有制御チャネルを提供する装置、方法およびコンピュータ・プログラム製品
US20110161771A1 (en) * 2009-12-29 2011-06-30 Industrial Technology Research Institute Method and apparatus for providing resource unit based data block partition
JP2011151545A (ja) * 2010-01-20 2011-08-04 Nec Corp 通信装置および受信方法、並びにプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330767B2 (ja) * 2000-06-26 2009-09-16 株式会社エヌ・ティ・ティ・ドコモ 自動再送要求を行う通信方法及び基地局装置
US20030039226A1 (en) * 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
US6700867B2 (en) * 2001-12-20 2004-03-02 Motorola, Inc. Method and system for reduced memory hybrid automatic repeat request
JPWO2007080727A1 (ja) 2005-12-09 2009-06-11 三菱電機株式会社 通信方法および通信装置
US20080069074A1 (en) * 2006-09-18 2008-03-20 Interdigital Technology Corporation Successive interference cancellation for multi-codeword transmissions
US7661038B2 (en) * 2006-10-09 2010-02-09 Intel Corporation Link adaptation for retransmission error-control technique transmissions
US7890059B2 (en) * 2007-05-01 2011-02-15 Broadcom Corporation Successive interference cancellation in code division multiple access system using variable interferer weights
KR101505193B1 (ko) * 2007-06-18 2015-03-23 삼성전자주식회사 직교주파수분할다중접속방식의 이동 통신시스템에서 심볼전송 방법 및 장치
JP2011507362A (ja) 2007-12-14 2011-03-03 パナソニック株式会社 無線通信装置およびパンクチャリング方法
CN102111240A (zh) * 2009-12-29 2011-06-29 财团法人工业技术研究院 数据区块分割方法及装置与数据译码方法及装置
US8839078B2 (en) 2010-03-05 2014-09-16 Samsung Electronics Co., Ltd. Application layer FEC framework for WiGig
US8924831B2 (en) * 2011-08-26 2014-12-30 Texas Instruments Incorporated Systems and methods for network coding using convolutional codes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799454A (ja) * 1993-09-28 1995-04-11 Sharp Corp 回路共用型誤り訂正符号処理回路
JP2005073189A (ja) * 2003-08-28 2005-03-17 Sony Corp 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム
JP2006303906A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 符号化装置、復号化装置及び通信システム
JP2009542042A (ja) * 2006-05-12 2009-11-26 ノキア コーポレイション 固定および可変の構成部分を有する区分されたダウンリンク共有制御チャネルを提供する装置、方法およびコンピュータ・プログラム製品
US20110161771A1 (en) * 2009-12-29 2011-06-30 Industrial Technology Research Institute Method and apparatus for providing resource unit based data block partition
JP2011151545A (ja) * 2010-01-20 2011-08-04 Nec Corp 通信装置および受信方法、並びにプログラム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAMANTHA R. SUMMERSON ET AL.: "Covolutional Network Codes for Reliable Point-to-Point Wireless Communication", SIGNALS, SYSTEMS AND COMPUTERS(ASILOMAR), 2012 CONFERENCE RECORD OF THE FORTY SIXTH ASILOMAR CONFERE, JPN6016034784, 7 November 2012 (2012-11-07), pages 1918 - 1921, XP032351208, ISSN: 0003396718, DOI: 10.1109/ACSSC.2012.6489372 *
YU-CHUAN FANG ET AL.: "E-MBS Resource Partition for the IEEE 802.16m/D3 Amendment(16.9.1)", IEEE C802.16M-09/2971, JPN6016034783, 31 December 2009 (2009-12-31), ISSN: 0003396717 *

Also Published As

Publication number Publication date
EP2954619A1 (en) 2015-12-16
BR112015021784A8 (pt) 2019-11-19
EP2954619A4 (en) 2016-07-13
KR101722945B1 (ko) 2017-04-04
WO2014135084A1 (en) 2014-09-12
EP2954619B1 (en) 2019-11-06
KR20150126891A (ko) 2015-11-13
US9455798B2 (en) 2016-09-27
CN105027450A (zh) 2015-11-04
BR112015021784A2 (pt) 2017-07-18
US9246514B2 (en) 2016-01-26
US20160105256A1 (en) 2016-04-14
CN105027450B (zh) 2018-12-14
US20140258803A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN110249563B (zh) 用于极化译码的两级下行链路控制信息的方法及设备
RU2733282C1 (ru) Crc-биты для объединенного декодирования и верификации управляющей информации с использованием полярных кодов
KR101952490B1 (ko) 비직교 무선 통신들을 용이하게 하기 위한 디바이스들 및 방법들
US11824561B2 (en) Concatenated polar code with adaptive error detection
US11070315B2 (en) Error detection and channel coding of transport blocks
CN111034080B (zh) 减小针对极性码的最大似然解码的搜索空间
JP2020505823A (ja) 制御チャネル符号レート選択
TWI745579B (zh) 用於極性碼的有效率交錯器設計
CA3030677A1 (en) Transmission apparatus, reception apparatus, communication method, and integrated circuit
CN107925517B (zh) 将子编码技术用于多rat系统中的多边缘类型ldpc的移动通信系统
JP7284180B2 (ja) スクランブルされたペイロードの判定メトリックの合成
US10560175B2 (en) Data transmission method and apparatus
CN107534514A (zh) 有条件的渐进式编码和解码
US9455798B2 (en) Forward error correction (FEC) to support successive interference cancellation (SIC)
KR20190029397A (ko) 무선 통신 시스템에서 제어 정보를 전송하기 위한 장치 및 방법
WO2023236128A1 (en) Apparatus and methods for source coding and channel coding of low entropy signals
WO2023108559A1 (en) Method and system for physical layer joint error correction coding of multiple payloads
KR20160091791A (ko) 비직교 다중 접속 시스템의 제어 채널 송수신 방법 및 장치
KR20220132486A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2011001697A1 (ja) 無線送信装置及び無線送信方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711