CN105027450B - 支持连续干扰消除(sic)的前向纠错(fec) - Google Patents

支持连续干扰消除(sic)的前向纠错(fec) Download PDF

Info

Publication number
CN105027450B
CN105027450B CN201480012127.3A CN201480012127A CN105027450B CN 105027450 B CN105027450 B CN 105027450B CN 201480012127 A CN201480012127 A CN 201480012127A CN 105027450 B CN105027450 B CN 105027450B
Authority
CN
China
Prior art keywords
fec
code block
block
fec code
ldpc code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480012127.3A
Other languages
English (en)
Other versions
CN105027450A (zh
Inventor
亚伦·卡拉德
默罕默德哈迪·巴里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105027450A publication Critical patent/CN105027450A/zh
Application granted granted Critical
Publication of CN105027450B publication Critical patent/CN105027450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/0048—Decoding adapted to other signal detection operation in conjunction with detection of multiuser or interfering signals, e.g. iteration between CDMA or MIMO detector and FEC decoder
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了对于连续干扰消除(SIC)解调有益的生成可独立解码的资源块的前向纠错(FEC)技术。一种用于生成可独立解码的资源块的FEC技术包括将可局部解码的FEC码块映射至特定的资源块，使得所述FEC码块的基本所有比特均被携带在单一资源块内。所述可局部解码的FEC码块可以从不同的FEC编码模块或从公共FEC编码模块生成。另一种用于生成可独立解码的资源块的技术包括将信息比特流编码成具有高比例的内向对等奇偶校验比特的低密度奇偶校验(LDPC)码块。这些高比例的内向对等奇偶校验比特允许将每一个LDPC码块的大部分从其它LDPC码块所携带的信息中独立地解码出来。

Description

支持连续干扰消除(SIC)的前向纠错(FEC)
本申请要求2013年3月6日递交的发明名称为“支持连续干扰消除(SIC)的前向纠错(FEC)”的第13/787,554号美国非临时申请案的优先权，该申请的内容以引入的方式并入本文本中。
技术领域
本发明一般涉及无线通信，并且在具体实施例中，涉及用于支持连续干扰消除(SIC)的增强的前向纠错(FEC)技术。
背景技术
连续干扰消除(SIC)是一种接收机用来从业务数据传输与一个或多个干扰数据传输冲突的干扰信号或信道中解码业务数据传输的技术。具体而言，所服务的接收机可以解码(部分地或完全地)干扰数据，并使用解码后的干扰数据将业务数据传输从干扰信号中隔离出来。一旦被隔离出来，业务数据传输便得到解码。
当业务数据传输不与干扰数据传输精确地相互重叠时，这种情况经常发生在一次数据传输在另一数据传输之前开始或结束时，便会出现低效率。具体而言，常规的前向纠错(FEC)设计将干扰数据传输的FEC比特分布在用于发送干扰数据传输的资源各处。这导致所服务的接收机尝试执行SIC解码来评估所有携带干扰数据传输的资源块(RB)，即使在这些RB中的一些并不携带业务数据的情况下。因此，需要产生可独立解码的RB的FEC设计以实现更高效的SIC解码。
发明内容
本发明的实施例描述了用于支持SIC的增强的FEC技术，从而大体上实现了技术优点。
根据一个实施例，提供了一种用于编码的方法。在该示例中，所述方法包括获取信息比特流，并将所述信息比特流编码成可独立解码的前向纠错(FEC)码块。所述方法进一步包括将每一个FEC码块映射至特定的资源块，并根据该映射，将所述FEC码块作为数据流传输。因此，所述方法生成了携带可独立解码的资源块的数据流，由于本文中论述的原因，这有利于SIC解码。还提供了一种用于执行这种方法的装置。
根据另一个实施例，提供了另一种编码方法。在该示例中，所述方法包括获取信息比特流，并将所述信息比特流编码成低密度奇偶校验(LDPC)码块。每一个LDPC码块包括奇偶校验比特，其中至少25％的奇偶校验比特是内向对等奇偶校验比特，这使得所述LDPC块的大部分能够被独立地解码。所述方法进一步包括将每一个LDPC码块映射至单一的资源块，并根据该映射，将所述LDPC码块作为数据流传输。还提供了一种用于执行这种方法的装置。
附图说明
为了更完整地理解本发明及其优点，现在参考下文结合附图进行的描述，其中：
图1示出用于发送数据的网络的图；
图2示出用于编码数据的常规的FEC架构的图；
图3示出用于编码数据的实施例的FEC架构的图；
图4示出另一用于编码数据的实施例的FEC架构的图；
图5示出又一用于编码数据的实施例的FEC架构的图；
图6示出用于编码数据的方法的实施例的流程图；
图7示出常规的LDPC编码方案的示意图；
图8示出LDPC编码方案的实施例的示意图；
图9示出一个实施例的通信设备的框图。
除非另有说明，否则不同图中的对应标号和符号通常指代对应的部分。绘制各图是为了清楚地说明实施例的相关方面，因此未必是按比例绘制的。
具体实施方式
下文将详细论述当前实施例的制作和使用。然而，应了解，本发明提供可在各种特定环境中体现的许多可适用的发明构思。所论述的具体实施例仅仅说明用以实施和使用本发明的具体方式，而不限制本发明的范围。另外，应理解，在不脱离所附权利要求书所限定的本发明的精神和范围的情况下，可以在本文中作出各种改变、替换和变更。此外，本申请的范围并不局限于说明书中所述的过程、机器、制造、物质组分、构件、方法和步骤的具体实施例。
图1示出包括一对相邻小区101和102的网络100，其中一对传输点(TP)110和120(分别)用于通过公共时频资源，即索引0至4的资源块(RB)(RB-0、RB-1、RB-2、RB-3、RB-4、RB-5)，向多个接收机131至134发送数据。如本文中所使用的，术语资源块(RB)是指任何网络中的任何资源集合，并且不应被排他地解释为LTE资源块(RB)，除非明确地限定为这样。例如，资源块可以包括LTE网络和诸如WiMAX和其它网络的非LTE网络中的资源集合。此外，资源块不限于时间和频率资源，也可以对应于空间域中的资源，例如不同的传输层等。术语传输点(TP)是指能够进行无线传输的任何设备，包括基站、增强型基站(eNB)、飞蜂窝基站、用户设备(UE)、移动终端、中继器、以及其它无线功能设备。例如，TP可以是位于终端、基站、eNB、中继节点、飞蜂窝基站或其它无线设备上的用于传输编码后信号的发射机。另外，术语接收机在本文中用于指能够接收无线信号的任何设备，包括基站、eNB、飞蜂窝基站、UE、移动终端、中继器、以及其它无线功能设备。本文中所论述的无线传输可以是任何无线传输，包括上行传输、下行传输、设备到设备(D2D)传输、无线保真(Wi-Fi)传输、以及其它无线传输。
在小区101中，接收机131被调度来接收跨越RB-0至RB-4的第一数据传输(数据-1)。在小区102中，接收机132被调度来接收跨越RB-0和RB-1的第二数据传输(数据-2)，接收机133被调度来接收跨越RB-2和RB-3的第三数据传输(数据-3)，以及接收机134被调度来接收跨越RB-4的第三数据传输(数据-3)。
在一个示例中，接收机134用于使用SIC解码技术来解码RB-4中的数据-4。当数据-1根据常规的FEC架构进行编码时，数据1在RB-4中发送的部分是不可独立解码的。结果，接收机134可能需要至少部分地解码数据-1在RB-0、RB-1、RB-2和RB-3中发送的部分。更重要的是，对数据-1在RB-0、RB-1、RB-2和RB-3中发送的部分进行解码可能需要根据各种通信参数(例如，UE的排序等)解码数据-3和/或数据-4。因此，常规的FEC设计可能需要接收机134根据SIC解码技术至少部分地解码数据-1、数据-2和数据-3以获取数据-4。
图2示出用于编码数据的常规的FEC架构200。常规的FEC架构200包括信息模块210，信息模块210生成或接收N个信息比特215(N为整数)。常规的FEC架构200还包括FEC码模块230，FEC码模块230将信息比特215转换成K个FEC比特235(K为小于N的整数)。FEC比特235是信息比特215的函数，并包括至少一些与信息比特215相关的奇偶校验比特。常规的FEC架构200还包括交织器模块240，交织器模块240将FEC比特235交织成数据流250。值得注意的是，交织器模块240将FEC比特235散布在多个资源块251至253之中，并且，作为其结果，资源块251至253均不是可独立解码的。在一些实施例中，交织器也可以驻留在信息模块210与FEC码模块230之间。出于以上论述的原因，当资源块不可独立解码时，SIC解码受到妨碍，因而需要改进的FEC架构。
本发明的各方面提供了生成可独立解码的RB的FEC设计和方案，从而实现更高效的SIC解码。在一些实施例中，使用多个FEC编码模块来生成可独立解码的资源块。在其它实施例中，低密度奇偶校验(LDPC)编码器用于生成具有高比例的内向对等奇偶校验比特(即，其奇偶校验链接不在即时资源块之外延伸的奇偶校验比特)的资源块，从而允许对这些资源块的显著部分进行解码而不需参考其它资源块。
图3示出用于将数据编码成可独立解码的资源块的实施例的FEC架构300。FEC架构300包括信息模块310，信息模块310生成或接收N个信息比特315。FEC架构300还包括FEC码-1模块320，FEC码-1模块320将信息比特315转换成M个FEC比特325(M为大于N但小于K的整数)。FEC码-1模块可以是任何FEC码，如卷积码、LDPC、另一种乘积码、块码等。FEC比特335是信息比特315的函数，并包括至少一些与信息比特315相关的奇偶校验比特。FEC架构300还包括多个FEC次级码模块331至333。虽然实施例的FEC架构300被描绘为具有三个FEC次级码模块331至333，但其它实施例的FEC架构可以具有不同数量的FEC次级码模块(例如，两个、四个、五个等)。另外，可能存在定位在信息模块310与FEC码-1模块320之间和/或FEC码-1模块320与FEC次级码模块331至333中的一个或多个之间的额外的交织器(未示出)。在一些实施例中，FEC码-1以及次级码中的一个或多个可以组合以形成FEC乘积码。
FEC次级码模块331至333用于编码FEC比特325的特定部分以生成FEC比特335的特定部分。具体而言，FEC次级码模块331用于编码第一FEC比特组326以获取FEC比特336，FEC次级码模块332用于编码第二FEC比特组327以获取FEC比特337，FEC次级码模块333用于编码第三FEC比特组328以获取FEC比特338。在一些实施例中，FEC次级码模块331至333所编码的FEC比特的数量可以是相同的，使得每一个FEC比特组326、327和328均包括相等数量的FEC比特325。例如，如果FEC比特325包括90个比特，那么每一个FEC比特组326、327和328可以包括30个比特。在其它实施例中，FEC次级码模块331至333所编码的FEC比特的数量可以是不同的，使得FEC比特组326、327和328中的至少一些包括不同数量的FEC比特325。例如，如果FEC比特325包括90个比特，那么第一FEC比特组326可以包括40个比特，第二FEC比特组327可以包括30个比特，第三FEC比特组327可以包括20个比特。FEC次级码模块331至333也可以在其它方面有所不同。例如，FEC次级码模块331至333可以使用不同的编码速率和/或不同的编码方案。值得注意的是，每一个FEC比特组336至338均是可独立解码的，使得可以对它们进行解码而不依赖于其它比特组所携带的信息/数据。例如，可以对FEC比特组336进行解码而不依赖于FEC比特组337和338所携带的信息。
FEC架构300还包括用于将FEC比特335交织成数据流350中的多个交织器模块341至343。更具体地，交织器模块341用于将FEC比特组336交织成数据流350中对应于资源块356的一部分，交织器模块342用于将FEC比特组337交织成数据流350中对应于资源块357的一部分，交织器模块343用于将FEC比特组338交织成数据流350中对应于资源块358的一部分。资源块356至358可以表示资源的任何逻辑组。例如，资源块356至358可以表示物理资源块(PRB)组、虚拟资源块(VRB)组，或资源的其它集合。借助于携带特定的FEC比特组336至338，每个资源块356至358均是可独立解码的。
在一些实施例中，FEC码-1320可以是提供整体性能同时避免错误平层的高速率码(例如，块码)。另一方面，FEC次级码模块331至333可以是提供高效率和/或高可靠性的较低的速率码(例如，Turbo码、LDPC码、卷积码等)。在实施例中，可以为FEC次级码模块331至333提供不同的编码速率选项(例如，1/3、2/3、9/10、1等)以简化盲检/信令。
虽然本实施例的FEC架构300描绘了两层FEC编码，但一些实施例可以包括更多层，而其它实施例可以包括单层FEC编码。图4示出用于将数据编码成可独立解码的资源块的实施例FEC架构400。FEC架构400类似于FEC架构300，不同之处在于FEC架构400包括单层FEC编码。具体而言，FEC架构400包括信息模块410、多个FEC码模块431至433、以及多个交织器441至443。信息模块410生成多个信息比特415，FEC码模块431至433将信息比特415编码成FEC比特435，交织器441至443将FEC比特交织成数据流450中。
更具体地，FEC码模块431用于编码第一信息比特组416以获取FEC比特436，FEC码模块432用于编码第二信息比特组417以获取FEC比特437，FEC码模块433用于编码第三信息比特组418以获取FEC比特438。另外，交织器模块441用于将FEC比特组436交织成数据流450中对应于资源块456的一部分，交织器模块442用于将FEC比特组437交织成数据流450中对应于资源块457的一部分，交织器模块443用于将FEC比特组438交织成数据流450中对应于资源块458的一部分。因此，每个资源块456至458均是可独立解码的。FEC码模块431至433可以相互类似或相互不同地配置，并且可以使用相同或不同的编码速率、编码结构等。
虽然实施例的FEC架构300和400描绘了单独的FEC编码模块，但一些实施例可以包括用于产生多个、可独立解码的FEC比特组的单个FEC编码模块。图5示出用于将数据编码成可独立解码的资源块的实施例的FEC架构500。FEC架构500类似于FEC架构300，不同之处在于FEC架构400包括单个次级FEC码模块530，而不是多个FEC码模块。具体而言，FEC架构500包括信息模块510、FEC码-1520、次级FEC码模块530、以及多个交织器541至443。信息模块510生成多个信息比特515，并且此后FEC码-1520生成作为信息比特515的乘积的多个FEC比特525。接着，次级FEC码模块530编码FEC比特525以获取FEC比特535。更具体地，次级FEC码模块530用于编码：第一FEC比特组526，以获取可局部解码的FEC比特组536；第二FEC比特组527，以获取可局部解码的FEC比特组537；第三FEC比特组528，以获取可局部解码的FEC比特组538。之后，每个可局部解码的FEC比特组536至538分别由交织模块541至543交织至数据流550中。值得注意的是，交织器模块541将可局部解码的FEC比特组536交织成数据流550中对应于资源块556的一部分，交织器模块542将可局部解码的FEC比特组537交织成数据流550中对应于资源块557的一部分，交织器模块543将可局部解码的FEC比特组538交织成数据流550中对应于资源块558的一部分。借助于携带特定的一个可局部解码的FEC比特组，每一个资源块556至558均是可独立解码的。在一些实施例中，次级FEC码模块530使用相同的编码速率和结构来编码可局部解码的FEC比特组536至538。在其它实施例中，次级FEC码模块530使用不同的编码速率和/或编码结构来编码可局部解码的FEC比特组536至538。在一些实施例中，FEC码-1520被从FEC架构500中省略。
图6示出用于将数据编码成可独立解码的资源块的实施例方法600，该方法可能由发射机执行。方法600开始于步骤610，其中发射机接收(或者生成)信息比特流。之后，方法600前进至步骤620，其中发射机将信息比特编码成多个可独立解码的FEC比特组。步骤620可以包括一个或多个FEC编码层。接着，方法600前进至步骤630，其中发射机将每个可独立解码的FEC比特组映射至虚拟资源或物理资源。步骤630可以包括将每一个可独立解码的FEC比特组交织成RB或RB集合，例如PRB、VRB等。最后，方法600前进至步骤640，其中发射机根据虚拟资源映射发送可独立解码的FEC比特组。
一些编码架构(FEC或其它方式)使用LDPC编码方案。图7示出用于在多个资源块710至730上编码信息的常规的LDPC编码方案700。如图所示，每一个资源块710至730包括信息比特和奇偶校验比特。奇偶校验比特根据参数比特的状态被设定或清除。例如，当参数比特711和731共享相同的值时，奇偶校验比特721可以被设定，或者当参数比特具有不同的值时被清除。在常规的LDPC编码方案700中，许多奇偶校验比特具有至少一条在实例资源块之外延伸的奇偶校验链接。例如，奇偶校验比特721具有两条在资源块720之外延伸的奇偶校验链接，并且因此确定奇偶校验比特721的值可能需要知道参数比特711和731的值。同样，奇偶校验比特722具有一条在资源块720之外延伸的奇偶校验链接，并且因此确定奇偶校验比特722的值可能需要知道参数比特712的值。因此，SIC接收机尝试解码RB 720中所携带的干扰数据，可能需要解码或通过其它方式评估RB 710和/或RB 730以获取RB 720的部分。
常规的LDPC方案被设计成使得奇偶校验比特的绝大部分(例如，99％或更多)将具有在即时资源块之外延伸的至少一条奇偶校验链接。虽然这种设计特性允许常规的LDPC方案通过将噪音分布在许多资源块上来降低平均块误码率(BER)，但它也使得任何给定资源块的大部分不能被独立解码。因此，需要实现更高效SIC解码的LDPC方案。
图8示出用于在多个资源块810至830上编码信息的实施例的LDPC方案800。值得注意的是，相对于常规的LDPC编码方案700(其典型地包括少于1％的内向对等奇偶校验比特)，实施例的LDPC方案800包括更高比例的内向对等奇偶校验比特，如奇偶校验比特822。短语内向对等奇偶校验比特在本文中用于描述这种奇偶校验比特：可以在不进行解码或通过其它方式评估外部资源块(即，除携带该内向对等奇偶校验比特的实例RB之外的RB)的情况下确定奇偶校验比特。例如，如果所有的参数比特必须是已知的才能确定内向对等奇偶校验比特的值，那么没有一条奇偶校验链接可以在实例资源块之外延伸。
在实施例的LDPC方案800中，每一条用于奇偶校验比特822的奇偶校验链接均在RB820内延伸，这允许可以在不评估外部资源块810/830的情况下确定奇偶校验比特822的值。虽然本实施例的LDPC方案800生成包括比通过常规的LDPC方案所生成的内向对等奇偶校验比特比例更高的内向对等奇偶校验比特的资源块820，但不需要每一个奇偶校验比特都是内向对等的。例如，奇偶校验比特821是外向对等奇偶校验比特。例如，内向对等奇偶校验比特的比例可以根据系统的需要而变化。例如，对于一些实施例的LDPC方案，内向对等奇偶校验比特可以包括所有奇偶校验比特的约25％，而其它实施例的LDPC方案可以生成更高比例的内向对等奇偶校验比特(例如，35％，或更高)。在任何情况下，相对于通常包括少于1％的内向对等奇偶校验比特的常规的LDPC方案，实施例的LDPC方案将包括显著更多的内向对等奇偶校验比特。
图9示出可等效于上文所论述的一或多个设备(例如，UE、NB等)的通信设备900的实施例的框图。通信设备900可包括处理器904、存储器906、蜂窝接口910、辅助无线接口912以及辅助接口914，它们可以(或可以不)按照图9所示进行布置。处理器904可以是能够进行计算和/或其它有关处理的任务的任意部件，并且存储器906可以是能够为处理器904存储程序和/或指令的任意部件。蜂窝接口910可以是允许通信设备900使用蜂窝信号进行通信的任意部件或部件的集合，并且可用于在蜂窝网络的蜂窝连接上接收和/或发送信息。辅助无线接口912可以是允许通信设备900通过Wi-Fi、蓝牙协议或控制协议等非蜂窝无线协议进行通信的任意部件或部件的集合。设备900可使用蜂窝接口910和/或辅助无线接口912与任意无线功能部件(例如基站、中继设备或移动设备等)进行通信。辅助接口914可以是允许通信设备900通过包括有线协议的附加协议进行通信的任意部件或部件的集合。在实施例中，辅助接口914可允许通信设备900和另一个组件，例如回程网络组件进行通信。
虽然已详细地描述了本发明及其优点，但是应理解，可以在不脱离如所附权利要求书所界定的本发明的精神和范围的情况下对本发明做出各种改变、替代和更改。此外，本发明的范围并不局限于说明书中所述的过程、机器、制造、物质组分、构件、方法和步骤的具体实施例。本领域普通技术人员可从本发明中轻易地了解，可根据本发明使用现有的或即将开发出的，具有与本文所描述的相应实施例实质相同的功能，或能够取得与所述实施例实质相同的结果的过程、机器、制造、物质组分、构件、方法或步骤。相应地，所附权利要求范围包括这些过程、机器、制造//物质组分、构件、方法，及步骤。

Claims (20)

1.一种编码方法，其特征在于，包括：
获取信息比特流；
将所述信息比特流编码成多个前向纠错FEC码块，其中每一个FEC码块均是可独立解码的；
将所述多个FEC码块映射至多个资源块，其中每一个FEC码块被映射至所述资源块中的单一一个；以及
根据FEC码块至资源块的所述映射，将所述多个FEC码块作为数据流传输。
2.根据权利要求1所述的方法，其特征在于，将所述信息比特流编码为多个前向纠错FEC码块包括：
使用第一FEC码将所述信息比特流编码成FEC比特流；
将所述FEC比特流划分为多个FEC比特子集；以及
使用多个次级FEC码中的特定的一个来编码每一个FEC比特子集，以得到所述多个FEC码块中对应的一个FEC码块。
3.根据权利要求2所述的方法，其特征在于，所述第一FEC码和所述多个次级FEC码组合以形成FEC乘积码。
4.根据权利要求2所述的方法，其特征在于，所述多个次级FEC码中的至少一些使用不同的编码速率。
5.根据权利要求2所述的方法，其特征在于，所述FEC比特子集中的至少一些包括不同数量的FEC比特。
6.根据权利要求1所述的方法，其特征在于，将所述信息比特流编码为多个前向纠错FEC码块包括：
使用第一FEC码将所述信息比特流编码成FEC比特流；
将所述FEC比特流划分为多个FEC比特子集；以及
使用单一次级FEC码来编码每一个FEC比特子集，以得到所述多个FEC码块中对应的一个FEC码块。
7.根据权利要求6所述的方法，其特征在于，所述第一FEC码和所述单一次级FEC码组合以形成FEC乘积码。
8.根据权利要求6所述的方法，其特征在于，所述单一次级FEC码用于生成可局部解码的FEC码块。
9.根据权利要求6所述的方法，其特征在于，所述单一次级FEC码是卷积码。
10.根据权利要求1所述的方法，其特征在于，将所述多个FEC码块映射至所述多个资源块包括：
将所述多个FEC码块中的每一个分配至特定的虚拟资源块VRB。
11.根据权利要求1所述的方法，其特征在于，将所述多个FEC码块作为数据流传输包括：
根据FEC码块至资源块的所述映射，将所述多个FEC码块中的每一个交织成多个物理资源块PRB中的特定的一个，其中所述多个FEC码块中对应的一个FEC码块的每一个比特被携带在公共PRB内。
12.一种编码装置，其特征在于，包括：
处理器；以及
存储由所述处理器执行的程序的计算机可读存储介质，所述程序包括指令如下：
获取信息比特流；
将所述信息比特流编码成多个前向纠错FEC码块，其中每一个FEC码块均是可独立解码的；
将所述多个FEC码块映射至多个资源块，其中每一个FEC码块被映射至所述多个资源块中的单一一个；以及
根据所述多个FEC码块至所述多个资源块的所述映射，将所述多个FEC码块作为数据流传输。
13.一种编码方法，其特征在于，包括：
获取信息比特流；
将所述信息比特流编码成多个低密度奇偶校验LDPC码块，其中所述多个LDPC码块中的每一个包括奇偶校验比特，其中至少25％的奇偶校验比特是内向对等奇偶校验比特；
将所述多个LDPC码块映射至多个资源块，其中每一个LDPC码块被映射至所述资源块中的单一一个；以及
根据LDPC码块至资源块的所述映射，将所述多个LDPC码块作为数据流传输。
14.根据权利要求13所述的方法，其特征在于，所述内向对等奇偶校验比特具有完全由对应的LDPC码块内携带的信息确定的值。
15.根据权利要求13所述的方法，其特征在于，所述内向对等奇偶校验比特具有由奇偶校验链接确定的值，每一条所述奇偶校验链接仅在对应的LDPC码块内延伸。
16.根据权利要求13所述的方法，其特征在于，将所述多个LDPC码块映射至所述多个资源块包括：
将所述多个LDPC码块分配至多个虚拟资源块VRB，其中所述多个LDPC码块中的每一个被分配至所述多个VRB中的特定的一个。
17.根据权利要求13所述的方法，其特征在于，作为所述数据流传输所述多个LDPC码块包括：
将所述多个LDPC码块中的每一个交织成所述数据流所携带的多个物理资源块PRB中的特定的一个，其中给定LDPC码块中的每一个比特被携带在所述PRB中的一个公共PRB内。
18.一种编码装置，其特征在于，包括：
处理器；以及
存储由所述处理器执行的程序的计算机可读存储介质，所述程序包括指令如下：
获取信息比特流；
将所述信息比特流编码成多个低密度奇偶校验LDPC码块，其中所述多个LDPC码块中的每一个包括奇偶校验比特，其中至少25％的奇偶校验比特是内向对等奇偶校验比特；
将所述多个LDPC码块映射至多个资源块，其中每一个LDPC码块被映射至所述资源块中的单一一个；以及
根据LDPC码块至资源块的所述映射，将所述多个LDPC码块作为数据流传输。
19.根据权利要求18所述的装置，其特征在于，所述内向对等奇偶校验比特具有完全由对应的LDPC码块内携带的信息确定的值。
20.根据权利要求18所述的装置，其特征在于，所述内向对等奇偶校验比特具有由奇偶校验链接确定的值，每一条所述奇偶校验链接仅在对应的LDPC码块内延伸。
CN201480012127.3A 2013-03-06 2014-03-05 支持连续干扰消除(sic)的前向纠错(fec) Active CN105027450B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/787,554 US9246514B2 (en) 2013-03-06 2013-03-06 Forward error correction (FEC) to support successive interference cancellation (SIC)
US13/787,554 2013-03-06
PCT/CN2014/072927 WO2014135084A1 (en) 2013-03-06 2014-03-05 Forward error correction (fec) to support successive interference cancellation (sic)

Publications (2)

Publication Number Publication Date
CN105027450A CN105027450A (zh) 2015-11-04
CN105027450B true CN105027450B (zh) 2018-12-14

Family

ID=51489438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480012127.3A Active CN105027450B (zh) 2013-03-06 2014-03-05 支持连续干扰消除(sic)的前向纠错(fec)

Country Status (7)

Country Link
US (2) US9246514B2 (zh)
EP (1) EP2954619B1 (zh)
JP (1) JP2016513896A (zh)
KR (1) KR101722945B1 (zh)
CN (1) CN105027450B (zh)
BR (1) BR112015021784A8 (zh)
WO (1) WO2014135084A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110007296B (zh) * 2018-01-04 2020-10-23 中国科学院声学研究所 一种基于引导信号修正的时域干扰抵消方法
CN112398765B (zh) * 2019-08-15 2021-10-01 华为技术有限公司 一种信号处理方法、接收机及数字处理芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336771A (zh) * 2000-06-26 2002-02-20 株式会社Ntt都科摩 采用自动请求重发的通信系统
CN101523757A (zh) * 2006-10-09 2009-09-02 英特尔公司 用于重传差错控制技术传输的链路自适应
CN102111240A (zh) * 2009-12-29 2011-06-29 财团法人工业技术研究院 数据区块分割方法及装置与数据译码方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799454A (ja) * 1993-09-28 1995-04-11 Sharp Corp 回路共用型誤り訂正符号処理回路
US20030039226A1 (en) * 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
US6700867B2 (en) * 2001-12-20 2004-03-02 Motorola, Inc. Method and system for reduced memory hybrid automatic repeat request
JP2005073189A (ja) * 2003-08-28 2005-03-17 Sony Corp 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム
JP2006303906A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 符号化装置、復号化装置及び通信システム
EP1959598A4 (en) 2005-12-09 2010-01-27 Mitsubishi Electric Corp COMMUNICATION METHOD AND APPARATUS
JP4951062B2 (ja) * 2006-05-12 2012-06-13 ノキア コーポレイション 固定および可変の構成部分を有する区分されたダウンリンク共有制御チャネルを提供する装置、方法およびコンピュータ・プログラム製品
WO2008036280A2 (en) * 2006-09-18 2008-03-27 Interdigital Technology Corporation Successive interference cancellation for multi-codeword transmissions
US7890059B2 (en) * 2007-05-01 2011-02-15 Broadcom Corporation Successive interference cancellation in code division multiple access system using variable interferer weights
KR101505193B1 (ko) * 2007-06-18 2015-03-23 삼성전자주식회사 직교주파수분할다중접속방식의 이동 통신시스템에서 심볼전송 방법 및 장치
US20100275090A1 (en) 2007-12-14 2010-10-28 Panasonic Corporation Radio communication apparatus and puncturing method
US8510621B2 (en) * 2009-12-29 2013-08-13 Industrial Technology Research Institute Method and apparatus for providing resource unit based data block partition
JP2011151545A (ja) * 2010-01-20 2011-08-04 Nec Corp 通信装置および受信方法、並びにプログラム
US8839078B2 (en) * 2010-03-05 2014-09-16 Samsung Electronics Co., Ltd. Application layer FEC framework for WiGig
US8924831B2 (en) * 2011-08-26 2014-12-30 Texas Instruments Incorporated Systems and methods for network coding using convolutional codes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336771A (zh) * 2000-06-26 2002-02-20 株式会社Ntt都科摩 采用自动请求重发的通信系统
CN101523757A (zh) * 2006-10-09 2009-09-02 英特尔公司 用于重传差错控制技术传输的链路自适应
CN102111240A (zh) * 2009-12-29 2011-06-29 财团法人工业技术研究院 数据区块分割方法及装置与数据译码方法及装置

Also Published As

Publication number Publication date
WO2014135084A1 (en) 2014-09-12
BR112015021784A2 (pt) 2017-07-18
US9246514B2 (en) 2016-01-26
CN105027450A (zh) 2015-11-04
BR112015021784A8 (pt) 2019-11-19
KR20150126891A (ko) 2015-11-13
EP2954619A4 (en) 2016-07-13
US20140258803A1 (en) 2014-09-11
KR101722945B1 (ko) 2017-04-04
US9455798B2 (en) 2016-09-27
EP2954619B1 (en) 2019-11-06
US20160105256A1 (en) 2016-04-14
EP2954619A1 (en) 2015-12-16
JP2016513896A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
KR102670713B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
US20190052399A1 (en) System and Method for Forward Error Correction
KR20240049531A (ko) 무선 셀룰라 통신 시스템에서 데이터 전송 방법 및 장치
US11528091B2 (en) Method and apparatus for performing channel coding and decoding in communication or broadcasting system
CN112399590B (zh) 频域资源分配方法及装置
JPWO2010106729A1 (ja) 無線受信装置及び無線送信装置、並びに無線通信方法
US11777528B2 (en) System and method for processing control information
JP2019534647A (ja) データ送信方法及びデータ送信装置
KR102394139B1 (ko) 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치
KR20170108008A (ko) 지시 정보를 전송하는 방법 및 장치
KR20120063502A (ko) 무선 통신 시스템, 무선 중계국 장치, 무선 단말국 장치 및 무선 통신 방법
US10560175B2 (en) Data transmission method and apparatus
EP3695535B1 (en) System and method for optimizing forward error correction according to number of simultaneous users
KR20110000646A (ko) 가변 레이트 블럭 코드를 사용한 블럭 인코딩
CN105027450B (zh) 支持连续干扰消除(sic)的前向纠错(fec)
CN103209053B (zh) 一种信息比特发送方法、装置和系统
CN102244561B (zh) 用于多址接入中继网络的中继传输方法
KR20190125071A (ko) 통신 시스템에서 harq 기반의 송수신 방법 및 장치
CN104158628B (zh) 基于唯一可译码的中继转发方法
CN108024371A (zh) 一种用于动态调度的ue、基站中的方法和装置
KR20200086535A (ko) 통신 시스템에서 데이터의 재전송 방법 및 장치
KR20170081921A (ko) 무선 통신 시스템에서 신호를 디코딩하기 위한 방법 및 장치
WO2018121248A1 (zh) 一种数据传输方法、数据发送设备和数据接收设备
CN104219029A (zh) 一种数据传输方法、装置和系统
KR20180122918A (ko) 무선 셀룰라 통신 시스템에서 데이터 전송 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant