JP2003324357A - 符号化装置及び符号化方法、並びに復号装置及び復号方法 - Google Patents
符号化装置及び符号化方法、並びに復号装置及び復号方法Info
- Publication number
- JP2003324357A JP2003324357A JP2002131964A JP2002131964A JP2003324357A JP 2003324357 A JP2003324357 A JP 2003324357A JP 2002131964 A JP2002131964 A JP 2002131964A JP 2002131964 A JP2002131964 A JP 2002131964A JP 2003324357 A JP2003324357 A JP 2003324357A
- Authority
- JP
- Japan
- Prior art keywords
- coding
- decoding
- encoding
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
に適用する際の新たな指針を提案し、性能を向上させ
る。 【解決手段】 データ送受信システムにおける符号化装
置1は、外符号の符号化を行う畳み込み符号化器10
と、入力したデータの順序を並べ替えるインターリーバ
20と、内符号の符号化を行う畳み込み符号化器30
と、8相位相変調方式(8-Phase Shift Keying;以下、
8PSK変調方式という。)に基づいて信号点のマッピ
ングを行う多値変調マッピング回路40とを備える。こ
の符号化装置1は、メモリ数が"2"以上とされる畳み込
み符号化器30を用いた場合に、畳み込み符号化器10
による外符号として、内符号の最小距離符号を生じる最
大の入力距離よりも大きな最小出力距離を有する符号を
用いる。
Description
に対して縦列連接畳み込み符号化又は縦列連接符号化変
調を行う符号化装置及び符号化方法、並びにこれらの符
号化装置及び符号化方法によって縦列連接畳み込み符号
化又は縦列連接符号化変調が施された符号の復号を行う
復号装置及び復号方法に関する。
といった通信分野、及び地上波又は衛星ディジタル放送
といった放送分野の研究が著しく進められているが、そ
れに伴い、誤り訂正符号化及び復号の効率化を目的とし
て符号理論に関する研究も盛んに行われている。
シャノン(C. E. Shannon)の通信路符号化定理によっ
て与えられるシャノン限界が知られている。
界に近い性能を示す符号を開発することを目的として行
われている。近年では、シャノン限界に近い性能を示す
符号化方法として、例えば、縦列連接畳み込み符号(Se
rially Concatenated Convolutional Codes;以下、S
CCCという。)が開発されている。
込み符号化器とインターリーバとを縦列に連接して行わ
れる。そして、SCCCの復号は、軟出力(soft-outpu
t)を出力する2つの復号回路を縦列に連接して行わ
れ、2つの復号回路の間で情報の授受を行うことによ
り、最終的な復号結果が得られる。
して、例えば、「D. Divsalar, F.Pollara, "Serial an
d Hybrid Concatenation Codes with Applications", i
n Proc., Int. Symp. on Turbo Codes and Related Top
ics, Brest, France, pp. 80-87, Sept. 1997」に記載
されている縦列連接符号化変調(Serial Concatenated
Trellis Coded Modulation;以下、SCTCMとい
う。)方式も知られている。このSCTCM方式は、S
CCCによる符号化と多値変調とを組み合わせたもので
あり、変調信号の信号点の配置と誤り訂正符号の復号特
性とを統括して考慮するものである。
符号化装置、及びSCTCM方式による符号の復号を行
う復号装置の具体例について説明する。なお、以下の説
明においては、図13に示すように、ディジタル情報を
図示しない送信装置が備える符号化装置201によって
符号化し、その出力を雑音のある無記憶通信路202を
介して図示しない受信装置に入力して、この受信装置が
備える復号装置203によって復号し、観測する場合を
考える。
装置201としては、例えば図14に示すように、外符
号の符号化を行う畳み込み符号化器210と、入力した
データの順序を並べ替えるインターリーバ220と、内
符号の符号化を行う畳み込み符号化器230と、所定の
変調方式に基づいて信号点のマッピングを行う多値変調
マッピング回路240とを備えるものがある。この符号
化装置201は、入力した2ビットの入力データD20
1に対して、符号化率が"2/3"の縦列連接畳み込み演
算を行い、3ビットの符号化データD204に変換し、
例えば8相位相変調方式(8-Phase Shift Keying;以
下、8PSK変調方式という。)の伝送シンボルにマッ
ピングして3ビットの1つの符号化伝送シンボルD20
5として出力する。
ように、3つの排他的論理和回路211,213,21
5と、2つのシフトレジスタ212,214とを有す
る。
力データD2011,D2012を用いて排他的論理和
演算を行い、演算結果をシフトレジスタ212に供給す
る。
ビットのデータを排他的論理和回路213に供給し続け
る。そして、シフトレジスタ212は、クロックに同期
させて、排他的論理和回路211から供給される1ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路213に新たに供給する。
タ212から供給されるデータと、2ビットの入力デー
タD201のうちの1ビットの入力データD2011と
を用いて排他的論理和演算を行い、演算結果をシフトレ
ジスタ214に供給する。
ビットのデータを排他的論理和回路215に供給し続け
る。そして、シフトレジスタ214は、クロックに同期
させて、排他的論理和回路213から供給される1ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路215に新たに供給する。
タ214から供給されるデータと、入力データD201
1,D2012とを用いて排他的論理和演算を行い、演
算結果を3ビットの符号化データD202のうちの1ビ
ットの符号化データD202 3として後段のインターリ
ーバ220に出力する。
ビットの入力データD2011,D2012を入力する
と、これらの入力データD2011,D2012に対し
て畳み込み演算を行い、演算結果を3ビットの符号化デ
ータD2021,D2022,D2023として後段の
インターリーバ220に出力する。すなわち、畳み込み
符号化器210は、外符号の符号化として符号化率が"
2/3"の畳み込み演算を行い、生成した符号化データ
D202を後段のインターリーバ220に出力する。
器210から出力された3つのビット系列からなる符号
化データD202にインターリーブを施し、生成した3
つのビット系列からなるインターリーブデータD203
を後段の畳み込み符号化器230に出力する。
ように、排他的論理和回路231と、シフトレジスタ2
32とを有する。
ンターリーブデータD2031,2032,D2033
を用いて排他的論理和演算を行い、演算結果を3ビット
の符号化データD204のうちの1ビットの符号化デー
タD2043として後段の多値変調マッピング回路24
0に出力するとともに、シフトレジスタ232に供給す
る。
ビットのデータを排他的論理和回路231に供給し続け
る。そして、シフトレジスタ232は、クロックに同期
させて、排他的論理和回路231から供給される1ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路231に新たに供給する。
ビットのインターリーブデータD2031,D20
32,D2033を入力すると、これらのインターリー
ブデータD2031,D2032,D2033に対して
畳み込み演算を行い、演算結果を3ビットの符号化デー
タD2041,D2042,D2043として後段の多
値変調マッピング回路240に出力する。すなわち、畳
み込み符号化器230は、内符号の符号化として符号化
率が"3/3=1"の畳み込み演算を行い、生成した符号
化データD204を後段の多値変調マッピング回路24
0に出力する。
み符号化器230から出力された符号化データD204
を、クロックに同期させて、例えば8PSK変調方式の
伝送シンボルにマッピングする。具体的には、多値変調
マッピング回路240は、畳み込み符号化器230から
出力された3ビットの符号化データD204を1つの伝
送シンボルとしてマッピングし、1つの符号化伝送シン
ボルD205を生成する。多値変調マッピング回路24
0は、生成した符号化伝送シンボルD205を外部に出
力する。
符号化器210によって外符号の符号化として符号化率
が"2/3"の畳み込み演算を行い、畳み込み符号化器2
30によって内符号の符号化として符号化率が"1"の畳
み込み演算を行うことにより、全体として、符号化率
が"(2/3)×1=2/3"の縦列連接畳み込み演算を
行う。この符号化装置201によって符号化され且つ変
調されたデータは、無記憶通信路202を介して受信装
置に出力される。
方式の符号の復号を行う復号装置203としては、例え
ば図17に示すように、内符号の復号を行う軟出力復号
回路250と、入力したデータの順序を元に戻すデイン
ターリーバ260と、入力したデータの順序を並べ替え
るインターリーバ270と、外符号の復号を行う軟出力
復号回路280とを備えるものがある。この復号装置2
03は、無記憶通信路202上で発生したノイズの影響
によってアナログ値をとり軟入力(soft-input)とされ
る受信値D206から符号化装置201における入力デ
ータD201を推定し、復号データD211として出力
する。
1における畳み込み符号化器230に対応して備えられ
るものであり、「Bahl, Cocke, Jelinek and Raviv, "O
ptimal decoding of linear codes for minimizing sym
bol error rate", IEEE Trans. Inf. Theory, vol. IT-
20, pp. 284-287, Mar. 1974」に記載されているBCJ
Rアルゴリズムや、このBCJRアルゴリズムを改良し
たアルゴリズムであって「Robertson, Villebrun and H
oeher, "A comparison of optimal and sub-optimal MA
P decoding algorithms operating in the domain", IE
EE Int. Conf.on Communications, pp. 1009-1013, Jun
e 1995」に記載されているMax−Log−MAPアル
ゴリズム又はLog−MAPアルゴリズム(以下、Ma
x−Log−BCJRアルゴリズム又はLog−BCJ
Rアルゴリズムという。)に基づく最大事後確率(Maxi
mum A Posteriori probability;以下、MAPとい
う。)復号やSOVA(Soft Output Viterbi Algorith
m)復号を行うものである。軟出力復号回路250は、
受信装置によって受信された軟入力の受信値D206を
入力するとともに、インターリーバ270から供給され
た軟入力の情報ビットに対する事前確率情報(a priori
probability information)D207を入力し、これら
の受信値D206と事前確率情報D207とを用いて、
内符号の軟出力復号を行う。そして、軟出力復号回路2
50は、符号の拘束条件によって求められる情報ビット
に対する外部情報(extrinsic information)D208
を生成し、この外部情報D208を後段のデインターリ
ーバ260に軟出力として出力する。なお、この外部情
報D208は、符号化装置201におけるインターリー
バ220によってインターリーブされたインターリーブ
データD203に対応するものである。
01におけるインターリーバ220によってインターリ
ーブされたインターリーブデータD203のビット配列
を、それぞれ、元の符号化データD202のビット配列
に戻すように、軟出力復号回路250から出力される軟
入力の外部情報D208にデインターリーブを施す。デ
インターリーバ260は、デインターリーブして得られ
たデータを後段の軟出力復号回路280における符号ビ
ットに対する事前確率情報D209として出力する。
280から出力された軟入力である符号ビットに対する
外部情報D210に対して、符号化装置201における
インターリーバ220と同一の置換位置情報に基づいた
インターリーブを施す。インターリーバ270は、イン
ターリーブして得られたデータを軟出力復号回路250
における情報ビットに対する事前確率情報D207とし
て出力する。
1における畳み込み符号化器210に対応して備えられ
るものであり、軟出力復号回路250と同様に、上述し
たBCJRアルゴリズムや、Max−Log−BCJR
アルゴリズム又はLog−BCJRアルゴリズムに基づ
くMAP復号やSOVA復号を行うものである。軟出力
復号回路280は、デインターリーバ260から出力さ
れた軟入力の符号ビットに対する事前確率情報D209
を入力するとともに、図示しないが、値が"0"である情
報ビットに対する事前確率情報を入力し、これらの事前
確率情報を用いて、外符号の軟出力復号を行う。そし
て、軟出力復号回路280は、符号の拘束条件によって
求められる符号ビットに対する外部情報D210を生成
し、この外部情報D210をインターリーバ270に軟
出力として出力する。また、軟出力復号回路280は、
図示しないが、符号の拘束条件によって求められる情報
ビットに対するいわゆる事後確率情報(a posteriori p
robability information)を生成し、この事後確率情報
に基づいて、硬出力(hard-output)の復号データD2
11を出力する。
06を受信すると、軟出力復号回路250乃至軟出力復
号回路280の復号動作を例えば数回乃至数十回といっ
た所定の回数だけ反復して行い、所定の回数の復号動作
の結果得られた軟出力の外部情報に基づいて、復号デー
タD211を出力する。
として、MLクライテリア(Maximum Likelihood crite
ria)と称されるものがある。このMLクライテリアと
は、符号の性能を表すために、ビットエラーレートの対
数表示(log10 BER)と、1ビットあたりの信
号対雑音電力比(Eb/N0)との関係で示される性能
曲線を描いた場合に、信号対雑音電力比を高くしてもビ
ットエラーレートの値が減少しない現象、いわゆるエラ
ーフロア現象が生じるビットエラーレートの値を低くす
るための基準であり、符号全体としての重み分布の最適
化を図るための基準である。
によって決まるものであることが知られている。具体的
には、ブロック長がNである符号に対してエラーフロア
が生じるビットエラーレートの値に支配的な項は、次式
(1)に示すように表される。なお、次式(1)におい
て、df 0は、外符号の最小距離を示し、df・ef f
は、内符号の有効最小ユークリッド距離を示し、hm
(3)は、入力ハミング距離"3"に対する最小ユークリ
ッド距離を示すものである。また、δ2は、外符号の最
小距離df 0が偶数のときには次式(2)で表され、外
符号の最小距離d f 0が奇数のときには次式(3)で表
されるものである。
してエラーフロアが生じるビットエラーレートの値に支
配的な項は、外符号の最小距離df 0が偶数のときに
は、入力距離"2"に対する内符号のユークリッド距離に
依存し、外符号の最小距離df 0が奇数のときには、入
力距離"2"及び"3"に対する内符号のユークリッド距離
に依存する。符号設計においては、このユークリッド距
離を最大化することが、低いエラーフロアを得るための
条件となる。
トエラーレートの値を低くするための基準であるMLク
ライテリアを鑑みて符号設計を行う場合には、以下の5
つの手順を踏む必要がある。
ト・パーティショニング(set partitioning)の手法等
を用いて出力距離の分布を最適化し、カタストロフィッ
クでないトレリスを作成する。
の符号語が多数発生しないように、入力ハミング距離"
1"に対する出力距離を無限大にする。すなわち、符号
設計においては、例えば、トレリス上のあるステート
(遷移状態)から入力ハミング距離"1"で分岐して他の
ステートへと到達し、さらに、入力ハミング距離"0"で
元のステートへと戻るようなパスをなくし、入力ハミン
グ距離"1"では終結しないようにする。これは、仮にこ
のようなパスが存在する符号を構成した場合には、イン
ターリーバが設けられているとしても、外符号の距離が
小さいときには、当該外符号がインターリーバによって
並べ替えられて内符号に入力され、どのビット系列もが
小さい出力距離を生成してしまうことに起因して、終結
パターンが多数発生して高いエラーフロアが生じてしま
う事態を招来することによるものである。
テリアにしたがう。すなわち、符号設計においては、入
力距離"2"に対する内符号の出力距離を最大化する。た
だし、外符号の最小距離df 0が奇数のときには、入力
距離"3"に対する内符号の出力距離を最大化する。符号
設計においては、このようなMLクライテリアにしたが
って符号を構成した場合には、符号の重み分布が最適化
され、結果的にエラーフロアを低くすることができる。
力ハミング距離"1"では終結しないようにする条件と、
MLクライテリアにしたがう条件との双方にしたがっ
て、トレリスに入力位置と出力位置とをマッピングす
る。
号で表現できるように、信号点位置に符号化器の出力を
割り当てる。
むことにより、低いエラーフロアの符号を構成すること
ができる。
CTCM方式の符号設計を行った例として、「D. Divsa
lar, S. Dolinar and F. Pollara "Serial Concatenate
d Trellis Coded Modulation with Rate-1 Inner Cod
e", GLOBECOM 2000」に記載されているものがある。以
下、これについて説明する。
う畳み込み符号化器として、図18に示す畳み込み符号
化器300を用いている。すなわち、畳み込み符号化器
300は、3つの排他的論理和回路301,302,3
03と、シフトレジスタ304とを有する。
タ304から供給されるデータと、入力されたインター
リーブデータD3011とを用いて排他的論理和演算を
行い、演算結果を3ビットの符号化データD302のう
ちの1ビットの符号化データD3021として図示しな
い後段の多値変調マッピング回路に出力する。
ンターリーブデータD3011,D3012を用いて排
他的論理和演算を行い、演算結果を3ビットの符号化デ
ータD302のうちの1ビットの符号化データD302
2として後段の多値変調マッピング回路に出力する。
タ304から供給されるデータと、入力されたインター
リーブデータD3011,D3012,D3013とを
用いて排他的論理和演算を行い、演算結果をシフトレジ
スタ304に供給するとともに、3ビットの符号化デー
タD302のうちの1ビットの符号化データD302 3
として後段の多値変調マッピング回路に出力する。
ビットのデータを排他的論理和回路301,303に供
給し続ける。そして、シフトレジスタ304は、クロッ
クに同期させて、排他的論理和回路303から供給され
る1ビットのデータを新たに保持し、このデータを排他
的論理和回路301,303に新たに供給する。
ビットのインターリーブデータD3011,D30
12,D3013を入力すると、これらのインターリー
ブデータD3011,D3012,D3013に対して
畳み込み演算を行い、演算結果を3ビットの符号化デー
タD3021,D3022,D3023として後段の多
値変調マッピング回路に出力する。すなわち、畳み込み
符号化器300は、内符号の符号化として符号化率が"
3/3=1"の畳み込み演算を行い、符号化データD3
02を後段の多値変調マッピング回路に出力する。
畳み込み符号化器300によって生成される符号化デー
タD3021,D3022,D3023を、図19に示
すように、多値変調マッピング回路によって8PSK変
調方式の伝送シンボルにマッピングしている。なお、同
図において、各信号点に割り当てられている伝送シンボ
ルの値は、(D3021,D3022,D3023)を
示すものである。
符号化器300による内符号の符号化と、多値変調マッ
ピング回路による信号点の割り当てとを行うことによ
り、図20に示すトレリスを得ている。すなわち、この
トレリスは、畳み込み符号化器300が有するシフトレ
ジスタ304の内容が"0"である場合を表すステートを
S0で表し、シフトレジスタ304の内容が"1"である
場合を表すステートをS 1で表し、さらに、各パスに付
される入出力ラベルを(D3011,D3012,D3
013)/(D3021,D3022,D3023)と
表すものとすると、入出力ラベルが、"000/00
0","011/010","101/110","110/
100"のものが、ステートS0からステートS0へと
到達する4本のパスからなるパラレルパスに割り当てら
れ、入出力ラベルが、"001/001","010/0
11","100/111","111/101"のもの
が、ステートS0からステートS1へと到達する4本の
パスからなるパラレルパスに割り当てられ、入出力ラベ
ルが、"111/000","100/010","010
/110","001/100"のものが、ステートS1
からステートS0へと到達する4本のパスからなるパラ
レルパスに割り当てられ、入出力ラベルが、"110/
001","101/011","011/111","00
0/101"のものが、ステートS1からステートS1
へと到達する4本のパスからなるパラレルパスに割り当
てられたものとなる。
リスを作成するに至った具体的な手法について、以下説
明する。
でないトレリスを作成するために、上述したセット・パ
ーティショニングの手法を用いて、適切な信号点への割
り当てを行っている。すなわち、この文献においては、
図21(A)に示す8PSK変調方式の8個の信号点
[0,1,2,3,4,5,6,7]を、同図(B)及
び同図(C)にそれぞれ示すように、2つの集合A=
[0,2,4,6]及びB=[1,3,5,7]に分割
する。なお、以下では、集合Aの各要素を[A0,
A2,A4,A6]とし、集合Bの各要素を[B1,B
3,B5,B7]とする。ここで、同図(A)に示す信
号点間の最小距離の2乗は、"0.59"であるのに対し
て、同図(B)及び同図(C)に示す信号点間の最小距
離の2乗は、"2"となる。
の入力ハミング距離が互いに"2"となるように信号点を
割り当てる。具体的には、トレリスは、図22に示すよ
うに、入力ラベルが、"000","011","10
1","110"のものが、ステートS0からステートS
0へと到達する4本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"001","010","10
0","111"のものが、ステートS0からステートS
1へと到達する4本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"111","100","01
0","001"のものが、ステートS1からステートS
0へと到達する4本のパスからなるパラレルパスに割り
当てられ、入力ラベルが、"110","101","01
1","000"のものが、ステートS1からステートS
1へと到達する4本のパスからなるパラレルパスに割り
当てられたものとなる。
到達する4本のパスからなるパラレルパスの入力の要素
は、ステートS0からステートS1へと到達する4本の
パスからなるパラレルパスの入力の要素と同じであるが
順序は異なるものであり、ステートS1からステートS
1へと到達する4本のパスからなるパラレルパスの入力
の要素は、ステートS0からステートS0へと到達する
4本のパスからなるパラレルパスの入力の要素と同じも
のであるが順序は異なるものである。
S0からステートS0への遷移の出力と、ステートS1
からステートS0への遷移の出力とを、それぞれ、集合
Aとし、ステートS0からステートS1への遷移の出力
と、ステートS1からステートS1への遷移の出力と
を、それぞれ、集合Bとする。
の遷移の出力を集合Aとし、ステートS1からステート
S1への遷移の出力を集合Bとしたのは、ステートS1
からステートS0への遷移の出力を集合Bとした場合に
は、ステートS1からステートS1への遷移の出力が集
合Aとなり、ステートS0→ステートS0→ステートS
0と遷移するパスの出力と、ステートS1→ステートS
1→ステートS1と遷移するパスの出力とが同じものと
なることから、カタストロフィックとなってしまうこと
による。
遷移の入力の要素が、ステートS0からステートS1へ
の遷移の入力の要素と同じものであり、ステートS1か
らステートS1への遷移の入力の要素が、ステートS0
からステートS0への遷移の入力の要素と同じものであ
るのは、ステートS1からステートS0への遷移の入力
の要素が、ステートS0からステートS0への遷移の入
力の要素と同じものであるとした場合には、ステートS
0→ステートS0→ステートS0と遷移するパスと、ス
テートS0→ステートS1→ステートS0と遷移するパ
スとに、入力ハミング距離"1"で出力ユークリッド距離
が小さいものが生じてしまい、インターリーバを介して
外符号と連接した際に、非常に距離が小さい符号語が多
数発生してしまうことによる。
ートS0からの分岐については、集合A又は集合Bの各
要素の中で入力と出力との割り当てを任意に決定してよ
く、例えば図23に示すように、入力ラベルが"000"
については、集合Aの要素A 0を出力ラベルとして割り
当て、入力ラベルが"011"については、集合Aの要素
A2を出力ラベルとして割り当て、入力ラベルが"10
1"については、集合Aの要素A4を出力ラベルとして
割り当て、入力ラベルが"110"については、集合Aの
要素A6を出力ラベルとして割り当てる一方で、入力ラ
ベルが"001"については、集合Bの要素B1を出力ラ
ベルとして割り当て、入力ラベルが"010"について
は、集合Bの要素B3を出力ラベルとして割り当て、入
力ラベルが"100"については、集合Bの要素B5を出
力ラベルとして割り当て、入力ラベルが"111"につい
ては、集合Bの要素B7を出力ラベルとして割り当て
る。
の分岐については、入力距離"2"に対する出力距離を最
大化するように決定する。
離"2"のパスは、図24に示すようになる。同図におけ
る要素A?は、A0,A2,A4,A6のいずれかであ
ることから、パスの距離の2乗和は、次式(4)に示す
ようになる。
S0へと到達する4本のパスからなるパラレルパスにお
ける入力距離"1"のパスについては、要素A0以外の要
素を割り当てることにより、入力距離"2"に対する出力
距離を最も大きくすることができることがわかる。換言
すれば、ステートS1からステートS0へと到達する4
本のパスからなるパラレルパスにおける唯一の入力距
離"3"のパスについては、図25に示すように、要素A
0を割り当てればよい。
する入力についても、図26に示すように、ステートS
0からステートS0へと到達する4本のパスからなるパ
ラレルパスと、ステートS1からステートS0へと到達
する4本のパスからなるパラレルパスとのうち、互いに
入力距離"3"になるものが同じ信号点をとればよいこと
がわかる。
到達する4本のパスからなるパラレルパスについては、
図27を用いて考える。すなわち、このトレリスにおい
ては、ステートS1からステートS1へと到達する4本
のパスからなるパラレルパスのうち、入力ラベルが"0
01"であるパスから見て入力距離"1"となるパスが、"
000/B?","011/B?","101/B?"の3
つだけ存在する。
ートS1からステートS1へと到達する4本のパスから
なるパラレルパスのうち、出力が要素B1となるパスの
入力には、入力ラベルが"001"であるパスから見て入
力距離"3"となる"110"を割り当てる。また、要素B
3,B5,B7に対応する入力についても同様に、ステ
ートS0からステートS1へと到達する4本のパスから
なるパラレルパスと、ステートS1からステートS1へ
と到達する4本のパスからなるパラレルパスとのうち、
互いに入力距離"3"になるものが同じ信号点をとればよ
い。
各パスに付される入出力ラベルは、図28に示すように
なる。
符号化器300を内符号として用いると、集合Aにおけ
る要素A0,A2,A4,A6は、それぞれ、"00
0","010","110","100"となり、集合Bに
おける要素B1,B3,B5,B7は、それぞれ、"0
01","011","111","101"となることか
ら、先に図20に示したカタストロフィックでないトレ
リスを作成することができる。
符号と信号点のマッピングとを行う符号化装置におい
て、入力距離"2"に対する出力距離分布は、以下のよう
にして求められる。
(Trellis Coded Modulation;以下、TCMという。)
を行うものであることから、全てのパスから見た距離分
布が同じでなければ、すなわち、トレリスが対称でなけ
れば、距離分布の平均を求める必要がある。
組み合わせの場合には、オール"0"のパスから見た状態
遷移図は、図29に示すように表される。なお、同図に
おいて、Yの乗数は入力距離を示し、Xの乗数は出力距
離の2乗を示すものである。このうち、入力距離が"2"
となるパスについてのみ見ると、状態遷移図は、図30
に示すように表される。
離分布は、次式(5)で表される。
ける入力距離が"2"となるパスを抜き出すと、図31に
示すように、ステートS0からステートS1への遷移に
おける係数が異なるものとなる。
離分布は、次式(6)で表される。
式(5)又は上式(6)のいずれかの距離分布になって
いることから、出力距離分布の平均は、次式(7)で表
される。
又は図18に示した畳み込み符号化器230,300
は、シフトレジスタの数、すなわち、メモリ数が"1"で
あることから、ステート数は"2"となる。このようなメ
モリ数が"1"とされる畳み込み符号化器は、入力距離"
1"では終結せずに、入力距離"2"で必ず終結する。換
言すれば、このような畳み込み符号化器は、入力距離が
奇数の場合には終結することはない。
のような畳み込み符号化器を内符号の符号化器として用
いた場合に、最小距離が"3"である符号を外符号として
用いた場合には、内符号に対する入力距離が"3"となっ
ても終結しないことから出力距離が大きい符号が生成さ
れ、符号全体として見たとき、外符号として、実質的に
最小距離が"4"である符号を用いた場合と同じ性能にな
る旨が記述されている。
符号化器を内符号に適用した場合については、何らの議
論もされていなかった。
についても適用できるものである。
たものであり、SCCCによる符号化及び/又はSCT
CM方式による符号化において、メモリ数が"2"以上で
ある符号化器を内符号に適用する際の新たな指針を提案
し、性能を向上させることができる符号化装置及び符号
化方法、並びにこれらの符号化装置及び符号化方法によ
るSCCCによる符号及び/又はSCTCM方式の符号
の復号を高精度に行うことができる復号装置及び復号方
法を提供することを目的とする。
本発明にかかる符号化装置は、入力されたデータに対し
て縦列連接畳み込み符号化又は縦列連接符号化変調を行
う符号化装置であって、入力されたデータに対して所定
の符号化を行う第1の要素符号化手段と、この第1の要
素符号化手段によって符号化されて生成された第1の符
号化データの順序を置換して並べ替えるインターリーブ
手段と、このインターリーブ手段に縦列に連接し、イン
ターリーブ手段によって生成されたインターリーブデー
タに対して所定の符号化を行い、第2の符号化データを
生成する第2の要素符号化手段とを備え、第2の要素符
号化手段は、データを記憶する2以上の記憶素子を有
し、第1の要素符号化手段は、第2の要素符号化手段に
おける最小距離符号を生じる最大の入力距離よりも大き
な最小出力距離を有する第1の符号化データを生成する
ことを特徴としている。
記憶素子数が2以上とされる第2の要素符号化手段によ
って内符号の符号化を行う際に、外符号の符号化を行う
第1の要素符号化手段として、第2の要素符号化手段に
おける最小距離符号を生じる最大の入力距離よりも大き
な最小出力距離を有する第1の符号化データを生成する
ものを用いる。
かる符号化方法は、入力されたデータに対して縦列連接
畳み込み符号化又は縦列連接符号化変調を行う符号化方
法であって、入力されたデータに対して所定の符号化を
行う第1の要素符号化工程と、この第1の要素符号化工
程にて符号化されて生成された第1の符号化データの順
序を置換して並べ替えるインターリーブ工程と、このイ
ンターリーブ工程にて生成されたインターリーブデータ
に対して所定の符号化を行い、第2の符号化データを生
成する第2の要素符号化工程とを備え、第2の要素符号
化工程では、データを記憶する2以上の記憶素子が用い
られた符号化が行われ、第1の要素符号化工程では、第
2の要素符号化工程における最小距離符号を生じる最大
の入力距離よりも大きな最小出力距離を有する第1の符
号化データが生成されることを特徴としている。
2以上の記憶素子数を用いた内符号の符号化を行う際
に、外符号として、内符号における最小距離符号を生じ
る最大の入力距離よりも大きな最小出力距離を有するも
のを用いる。
かかる復号装置は、入力されたデータに対して所定の符
号化を行う第1の要素符号化手段と、この第1の要素符
号化手段によって符号化されて生成された第1の符号化
データの順序を置換して並べ替える第1のインターリー
ブ手段と、この第1のインターリーブ手段に縦列に連接
し、第1のインターリーブ手段によって生成されたイン
ターリーブデータに対して所定の符号化を行い、第2の
符号化データを生成する第2の要素符号化手段とを備
え、第2の要素符号化手段は、データを記憶する2以上
の記憶素子を有し、第1の要素符号化手段は、第2の要
素符号化手段における最小距離符号を生じる最大の入力
距離よりも大きな最小出力距離を有する第1の符号化デ
ータを生成する符号化装置によって縦列連接畳み込み符
号化又は縦列連接符号化変調が施された符号の復号を行
う復号装置であって、第2の要素符号化手段に対応して
備えられ、軟入力とされる受信値及び情報ビットに対す
る事前確率情報を入力して軟出力復号を行い、各時刻に
おける第1の外部情報を生成する第1の軟出力復号手段
と、この第1の軟出力復号手段に縦列に連接し、第1の
インターリーブ手段によって並べ替えられたインターリ
ーブデータの配列を、第1の要素符号化手段によって符
号化されて生成された第1の符号化データの配列に戻す
ように、第1の軟出力復号手段によって生成された軟入
力とされる第1の外部情報を並べ替えるデインターリー
ブ手段と、第1の要素符号化手段に対応して備えられ且
つデインターリーブ手段に縦列に連接し、デインターリ
ーブ手段によって生成された軟入力とされる符号ビット
に対する事前確率情報と、入力された軟入力とされる情
報ビットに対する事前確率情報とを用いて軟出力復号を
行い、各時刻における情報ビットに対する事後確率情報
及び/又は第2の外部情報を生成する第2の軟出力復号
手段と、第1のインターリーブ手段と同一の置換位置情
報に基づいて、第2の軟出力復号手段によって生成され
た軟入力とされる第2の外部情報の順序を置換して並べ
替える第2のインターリーブ手段とを備え、第1の軟出
力復号手段は、情報ビットに対する事前確率情報とし
て、第2のインターリーブ手段によって生成された軟入
力とされる第2の外部情報を入力することを特徴として
いる。
憶素子数が2以上とされる第2の要素符号化手段によっ
て内符号の符号化を行う際に、外符号の符号化を行う第
1の要素符号化手段として、第2の要素符号化手段にお
ける最小距離符号を生じる最大の入力距離よりも大きな
最小出力距離を有する第1の符号化データを生成するも
のを用いて生成された符号を復号する。
明にかかる復号方法は、入力されたデータに対して所定
の符号化を行う第1の要素符号化工程と、この第1の要
素符号化工程にて符号化されて生成された第1の符号化
データの順序を置換して並べ替える第1のインターリー
ブ工程と、この第1のインターリーブ工程にて生成され
たインターリーブデータに対して所定の符号化を行い、
第2の符号化データを生成する第2の要素符号化工程と
を備え、第2の要素符号化工程では、データを記憶する
2以上の記憶素子が用いられた符号化が行われ、第1の
要素符号化工程では、第2の要素符号化工程における最
小距離符号を生じる最大の入力距離よりも大きな最小出
力距離を有する第1の符号化データが生成される符号化
方法を用いて縦列連接畳み込み符号化又は縦列連接符号
化変調が施された符号の復号を行う復号方法であって、
第2の要素符号化工程に対応して備えられ、軟入力とさ
れる受信値及び情報ビットに対する事前確率情報を入力
して軟出力復号を行い、各時刻における第1の外部情報
を生成する第1の軟出力復号工程と、第1のインターリ
ーブ工程にて並べ替えられたインターリーブデータの配
列を、第1の要素符号化工程にて符号化されて生成され
た第1の符号化データの配列に戻すように、第1の軟出
力復号工程にて生成された軟入力とされる第1の外部情
報を並べ替えるデインターリーブ工程と、第1の要素符
号化工程に対応して備えられ、デインターリーブ工程に
て生成された軟入力とされる符号ビットに対する事前確
率情報と、入力された軟入力とされる情報ビットに対す
る事前確率情報とを用いて軟出力復号を行い、各時刻に
おける情報ビットに対する事後確率情報及び/又は第2
の外部情報を生成する第2の軟出力復号工程と、第1の
インターリーブ工程と同一の置換位置情報に基づいて、
第2の軟出力復号工程にて生成された軟入力とされる第
2の外部情報の順序を置換して並べ替える第2のインタ
ーリーブ工程とを備え、第1の軟出力復号工程では、情
報ビットに対する事前確率情報として、第2のインター
リーブ工程にて生成された軟入力とされる第2の外部情
報が入力されることを特徴としている。
以上の記憶素子数を用いた内符号の符号化を行う際に、
外符号として、内符号における最小距離符号を生じる最
大の入力距離よりも大きな最小出力距離を有するものを
用いて生成された符号を復号する。
かる符号化装置は、入力されたデータに対して縦列連接
畳み込み符号化又は縦列連接符号化変調を行う符号化装
置であって、入力されたデータに対して所定の符号化を
行う第1の要素符号化手段と、この第1の要素符号化手
段によって符号化されて生成された第1の符号化データ
の順序を置換して並べ替えるインターリーブ手段と、こ
のインターリーブ手段に縦列に連接し、インターリーブ
手段によって生成されたインターリーブデータに対して
所定の符号化を行い、第2の符号化データを生成する第
2の要素符号化手段とを備え、第2の要素符号化手段
は、データを記憶する2以上の記憶素子を有し、入力距
離が奇数では終結されない第2の符号化データを生成す
ることを特徴としている。
記憶素子数が2以上とされる第2の要素符号化手段によ
って内符号の符号化を行う際に、入力距離が奇数では終
結されない第2の符号化データを生成するものを用い
る。
かかる符号化方法は、入力されたデータに対して縦列連
接畳み込み符号化又は縦列連接符号化変調を行う符号化
方法であって、入力されたデータに対して所定の符号化
を行う第1の要素符号化工程と、この第1の要素符号化
工程にて符号化されて生成された第1の符号化データの
順序を置換して並べ替えるインターリーブ工程と、この
インターリーブ工程にて生成されたインターリーブデー
タに対して所定の符号化を行い、第2の符号化データを
生成する第2の要素符号化工程とを備え、第2の要素符
号化工程では、データを記憶する2以上の記憶素子が用
いられ、入力距離が奇数では終結されない第2の符号化
データが生成されることを特徴としている。
2以上の記憶素子数を用いた内符号の符号化を行う際
に、入力距離が奇数では終結されないものを用いる。
明にかかる復号装置は、入力されたデータに対して所定
の符号化を行う第1の要素符号化手段と、この第1の要
素符号化手段によって符号化されて生成された第1の符
号化データの順序を置換して並べ替える第1のインター
リーブ手段と、この第1のインターリーブ手段に縦列に
連接し、第1のインターリーブ手段によって生成された
インターリーブデータに対して所定の符号化を行い、第
2の符号化データを生成する第2の要素符号化手段とを
備え、第2の要素符号化手段は、データを記憶する2以
上の記憶素子を有し、入力距離が奇数では終結されない
第2の符号化データを生成する符号化装置によって縦列
連接畳み込み符号化又は縦列連接符号化変調が施された
符号の復号を行う復号装置であって、第2の要素符号化
手段に対応して備えられ、軟入力とされる受信値及び情
報ビットに対する事前確率情報を入力して軟出力復号を
行い、各時刻における第1の外部情報を生成する第1の
軟出力復号手段と、この第1の軟出力復号手段に縦列に
連接し、第1のインターリーブ手段によって並べ替えら
れたインターリーブデータの配列を、第1の要素符号化
手段によって符号化されて生成された第1の符号化デー
タの配列に戻すように、第1の軟出力復号手段によって
生成された軟入力とされる第1の外部情報を並べ替える
デインターリーブ手段と、第1の要素符号化手段に対応
して備えられ且つデインターリーブ手段に縦列に連接
し、デインターリーブ手段によって生成された軟入力と
される符号ビットに対する事前確率情報と、入力された
軟入力とされる情報ビットに対する事前確率情報とを用
いて軟出力復号を行い、各時刻における情報ビットに対
する事後確率情報及び/又は第2の外部情報を生成する
第2の軟出力復号手段と、第1のインターリーブ手段と
同一の置換位置情報に基づいて、第2の軟出力復号手段
によって生成された軟入力とされる第2の外部情報の順
序を置換して並べ替える第2のインターリーブ手段とを
備え、第1の軟出力復号手段は、情報ビットに対する事
前確率情報として、第2のインターリーブ手段によって
生成された軟入力とされる第2の外部情報を入力するこ
とを特徴としている。
憶素子数が2以上とされる第2の要素符号化手段によっ
て内符号の符号化を行う際に、入力距離が奇数では終結
されない第2の符号化データを生成するものを用いて生
成された符号を復号する。
かる復号方法は、入力されたデータに対して所定の符号
化を行う第1の要素符号化工程と、この第1の要素符号
化工程にて符号化されて生成された第1の符号化データ
の順序を置換して並べ替える第1のインターリーブ工程
と、この第1のインターリーブ工程にて生成されたイン
ターリーブデータに対して所定の符号化を行い、第2の
符号化データを生成する第2の要素符号化工程とを備
え、第2の要素符号化工程では、データを記憶する2以
上の記憶素子が用いられ、入力距離が奇数では終結され
ない第2の符号化データが生成される符号化方法を用い
て縦列連接畳み込み符号化又は縦列連接符号化変調が施
された符号の復号を行う復号方法であって、第2の要素
符号化工程に対応して備えられ、軟入力とされる受信値
及び情報ビットに対する事前確率情報を入力して軟出力
復号を行い、各時刻における第1の外部情報を生成する
第1の軟出力復号工程と、第1のインターリーブ工程に
て並べ替えられたインターリーブデータの配列を、第1
の要素符号化工程にて符号化されて生成された第1の符
号化データの配列に戻すように、第1の軟出力復号工程
にて生成された軟入力とされる第1の外部情報を並べ替
えるデインターリーブ工程と、第1の要素符号化工程に
対応して備えられ、デインターリーブ工程にて生成され
た軟入力とされる符号ビットに対する事前確率情報と、
入力された軟入力とされる情報ビットに対する事前確率
情報とを用いて軟出力復号を行い、各時刻における情報
ビットに対する事後確率情報及び/又は第2の外部情報
を生成する第2の軟出力復号工程と、第1のインターリ
ーブ工程と同一の置換位置情報に基づいて、第2の軟出
力復号工程にて生成された軟入力とされる第2の外部情
報の順序を置換して並べ替える第2のインターリーブ工
程とを備え、第1の軟出力復号工程では、情報ビットに
対する事前確率情報として、第2のインターリーブ工程
にて生成された軟入力とされる第2の外部情報が入力さ
れることを特徴としている。
以上の記憶素子数を用いた内符号の符号化を行う際に、
入力距離が奇数では終結されないものを用いて生成され
た符号を復号する。
実施の形態について図面を参照しながら詳細に説明す
る。
ィジタル情報を図示しない送信装置が備える符号化装置
1によって符号化し、その出力を雑音のある無記憶通信
路2を介して図示しない受信装置に入力して、この受信
装置が備える復号装置3によって復号する通信モデルに
適用したデータ送受信システムである。
化装置1は、縦列連接畳み込み符号(Serially Concate
nated Convolutional Codes;以下、SCCCとい
う。)による符号化、及び/又は縦列連接符号化変調
(Serial Concatenated Trellis Coded Modulation;以
下、SCTCMという。)方式による符号化を行うもの
として構成されるものである。この符号化は、いわゆる
ターボ符号化(Turbo coding)の一種として知られてい
るものであって、符号化装置1は、複数の要素符号化器
と、入力されたデータを並べ替えるインターリーバとを
連接することにより、ターボ符号化を行うものとして構
成される。この符号化装置1は、内符号の符号化を行う
符号化器として、メモリ数が"2"以上とされる符号化器
を用い、性能を向上させるための新たな指針を提案する
ものである。
て符号化がなされた符号の復号を行うものであって、
「Bahl, Cocke, Jelinek and Raviv, "Optimal decodin
g of linear codes for minimizing symbol error rat
e", IEEE Trans. Inf. Theory,vol. IT-20, pp. 284-28
7, Mar. 1974」に記載されているBCJRアルゴリズ
ム、「Robertson, Villebrun and Hoeher, "A comparis
on of optimal and sub-optimal MAP decoding algorit
hms operating in the domain", IEEE Int. Conf.on Co
mmunications, pp. 1009-1013, June 1995」に記載され
ているMax−Log−MAPアルゴリズム又はLog
−MAPアルゴリズム(以下、Max−Log−BCJ
Rアルゴリズム又はLog−BCJRアルゴリズムとい
う。)に基づく最大事後確率(Maximum A Posteriori p
robability;以下、MAPという。)復号を行い、いわ
ゆる事後確率情報(a posteriori probability informa
tion)に対応する軟出力(soft-output)及び/又はい
わゆる外部情報(extrinsic information)を求める複
数の軟出力復号回路と、入力されたデータを並べ替える
インターリーバとを連接することにより、繰り返し復号
を行うものとして構成されるものである。
置1は、SCTCM方式による符号化を行うものとして
説明する。また、以下では、説明の便宜上、符号化装置
1における内符号の符号化を行う符号化器として、メモ
リ数が"2"である畳み込み符号化器を用いるものとして
説明する。
に、外符号の符号化を行う畳み込み符号化器10と、入
力したデータの順序を並べ替えるインターリーバ20
と、内符号の符号化を行う畳み込み符号化器30と、所
定の変調方式に基づいて信号点のマッピングを行う多値
変調マッピング回路40とを備える。この符号化装置1
は、入力した2ビットの入力データD1に対して、符号
化率が"2/3"の縦列連接畳み込み演算を行い、3ビッ
トの符号化データD4に変換し、例えば8相位相変調方
式(8-Phase Shift Keying;以下、8PSK変調方式と
いう。)の伝送シンボルにマッピングして3ビットの1
つの符号化伝送シンボルD5として出力する。
が、2ビットの入力データD1を入力すると、これらの
入力データD1に対して畳み込み演算を行い、演算結果
を3ビットの符号化データD2として後段のインターリ
ーバ20に出力する。すなわち、畳み込み符号化器10
は、外符号の符号化として符号化率が"2/3"の畳み込
み演算を行い、生成した符号化データD2を後段のイン
ターリーバ20に出力する。
に、入力したデータを保持する入力データ保持メモリ2
1と、入力したデータの順序の並べ替え(置換)を行う
データ置換回路22と、データの置換位置情報を格納す
る置換データROM(Read Only Memory)23と、出力
するデータを保持する出力データ保持メモリ24とを有
する。
号化器10から出力された3つのビット系列からなる符
号化データD2を保持し、これらの符号化データD2を
所定のタイミングでデータ置換回路22に供給する。
23に格納されているデータの置換位置情報に基づい
て、入力データ保持メモリ21から供給された符号化デ
ータD2の順序の並べ替えを行う。データ置換回路22
は、並べ替えたデータを出力データ保持メモリ24に供
給する。
乱数に基づいて決定されたデータの置換位置情報を格納
する。すなわち、インターリーバ20は、この置換位置
情報に基づいてデータのインターリーブを行うランダム
インターリーバとして構成される。置換データROM2
3に格納されている置換位置情報は、随時データ置換回
路22によって読み出される。
回路22から供給されるデータを保持し、これらのデー
タを3つのビット系列からなるインターリーブデータD
3として、所定のタイミングで後段の畳み込み符号化器
30に出力する。
み符号化器10から出力された3つのビット系列からな
る符号化データD2にインターリーブを施し、生成した
3つのビット系列からなるインターリーブデータD3を
後段の畳み込み符号化器30に出力する。
が、3ビットのインターリーブデータD3を入力する
と、これらのインターリーブデータD3に対して畳み込
み演算を行い、演算結果を3ビットの符号化データD4
として後段の多値変調マッピング回路40に出力する。
すなわち、畳み込み符号化器30は、内符号の符号化と
して符号化率が"3/3=1"の畳み込み演算を行い、符
号化データD4を後段の多値変調マッピング回路40に
出力する。
符号化器30から出力された符号化データD4を、クロ
ックに同期させて、例えば8PSK変調方式の伝送シン
ボルにマッピングする。具体的には、多値変調マッピン
グ回路40は、畳み込み符号化器30から出力された3
ビットの符号化データD4を1つの伝送シンボルとして
マッピングし、1つの符号化伝送シンボルD5を生成す
る。多値変調マッピング回路40は、生成した符号化伝
送シンボルD5を外部に出力する。
化器10によって外符号の符号化として符号化率が"2
/3"の畳み込み演算を行い、畳み込み符号化器30に
よって内符号の符号化として符号化率が"1"の畳み込み
演算を行うことにより、全体として、符号化率が"(2
/3)×1=2/3"の縦列連接畳み込み演算を行う。
この符号化装置1によって符号化され且つ変調されたデ
ータは、無記憶通信路2を介して受信装置に出力され
る。
内符号の復号を行う軟出力復号回路50と、入力したデ
ータの順序を元に戻すデインターリーバ60と、入力し
たデータの順序を並べ替えるインターリーバ70と、外
符号の復号を行う軟出力復号回路80と、入力したデー
タを2値化する2値化回路90とを備える。この復号装
置3は、無記憶通信路2上で発生したノイズの影響によ
ってアナログ値をとり軟入力(soft-input)とされる受
信値D6から符号化装置1における入力データD1を推
定し、復号データD13として出力する。
ける畳み込み符号化器30に対応して備えられるもので
ある。軟出力復号回路50は、図5に示すように、BC
JRアルゴリズム、Max−Log−BCJRアルゴリ
ズム又はLog−BCJRアルゴリズムに基づくMAP
復号を行うMAP復号器51と、3つの差分器52,5
3,54とを有する。
D6と、インターリーバ70から供給された軟入力であ
る3ビットの情報ビットに対する事前確率情報(a prio
ri probability information)D71,D72,D73
とを入力し、BCJRアルゴリズム、Max−Log−
BCJRアルゴリズム又はLog−BCJRアルゴリズ
ムに基づくMAP復号を行い、受信値D6を元に3ビッ
トの情報ビットに対する事後確率情報D141,D14
2,D143を生成する。MAP復号器51は、生成し
た事後確率情報D141を差分器52に供給するととも
に、生成した事後確率情報D142を差分器53に供給
するとともに、生成した事後確率情報D143を差分器
54に供給する。
報D141と軟入力とされる事前確率情報D71との差
分値を求め、この差分値を符号の拘束条件によって求ま
る3ビットの情報ビットに対する外部情報D8のうちの
1ビットの外部情報D81として後段のデインターリー
バ60に軟出力として出力する。
報D142と軟入力とされる事前確率情報D72との差
分値を求め、この差分値を3ビットの情報ビットに対す
る外部情報D8のうちの1ビットの外部情報D82とし
て後段のデインターリーバ60に軟出力として出力す
る。
報D143と軟入力とされる事前確率情報D73との差
分値を求め、この差分値を3ビットの情報ビットに対す
る外部情報D8のうちの1ビットの外部情報D83とし
て後段のデインターリーバ60に軟出力として出力す
る。
置によって受信された軟入力の受信値D6を入力すると
ともに、インターリーバ70から供給された軟入力の情
報ビットに対する事前確率情報D7を入力し、これらの
受信値D6と事前確率情報D7とを用いて、BCJRア
ルゴリズム、Max−Log−BCJRアルゴリズム又
はLog−BCJRアルゴリズムに基づくMAP復号を
行い、内符号の軟出力復号を行う。軟出力復号回路50
は、符号の拘束条件によって求められる外部情報D8を
生成し、この外部情報D8を後段のデインターリーバ6
0に軟出力として出力する。
u、符号ビットをc、受信値D6をyとすると、軟出力
復号回路50は、MAP復号器51に対して、受信値D
6(y)とともに、次式(8)で表される事前確率情報
D7(L(u))を入力する。
復号器51に対して、受信値D6(y)と、情報ビット
uが"1"である確率P(u=1)と情報ビットuが"0"
である確率P(u=0)との比の自然対数で表される符
号の拘束条件がない事前確率情報D7(L(u))とを
入力する。
号器51により、BCJRアルゴリズム、Max−Lo
g−BCJRアルゴリズム又はLog−BCJRアルゴ
リズムに基づくMAP復号を行い、次式(9)で表され
る事後確率情報D14(L*(u))を生成する。
復号器51により、受信値D6(y)を受信した際に情
報ビットuが"1"である確率P(u=1|y)と、受信
値D6(y)を受信した際に情報ビットuが"0"である
確率P(u=0|y)との比の自然対数で表される符号
の拘束条件に基づく事後確率情報D14(L*(u))
を生成する。なお、この事後確率情報D14(L
*(u))は、対数尤度比(log likelihood ratio)と
も呼ばれ、ここでは、受信値D6(y)を受信した際の
情報ビットuの尤度を示すものである。
2,53,54のそれぞれにより、次式(10)で表さ
れるように、事後確率情報D14(L*(u))と事前
確率情報D7(L(u))との差分値である外部情報D
8(Le(u))を求める。
部情報D8を生成し、この外部情報D8を後段のデイン
ターリーバ60に軟出力として出力する。なお、この外
部情報D8は、符号化装置1におけるインターリーバ2
0によって生成されたインターリーブデータD3に対応
するものである。
おけるインターリーバ20によってインターリーブされ
たインターリーブデータD3のビット配列を、それぞ
れ、元の符号化データD2のビット配列に戻すように、
軟出力復号回路50から出力される軟入力の外部情報D
8にデインターリーブを施す。デインターリーバ60
は、デインターリーブして得られたデータを後段の軟出
力復号回路80における符号ビットに対する事前確率情
報D9として出力する。
0から出力された軟入力である符号ビットに対する外部
情報D12に対して、符号化装置1におけるインターリ
ーバ20と同一の置換位置情報に基づいたインターリー
ブを施す。インターリーバ70は、インターリーブして
得られたデータを軟出力復号回路50における情報ビッ
トに対する事前確率情報D7として出力する。
ける畳み込み符号化器10に対応して備えられるもので
ある。軟出力復号回路80は、図6に示すように、上述
したBCJRアルゴリズム、Max−Log−BCJR
アルゴリズム又はLog−BCJRアルゴリズムに基づ
くMAP復号を行うMAP復号器81と、5つの差分器
82,83,84,85,86とを有する。
0から出力された軟入力である3ビットの符号ビットに
対する事前確率情報D91,D92,D93と、値が"
0"である2ビットの情報ビットに対する事前確率情報
D101,D102とを入力し、BCJRアルゴリズ
ム、Max−Log−BCJRアルゴリズム又はLog
−BCJRアルゴリズムに基づくMAP復号を行い、2
ビットの情報ビットに対する事後確率情報D151,D
152を生成するとともに、3ビットの符号ビットに対
する事後確率情報D161,D162,D163を生成
する。MAP復号器81は、生成した事後確率情報D1
51を差分器82に供給するとともに、生成した事後確
率情報D152を差分器83に供給する。また、MAP
復号器81は、生成した事後確率情報D161を差分器
84に供給するとともに、生成した事後確率情報D16
2を差分器85に供給するとともに、生成した事後確率
情報D163を差分器86に供給する。
報D151と値が"0"である事前確率情報D101との
差分値、すなわち、事後確率情報D151を符号の拘束
条件によって求まる2ビットの情報ビットに対する外部
情報D11のうちの1ビットの外部情報D111として
後段の2値化回路90に軟出力として出力する。
報D152と値が"0"である事前確率情報D102との
差分値、すなわち、事後確率情報D152を2ビットの
情報ビットに対する外部情報D11のうちの1ビットの
外部情報D112として後段の2値化回路90に軟出力
として出力する。
報D161と軟入力とされる事前確率情報D91との差
分値を求め、この差分値を3ビットの符号ビットに対す
る外部情報D12のうちの1ビットの外部情報D121
としてインターリーバ70に軟出力として出力する。
報D162と軟入力とされる事前確率情報D92との差
分値を求め、この差分値を3ビットの符号ビットに対す
る外部情報D12のうちの1ビットの外部情報D122
としてインターリーバ70に軟出力として出力する。
報D163と軟入力とされる事前確率情報D93との差
分値を求め、この差分値を3ビットの符号ビットに対す
る外部情報D12のうちの1ビットの外部情報D123
としてインターリーバ70に軟出力として出力する。
ターリーバ60から出力された軟入力の符号ビットに対
する事前確率情報D9を入力するとともに、値が"0"で
ある情報ビットに対する事前確率情報D10を入力し、
これらの事前確率情報D9,D10を用いて、BCJR
アルゴリズム、Max−Log−BCJRアルゴリズム
又はLog−BCJRアルゴリズムに基づくMAP復号
を行い、外符号の軟出力復号を行う。軟出力復号回路8
0は、符号の拘束条件によって求められる外部情報D1
1,D12を生成し、外部情報D11を後段の2値化回
路90に軟出力として出力するとともに、外部情報D1
2をインターリーバ70に軟出力として出力する。
u、符号ビットをcとすると、軟出力復号回路80は、
MAP復号器81に対して、次式(11)で表される事
前確率情報D10(L(u))と、次式(12)で表さ
れる事前確率情報D9(L(c))とを入力する。
復号器81に対して、情報ビットuが"1"である確率P
(u=1)と情報ビットuが"0"である確率P(u=
0)との比の自然対数で表される符号の拘束条件に基づ
く事前確率情報D10(L(u))と、符号ビットc
が"1"である確率P(c=1)と符号ビットcが"0"で
ある確率P(c=0)との比の自然対数で表される符号
の拘束条件に基づく事前確率情報D9(L(c))とを
入力する。なお、上式(11)及び上式(12)におけ
る右辺に記されるべき符号の拘束条件は、ここでは省略
している。また、ここでは、事前確率情報D10(L
(u))は"0"であるが、これは、情報ビットuが"0"
であるか"1"であるかの確率が"1/2"であることを示
すことに他ならない。
号器81により、BCJRアルゴリズム、Max−Lo
g−BCJRアルゴリズム又はLog−BCJRアルゴ
リズムに基づくMAP復号を行い、次式(13)で表さ
れる事後確率情報D15(L *(u))と、次式(1
4)で表される事後確率情報D16(L*(c))とを
生成する。
復号器81により、情報ビットuが"1"である確率P
(u=1)と情報ビットuが"0"である確率P(u=
0)との比の自然対数で表される符号の拘束条件に基づ
く事後確率情報D15(L*(u))と、符号ビットc
が"1"である確率P(c=1)と符号ビットcが"0"で
ある確率P(c=0)との比の自然対数で表される符号
の拘束条件に基づく事後確率情報D16(L*(c))
とを生成する。なお、上式(13)及び上式(14)に
おける右辺に記されるべき符号の拘束条件は、ここでは
省略している。また、これらの事後確率情報D15(L
*(u))と事後確率情報D16(L*(c))とは、
対数尤度比とも呼ばれ、ここではそれぞれ、情報ビット
uの尤度と符号ビットcの尤度とを示すものである。
2,83のそれぞれにより、次式(15)で表されるよ
うに、事後確率情報D15(L*(u))と事前確率情
報D10(L(u))との差分値である外部情報D11
(Le(u))を求めるとともに、差分器84,85,
86のそれぞれにより、次式(16)で表されるよう
に、事後確率情報D16(L*(c))と事前確率情報
D9(L(c))との差分値である外部情報D12(L
e(c))を求める。
部情報D11,D12を生成し、外部情報D11を後段
の2値化回路90に軟出力として出力するとともに、外
部情報D12をインターリーバ70に軟出力として出力
する。
に対する事前確率情報D10が"0"であることから、差
分器82,83を必ずしも有する必要はない。
よって生成された事後確率情報D15を2値化し、硬出
力(hard-output)の復号データD13として出力す
る。
おける畳み込み符号化器30,10のそれぞれに対応す
る軟出力復号回路50,80を備えることにより、復号
複雑度が高い符号を複雑度の小さい要素に分解し、軟出
力復号回路50,80の間の相互作用によって特性を逐
次的に向上させることができる。復号装置3は、受信値
D6を入力すると、軟出力復号回路50乃至軟出力復号
回路80の復号動作を例えば数回乃至数十回といった所
定の回数だけ反復して行い、所定の回数の復号動作の結
果得られた軟出力の事後確率情報D15に基づいて、復
号データD13を出力する。
ために提案する指針について説明する。
は、入力距離が"1"である場合には、メモリ数が"1"で
ある畳み込み符号化器と同様に、終結することはない
が、入力距離が"2"である場合には、メモリ数が"1"で
ある畳み込み符号化器のように必ず終結するとは限ら
ず、終結しないこともある。また、メモリ数が"2"であ
る畳み込み符号化器は、入力距離が"3"である場合に
は、メモリ数が"1"である畳み込み符号化器のように必
ず終結しないとは限らず、終結することもある。したが
って、メモリ数が"2"である畳み込み符号化器は、入力
距離が奇数の場合には終結する可能性があり、入力距離
が"3"以下である場合には、符号の性能が劣化すること
が考えられる。このような問題は、メモリ数が"2"のみ
ならず、これ以上のメモリ数を有する符号化器を、内符
号の符号化を行う符号化器として用いる場合にも生じる
ものである。
号化を行う符号化器として、メモリ数が"2"以上とされ
る符号化器を用いた場合に、外符号として、「内符号の
最小距離符号を生じる最大の入力距離よりも大きな最小
出力距離を有する符号を用いる」ことを提案する。
として、生成行列G(D)が次式(17)で表される畳
み込み符号化器を用いる場合について説明する。すなわ
ち、ここでは、フィードバック多項式が2次の原始多項
式(1+D+D2)で表される畳み込み符号化器を内符
号の符号化を行う符号化器として用いる場合について説
明する。
される畳み込み符号化器は、図7に示すように構成され
る。
00は、5つの排他的論理和回路101,103,10
4,105,106と、2つのシフトレジスタ102,
107とを有する。
タ107から供給されるデータと、上述したインターリ
ーバ20から出力された2ビットのインターリーブデー
タD31,D32とを用いて排他的論理和演算を行い、
演算結果をシフトレジスタ102に供給する。
ビットのデータを排他的論理和回路103,104,1
05,106に供給し続ける。そして、シフトレジスタ
102は、クロックに同期させて、排他的論理和回路1
01から供給される1ビットのデータを新たに保持し、
このデータを排他的論理和回路103,104,10
5,106に新たに供給する。
タ102から供給されるデータと、インターリーバ20
から出力された1ビットのインターリーブデータD31
とを用いて排他的論理和演算を行い、演算結果を3ビッ
トの符号化データD4のうちの1ビットの符号化データ
D41として後段の多値変調マッピング回路40に出力
する。
タ102から供給されるデータと、インターリーバ20
から出力された1ビットのインターリーブデータD32
とを用いて排他的論理和演算を行い、演算結果を3ビッ
トの符号化データD4のうちの1ビットの符号化データ
D42として後段の多値変調マッピング回路40に出力
する。
タ102,107から供給されるデータと、インターリ
ーバ20から出力された1ビットのインターリーブデー
タD33とを用いて排他的論理和演算を行い、演算結果
を3ビットの符号化データD4のうちの1ビットの符号
化データD43として後段の多値変調マッピング回路4
0に出力する。
タ102,107から供給されるデータと、インターリ
ーバ20から出力された1ビットのインターリーブデー
タD33とを用いて排他的論理和演算を行い、演算結果
をシフトレジスタ107に供給する。
ビットのデータを排他的論理和回路101,105,1
06に供給し続ける。そして、シフトレジスタ107
は、クロックに同期させて、排他的論理和回路106か
ら供給される1ビットのデータを新たに保持し、このデ
ータを排他的論理和回路101,105,106に新た
に供給する。
ビットのインターリーブデータD3 1,D32,D33
を入力すると、これらのインターリーブデータD31,
D3 2,D33に対して畳み込み演算を行い、演算結果
を3ビットの符号化データD41,D42,D43とし
て後段の多値変調マッピング回路40に出力する。すな
わち、畳み込み符号化器100は、内符号の符号化とし
て符号化率が"3/3=1"の畳み込み演算を行い、符号
化データD4を後段の多値変調マッピング回路40に出
力する。
0によって生成された符号化データD4に対して、多値
変調マッピング回路40によって図8に示すような信号
点のマッピングを行うものとする。なお、同図において
は、各信号点に割り当てられている出力の値は、図7に
示した畳み込み符号化器100から出力される3ビット
の符号化データD41,D42,D43を、(D41,
D42,D43)の順序で表したものである。
内符号の符号化と、多値変調マッピング回路40による
信号点のマッピングとを行った場合、図9に示すような
トレリスが得られる。なお、同図においては、畳み込み
符号化器100が有する2つのシフトレジスタ102,
107の内容が"00"である場合を表すトレリスにおけ
るステート(遷移状態)をS00で表し、シフトレジス
タ102,107の内容が"01"である場合を表すトレ
リスにおけるステートをS01で表し、シフトレジスタ
102,107の内容が"10"である場合を表すトレリ
スにおけるステートをS10で表し、シフトレジスタ1
02,107の内容が"11"である場合を表すトレリス
におけるステートをS11で表し、各パスに付される入
出力ラベルを(D31,D32,D33)/(D41,
D42,D43)で表している。
/000"が付されたステートS00からステートS
00へと到達するパスと、入出力ラベルとして"101
/101"が付されたステートS00からステートS
01へと到達するパスとの入力距離は、"2"となり、出
力距離の2乗は、図8に示した信号点の割り当てから"
0.59"となる。また、入出力ラベルとして"000/
000"が付されたステートS 00からステートS00
へと到達するパスと、入出力ラベルとして"111/1
11"が付されたステートS00からステートS11へ
と到達するパスとの入力距離は、"3"となり、出力距離
の2乗は、図8に示した信号点の割り当てから"0.5
9"となる。さらに、入出力ラベルとして"000/00
0"が付されたステートS00からステートS00へと
到達するパスと、入出力ラベルとして"110/000"
が付されたステートS01からステートS10へと到達
するパスとの入力距離は、"2"となり、出力距離の2乗
は、"0"となる。さらにまた、入出力ラベルとして"0
00/000"が付されたステートS00からステート
S0 0へと到達するパスと、入出力ラベルとして"00
1/000"が付されたステートS11からステートS
10へと到達するパスとの入力距離は、"1"となり、出
力距離の2乗は、"0"となる。また、入出力ラベルとし
て"000/000"が付されたステートS00からステ
ートS00へと到達するパスと、入出力ラベルとして"
111/000"が付されたステートS10からステー
トS00へと到達するパスとの入力距離は、"3"とな
り、出力距離の2乗は、"0"となる。
うに、符号の最小距離は、同図中破線部で示す2つのパ
スとなる。ここで、この2つのパスの入力距離は、とも
に"7"であることに着目する。
器として、図7に示した畳み込み符号化器100を用い
た場合には、外符号として、入力距離"7"よりも大きな
最小距離"8"以上の符号を用いることにより、連接符号
全体としての最小距離を、内符号の最小距離よりも大き
くすることができることになる。したがって、符号化装
置1においては、上述した畳み込み符号化器10とし
て、このような条件を満足する符号を生成するものを設
ければよい。
号化を行う符号化器として、フィードバック多項式が原
始多項式で表されるメモリ数が"2"以上とされる符号化
器を用いた場合に、外符号として、内符号の最小距離符
号を生じる最大の入力距離よりも大きな最小出力距離を
有する符号を用いることにより、不必要に終結してしま
うパターンの生成を回避することができ、符号の性能
を、ビットエラーレートと1ビットあたりの信号対雑音
電力比(Eb/N0)との関係で表したとき、高い信号
対雑音電力比でのビットエラーレートを改善することが
可能となる。
指針について説明する。
行う符号化器として、メモリ数が"2"以上とされる符号
化器を用いた場合には、入力距離が奇数の場合には終結
する可能性があり、これを回避するために提案したもの
である。これに対して、ここで提案する第2の指針は、
内符号の符号化を行う符号化器として、メモリ数が"2"
以上とされる符号化器を用いる際に、この内符号とし
て、「入力距離が奇数では終結されないものを用いる」
ものである。
として、生成行列G(D)が次式(18)で表される畳
み込み符号化器を用いる場合について説明する。すなわ
ち、ここでは、フィードバック多項式が、上式(17)
に示したような原始多項式ではなく、(1+D2)で表
される畳み込み符号化器を内符号の符号化を行う符号化
器として用いる。
される畳み込み符号化器は、図10に示すように構成さ
れる。
20は、3つの排他的論理和回路121,123,12
5と、2つのシフトレジスタ122,124とを有す
る。
タ124から供給されるデータと、インターリーバ20
から出力された1ビットのインターリーブデータD32
とを用いて排他的論理和演算を行い、演算結果を3ビッ
トの符号化データD4のうちの1ビットの符号化データ
D42として後段の多値変調マッピング回路40に出力
する。
ビットのデータを排他的論理和回路123に供給し続け
る。そして、シフトレジスタ122は、クロックに同期
させて、排他的論理和回路125から供給される1ビッ
トのデータを新たに保持し、このデータを排他的論理和
回路123に新たに供給する。
タ122から供給されるデータと、インターリーバ20
から出力された1ビットのインターリーブデータD32
とを用いて排他的論理和演算を行い、演算結果をシフト
レジスタ124に供給する。
ビットのデータを排他的論理和回路121,125に供
給し続ける。そして、シフトレジスタ124は、クロッ
クに同期させて、排他的論理和回路123から供給され
る1ビットのデータを新たに保持し、このデータを排他
的論理和回路121,125に新たに供給する。
タ124から供給されるデータと、インターリーバ20
から出力された2ビットのインターリーブデータD
31,D33とを用いて排他的論理和演算を行い、演算
結果を3ビットの符号化データD4のうちの1ビットの
符号化データD43として後段の多値変調マッピング回
路40に出力するとともに、シフトレジスタ122に供
給する。
ビットのインターリーブデータD3 1,D32,D33
を入力すると、1ビットのインターリーブデータD31
を組織成分の符号化データD41としてそのまま後段の
多値変調マッピング回路40に出力するとともに、これ
らのインターリーブデータD31,D32,D33に対
して畳み込み演算を行い、演算結果を残りの2ビットの
符号化データD42,D43として後段の多値変調マッ
ピング回路40に出力する。すなわち、畳み込み符号化
器120は、内符号の符号化として符号化率が"3/3
=1"の畳み込み演算を行い、符号化データD4を後段
の多値変調マッピング回路40に出力する。
0によって生成された符号化データD4に対して、多値
変調マッピング回路40によって図11に示すような信
号点のマッピングを行うものとする。なお、同図におい
ても、図8と同様に、各信号点に割り当てられている出
力の値は、図10に示した畳み込み符号化器120から
出力される3ビットの符号化データD41,D42,D
43を、(D41,D42,D43)の順序で表したも
のである。
0による内符号の符号化と、多値変調マッピング回路4
0による信号点のマッピングとの組み合わせに対して、
最小距離が奇数、すなわち、nを1以上の整数としたと
き最小距離が(2n+1)で表される外符号を用いる
と、距離の小さな連説符号の符号語を生じるのは、外符
号の出力距離から"1"だけ大きい場合になる。
符号の符号化を行う符号化器として、フィードバック多
項式が(1+Dn)で表され、入力距離が奇数では終結
されない符号を生成する符号化器を用いることにより、
上述した第1の指針のように、外符号として、入力距離
よりも"1"だけ大きい出力距離を有する符号を用いるこ
となく、同等の性能を達成することができることにな
る。
いて最小距離を増やすためには、メモリ数を増加させる
必要がある。これに対して、符号化装置1は、第2の指
針として示す条件を満足する符号化器を用いることによ
り、最小距離を増やすためにメモリ数を増加させる必要
がないことから、復号コストを小さく抑制しつつ、高い
信号対雑音電力比でのビットエラーレートを改善するこ
とが可能となる。
として示したデータ送受信システムにおける符号化装置
1は、内符号の符号化を行う符号化器として、メモリ数
が"2"以上とされる符号化器を用いた場合には、外符号
として、内符号の最小距離符号を生じる最大の入力距離
よりも大きな最小出力距離を有する符号を用いることに
より、高い信号対雑音電力比でのビットエラーレートを
改善することができる。
符号の最小距離符号を生じる最大の入力距離よりも大き
な最小出力距離を有する符号を用いるのではなく、内符
号として、フィードバック多項式が(1+Dn)で表さ
れるような入力距離が奇数では終結されないものを用い
ることにより、少ない回路規模のもとに復号コストを小
さく抑制しつつ、高い信号対雑音電力比でのビットエラ
ーレートを改善することができる。
置1によって符号化がなされた符号を高精度に復号する
ことができる。
号の性能の向上を図ることができ、ユーザに優れた利便
・信頼性を提供することができるものである。
定されるものではない。例えば、上述した実施の形態で
は、符号化装置1によってSCTCM方式による符号化
を行うものとして説明したが、本発明は、SCCCによ
る符号化を行う場合であっても適用することができる。
この場合、符号化装置は、多値変調マッピングによって
8PSK変調方式に基づく信号点のマッピングを行う代
わりに、例えば2相位相(Binary Phase Shift Keyin
g;BPSK)変調方式や4相位相(QuadraturePhase S
hift Keying;QPSK)変調方式による変調を行うこ
とになる。
符号化を行う畳み込み符号化器30の具体例として、先
に図7又は図10に示した畳み込み符号化器100,1
20を用いて説明したが、本発明は、上述した議論を逸
脱しない範囲で任意のものを用いることができる。この
際、本発明は、内符号に応じた信号点のマッピングを行
うことはいうまでもない。また、本発明は、符号化率に
ついても任意のものに適用可能であることはいうまでも
ない。
置における軟出力復号回路として、BCJRアルゴリズ
ム、Max−Log−BCJRアルゴリズム又はLog
−BCJRアルゴリズムに基づくMAP復号を行うもの
について説明したが、本発明は、例えばいわゆるSOV
A(Soft Output Viterbi Algorithm)による復号を行
うといったように、他の軟出力復号にも適用可能であ
る。
号化装置及び復号装置をデータ送受信システムにおける
送信装置及び受信装置に適用して説明したが、本発明
は、例えば、フロッピー(登録商標)ディスク、CD−
ROM又はMO(Magneto Optical)といった、磁気、
光又は光磁気ディスク等の記録媒体に対する記録及び/
又は再生を行う記録及び/又は再生装置に適用すること
もできる。この場合、符号化装置によって符号化された
データは、無記憶通信路に等価とされる記録媒体に記録
され、復号装置によって復号されて再生されることにな
る。
置及び復号装置ともハードウェアによって構成された装
置であるものとして説明したが、これらの符号化装置及
び復号装置とも、例えばワークステーションやパーソナ
ルコンピュータといったコンピュータ装置において実行
可能なソフトウェアとして実現することが可能である。
以下、この例について、図12を参照して説明する。
うに、各部を統括して制御するCPU(Central Proces
sing Unit)151と、各種プログラムを含む情報を格
納する読み取り専用のROM152と、ワークエリアと
して機能するRAM(RandomAccess Memory)153
と、各種プログラムやデータ等の記録及び/又は再生を
行うHDD(Hard Disk Drive)154と、これらのC
PU151、ROM152、RAM153及びHDD1
54を接続するバス155と、CPU151、ROM1
52、RAM153及びHDD154と後述する表示部
157、入力部158、通信部159及びドライブ16
0との間でデータの入出力を行うための入出力インター
フェース156と、各種情報を表示する表示部157
と、ユーザによる操作を受け付ける入力部158と、外
部との通信を行うための通信部159と、着脱自在とさ
れる記録媒体170に対する各種情報の記録及び/又は
再生を行うドライブ160とを備える。
M152、RAM153及びHDD154と接続してお
り、これらのROM152、RAM153及びHDD1
54を制御する。また、CPU151は、バス155を
介して入出力インターフェース156に接続しており、
この入出力インターフェース156に接続されている表
示部157、入力部158、通信部159及びドライブ
160を制御する。さらに、CPU151は、ROM1
52、HDD154又はドライブ160に装着された記
録媒体170に記録されている各種プログラムを実行す
る。
報を格納している。このROM152に格納されている
情報は、CPU151の制御の下に読み出される。
グラムを実行する際のワークエリアとして機能し、CP
U151の制御の下に、各種データを一時記憶する。
に、ハードディスクに対して各種プログラムやデータ等
の記録及び/又は再生を行う。
に、ROM152、RAM153及びHDD154から
読み出された各種データ等を伝送するとともに、RAM
153及びHDD154に記録する各種データ等を伝送
する。
151の制御の下に表示部157に各種情報を表示する
ためのインターフェースと、ユーザによって入力部15
8を介して操作された内容を示す制御信号をCPU15
1に対して伝送するためのインターフェースと、CPU
151の制御の下に通信部159を介して外部との間で
データを入出力するためのインターフェースと、ドライ
ブ160に装着された記録媒体170に対して各種情報
の記録及び/又は再生を行うためのインターフェースと
を有し、CPU151、ROM152、RAM153及
びHDD154からのデータを表示部157、入力部1
58、通信部159及びドライブ160に対して出力し
たり、表示部157、入力部158、通信部159及び
ドライブ160からのデータをCPU151、ROM1
52、RAM153及びHDD154に対して入力した
りする。
rystal Display)からなり、CPU151の制御の下
に、例えばHDD154に記録されていたデータ等の各
種情報を表示する。
ボードやマウスの操作を受け付け、操作内容を示す制御
信号をCPU151に対して出力する。
に、例えばネットワーク回線や衛星回線等によって外部
との通信を行うインターフェースとして機能する。
(登録商標)ディスク、CD−ROM又はMOといっ
た、磁気、光又は光磁気ディスク等の記録媒体170を
着脱し、CPU151の制御の下に、装着された記録媒
体170に対する各種情報の記録及び/又は再生を行
う。
PU151によって所定のプログラムを実行することに
より、上述した符号化装置1における符号化処理及び/
又は復号装置3における復号処理を実現する。
号化処理について説明する。
が符号化プログラムを実行するための所定の操作を行う
と、入力部158により、操作内容を示す制御信号をC
PU151に対して供給する。これに応じて、コンピュ
ータ装置150は、CPU151により、符号化プログ
ラムをRAM153にロードして実行し、符号化して得
られた符号化伝送シンボルを通信部159を介して外部
へと出力するとともに、必要に応じて、表示部157に
処理結果等を表示する。
媒体170によって提供されるものであって、CPU1
51の制御の下に、この記録媒体170から直接読み出
されてもよく、ハードディスクに1度記録されたものが
読み出されてもよい。また、符号化プログラムは、RO
M152に予め格納されていてもよい。さらに、符号化
の対象とするデータは、ここではハードディスクに記録
されているものとする。なお、このデータは、上述した
入力データD1に対応するものである。
CPU151によって符号化プログラムを実行すると、
CPU151の制御の下に、ハードディスクに記録され
ている所望のデータを読み出し、このデータに対して外
符号の符号化として符号化率"2/3"の畳み込み演算を
行い、上述した符号化データD2に対応する符号化デー
タを生成する。このとき、コンピュータ装置150は、
上述した第1の指針として示す条件を適用する場合に
は、外符号として、内符号の最小距離符号を生じる最大
の入力距離よりも大きな最小出力距離を有する符号を生
成する。
U151の制御の下に、生成した符号化データに対して
インターリーブを施し、上述したインターリーブデータ
D3に対応するインターリーブデータを生成する。
U151の制御の下に、生成したインターリーブデータ
に対して内符号の符号化として符号化率が"3/3=1"
の畳み込み演算を行い、上述した符号化データD4に対
応する符号化データを生成する。このとき、コンピュー
タ装置150は、上述した第2の指針として示す条件を
適用する場合には、内符号として、入力距離が奇数では
終結されない符号を生成する。
U151の制御の下に、生成した符号化データを例えば
8PSK変調方式の伝送シンボルにマッピングし、上述
した符号化伝送シンボルD5に対応する符号化伝送シン
ボルを生成する。
の制御の下に、生成した符号化伝送シンボルを1度ハー
ドディスク等に記録した後、所望のタイミングで符号化
伝送シンボルを読み出し、通信部159を介して外部へ
と出力するとともに、必要に応じて、表示部157に処
理結果等を表示する。なお、生成した符号化伝送シンボ
ルは、記録媒体170等に記録することもできる。
上述した符号化装置1における符号化処理を符号化プロ
グラムを実行することによって実現することができる。
復号処理について説明する。
が復号プログラムを実行するための所定の操作を行う
と、入力部158により、操作内容を示す制御信号をC
PU151に対して供給する。これに応じて、コンピュ
ータ装置150は、CPU151により、復号プログラ
ムをRAM153にロードして実行し、通信部159を
介して外部から受信し、上述した受信値D6に対応する
ものでありハードディスク等に記録されている受信値を
復号するとともに、必要に応じて、表示部157に処理
結果等を表示する。
ムと同様に、例えば記録媒体170により提供されるも
のであって、CPU151の制御の下に、この記録媒体
170から直接読み出されてもよく、ハードディスクに
1度記録されたものが読み出されてもよい。また、復号
プログラムは、ROM152に予め格納されていてもよ
い。
CPU151によって復号プログラムを実行すると、C
PU151の制御の下に、ハードディスクから読み出し
た受信値、若しくは通信部159を介して受信した受信
値に対して、例えば、BCJRアルゴリズム、Max−
Log−BCJRアルゴリズム又はLog−BCJRア
ルゴリズムに基づくMAP復号を行うことによって内符
号の軟出力復号を行い、上述した外部情報D8に対応す
る外部情報を生成する。
U151の制御の下に、生成した外部情報にデインター
リーブを施し、上述した事前確率情報D9に対応する事
前確率情報を生成する。
U151の制御の下に、生成した事前確率情報に対し
て、例えば、BCJRアルゴリズム、Max−Log−
BCJRアルゴリズム又はLog−BCJRアルゴリズ
ムに基づくMAP復号を行うことによって外符号の軟出
力復号を行い、上述した外部情報D12に対応する外部
情報を生成し、この外部情報にインターリーブを施し、
上述した事前確率情報D7に対応する事前確率情報を生
成する。
U151の制御の下に、このような復号動作を例えば数
回乃至数十回といった所定の回数だけ反復して行い、上
述した事後確率情報D15に対応する所定の回数の復号
動作の結果得られた軟出力の事後確率情報に基づいて、
硬出力の復号データを出力する。
の制御の下に、得られた復号データをハードディスク等
に記録し、必要に応じて、表示部157に処理結果等を
表示する。なお、得られた復号データは、記録媒体17
0等に記録することもできる。
上述した復号装置3における復号処理を復号プログラム
を実行することによって実現することができる。
しない範囲で適宜変更が可能であることはいうまでもな
い。
かる符号化装置は、入力されたデータに対して縦列連接
畳み込み符号化又は縦列連接符号化変調を行う符号化装
置であって、入力されたデータに対して所定の符号化を
行う第1の要素符号化手段と、この第1の要素符号化手
段によって符号化されて生成された第1の符号化データ
の順序を置換して並べ替えるインターリーブ手段と、こ
のインターリーブ手段に縦列に連接し、インターリーブ
手段によって生成されたインターリーブデータに対して
所定の符号化を行い、第2の符号化データを生成する第
2の要素符号化手段とを備え、第2の要素符号化手段
は、データを記憶する2以上の記憶素子を有し、第1の
要素符号化手段は、第2の要素符号化手段における最小
距離符号を生じる最大の入力距離よりも大きな最小出力
距離を有する第1の符号化データを生成する。
は、記憶素子数が2以上とされる第2の要素符号化手段
によって内符号の符号化を行う際に、外符号の符号化を
行う第1の要素符号化手段として、第2の要素符号化手
段における最小距離符号を生じる最大の入力距離よりも
大きな最小出力距離を有する第1の符号化データを生成
するものを用いることにより、高い信号対雑音電力比で
のビットエラーレートを改善することができ、高性能の
符号化を行うことができる。
されたデータに対して縦列連接畳み込み符号化又は縦列
連接符号化変調を行う符号化方法であって、入力された
データに対して所定の符号化を行う第1の要素符号化工
程と、この第1の要素符号化工程にて符号化されて生成
された第1の符号化データの順序を置換して並べ替える
インターリーブ工程と、このインターリーブ工程にて生
成されたインターリーブデータに対して所定の符号化を
行い、第2の符号化データを生成する第2の要素符号化
工程とを備え、第2の要素符号化工程では、データを記
憶する2以上の記憶素子が用いられた符号化が行われ、
第1の要素符号化工程では、第2の要素符号化工程にお
ける最小距離符号を生じる最大の入力距離よりも大きな
最小出力距離を有する第1の符号化データが生成され
る。
は、2以上の記憶素子数を用いた内符号の符号化を行う
際に、外符号として、内符号における最小距離符号を生
じる最大の入力距離よりも大きな最小出力距離を有する
ものを用いることにより、高い信号対雑音電力比でのビ
ットエラーレートを改善することが可能となり、高性能
の符号化を行うことが可能となる。
されたデータに対して所定の符号化を行う第1の要素符
号化手段と、この第1の要素符号化手段によって符号化
されて生成された第1の符号化データの順序を置換して
並べ替える第1のインターリーブ手段と、この第1のイ
ンターリーブ手段に縦列に連接し、第1のインターリー
ブ手段によって生成されたインターリーブデータに対し
て所定の符号化を行い、第2の符号化データを生成する
第2の要素符号化手段とを備え、第2の要素符号化手段
は、データを記憶する2以上の記憶素子を有し、第1の
要素符号化手段は、第2の要素符号化手段における最小
距離符号を生じる最大の入力距離よりも大きな最小出力
距離を有する第1の符号化データを生成する符号化装置
によって縦列連接畳み込み符号化又は縦列連接符号化変
調が施された符号の復号を行う復号装置であって、第2
の要素符号化手段に対応して備えられ、軟入力とされる
受信値及び情報ビットに対する事前確率情報を入力して
軟出力復号を行い、各時刻における第1の外部情報を生
成する第1の軟出力復号手段と、この第1の軟出力復号
手段に縦列に連接し、第1のインターリーブ手段によっ
て並べ替えられたインターリーブデータの配列を、第1
の要素符号化手段によって符号化されて生成された第1
の符号化データの配列に戻すように、第1の軟出力復号
手段によって生成された軟入力とされる第1の外部情報
を並べ替えるデインターリーブ手段と、第1の要素符号
化手段に対応して備えられ且つデインターリーブ手段に
縦列に連接し、デインターリーブ手段によって生成され
た軟入力とされる符号ビットに対する事前確率情報と、
入力された軟入力とされる情報ビットに対する事前確率
情報とを用いて軟出力復号を行い、各時刻における情報
ビットに対する事後確率情報及び/又は第2の外部情報
を生成する第2の軟出力復号手段と、第1のインターリ
ーブ手段と同一の置換位置情報に基づいて、第2の軟出
力復号手段によって生成された軟入力とされる第2の外
部情報の順序を置換して並べ替える第2のインターリー
ブ手段とを備え、第1の軟出力復号手段は、情報ビット
に対する事前確率情報として、第2のインターリーブ手
段によって生成された軟入力とされる第2の外部情報を
入力する。
記憶素子数が2以上とされる第2の要素符号化手段によ
って内符号の符号化を行う際に、外符号の符号化を行う
第1の要素符号化手段として、第2の要素符号化手段に
おける最小距離符号を生じる最大の入力距離よりも大き
な最小出力距離を有する第1の符号化データを生成する
ものを用いて生成された符号を復号することにより、高
い信号対雑音電力比でのビットエラーレートが改善され
た符号を高精度に復号することができる。
入力されたデータに対して所定の符号化を行う第1の要
素符号化工程と、この第1の要素符号化工程にて符号化
されて生成された第1の符号化データの順序を置換して
並べ替える第1のインターリーブ工程と、この第1のイ
ンターリーブ工程にて生成されたインターリーブデータ
に対して所定の符号化を行い、第2の符号化データを生
成する第2の要素符号化工程とを備え、第2の要素符号
化工程では、データを記憶する2以上の記憶素子が用い
られた符号化が行われ、第1の要素符号化工程では、第
2の要素符号化工程における最小距離符号を生じる最大
の入力距離よりも大きな最小出力距離を有する第1の符
号化データが生成される符号化方法を用いて縦列連接畳
み込み符号化又は縦列連接符号化変調が施された符号の
復号を行う復号方法であって、第2の要素符号化工程に
対応して備えられ、軟入力とされる受信値及び情報ビッ
トに対する事前確率情報を入力して軟出力復号を行い、
各時刻における第1の外部情報を生成する第1の軟出力
復号工程と、第1のインターリーブ工程にて並べ替えら
れたインターリーブデータの配列を、第1の要素符号化
工程にて符号化されて生成された第1の符号化データの
配列に戻すように、第1の軟出力復号工程にて生成され
た軟入力とされる第1の外部情報を並べ替えるデインタ
ーリーブ工程と、第1の要素符号化工程に対応して備え
られ、デインターリーブ工程にて生成された軟入力とさ
れる符号ビットに対する事前確率情報と、入力された軟
入力とされる情報ビットに対する事前確率情報とを用い
て軟出力復号を行い、各時刻における情報ビットに対す
る事後確率情報及び/又は第2の外部情報を生成する第
2の軟出力復号工程と、第1のインターリーブ工程と同
一の置換位置情報に基づいて、第2の軟出力復号工程に
て生成された軟入力とされる第2の外部情報の順序を置
換して並べ替える第2のインターリーブ工程とを備え、
第1の軟出力復号工程では、情報ビットに対する事前確
率情報として、第2のインターリーブ工程にて生成され
た軟入力とされる第2の外部情報が入力される。
2以上の記憶素子数を用いた内符号の符号化を行う際
に、外符号として、内符号における最小距離符号を生じ
る最大の入力距離よりも大きな最小出力距離を有するも
のを用いて生成された符号を復号することにより、高い
信号対雑音電力比でのビットエラーレートが改善された
符号を高精度に復号することが可能となる。
されたデータに対して縦列連接畳み込み符号化又は縦列
連接符号化変調を行う符号化装置であって、入力された
データに対して所定の符号化を行う第1の要素符号化手
段と、この第1の要素符号化手段によって符号化されて
生成された第1の符号化データの順序を置換して並べ替
えるインターリーブ手段と、このインターリーブ手段に
縦列に連接し、インターリーブ手段によって生成された
インターリーブデータに対して所定の符号化を行い、第
2の符号化データを生成する第2の要素符号化手段とを
備え、第2の要素符号化手段は、データを記憶する2以
上の記憶素子を有し、入力距離が奇数では終結されない
第2の符号化データを生成する。
は、記憶素子数が2以上とされる第2の要素符号化手段
によって内符号の符号化を行う際に、入力距離が奇数で
は終結されない第2の符号化データを生成するものを用
いることにより、復号コストを小さく抑制しつつ、高い
信号対雑音電力比でのビットエラーレートを改善するこ
とができ、高性能の符号化を行うことができる。
力されたデータに対して縦列連接畳み込み符号化又は縦
列連接符号化変調を行う符号化方法であって、入力され
たデータに対して所定の符号化を行う第1の要素符号化
工程と、この第1の要素符号化工程にて符号化されて生
成された第1の符号化データの順序を置換して並べ替え
るインターリーブ工程と、このインターリーブ工程にて
生成されたインターリーブデータに対して所定の符号化
を行い、第2の符号化データを生成する第2の要素符号
化工程とを備え、第2の要素符号化工程では、データを
記憶する2以上の記憶素子が用いられ、入力距離が奇数
では終結されない第2の符号化データが生成される。
は、2以上の記憶素子数を用いた内符号の符号化を行う
際に、入力距離が奇数では終結されないものを用いるこ
とにより、復号コストを小さく抑制しつつ、高い信号対
雑音電力比でのビットエラーレートを改善することが可
能となり、高性能の符号化を行うことが可能となる。
入力されたデータに対して所定の符号化を行う第1の要
素符号化手段と、この第1の要素符号化手段によって符
号化されて生成された第1の符号化データの順序を置換
して並べ替える第1のインターリーブ手段と、この第1
のインターリーブ手段に縦列に連接し、第1のインター
リーブ手段によって生成されたインターリーブデータに
対して所定の符号化を行い、第2の符号化データを生成
する第2の要素符号化手段とを備え、第2の要素符号化
手段は、データを記憶する2以上の記憶素子を有し、入
力距離が奇数では終結されない第2の符号化データを生
成する符号化装置によって縦列連接畳み込み符号化又は
縦列連接符号化変調が施された符号の復号を行う復号装
置であって、第2の要素符号化手段に対応して備えら
れ、軟入力とされる受信値及び情報ビットに対する事前
確率情報を入力して軟出力復号を行い、各時刻における
第1の外部情報を生成する第1の軟出力復号手段と、こ
の第1の軟出力復号手段に縦列に連接し、第1のインタ
ーリーブ手段によって並べ替えられたインターリーブデ
ータの配列を、第1の要素符号化手段によって符号化さ
れて生成された第1の符号化データの配列に戻すよう
に、第1の軟出力復号手段によって生成された軟入力と
される第1の外部情報を並べ替えるデインターリーブ手
段と、第1の要素符号化手段に対応して備えられ且つデ
インターリーブ手段に縦列に連接し、デインターリーブ
手段によって生成された軟入力とされる符号ビットに対
する事前確率情報と、入力された軟入力とされる情報ビ
ットに対する事前確率情報とを用いて軟出力復号を行
い、各時刻における情報ビットに対する事後確率情報及
び/又は第2の外部情報を生成する第2の軟出力復号手
段と、第1のインターリーブ手段と同一の置換位置情報
に基づいて、第2の軟出力復号手段によって生成された
軟入力とされる第2の外部情報の順序を置換して並べ替
える第2のインターリーブ手段とを備え、第1の軟出力
復号手段は、情報ビットに対する事前確率情報として、
第2のインターリーブ手段によって生成された軟入力と
される第2の外部情報を入力する。
記憶素子数が2以上とされる第2の要素符号化手段によ
って内符号の符号化を行う際に、入力距離が奇数では終
結されない第2の符号化データを生成するものを用いて
生成された符号を復号することにより、復号コストを小
さく抑制しつつ、高い信号対雑音電力比でのビットエラ
ーレートが改善された符号を高精度に復号することがで
きる。
れたデータに対して所定の符号化を行う第1の要素符号
化工程と、この第1の要素符号化工程にて符号化されて
生成された第1の符号化データの順序を置換して並べ替
える第1のインターリーブ工程と、この第1のインター
リーブ工程にて生成されたインターリーブデータに対し
て所定の符号化を行い、第2の符号化データを生成する
第2の要素符号化工程とを備え、第2の要素符号化工程
では、データを記憶する2以上の記憶素子が用いられ、
入力距離が奇数では終結されない第2の符号化データが
生成される符号化方法を用いて縦列連接畳み込み符号化
又は縦列連接符号化変調が施された符号の復号を行う復
号方法であって、第2の要素符号化工程に対応して備え
られ、軟入力とされる受信値及び情報ビットに対する事
前確率情報を入力して軟出力復号を行い、各時刻におけ
る第1の外部情報を生成する第1の軟出力復号工程と、
第1のインターリーブ工程にて並べ替えられたインター
リーブデータの配列を、第1の要素符号化工程にて符号
化されて生成された第1の符号化データの配列に戻すよ
うに、第1の軟出力復号工程にて生成された軟入力とさ
れる第1の外部情報を並べ替えるデインターリーブ工程
と、第1の要素符号化工程に対応して備えられ、デイン
ターリーブ工程にて生成された軟入力とされる符号ビッ
トに対する事前確率情報と、入力された軟入力とされる
情報ビットに対する事前確率情報とを用いて軟出力復号
を行い、各時刻における情報ビットに対する事後確率情
報及び/又は第2の外部情報を生成する第2の軟出力復
号工程と、第1のインターリーブ工程と同一の置換位置
情報に基づいて、第2の軟出力復号工程にて生成された
軟入力とされる第2の外部情報の順序を置換して並べ替
える第2のインターリーブ工程とを備え、第1の軟出力
復号工程では、情報ビットに対する事前確率情報とし
て、第2のインターリーブ工程にて生成された軟入力と
される第2の外部情報が入力される。
2以上の記憶素子数を用いた内符号の符号化を行う際
に、入力距離が奇数では終結されないものを用いて生成
された符号を復号することにより、復号コストを小さく
抑制しつつ、高い信号対雑音電力比でのビットエラーレ
ートが改善された符号を高精度に復号することが可能と
なる。
ステムを適用する通信モデルの構成を説明するブロック
図である。
構成を説明するブロック図である。
の構成を説明するブロック図である。
成を説明するブロック図である。
号を行う軟出力復号回路の構成を説明するブロック図で
ある。
号を行う軟出力復号回路の構成を説明するブロック図で
ある。
2に示す符号化装置が備える内符号の符号化を行う畳み
込み符号化器の具体例としての構成を説明するブロック
図である。
ング回路によって行われる8PSK変調方式に基づく信
号点配置を説明する図であって、図7に示す畳み込み符
号化器の出力距離を説明するための図である。
点のマッピングとを行った場合におけるトレリスを説明
する図である。
図2に示す符号化装置が備える内符号の符号化を行う畳
み込み符号化器の具体例としての構成を説明するブロッ
ク図である。
ピング回路によって行われる8PSK変調方式に基づく
信号点配置を説明する図であって、図10に示す畳み込
み符号化器の出力距離を説明するための図である。
図である。
る。
図である。
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
である。
号化を行う畳み込み符号化器の構成を説明するブロック
図である。
する図であって、Divsalarの文献に記載されている信号
点配置を説明する図である。
の図19に示す信号点配置に対応するトレリスの全部を
説明する図である。
する図であって、(A)は、8個の信号点[0,1,
2,3,4,5,6,7]を説明し、(B)は、セット
・パーティショニングの手法を用いて分割した集合A=
[0,2,4,6]を説明し、(C)は、セット・パー
ティショニングの手法を用いて分割した集合B=[1,
3,5,7]を説明する図である。
レルパスの入力ハミング距離が互いに"2"となるように
信号点を割り当てたときのトレリスの全部を説明する図
である。
の一部を説明する図であって、ステートS0からステー
トS0へと到達するパスと、ステートS0からステート
S 1へと到達するパスとを説明するための図である。
パスから見た入力距離"2"のパスを抜き出したトレリス
の一部を説明する図である。
あって、ステートS0からステートS0へと到達するパ
スに付される入出力ラベルに応じて、ステートS1から
ステートS0へと到達する1本のパスに要素A0を出力
とする入出力ラベルを割り当てた様子を説明するための
図である。
あって、ステートS0からステートS0へと到達するパ
スに付される入出力ラベルに応じて、ステートS1から
ステートS0へと到達する4本のパスに入出力ラベルを
割り当てた様子を説明するための図である。
あって、ステートS1からステートS1へと到達する4
本のパスについて入出力ラベルを割り当てる様子を説明
するための図である。
の全部を説明する図である。
パスから見たときの状態遷移図である。
が"2"となるパスについてのみ見たときの状態遷移図で
ある。
から見たときの入力距離が"2"となるパスを抜き出した
状態遷移図である。
0,120 畳み込み符号化器、 20,70 インタ
ーリーバ、 40 多値変調マッピング回路、50,8
0 軟出力復号回路、 60 デインターリーバ、 9
0 2値化回路、 150 コンピュータ装置
Claims (52)
- 【請求項1】 入力されたデータに対して縦列連接畳み
込み符号化又は縦列連接符号化変調を行う符号化装置で
あって、 入力されたデータに対して所定の符号化を行う第1の要
素符号化手段と、 上記第1の要素符号化手段によって符号化されて生成さ
れた第1の符号化データの順序を置換して並べ替えるイ
ンターリーブ手段と、 上記インターリーブ手段に縦列に連接し、上記インター
リーブ手段によって生成されたインターリーブデータに
対して所定の符号化を行い、第2の符号化データを生成
する第2の要素符号化手段とを備え、 上記第2の要素符号化手段は、データを記憶する2以上
の記憶素子を有し、 上記第1の要素符号化手段は、上記第2の要素符号化手
段における最小距離符号を生じる最大の入力距離よりも
大きな最小出力距離を有する上記第1の符号化データを
生成することを特徴とする符号化装置。 - 【請求項2】 上記第2の要素符号化手段は、生成行列
におけるフィードバック多項式が原始多項式で表される
ものであることを特徴とする請求項1記載の符号化装
置。 - 【請求項3】 上記第1の要素符号化手段及び上記第2
の要素符号化手段は、それぞれ、畳み込み符号化を行う
ことを特徴とする請求項1記載の符号化装置。 - 【請求項4】 上記第2の要素符号化手段によって符号
化されて生成された上記第2の符号化データを所定の変
調方式の伝送シンボルにマッピングするマッピング手段
を備えることを特徴とする請求項1記載の符号化装置。 - 【請求項5】 上記マッピング手段は、8相位相変調方
式による変調を行うことを特徴とする請求項4記載の符
号化装置。 - 【請求項6】 入力されたデータに対して縦列連接畳み
込み符号化又は縦列連接符号化変調を行う符号化方法で
あって、 入力されたデータに対して所定の符号化を行う第1の要
素符号化工程と、 上記第1の要素符号化工程にて符号化されて生成された
第1の符号化データの順序を置換して並べ替えるインタ
ーリーブ工程と、 上記インターリーブ工程にて生成されたインターリーブ
データに対して所定の符号化を行い、第2の符号化デー
タを生成する第2の要素符号化工程とを備え、 上記第2の要素符号化工程では、データを記憶する2以
上の記憶素子が用いられた符号化が行われ、 上記第1の要素符号化工程では、上記第2の要素符号化
工程における最小距離符号を生じる最大の入力距離より
も大きな最小出力距離を有する上記第1の符号化データ
が生成されることを特徴とする符号化方法。 - 【請求項7】 上記第2の要素符号化工程では、生成行
列におけるフィードバック多項式が原始多項式で表され
る符号化が行われることを特徴とする請求項6記載の符
号化方法。 - 【請求項8】 上記第1の要素符号化工程及び上記第2
の要素符号化工程では、それぞれ、畳み込み符号化が行
われることを特徴とする請求項6記載の符号化方法。 - 【請求項9】 上記第2の要素符号化工程にて符号化さ
れて生成された上記第2の符号化データを所定の変調方
式の伝送シンボルにマッピングするマッピング工程を備
えることを特徴とする請求項6記載の符号化方法。 - 【請求項10】 上記マッピング工程では、8相位相変
調方式による変調が行われることを特徴とする請求項9
記載の符号化方法。 - 【請求項11】 入力されたデータに対して所定の符号
化を行う第1の要素符号化手段と、上記第1の要素符号
化手段によって符号化されて生成された第1の符号化デ
ータの順序を置換して並べ替える第1のインターリーブ
手段と、上記第1のインターリーブ手段に縦列に連接
し、上記第1のインターリーブ手段によって生成された
インターリーブデータに対して所定の符号化を行い、第
2の符号化データを生成する第2の要素符号化手段とを
備え、上記第2の要素符号化手段は、データを記憶する
2以上の記憶素子を有し、上記第1の要素符号化手段
は、上記第2の要素符号化手段における最小距離符号を
生じる最大の入力距離よりも大きな最小出力距離を有す
る上記第1の符号化データを生成する符号化装置によっ
て縦列連接畳み込み符号化又は縦列連接符号化変調が施
された符号の復号を行う復号装置であって、 上記第2の要素符号化手段に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第1の外部
情報を生成する第1の軟出力復号手段と、 上記第1の軟出力復号手段に縦列に連接し、上記第1の
インターリーブ手段によって並べ替えられた上記インタ
ーリーブデータの配列を、上記第1の要素符号化手段に
よって符号化されて生成された上記第1の符号化データ
の配列に戻すように、上記第1の軟出力復号手段によっ
て生成された軟入力とされる上記第1の外部情報を並べ
替えるデインターリーブ手段と、 上記第1の要素符号化手段に対応して備えられ且つ上記
デインターリーブ手段に縦列に連接し、上記デインター
リーブ手段によって生成された軟入力とされる符号ビッ
トに対する事前確率情報と、入力された軟入力とされる
情報ビットに対する事前確率情報とを用いて軟出力復号
を行い、各時刻における情報ビットに対する事後確率情
報及び/又は第2の外部情報を生成する第2の軟出力復
号手段と、 上記第1のインターリーブ手段と同一の置換位置情報に
基づいて、上記第2の軟出力復号手段によって生成され
た軟入力とされる上記第2の外部情報の順序を置換して
並べ替える第2のインターリーブ手段とを備え、 上記第1の軟出力復号手段は、上記情報ビットに対する
事前確率情報として、上記第2のインターリーブ手段に
よって生成された軟入力とされる上記第2の外部情報を
入力することを特徴とする復号装置。 - 【請求項12】 上記第2の軟出力復号手段によって生
成された軟入力とされる上記情報ビットに対する事後確
率情報を2値化し、硬出力の復号データとして出力する
2値化手段を備えることを特徴とする請求項11記載の
復号装置。 - 【請求項13】 上記第2の要素符号化手段は、生成行
列におけるフィードバック多項式が原始多項式で表され
るものであることを特徴とする請求項11記載の復号装
置。 - 【請求項14】 上記第1の要素符号化手段及び上記第
2の要素符号化手段は、それぞれ、畳み込み符号化を行
うものであることを特徴とする請求項11記載の復号装
置。 - 【請求項15】 上記符号化装置は、上記第2の要素符
号化手段によって符号化されて生成された上記第2の符
号化データを所定の変調方式の伝送シンボルにマッピン
グするマッピング手段を備えていることを特徴とする請
求項11記載の復号装置。 - 【請求項16】 上記マッピング手段は、8相位相変調
方式による変調を行うものであることを特徴とする請求
項15記載の復号装置。 - 【請求項17】 上記第1の軟出力復号手段及び上記第
2の軟出力復号手段は、それぞれ、BCJRアルゴリズ
ム、Max−Log−BCJRアルゴリズム、又はLo
g−BCJRアルゴリズムに基づく最大事後確率復号を
行うことを特徴とする請求項11記載の復号装置。 - 【請求項18】 上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項11記載の復
号装置。 - 【請求項19】 入力されたデータに対して所定の符号
化を行う第1の要素符号化工程と、上記第1の要素符号
化工程にて符号化されて生成された第1の符号化データ
の順序を置換して並べ替える第1のインターリーブ工程
と、上記第1のインターリーブ工程にて生成されたイン
ターリーブデータに対して所定の符号化を行い、第2の
符号化データを生成する第2の要素符号化工程とを備
え、上記第2の要素符号化工程では、データを記憶する
2以上の記憶素子が用いられた符号化が行われ、上記第
1の要素符号化工程では、上記第2の要素符号化工程に
おける最小距離符号を生じる最大の入力距離よりも大き
な最小出力距離を有する上記第1の符号化データが生成
される符号化方法を用いて縦列連接畳み込み符号化又は
縦列連接符号化変調が施された符号の復号を行う復号方
法であって、 上記第2の要素符号化工程に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第1の外部
情報を生成する第1の軟出力復号工程と、 上記第1のインターリーブ工程にて並べ替えられた上記
インターリーブデータの配列を、上記第1の要素符号化
工程にて符号化されて生成された上記第1の符号化デー
タの配列に戻すように、上記第1の軟出力復号工程にて
生成された軟入力とされる上記第1の外部情報を並べ替
えるデインターリーブ工程と、 上記第1の要素符号化工程に対応して備えられ、上記デ
インターリーブ工程にて生成された軟入力とされる符号
ビットに対する事前確率情報と、入力された軟入力とさ
れる情報ビットに対する事前確率情報とを用いて軟出力
復号を行い、各時刻における情報ビットに対する事後確
率情報及び/又は第2の外部情報を生成する第2の軟出
力復号工程と、 上記第1のインターリーブ工程と同一の置換位置情報に
基づいて、上記第2の軟出力復号工程にて生成された軟
入力とされる上記第2の外部情報の順序を置換して並べ
替える第2のインターリーブ工程とを備え、 上記第1の軟出力復号工程では、上記情報ビットに対す
る事前確率情報として、上記第2のインターリーブ工程
にて生成された軟入力とされる上記第2の外部情報が入
力されることを特徴とする復号方法。 - 【請求項20】 上記第2の軟出力復号工程にて生成さ
れた軟入力とされる上記情報ビットに対する事後確率情
報を2値化し、硬出力の復号データとして出力する2値
化工程を備えることを特徴とする請求項19記載の復号
方法。 - 【請求項21】 上記第2の要素符号化工程では、生成
行列におけるフィードバック多項式が原始多項式で表さ
れる符号化が行われていることを特徴とする請求項19
記載の復号方法。 - 【請求項22】 上記第1の要素符号化工程及び上記第
2の要素符号化工程では、それぞれ、畳み込み符号化が
行われていることを特徴とする請求項19記載の復号方
法。 - 【請求項23】 上記符号化方法は、上記第2の要素符
号化工程にて符号化されて生成された上記第2の符号化
データを所定の変調方式の伝送シンボルにマッピングす
るマッピング工程を備えるていことを特徴とする請求項
19記載の復号方法。 - 【請求項24】 上記マッピング工程では、8相位相変
調方式による変調が行われていることを特徴とする請求
項23記載の復号方法。 - 【請求項25】 上記第1の軟出力復号工程及び上記第
2の軟出力復号工程では、それぞれ、BCJRアルゴリ
ズム、Max−Log−BCJRアルゴリズム、又はL
og−BCJRアルゴリズムに基づく最大事後確率復号
が行われることを特徴とする請求項19記載の復号方
法。 - 【請求項26】 上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項19記載の復
号方法。 - 【請求項27】 入力されたデータに対して縦列連接畳
み込み符号化又は縦列連接符号化変調を行う符号化装置
であって、入力されたデータに対して所定の符号化を行
う第1の要素符号化手段と、 上記第1の要素符号化手段によって符号化されて生成さ
れた第1の符号化データの順序を置換して並べ替えるイ
ンターリーブ手段と、 上記インターリーブ手段に縦列に連接し、上記インター
リーブ手段によって生成されたインターリーブデータに
対して所定の符号化を行い、第2の符号化データを生成
する第2の要素符号化手段とを備え、 上記第2の要素符号化手段は、データを記憶する2以上
の記憶素子を有し、入力距離が奇数では終結されない上
記第2の符号化データを生成することを特徴とする符号
化装置。 - 【請求項28】 上記第2の要素符号化手段は、生成行
列におけるフィードバック多項式が(1+Dn)で表さ
れるものであることを特徴とする請求項27記載の符号
化装置。 - 【請求項29】 上記第1の要素符号化手段及び上記第
2の要素符号化手段は、それぞれ、畳み込み符号化を行
うことを特徴とする請求項27記載の符号化装置。 - 【請求項30】 上記第2の要素符号化手段によって符
号化されて生成された上記第2の符号化データを所定の
変調方式の伝送シンボルにマッピングするマッピング手
段を備えることを特徴とする請求項27記載の符号化装
置。 - 【請求項31】 上記マッピング手段は、8相位相変調
方式による変調を行うことを特徴とする請求項30記載
の符号化装置。 - 【請求項32】 入力されたデータに対して縦列連接畳
み込み符号化又は縦列連接符号化変調を行う符号化方法
であって、 入力されたデータに対して所定の符号化を行う第1の要
素符号化工程と、 上記第1の要素符号化工程にて符号化されて生成された
第1の符号化データの順序を置換して並べ替えるインタ
ーリーブ工程と、 上記インターリーブ工程にて生成されたインターリーブ
データに対して所定の符号化を行い、第2の符号化デー
タを生成する第2の要素符号化工程とを備え、 上記第2の要素符号化工程では、データを記憶する2以
上の記憶素子が用いられ、入力距離が奇数では終結され
ない上記第2の符号化データが生成されることを特徴と
する符号化方法。 - 【請求項33】 上記第2の要素符号化工程では、生成
行列におけるフィードバック多項式が(1+Dn)で表
される符号化が行われることを特徴とする請求項32記
載の符号化方法。 - 【請求項34】 上記第1の要素符号化工程及び上記第
2の要素符号化工程では、それぞれ、畳み込み符号化が
行われることを特徴とする請求項32記載の符号化方
法。 - 【請求項35】 上記第2の要素符号化工程にて符号化
されて生成された上記第2の符号化データを所定の変調
方式の伝送シンボルにマッピングするマッピング工程を
備えることを特徴とする請求項32記載の符号化方法。 - 【請求項36】 上記マッピング工程では、8相位相変
調方式による変調が行われることを特徴とする請求項3
5記載の符号化方法。 - 【請求項37】 入力されたデータに対して所定の符号
化を行う第1の要素符号化手段と、上記第1の要素符号
化手段によって符号化されて生成された第1の符号化デ
ータの順序を置換して並べ替える第1のインターリーブ
手段と、上記第1のインターリーブ手段に縦列に連接
し、上記第1のインターリーブ手段によって生成された
インターリーブデータに対して所定の符号化を行い、第
2の符号化データを生成する第2の要素符号化手段とを
備え、上記第2の要素符号化手段は、データを記憶する
2以上の記憶素子を有し、入力距離が奇数では終結され
ない上記第2の符号化データを生成する符号化装置によ
って縦列連接畳み込み符号化又は縦列連接符号化変調が
施された符号の復号を行う復号装置であって、 上記第2の要素符号化手段に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第1の外部
情報を生成する第1の軟出力復号手段と、 上記第1の軟出力復号手段に縦列に連接し、上記第1の
インターリーブ手段によって並べ替えられた上記インタ
ーリーブデータの配列を、上記第1の要素符号化手段に
よって符号化されて生成された上記第1の符号化データ
の配列に戻すように、上記第1の軟出力復号手段によっ
て生成された軟入力とされる上記第1の外部情報を並べ
替えるデインターリーブ手段と、 上記第1の要素符号化手段に対応して備えられ且つ上記
デインターリーブ手段に縦列に連接し、上記デインター
リーブ手段によって生成された軟入力とされる符号ビッ
トに対する事前確率情報と、入力された軟入力とされる
情報ビットに対する事前確率情報とを用いて軟出力復号
を行い、各時刻における情報ビットに対する事後確率情
報及び/又は第2の外部情報を生成する第2の軟出力復
号手段と、 上記第1のインターリーブ手段と同一の置換位置情報に
基づいて、上記第2の軟出力復号手段によって生成され
た軟入力とされる上記第2の外部情報の順序を置換して
並べ替える第2のインターリーブ手段とを備え、 上記第1の軟出力復号手段は、上記情報ビットに対する
事前確率情報として、上記第2のインターリーブ手段に
よって生成された軟入力とされる上記第2の外部情報を
入力することを特徴とする復号装置。 - 【請求項38】 上記第2の軟出力復号手段によって生
成された軟入力とされる上記情報ビットに対する事後確
率情報を2値化し、硬出力の復号データとして出力する
2値化手段を備えることを特徴とする請求項37記載の
復号装置。 - 【請求項39】 上記第2の要素符号化手段は、生成行
列におけるフィードバック多項式が(1+Dn)で表さ
れるものであることを特徴とする請求項37記載の復号
装置。 - 【請求項40】 上記第1の要素符号化手段及び上記第
2の要素符号化手段は、それぞれ、畳み込み符号化を行
うものであることを特徴とする請求項37記載の復号装
置。 - 【請求項41】 上記符号化装置は、上記第2の要素符
号化手段によって符号化されて生成された上記第2の符
号化データを所定の変調方式の伝送シンボルにマッピン
グするマッピング手段を備えていることを特徴とする請
求項37記載の復号装置。 - 【請求項42】 上記マッピング手段は、8相位相変調
方式による変調を行うものであることを特徴とする請求
項41記載の復号装置。 - 【請求項43】 上記第1の軟出力復号手段及び上記第
2の軟出力復号手段は、それぞれ、BCJRアルゴリズ
ム、Max−Log−BCJRアルゴリズム、又はLo
g−BCJRアルゴリズムに基づく最大事後確率復号を
行うことを特徴とする請求項37記載の復号装置。 - 【請求項44】 上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項37記載の復
号装置。 - 【請求項45】 入力されたデータに対して所定の符号
化を行う第1の要素符号化工程と、上記第1の要素符号
化工程にて符号化されて生成された第1の符号化データ
の順序を置換して並べ替える第1のインターリーブ工程
と、上記第1のインターリーブ工程にて生成されたイン
ターリーブデータに対して所定の符号化を行い、第2の
符号化データを生成する第2の要素符号化工程とを備
え、上記第2の要素符号化工程では、データを記憶する
2以上の記憶素子が用いられ、入力距離が奇数では終結
されない上記第2の符号化データが生成される符号化方
法を用いて縦列連接畳み込み符号化又は縦列連接符号化
変調が施された符号の復号を行う復号方法であって、 上記第2の要素符号化工程に対応して備えられ、軟入力
とされる受信値及び情報ビットに対する事前確率情報を
入力して軟出力復号を行い、各時刻における第1の外部
情報を生成する第1の軟出力復号工程と、 上記第1のインターリーブ工程にて並べ替えられた上記
インターリーブデータの配列を、上記第1の要素符号化
工程にて符号化されて生成された上記第1の符号化デー
タの配列に戻すように、上記第1の軟出力復号工程にて
生成された軟入力とされる上記第1の外部情報を並べ替
えるデインターリーブ工程と、 上記第1の要素符号化工程に対応して備えられ、上記デ
インターリーブ工程にて生成された軟入力とされる符号
ビットに対する事前確率情報と、入力された軟入力とさ
れる情報ビットに対する事前確率情報とを用いて軟出力
復号を行い、各時刻における情報ビットに対する事後確
率情報及び/又は第2の外部情報を生成する第2の軟出
力復号工程と、 上記第1のインターリーブ工程と同一の置換位置情報に
基づいて、上記第2の軟出力復号工程にて生成された軟
入力とされる上記第2の外部情報の順序を置換して並べ
替える第2のインターリーブ工程とを備え、 上記第1の軟出力復号工程では、上記情報ビットに対す
る事前確率情報として、上記第2のインターリーブ工程
にて生成された軟入力とされる上記第2の外部情報が入
力されることを特徴とする復号方法。 - 【請求項46】 上記第2の軟出力復号工程にて生成さ
れた軟入力とされる上記情報ビットに対する事後確率情
報を2値化し、硬出力の復号データとして出力する2値
化工程を備えることを特徴とする請求項45記載の復号
方法。 - 【請求項47】 上記第2の要素符号化工程では、生成
行列におけるフィードバック多項式が(1+Dn)で表
される符号化が行われていることを特徴とする請求項4
5記載の復号方法。 - 【請求項48】 上記第1の要素符号化工程及び上記第
2の要素符号化工程では、それぞれ、畳み込み符号化が
行われていることを特徴とする請求項45記載の復号方
法。 - 【請求項49】 上記符号化方法は、上記第2の要素符
号化工程にて符号化されて生成された上記第2の符号化
データを所定の変調方式の伝送シンボルにマッピングす
るマッピング工程を備えるていことを特徴とする請求項
45記載の復号方法。 - 【請求項50】 上記マッピング工程では、8相位相変
調方式による変調が行われていることを特徴とする請求
項49記載の復号方法。 - 【請求項51】 上記第1の軟出力復号工程及び上記第
2の軟出力復号工程では、それぞれ、BCJRアルゴリ
ズム、Max−Log−BCJRアルゴリズム、又はL
og−BCJRアルゴリズムに基づく最大事後確率復号
が行われることを特徴とする請求項45記載の復号方
法。 - 【請求項52】 上記受信値に基づいて任意のステート
を通過する確率を求め、上記確率を用いて、上記符号を
繰り返し復号することを特徴とする請求項45記載の復
号方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131964A JP3823315B2 (ja) | 2002-05-07 | 2002-05-07 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
US10/428,905 US6765507B2 (en) | 2002-05-07 | 2003-05-02 | Encoding device and method and decoding device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131964A JP3823315B2 (ja) | 2002-05-07 | 2002-05-07 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003324357A true JP2003324357A (ja) | 2003-11-14 |
JP2003324357A5 JP2003324357A5 (ja) | 2005-04-14 |
JP3823315B2 JP3823315B2 (ja) | 2006-09-20 |
Family
ID=29544365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002131964A Expired - Fee Related JP3823315B2 (ja) | 2002-05-07 | 2002-05-07 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6765507B2 (ja) |
JP (1) | JP3823315B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004038930A1 (ja) * | 2002-10-23 | 2004-05-06 | Sony Corporation | 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム |
CN105164925A (zh) * | 2013-05-02 | 2015-12-16 | 索尼公司 | 数据处理装置以及数据处理方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7200798B2 (en) * | 2003-06-26 | 2007-04-03 | Lucent Technologies Inc. | Unified serial/parallel concatenated convolutional code decoder architecture and method |
US7391816B2 (en) * | 2003-09-17 | 2008-06-24 | Intel Corporation | Decoding upstream V.92-encoded signals |
US7490284B2 (en) * | 2005-02-03 | 2009-02-10 | Broadcom Corporation | Meta-Viterbi algorithm for use in communication systems |
US7469373B2 (en) * | 2005-02-17 | 2008-12-23 | Broadcom Corporation | Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference |
US7730384B2 (en) * | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
US7620881B2 (en) * | 2005-03-09 | 2009-11-17 | Harris Corporation | System and method for communicating data using iterative equalizing and decoding and recursive inner code |
US7793169B2 (en) * | 2005-10-19 | 2010-09-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Intelligent table-driven interleaving |
US8259866B2 (en) * | 2008-01-04 | 2012-09-04 | Qualcomm Incorporated | Decoding scheme using A-priori information about transmitted messages |
US8259867B2 (en) * | 2008-01-04 | 2012-09-04 | Qualcomm Incorporated | Methods and systems for turbo decoding in a wireless communication system |
JP5881930B2 (ja) * | 2009-05-13 | 2016-03-09 | 三菱電機株式会社 | 誤り訂正符号化装置および誤り訂正復号装置 |
US9116826B2 (en) | 2010-09-10 | 2015-08-25 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
US9118350B2 (en) | 2010-09-10 | 2015-08-25 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
US9240808B2 (en) | 2010-09-10 | 2016-01-19 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
US8537919B2 (en) | 2010-09-10 | 2013-09-17 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
US9362955B2 (en) | 2010-09-10 | 2016-06-07 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
US9112534B2 (en) | 2010-09-10 | 2015-08-18 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
US8532209B2 (en) | 2010-11-24 | 2013-09-10 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
US8724715B2 (en) | 2011-02-17 | 2014-05-13 | Massachusetts Institute Of Technology | Rateless and rated coding using spinal codes |
US9680639B2 (en) * | 2011-03-31 | 2017-06-13 | Panasonic Intellectual Property Management Co., Ltd. | Secret sharing apparatus and secret sharing method that restores secret data from at least two of generated shared data |
KR20130001013A (ko) * | 2011-06-24 | 2013-01-03 | 삼성전자주식회사 | 통신 시스템의 데이터 송수신 방법 및 장치 |
US9179362B2 (en) | 2011-08-25 | 2015-11-03 | Texas Instruments Incorporated | Systems and methods for networking coding using Reed-Solomon codes |
US8924831B2 (en) * | 2011-08-26 | 2014-12-30 | Texas Instruments Incorporated | Systems and methods for network coding using convolutional codes |
US9112916B2 (en) | 2011-08-26 | 2015-08-18 | Texas Instruments Incorporated | Systems and methods for construction of and network coding using near-maximum distance separable (MDS) linear network codes |
US9113470B2 (en) | 2011-08-26 | 2015-08-18 | Texas Instruments Incorporated | Systems and methods for network coding using maximum distance separable (MDS) linear network codes |
US9160399B2 (en) | 2012-05-24 | 2015-10-13 | Massachusetts Institute Of Technology | System and apparatus for decoding tree-based messages |
US8572458B1 (en) * | 2012-06-20 | 2013-10-29 | MagnaCom Ltd. | Forward error correction with parity check encoding for use in low complexity highly-spectrally efficient communications |
JP2014042141A (ja) * | 2012-08-22 | 2014-03-06 | Mitsubishi Electric Corp | 受信装置及び受信方法 |
US9270412B2 (en) * | 2013-06-26 | 2016-02-23 | Massachusetts Institute Of Technology | Permute codes, iterative ensembles, graphical hash codes, and puncturing optimization |
US10205470B2 (en) | 2014-02-14 | 2019-02-12 | Samsung Electronics Co., Ltd | System and methods for low complexity list decoding of turbo codes and convolutional codes |
US9564927B2 (en) | 2015-05-27 | 2017-02-07 | John P Fonseka | Constrained interleaving for 5G wireless and optical transport networks |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5537112A (en) * | 1994-01-12 | 1996-07-16 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes in partial response channels |
US6603412B2 (en) * | 2001-06-08 | 2003-08-05 | Texas Instruments Incorporated | Interleaved coder and method |
-
2002
- 2002-05-07 JP JP2002131964A patent/JP3823315B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-02 US US10/428,905 patent/US6765507B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004038930A1 (ja) * | 2002-10-23 | 2004-05-06 | Sony Corporation | 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム |
US7246296B2 (en) | 2002-10-23 | 2007-07-17 | Sony Corporation | Encoding device for performing serial concatenated coding |
CN105164925A (zh) * | 2013-05-02 | 2015-12-16 | 索尼公司 | 数据处理装置以及数据处理方法 |
CN105164925B (zh) * | 2013-05-02 | 2019-04-23 | 索尼公司 | 数据处理装置以及数据处理方法 |
Also Published As
Publication number | Publication date |
---|---|
US6765507B2 (en) | 2004-07-20 |
JP3823315B2 (ja) | 2006-09-20 |
US20040025102A1 (en) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003324357A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
JP2001274698A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
US7778341B2 (en) | System and method performing quadrature amplitude modulation by combining co-sets and strongly coded co-set identifiers | |
Douillard et al. | Turbo codes with rate-m/(m+ 1) constituent convolutional codes | |
US7246296B2 (en) | Encoding device for performing serial concatenated coding | |
Duman et al. | Performance bounds for turbo-coded modulation systems | |
US6351832B1 (en) | Turbo code symbol interleaver | |
US5996104A (en) | System for coding system | |
US6473878B1 (en) | Serial-concatenated turbo codes | |
US8352840B2 (en) | Event cleanup processing for improving the performance of sequence-based decoders | |
JP2001285375A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
Martin et al. | On multilevel codes and iterative multistage decoding | |
JP4505953B2 (ja) | 符号化装置及び符号化方法、並びに、復号装置及び復号方法 | |
JP2001285080A (ja) | 復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
JP2003324356A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
JP2001285084A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
Liu et al. | Turbo encoding and decoding of Reed-Solomon codes through binary decomposition and self-concatenation | |
JP2005073189A (ja) | 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム | |
Lin et al. | Joint source-channel coding using combined TCQ/CPM: iterative decoding | |
JP2001292185A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
JP3820583B2 (ja) | 軟出力復号装置及び軟出力復号方法、並びに復号装置及び復号方法 | |
JP2001285083A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 | |
JP2002190744A (ja) | 復号装置及び復号方法 | |
JP2005073187A (ja) | 符号化装置及び符号化方法、復号装置及び復号方法、並びにコンピュータ・プログラム | |
JP2001285081A (ja) | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060618 |
|
LAPS | Cancellation because of no payment of annual fees |