RU2015145970A - Устройство обработки данных и способ обработки данных - Google Patents

Устройство обработки данных и способ обработки данных Download PDF

Info

Publication number
RU2015145970A
RU2015145970A RU2015145970A RU2015145970A RU2015145970A RU 2015145970 A RU2015145970 A RU 2015145970A RU 2015145970 A RU2015145970 A RU 2015145970A RU 2015145970 A RU2015145970 A RU 2015145970A RU 2015145970 A RU2015145970 A RU 2015145970A
Authority
RU
Russia
Prior art keywords
bit
bits
code
matrix
information
Prior art date
Application number
RU2015145970A
Other languages
English (en)
Other versions
RU2015145970A3 (ru
RU2658791C2 (ru
Inventor
Юдзи СИНОХАРА
Набиль Свен Логхин МУХАММАД
Лахлан МАЙКЛ
Юити ХИРАЯМА
Макико Ямамото
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of RU2015145970A publication Critical patent/RU2015145970A/ru
Publication of RU2015145970A3 publication Critical patent/RU2015145970A3/ru
Application granted granted Critical
Publication of RU2658791C2 publication Critical patent/RU2658791C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Claims (134)

1. Устройство обработки данных, содержащее:
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
блок перестановки, выполненный с возможностью сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 8 сигнальных точек, определенных 8-ми позиционной PSK,
при этом, когда 3 бита кода, которые сохранены в трех блоках памятей емкостью 16200/3 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 3 битов кода обозначают битом bi, (i+1)-ый бит от самого старшего бита из 3 битов символа одного символа обозначают битом yi, и в блоке перестановки сопоставляют
бит b0 и бит y1,
бит b1 и бит y0, и
бит b2 и бит y2,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
2. Устройство обработки данных по п. 1,
в котором в блоке перестановки переставляют бит кода из 3×1 битов LDPC-кода, который записан в направлении столбцов и считан в направлении строк блока хранения, содержащего три столбца, в которых хранят 3×1 битов в направлении строк и хранят 16200/(3×1) битов в направлении столбцов.
3. Способ обработки данных, включающий в себя следующее:
этап кодирования для осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
этап перестановки, выполненный для сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 8 сигнальных точек, определенных 8-ми позиционной PSK,
при этом, на этапе перестановке, когда 3 бита кода, которые сохранены в трех блоках памятей емкостью 16200/3 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 3 битов кода обозначают битом bi, (i+1)-ый бит от самого старшего бита из 3 битов символа одного символа обозначают битом yi,
бит b0 сопоставляют с битом y1,
бит b1 сопоставляют с битом y0, и
бит b2 сопоставляют с битом y2,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
4. Устройство обработки данных, содержащее:
блок кодирования, выполненный с возможностью осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
блок перестановки, выполненный с возможностью сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 16 сигнальных точек, определенных 16-ти позиционной APSK,
при этом, когда 4 бита кода, которые сохранены в четырех блоках памятей емкостью 16200/4 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 4 битов кода обозначают битом bi, (i+1)-ый бит от самого старшего бита из 4 битов символа одного символа обозначают битом yi, и в блоке перестановки сопоставляют
бит b0 и бит y2,
бит b1 и бит y1,
бит b2 и бит y0, и
бит b3 и бит y3,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
5. Устройство обработки данных по п. 4,
в котором в блоке перестановки переставляют бит кода из 4×1 битов LDPC-кода, который записан в направлении столбцов и считан в направлении строк блока хранения, содержащего четыре столбца, в которых хранят 4×1 битов в направлении строк и хранят 16200/(4×1) битов в направлении столбцов.
6. Способ обработки данных, включающий в себя следующее:
этап кодирования для осуществления LDPC кодирования на основе проверочной матрицы LDPC-кода, для которого длина N кода равна 16200 битам и скорость кодирования равна 7/15; и
этап перестановки, выполненный для сопоставления бита LDPC-кода, для которого длина кода равна 16200 битам и скорость кодирования равна 7/15, с битом символа, соответствующим любой из 16 сигнальных точек, определенных 16-ти позиционной APSK,
при этом, на этапе перестановке, когда 4 бита кода, которые сохранены в четырех блоках памятей емкостью 16200/4 битов и которые побитно считаны из блоков памятей, сопоставляют одному символу, (i+1)-ый бит от самого старшего бита из 4 битов кода обозначают битом bi, (i+1)-ый бит от самого старшего бита из 4 битов символа одного символа обозначают битом yi,
бит b0 сопоставляют с битом y2,
бит b1 сопоставляют с битом y1,
бит b2 сопоставляют с битом y0, и
бит b3 сопоставляют с битом y3,
при этом LDPC-код содержит информационный бит и бит контроля четности,
при этом проверочная матрица содержит часть из информационной матрицы, которая соответствует информационному биту, и часть из матрицы контроля четности, которая соответствует биту контроля четности,
при этом часть из информационной матрицы показана таблицей исходных значений для проверочной матрицы, и
при этом таблица исходных значений для проверочной матрицы является таблицей, которая показывает позиции элементов, равных 1, части из информационной матрицы для каждых 360 столбцов и которая выражена следующим образом:
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005.
RU2015145970A 2013-05-02 2014-04-21 Устройство обработки данных и способ обработки данных RU2658791C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-096992 2013-05-02
JP2013096992 2013-05-02
PCT/JP2014/061152 WO2014178296A1 (ja) 2013-05-02 2014-04-21 データ処理装置、及びデータ処理方法

Publications (3)

Publication Number Publication Date
RU2015145970A true RU2015145970A (ru) 2017-04-28
RU2015145970A3 RU2015145970A3 (ru) 2018-03-27
RU2658791C2 RU2658791C2 (ru) 2018-06-22

Family

ID=51843430

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015145970A RU2658791C2 (ru) 2013-05-02 2014-04-21 Устройство обработки данных и способ обработки данных

Country Status (6)

Country Link
US (1) US9859922B2 (ru)
EP (1) EP2993793B1 (ru)
JP (1) JP6229899B2 (ru)
CN (1) CN105144589B (ru)
RU (1) RU2658791C2 (ru)
WO (1) WO2014178296A1 (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
HUE059575T2 (hu) * 2013-05-02 2022-12-28 Saturn Licensing Llc LDPC kód moduláció 8PSK-val és 16APSK-val kombinálva
US9793925B2 (en) 2013-05-02 2017-10-17 Sony Corporation Data processing device and data processing method
CN105830411B (zh) * 2013-12-27 2020-03-13 松下电器（美国）知识产权公司 发送方法、接收方法及发送装置、接收装置
KR102484560B1 (ko) * 2016-01-12 2023-01-04 삼성전자주식회사 통신 시스템에서 신호 송수신 방법 및 장치
TW201842784A (zh) * 2017-02-15 2018-12-01 晨星半導體股份有限公司 數位電視之資料處理電路及資料處理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577207B2 (en) * 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
RU2365034C2 (ru) * 2004-08-12 2009-08-20 Моторола, Инк. Способ и устройство для кодирования и декодирования данных
KR100846869B1 (ko) * 2004-12-16 2008-07-16 한국전자통신연구원 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법
US8566676B2 (en) * 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
EP2106635A2 (en) * 2007-01-24 2009-10-07 QUALCOMM Incorporated Ldpc encoding and decoding of packets of variable sizes
ES2407505T3 (es) * 2007-10-30 2013-06-12 Sony Corporation Aparato y método de procesamiento de datos
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
EP2230767A4 (en) * 2007-12-13 2012-02-22 Nec Corp DECODING DEVICE, DATA STORAGE DEVICE, DATA COMMUNICATION SYSTEM, AND DECODING METHOD
PL2248265T3 (pl) * 2008-03-03 2015-11-30 Rai Radiotelevisione Italiana S P A Wzorce permutacji bitów dla modulacji z kodowaniem LDPC i konstelacji QAM
ITTO20080472A1 (it) 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
JP2011176645A (ja) * 2010-02-24 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP5542580B2 (ja) * 2010-08-25 2014-07-09 日本放送協会 送信装置及び受信装置
JP2012151655A (ja) * 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
US9793925B2 (en) * 2013-05-02 2017-10-17 Sony Corporation Data processing device and data processing method
HUE059575T2 (hu) * 2013-05-02 2022-12-28 Saturn Licensing Llc LDPC kód moduláció 8PSK-val és 16APSK-val kombinálva

Also Published As

Publication number Publication date
CN105144589A (zh) 2015-12-09
CN105144589B (zh) 2019-06-28
JPWO2014178296A1 (ja) 2017-02-23
EP2993793A4 (en) 2017-04-12
US9859922B2 (en) 2018-01-02
EP2993793A1 (en) 2016-03-09
RU2015145970A3 (ru) 2018-03-27
EP2993793B1 (en) 2021-06-23
US20160079998A1 (en) 2016-03-17
WO2014178296A1 (ja) 2014-11-06
RU2658791C2 (ru) 2018-06-22
JP6229899B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
RU2015145970A (ru) Устройство обработки данных и способ обработки данных
KR102157667B1 (ko) 천공 장치 및 그의 천공 방법
RU2013146977A (ru) Устройство обработки данных и способ обработки данных
CO6311122A2 (es) Aparato para procesamiento de datos y metodos para procesamiento de datos asi como tambien aparato de codificacion y metodo de codificacion
MX2019010132A (es) Metodo y aparato para codificacion y decodificacion de comprobacion de paridad de baja densidad.
RU2013128346A (ru) Кодирование данных для системы хранения данных на основе обобщенных каскадных кодов
NZ585415A (en) Encoding data using a low density parity check code
MY191686A (en) Data processing apparatus and data processing method
JP2011522301A5 (ru)
NZ585420A (en) Encoding and interleaving using a low-density parity check code
US9741451B2 (en) Data storage device and data maintenance method thereof
WO2016164367A3 (en) Device-specific variable error correction
US9274884B2 (en) Encoding and decoding data to accommodate memory cells having stuck-at faults
JP2016510185A5 (ru)
RU2015145972A (ru) Устройство обработки данных и способ обработки данных
JP2003068096A5 (ru)
GB2583040A (en) Data object rewrite to sequential storage media
MX2015009838A (es) Dispositivo para el procesamiento de datos y metodo para el procesamiento de datos.
MX2015009839A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
RU2015146020A (ru) Устройство обработки данных и способ обработки данных
US9660669B2 (en) Encoding apparatus and encoding method thereof
US20160350000A1 (en) Data storing in memory arrays
MX2015009939A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
KR101320684B1 (ko) 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
WO2011157568A8 (fr) Procede de protection de memoire configurable contre les erreurs permanentes et transitoires et dispositif apparente