KR100846869B1 - 저 복잡도 ldpc복호 장치 및 그 방법 - Google Patents

저 복잡도 ldpc복호 장치 및 그 방법 Download PDF

Info

Publication number
KR100846869B1
KR100846869B1 KR1020040106779A KR20040106779A KR100846869B1 KR 100846869 B1 KR100846869 B1 KR 100846869B1 KR 1020040106779 A KR1020040106779 A KR 1020040106779A KR 20040106779 A KR20040106779 A KR 20040106779A KR 100846869 B1 KR100846869 B1 KR 100846869B1
Authority
KR
South Korea
Prior art keywords
decoding
ldpc
node
nodes
updating
Prior art date
Application number
KR1020040106779A
Other languages
English (en)
Other versions
KR20060068168A (ko
Inventor
최은아
김내수
오덕길
정지원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040106779A priority Critical patent/KR100846869B1/ko
Priority to US11/265,451 priority patent/US7539920B2/en
Publication of KR20060068168A publication Critical patent/KR20060068168A/ko
Application granted granted Critical
Publication of KR100846869B1 publication Critical patent/KR100846869B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 저 복잡도 LDPC(Low Density Parity Check)복호 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 저 복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 LDPC복호알고리즘에 적용함으로써, 기존의 복호 알고리즘과 비교하였을 때, 성능 열화 없이, 계산량 증가없이 반복복호에 필요한 반복의 수는 기존알고리즘이 요구하는 것보다 반 이상의 복호횟수를 절감하도록 저 복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC 복호 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 저복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC 복호장치에 있어서, 수신된 잡음과 LDPC부호어 데이터들과 관련된 성상도의 심볼들 사이의 거리와 관련한 채널값들 정보에 기초하여 사전확률정보를 수신하는 수신수단; 상기 비트노드를 초기화 하는 비트노드 초기화 부; 상기 사전확률정보에 기초하여 검사노드 정보를 업데이트 하기 전에 검사노드를 n개의 검사노드를 갖는 부분 그룹으로 구분하는 검사노드 그룹화부; 및 상기 구분된 첫번째 부분그룹의 검사 노드를 업데이트 하고, 상기 업데이트된 검사노드를 통해 비트노드를 업데이트 하며, 순차적으로 다른 부분 그룹의 검사노드를 업데이트하되, 소정 반복 횟수 만큼 상기 업데이트를 반복수행한 후 종료하는 반복루프 수행부를 포함함.
4. 발명의 중요한 용도
본 발명은 LDPC부호를 복호하기 위한 복호기등에 이용됨.
LDPC, 저밀도 패리티 검사, 반복복호,

Description

저 복잡도 LDPC복호 장치 및 그 방법{Apparatus for Decoding LDPC with Low Computational Complexity Algorithms and Method Thereof}
도 1은 LDPC 부/복호기의 전체적인 구조 개념도.
도 2는 LDPC 부/복호에 쓰이는 패리티 검사 행렬의 일예시도.
도 3은 종래의 LDPC 복호과정 중 비트 노드와 검사노드에서의 메시지 업데이트 알고리즘 개념도.
도 4는 본 발명에 따른 저복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC복호 과정 개념도.
도 5는 도 4를 구현하기 위한 기능 블럭도
도 6은 본 발명에 따른 저복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC복호를 통해 얻은 BER과 종래의 LDPC복호방법에 의한 BER 비교 그래프를 나타낸 일예시도.
* 도면의 주요 부분에 대한 부호의 설명
110 : LDPC 부호기 120 : LDPC복호기
130 : LDPC 반복복호루프 140 : BNU 비트노드 업데이트
150 : CNU 검사노드 업데이트 160 : LLR Log-Likelihood Ratio
200 : 비트노드 초기화 210 : 검사노드를 부분적인 그룹화
본 발명은 저복잡도 부분적인 그룹을 가진 순차적인 복호알고리즘을 적용한 LDPC(Low Density Parity Check: 이하, 간단히 'LDPC'라 함)복호 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 계산량의 증가없이, 성능의 열화없이 반복복호 횟수를 반이상 절감시키기 위한, 부분적 그룹을 가진 순차적인 복호알고리즘을 적용한 LDPC복호 장치 및 그 방법에 관한 것이다.
통상적으로 이용되고 있는 LDPC복호 방식은 순차적인 복호방식이 주를 이룬다.
최근에는 알려진 채널부호 중 가장 성능이 좋은 LDPC(Low Density Parity Check)부호를 실제 구현에 이용하기 시작했다. 종래에 성능이 좋은 부호로 알려져 많이 이용되어 온 터보부호가 구현복잡도가 커서 고속화처리에 어려움을 겪어 왔던 것과는 달리 LDPC부호의 복호에 있어서는 병렬복호를 수행하기가 쉽고 그에 따라 복호속도를 높일 수 있다는 장점을 지니고 있다. 하지만 방송용 모뎀설계를 위한 채널부호는 처리하고자 하는 프레임 길이가 상당히 길어서 LDPC부호 라는 채널부호의 일반적인 장점만을 가지고서는 실제 구현에 많은 어려움을 겪게 되며, 그 구조 가 매우 방대하게 되어, 다양한 부호율을 지원하는 채널코덱을 설계함에 있어서는 복호 처리 고속화 구조의 연구가 필수적인 것이다.
따라서, LDPC부호를 이용하여 설계하는 모뎀 설계에 있어서는 요구성능을 만족하면서, 복잡도가 증가하지 않고, 데이터 고속처리를 위한 반복횟수 절감을 획기적으로 실현할 수 있는 복호알고리즘이 요구되는 실정이다.
따라서 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, DVB-S2 모뎀 설계에 있어서는 요구 성능을 만족하면서, 복잡도가 증가하지 않고, 데이터 고속처리를 위한 반복횟수 절감을 획기적으로 실현할 수 있도록 저복잡도 부분적인 그룹을 가진 순차적인 복호알고리즘을 적용한 LDPC 복호 장치 및 그 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, LDPC부호를 복호하기 위한 방법에 있어서, 수신된 잡음과 LDPC부호어 데이터들과 관련된 성상도의 심볼들 사이의 거리와 관련한 채널값들 정보에 기초하여 사전확률정보를 수신하고, 비트노드를 초기화 하는 초기화 단계; 상기 사전확률정보에 기초하여 검사노드 정보를 업데이트 하기 전에 검사노드를 n개의 검사노드를 갖는 부분 그룹으로 구분하는 검사노드 그룹화 단계; 및 상기 구분된 첫번째 부분그룹의 검사 노드를 업데이트 하고, 상기 업데이트된 검사노드를 통해 비트노드를 업데이트 하며, 순차적으로 다른 부분 그룹의 검사노드를 업데이트하는 업데이트 단계; 를 포함하되, 소정 횟수 만큼 상기 업데이트 단계를 반복하여 수행한 후 종료하는 것을 특징으로 하는 LDPC부호를 복호하기 위한 방법을 제안한다.
삭제
삭제
또한 상기 목적을 달성하기 위한 본 발명은, 저복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC 복호장치에 있어서, 수신된 잡음과 LDPC부호어 데이터들과 관련된 성상도의 심볼들 사이의 거리와 관련한 채널값들 정보에 기초하여 사전확률정보를 수신하는 수신수단; 상기 비트노드를 초기화 하는 비트노드 초기화 부; 상기 사전확률정보에 기초하여 검사노드 정보를 업데이트 하기 전에 검사노드를 n개의 검사노드를 갖는 부분 그룹으로 구분하는 검사노드 그룹화부; 및 상기 구분된 첫번째 부분그룹의 검사 노드를 업데이트 하고, 상기 업데이트된 검사노드를 통해 비트노드를 업데이트 하며, 순차적으로 다른 부분 그룹의 검사노드를 업데이트하되, 소정 반복 횟수 만큼 상기 업데이트를 반복수행한 후 종료하는 반복루프 수행부;를 포함하는 LDPC 복호장치를 제안한다.
삭제
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 우선 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1은 LDPC 부/복호기의 전체적인 구조 개념도로써, LDPC부호부 110의 기능 블럭도와 LDPC복호부 120의 기능 블럭도를 나타낸 것이다.
LDPC 부호부 110은 H 행렬 생성기 113, 패리티 어드래스 생성기 115, (n,k)LDPC부호기(encoder) 111을 포함하여 구성된다.
LDPC복호부 120은 비트노드정보를 업데이트하기 위한 비트노드정보 업데이트용 계산기 140, 검사노드정보를 업데이트하기 검사노드정보 업데이트용 계산기 150, 비트노드정보의 업데이트와 검사노드정보의 업데이트를 반복하며, 패리티 검사 식을 만족할 때까지 반복 계산하는 반복루프수행부 130, 반복루프가 종료된 후 얻어지는 값들을 이용하여 원래의 데이터를 복호결정하는 LLR(Log-Likelihood Ratio)계산기 170을 포함하여 구성된다. 도 1에서 미 설명한 구성요소 160은 H 행렬 인덱스 발생기로, 비트노드 정보를 업데이트하기 위한 H 행렬 인덱스를 발생한다. 상기 도 1의 도시된 부호기/복호기의 구성은 일반적인 LDPC의 구성이므로, 상세한 설명은 생략한다.
도 2는 LDPC 부/복호에 쓰이는 패리티 검사 행렬의 일예시도이다.
LDPC 부호는 패리티 검사 행렬을 갖는 긴 선형의 블록 부호이다. 상기 도 2에 예시된 행렬은 블록길이 n=8 및 부호율 1/2의 LDPC 코드에 대한 패리티 검사행렬을 보여준다.
도 3a 및 3b는 종래의 LDPC 복호과정 중 비트 노드와 검사노드에서의 메시지 업데이트 알고리즘 개념이다.
상기 도 3a는 비트노드정보를 이용한 검사노드정보를 계산 업데이트하는 개념을, 도 3b는 검사노드정보를 이용한 비트노드정보를 계산 업데이트 하는 과정이다. 상기 도 1에서, 비트노드 정보 업데이트용 계산기 140은 상기 도 3b의 과정을 수행하고, 검사노드정보 업데이트용 계산기 150은 상기 도 3a의 과정을 수행한다.
DVB-S2에서 제시된 복호 알고리즘은 일반적인 LDPC 복호 알고리즘과 거의 동일하나, LUT를 만드는 방법 및 검사노드 확률을 구하는 방법상에서 약간의 차이를 가진다. 수신비트에다가 채널 추정 값을 구하는 초기화 과정, 검사노드 확률을 구하는 CNU(check Node Update), 비트 확률을 구하는 BNU(Bit Node Update)로 세 가지 단계로 나눌 수 있다.
DVB-S2에 제시된 복호 알고리즘을 간단히 정리하면,
단계 1 : 초기화 하기 <수학식 1> 과 같이 초기화
채널이 가우시안 채널(AGWN)이고 ISI memory less 채널이라고 하면 채널 전송 확률은 다음과 같이 나타낼 수 있다.
Figure 112004059292094-pat00001
여기서,
Figure 112004059292094-pat00002
은 수신 벡터 r의 특정위치 n에 위치한 원소를 뜻한다.
Figure 112004059292094-pat00003
=0,1일 때 각각 1,+1로 매핑하는 BPSK변조를 한다면
Figure 112004059292094-pat00004
은 가우시안 PDF를 이용해 다음식과 같이 나타낼 수 있다.
Figure 112004059292094-pat00005
이를 구현을 위해 log-domain으로 바꾸면 아래 <수학식 1>과 같다.
Figure 112004059292094-pat00006
단계 2 : 검사노드 업데이트(Check Node Update(CNU))
도 3a는 검사노드 확률을 구하는 CNU에서 하나의 검사 노드에 올 수 있는 비트들의 확률을 구하는 예를 보여주는 도면이다. ndc개의 row weight를 가진다고 가정할 때, 각각의 검사 노드로 들어오는 비트들의 확률은 아래 <수학식 2>와 같다.
Figure 112004059292094-pat00007
여기서,
Figure 112004059292094-pat00008
를 나타낸다.
따라서
Figure 112004059292094-pat00009
의 look up table 하나만 있으면 위의 CNU를 계산할 수 있다.
단계 3 : 비트 노드 업데이트(Bit Node Update(BNU))(140)
CNU에서 각 검사 노드로 연결된 비트들에 대한 업데이트가 이루어진 후, 각 열에 해당하는 비트 노드의 확률을 구한다. 이는 아래 <수학식 3>과 같다.
Figure 112004059292094-pat00010
직관적으로, 이것은
Figure 112004059292094-pat00011
에 대한 모든 관련한 정보를 이용하여, 비트 n의 값에 대한 연판정 확률(soft majority vote)이 되는 것이다.
도 4는 본 발명에 따른 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC복호 과정 개념도이다. 위에서 설명한 LDPC의 장점은 복호시 병렬화가 가능하여 복호속도가 매우 빠르다는 것이다. 그러나 많은 비트노드나 검사노드 계산 시 병렬화 처리를 하면 하드웨어 크기나 전력 소모량이 매우 클 수 있다는 단점을 가지고 있다. 그러므로 본 발명에서는 검사노드를 몇 개의 부분집합으로 나뉘어 복호하는 원리를 이용하기로 한다.
일반적인 LDPC 복호기는 도 1에 도시된 바와 같이, 검사 노드 업데이트(CNU)를 위한 계산기 150과 비트 노드 업데이트(BNU)를 위한 계산기 140을 포함하여 구성된다. (CNU)블록은 동시에 병렬로 계산된다. 하지만 순차적인 복호 알고리즘을 이용함으로써 동일한 성능에서 계산량의 감소라는 두 가지 이득을 얻을 수 있다. 먼저 검사노드를 p개의 부분집합으로 나눈다. 각각의 부분집합은 n개의 검사노드를 가지고 있다. p=1 이면 부분집합으로 나누지 않은 기존의 복호방식과 동일하다. 이 때 총 검사노드의 수 M = n×p이다. 그 다음 첫번째 부분 집합의 검사노드를 업데이트 한다. 그 다음 업데이트된 검사노드를 통해서 비트노드를 업데이트 하며 그 뒤 이때의 비트노드를 통하여 다른 부분집합의 검사노드를 업데이트 하게 된다. 이때 부분집합을 나눌 때 각각의 검사노드들과 비트노드들과의 연결가지를 광범위 하게 분포하는 것이 중요하다.
직렬로 연결된 구조에서 첫 번째 복호기가 복호를 한 후 외부정보(extrinsin imformation)를 두 번째 복호기에 전달되면서 복호 과정이 진행된다. 마찬가지로 sequential decoding 과정 또한 p개의 복호 모듈로 나뉘어 각각의 복호를 마친후(bit node, check node), 다음 복호 모듈로 전달된다. 이는 이미 bit node update 결과 후 다음의 부분집합으로 전달하기 때문에 기존의 방식에 비해 성능열화 없이 같은 복호 시간에
Figure 112004059292094-pat00012
만큼의 반복회수만 필요하다.(
Figure 112004059292094-pat00013
: 기존 방식의 반복횟수)
도 5는 본 발명에 따른 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC복호를 구현하기 위한 기능 블록도이다.
상기 도 5를 참조하면, 먼저, 본 발명에 따른 LDPC복호기는 수신된 잡음과 LDPC부호어 데이터들과 관련된 성상도의 심볼들 사이의 거리와 관련한 채널값들 정보에 기초하여 사전확률정보, 즉 채널 값들을 수신한다. 다음에 비트노드 초기화부 510은 통상적인 방법에 따라 비트노드를 초기화 한다. 그 다음에, 검사노드 그룹부호화부 520은 상기 사전확률정보, 즉 채널 값들 정보에 기초하여 검사노드 정보를 업데이트 하기 전에 검사노드를 부분적 그룹, 예를 들어 S개의 그룹으로 나눈다. 이후, 반복루프 수행부 530은 순차적인 복호알고리즘을 적용하여 패리티 검사식을 만족할 때까지 반복계산을 하면서, LDPC복호를 수행한다. 상기 단계에서 패리티 검사 방정식을 만족하거나 종료알고리즘에 의해 반복 프로세서 종료 후 얻어진 복호된 메시지들을 출력하게 된다. 여기서, 패리티 검사식을 만족할 때까지 반복 계산을 하거나 종료 알고리즘에 의해 반복 과정을 종료 한다는 것은, 미리 설정된 횟수 만큼 상기 순차적인 복호알고리즘을 반복하는 것을 의미한다.
도 6은 본 발명에 따른 저복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC복호를 통해 얻은 BER과 종래의 LDPC복호방법에 의한 BER 비교 그래프를 나타낸 일예시도로써 동일한 성능, 동일한 전력 하에서 복호에 필요한 반복횟수가 반으로 줄게 됨을 알 수 있다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, DVB-S2 모뎀 설계에 있어서는 요구 성능을 만족하면서, 복잡도가 증가하지 않고, 데이터 고속처리를 위한 반복횟수 절감을 획기적으로 실현할 수 있는 이점이 있다.

Claims (3)

  1. LDPC부호를 복호하기 위한 방법에 있어서,
    수신된 잡음과 LDPC부호어 데이터들과 관련된 성상도의 심볼들 사이의 거리와 관련한 채널값들 정보에 기초하여 사전확률정보를 수신하고, 비트노드를 초기화 하는 초기화 단계;
    상기 사전확률정보에 기초하여 검사노드 정보를 업데이트 하기 전에 검사노드를 n개의 검사노드를 갖는 부분 그룹으로서, p개의 부분그룹으로 구분하는 검사노드 그룹화 단계; 및
    상기 구분된 p개의 부분그룹 중에서 첫번째 부분그룹의 검사 노드를 업데이트 하고, 상기 업데이트된 검사노드를 통해 비트노드를 업데이트하며, 순차적으로 상기 p개의 부분그룹 중에서 다른 부분 그룹의 검사노드를 업데이트하는 업데이트 단계; 를 포함하고,
    상기 업데이트 단계를 소정 횟수만큼 반복하여 수행한 후 종료하는
    LDPC부호의 복호방법.
  2. 제 1항에 있어서,
    상기 검사노드 그룹화 단계는
    상기 p개의 부분 그룹 각각에 연결되는 비트 노드의 수가 균등하도록 상기 검사노드를 구분하는
    LDPC부호의 복호방법.
  3. 저복잡도 부분적 그룹을 가진 순차적 복호알고리즘을 적용한 LDPC 복호장치에 있어서,
    수신된 잡음과 LDPC부호어 데이터들과 관련된 성상도의 심볼들 사이의 거리와 관련한 채널값들 정보에 기초하여 사전확률정보를 수신하는 수신수단;
    비트노드를 초기화 하는 비트노드 초기화 부;
    상기 사전확률정보에 기초하여 검사노드 정보를 업데이트 하기 전에 검사노드를 n개의 검사노드를 갖는 부분 그룹으로서, p개의 부분그룹으로 구분하는 검사노드 그룹화부; 및
    상기 구분된 p개의 부분그룹 중에서 첫번째 부분그룹의 검사 노드를 업데이트 하고, 상기 업데이트된 검사노드를 통해 비트노드를 업데이트 하며, 순차적으로 상기 p개의 부분그룹 중에서 다른 부분 그룹의 검사노드를 업데이트하는 반복루프 수행부를 포함하고,
    상기 반복루프수행부는 상기 업데이트를 소정 횟수만큼 반복수행한 후 종료하는
    LDPC 복호장치.
KR1020040106779A 2004-12-16 2004-12-16 저 복잡도 ldpc복호 장치 및 그 방법 KR100846869B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040106779A KR100846869B1 (ko) 2004-12-16 2004-12-16 저 복잡도 ldpc복호 장치 및 그 방법
US11/265,451 US7539920B2 (en) 2004-12-16 2005-11-02 LDPC decoding apparatus and method with low computational complexity algorithm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106779A KR100846869B1 (ko) 2004-12-16 2004-12-16 저 복잡도 ldpc복호 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060068168A KR20060068168A (ko) 2006-06-21
KR100846869B1 true KR100846869B1 (ko) 2008-07-16

Family

ID=36597621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106779A KR100846869B1 (ko) 2004-12-16 2004-12-16 저 복잡도 ldpc복호 장치 및 그 방법

Country Status (2)

Country Link
US (1) US7539920B2 (ko)
KR (1) KR100846869B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791225B1 (ko) * 2005-12-01 2008-01-03 한국전자통신연구원 유형적으로 분류된 인덱스를 이용한 ldpc 복호화 장치및 그 방법
US8122315B2 (en) 2005-12-01 2012-02-21 Electronics And Telecommunications Research Institute LDPC decoding apparatus and method using type-classified index
KR100943602B1 (ko) * 2006-06-27 2010-02-24 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US7644339B2 (en) * 2006-10-02 2010-01-05 Broadcom Corporation Overlapping sub-matrix based LDPC (low density parity check) decoder
CN101212277A (zh) * 2006-12-29 2008-07-02 中兴通讯股份有限公司 支持多协议标准的ldpc码译码装置
KR101492595B1 (ko) * 2007-05-21 2015-02-11 라모트 앳 텔-아비브 유니버시티 리미티드 메모리 효율적인 ldpc 디코딩
US20090013239A1 (en) * 2007-07-02 2009-01-08 Broadcom Corporation LDPC (Low Density Parity Check) decoder employing distributed check and/or variable node architecture
KR101526317B1 (ko) 2008-05-09 2015-06-11 삼성전자주식회사 계층적 디코딩 장치
US8429512B2 (en) * 2008-06-23 2013-04-23 Romat At Tel Aviv University Ltd. Reduced complexity LDPC decoder
TWI469533B (zh) * 2008-11-07 2015-01-11 Realtek Semiconductor Corp 同位檢查碼解碼器及接收系統
US8392789B2 (en) * 2009-07-28 2013-03-05 Texas Instruments Incorporated Method and system for decoding low density parity check codes
KR101112121B1 (ko) * 2009-12-30 2012-03-14 연세대학교 산학협력단 저밀도 패리티 검사 부호를 위한 복잡도와 대기시간을 줄인 동적 스케줄링 기법을 이용한 복호 방법 및 장치
US8732538B2 (en) 2011-03-10 2014-05-20 Icform, Inc. Programmable data storage management
JP6229899B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
CA3043836C (en) 2014-02-13 2020-10-20 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
KR102323765B1 (ko) 2014-02-13 2021-11-11 한국전자통신연구원 부호율이 3/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법
US9543982B2 (en) 2014-02-13 2017-01-10 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 2/15 code rate
US9520898B2 (en) 2014-02-13 2016-12-13 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 3/15 code rate
US10084479B2 (en) 2014-07-07 2018-09-25 Toshiba Memory Corporation Low BER hard-decision LDPC decoder
US9595977B2 (en) 2014-09-29 2017-03-14 Apple Inc. LDPC decoder with efficient circular shifters
US10128869B2 (en) 2016-05-17 2018-11-13 Apple Inc. Efficient convergence in iterative decoding
KR102589918B1 (ko) * 2016-07-19 2023-10-18 삼성전자주식회사 저밀도 패리티 체크 디코더 및 그것을 포함하는 저장 장치
CN107547090B (zh) * 2017-08-03 2020-02-18 东南大学 一种基于动态选择的ldpc码译码方法
US10447301B2 (en) * 2017-09-13 2019-10-15 Toshiba Memory Corporation Optimal LDPC bit flip decision
CN114513211B (zh) * 2022-02-15 2023-06-06 电子科技大学 基于全相关序列的混合概率ldpc译码器
CN114584259B (zh) * 2022-02-18 2024-02-09 阿里巴巴(中国)有限公司 译码方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016720A (ko) * 2001-08-21 2003-03-03 한국전자통신연구원 신호대 잡음비 추정에 의한 엘디피씨 복호화 장치의 최대반복 복호수 적응 설정 장치 및 그 방법과, 이 장치를포함하는 엘디피씨 복호화 장치 및 그 방법
KR20030095144A (ko) * 2002-06-11 2003-12-18 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
JP2004186940A (ja) 2002-12-03 2004-07-02 Nec Corp 誤り訂正符号復号装置
KR20050100152A (ko) * 2004-04-13 2005-10-18 한국전자통신연구원 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
KR100543154B1 (ko) 2002-07-26 2006-01-20 휴우즈 일렉트로닉스 코오포레이션 저밀도 패리티 검사 코드 생성 방법 및 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539367B1 (en) 2000-05-26 2003-03-25 Agere Systems Inc. Methods and apparatus for decoding of general codes on probability dependency graphs
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
AU2003249708A1 (en) 2002-07-03 2004-01-23 Hughes Electronics Corporation Method and system for memory management in low density parity check (ldpc) decoders
US7020829B2 (en) 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
US6829308B2 (en) * 2002-07-03 2004-12-07 Hughes Electronics Corporation Satellite communication system utilizing low density parity check codes
US20040019845A1 (en) 2002-07-26 2004-01-29 Hughes Electronics Method and system for generating low density parity check codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016720A (ko) * 2001-08-21 2003-03-03 한국전자통신연구원 신호대 잡음비 추정에 의한 엘디피씨 복호화 장치의 최대반복 복호수 적응 설정 장치 및 그 방법과, 이 장치를포함하는 엘디피씨 복호화 장치 및 그 방법
KR20030095144A (ko) * 2002-06-11 2003-12-18 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
KR100543154B1 (ko) 2002-07-26 2006-01-20 휴우즈 일렉트로닉스 코오포레이션 저밀도 패리티 검사 코드 생성 방법 및 시스템
JP2004186940A (ja) 2002-12-03 2004-07-02 Nec Corp 誤り訂正符号復号装置
KR20050100152A (ko) * 2004-04-13 2005-10-18 한국전자통신연구원 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법

Also Published As

Publication number Publication date
US7539920B2 (en) 2009-05-26
KR20060068168A (ko) 2006-06-21
US20060136799A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100846869B1 (ko) 저 복잡도 ldpc복호 장치 및 그 방법
JP3807484B2 (ja) 確率依存グラフにおいて汎用の符号を復号化するための方法および装置
US10075193B2 (en) Methods and systems for decoding polar codes
Yuan et al. Low-latency successive-cancellation list decoders for polar codes with multibit decision
Giard et al. Fast low-complexity decoders for low-rate polar codes
USRE44421E1 (en) Decoding apparatus for low-density parity-check codes using sequential decoding, and method thereof
KR100891782B1 (ko) 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
JP4389373B2 (ja) 2元巡回符号を反復型復号するための復号器
US20160013810A1 (en) Flexible polar encoders and decoders
EP2302803A1 (en) Node processors for use in parity check decoders
EP1881610A1 (en) Encoder and decoder by ldpc encoding
CN107612560B (zh) 基于部分信息比特似然比的极化码早期迭代停止方法
CN109586732B (zh) 中短码ldpc编解码系统和方法
CN109586733B (zh) 一种基于图形处理器的ldpc-bch译码方法
CN1953336A (zh) 在低密度奇偶校验解码器中更新校验节点的方法
US10892783B2 (en) Apparatus and method for decoding polar codes
CN110233628B (zh) 极化码的自适应置信传播列表译码方法
JP2014099944A (ja) ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置
CN110995279B (zh) 一种极化码联合scf球形列表翻转译码方法
Arli et al. A survey on belief propagation decoding of polar codes
JP2003218707A (ja) 誤り訂正符号を得るための方法、誤り訂正符号を復号化するための方法、情報要素のブロックを符号化するための符号器、および、軟値の第1のブロックを復号化する復号器
Sarkis et al. Reduced-latency stochastic decoding of LDPC codes over GF (q)
Natarajan et al. Lossless parallel implementation of a turbo decoder on GPU
US8706792B1 (en) Low-complexity q-ary LDPC decoder
JP5385944B2 (ja) 復号器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee