KR100943602B1 - 통신 시스템에서 신호 수신 장치 및 방법 - Google Patents

통신 시스템에서 신호 수신 장치 및 방법 Download PDF

Info

Publication number
KR100943602B1
KR100943602B1 KR1020060058337A KR20060058337A KR100943602B1 KR 100943602 B1 KR100943602 B1 KR 100943602B1 KR 1020060058337 A KR1020060058337 A KR 1020060058337A KR 20060058337 A KR20060058337 A KR 20060058337A KR 100943602 B1 KR100943602 B1 KR 100943602B1
Authority
KR
South Korea
Prior art keywords
pps
signal
columns
node operation
column blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060058337A
Other languages
English (en)
Other versions
KR20080000479A (ko
Inventor
박성은
박동식
김재열
양경철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060058337A priority Critical patent/KR100943602B1/ko
Priority to US11/768,079 priority patent/US7937642B2/en
Publication of KR20080000479A publication Critical patent/KR20080000479A/ko
Application granted granted Critical
Publication of KR100943602B1 publication Critical patent/KR100943602B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템의 신호 수신 장치에서, 신호를 수신하고, 상기 수신 신호를 노드 연산 순서가 스케쥴링된 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식을 포함하는 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 방식을 사용하여 복호하며, 상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 LDPC 부호일 경우, 상기 PPS 방식은 상기 구조적 LDPC 부호의 패리티 검사 행렬이
Figure 112009058408660-pat00027
개의 열들을 포함하고, 상기
Figure 112009058408660-pat00028
개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, PPS 그룹 단위로 노드 연산 순서를 스케쥴링하는 방식을 포함하며, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 한다.
노드 연산 스케쥴링, PPS 방식, 구조적 LDPC 부호, 패리티 검사 행렬

Description

통신 시스템에서 신호 수신 장치 및 방법{APPARATUS AND METHOD FOR RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}
도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 일반적인 구조적 LDPC 부호의 패리티 검사 행렬을 도시한 도면
도 4는 본 발명의 실시예에 따른 PPS 방식을 사용하여 구조적 LDPC 부호를 복호하는 방식을 개략적으로 도시한 도면
도 5는 본 발명의 실시예에 따른 PPS 방식을 사용하는 LDPC 복호기의 구조를 도시한 도면
본 발명은 통신 시스템에 관한 것으로서, 특히 통신 시스템에서 신호를 수신하는 장치 및 방법에 관한 것이다.
일반적으로, 통신 시스템은 단말기들에게 고속의 대용량 데이터 송수신이 가능한 서비스를 제공하기 위한 형태로 발전해 나가고 있다. 따라서, 통신 시스템에서는 고속 대용량 데이터 송수신에 적합한 채널 부호(channel code)인 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호의 사용을 적극적으로 고려하고 있다.
그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 데이터, 즉 정보 벡터(information vector)가 발생되면, 상기 정보 벡터는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다. 여기서, 상기 복호 방식, 즉 LDPC 복호 방식은 일 예로 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하는 방식이라고 가정하기로 한다.
한편, 상기 LDPC 부호는 대부분의 엘리먼트(element)들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non- zero), 일 예로 1의 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의되는 부호이다. 상기 LDPC 부호는 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프로 표현할 수 있으며, 상기 bipartite 그래프는 변수 노드(variable node), 즉 비트 노드(bit node)들과, 검사 노드(check node)들과, 상기 비트 노드들과 검사 노드들을 연결하는 에지(edge)들로 표현되는 그래프이다.
또한, 상기 LDPC 부호는 상기 bipartite 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있다. 여기서, 상기 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 상기 메시지 패싱 알고리즘이라함은 상기 bipartite 그래프 상에서 에지를 통해 메시지들을 교환하고, 상기 비트 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
한편, 상기 bipartite 그래프 상에서 상기 메시지 패싱 알고리즘을 구현함에 있어 비트 노드 연산과 검사 노드 연산 각각은 순차적으로 수행된다. 즉, 비트 노드 연산은 모든 비트 노드들에 대해 순차적으로 수행되며, 검사 노드 연산은 모든 검사 노드들에 대해 순차적으로 수행된다. 그런데, 상기에서 설명한 바와 같이 상기 LDPC 복호 방식은 반복 복호 방식이기 때문에, 상기 비트 노드 연산과 검사 노드 연산을 순차적으로 수행할 경우 최종 복호 결과를 검출하는데까지 소요되는 시간이 증가하게 된다. 이렇게, 비트 노드 연산과 검사 노드 연산을 순차적으로 수행함에 따라 소요되는 시간의 증가는 결과적으로 상기 LDPC 부호의 복호 자체를 지연시키는 요인으로 작용하게 된다. 따라서, LDPC 부호의 복호 성능에 영향을 미치지 않으면서도, LDPC 부호의 복호에 소요되는 시간을 감소시키는 방안에 대한 필요성이 대두되고 있다.
따라서, 본 발명의 목적은 LDPC 부호를 사용하는 통신 시스템에서 신호를 수신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 LDPC 부호를 사용하는 통신 시스템에서 부분 병렬 스케쥴링 방식을 사용하여 LDPC 부호를 복호하는 신호 수신 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 수신 신호를 노드 연산 순서가 스케쥴링된 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식을 포함하는 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 방식을 사용하여 복호하는 복호기를 포함하며, 상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 LDPC 부호일 경우, 상기 PPS 방식은; 상기 구조적 LDPC 부호의 패리티 검사 행렬이
Figure 112009058408660-pat00029
개의 열들을 포함하고, 상기
Figure 112009058408660-pat00030
개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, PPS 그룹 단위로 노드 연산 순서를 스케쥴링하는 방식을 포함하며, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 통신 시스템의 신호 수신 장치에서 신호를 수신하는 장치에 있어서, 수신 신호를 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 그룹 단위로 비트 노드 연산을 수행하는 n개의 다수의 비트 노드 갱신부들과, 상기 비트 노드 연산이 수행된 비트 노드들 각각에 대해, 해당 비트 노드에 연결되어 있는 모든 검사 노드들의 검사 노드 연산을 수행하는
Figure 112007091529311-pat00001
개의 검사 노드 갱신부들을 포함하며; 상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호일 경우, 상기 구조적 LDPC 부호의 패리티 검사 행렬이
Figure 112007091529311-pat00002
개의 열들을 포함하고, 상기
Figure 112007091529311-pat00003
개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 그룹핑되며, 상기 PPS 그룹 내에서 행무게가 1 이하가 되도록 생성됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 신호를 수신하는 과정과, 상기 수신 신호를 노드 연산 순서가 스케쥴링된 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식을 포함하는 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 방식을 사용하여 복호하는 과정을 포함하며, 상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 LDPC 부호일 경우, 상기 PPS 방식은; 상기 구조적 LDPC 부호의 패리티 검사 행렬이
Figure 112009058408660-pat00031
개의 열들을 포함하고, 상기
Figure 112009058408660-pat00032
개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, PPS 그룹 단위로 노드 연산 순서를 스케쥴링하는 방식을 포함하며, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서, 수신 신호를 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 그룹 단위로 비트 노드 연산을 수행하는 과정과, 상기 비트 노드 연산이 수행된 비트 노드들 각각에 대해, 해당 비트 노드에 연결되어 있는 모든 검사 노드들의 검사 노드 연산을 수행하는 과정을 포함하며; 상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호일 경우, 상기 구조적 LDPC 부호의 패리티 검사 행렬이
Figure 112007091529311-pat00004
개의 열들을 포함하고, 상기
Figure 112007091529311-pat00005
개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 그룹핑되며, 상기 PPS 그룹 내에서 행무게가 1 이하가 되도록 생성됨을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling, 이하 'PPS'라 칭하기로 한다) 방식을 사용하여 LDPC 부호를 복호하는 신호 수신 장치 및 방법을 제안한다. 이하, 설명의 편의상 상기 PPS 방식을 사용하여 LDPC 부호를 복호함에 있어 변수 노드(variable node), 즉 비트 노드(bit node) 연산을 일 예로 하여 설명하기로 하며, 본 발명에서 제안하는 PPS 방식을 사용하여 LDPC 부호를 복호하는 동작은 상기 비트 노드 연산 뿐만 아니라 검사 노드(check node) 연산에도 적용 가능함은 물론이다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 종래 기술 부분의 도 2에서 설명한 바와 같은 통신 시스템의 신호 수신 장치 구성에 본 발명에서 제안하는 PPS 방식을 사용하여 LDPC 부호를 복호하는 동작을 적용할 수 있음은 물론이다. 또한, 본 발명에서 제안하는 PPS 방식을 사용하여 LDPC 부호를 복호하는 신호 수신 장치 및 방법에 대해서 설명하기에 앞서, LDPC 부호의 패리티 검사 행렬(parity check matrix)에 대해서 설명하면 다음과 같다.
먼저, LDPC 부호의 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프 상에서 사이클(cycle)이 길게 생성될수록 상기 bipartite 그래프상에 미리 설정된 임계 길이 이하의 비교적 짧은 길이, 일 예로 길이 4의 사이클이 많이 존재할 때 발생하는 error floor등의 성능 열화가 발생하지 않는다. 따라서, bipartite 그래프상에서 짧은 길이의 사이클이 생성되지 않도록 패리티 검사 행렬을 생성하는 것이 중요한 요인으로 작용하게 되며, 구조적(structured) LDPC 부호의 패리티 검사 행렬이 bipartite 그래프상에서 짧은 길이의 사이클이 생성되지 않도록하는 대표적인 패리티 검사 행렬이다. 그러면 여기서 도 3을 참조하여 구조적 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.
상기 도 3은 일반적인 구조적 LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.
상기 도 3에 도시되어 있는 바와 같이 구조적 LDPC 부호의 패리티 검사 행렬은 다수의 블록들을 포함하고, 상기 다수의 블록들 각각에 블록 행렬이 대응되는 형태를 가진다. 여기서, 상기 블록 행렬은 일 예로 순열 행렬(permutation matrix) 혹은 영 행렬이라고 가정하기로 하며, 상기 순열 행렬 및 영 행렬은
Figure 112006046038865-pat00006
크기를 가진다. 또한, 상기 순열 행렬을 구성하는 Ns개의 행(row)들 각각의 웨이트(weight)가 1이고, 상기 순열 행렬을 구성하는 Ns개의 열(column)들 각각의 웨이트 역시 1인 행렬을 나타낸다. 이하, 설명의 편의상 상기 순열 행렬을 순환 순열 행렬(cyclic permutation matrix)이라고 가정하기로 하며, 상기 순환 순열 행렬은 단위 행렬(identity matrix)이 오른쪽으로 순환 이동(cyclic shift)된 형태를 갖는 다. 여기서, 상기 단위 행렬이 오른쪽으로 순환 이동된 크기를 순환 순열 행렬의 쉬프트 파라미터(shift parameter)라고 가정하기로 한다.
상기 도 3에 도시되어 있는 바와 같이 상기 구조적 LDPC 부호의 패리티 검사 행렬은
Figure 112006046038865-pat00007
개의 블록들을 포함하며, 상기
Figure 112006046038865-pat00008
개의 블록들 각각에는 블록 행렬이 대응된다. 상기 도 3에서 Pij는 상기 구조적 LDPC 부호의 패리티 검사 행렬이 포함하는
Figure 112006046038865-pat00009
개의 블록들중 i번째 블록 행(row)과 j번째 블록 열(column)이 교차하는 지점에 위치하는 블록 행렬을 나타낸다.
다음으로 도 4를 참조하여 본 발명의 실시예에 따른 PPS 방식을 사용하여 구조적 LDPC 부호를 복호하는 방식에 대해서 설명하기로 한다.
상기 도 4는 본 발명의 실시예에 따른 PPS 방식을 사용하여 구조적 LDPC 부호를 복호하는 방식을 개략적으로 도시한 도면이다.
상기 도 4를 참조하면, 먼저 상기 구조적 LDPC 부호의 패리티 검사 행렬이
Figure 112006046038865-pat00010
개의 열들을 포함한다고 가정하기로 한다. 또한, 상기
Figure 112006046038865-pat00011
개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함한다고 가정하기로 한다. 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 그룹핑되며, 상기 PPS 그룹 내에서 행무게가 1 이하가 되도록 생성된다. 상기 PPS 그룹의 일 실시예가 도 4에 도시되어 있다. 상기 도 4를 참조하면 상기 n개의 열 블록들 각각에서의 첫 번째 열만을 선택하여 제1 PPS 그룹을 생성하고, 상기 n개의 열 블록들 각각에서의 두 번째 열만을 선택하여 제2 PPS 그룹을 생성하고, 이런 식으로 하여 상기 n개의 열 블록들 각각에서의 L번째 열만을 선택하여 제L PPS 그룹을 생성한다. 따라서, 상기 제1 PPS 그룹 내지 제L PPS 그룹 각각은 n개의 열들을 포함한다. 또한, 상기 제1 PPS 그룹 내지 제L PPS 그룹 각각 내에서는 임의의 행의 웨이트(weight)가 미리 설정되어 있는 임계값 이하가 되도록 설정한다. 여기서, 상기 임계값은 1이라고 가정하기로 한다. 상기 제1 PPS 그룹 내지 제L PPS 그룹 각각 내에서는 임의의 블록 행의 웨이트가 1 이하가 되도록 설정하기 위해서 만족해야만 하는 조건은 임의의 행 블록에서 영 행렬이 아닌 순열 행렬이 대응되는 블록의 쉬프트 파라미터가 모두 다른 값을 갖도록 하는 것이다.
이렇게, 상기 제1 PPS 그룹 내지 제L PPS 그룹을 정의하고, 상기 제1 PPS 그룹 내지 제L PPS 그룹 각각 내에서 임의의 행의 웨이트가 1 이하가 되도록 설정하여 상기 구조적 LDPC 부호의 패리티 검사 행렬을 생성할 경우 PPS 그룹 단위로 비트 노드 연산 순서를 스케쥴링하여 구조적 LDPC 부호를 복호하는 것이 가능해진다.
그러면 여기서 상기 도 4를 참조하여 PPS 방식을 사용하여 구조적 LDPC 부호를 복호하는 동작에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 상기 PPS 방식은 비트 노드 관점에서 부분적으로 병렬 연산이 수행되도록 스케쥴링하는 LDPC 복호 방식이다. 상기 PPS 방식을 사용할 경우 복호기는 n개의 비트 노드 프로세서를 포함하며, 구조적 LDPC 부호를 상기 PPS 그룹 단위로 비트 노드 연산을 수행하여 복호한다. 즉, 첫 번째 시구간에서는 상기 n개의 비트 노드 프로세서가 첫 번째 PPS 그룹에 포함된 열들에 대한 비트 노드 연산을 수행하고, 두 번째 시구간에서는 상기 n개의 비트 노드 프로세서가 두 번째 PPS 그룹에 포함된 열들에 대한 비트 노드 연산을 수행하고, 이런 식으로 L번째 시구간에서는 L번째 PPS 그룹에 포함된 열들에 대한 비트 노드 연산을 수행함으로써 반복 복호(iterative decoding)에 있어 한 번의 반복(iteration) 동작을 완료하게 된다.
다음으로 도 5를 참조하여 본 발명의 실시예에 따른 PPS 방식을 사용하는 LDPC 복호기의 구조에 대해서 설명하기로 한다.
상기 도 5는 본 발명의 실시예에 따른 PPS 방식을 사용하는 LDPC 복호기의 구조를 도시한 도면이다.
상기 도 5를 설명하기에 앞서, 구조적 LDPC 부호의 패리티 검사 행렬이 L개의 PPS 그룹들을 포함하고, 상기 L개의 PPS 그룹들 각각은 3개의 열 블록들을 포함한다고 가정하기로 한다. 이 경우, 상기 LDPC 복호기는 메시지 저장부(510)와, 3개의 비트 노드 갱신부들(520-1~520-3)과, 스위칭부(530)와,
Figure 112006046038865-pat00012
개의 검사 노드 갱신부들(540-11~540-Dv3)와, 스위칭부(550)를 포함한다.
먼저, 상기 비트 노드 갱신부들(520-1~520-3)은 메시지 저장부(510)에 저장되어 있는 수신 데이터를 입력하여 비트 노드 연산을 수행하고, 그 비트 노드 연산 결과를 상기 스위칭부(530)를 통해 상기 검사 노드 갱신부들(540-11~540-Dv3)들로 출력한다. 여기서, 상기 비트 노드 연산 방식 자체는 본 발명과 직접적인 연관이 없으므로 그 상세한 설명을 생략하기로 한다. 상기 검사 노드 갱신부들(540-11~540-Dv3)은 상기 비트 노드 갱신부들(520-1~520-3)에서 갱신된 비트 노드에 연결된 이웃 검사 노드들에 대하여 검사 노드 연산을 수행하고, 그 검사 노드 연산 결과를 상기 스위칭부(530)를 통해 상기 메시지 저장부(510)에 저장한다. 여기서, 상기 검사 노드 연산 방식 자체는 본 발명과 직접적인 연관이 없으므로 그 상세한 설명을 생략하기로 한다.
상기 도 5에서 상기 비트 노드 갱신부(520-1)에서 갱신된 비트 노드에 연결된 이웃 검사 노드들은 검사 노드 갱신부들(540-11, 540-21, 540-31, ... , 540-Dv1)에서 각각 검사 노드 연산이 수행되고, 상기 비트 노드 갱신부(520-2)에서 갱신된 비트 노드에 연결된 이웃 검사 노드들은 검사 노드 갱신부들(540-12, 540-22, 540-32, ... , 540-Dv2)에서 각각 검사 노드 연산이 수행되고, 상기 비트 노드 갱신부(520-3)에서 갱신된 비트 노드에 연결된 이웃 검사 노드들은 검사 노드 갱신부들(540-13, 540-23, 540-33, ... , 540-Dv3)에서 각각 검사 노드 연산이 수행된다고 가정하기로 한다.
결과적으로, 상기 PPS 방식을 사용하여 LDPC 부호를 복호할 경우 각각의 비트 노드는 한번의 iteration 동작 내에서 한번씩 갱신되고, 검사 노드들은 자신과 이웃한 비트 노드가 갱신될 때마다 갱신된다. 상기 PPS 방식은 한번의 iteration 동작 내에서 먼저 갱신된 검사 노드 연산 결과가 누적되어 다음 비트 노드의 연산에 반영되도록 하는 방식으로서, 비트 에러 레이트(BER: Bit Error Rate, 이하 'BER'이라 칭하기로 한다) 성능의 수렴 속도가 빠르다. 즉, 상기 PPS 방식을 사용할 경우 비교적 적은 수의 iteration 동작을 수행하여도 그 BER 성능의 수렴 속도가 빠르게 된다는 것이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이 다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, PPS 방식을 사용하여 LDPC 부호를 복호하는 것을 가능하게 하여 LDPC 부호의 복호 성능을 유지하면서도, LDPC 부호의 복호에 소요되는 시간을 감소시키는 것을 가능하게 한다는 이점을 가진다.

Claims (13)

  1. 신호 수신 장치에서 신호를 수신하는 방법에 있어서,
    신호를 수신하는 과정과,
    상기 수신 신호를 노드 연산 순서가 스케쥴링된 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식을 포함하는 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 방식을 사용하여 복호하는 과정을 포함하며,
    상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 LDPC 부호일 경우,
    상기 PPS 방식은;
    상기 구조적 LDPC 부호의 패리티 검사 행렬이
    Figure 112009058408660-pat00033
    개의 열들을 포함하고, 상기
    Figure 112009058408660-pat00034
    개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, PPS 그룹 단위로 노드 연산 순서를 스케쥴링하는 방식을 포함하며,
    상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 하는 신호 수신 방법.
  2. 제1항에 있어서,
    상기 수신 신호를 상기 PPS 방식을 사용하여 복호하는 과정은;
    상기 노드 연산이 비트 노드 연산을 포함할 경우, 하나의 비트 노드 연산이 수행될 때마다 상기 비트 노드에 연결되어 있는 모든 검사 노드들의 검사 노드 연산을 수행하는 과정을 포함하는 신호 수신 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 PPS 그룹이 포함하는 임의의 행 블록의 웨이트는 임계값 이하로 설정됨을 특징으로 하는 신호 수신 방법.
  5. 신호 수신 장치에서 신호를 수신하는 장치에 있어서,
    수신 신호를 노드 연산 순서가 스케쥴링된 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식을 포함하는 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 방식을 사용하여 복호하는 복호기를 포함하며,
    상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 LDPC 부호일 경우,
    상기 PPS 방식은;
    상기 구조적 LDPC 부호의 패리티 검사 행렬이
    Figure 112009058408660-pat00035
    개의 열들을 포함하고, 상기
    Figure 112009058408660-pat00036
    개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, PPS 그룹 단위로 노드 연산 순서를 스케쥴링하는 방식을 포함하며,
    상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 하는 신호 수신 장치.
  6. 제5항에 있어서,
    상기 신호 수신 장치는 신호를 수신하는 수신기를 더 포함하는 신호 수신 장치.
  7. 제5항에 있어서,
    상기 복호기는 상기 노드 연산이 비트 노드 연산을 포함할 경우, 하나의 비트 노드 연산이 수행될 때마다 상기 비트 노드에 연결되어 있는 모든 검사 노드들의 검사 노드 연산을 수행함을 특징으로 하는 신호 수신 장치.
  8. 삭제
  9. 제5항에 있어서,
    상기 PPS 그룹이 포함하는 임의의 행 블록의 웨이트는 임계값 이하로 설정됨을 특징으로 하는 신호 수신 장치.
  10. 신호 수신 장치에서 신호를 수신하는 방법에 있어서,
    수신 신호를 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 그룹 단위로 비트 노드 연산을 수행하는 과정과,
    상기 비트 노드 연산이 수행된 비트 노드들 각각에 대해, 해당 비트 노드에 연결되어 있는 모든 검사 노드들의 검사 노드 연산을 수행하는 과정을 포함하며;
    저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬이
    Figure 112007091529311-pat00017
    개의 열들을 포함하고, 상기
    Figure 112007091529311-pat00018
    개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 하는 신호 수신 방법.
  11. 제10항에 있어서,
    상기 PPS 그룹이 포함하는 임의의 블록 행의 웨이트는 임계값 이하로 설정됨을 특징으로 하는 신호 수신 방법.
  12. 신호 수신 장치에서 신호를 수신하는 장치에 있어서,
    수신 신호를 부분 병렬 스케쥴링(PPS: Partial Parallel Scheduling) 그룹 단위로 비트 노드 연산을 수행하는 n개의 다수의 비트 노드 갱신부들과,
    상기 비트 노드 연산이 수행된 비트 노드들 각각에 대해, 해당 비트 노드에 연결되어 있는 모든 검사 노드들의 검사 노드 연산을 수행하는
    Figure 112009058408660-pat00019
    개의 검사 노드 갱신부들을 포함하며;
    상기 수신 신호가 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호일 경우, 상기 구조적 LDPC 부호의 패리티 검사 행렬이
    Figure 112009058408660-pat00020
    개의 열들을 포함하고, 상기
    Figure 112009058408660-pat00021
    개의 열들은 n개의 열 블록들로 묶이며, 상기 n개의 열 블록들 각각은 L개의 열들을 포함할 경우, 상기 PPS 그룹은 상기 n개의 열 블록들 각각에서 하나씩의 열만이 선택되어 생성됨을 특징으로 하는 신호 수신 장치.
  13. 제12항에 있어서,
    상기 PPS 그룹이 포함하는 임의의 블록 행의 웨이트는 임계값 이하로 설정됨을 특징으로 하는 신호 수신 장치.
KR1020060058337A 2006-06-27 2006-06-27 통신 시스템에서 신호 수신 장치 및 방법 Expired - Fee Related KR100943602B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060058337A KR100943602B1 (ko) 2006-06-27 2006-06-27 통신 시스템에서 신호 수신 장치 및 방법
US11/768,079 US7937642B2 (en) 2006-06-27 2007-06-25 Apparatus and method for receiving signal in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058337A KR100943602B1 (ko) 2006-06-27 2006-06-27 통신 시스템에서 신호 수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080000479A KR20080000479A (ko) 2008-01-02
KR100943602B1 true KR100943602B1 (ko) 2010-02-24

Family

ID=38920429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058337A Expired - Fee Related KR100943602B1 (ko) 2006-06-27 2006-06-27 통신 시스템에서 신호 수신 장치 및 방법

Country Status (2)

Country Link
US (1) US7937642B2 (ko)
KR (1) KR100943602B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137575A1 (ko) * 2014-03-13 2015-09-17 엘지전자 주식회사 무선 통신 시스템에서의 순방향 에러 정정을 위한 저밀도 패리티 체크 코드의 디코딩 방법 및 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496978B1 (ko) * 2008-02-12 2015-02-27 삼성전자주식회사 통신 시스템에서 신호 수신 방법 및 장치
WO2009143375A2 (en) 2008-05-21 2009-11-26 The Regents Of The University Of Calfornia Lower-complexity layered belief propagation deconding ldpc codes
US20090319860A1 (en) * 2008-06-23 2009-12-24 Ramot At Tel Aviv University Ltd. Overcoming ldpc trapping sets by decoder reset
US8370711B2 (en) * 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
US10108483B2 (en) * 2013-08-26 2018-10-23 Samsung Electronics Co., Ltd. Computing system with error handling mechanism and method of operation thereof
US9553608B2 (en) * 2013-12-20 2017-01-24 Sandisk Technologies Llc Data storage device decoder and method of operation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060068168A (ko) * 2004-12-16 2006-06-21 한국전자통신연구원 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266750B1 (en) * 2002-07-10 2007-09-04 Maxtor Corporation Error recovery strategies for iterative decoders
US6957375B2 (en) * 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
JP4138700B2 (ja) * 2004-05-31 2008-08-27 株式会社東芝 復号装置および復号回路
KR100703271B1 (ko) * 2004-11-23 2007-04-03 삼성전자주식회사 통합노드 프로세싱을 이용한 저밀도 패리티 검사 코드복호 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060068168A (ko) * 2004-12-16 2006-06-21 한국전자통신연구원 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137575A1 (ko) * 2014-03-13 2015-09-17 엘지전자 주식회사 무선 통신 시스템에서의 순방향 에러 정정을 위한 저밀도 패리티 체크 코드의 디코딩 방법 및 장치

Also Published As

Publication number Publication date
KR20080000479A (ko) 2008-01-02
US20080010579A1 (en) 2008-01-10
US7937642B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
KR100594818B1 (ko) 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
KR100808664B1 (ko) 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
US8347170B2 (en) Method and apparatus for performing decoding using LDPC code
EP1829223B1 (en) Parallel, layered decoding for Low-Density Parity-Check (LDPC) codes
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
JP5875713B2 (ja) 送信機および受信機、並びに符号化率可変方法
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
KR100943602B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR100949519B1 (ko) 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화장치 및 그 방법
KR102289928B1 (ko) 데이터 프로세싱 방법 및 디바이스
KR20070116904A (ko) 에러 정정 부호화 장치
CN104202057A (zh) 信息处理方法及装置
KR100918741B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
KR101077552B1 (ko) 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법
CN104052499B (zh) 一种ldpc码的纠删译码方法及系统
JP2019525638A (ja) ２のべき乗でない長さに拡張されたポーラ符号の符号化および復号化
CN105556852A (zh) 用于共享公共硬件资源的不同的低密度奇偶校验(ldpc)码的低密度奇偶校验编码
US20170288697A1 (en) Ldpc shuffle decoder with initialization circuit comprising ordered set memory
KR20090063922A (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR101216075B1 (ko) 채널 코드를 이용한 복호화 및 복호화 장치
KR101147768B1 (ko) 채널 코드를 이용한 복호화 방법 및 장치
CN112470406B (zh) 用于针对非二进制码的消息传递解码的基本校验节点处理的排序设备和方法
JP2012099955A (ja) 復号装置および復号方法
KR100698192B1 (ko) Ｌｄｐｃ 부호의 복호 방법
KR101496978B1 (ko) 통신 시스템에서 신호 수신 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060627

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20071220

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060627

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090728

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100122

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130130

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140128

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150129

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160128

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170125

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181123