KR101496978B1 - 통신 시스템에서 신호 수신 방법 및 장치 - Google Patents

통신 시스템에서 신호 수신 방법 및 장치 Download PDF

Info

Publication number
KR101496978B1
KR101496978B1 KR20080012785A KR20080012785A KR101496978B1 KR 101496978 B1 KR101496978 B1 KR 101496978B1 KR 20080012785 A KR20080012785 A KR 20080012785A KR 20080012785 A KR20080012785 A KR 20080012785A KR 101496978 B1 KR101496978 B1 KR 101496978B1
Authority
KR
South Korea
Prior art keywords
bit
parity
group
information
bits
Prior art date
Application number
KR20080012785A
Other languages
English (en)
Other versions
KR20090087385A (ko
Inventor
박성은
최승훈
홍송남
최호규
조재원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080012785A priority Critical patent/KR101496978B1/ko
Publication of KR20090087385A publication Critical patent/KR20090087385A/ko
Application granted granted Critical
Publication of KR101496978B1 publication Critical patent/KR101496978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은, 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서, 신호를 수신하는 과정과, 상기 수신한 신호를 비트 노드 연산 순서가 결정된 수직 셔플 스케쥴링 방식을 사용하여 복호하는 과정을 포함하며; 상기 수신한 신호를 송신한 신호 송신 장치에서 송신한 상기 LDPC 부호가 정보 벡터와 패리티 벡터를 포함할 경우, 상기 비트 노드 연산 순서는 상기 LDPC 부호의 이분 그래프 상의 비트 노드들 중 상기 정보 벡터가 포함하는 정보 비트들의 천공 여부에 따라 그룹핑하여 정보 비트 그룹들을 생성하고,상기 패리티 벡터가 포함하는 패리티 비트들의 차수에 따라 패리티 비트들을 그룹핑하여 패리티 비트 그룹들을 생성하고, 상기 정보 비트 그룹들과 상기 패리티 비트 그룹들에 대해 그룹 별로 결정됨을 특징으로 한다.
수직 셔플 스케쥴링, 비트 노드 연산 순서, 비트 노드 연산, 비트 노드 그룹, 정보 비트, 패리티 비트, 천공

Description

통신 시스템에서 신호 수신 방법 및 장치{METHOD AND APPARATUS TO RECEIVE SIGNAL IN A COMMUNICATION SYSTEM}
본 발명은 통신 시스템에서 신호를 수신하는 장치 및 방법에 관한 것으로서, 특히 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호를 수신하는 장치 및 방법에 관한 것이다.
차세대 통신 시스템은 이동 단말기(MS: Mobile Station, 이하 'MS'라 칭하기로 한다)들에게 다양한 고속 대용량 서비스를 제공하는 형태로 발전해나가고 있다. 차세대 통신 시스템의 대표적인 예로는 IEEE(Institute of Electrical and Electronics Engineers) 802.16 통신 시스템과, Mobile WiMAX(Worldwide Interoperability for Microwave Access) 통신 시스템과, IEEE 802.11 통신 시스템 등이 있다. 여기서, 상기 Mobile WiMAX 통신 시스템은 상기 IEEE 802.16 통신 시스템을 기반으로 하는 통신 시스템이며, 상기 IEEE 802.16 통신 시스템은 IEEE 802.16 표준을 사용하는 통신 시스템을 나타낸다. 특히, 차세대 통신 시스템에서는 고속 대용량 데이터 송수신 지원을 위해 LDPC 부호의 사용을 적극적으로 고려하고 있다.
한편, 상기 LDPC 부호는 대부분의 엘리먼트(element)들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero), 일 예로 1의 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의되는 부호이다. 상기 LDPC 부호는 이분 그래프(bipartite graph)로 표현할 수 있으며, 상기 이분 그래프는 비트 노드(bit node) 혹은 변수 노드(variable node)들과, 검사 노드(check node)들과, 상기 변수 노드들과 검사 노드들을 연결하는 에지(edge)들로 표현되는 그래프이다.
또한, 상기 LDPC 부호는 상기 이분 그래프 상에서 에지를 따라 메시지를 교환하고, 비트 노드 또는 검사 노드에 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 메시지 전달 알고리즘 (message passing algorithm)을 사용하여 복호 가능하다. 여기서, 이분 그래프 상에서 상기 메시지 전달 알고리즘을 구현하는 방식은메시지 업데이트 순서의 스케쥴링 방식에 상응하게 크게 3가지 방식, 즉 플로딩(flooding) 방식과, 수평 셔플 스케쥴링(horizontal shuffle scheduling) 방식과, 수직 셔플 스케쥴링(vertical shuffle scheduling) 방식으로 구분된다.
상기 플로딩 방식을 사용할 경우 모든 검사 노드의 연산이 동시에 수행되고, 모든 비트 노드의 연산 역시 동시에 수행된다. 따라서, 한 번의 반복 절차(이하 'iteration'라 칭하기로 한다) 내에서 모든 비트 노드 연산은 상호간에 독립적인 관계를 가진다.
이와는 달리 상기 수직 셔플 스케쥴링 방식을 사용할 경우, 각각의 비트 노 드 연산은 순차적으로 이루어지며. 한번의 iteration내에서 먼저 연산된 비트 노드 연산의 결과가 이후의 비트 노드 연산에 영향을 주게 된다. 따라서 상기 수직 셔플 스케쥴링 방식을 사용할 경우 선분을 통해 전파되는 메시지는 상기 플로딩 방식을 사용할 경우보다 빨리 수렴된다. 즉, 상기 수직 셔플 스케쥴링 방식을 사용할 경우 상기 플로딩 방식을 사용할 경우에 비해 적은 수의 iteration만로도 동일한 성능을 획득할 수 있다. 그러나, 상기 수직 셔플 스케쥴링 방식을 사용할 경우 연산되는 비트 노드의 순서에 따라 LDPC 부호의 복호 성능이 상이해질 수 있다.
상기에서 설명한 바와 같이, 상기 수직 셔플 스케쥴링 방식을 사용할 경우 비트 노드 순서에 따라 비트 노드 연산을 순차적으로 수행해야만 한다. 따라서, 상기 수직 셔플 스케쥴링 방식을 사용할 경우 비트 노드 연산 순서에 따라 복호 성능이 달라질 수 있으나 종래에는 패리티 검사 행렬의 비트 노드 순서로만 연산을 수행함으로써 제한된 복호 성능을 갖는다는 단점이 존재한다.
본 발명의 실시 예에 따른 방법은; 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서, 신호를 수신하는 과정과, 상기 수신한 신호를 비트 노드 연산 순서가 결정된 수직 셔플 스케쥴링 방식을 사용하여 복호하는 과정을 포함하며, 상기 수신한 신호를 송신한 신호 송신 장치에서 송신한 상기 LDPC 부호가 정보 벡터와 패리티 벡터를 포함할 경우, 상기 비트 노드 연산 순서는 상기 LDPC 부호의 이분 그래프 상의 비트 노드들 중 상기 정보 벡터가 포함하는 정보 비트들의 천공 여부에 따라 그룹핑하여 정보 비트 그룹들을 생성하고,상기 패리티 벡터가 포함하는 패리티 비트들의 차수에 따라 패리티 비트들을 그룹핑하여 패리티 비트 그룹들을 생성하고, 상기 정보 비트 그룹들과 상기 패리티 비트 그룹들에 대해 그룹 별로 결정됨을 특징으로 한다.
본 발명의 실시 예에 따른 장치는; 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서, 신호를 수신하는 수신기와, 상기 수신한 신호를 비트 노드 연산 순서가 결정된 수직 셔플 스케쥴링 방식을 사용하여 복호하는 복호기를 포함하며, 상기 수신한 신호를 송신한 신호 송신 장치에서 송신한 상기 LDPC 부호가 정보 벡터와 패리티 벡터를 포함할 경우, 상기 LDPC 부호의 이분 그래프 상의 비트 노드들 중 상기 정보 벡터가 포함하는 정보 비트들의 천공 여부에 따라 그룹핑하여 정보 비트 그룹들을 생성하고, 상기 패리티 벡터가 포함하는 패리티 비트들의 차수에 따라 패리티 비트들을 그룹핑하여 패리티 비트 그룹들을 생성하고, 상기 정보 비트 그룹들과 상기 패리티 비트 그룹들에 대해 그룹 별로 상기 비트 노드 연산 순서를 결정하는 제어기를 포함한다.
삭제
삭제
삭제
본 발명은 수직 셔플 스케쥴링 방식의 LDPC 부호 복호기를 사용하는 통신 시 스템에서 특정한 비트 노드 순서에 따라 연산을 제어하여 신호를 복호함으로써 LDPC 부호의 복호 성능을 향상시킨다는 이점을 가진다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 수직 셔플 스케쥴링(vertical shuffle scheduling) 방식을 사용하는 통신 시스템에서 신호를 수신하는 장치 및 방법을 제안한다. 또한, 본 발명은 수직 셔플 스케쥴링 방식을 사용하는 통신 시스템에서 비트 노드(bit node) 연산 순서를 제어하여 신호를 수신하는 장치 및 방법을 제안한다. 본 발명에서는 일 예로 멀티 에지 타입(Multi-Edge Type, 이하 'MET'라 칭하기로 한다) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 LDPC 부호의 일 예로 하여 설명하지만, 상기 MET LDPC 부호 뿐만 아니라 다른 LDPC 부호를 사용 가능함은 물론이다.
도 1은 본 발명의 실시예에 따른 MET LDPC 부호의 이분 그래프(bipartite graph)를 도시한 도면이다.
도 1에 도시되어 있는 MET LDPC 부호의 이분 그래프는 7개의 검사 노드(check node), 즉 C1, C2, C3, C4, C5, C6, C7과 12개의 비트 노드, 즉 V1, V2, V3, V4, V5, V6, V7, V8, V9, V10, V11, V12를 포함한다. 상기 이분 그래프에서 V6 부터 V12까지 음영 처리된 비트 노드는 패리티 비트(parity bit)에 대응되는 비트 노드를 나타내고, V1부터 V5까지 음영 처리되지 않은 비트 노드는 정보 비트(information bit)에 대응되는 비트 노드를 나타낸다. 또한, 'X' 표시된 비트 노드 V1과 V2는 천공(puncturing)되어 송신되지 않는 정보 비트에 대응되는 비트 노드를 나타내고, 'X' 표시되지 않는 V3,V4,V5는 송신되는 정보 비트에 대응되는 비트 노드를 나타낸다. V6부터 V12까지의 패리티 비트에 대응되는 비트 노드 중에서 V6부터 V10까지는 누적기(accumulator) 체인을 형성하는 패리티 비트에 대응되는 노드이고, V11과 V12는 차수(degree)가 1인 단일 패리티(single parity) 비트에 대응되는 노드이다.
다음으로 도 2를 참조하여 도 1에서 설명한 MET LDPC 부호의 이분 그래프에 대응되는 패리티 검사 행렬 구조에 대해서 설명하기로 한다.도 2는 도 1에 도시한 MET LDPC 부호의 이분 그래프에 대응되는 패리티 검사 행렬의 구조를 도시한 도면이다.
도 2를 참조하면, 상기 패리티 검사 행렬의 각 행(row)은 상기 이분 그래프의 검사 노드에 대응되며, 각 열(column)은 상기 이분 그래프의 비트 노드에 대응된다. 상기 패리티 검사 행렬이 포함하는 엘리먼트(element)의 값이 0(zero)이 아닌 값, 일 예로 '1'의 값을 가질 경우 검사 노드와 비트 노드가 이분 그래프에서 에지로 연결되어 있음을 나타내고, 상기 엘리먼트의 값이 '0'의 값을 가질 경우 검사 노드와 변수 노드가 이분 그래프에서 에지로 연결되어 있지 않음을 나타낸다.
상기 패리티 검사 행렬에서 열 V11과 열 V12는 차수가 1인 패리티 비트에 대 응되며, 열 V6부터 열 V10까지는 이중 대각(dual diagonal) 구조로 누적기(accumulator) 체인을 형성하는 패리티 비트에 대응된다. 또한, 상기 패리티 검사 행렬에서 열 V1과 열 V2는 천공되는 정보 비트에 대응되며, 일반적으로 다른 열들에 비하여 차수가 높다.
한편, LDPC 부호의 반복 절차(이하 'iteration'라 칭하기로 한다) 회수가 충분히 클 경우에는 수직 셔플 스케쥴링 방식을 사용하여 복호되는 비트의 순서에 상관없이 비트 에러 레이트(BER: Bit Error Rate, 이하 'BER'이라 칭하기로 한다) 또는 블록 에러 레이트(BLER: Block Error Rate, 이하 'BLER'이라 칭하기로 한다) 성능이 수렴한다. 여기서, 상기 iteration 회수가 충분히 클 경우는 미리 설정되어 있는 임계 회수를 초과하는 경우를 포함한다.그러나, 복호기의 최대 iteration 횟수가 작은 수로 제한될 경우에는 수직 셔플 스케쥴링 방식을 사용하여 복호되는 비트의 순서에 따라 BER 또는 BLER 성능의 차이가 커진다. 여기서, 상기 최대 iteration 횟수가 작은 수로 제한될 경우는 상기 임계값보다 작은 경우를 포함한다.
따라서 본 발명에서는 수직 셔플 스케쥴링 방식을 사용하여 LDPC 부호를 복호할 경우 복호되는 비트 노드 그룹의 순서를 결정하고, 상기 결정된 순서에 따라 수직 셔플 스케쥴링 방식을 사용하여 LDPC 부호를 복호하는 방법을 제안한다.
먼저, 비트 노드의 복호 순서를 결정하기 위해서 MET LDPC 부호의 이분 그래프 상에 존재하는 비트 노드들을 하기와 같이 4개의 그룹으로 분류한다.
(1) 천공되어 송신되지 않는 정보 비트들에 대응되는 비트 노드 그룹
(2) 송신되는 정보 비트들에 대응되는 비트 노드 그룹
(3) 차수가 2 이상인 패리티 비트들에 대응되는 비트 노드 그룹
(4) 차수가 1인 패리티 비트들에 대응되는 비트 노드 그룹이하, 설명의 편의상 상기 천공되어 송신되지 않는 정보 비트들에 대응되는 비트 노드 그룹을 '제1비트 노드 그룹'이라 칭하기로 하며, 상기 송신되는 정보 비트들에 대응되는 비트 노드 그룹을 '제2비트 노드 그룹'이라 칭하기로 하며, 상기 차수가 2 이상인 패리티 비트들에 대응되는 비트 노드 그룹을 '제3비트 노드 그룹'이라 칭하기로 하며, 상기 차수가 1인 패리티 비트들에 대응되는 비트 노드 그룹에 대응되는 비트 노드 그룹을 '제4비트 노드 그룹'이라 칭하기로 한다.
상기 4개의 비트 노드 그룹을 도 1에 도시되어 있는 이분 그래프를 일 예로 하여 설명하면, 상기 제1비트 노드 그룹은 비트 노드들 V1,V2를 포함하고, 상기 제2비트 노드 그룹은 비트 노드들 V3,V4,V5을 포함하고, 상기 제3비트 노드 그룹은 비트 노드V6,V7,V8,V9,V10을 포함하며, 상기 제4비트 노드 그룹은 비트 노드V11,V12을 포함한다.
즉, 본 발명에서는 수직 셔플 스케쥴링 방식에서의 비트 노드 연산 순서를 제2비트 노드 그룹, 제3비트 노드 그룹, 제4비트 노드 그룹, 제1비트 노드 그룹의 순서로 결정한다. 상기와 같이 비트 노드 연산 순서를 결정하는 이유는 다음과 같다.
첫 번째로, 천공되는 정보 비트를 제일 먼저 복호할 경우 중립값이 이분 그래프를 따라 가장 먼저 전파되어 성능이 열화될 수 있기 때문에, 상기 제1비트 노 드 그룹에 속하는 비트 노드들의 연산 순서가 마지막이 되는 것이다.
두 번째로, 송신되는 정보 비트는 일반적으로 패리티 비트에 비하여 차수가 높으므로 이분 그래프 상에서 비교적 많은 노드들에 수신 신호의 정보를 전달할 수 있으므로, 상기 제2비트 노드 그룹에 속하는 비트 노드들의 연산 순서가 처음이 되는 것이다.
세 번째로, 패리티 비트들 내에서 상기 제3비트 노드 그룹이 포함하는 비트 노드들에 대응되는 패리티 비트들이 상기 제4비트 노드 그룹이 포함하는 비트 노드들에 대응되는 패리티 비트들보다 높은 차수를 가진다. 따라서 상기 제4비트 노드 그룹보다 상기 제3비트 노드 그룹의 변수 노드를 먼저 복호하는 것이 바람직하다.
다음으로 도 3을 참조하여 본 발명의 실시 예에 따른 수직 셔플 스케쥴링 방식을 사용하는 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 수직 셔플 스케쥴링 방식을 사용하는 통신 시스템의 신호 수신 장치 구조를 도시한 도면이다.
도 3을 참조하면, 상기 신호 수신 장치는 수신기(311)와, 복조기(de-modulator)(313)와, 복호기(decoder)(315)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(311)로 전달된다. 상기 수신기(311)는 상기 수신 신호를 수신 신호 처리한 후, 그 수신 신호 처리된 수신 벡터를 상기 복조기(313)로 출력한다. 상기 복조기(313)는 상기 수신기(311)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기에서 적용한 변조 방식에 상응하는 복조 방식으로 복 조한 후 그 복조한 복조 벡터를 상기 복호기(315)로 출력한다. 상기 복호기(315)는 상기 복조기(313)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다. 여기서, 상기 복호기(315)는 본 발명에서 제안하는 수직 셔플 스케쥴링 방식을 사용하며, 상기 복호기(315)의 내부 구조를 도 4를 참조하여 설명하기로 한다.
도 4는 도 3의 복호기(315) 내부 구조를 도시한 도면이다.
도 4를 참조하면, 먼저 상기 복호기(315)는 비트 노드 순서 제어기(405)와 수직 셔플 스케쥴러(410)를 포함한다.
먼저, 상기 비트 노드 순서 제어기(405)는 본 발명에서 제안한 바와 같은 비트 노드 연산 순서를 저장하며, 상기 저장하고 있는 비트 노드 연산 순서에 상응하게 상기 수직 셔플 스케쥴러(410)가 수직 셔플 스케쥴링 동작을 수행하도록 제어한다. 여기서, 상기 비트 노드 연산 순서는 복호기(315)가 사용하는 패리티 검사 행렬이 변경될 때마다 변경 가능함은 물론이다. 또한, 상기 비트 노드 연산 순서는 미리 저장되어 있을 수도 있고, 복호 동작을 수행할 때마다 결정될 수도 있음은 물론이다.
상기 수직 셔플 스케쥴러(410)는 상기 비트 노드 순서 제어기(405)의 제어에 따라 비트 노드 연산 순서를 제어하여 상기 복호기(315)로 입력된 신호에 대해 수직 셔플 스케쥴링 동작을 수행하여 정보 벡터를 복원한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시예에 따른 MET LDPC 부호의 이분 그래프(bipartite graph)를 도시한 도면.
도 2는 도 1에 도시한 MET LDPC 부호의 이분 그래프에 대응되는 패리티 검사 행렬의 구조를 도시한 도면.
도 3은 본 발명의 실시 예에 따른 수직 셔플 스케쥴링 방식을 사용하는 통신 시스템의 신호 수신 장치 구조를 도시한 도면.
도 4는 도 3의 복호기(315) 내부 구조를 도시한 도면.

Claims (11)

  1. 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서,
    신호를 수신하는 과정과,
    상기 수신한 신호를 비트 노드 연산 순서가 결정된 수직 셔플 스케쥴링 방식을 사용하여 복호하는 과정을 포함하며,
    상기 수신한 신호를 송신한 신호 송신 장치에서 송신한 상기 LDPC 부호가 정보 벡터와 패리티 벡터를 포함할 경우, 상기 비트 노드 연산 순서는 상기 LDPC 부호의 이분 그래프 상의 비트 노드들 중 상기 정보 벡터가 포함하는 정보 비트들의 천공 여부에 따라 그룹핑하여 정보 비트 그룹들을 생성하고,상기 패리티 벡터가 포함하는 패리티 비트들의 차수에 따라 패리티 비트들을 그룹핑하여 패리티 비트 그룹들을 생성하고, 상기 정보 비트 그룹들과 상기 패리티 비트 그룹들에 대해 그룹 별로 결정됨을 특징으로 하는 신호 수신 방법.
  2. 제1항에 있어서,
    상기 정보 비트 그룹들은, 상기 정보 비트들 중 천공되어 송신되지 않은 정보 비트들에 대응되는 비트 노드들을 포함하는 제1그룹과, 상기 정보 비트들 중 송신되는 정보 비트들에 대응되는 비트 노드들을 포함하는 제2그룹을 포함하며,
    상기 패리티 비트 그룹들은 상기 패리티 비트들 중 차수가 제1값 이상인 패리티 비트들에 대응되는 비트 노드들을 포함하는 제3그룹과, 상기 패리티 비트들 중 차수가 제2값인 패리티 비트들에 대응되는 비트 노드들을 포함하는 제4그룹을 포함함을 특징으로 하는 신호 수신 방법.
  3. 삭제
  4. 삭제
  5. 제2항에 있어서,
    상기 비트 노드 연산 순서는,
    상기 제2그룹이 포함하는 제2비트 노드들부터 순차적으로 상기 제3그룹이 포함하는 제3비트 노드들, 상기 제4그룹이 포함하는 제4비트 노드들 그리고 상기 제1그룹이 포함하는 제1비트 노드들의 순서로 결정됨을 특징으로 하는 신호 수신 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서,
    신호를 수신하는 수신기와,
    상기 수신한 신호를 비트 노드 연산 순서가 결정된 수직 셔플 스케쥴링 방식을 사용하여 복호하는 복호기를 포함하며,
    상기 수신한 신호를 송신한 신호 송신 장치에서 송신한 상기 LDPC 부호가 정보 벡터와 패리티 벡터를 포함할 경우, 상기 LDPC 부호의 이분 그래프 상의 비트 노드들 중 상기 정보 벡터가 포함하는 정보 비트들의 천공 여부에 따라 그룹핑하여 정보 비트 그룹들을 생성하고, 상기 패리티 벡터가 포함하는 패리티 비트들의 차수에 따라 패리티 비트들을 그룹핑하여 패리티 비트 그룹들을 생성하고, 상기 정보 비트 그룹들과 상기 패리티 비트 그룹들에 대해 그룹 별로 상기 비트 노드 연산 순서를 결정하는 제어기를 포함하는 신호 수신 장치.
  10. 제9항에 있어서,
    상기 정보 비트 그룹들은, 상기 정보 비트들 중 천공되어 송신되지 않은 정보 비트들에 대응되는 비트 노드들을 포함하는 제1그룹과, 상기 정보 비트들 중 송신되는 정보 비트들에 대응되는 비트 노드들을 포함하는 제2그룹을 포함하며,
    상기 패리티 비트 그룹들은 상기 패리티 비트들 중 차수가 제1값 이상인 패리티 비트들에 대응되는 비트 노드들을 포함하는 제3그룹과, 상기 패리티 비트들 중 차수가 제2값인 패리티 비트들에 대응되는 비트 노드들을 포함하는 제4그룹을 포함함을 특징으로 하는 신호 수신 장치.
  11. 제10항에 있어서,
    상기 비트 노드 연산 순서는,
    상기 제2그룹이 포함하는 제2비트 노드들부터 순차적으로 상기 제3그룹이 포함하는 제3비트 노드들, 상기 제4그룹이 포함하는 제4비트 노드들 그리고 상기 제1그룹이 포함하는 제1비트 노드들의 순서로 결정됨을 특징으로 하는 신호 수신 장치.
KR20080012785A 2008-02-12 2008-02-12 통신 시스템에서 신호 수신 방법 및 장치 KR101496978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080012785A KR101496978B1 (ko) 2008-02-12 2008-02-12 통신 시스템에서 신호 수신 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080012785A KR101496978B1 (ko) 2008-02-12 2008-02-12 통신 시스템에서 신호 수신 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20090087385A KR20090087385A (ko) 2009-08-17
KR101496978B1 true KR101496978B1 (ko) 2015-02-27

Family

ID=41206452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080012785A KR101496978B1 (ko) 2008-02-12 2008-02-12 통신 시스템에서 신호 수신 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101496978B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070084947A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
KR20080000479A (ko) * 2006-06-27 2008-01-02 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070084947A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
KR20080000479A (ko) * 2006-06-27 2008-01-02 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법

Also Published As

Publication number Publication date
KR20090087385A (ko) 2009-08-17

Similar Documents

Publication Publication Date Title
US10320522B2 (en) Packet encoding and decoding method and apparatus
US8060805B2 (en) Apparatus and method to transmit/receive signal in a communication system
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
CN110800216B (zh) 用于通信和广播系统的速率匹配的方法和装置
CN109257148B (zh) 一种基于高斯近似阈值判断的极化码bp译码方法
EP1798920B1 (en) Iterative detection and decoding in MIMO communication systems
JP2022174079A (ja) 符号化方法、復号方法、装置、および装置
KR20150131370A (ko) 멀티-스테이지 소프트 입력 디코딩을 위한 방법 및 시스템
KR102662470B1 (ko) 조기 종료를 위해 극성 코드에서 분산 crc를 인터리빙하는 시스템 및 방법
US8051356B2 (en) Apparatus and method for receiving signal in a communication system
KR20170102173A (ko) 데이터 전송 방법 및 디바이스
CN103269229A (zh) 一种ldpc-rs二维乘积码的混合迭代译码方法
CN109889208A (zh) Navdat中基于归一化最小和算法的ldpc信道译码方法
KR20210006807A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN106254030B (zh) 无速率Spinal码的双向编译码方法
US7937642B2 (en) Apparatus and method for receiving signal in a communication system
EP3476052A1 (en) Coding and decoding of polar codes extended to lengths which are not powers of two
KR100819247B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN112737600B (zh) 译码方法和译码器
CN108234066B (zh) 基于ldpc的通信方法和通信设备
EP1420540A1 (en) Apparatus and method for transmitting/receiving encoded signals using multiple antennas in mobile communication systems
CN107733442A (zh) 结构化ldpc码的处理方法及装置
KR101496978B1 (ko) 통신 시스템에서 신호 수신 방법 및 장치
CN114785451B (zh) 上行图像分割多址接入传输的接收方法、装置及存储介质
AU2018288953A1 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee