KR20070084947A - 통신 시스템에서 신호 수신 장치 및 방법 - Google Patents

통신 시스템에서 신호 수신 장치 및 방법 Download PDF

Info

Publication number
KR20070084947A
KR20070084947A KR1020060017360A KR20060017360A KR20070084947A KR 20070084947 A KR20070084947 A KR 20070084947A KR 1020060017360 A KR1020060017360 A KR 1020060017360A KR 20060017360 A KR20060017360 A KR 20060017360A KR 20070084947 A KR20070084947 A KR 20070084947A
Authority
KR
South Korea
Prior art keywords
check
order
node
check node
gus
Prior art date
Application number
KR1020060017360A
Other languages
English (en)
Inventor
박성은
임치우
티에리 레스터블
박동식
김재열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060017360A priority Critical patent/KR20070084947A/ko
Priority to US11/709,945 priority patent/US20070226587A1/en
Publication of KR20070084947A publication Critical patent/KR20070084947A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템의 신호 수신 장치에서, 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식의 검사 노드 연산 순서를 스케쥴링하고, 이후 신호를 수신하면, 상기 수신 신호를 상기 검사 노드 연산 순서가 스케쥴링된 LDPC복호 방식으로 복호하여 정보 벡터로 검출하여 LDPC 부호의 복호 성능을 향상시킨다.
검사 노드 연산 순서 스케쥴링, 검사 노드별 거스, 거스 개수, 다중 계층 차수, 수평 혼합 스케쥴링 알고리즘

Description

통신 시스템에서 신호 수신 장치 및 방법{APPARATUS AND METHOD FOR RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}
도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 일반적인 LDPC 부호의 bipartite 그래프를 도시한 도면
도 4는 도 3에 도시한 LDPC 부호의 bipartite 그래프에 대응되는 패리티 검사 행렬을 도시한 도면
도 5는 본 발명의 실시예에서 정의하는 MLD 구조를 개략적으로 도시한 도면
도 6은 본 발명의 실시예에 따른 복호기 내부 구조를 도시한 도면
본 발명은 통신 시스템의 신호 수신 장치 및 방법에 관한 것으로서, 특히 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 수평 혼합 스케쥴링(horizontal shuffle scheduling, 이하 'horizontal shuffle scheduling'라 칭하기로 한다) 알고리즘을 사용하여 LDPC 부호를 복호할 경우 그 검사 노드(check node) 연산 순서를 스케쥴링(scheduling)하여 상기 LDPC 부호를 복호하는 신호 수신 장치 및 방법에 관한 것이다.
차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 또한, 차세대 통신 시스템에서는 채널 부호(channel code)로서 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 상기 LDPC 부호 사용을 적극적으로 고려하고 있는 차세대 통신 시스템으로는 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템 및 IEEE 802.11n 통신 시스템 등이 있다.
그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 벡터(information vector)(
Figure 112006013051819-PAT00001
)가 발생되면, 상기 정보 벡터(
Figure 112006013051819-PAT00002
)는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터(
Figure 112006013051819-PAT00003
)를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector)(
Figure 112006013051819-PAT00004
), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터(
Figure 112006013051819-PAT00005
)를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터(
Figure 112006013051819-PAT00006
)으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터(
Figure 112006013051819-PAT00007
)를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터(
Figure 112006013051819-PAT00008
)를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터(
Figure 112006013051819-PAT00009
)를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터(
Figure 112006013051819-PAT00010
)를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터(
Figure 112006013051819-PAT00011
)를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터(
Figure 112006013051819-PAT00012
)로 출력한다. 여기서, 상기 복호 방식, 즉 LDPC 복호 방식은 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하는 방식이며, 상기 합곱 알고리즘에 대해서는 하기에서 구체적으로 설명할 것이므로 그 상세한 설명을 생략하기로 한다.
한편, 상기 LDPC 부호는 대부분의 엘리먼트(element)들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero), 일 예로 1의 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의되는 부호이다. 상기 LDPC 부호는 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프로 표현할 수 있으며, 상기 bipartite 그래프는 변수 노드 (variable node)들과, 검사 노드(check node)들과, 상기 변수 노드들과 검사 노드들을 연결하는 에지(edge)들로 표현되는 그래프이다. 그러면 여기서 도 3을 참조하여 상기 LDPC 부호의 bipartite 그래프에 대해서 설명하기로 한다.
상기 도 3은 일반적인 LDPC 부호의 bipartite 그래프를 예제로 도시한 도면이다.
상기 도 3에 도시되어 있는 bipartite 그래프는 3개의 검사 노드들, 즉 C1과, C2와, C3의 3개의 검사 노드들과, 6개의 변수 노드들, 즉 V1과, V2와, V3와, V4와, V5와, V6의 6개의 변수 노드들과, 상기 3개의 검사 노드들과 6개의 변수 노드들을 연결하는 에지들로 구성된다.
다음으로 도 4를 참조하여 상기 도 3에 예제로 도시한 LDPC 부호의 bipartite 그래프에 대응되는 패리티 검사 행렬(parity check matrix)에 대해서 설명하기로 한다.
상기 도 4는 도 3에 도시한 LDPC 부호의 bipartite 그래프에 대응되는 패리티 검사 행렬을 도시한 도면이다.
상기 도 4를 참조하면, 먼저 (a)로 도시한 패리티 검사 행렬의 행(row)들 각각은 상기 bipartite 그래프의 검사 노드에 대응되며, 열(column)들 각각은 변수 노드에 대응된다. 또한, 상기 패리티 검사 행렬에서 1의 값을 가지는 엘리먼트는 검사 노드와 변수 노드가 상기 bipartite 그래프상에서 에지로 연결됨을 나타내고, 0의 값을 가지는 엘리먼트는 검사 노드와 변수 노드가 상기 bipartite 그래프상에서 연결되지 않음을 나타낸다.
이렇게, (a)로 도시한 패리티 검사 행렬을 이하의 설명의 편의를 위해 그 값이 1의 값을 가지는 엘리먼트들을 순차적으로 'ln'으로 표현할 경우 (b)와 같은 패리티 검사 행렬로 나타낼 수 있다. 즉, 상기 (b)로 도시한 패리티 검사 행렬은 총 12개의 엘리먼트들, 즉 l1 내지 l12의 엘리먼트들이 1의 값을 가진다.
또한, 상기 LDPC 부호는 상기 bipartite 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있다. 여기서, 상기 합곱 알고리즘은 메시지 전달 알고리즘(message passing algorithm)의 일종이며, 상기 메시지 전달 알고리즘이라함은 상기 bipartite 그래프 상에서 에지를 통해 메시지들을 교환하고, 상기 변수 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다. 따라서, 상기 LDPC 부호를 복호하기 위한 복호기는 상기 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하기 때문에 상기 터보 부호의 복호기에 비해 낮은 복잡도를 가질 뿐만 아니라 병렬 처리 복호기로 구현하는 것이 용이하다.
그러면 여기서 상기 bipartite 그래프 상에서 상기 메시지 전달 알고리즘을 구현하는 방식에 대해서 설명하면 다음과 같다.
먼저, 상기 bipartite 그래프 상에서 상기 메시지 전달 알고리즘을 구현하는 알고리즘은 크게 3가지 알고리즘들로 구분되며, 상기 3가지 알고리즘들은 플로딩(flooding, 이하 'flooding'이라 칭하기로 한다) 알고리즘과, horizontal shuffle scheduling 알고리즘과, 수직 혼합 스케쥴링(vertical shuffle scheduling, 이하 'vertical shuffle scheduling'라 칭하기로 한다) 알고리즘이다. 그러면 여기서 상기 3가지 알고리즘들 각각을 사용할 경우 매 반복 복호시마다 메시지를 업데이트하는 동작을 상기 도 3 및 도 4를 참조하여 설명하기로 한다.
첫 번째로, 상기 flooding 알고리즘을 사용할 경우 매 반복 복호시마다 메시지를 업데이트하는 동작에 대해서 설명하면 다음과 같다.
상기 flooding 알고리즘을 사용할 경우에는 매 반복 복호시마다 모든 검사 노드들에 대한 검사 노드 연산이 동시에 수행된다. 즉, 상기 검사 노드들 C1와, C2와 C3에 대한 검사 노드 연산이 동시에 수행되어 각각의 검사 노드에 연결되어 있는 에지들, 즉 (l1,l2,l3,l4)와, (l5,l6,l7,l8) 및 (l9,l10,l11,l12)가 각각 동시에 메시지 업데이트된다. 이렇게, 상기 모든 검사 노드들에 대한 검사 노드 연산이 동시에 수행된 이후, 모든 변수 노드들에 대한 변수 노드 연산이 동시에 수행된다. 즉, 상기 변수 노드들 V1과, V2과, V3과, V4과, V5과 V6에 대한 변수 노드 연산이 동시에 수행되어 각각의 변수 노드에 연결되어 있는 에지들, 즉 (l1,l5)와, (l2,l9)와, (l3,l6)와, (l7,l10)와, (l4,l11)와 (l8,l12)가 각각 동시에 메시지 업데이트된다.
두 번째로 상기 horizontal shuffle scheduling 알고리즘을 사용할 경우 매 반복 복호시마다 메시지를 업데이트하는 동작에 대해서 설명하면 다음과 같다.
상기 horizontal shuffle scheduling 알고리즘을 사용할 경우에는 매 반복 복호시마다 하나의 검사 노드에 대한 검사 노드 연산이 수행된 후, 상기 검사 노드 연산이 수행된 검사 노드에 연결되어 있는 모든 변수 노드들에 대한 변수 노드 연 산이 동시에 수행된다. 이를 구체적으로 설명하면 다음과 같다.
먼저, 상기 검사 노드 C1에 대하여 검사 노드 연산이 수행되면 상기 검사 노드 C1에 연결되어 있는 에지들 (l1,l2,l3,l4)이 메시지 업데이트된다. 이렇게, 상기 검사 노드 C1에 연결되어 있는 에지들 (l1,l2,l3,l4)이 메시지 업데이트된 후, 상기 검사 노드 C1에 연결되어 있는 변수 노드들인 V1과, V2과, V3과 V5에 대한 변수 노드 연산이 동시에 수행되어 각각의 변수 노드에 연결되어 있는 에지들인 (l1,l5)와, (l2,l9)와, (l3,l6)와 (l4,l11)가 각각 동시에 메시지 업데이트된다.
다음으로, 상기 검사 노드 C2에 대하여 검사 노드 연산이 수행되면 상기 검사 노드 C2에 연결되어 있는 에지들 (l5,l6,l7,l8)이 메시지 업데이트된다. 이렇게, 상기 검사 노드 C2에 연결되어 있는 에지들 (l5,l6,l7,l8)이 메시지 업데이트된 후, 상기 검사 노드 C2에 연결되어 있는 변수 노드들인 V1과, V3과, V4과 V6에 대한 변수 노드 연산이 동시에 수행되어 각각의 변수 노드에 연결되어 있는 에지들인 (l1,l5)와, (l3,l6)와, (l7,l10)와 (l8,l12)가 각각 동시에 메시지 업데이트된다.
마지막으로, 상기 검사 노드 C3에 대하여 검사 노드 연산이 수행되면 상기 검사 노드 C3에 연결되어 있는 에지들 (l9,l10,l11,l12)이 메시지 업데이트된다. 이렇게, 상기 검사 노드 C3에 연결되어 있는 에지들 (l9,l10,l11,l12)이 메시지 업데이트된 후, 상기 검사 노드 C3에 연결되어 있는 변수 노드들인 V2와, V4와, V5와 V6에 대한 변수 노드 연산이 동시에 수행되어 각각의 변수 노드에 연결되어 있는 에지들인 (l2,l9)와, (l7,l10)와, (l4,l11)과 (l8,l12)가 각각 동시에 메시지 업데이트된다.
세 번째로 상기 vertical shuffle scheduling 알고리즘을 사용할 경우 매 반복 복호시마다 메시지를 업데이트하는 동작에 대해서 설명하면 다음과 같다.
상기 vertical shuffle scheduling 알고리즘을 사용할 경우에는 매 반복 복호시마다 하나의 변수 노드에 대한 변수 노드 연산이 수행된 후, 상기 변수 노드 연산이 수행된 변수 노드에 연결되어 있는 모든 검사 노드들에 대한 메시지 업데이트가 동시에 수행된다. 이를 구체적으로 설명하면 다음과 같다.
먼저, 변수 노드 V1에 대하여 변수 노드 연산이 수행되면, 상기 변수 노드 V1에 연결되어 있는 에지들인 (l1,l5)가 메시지 업데이트된다. 이렇게, 상기 변수 노드 V1에 연결되어 있는 에지들인 (l1,l5)가 메시지 업데이트된 후, 상기 변수 노드 V1에 연결되어 있는 검사 노드들인 C1과 C2에 대하여 검사 노드 연산이 수행된다. 따라서, 상기 검사 노드들인 C1과 C2에 연결되어 있는 에지들인 (l1,l2,l3,l4)와 (l5,l6,l7,l8)가 각각 메시지 업데이트된다.
다음으로, 변수 노드 V2에 대하여 변수 노드 연산이 수행되면, 상기 변수 노드 V2에 연결되어 있는 에지들인 (l2,l9)가 메시지 업데이트된다. 이렇게, 상기 변수 노드 V2에 연결되어 있는 에지들인 (l2,l9)가 메시지 업데이트된 후, 상기 변수 노드 V2에 연결되어 있는 검사 노드들인 C1과 C3에 대하여 검사 노드 연산이 수행 된다. 따라서, 상기 검사 노드들인 C1과 C3에 연결되어 있는 에지들인 (l1,l2,l3,l4)와 (l9,l10,l11,l12)가 각각 메시지 업데이트된다.
그 다음으로, 변수 노드 V3에 대하여 변수 노드 연산이 수행되면, 상기 변수 노드 V3에 연결되어 있는 에지들인 (l3,l6)가 메시지 업데이트된다. 이렇게, 상기 변수 노드 V3에 연결되어 있는 에지들인 (l3,l6)가 메시지 업데이트된 후, 상기 변수 노드 V3에 연결되어 있는 검사 노드들인 C1과 C2에 대하여 검사 노드 연산이 수행된다. 따라서, 상기 검사 노드들인 C1과 C2에 연결되어 있는 에지들인 (l1,l2,l3,l4)와 (l5,l6,l7,l8)가 각각 메시지 업데이트된다.
그 다음으로, 변수 노드 V4에 대하여 변수 노드 연산이 수행되면, 상기 변수 노드 V4에 연결되어 있는 에지들인 (l7,l10)이 메시지 업데이트된다. 이렇게, 상기 변수 노드 V4에 연결되어 있는 에지들인 (l7,l10)이 메시지 업데이트된 후 상기 변수 노드 V4에 연결되어 있는 검사 노드들인 C2와 C3에 대하여 검사 노드 연산이 수행된다. 따라서, 상기 검사 노드들인 C2과 C3에 연결되어 있는 에지들인 (l5,l6,l7,l8)와 (l9,l10,l11,l12)가 각각 메시지 업데이트 된다.
그 다음으로, 변수 노드 V5에 대하여 변수 노드 연산이 수행되면, 상기 변수 노드 V5에 연결되어 있는 에지들인 (l4,l11)이 메시지 업데이트된다. 이렇게, 상기 변수 노드 V5에 연결되어 있는 에지들인 (l4,l11)이 메시지 업데이트된 후 상기 변 수 노드 V5에 연결되어 있는 검사 노드들인 C1와 C3에 대하여 검사 노드 연산이 수행된다. 따라서, 상기 검사 노드들인 C1과 C3에 연결되어 있는 에지들인(l1,l2,l3,l4)와 (l9,l10,l11,l12)가 각각 메시지 업데이트 된다.
그 다음으로, 변수 노드 V6에 대하여 변수 노드 연산이 수행되면, 상기 변수 노드 V6에 연결되어 있는 에지들인 (l8,l12)가 메시지 업데이트된다. 이렇게, 상기 변수 노드 V6에 연결되어 있는 에지들인 (l8,l12)가 메시지 업데이트된 후 상기 상기 변수 노드 V6에 연결되어 있는 검사 노드들인 C2와 C3에 대하여 검사 노드 연산이 수행된다. 따라서, 상기 검사 노드들인 C2와 C3에 연결되어 있는 에지들인 (l5,l6,l7,l8)와 (l9,l10,l11,l12)가 각각 메시지 업데이트 된다.
상기에서 설명한 바와 같이 상기 flooding 알고리즘을 사용할 경우에는 모든 검사 노드들에 대한 검사 노드 연산이 동시에 수행되고, 또한 모든 변수 노드들에 대한 변수 노드 연산 역시 동시에 수행된다. 이와는 달리, 상기 horizontal shuffle scheduling 알고리즘을 사용할 경우에는 검사 노드들 각각에 대한 검사 노드 연산이 순차적으로 수행된다. 따라서, 상기 horizontal shuffle scheduling 알고리즘을 사용하여 메시지 전달 알고리즘을 구현할 경우 LDPC 복호 성능을 향상시키기 위한 검사 노드 순서 스케쥴링 방안에 대한 필요성이 대두되고 있다.
따라서, 본 발명의 목적은 LDPC 부호를 사용하는 통신 시스템에서 신호를 수 신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 LDPC 부호를 사용하는 통신 시스템에서 horizontal shuffle scheduling 알고리즘을 사용하여 LDPC 부호를 복호할 경우 그 검사 노드 연산 순서를 스케쥴링하여 상기 LDPC 부호를 복호하는 신호 수신 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 통신 시스템의 신호 수신 장치에 있어서, 신호를 수신하는 수신기와, 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식의 검사 노드 연산 순서를 스케쥴링하고, 상기 수신 신호를 상기 검사 노드 연산 순서가 스케쥴링된 LDPC복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서, 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식의 검사 노드 연산 순서를 스케쥴링하는 과정과, 이후 신호를 수신하는 과정과, 상기 수신 신호를 상기 검사 노드 연산 순서가 스케쥴링된 LDPC복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함함을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 수평 혼합 스케쥴링(horizontal shuffle scheduling, 이하 'horizontal shuffle scheduling'라 칭하기로 한다) 알고리즘을 사용하여 메시지 전달 알고리즘(message passing algorithm)을 구현할 경우 그 검사 노드(check node) 연산 순서를 스케쥴링(scheduling)하여 LDPC 부호를 복호하는 장치 및 방법을 제안한다. [e]또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 본 발명의 종래 기술 부분의 도 2에서 설명한 바와 같은 통신 시스템의 신호 수신 장치 구성에 본 발명에서 제안하는 horizontal shuffle scheduling 알고리즘을 사용하여 LDPC 부호를 복호할 경우 그 검사 노드 연산 순서를 스케쥴링하여 LDPC 부호를 복호하는 동작을 적용할 수 있음은 물론이다.
먼저, 종래 기술 부분에서 설명한 바와 같이 상기 horizontal shuffle scheduling 알고리즘을 사용할 경우에는 검사 노드들 각각에 대한 검사 노드 연산이 순차적으로 수행된다. 이렇게, 상기 horizontal shuffle scheduling 알고리즘을 사용할 경우 검사 노드들 각각에 대한 검사 노드 연산이 순차적으로 수행되므로 상기 검사 노드 연산이 수행되는 검사 노드의 순서를 스케쥴링할 경우 상기 LDPC 부호의 복호 성능이 상이해질 수 있다. 따라서, 본 발명에서는 상기 horizontal shuffle scheduling 알고리즘을 사용할 경우 상기 검사 노드 연산 순서를 스케쥴링함으로써 LDPC 부호의 복호 성능을 향상시키는 방안을 제안한다.
먼저, 본 발명에서는 상기 LDPC 부호를 복호하는 알고리즘인 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하여 LDPC 부호를 복호한다. 여기서, 상기 합곱 알고리즘은 상기 메시지 전달 알고리즘의 일종이며, 상기 메시지 전달 알고리즘이라함은 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프상에서 에지(edge)를 통해 메시지들을 교환하고, 변수 노드(variable node)들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
본 발명에서는 상기 bipartite 그래프 상에서 상기 메시지 전달 알고리즘을 horizontal shuffle scheduling 알고리즘을 사용하여 구현하고, 특히 상기 bipartite 그래프 상에서 상기 메시지 전달 알고리즘을 검사 노드 연산 순서를 스케쥴링한 horizontal shuffle scheduling 알고리즘을 사용하여 구현한다. 그러면 여기서 본 발명에서 제안하는 horizontal shuffle scheduling 알고리즘의 검사 노드 연산 순서 스케쥴링 동작에 대해서 설명하면 다음과 같다.
먼저, 본 발명에서는 상기 검사 노드 연산 순서를 스케쥴링하기 위해 bipartite 그래프상에서 정의되는 다음과 같은 3가지 파라미터(parameter)들을 정의한다.
(1) 검사 노드별 거스(girth, 이하 'girth'라 칭하기로 한다)
먼저, 일반적으로 girth라 함은 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)의 bipartite 그래프상에서의 최소 사이클(minimum cycle)을 나타낸다. 상기 bipartite 그래프는 다양한 크기의 사이클들을 포함하며, 상기 다양한 크 기의 사이클들중 최소 크기를 가지는 사이클이 상기 girth가 되는 것이다. 그런데, 본 발명에서는 horizontal shuffle scheduling 알고리즘을 사용할 경우 상기 검사 노드 연산 순서를 스케쥴링하는 방안을 제안하고 있으므로, 상기 girth를 검사 노드별로 고려하며, 각 검사 노드별 최소 사이클을 상기 검사 노드별 girth라 정의하기로 한다.
(2) girth 개수(number of girth)
먼저, 상기에서 상기 검사 노드별 girth는 각 검사 노드별 최소 사이클로 정의하였다. 그런데, 상기 검사 노드별 girth는 다수개로 존재할 수 있으며, 이를 girth 개수라고 정의하기로 한다. 즉, 검사 노드별로 최소 사이클이 다수개 존재할 수 있으며, 따라서 상기 검사 노드별 최소 사이클의 개수를 girth 개수라고 정의하기로 하는 것이다.
(3) 다중 계층 차수(MLD: Multi-Layer Degree, 이하 'MLD'라 칭하기로 한다)
그러면 여기서 도 5를 참조하여 상기 MLD에 대해서 설명하기로 한다.
상기 도 5는 본 발명의 실시예에서 정의하는 MLD 구조를 개략적으로 도시한 도면이다.
상기 도 5를 참조하면, 먼저 검사 노드 m의 각 계층별로 MLD는 다음과 같이 정의된다. 상기 검사 노드 m의 차수는 '1'이므로 첫 번째 계층에서 상기 검사 노드 m의 MLD는 1이며, 이는 하기 수학식 1과 같이 나타낼 수 있다.
Figure 112006013051819-PAT00013
또한, 두 번째 계층에서 상기 검사 노드 m에 연결된 변수 노드의 차수는 '3'이며, 그 중 1개는 상기 검사 노드 m이다. 상기 검사 노드 m에서 두 번째 계층의 MLD는 하기 수학식 2와 같이 나타낼 수 있다.
Figure 112006013051819-PAT00014
또한, 상기 검사 노드 m에서 세 번째 계층의 MLD는 하기 수학식 3과 같이 나타낼 수
Figure 112006013051819-PAT00015
상기에서 설명한 바와 같은 검사 노드 m에서 각 계층의 MLD들은 하기 수학식 4와 같이 정리할 수 있다.
Figure 112006013051819-PAT00016
Figure 112006013051819-PAT00017
상기 수학식 4에서 degree(x)는 검사 노드 혹은 변수 노드 x의 차수를 나타내며, 집합 N(k)는 k번째 계층에 속한 모든 노드들의 집합을 나타낸다. 본 발명의 실시예에서는 상기 MLD를 사용할 때 사용되는 계층의 심도(depth)를 미리 결정해야만 한다. 여기서, 상기 계층의 심도라함은 검사 노드 혹은 변수 노드의 몇 번째 계층인지를 나타내는 파라미터이며, 일 예로 상기 계층의 심도가 '1'일 경우에는 첫 번째 계층을 나타낸다.
상기에서 정의한 바와 같은 3가지 파라미터들, 즉 검사 노드별 girth와, girth 개수와, MLD 각각은 증가 순서(increasing order)와 감소 순서(decreasing order)로 정렬된다. 따라서, 상기 3가지 파라미터들의 우선 순위와, 상기 3가지 파라미터들 각각의 증가 순서와 감소 순서를 조합하면 하기 표 1과 같은 다양한 시나리오들을 고려할 수 있다.
dG dG_iNG dG_iNG_dM dG_iNG_iM dG_dM dG_dM_iNG dG_iM dG_iM_iNG dM dM_iG dM_iG_dNG iG iG_dNG iG_dNG_iM iG_dNG_dM iG_iM iG_iM_dNG iG_dM iG_dM_dNG iM iM_dG iM_dG_iNG
상기 표 1에서, 'i'는 증가 순서를 나타내며, 'd'는 감소 순서를 나타내며. 'G'는 girth를 나타내며, 'NG'는 girth 개수를 나타내며, 'M'은 MLD를 나타낸다. 또한, '_'로 연결된 파라미터들은 선행하는 파라미터의 조건이 동일할 경우 그 다음 파라미터의 조건을 적용한 파라미터들임을 나타낸다. 일 예로, 상기 표 1에서 'dG_iNG'는 먼저 검사 노드를 girth의 크기를 큰 것부터 작은 것의 순서로 정렬하고, girth가 동일한 검사 노드들은 girth 개수가 작은 것에서 큰 것의 순서로 정렬한 것임을 나타낸다.
따라서, 임의의 패리티 검사 행렬에 대하여 상기 표 1에 정의한 바와 같은 다양한 시나리오들을 적용하여 시뮬레이션(simulation)을 수행하고, 그 시뮬레이션 수행 결과 그 복호 성능이 가장 우수한 시나리오를 선택하여 검사 노드 연산 순서를 스케쥴링한다. 이렇게, 검사 노드 연산 순서를 스케쥴링한 horizontal shuffle scheduling 알고리즘을 사용하여 LDPC 부호를 복호할 경우 그 LDPC 부호의 복호 성능이 향상되는 것 역시 시뮬레이션을 수행하여 쉽게 알 수 있다.
즉, 본 발명에서 제안하는 바와 같이 그 검사 노드 순서를 스케쥴링하여 검사 노드 연산을 수행하는 horizontal shuffle scheduling 알고리즘을 사용하여 LDPC 부호를 복호할 경우 그 LDPC 부호의 복호 성능은 종래 기술 부분에서 설명한 바와 같은 패리티 검사 행렬의 검사 노드 순서에 따라 순차적으로 검사 노드 연산을 수행하는 horizontal shuffle scheduling 알고리즘을 사용하여 LDPC 부호를 복호할 경우의 LDPC 부호 복호 성능에 비해 향상됨을 알 수 있다. 여기서, 패리티 검사 행렬의 종류와, 특성 및 그 생성 방식에 따라 LDPC 부호의 복호 성능이 가장 우수하게 나타나는 시나리오는 상이해질 수도 있음은 물론이다.
따라서, 상기 통신 시스템에서 사용할 패리티 검사 행렬이 결정되고, 메시지 전달 알고리즘을 horizontal shuffle scheduling 알고리즘을 사용하여 구현하기로 결정되면 상기 표 1에서 정의한 바와 같은 다양한 시나리오들 각각을 상기 사용하기로 결정된 패리티 검사 행렬에 적용하여 시뮬레이션을 수행한다. 그리고, 그 시뮬레이션 수행 결과 LDPC 부호의 복호 성능이 가장 우수한 시나리오를 선택하여 horizontal shuffle scheduling 알고리즘상의 검사 노드 연산 순서를 스케쥴링한다.
다음으로 도 6을 참조하여 본 발명의 실시예에 따른 복호기 내부 구조에 대해서 설명하기로 한다.
상기 도 6은 본 발명의 실시예에 따른 복호기 내부 구조를 도시한 도면이다.
상기 도 6을 참조하면, 상기 복호기는 노드 처리부(611)와 검사 노드 연산 순서 스케쥴러(613)를 포함한다. 상기 노드 처리부(611)는 검사 노드 연산을 수행하는 검사 노드 처리부(도시하지 않음)와 변수 노드 연산을 수행하는 변수 노드 처리부(도시하지 않음)을 포함한다. 상기 검사 노드 처리부의 검사 노드 연산 동작 및 변수 노드 처리부의 변수 노드 연산 동작은 일반적인 검사 노드 연산 동작 및 변수 노드 연산 동작과 동일하므로 그 상세한 설명을 생략하기로 한다.
상기 검사 노드 연산 순서 스케쥴러(613)는 상기 노드 처리부(611)가 포함하는 검사 노드 처리부의 검사 노드 연산 순서를 스케쥴링한다. 여기서, 상기 검사 노드 연산 순서 스케쥴러(613)의 검사 노드 연산 순서 스케쥴링 동작은 상기에서 설명한 바와 동일하므로 그 상세한 설명을 생략하기로 한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 통신 시스템에서 메시지 전달 알고리즘을 horizontal shuffle scheduling 알고리즘을 사용하여 구현할 경우 그 검사 노드 연산 순서를 스케쥴링함으로써 LDPC 부호의 복호 성능을 향상시킨다는 이점을 가진다.

Claims (17)

  1. 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서,
    저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식의 검사 노드 연산 순서를 스케쥴링하는 과정과,
    이후 신호를 수신하는 과정과,
    상기 수신 신호를 상기 검사 노드 연산 순서가 스케쥴링된 LDPC복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  2. 제1항에 있어서,
    상기 검사 노드 연산 순서를 스케쥴링하는 과정은;
    검사 노드별 거스와, 거스 개수와, 다중 계층 차수중 적어도 어느 하나를 고려하여 다수의 시나리오들을 생성하는 과정과,
    상기 다수의 시나리오들중 어느 한 시나리오를 선택하는 과정과,
    상기 선택한 시나리오에 상응하게 상기 검사 노드 연산 순서를 스케쥴링하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  3. 제2항에 있어서,
    상기 검사 노드별 거스는 LDPC 부호의 패리티 검사 행렬의 이분 그래프상에서 검사 노드별 최소 사이클을 나타냄을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  4. 제3항에 있어서,
    상기 거스 개수는 검사 노드별 거스의 개수를 나타냄을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  5. 제4항에 있어서,
    임의의 검사 노드 m에서 각 계층의 다중 계층 차수는 하기 수학식 5와 같이 표현됨을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    Figure 112006013051819-PAT00018
    Figure 112006013051819-PAT00019
    상기 수학식 5에서, degree(x)는 검사 노드 혹은 변수 노드 x의 차수를 나타내며, 집합 N(k)는 k번째 계층에 속한 모든 노드들의 집합을 나타냄.
  6. 제5항에 있어서,
    상기 다수의 시나리오들을 생성하는 과정은;
    상기 검사 노드별 거스와, 거스 개수와, 다중 계층 차수 각각을 증가 순서와 감소 순서로 정렬하는 과정과,
    상기 정렬된 검사 노드별 거스와, 거스 개수와, 다중 계층 차수 각각중 적어도 어느 하나를 고려하여 상기 다수의 시나리오들을 생성하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  7. 제6항에 있어서,
    상기 다수의 시나리오들은 하기 표 2와 같이 표현됨을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    dG dG_iNG dG_iNG_dM dG_iNG_iM dG_dM dG_dM_iNG dG_iM dG_iM_iNG dM dM_iG dM_iG_dNG iG iG_dNG iG_dNG_iM iG_dNG_dM iG_iM iG_iM_dNG iG_dM iG_dM_dNG iM iM_dG iM_dG_iNG
    상기 표 2에서, 'i'는 증가 순서를 나타내며, 'd'는 감소 순서를 나타내며. 'G'는 거스를 나타내며, 'NG'는 거스 개수를 나타내며, 'M'은 MLD를 나타내며, '_'로 연결된 파라미터들은 선행하는 파라미터의 조건이 동일할 경우 그 다음 파라미터의 조건을 적용한 파라미터들임을 나타냄.
  8. 제2항에 있어서,
    상기 다수의 시나리오들중 어느 한 시나리오를 선택하는 과정은;
    상기 다수의 시나리오들 각각을 상기 LDPC 부호의 패리티 검사 행렬에 적용하여 상기 LDPC 부호를 복호하는 과정과,
    상기 다수의 시나리오들중 상기 LDPC 부호의 복호 성능이 가장 우수한 시나리오를 상기 어느 한 시나리오로 선택하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  9. 통신 시스템의 신호 수신 장치에 있어서,
    신호를 수신하는 수신기와,
    저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식의 검사 노드 연산 순서를 스케쥴링하고, 상기 수신 신호를 상기 검사 노드 연산 순서가 스케쥴링된 LDPC복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함함을 특징으로 하는 신호 수신 장치.
  10. 제9항에 있어서,
    상기 복호기는;
    상기 검사 노드 연산 순서를 스케쥴링하는 검사 노드 연산 순서 스케쥴러와,
    상기 검사 노드 연산 순서 스케쥴러의 제어에 따라 검사 노드 연산 순서를 스케쥴링하여 상기 수신 신호를 상기 LDPC 복호 방식으로 복호하는 노드 처리부를 포함함을 특징으로 하는 신호 수신 장치.
  11. 제10항에 있어서,
    상기 검사 노드 연산 순서 스케쥴러는 검사 노드별 거스와, 거스 개수와, 다중 계층 차수중 적어도 어느 하나를 고려하여 다수의 시나리오들을 생성하고, 상기 다수의 시나리오들중 어느 한 시나리오를 선택하고, 상기 선택한 시나리오에 상응하게 상기 검사 노드 연산 순서를 스케쥴링함을 특징으로 하는 신호 수신 장치.
  12. 제11항에 있어서,
    상기 검사 노드별 거스는 LDPC 부호의 패리티 검사 행렬의 이분 그래프상에서 검사 노드별 최소 사이클을 나타냄을 특징으로 하는 신호 수신 장치.
  13. 제12항에 있어서,
    상기 거스 개수는 검사 노드별 거스의 개수를 나타냄을 특징으로 하는 신호 수신 장치.
  14. 제13항에 있어서,
    임의의 검사 노드 m에서 각 계층의 다중 계층 차수는 하기 수학식 6과 같이 표현됨을 특징으로 하는 신호 수신 장치.
    Figure 112006013051819-PAT00020
    Figure 112006013051819-PAT00021
    상기 수학식 6에서, degree(x)는 검사 노드 혹은 변수 노드 x의 차수를 나타내며, 집합 N(k)는 k번째 계층에 속한 모든 노드들의 집합을 나타냄.
  15. 제14항에 있어서,
    상기 검사 노드 연산 순서 스케쥴러는 상기 검사 노드별 거스와, 거스 개수와, 다중 계층 차수 각각을 증가 순서와 감소 순서로 정렬하고, 상기 정렬된 검사 노드별 거스와, 거스 개수와, 다중 계층 차수 각각중 적어도 어느 하나를 고려하여 상기 다수의 시나리오들을 생성함을 특징으로 하는 신호 수신 장치.
  16. 제15항에 있어서,
    상기 다수의 시나리오들은 하기 표 3과 같이 표현됨을 특징으로 하는 신호 수신 장치.
    dG dG_iNG dG_iNG_dM dG_iNG_iM dG_dM dG_dM_iNG dG_iM dG_iM_iNG dM dM_iG dM_iG_dNG iG iG_dNG iG_dNG_iM iG_dNG_dM iG_iM iG_iM_dNG iG_dM iG_dM_dNG iM iM_dG iM_dG_iNG
    상기 표 3에서, 'i'는 증가 순서를 나타내며, 'd'는 감소 순서를 나타내며. 'G'는 거스를 나타내며, 'NG'는 거스 개수를 나타내며, 'M'은 MLD를 나타내며, '_'로 연결된 파라미터들은 선행하는 파라미터의 조건이 동일할 경우 그 다음 파라미터의 조건을 적용한 파라미터들임을 나타냄.
  17. 제11항에 있어서,
    상기 검사 노드 연산 순서 스케쥴러는 상기 다수의 시나리오들 각각을 상기 LDPC 부호의 패리티 검사 행렬에 적용하여 상기 LDPC 부호를 복호하고, 상기 다수의 시나리오들중 상기 LDPC 부호의 복호 성능이 가장 우수한 시나리오를 상기 어느 한 시나리오로 선택함을 특징으로 하는 신호 수신 장치.
KR1020060017360A 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법 KR20070084947A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060017360A KR20070084947A (ko) 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법
US11/709,945 US20070226587A1 (en) 2006-02-22 2007-02-22 Apparatus and method for receiving signal in communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017360A KR20070084947A (ko) 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20070084947A true KR20070084947A (ko) 2007-08-27

Family

ID=38535038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017360A KR20070084947A (ko) 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법

Country Status (2)

Country Link
US (1) US20070226587A1 (ko)
KR (1) KR20070084947A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496978B1 (ko) * 2008-02-12 2015-02-27 삼성전자주식회사 통신 시스템에서 신호 수신 방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2223431A4 (en) * 2008-08-15 2010-09-01 Lsi Corp DECODING LIST OF CODED WORDS CLOSE IN RAM MEMORY
KR20150024489A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 메모리 시스템에서의 ｌｄｐｃ 디코딩 방법 및 이를 이용한 ｌｄｐｃ 디코더

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496978B1 (ko) * 2008-02-12 2015-02-27 삼성전자주식회사 통신 시스템에서 신호 수신 방법 및 장치

Also Published As

Publication number Publication date
US20070226587A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US8205131B2 (en) Method for producing parity check matrix for low complexity and high speed decoding, and apparatus and method for coding low density parity check code using the same
US10548158B2 (en) Message passing algorithm decoder and methods
CN107534448B (zh) 极化码的译码器和译码方法
CN101507119A (zh) 用于针对给定信息向量生成穿孔的符号向量的方法和装置
JP2022502963A (ja) Ｐｏｌａｒ符号の構築のための方法および装置
KR20080072392A (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR100943602B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
JP6660565B2 (ja) 復号装置
KR20070084952A (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR20070084947A (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR100819247B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR100938068B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
CN100486235C (zh) 软信息保留的迭代接收方法
CN107733442A (zh) 结构化ldpc码的处理方法及装置
KR20090060106A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호화/복호화 방법 및 장치
KR20070084951A (ko) 통신 시스템에서 신호 수신 장치 및 방법
EP2109271A1 (en) MIMO decoding method and apparatus thereof
KR101447651B1 (ko) 이동통신 시스템의 유효 비트 연산 장치 및 방법
EP4016849A1 (en) Ldpc coding method and apparatus, and base station and readable storage medium
KR101496978B1 (ko) 통신 시스템에서 신호 수신 방법 및 장치
CN101606321B (zh) 基于重传次数的串行干扰消除
KR20080076635A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN113067582A (zh) 一种并行译码方法及装置
KR101503654B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application