KR20070084952A - 통신 시스템에서 신호 수신 장치 및 방법 - Google Patents

통신 시스템에서 신호 수신 장치 및 방법 Download PDF

Info

Publication number
KR20070084952A
KR20070084952A KR1020060017365A KR20060017365A KR20070084952A KR 20070084952 A KR20070084952 A KR 20070084952A KR 1020060017365 A KR1020060017365 A KR 1020060017365A KR 20060017365 A KR20060017365 A KR 20060017365A KR 20070084952 A KR20070084952 A KR 20070084952A
Authority
KR
South Korea
Prior art keywords
quantization
signal
quantizer
bits
quantized
Prior art date
Application number
KR1020060017365A
Other languages
English (en)
Inventor
박성은
박동식
김재열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060017365A priority Critical patent/KR20070084952A/ko
Priority to US11/709,907 priority patent/US7450033B2/en
Publication of KR20070084952A publication Critical patent/KR20070084952A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6594—Non-linear quantization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템의 신호 수신 장치에서, 신호를 수신하고, 상기 수신 신호를 그 양자화 비트들의 개수에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식으로 복호하여 정보 벡터로 검출함으로써 LDPC 부호의 복호 성능을 향상시킨다.
양자화 비트들의 개수, 균등 양자화 방식, 비균등 양자화 방식, 양자화 간격

Description

통신 시스템에서 신호 수신 장치 및 방법{APPARATUS AND METHOD FOR RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}
도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 균등 양자화기의 균등 양자화 동작을 도시한 도면
도 4는 비균등 양자화기의 비균등 양자화 동작을 도시한 도면
도 5는 본 발명의 실시예에 따른 복호기 내부 구조를 개략적으로 도시한 도면
도 6은 본 발명의 실시예에 따른 복호기의 양자화 방식 결정 동작 과정을 도시한 순서도
본 발명은 통신 시스템의 신호 수신 장치 및 방법에 관한 것으로서, 특히 저 밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 양자화 비트들의 개수에 상응하게 양자화 방식을 차별화하여 신호를 수신하는 장치 및 방법에 관한 것이다.
차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 또한, 차세대 통신 시스템에서는 채널 부호(channel code)로서 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 상기 LDPC 부호 사용을 적극적으로 고려하고 있는 차세대 통신 시스템으로는 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템 및 IEEE 802.11n 통신 시스템 등이 있다.
그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장 치에서 송신하고자 하는 정보 벡터(information vector)(
Figure 112006013054687-PAT00001
)가 발생되면, 상기 정보 벡터(
Figure 112006013054687-PAT00002
)는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터(
Figure 112006013054687-PAT00003
)를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector)(
Figure 112006013054687-PAT00004
), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터(
Figure 112006013054687-PAT00005
)를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터(
Figure 112006013054687-PAT00006
)으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터(
Figure 112006013054687-PAT00007
)를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신 호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터(
Figure 112006013054687-PAT00008
)를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터(
Figure 112006013054687-PAT00009
)를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터(
Figure 112006013054687-PAT00010
)를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터(
Figure 112006013054687-PAT00011
)를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터(
Figure 112006013054687-PAT00012
)로 출력한다.
한편, 상기 LDPC 부호는 대부분의 엘리먼트(element)들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero), 일 예로 1의 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의되는 부호이다. 상기 LDPC 부호는 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프로 표현할 수 있으며, 상기 bipartite 그래프는 변수 노드(variable node)들과, 검사 노드(check node)들과, 상기 변수 노드들과 검사 노드들을 연결하는 에지(edge)들로 표현되는 그래프이다.
또한, 상기 LDPC 부호는 상기 bipartite 그래프 상에서 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하여 복호할 수 있다. 여기서, 상기 합곱 알고리즘은 메시지 전달 알고리즘(message passing algorithm)의 일종이며, 상기 메시지 전달 알고리즘이라함은 상기 bipartite 그래프 상에서 에지를 통해 메시지들을 교환하고, 상기 변수 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다. 따라서, 상기 LDPC 부호를 복호하기 위한 복호기는 상기 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하기 때문에 상기 터보 부호의 복호기에 비해 낮은 복잡도를 가질 뿐만 아니라 병렬 처리 복호기로 구현하는 것이 용이하다.
또한, 이진 랜덤(binary random) 변수에 대한 확률 질량 함수(probability mass function)는 하기 수학식 1에 나타낸 바와 같은 로그 우도 비(LLR: Log Likelihood Ratio, 이하 'LLR'이라 칭하기로 한다)로 나타낼 수 있다.
Figure 112006013054687-PAT00013
상기 수학식 1에서, p0는 비트(bit)값이 0일 확률을 나타내며, p1는 비트값이 1일 확률을 나타낸다.
또한, 상기 수학식 1에 나타낸 바와 같은 LLR 입력에 대해 bipartite 그래프 상에서 합곱 알고리즘을 사용하여 반복 복호를 수행할 경우 i번째 반복 복호 수행시의 메시지 업데이트(message update) 규칙은 다음과 같다.
<i번째 반복 복호 수행시의 메시지 업데이트 규칙>
(1) 초기화
Figure 112006013054687-PAT00014
(2) 변수 노드 업데이트 규칙
Figure 112006013054687-PAT00015
(3) 검사 노드 업데이트 규칙
Figure 112006013054687-PAT00016
(4) 최종 노드 업데이트 규칙
Figure 112006013054687-PAT00017
상기 <i번째 반복 복호 수행시의 메시지 업데이트 규칙>에서
Figure 112006013054687-PAT00018
은 i번째 반복 복호 수행시 n번째 변수 노드에서 m번째 검사 노드로 전달되는 메시지를 나타내고,
Figure 112006013054687-PAT00019
은 m번째 검사 노드에서 n번째 변수 노드로 전달되는 메시지를 나타내고,
Figure 112006013054687-PAT00020
은 n번째 변수 노드로 수신된 채널(channel)의 LLR을 나타내고, M(n)은 n번째 변수 노드에 연결된 모든 검사 노드들의 집합을 나타내고, M(n)＼m은 상기 M(n)에서 m번째 검사 노드를 제외한 집합을 나타내며, N(m)은 m번째 검사 노드에 연결된 모든 변수 노드들의 집합을 나타내고, N(m)＼n은 상기 N(m)에서 n번째 변수 노드를 제외한 집합을 나타낸다. 또한, 상기 <i번째 반복 복호 수행시의 메시지 업데이트 규칙>에서 sign(x)는 x의 부호(sign)을 나타내는 함수로서, x가 양수의 값을 가질 경우에는 1, x가 음의 값을 가질 경우에는 -1의 값을 갖는 함수이다.
한편, 상기 <i번째 반복 복호 수행시의 메시지 업데이트 규칙>에서 검사 노 드 업데이트 규칙은 부호와 크기의 곱으로 표현되어 있으며,
Figure 112006013054687-PAT00021
이 부호를 나타내며,
Figure 112006013054687-PAT00022
이 크기를 나타낸다. 또한, 상기 함수 f(x)는 하기 수학식 2와 같이 나타낼 수 있다.
Figure 112006013054687-PAT00023
상기 수학식 2에서
Figure 112006013054687-PAT00024
의 관계를 만족한다.
한편, 상기 LDPC 부호를 복호하기 위한 복호기를 실제 디지털 하드웨어(digital hardware)로 구현하기 위해서는 상기 복호기로 입력되고, 상기 복호기에서 출력되는 모든 메시지들이 양자화(Quantization)된 값으로 표현되어야만 한다. 따라서, 상기 복호기는 상기 메시지들을 양자화시키기 위한 양자화기와, 검사 노드에서의 메시지 처리를 수행하는 검사 노드 처리기와, 변수 노드에서의 메시지 처리를 수행하는 변수 노드 처리기를 포함한다. 상기 양자화기는 균등 양자화(uniform quantization) 방식으로 메시지를 양자화시킬 수도 있고, 비균등 양자화 방식으로 메시지를 양자화시킬 수도 있다. 상기 균등 양자화 방식을 사용하여 메시지를 양자화시키는 양자화기를 '균등 양자화기'라 칭하기로 하고, 상기 비균등 양자화 방식을 사용하여 메시지를 양자화시키는 양자화기를 '비균등 양자화기'라 칭하기로 한다. 또한, 상기 메시지를 양자화시킬 경우 그 간격을 '양자화 간격'이라 칭하기로 하며, 따라서 상기 균등 양자화기는 균등한 양자화 간격으로 메시지를 양자화하며, 상기 비균등 양자화기는 비균등한 양자화 간격으로 메시지를 양자화한다.
상기에서 설명한 바와 같이 상기 복호기는 양자화기와, 검사 노드 처리기와, 변수 노드 처리기를 포함한다. 또한, 상기 양자화기는 상기 복호기에서 사용하기로 결정한 양자화 방식에 상응하게 균등 양자화기 혹은 비균등 양자화기로 구현된다. 그리고, 상기 검사 노드 처리기 및 변수 노드 처리기는 상기 양자화기에 최적화되는 형태로 구현된다. 즉, 상기 양자화기가 균등 양자화기일 경우에는 상기 검사 노드 처리기 및 변수 노드 처리기가 상기 균등 양자화기에 최적화되는 형태로 구현되며, 상기 양자화기가 비균등 양자화기일 경우에는 상기 검사 노드 처리기 및 변수 노드 처리기가 상기 비균등 양자화기에 최적화되는 형태로 구현된다.
그런데, 상기 복호기는 일반적으로 1개의 양자화기만을 포함한다. 즉, 상기 복호기는 균등 양자화기와 비균등 양자화기중 1개의 양자화기만을 선택하여 포함하고, 그 포함하는 양자화기에 최적화된 검사 노드 처리기 및 변수 노드 처리기를 포함한다. 상기 복호기는 그 양자화 방식을 어느 한 양자화 방식으로 결정한 후 양자화기와, 검사 노드 처리기 및 변수 노드 처리기를 최적화시키는 형태로 구현되므로 상기 양자화 비트들의 개수에 상응하게 양자화 방식을 차별화하여 LDPC 부호를 복호하는 것은 불가능하였다.
따라서, 본 발명의 목적은 LDPC 부호를 사용하는 통신 시스템에서 신호를 수신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 LDPC 부호를 사용하는 통신 시스템에서 양자화 방식 을 차별화시켜 신호를 수신하는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 장치는; 통신 시스템의 신호 수신 장치에 있어서, 신호를 수신하는 수신기와, 상기 수신 신호를 그 양자화 비트들의 개수에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 방법은; 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서, 신호를 수신하는 과정과, 상기 수신 신호를 그 양자화 비트들의 개수에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함함을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호를 수신하는 장치 및 방법을 제안한다. 또한, 본 발명은 LDPC 부호를 사용하는 통신 시스템에서 합곱(sum-product) 알고리즘(algorithm)인 메시지 전달 알고리즘(message passing algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하여 LDPC 부호를 복호할 경우 그 양자화 방식을 차별화시켜 신호를 수신하는 장치 및 방법을 제안한다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 본 발명의 종래 기술 부분의 도 2에서 설명한 바와 같은 통신 시스템의 신호 수신 장치 구성에 본 발명에서 제안하는 메시지 전달 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 LDPC 부호를 복호하는 동작을 적용할 수 있음은 물론이다.
먼저, 상기 LDPC 부호를 복호하기 위한 복호기를 실제 디지털 하드웨어(digital hardware)로 구현하기 위해서는 상기 복호기로 입력되고, 상기 복호기에서 출력되는 모든 메시지들이 양자화(Quantization)된 값으로 표현되어야만 한다. 따라서, 상기 복호기는 상기 메시지들을 양자화시키기 위한 양자화기와, 검사 노드(check node)에서의 메시지 처리를 수행하는 검사 노드 처리기와, 변수 노드(variable node)에서의 메시지 처리를 수행하는 변수 노드 처리기를 포함한다. 상기 양자화기는 균등 양자화(uniform quantization) 방식으로 메시지를 양자화시킬 수도 있고, 비균등 양자화 방식으로 메시지를 양자화시킬 수도 있다. 상기 균등 양자화 방식을 사용하여 메시지를 양자화시키는 양자화기를 '균등 양자화기'라 칭하기로 하고, 상기 비균등 양자화 방식을 사용하여 메시지를 양자화시키는 양자화기를 '비균등 양자화기'라 칭하기로 한다. 또한, 상기 메시지를 양자화시킬 경우 그 간격을 '양자화 간격'이라 칭하기로 하며, 따라서 상기 균등 양자화기는 균등한 양자화 간격으로 메시지를 양자화하며, 상기 비균등 양자화기는 비균등한 양자화 간격으로 메시지를 양자화한다.
그러면 여기서 상기 균등 양자화기가 δ의 균등 양자화 간격으로 메시지를 양자화할 경우를 가정하면, 상기 양자화되는 메시지들 각각은 정수 m으로 표현되고, 이는 로그 우도 비(LLR: Log Likelihood Ratio, 이하 'LLR'이라 칭하기로 한다)인 δm으로 나타낼 수 있다. 또한, 종래 기술 부분의 수학식 2에서 나타낸 바와 같은 함수 f(x)를 양자화시킨 함수를 f(δx)라고 칭하기로 하면, 상기 함수 f(δx)는 맥클로린 급수(MacLaurin Series)로 전개하면 하기 수학식 3과 같이 나타낼 수 있다.
Figure 112006013054687-PAT00025
상기 수학식 3에 나타낸 바와 같은 맥클로린 급수로 전개된 함수 f(δx)를 그 첫 번째 항만을 남기고 나머지 항들을 생략하여 근사화시키면 하기 수학식 4와 같이 나타낼 수 있다.
Figure 112006013054687-PAT00026
한편, 종래 기술 부분에서도 설명한 바와 같이 검사 노드 업데이트(check node update) 규칙은 부호와 크기의 곱으로 표현된다. 즉,
Figure 112006013054687-PAT00027
로 표현되는 부호와
Figure 112006013054687-PAT00028
로 표현되는 크기의 곱으로 상기 검사 노드 업데이트 규칙이 표현되는데, 상기 검사 노드 업데이트 규칙의 크기 부분은 상기 수학식 4를 사용하여 하기 수학식 5와 같이 나타낼 수 있다.
Figure 112006013054687-PAT00029
상기 수학식 5에서,
Figure 112006013054687-PAT00030
은 m번째 검사 노드에서 n번째 변수 노드로 전달되는 메시지를 나타내고, [x]는 x의 정수 부분을 나타낸다. 또한, 상기 양자화 간격 δ가 ln2일 경우(δ = ln2) 상기 수학식 5는 하기 수학식 6과 같이 나타낼 수 있다.
Figure 112006013054687-PAT00031
상기 수학식 6에 타나낸 바와 같은 검사 노드 업데이트 규칙상의 크기 부분은 상기 수학식 4와 같은 맥클로린 급수 전개의 근사화 오류로 인해 LLR이 작을수록 그 오차가 커진다. 따라서, 2개의 상수들, 즉 C1과 C2를 고려하여 상기 맥클로린 급수 전개의 근사화 오류로 인한 오차를 보정하면 상기 수학식 6에 나타낸 검사 노드 업데이트 규칙상의 크기 부분은 하기 수학식 7과 같이 나타낼 수 있다.
Figure 112006013054687-PAT00032
상기 수학식 7을 사용하여 구현된 검사 노드 처리기는 상기 검사 노드 처리기로 입출력되는 모든 메시지들이 그 양자화 간격 δ가 ln2일 경우(δ = ln2)로 균등할 경우를 가정하여 최적화되어 있다.
그러면 여기서 도 3을 참조하여 상기 균등 양자화기의 균등 양자화 동작에 대해서 설명하기로 한다.
상기 도 3은 균등 양자화기의 균등 양자화 동작을 도시한 도면이다.
상기 도 3에 도시되어 있는 균등 양자화기의 동작은 양자화 비트들의 개수가 5개이고, 양자화 간격 δ가 ln2일 경우 균등 양자화기의 동작이다.
다음으로 도 4를 참조하여 비균등 양자화기의 비균등 양자화 동작에 대해서 설명하기로 한다.
상기 도 4는 비균등 양자화기의 비균등 양자화 동작을 도시한 도면이다.
상기 도 4에 도시되어 있는 비균등 양자화기의 동작은 양자화 비트들의 개수가 4개이고, 양자화 간격 δ가 비균등할 경우 비균등 양자화기의 동작이다. 상기 도 4에 도시되어 있는 바와 같이 상기 비균등 양자화기로 입력되는 값은 연속된 실수 값이며, 상기 입력 값의 범위에 따라 -7부터 +7까지의 정수 출력 값을 갖는다. 여기서, 상기 비균등한 양자화 간격 δ가 상기 도 4에는 a, b, c, d, e, f, g로 도시되어 있으며, 상기 a, b, c, d, e, f, g는 복호기의 LDPC 부호 복호 성능을 최대화시키도록 최적화된다.
한편, 상기에서 설명한 바와 같이 상기 복호기는 양자화기와, 검사 노드 처리기와, 변수 노드 처리기를 포함한다. 또한, 상기 양자화기는 상기 복호기에서 사용하기로 결정한 양자화 방식에 상응하게 균등 양자화기 혹은 비균등 양자화기로 구현된다. 그리고, 상기 검사 노드 처리기 및 변수 노드 처리기는 상기 양자화기에 최적화되는 형태로 구현된다. 즉, 상기 양자화기가 균등 양자화기일 경우에는 상기 검사 노드 처리기 및 변수 노드 처리기가 상기 균등 양자화기에 최적화되는 형태로 구현되며, 상기 양자화기가 비균등 양자화기일 경우에는 상기 검사 노드 처리기 및 변수 노드 처리기가 상기 비균등 양자화기에 최적화되는 형태로 구현된다.
또한, 상기 통신 시스템에서 양자화 비트들의 개수가 5개 이상일 경우에는 균등 양자화기를 사용하고, 상기 균등 양자화기에 최적화된 검사 노드 처리기 및 변수 노드 처리기를 사용하는 것이 상기 LDPC 부호의 복호 성능을 크게 향상시킨다. 이와는 달리, 상기 통신 시스템에서 양자화 비트들의 개수가 4개 이하일 경우에는 비균등 양자화기를 사용하고, 상기 비균등 양자화기에 최적화된 검사 노드 처리기 및 변수 노드 처리기를 사용하는 것이 상기 LDPC 부호의 복호 성능을 크게 향상시킨다.
그러나, 상기 통신 시스템에서 양자화 비트들의 개수가 4개 이하일 경우에 균등 양자화기를 사용하고, 상기 균등 양자화기에 최적화된 검사 노드 처리기 및 변수 노드 처리기를 사용하는 경우 상기 LDPC 부호의 복호 성능을 크게 저하시키게 된다. 그런데, 일반적으로 복호기는 그 사용하기로 결정된 양자화 방식에 상응하는 양자화기와, 그 양자화기에 최적화된 검사 노드 처리기 및 변수 노드 처리기만을 구비한다. 따라서, 상기 균등 양자화 방식 및 비균등 양자화 방식중 어느 한 양자화 방식으로만 상기 LDPC 부호의 복호 성능이 최적화되도록 상기 복호기가 구현된다.
결과적으로, 양자화 비트들의 개수가 상이해질 경우 상기 LDPC 부호의 복호 성능을 향상시킬 수 있는 양자화 방식 역시 상이해질 수 있으며, 이 경우 상기 양자화 방식의 변화를 고려하여 상기 LDPC 부호를 복호하는 것은 불가능하였었다. 따 라서, 본 발명에서는 양자화 비트들의 개수가 상이해질 경우라도 상기 LDPC 부호의 복호 성능을 향상시킬 수 있도록 상기 양자화 비트들의 개수의 변화에 따른 양자화 방식의 변화까지 고려하는 형태로 상기 복호기를 구현한다. 즉, 본 발명에서는 상기 복호기를 균등 양자화기와, 비균등 양자화기와, 검사 노드 처리기와, 변수 노드 처리기를 포함하는 형태로 구현한다.
그러면 여기서 도 5를 참조하여 본 발명의 실시예에 따른 복호기 내부 구조에 대해서 설명하기로 한다.
상기 도 5는 본 발명의 실시예에 따른 복호기 내부 구조를 개략적으로 도시한 도면이다.
상기 도 5를 참조하면, 상기 복호기는 스위치(511)와, 제어기(513)와, 균등 양자화기(515)와, 비균등 양자화기(517)와, 노드 처리부(519)를 포함한다. 여기서, 상기 노드 처리부(519)는 검사 노드 처리기(도시하지 않음)와 변수 노드 처리기(도시하지 않음)를 포함한다.
먼저, 상기 복호기로 신호가 입력되면, 상기 신호는 상기 스위치(511)의 스위칭 동작에 의해 상기 균등 양자화기(515) 혹은 비균등 양자화기(517)로 전달된다. 여기서, 상기 스위치(511)는 상기 제어기(513)의 제어에 따라 그 스위칭 동작을 수행한다. 그러면 여기서 상기 제어기(513)가 상기 스위치(511)의 동작을 제어하는 동작에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 상기 제어기(513)는 상기 복호기에서 양자화할 비트들의 개수가 5개 이상일 경우에는 상기 복호기로 입력된 신호를 상기 균등 양자화기(515)로 전달되 도록 상기 스위치(511)의 동작을 제어하고, 상기 복호기에서 양자화할 비트들의 개수가 4개 이하일 경우에는 상기 복호기로 입력된 신호를 상기 비균등 양자화기(517)로 전달되도록 상기 스위치(511)의 동작을 제어한다.
상기 균등 양자화기(515)는 상기 스위치(511)에서 전달하는 신호를 균등 양자화 간격에 상응하게 양자화하여 상기 노드 처리부(519)로 출력한다. 또한, 상기 비균등 양자화기(517)는 상기 스위치(511)에서 전달하는 신호를 비균등 양자화 간격에 상응하게 양자화하여 상기 노드 처리부(519)로 출력한다. 상기 노드 처리부(519)는 상기 균등 양자화기(515) 혹은 비균등 양자화기(517)에서 출력한 신호를 해당 노드 연산하여 출력한다. 여기서, 상기 노드 처리부(519)는 상기에서 설명한 바와 같이 검사 노드 처리기와 변수 노드 처리기를 포함하는데, 상기 검사 노드 처리기 및 변수 노드 처리기는 상기 복호기가 균등 양자화기(515)를 사용할 경우에 최적화되어 있다. 상기 검사 노드 처리기의 검사 노드 연산 및 변수 노드 처리기의 변수 노드 연산은 일반적인 검사 노드 연산 및 변수 노드 연산과 동일하므로 그 상세한 설명을 생략하기로 한다.
따라서, 상기 복호기가 균등 양자화기(515)에 최적화되어 있는 검사 노드 처리기 및 변수 노드 처리기를 사용한다고 할지라도, 양자화 비트들의 개수에 따라 균등 양자화 방식 혹은 비균등 양자화 방식을 사용하여 상기 양자화 비트들이 양자화되므로 LDPC 부호의 복호 성능 저하를 방지할 수 있다.
다음으로 도 6을 참조하여 본 발명의 실시예에 따른 복호기 동작 과정에 대해서 설명하기로 한다.
상기 도 6은 본 발명의 실시예에 따른 복호기의 양자화 방식 결정 동작 과정을 도시한 순서도이다.
상기 도 6을 참조하면, 먼저 611단계에서 상기 복호기는 상기 복호기에서 양자화시킬 비트들의 개수가 4개 이하인지 검사한다. 상기 검사 결과 상기 복호기에서 양자화시킬 비트들의 개수가 4개 이하일 경우 상기 복호기는 613단계로 진행한다. 상기 613단계에서 상기 복호기는 비균등 양자화기를 사용하여 양자화 비트들을 양자화하기로 결정하고 종료한다. 상기 611단계에서 검사 결과 상기 복호기에서 양자화시킬 비트들의 개수가 4개 이하가 아닐 경우, 즉 5개 이상일 경우 상기 복호기는 615단계로 진행한다. 상기 615단계에서 상기 복호기는 균등 양자화기를 사용하여 양자화 비트들을 양자화하기로 결정하고 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 통신 시스템에서 LDPC 부호를 복호하기 위한 복호기를 구현함에 있어서 그 양자화 비트들의 개수에 상응하게 양자화 방식을 차별화시켜 변수 노드 연산 및 검사 노드 연산을 수행하도록 함으로써 복호 성능을 향상시킨다는 이점을 가진다.

Claims (10)

  1. 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서,
    신호를 수신하는 과정과,
    상기 수신 신호를 그 양자화 비트들의 개수에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  2. 제1항에 있어서,
    상기 수신 신호를 LDPC 복호 방식으로 복호하는 과정은;
    양자화할 비트들의 개수에 상응하게 양자화 방식을 결정하는 과정과,
    상기 수신 신호를 상기 결정한 양자화 방식에 상응하게 양자화하는 과정과,
    상기 양자화된 신호를 검사 노드 연산 및 변수 노드 연산하여 상기 정보 벡터로 검출하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  3. 제2항에 있어서,
    상기 양자화할 비트들의 개수에 상응하게 양자화 방식을 결정하는 과정은 상 기 양자화할 비트들의 개수가 5개 이상일 경우에는 상기 양자화 방식을 균등 양자화 방식으로 결정하는 것임을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  4. 제2항에 있어서,
    상기 양자화할 비트들의 개수에 상응하게 양자화 방식을 결정하는 과정은 상기 양자화할 비트들의 개수가 4개 이하일 경우에는 상기 양자화 방식을 비균등 양자화 방식으로 결정하는 것임을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  5. 제2항에 있어서,
    상기 검사 노드 연산 및 변수 노드 연산은 상기 양자화 방식이 균등 양자화 방식일 경우 최적화된 검사 노드 연산 및 변수 노드 연산임을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  6. 통신 시스템의 신호 수신 장치에 있어서,
    신호를 수신하는 수신기와,
    상기 수신 신호를 그 양자화 비트들의 개수에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함함을 특징으로 하는 신호 수신 장치.
  7. 제1항에 있어서,
    상기 복호기는;
    입력되는 신호를 균등 양자화 방식으로 양자화하는 균등 양자화기와,
    입력되는 신호를 비균등 양자화 방식으로 양자화하는 비균등 양자화기와,
    양자화할 비트들의 개수에 상응하게 양자화 방식을 결정하는 제어기와,
    상기 제어기의 제어에 따라 입력되는 신호를 상기 균등 양자화기 혹은 비균등 양자화기로 입력되도록 스위칭하는 스위치와,
    상기 균등 양자화기 혹은 비균등 양자화기에서 출력하는 신호를 입력하여 검사 노드 연산 및 변수 노드 연산하는 노드 처리부를 포함함을 특징으로 하는 신호 수신 장치.
  8. 제7항에 있어서,
    상기 제어기는 상기 양자화할 비트들의 개수가 5개 이상일 경우에는 상기 양자화 방식을 균등 양자화 방식으로 결정함을 특징으로 하는 신호 수신 장치.
  9. 제7항에 있어서,
    상기 제어기는 상기 양자화할 비트들의 개수가 4개 이하일 경우에는 상기 양자화 방식을 비균등 양자화 방식으로 결정함을 특징으로 하는 신호 수신 장치.
  10. 제7항에 있어서,
    상기 노드 처리부는 상기 양자화 방식이 균등 양자화 방식일 경우 최적화된 검사 노드 연산 및 변수 노드 연산을 수행함을 특징으로 하는 신호 수신 장치.
KR1020060017365A 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법 KR20070084952A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060017365A KR20070084952A (ko) 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법
US11/709,907 US7450033B2 (en) 2006-02-22 2007-02-22 Apparatus and method for receiving signal in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017365A KR20070084952A (ko) 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20070084952A true KR20070084952A (ko) 2007-08-27

Family

ID=38478395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017365A KR20070084952A (ko) 2006-02-22 2006-02-22 통신 시스템에서 신호 수신 장치 및 방법

Country Status (2)

Country Link
US (1) US7450033B2 (ko)
KR (1) KR20070084952A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572937B2 (ja) * 2008-01-23 2010-11-04 ソニー株式会社 復号装置および方法、プログラム、並びに記録媒体
US8301979B2 (en) * 2008-10-07 2012-10-30 Sandisk Il Ltd. Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
US20100278198A1 (en) * 2009-04-30 2010-11-04 Nokia Corporation Method and apparatus for providing quantization of synchronization signals
JP6426272B2 (ja) 2015-10-13 2018-11-21 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 復号デバイスおよび方法、および信号送信システム
US10548158B2 (en) * 2016-03-10 2020-01-28 Huawei Technologies Co., Ltd. Message passing algorithm decoder and methods
US10531099B2 (en) * 2016-09-30 2020-01-07 The Mitre Corporation Systems and methods for distributed quantization of multimodal images
CN110444242B (zh) 2018-05-03 2023-09-08 爱思开海力士有限公司 有基于深度学习的干扰校正能力的存储器系统及操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422697B1 (ko) * 1999-12-27 2004-03-12 엘지전자 주식회사 색공간 양자화 묘사자
US7295645B1 (en) * 2002-01-29 2007-11-13 Ellipsis Digital Systems, Inc. System, method and apparatus to implement low power high performance transceivers with scalable analog to digital conversion resolution and dynamic range
JP2004088470A (ja) * 2002-08-27 2004-03-18 Sony Corp 復号装置及び復号方法
US7325174B2 (en) * 2003-12-26 2008-01-29 Electronics And Telecommunications Research Institute Pre-processing apparatus using nonuniform quantization of channel reliability value and LDPC decoding system using the same
US7623490B2 (en) * 2004-12-22 2009-11-24 Qualcomm Incorporated Systems and methods that utilize a capacity-based signal-to-noise ratio to predict and improve mobile communication
JP4595650B2 (ja) * 2005-04-25 2010-12-08 ソニー株式会社 復号装置および復号方法

Also Published As

Publication number Publication date
US20070210941A1 (en) 2007-09-13
US7450033B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
US7716561B2 (en) Multi-threshold reliability decoding of low-density parity check codes
KR100630177B1 (ko) 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
US8010869B2 (en) Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords
US7945000B2 (en) Wireless communication apparatus
US7395495B2 (en) Method and apparatus for decoding forward error correction codes
JP4627317B2 (ja) 通信装置および復号方法
CN107612560B (zh) 基于部分信息比特似然比的极化码早期迭代停止方法
CN102484483B (zh) 设定迭代译码的迭代次数的方法、迭代译码装置及方法
KR20040101743A (ko) 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
KR20070084952A (ko) 통신 시스템에서 신호 수신 장치 및 방법
CN102349255A (zh) 通过概率固定的组合码来提供不等差错保护码设计的方法和设备
EP3044882B1 (en) Ldpc decoding method and apparatus with identification of first and second extreme values from among a set of values
KR100996030B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN113507289A (zh) 一种编码器、解码器及码字生成方法
US10298262B2 (en) Decoding low-density parity-check maximum-likelihood single-bit messages
KR100938068B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
US9281842B2 (en) Method and device for improving decoding of data received from one source by several receivers
Chaoui et al. A joint source channel decoding for image transmission
KR102045438B1 (ko) Ldpc 부호의 복호를 위한 방법 및 장치
KR20070084951A (ko) 통신 시스템에서 신호 수신 장치 및 방법
JP2011082759A (ja) 誤り訂正符号の復号方法およびその装置
RU2337478C2 (ru) Декодирование высокоизбыточных кодов с контролем четности с использованием многопорогового прохождения сообщения
JP4766013B2 (ja) 復号器、受信装置及び符号化データの復号方法
KR20080063591A (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR101354731B1 (ko) 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application