KR101354731B1 - 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 - Google Patents

통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 Download PDF

Info

Publication number
KR101354731B1
KR101354731B1 KR1020070033914A KR20070033914A KR101354731B1 KR 101354731 B1 KR101354731 B1 KR 101354731B1 KR 1020070033914 A KR1020070033914 A KR 1020070033914A KR 20070033914 A KR20070033914 A KR 20070033914A KR 101354731 B1 KR101354731 B1 KR 101354731B1
Authority
KR
South Korea
Prior art keywords
ldgm
code
parity check
check matrix
signal
Prior art date
Application number
KR1020070033914A
Other languages
English (en)
Other versions
KR20080090732A (ko
Inventor
배슬기
한승희
윤상보
송홍엽
김준성
Original Assignee
연세대학교 산학협력단
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단, 삼성전자주식회사 filed Critical 연세대학교 산학협력단
Priority to KR1020070033914A priority Critical patent/KR101354731B1/ko
Publication of KR20080090732A publication Critical patent/KR20080090732A/ko
Application granted granted Critical
Publication of KR101354731B1 publication Critical patent/KR101354731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1157—Low-density generator matrices [LDGM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템에서, 수신 신호를 내부 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호의 패리티 검사 행렬을 사용하여 복호함으로써 제1신호로 생성하고, 상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하고, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성한다.
연접 LDGM 부호, 내부 LDGM 부호, 외부 LDGM 부호, 병합, 복호기, 하드웨어 복잡도

Description

통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호 장치 및 방법{APPARATUS AND METHOD FOR ENCODING/DECODING A CONCATENATED LOW DENSITY GENERATOR MATRIX CODE IN A COMMUNICATION SYSTEM}
도 1은 일반적인 LDGM 부호의 bipartite 그래프를 도시한 도면
도 2는 본 발명의 실시예에 따른 내부 패리티 검사 행렬을 도시한 도면
도 3은 도 2의 내부 패리티 검사 행렬을 사용하여 외부 패리티 검사 행렬을 생성하는 방법을 개략적으로 도시한 도면
도 4는 도 3의 외부 패리티 검사 행렬의 bipartite 그래프를 도시한 도면
도 5는 본 발명의 실시예에 따른 연접 LDGM 부호의 복호기 구조를 도시한 도면
도 6은 본 발명의 실시예에 따른 LDGM 부호 부호화/복호에 사용되는 개선된 신뢰도 전파 알고리즘에 따른 메시지 업데이트 동작을 개략적으로 도시한 도면
도 7은 도 5의 복호기를 사용하여 연접 LDGM 부호를 부호화하는 동작을 개략적으로 도시한 도면
도 8은 본 발명의 실시예에 따른 연접 LDGM 부호의 성능과 일반적인 연접 LDGM 부호의 성능을 비교 도시한 그래프
본 발명은 통신 시스템에 관한 것으로서, 특히 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix, 이하 'LDGM'이라 칭하기로 한다)부호를 부호화/복호하는 장치 및 방법에 관한 것이다.
일반적으로, 차세대 통신 시스템은 이동 단말기(MS: Mobile Station, 이하 'MS'라 칭하기로 한다)들에게 고속의 대용량 데이터 송수신이 가능한 서비스를 제공하기 위한 이동 통신 시스템 형태로 발전해나가고 있다. 그런데, 이동 통신 시스템의 무선 채널 환경은 유선 채널 환경과는 달리 다중 경로 간섭(multipath interference)과, 쉐도잉(shadowing)과, 전파 감쇠와, 시변 잡음과, 간섭 및 페이딩(fading) 등과 같은 다양한 요인들로 인해 불가피한 에러가 발생하여 정보의 손실이 발생한다.
상기 정보 손실은 실제 송신 신호에 심한 왜곡을 발생시켜 상기 이동 통신 시스템 전체 성능을 저하시키는 요인으로 작용하게 된다. 따라서, 상기 정보 손실로 인한 통신의 불안정성을 제거하기 위해 다양한 에러 제어 방식들이 제안된 바 있으며, 그중 대표적인 방식이 에러 정정 부호(error-correcting code)를 사용하는 방식이다. 여기서, 대표적인 에러 정정 부호로는 터보 부호(turbo code)와, 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호와, LDGM 부호가 존재한다.
차세대 통신 시스템에서는 채널 부호(channel code)로서 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 에러를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 상기 LDPC 부호는 대부분의 엘리먼트(element)들이 0(zero)의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero) 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의된다. 상기 LDPC 부호는 상기 터보 부호와 같이 Shannon의 채널 용량(channel capacity) 한계에 근접하는 형태의 성능을 나타내지만, 상기 터보 부호에 비해 부호화 복잡도가 굉장히 높다.
한편, 상기 LDGM 부호는 상기 LDPC 부호에 비해 복잡도 측면에서 장점을 가진다. 특히, 상기 LDGM 부호의 생성 행렬(generation matrix)은 성긴(sparse, 이하 'sparse'라 칭하기로 한다) 구조를 가지기 때문에 그 부호화 과정에서 요구되는 연산 처리량이 상기 LDGM 부호의 블록(block) 크기에 대해 선형적일 뿐만 아니라 터보 부호와 유사하다. 여기서, 상기 LDGM 부호의 패리티 검사 행렬은 하기 수학식 1에 나타낸 바와 같으며, 그 생성 행렬은 하기 수학식 2에 나타낸 바와 같다.
Figure 112007026504581-pat00001
Figure 112007026504581-pat00002
상기 수학식 1 및 수학식 2에 나타낸 바와 같이, 상기 LDGM 부호의 패리티 검사 행렬과 생성 행렬 각각은 대부분의 엘리먼트들이 0의 값을 가지므로 그 구조가 sparse 구조를 가지며, 따라서 LDPC 부호와 동일한 방식으로 복호기(decoder)를 구성할 수 있다. 또한, 상기 LDGM 부호의 생성 행렬은 그 엘리먼트들중 0이 아닌 값, 일 예로 1의 값을 가지는 엘리먼트들의 개수가 적기 때문에 그 부호화기(encoder)의 복잡도가 매우 낮다.
그러면 여기서 도 1을 참조하여 상기 LDGM 부호의 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프에 대해서 설명하기로 한다.
상기 도 1은 일반적인 LDGM 부호의 bipartite 그래프를 도시한 도면이다.
상기 도 1에 도시되어 있는 바와 같이 상기 LDGM 부호의 bipartite 그래프상에는 하나의 검사 노드(check node)에만 연결된 비트 노드(bit node)들이 존재하기 때문에 에러 마루(error floor) 현상이 발생하며, 이는 결과적으로 상기 LDGM 부호 의 비트 에러율(BER: Bit Error Rate) 성능을 현저히 저하시키게 된다.
이런 LDGM 부호의 단점을 개선하기 위해, 두 개의 서로 다른 LDGM 부호들을 각각 내부 부호(inner code)와 외부 부호(outer code)로 사용함으로써 Shannon의 채널 용량 한계에 근접하는 성능을 나타내는 연접 LDGM 부호가 제안된 바 있다. 여기서, 내부 부호로 사용되는 LDGM 부호를 '내부 LDGM 부호'라 칭하기로 하며, 외부 부호로 사용되는 LDGM 부호를 '외부 LDGM 부호'라 칭하기로 한다. 또한, 상기 두 개의 서로 다른 LDGM 부호들을 사용하여 연접 LDGM 부호를 생성하는 방식에 대해서 설명하면 다음과 같다.
먼저, 낮은 부호율(code rate)을 가지는 내부 LDGM 부호에서 대부분의 에러를 제거한 이후 남아있는 에러를 높은 부호율을 가지는 외부 LDGM 부호에서 제거하는 방식을 사용하여 연접 LDGM 부호를 생성한다. 이렇게 생성된 연접 LDGM 부호는 에러 마루 현상을 발생을 최소화시키고, 따라서 LDPC 부호의 성능과 유사하게 높은 성능을 가지게 된다. 그러나, 상기와 같은 방식으로 연접 LDGM 부호를 생성할 경우 두 개의 LDGM 부호화기들과 두 개의 LDGM 복호기들을 필요로하기 때문에 그 하드웨어적인 복잡도가 증가하게 된다.
따라서, 본 발명의 목적은 통신 시스템에서 연접 LDGM 부호를 부호화/복호하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 통신 시스템에서 1개의 복호기만을 사용하여 연접 LDGM 부호를 부호화/복호하는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 복호하는 장치에 있어서, 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 인터리버와, 수신 신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 상기 제1신호로 생성하고, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성하는 LDGM 복호기를 포함한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 부호화하는 장치에 있어서, 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 인터리버와, 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 정보 벡터를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 제1신호를 생성하고, 상기 제2신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 연접 LDGM 부호로 생성하는 LDGM 부호화기를 포함한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 복호하는 방법에 있어서, 수신 신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 제1신호로 생성하는 과정과, 상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 과정과, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하는 과정과, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성하는 과정을 포함한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 부호화하는 방법에 있어서, 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하는 과정과, 정보 벡터를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 제1신호를 생성하는 과정과, 상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 과정과, 상기 제2신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 연접 LDGM 부호로 생성하는 과정을 포함한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
본 발명은 통신 시스템에서 연접 저밀도 생성 행렬 부호(LDGM: Low Density Generator Matrix, 이하 'LDGM'이라 칭하기로 한다)를 부호화/복호하는 장치 및 방법을 제안한다. 특히, 본 발명은 통신 시스템에서 1개의 복호기(decoder)만을 사용하여 연접 LDGM 부호를 부호화하고 복호하는 것을 가능하게 함으로써 하드웨어적인 복잡도를 감소시키는 연접 LDGM 부호화/복호 장치 및 방법을 제안한다. 이하, 설명의 편의상 내부(inner) 부호로 사용되는 LDGM 부호를 '내부 LDGM 부호'라 칭하기로 하며, 외부(outer) 부호로 사용되는 LDGM 부호를 '외부 LDGM 부호'라 칭하기로 한다. 또한, 본 발명에서 제안하는 연접 LDGM 부호는 구조적(structured) 연접 LDGM 부호 혹은 블록(block) 연접 LDGM 부호가 될 수도 있음은 물론이다.
먼저, 연접 LDGM 부호의 패리티 검사 행렬은 그 크기가
Figure 112007026504581-pat00003
인 서브 행렬(sub-matrix)들을 다수개 포함하며, 상기 서브 행렬은 0(zero) 행렬 혹은 순열 행렬(permutation matrix)이다. 여기서, 상기 순열 행렬이라 함은
Figure 112007026504581-pat00004
크기를 가지는 정사각 행렬로서, 상기 순열 행렬은 상기 순열 행렬을 구성하는 p개의 행(row)들 각각의 웨이트(weight)가 1이고, 상기 순열 행렬을 구성하는 p개의 열(column)들 각각의 웨이트 역시 1인 행렬을 나타낸다. 여기서, 상기 웨이트라 함은 0의 값이 아닌(non-zero) 값을 가지는 엘리먼트(element)들의 개수를 나타내며, 설명의 편의상 상기 0의 값이 아닌 값은 '1'이라고 가정하기로 한다. 또한, 상기 순열 행렬은 항등 행렬(identity matrix) 혹은 상기 항등 행렬을 오른쪽으로 순환 쉬프트(cyclic-shift)시킨 행렬이다. 여기서, 상기 항등 행렬을 오른쪽으로 얼마나 순환 쉬프트시키는지를 나타내는 값이 순열 행렬의 지수 값이며, 상기 지수값이 1일 경우 항등 행렬을 오른쪽으로 '1' 순환 쉬프트시킴을 나타낸다.
한편, 내부 LDGM 부호의 패리티 검사 행렬은 M개의 행과 N개의 열의 서브 행렬들을 포함하는
Figure 112007026504581-pat00005
패리티 검사 행렬이다. 여기서, K = N-M이라고 가정하기로 한다. 또한, 외부 LDGM 부호의 패리티 검사 행렬은 N-M개의 행과 1개의 열의 서브 행렬들을 포함한다. 이하, 설명의 편의상 상기 연접 LDGM 부호의 패리티 검사 행렬을 '연접 패리티 검사 행렬'이라 칭하기로 하며, 상기 내부 LDGM 부호의 패리티 검사 행렬을 '내부 패리티 검사 행렬'이라 칭하기로 하며, 상기 외부 LDGM 부호의 패리티 검사 행렬을 '외부 패리티 검사 행렬'이라 칭하기로 한다.
그러면 여기서 도 2를 참조하여 본 발명의 실시예에 따른 내부 패리티 검사 행렬에 대해서 설명하기로 한다.
상기 도 2는 본 발명의 실시예에 따른 내부 패리티 검사 행렬을 도시한 도면이다.
상기 도 2에 도시되어 있는 내부 패리티 검사 행렬은 부호율 1/2의 (24,12) LDGM 부호의 패리티 검사 행렬을 나타내며, 3개의 행과 6개의 열의
Figure 112007026504581-pat00006
서브 행렬들을 포함한다. 여기서, 내부 LDGM 부호의 성능을 최대화시키기 위해 상기 내부 패리티 검사 행렬에 순열 행렬이 삽입되는 위치와, 상기 순열 행렬의 지수값은 PEG (Progressive Edge Growth) 알고리즘 등을 사용하여 검출할 수 있다. 특히, 본 발명의 실시예에서는 동일한 열에 존재하는 순열 행렬들 중 동일한 지수값을 가지 는 순열 행렬들이 2개 이상 존재하지 않도록 상기 내부 패리티 검사 행렬을 생성한다. 한편, 상기 PEG 알고리즘을 사용하여 상기 내부 패리티 검사 행렬 내 순열 행렬의 삽입 위치와 순열 행렬의 지수 값을 검출하는 동작 자체는 본 발명과 직접적인 연관이 없으므로 여기서는 그 상세한 설명을 생략하기로 한다. 또한, 상기 내부 패리티 검사 행렬은 상기 내부 LDGM 부호의 성능을 향상시키기 위해 일 예로 구조적(structured) 특성을 가지면서도, 비균일한(irregular) 특성을 가지도록 생성되며, 상기 내부 패리티 검사 행렬의 최적 웨이트 분포는 density evolution 방식을 사용하여 검출할 수 있다. 상기 density evolution 방식을 사용하여 최적 웨이트 분포를 검출하는 동작 자체는 본 발명과 직접적인 연관이 없으므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 도 2에 도시되어 있는 내부 패리티 검사 행렬은 정보 파트(information part)에 웨이트 2와 웨이트 3인 열들을 포함하며, 패리티 파트(parity part)에 웨이트 1인 열들을 포함한다. 여기서, 상기 정보 파트는 정보 벡터(information vector)에 대응되는 파트이며, 상기 패리티 파트는 패리티 벡터(parity vector)에 대응되는 파트이며, 상기 정보 벡터는 적어도 1개의 정보 비트(information bit)를 포함하며, 상기 패리티 벡터는 적어도 1개의 패리티 비트(parity bit)를 포함한다.
다음으로 도 3을 참조하여 도 2의 내부 패리티 검사 행렬을 사용하여 외부 패리티 검사 행렬을 생성하는 방법에 대해서 설명하기로 한다.
상기 도 3은 도 2의 내부 패리티 검사 행렬을 사용하여 외부 패리티 검사 행렬을 생성하는 방법을 개략적으로 도시한 도면이다.
상기 도 3에 도시되어 있는 바와 같이, 내부 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합(merge)하여 외부 패리티 검사 행렬을 생성할 수 있다. 상기 외부 패리티 검사 행렬을 생성할 경우, 상기 외부 패리티 검사 행렬의 정보 파트는 상기 내부 패리티 검사 행렬의 정보 파트가 포함하는 각 서브 행렬들을 병합함으로써 생성되며, 상기 외부 패리티 검사 행렬의 패리티 파트는 1개의 항등 행렬을 포함한다. 즉, 상기 외부 패리티 검사 행렬은 부호율 3/4 (16,4) LDGM 부호의 패리티 검사 행렬이며, 4개의 열과 1개의 행의 서브 행렬들을 포함한다. 여기서, 상기 부호율 3/4 (16,4) LDGM 부호는 상기 부호율 1/2의 (24,12) LDGM 부호의 구조적 특성을 그대로 유지하게 되며, 따라서 상기 구조적 특성으로 인한 이점과 열 웨이트 역시 그대로 유지하게 된다. 단지, 상기 부호율 3/4 (16,4) LDGM 부호는 상기 부호율 1/2의 (24,12) LDGM 부호에 비해 행 웨이트가 증가하게 되는데, 상기 부호율 3/4 (16,4) LDGM 부호의 행 웨이트의 증가를 제한하기 위하여 상기 내부 패리티 검사 행렬의 서브 행렬들을 병합할 경우 특정 서브 행렬들을 제외하고 병합하도록 할 수도 있다.
다음으로 도 4를 참조하여 상기 도 3의 외부 패리티 검사 행렬의 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프에 대해서 설명하기로 한다.
상기 도 4는 도 3의 외부 패리티 검사 행렬의 bipartite 그래프를 도시한 도면이다.
상기 도 4를 설명하기에 앞서, 먼저 내부 LDGM 부호의 복호기를 사용하여 외 부 LDGM 부호를 복호하기 위해서는 각 서브 행렬에서 동일한 위치에 존재하는 검사 노드(check node)로부터 전달되는 정보를 모두 병합하는 추가 노드가 필요로 된다. 상기 추가 노드에서의 연산은 신뢰도 전파 알고리즘(belief-propagation algorithm) 상에서 전달되는 정보에 대한 단순 곱셈의 형태로 표현 가능하다.
상기에서 설명한 바와 같이, 주어진 내부 LDGM 부호로부터 외부 LDGM 부호를 생성할 경우, 내부 LDGM 부호를 복호하기 위한 복호기에 몇 개의 노드들을 추가시킴으로써 외부 LDGM 부호 역시 복호하는 것이 가능하게 된다. 즉, 본 발명에서는 1개의 복호기만을 사용하여 내부 LDGM 부호와 외부 LDGM 부호를 복호하는 것이 가능하게 되므로 복호기 복잡도를 감소시키는 것이 가능하게 된다. 추가적으로, 본 발명에서는 상기 복호기 뿐만 아니라 인터리버(interleaver)를 사용함으로써 상기 연접 LDGM 부호의 성능을 향상시키도록 한다. 그러면 여기서 도 5를 참조하여 본 발명의 실시예에 따른 연접 LDGM 부호의 복호기 구조에 대해서 설명하기로 한다.
상기 도 5는 본 발명의 실시예에 따른 연접 LDGM 부호의 복호기 구조를 도시한 도면이다.
상기 도 5를 참조하면, 상기 복호기는 LDGM 복호기(511)와, 인터리버(513)를 포함한다.
먼저, 수신 비트(received bits)는 상기 LDGM 복호기(511)로 전달되고, 상기 LDGM 복호기(511)는 상기 수신 비트를 입력하여 내부 패리티 검사 행렬에 상응하게 상기 수신 비트를 복호한 후 상기 인터리버(513)로 출력한다. 상기 인터리버(513)는 상기 LDGM 복호기(511)에서 출력한 신호를 입력하여 미리 설정되어 있는 인터리 빙 방식에 상응하게 인터리빙한 후 상기 LDGM 복호기(511)로 출력한다. 상기 LDGM 복호기(511)는 상기 인터리버(513)에서 출력한 신호를 입력하고, 외부 패리티 검사 행렬에 상응하게 상기 인터리버(513)에서 출력한 신호를 복호하여 복호된 비트(decoded bits)로 출력한다.
그러면 여기서 도 6을 참조하여 본 발명의 실시예에 따른 LDGM 부호 부호화/복호에 사용되는 개선된 신뢰도 전파 알고리즘에 따른 메시지 업데이트(message update) 동작에 대해서 설명하기로 한다.
상기 도 6은 본 발명의 실시예에 따른 LDGM 부호 부호화/복호에 사용되는 개선된 신뢰도 전파 알고리즘에 따른 메시지 업데이트 동작을 개략적으로 도시한 도면이다.
상기 도 6을 설명하기에 앞서, 일반적으로 신뢰도 전파 알고리즘에서 검사 노드 메시지 업데이트는 하기 수학식 3 내지 수학식 5와 같이 나타낼 수 있다.
Figure 112007026504581-pat00007
Figure 112007026504581-pat00008
Figure 112007026504581-pat00009
상기 수학식 3 내지 수학식 5에서, N(m)은 열 웨이트가 1인 비트 노드(bit node)를 제외한 검사 노드 m에 연결된 비트 노드들의 집합을 나타내고, zmn은 검사 노드 m과 연관된 비트 노드 n의 사전 확률(priori probability)을 로그 근사비(LLR: Log-Likelihood Ratio, 이하 'LLR'이라 칭하기로 한다)로 나타낸 것이며, zm은 검사 노드 m에서 열 웨이트가 1인 비트 노드의 사전 확률을 LLR로 나타낸 것이다.
또한, 신뢰도 전파 알고리즘에서 비트 노드 메시지 업데이트는 하기 수학식 6과 같이 나타낼 수 있다.
Figure 112007026504581-pat00010
상기 수학식 6에서 Fn은 비트 노드 n의 수신기에서 수신된 사전 확률을 LLR로 나타낸 것이며,
Figure 112007026504581-pat00011
은 검사 노드 m을 제외한 비트 노드 n에 연결된 검사 노드들의 집합을 나타낸다.
본 발명의 실시예에서는 상기에서 설명한 바와 같이 연접 LDGM 부호를 복호하기 위해, 먼저 내부 패리티 검사 행렬을 사용하여 복호하고, 상기 내부 복호된 신호를 인터리빙하여 외부 패리티 검사 행렬을 사용하여 복호한다. 여기서, Sj를 내부 패리티 검사 행렬에서 M개의 서브 행렬들의 행에서 j번째 행에 존재하는 검사 노드들의 집합이라 가정하기로 하고, Cj를 Sj에 속한 검사 노드들의 병합으로 생성된 새로운 검사 노드라고 가정하기로 한다. 그러면 상기 Cj에서 상기 수학식 3과 상기 수학식 4를 사용하여 하기 수학식 7을 유도할 수 있다.
Figure 112007026504581-pat00012
상기 수학식 3에 따른 연산이 수행된 후, 상기 수학식 7에 따른 연산이 수행되며, 이후 상기 수학식 4와 수학식 5는
Figure 112007026504581-pat00013
이
Figure 112007026504581-pat00014
로 대체된 것을 제외하고는 동일함을 알 수 있다. 그리고, 비트 노드 메시지 업데이트 역시 상기 수학식 6과 동일하다.
한편, 상기 도 5에서는 연접 LDGM 부호를 복호하는 동작에 대해서 설명하였다. 그런데, 상기 도 5의 복호기 구조를 사용하여 연접 LDGM 부호를 부호화하는 것 역시 가능하며 이를 도 7을 참조하여 설명하기로 한다.
상기 도 7은 도 5의 복호기를 사용하여 연접 LDGM 부호를 부호화하는 동작을 개략적으로 도시한 도면이다.
상기 도 7을 참조하면, 상기 LDGM 부호의 부호화 동작은 생성 행렬과 메시지 벡터(meaage vector)의 행렬 곱으로 수행되며, 이는 하기 수학식 8과 같이 나타낼 수 있다.
Figure 112007026504581-pat00015
상기 수학식 8에서,
Figure 112007026504581-pat00016
는 코드워드 벡터(codeword vector)를 나타내며,
Figure 112007026504581-pat00017
은 메시지 벡터를 나타내며, G는 생성 행렬을 나타낸다. 여기서, 상기 메시지 벡터는 정보 벡터와 동일하다.
그런데, 상기 도 7에 도시되어 있는 바와 같이 상기 LDGM 부호의 경우 패리티 검사 행렬에서 하나의 검사 노드당 관련된 패리티 비트는 항상 1개이기 때문에 정보 벡터를 알고 있는 경우 상기 패리티 검사 행렬을 사용하여 패리티 비트들을 결정하는 것이 가능하다. 즉, 복호기에서 정보 비트에 높은 사전 확률을 부여하고, 패리티 비트를 삭제(erasure)로 간주하면 한번의 반복(iteration) 동작만을 통해 상기 코드워드 벡터를 생성하는 것이 가능하게 된다.
즉, 상기 LDGM 복호기(511)는 입력되는 정보 벡터를 외부 패리티 검사 행렬을 사용하여 부호화한 후 상기 인터리버(513)로 출력한다. 상기 인터리버(513)는 상기 LDGM 복호기(511)에서 출력한 신호를 입력하여 미리 설정되어 있는 인터리빙 규칙에 상응하게 인터리빙한 후 다시 상기 LDGM 복호기(511)로 출력한다. 상기 LDGM 복호기(511)는 상기 인터리버(513)에서 출력한 신호를 입력하여 내부 패리티 검사 행렬을 사용하여 부호화함으로써 코드워드 벡터, 즉 연접 LDGM 부호를 생성한후 출력한다. 결과적으로, 상기 LDGM 복호기(511)는 연접 LDGM 부호를 부호화하는 LDGM 부호화기로도 사용되는 것이다.
다음으로 도 8을 참조하여 본 발명의 실시예에 따른 연접 LDGM 부호의 성능에 대해서 설명하기로 한다.
상기 도 8은 본 발명의 실시예에 따른 연접 LDGM 부호의 성능과 일반적인 연접 LDGM 부호의 성능을 비교 도시한 그래프이다.
상기 도 8에 도시되어 있는 성능 그래프는 다음과 같은 가정하에 획득된 성능 그래프이다.
(1) 채널 환경: 백색 가산성 가우시안 잡음 채널(AWGN: Additive White Gaussian Noise, 이하 'AWGN'이라 칭하기로 한다)
(2) 내부 LDGM 부호: 부호율 0.5278, 길이 2304, 최대 열 웨이트 6
(3) 외부 LDGM 부호: 부호율 0.9474, 길이 1216, 최대 열 웨이트 5
상기 도 8에서, 'structured cLDGM'으로 기재되어 있는 그래프는 본 발명에서 제안하는 연접 LDGM 부호의 성능 그래프이며, 'regular cLDGM'으로 기재되어 있는 그래프는 종래의 비구조적인(non-structured) 구조를 가지는 연접 LDGM 부호의 성능 그래프이며, 'LDPC 802.16e '로 기재되어 있는 그래프는 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템에서 사용하는 LDPC 부호의 성능 그래프를 나타낸다.
상기 도 8에 도시되어 있는 바와 같이 본 발명에서 제안하는 연접 LDGM 부호의 성능이 종래의 연접 LDGM 부호의 성능에 비해 향상되며, IEEE 802.16e 통신 시스템에서 사용하는 LDPC 부호의 성능과 거의 유사함을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 통신 시스템에서 1개의 복호기만을 사용하여 연접 LDGM 부호를 부호화 및 복호하는 것을 가능하게 함으로써 연접 LDGM 부호 부호화 및 복호시 필요로되는 하드웨어의 복잡도를 감소시키는 것을 가능하게 한다는 이점을 가진다.

Claims (12)

  1. 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 복호하는 방법에 있어서,
    수신 신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 제1신호로 생성하는 과정과,
    상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 과정과,
    상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하는 과정과,
    상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성하는 과정을 포함하고,
    상기 내부 LDGM 부호의 패리티 검사 행렬에는 동일한 열에 존재하는 순열 행렬들 중 동일한 지수값을 가지는 순열 행렬들이 2개 이상 존재하지 않음을 특징으로 하는 연접 LDGM 부호 복호 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 내부 LDGM 부호의 패리티 검사 행렬은 구조적 특성과 불균일 특성을 가짐을 특징으로 하는 연접 LDGM 부호 복호 방법.
  4. 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 복호하는 장치에 있어서,
    제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 인터리버와,
    수신 신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 상기 제1신호로 생성하고, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성하는 LDGM 복호기를 포함하고,
    상기 내부 LDGM 부호의 패리티 검사 행렬에는 동일한 열에 존재하는 순열 행렬들 중 동일한 지수값을 가지는 순열 행렬들이 2개 이상 존재하지 않음을 특징으로 하는 연접 LDGM 부호 복호 장치.
  5. 삭제
  6. 제4항에 있어서,
    상기 내부 LDGM 부호의 패리티 검사 행렬은 구조적 특성과 불균일 특성을 가짐을 특징으로 하는 연접 LDGM 부호 복호 장치.
  7. 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 부호화하는 방법에 있어서,
    내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하는 과정과,
    정보 벡터를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 제1신호를 생성하는 과정과,
    상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 과정과,
    상기 제2신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 연접 LDGM 부호로 생성하는 과정을 포함하고,
    상기 내부 LDGM 부호의 패리티 검사 행렬에는 동일한 열에 존재하는 순열 행렬들 중 동일한 지수값을 가지는 순열 행렬들이 2개 이상 존재하지 않음을 특징으로 하는 연접 LDGM 부호 부호화 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 내부 LDGM 부호의 패리티 검사 행렬은 구조적 특성과 불균일 특성을 가짐을 특징으로 하는 연접 LDGM 부호 복호 방법.
  10. 통신 시스템에서 연접 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호를 부호화하는 장치에 있어서,
    제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하는 인터리버와,
    내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 정보 벡터를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 제1신호를 생성하고, 상기 제2신호를 내부 LDGM 부호의 패리티 검사 행렬을 사용하여 부호화함으로써 연접 LDGM 부호로 생성하는 LDGM 부호화기를 포함하고,
    상기 내부 LDGM 부호의 패리티 검사 행렬에는 동일한 열에 존재하는 순열 행렬들 중 동일한 지수값을 가지는 순열 행렬들이 2개 이상 존재하지 않음을 특징으로 하는 연접 LDGM 부호 부호화 장치.
  11. 삭제
  12. 제10항에 있어서,
    상기 내부 LDGM 부호의 패리티 검사 행렬은 구조적 특성과 불균일 특성을 가짐을 특징으로 하는 연접 LDGM 부호 부호화 장치.
KR1020070033914A 2007-04-05 2007-04-05 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 KR101354731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070033914A KR101354731B1 (ko) 2007-04-05 2007-04-05 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070033914A KR101354731B1 (ko) 2007-04-05 2007-04-05 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080090732A KR20080090732A (ko) 2008-10-09
KR101354731B1 true KR101354731B1 (ko) 2014-01-22

Family

ID=40151775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033914A KR101354731B1 (ko) 2007-04-05 2007-04-05 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법

Country Status (1)

Country Link
KR (1) KR101354731B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106132A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 연접 ｌｄｇｍ 부호 부호화/복호화 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106132A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 연접 ｌｄｇｍ 부호 부호화/복호화 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Joon-Sung Kim 외1인, "Concatenated LDGM Codes with Single Decoder", IEEE Communications Letters, Vol. 10, No. 4, April 2006, p.237-289. *
Joon-Sung Kim 외1인, "Concatenated LDGM Codes with Single Decoder", IEEE Communications Letters, Vol. 10, No. 4, April 2006, p.237-289.*

Also Published As

Publication number Publication date
KR20080090732A (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
KR100946905B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US20170187396A1 (en) Encoding method and apparatus using crc code and polar code
KR100918763B1 (ko) 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
JP4519902B2 (ja) 可変ブロック長を有するブロック低密度パリティ検査符号の符号化／復号化装置及び方法
US8010869B2 (en) Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords
EP2093887B1 (en) Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes
CN101785189B (zh) 编码装置和解码装置
JP5506879B2 (ja) 低密度パリティ検査符号を使用する通信システムのチャネル復号化装置及び方法
US11646818B2 (en) Method and apparatus for encoding/decoding channel in communication or broadcasting system
US7302629B2 (en) Apparatus and method for coding and decoding irregular repeat accumulate codes
US8423860B2 (en) Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same
JP2007531385A (ja) 可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法
JPWO2009060627A1 (ja) 符号化方法および送信装置
EP2523351A1 (en) Encoding method and encoding device
CN110999093B (zh) 用于非二进制ldpc码的扩展最小和(ems)解码的校验节点处理的混合架构
KR20070003294A (ko) 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치
KR20060106132A (ko) 연접 ｌｄｇｍ 부호 부호화/복호화 방법
US8312344B2 (en) Communication method and apparatus using LDPC code
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101413783B1 (ko) 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치
KR20090093778A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR101354731B1 (ko) 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법
KR20180122255A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
JP6789446B2 (ja) 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム
Pathak et al. Performance Analysis of Low-Density Parity Check Codes for 5G Technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee