JP6789446B2 - 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム - Google Patents
送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム Download PDFInfo
- Publication number
- JP6789446B2 JP6789446B2 JP2020522429A JP2020522429A JP6789446B2 JP 6789446 B2 JP6789446 B2 JP 6789446B2 JP 2020522429 A JP2020522429 A JP 2020522429A JP 2020522429 A JP2020522429 A JP 2020522429A JP 6789446 B2 JP6789446 B2 JP 6789446B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- coding rate
- code
- transmitter
- check matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Computational Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Description
図1は、実施の形態にかかる通信システムの機能ブロックを示す図である。通信システム1は、送信機10と受信機20とを備える。送信機10および受信機20は、通信路30を介して互いに接続する。送信機10は、符号化部11と送信部12とを備える。符号化部11は、入力される情報ビット列に対して、符号化率制御信号の指示に基づいた符号化率のLDPC符号化を行い、符号語を送信部12へ出力する。送信するデータである情報ビット列は、送信機10外の図示しない生成部が生成してもよいし、送信機10内で生成してもよい。符号化率制御信号は、図示しない符号化率決定部が生成する。符号化率決定部は、データ伝送の保護要件およびデータ伝送のチャネル状態を勘案して符号化率を決定し、この符号化率を示す符号化率制御信号を符号化部11に送信する。送信部12は、符号語を電波、光、または電気信号などの送信信号に変換し、通信路30を介して送信信号を受信機20に送信する。
Claims (9)
- 検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する符号化部と、
前記符号語を送信する送信部と、
を備え、
マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とする送信機。 - 前記第1の検査行列および前記第2の検査行列はそれぞれ対応する列の重みが等しい部分を有することを特徴とする請求項1に記載の送信機。
- 請求項1または2に記載の送信機が送信する信号を受信し、受信した前記信号を復調する復調部と、
復調した前記信号を用いて低密度パリティ検査符号の復号を行う復号部と、
を備えることを特徴とする受信機。 - 前記復号部は、
前記検査行列の列方向の演算を行うバリアブルノード演算部と、
前記検査行列の行方向の演算を行うチェックノード演算部と、
前記第1の符号化率および前記第2の符号化率に応じた前記検査行列の接続関係となるように、前記バリアブルノード演算部が演算した列と前記チェックノード演算部が演算した行との接続関係を切り替える第1の切替部と、
前記第1の符号化率および前記第2の符号化率に応じた前記検査行列の接続関係となるように、前記チェックノード演算部が演算した行と前記バリアブルノード演算部が演算した列との接続関係を切り替える第2の切替部と、
を備えることを特徴とする請求項3に記載の受信機。 - 請求項1または2に記載の送信機と、
請求項3または4に記載の受信機と、
を備えることを特徴とする通信システム。 - 低密度パリティ検査符号で符号化された信号を送信する送信機および前記信号を受信する受信機で用いられる符号化率の変更方法であって、
前記送信機が、検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する第1のステップと、
前記送信機が、前記符号語を送信する第2のステップと、
前記受信機が、前記信号を受信し、受信した前記信号を復調する第3のステップと、
前記送信機が、復調した前記信号を用いて低密度パリティ検査符号の復号を行う第4のステップと、
を含み、
マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とする符号化率の変更方法。 - 前記第1の検査行列および前記第2の検査行列はそれぞれ対応する列の重みが等しい部分を有することを特徴とする請求項6に記載の符号化率の変更方法。
- 検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語を送信する送信機を制御するための制御回路であって、
前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する処理を、
前記送信機に実行させ、
マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とする制御回路。 - 検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語を送信する送信機を制御するためのプログラムであって、
前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する処理を、
前記送信機に実行させ、
マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とするプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/020540 WO2019229846A1 (ja) | 2018-05-29 | 2018-05-29 | 送信機、受信機、通信システム、および符号化率の変更方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6789446B2 true JP6789446B2 (ja) | 2020-11-25 |
JPWO2019229846A1 JPWO2019229846A1 (ja) | 2020-12-10 |
Family
ID=68697455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020522429A Active JP6789446B2 (ja) | 2018-05-29 | 2018-05-29 | 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US11349497B2 (ja) |
EP (1) | EP3771105B1 (ja) |
JP (1) | JP6789446B2 (ja) |
CN (1) | CN112136276B (ja) |
WO (1) | WO2019229846A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024004047A1 (ja) * | 2022-06-28 | 2024-01-04 | 三菱電機株式会社 | 復号装置、制御回路、記憶媒体および検査行列生成方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
CA2604939A1 (en) * | 2005-04-15 | 2006-10-26 | Trellisware Technologies, Inc. | Clash-free irregular-repeat-accumulate code |
US8103935B2 (en) * | 2005-08-10 | 2012-01-24 | Mitsubishi Electric Corporation | Test matrix generating method, encoding method, decoding method, communication apparatus, communication system, encoder and decoder |
WO2007080827A1 (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Electric Corporation | 検査行列生成方法 |
US20090063930A1 (en) * | 2006-02-02 | 2009-03-05 | Mitsubishi Electric Corporation | Check matrix generating method, encoding method, decoding method, communication device, encoder, and decoder |
WO2008016117A1 (fr) * | 2006-08-04 | 2008-02-07 | Mitsubishi Electric Corporation | Procédé de génération de matrice d'inspection, procédé d'encodage, dispositif et système de communication et encodeur |
US8196014B2 (en) * | 2007-06-29 | 2012-06-05 | Mitsubishi Electric Corporation | Check matrix generating device, check matrix generating method, encoder, transmitter, decoder, and receiver |
CN102612806B (zh) * | 2009-11-17 | 2015-01-28 | 三菱电机株式会社 | 纠错编码方法和装置以及使用了它们的通信系统 |
WO2012039798A2 (en) * | 2010-06-15 | 2012-03-29 | California Institute Of Technology | Rate-compatible protograph ldpc codes |
JP5485069B2 (ja) * | 2010-08-06 | 2014-05-07 | パナソニック株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
JP5875713B2 (ja) | 2013-02-08 | 2016-03-02 | 三菱電機株式会社 | 送信機および受信機、並びに符号化率可変方法 |
US10193570B2 (en) * | 2013-12-03 | 2019-01-29 | Samsung Electronics Co., Ltd | Method of and apparatus for generating spatially-coupled low-density parity-check code |
US9577675B1 (en) * | 2013-12-03 | 2017-02-21 | Marvell International Ltd. | System and method for encoding user data with low-density parity-check codes with flexible redundant parity check matrix structures |
US10509603B2 (en) * | 2016-07-29 | 2019-12-17 | Western Digital Technologies, Inc. | Hierarchical variable code rate error correction coding |
WO2018084735A1 (en) * | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN111527705B (zh) * | 2018-01-23 | 2022-04-22 | 华为技术有限公司 | 用于解码器重用的信道码构造 |
-
2018
- 2018-05-29 WO PCT/JP2018/020540 patent/WO2019229846A1/ja unknown
- 2018-05-29 JP JP2020522429A patent/JP6789446B2/ja active Active
- 2018-05-29 CN CN201880093553.2A patent/CN112136276B/zh active Active
- 2018-05-29 EP EP18921057.8A patent/EP3771105B1/en active Active
-
2020
- 2020-11-16 US US17/098,648 patent/US11349497B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN112136276A (zh) | 2020-12-25 |
US11349497B2 (en) | 2022-05-31 |
EP3771105A4 (en) | 2021-04-28 |
JPWO2019229846A1 (ja) | 2020-12-10 |
US20210067174A1 (en) | 2021-03-04 |
EP3771105A1 (en) | 2021-01-27 |
WO2019229846A1 (ja) | 2019-12-05 |
EP3771105B1 (en) | 2022-10-05 |
CN112136276B (zh) | 2023-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11824558B2 (en) | Method and apparatus for encoding and decoding of low density parity check codes | |
US8689093B2 (en) | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code | |
US10848183B2 (en) | Method and apparatus for encoding and decoding low density parity check codes | |
US10727870B2 (en) | Method and apparatus for encoding and decoding low density parity check codes | |
US7934146B2 (en) | Method, apparatus and computer program product providing for data block encoding and decoding | |
WO2014122772A1 (ja) | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 | |
KR20150118992A (ko) | 높은 레이트, 높은 병렬성, 및 낮은 에러 플로어를 위해 준순환 구조들 및 펑처링을 사용하는 ldpc 설계 | |
US10374632B2 (en) | Low density parity check coded modulation for optical communications | |
US8190977B2 (en) | Decoder of error correction codes | |
JP6789446B2 (ja) | 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム | |
US9356734B2 (en) | Transmitter, receiver, and signal processing method thereof | |
US11218166B1 (en) | Early convergence for decoding of LDPC codes | |
JP6532636B2 (ja) | 中継装置 | |
JP2011109228A (ja) | 復号装置及び方法 | |
JP7038910B2 (ja) | 復号装置、制御回路および記憶媒体 | |
US11031954B1 (en) | Data decoding method using LDPC code as error correction code and data transmitting method thereof | |
KR101354731B1 (ko) | 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 | |
Pathak et al. | Performance Analysis of Low-Density Parity Check Codes for 5G Technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200625 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200625 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6789446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |