JP6789446B2 - 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム - Google Patents

送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム Download PDF

Info

Publication number
JP6789446B2
JP6789446B2 JP2020522429A JP2020522429A JP6789446B2 JP 6789446 B2 JP6789446 B2 JP 6789446B2 JP 2020522429 A JP2020522429 A JP 2020522429A JP 2020522429 A JP2020522429 A JP 2020522429A JP 6789446 B2 JP6789446 B2 JP 6789446B2
Authority
JP
Japan
Prior art keywords
matrix
coding rate
code
transmitter
check matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020522429A
Other languages
English (en)
Other versions
JPWO2019229846A1 (ja
Inventor
和夫 久保
和夫 久保
吉田 英夫
英夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6789446B2 publication Critical patent/JP6789446B2/ja
Publication of JPWO2019229846A1 publication Critical patent/JPWO2019229846A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、LDPC(Low−Density Parity−Check:低密度パリティ検査)符号を用いて誤り訂正を行う送信機、受信機、通信システム、および符号化率の変更方法に関する。
近年の光通信システムおよび無線通信システムにおいて、伝送容量の拡大および伝送距離の拡大のために、データに誤り訂正符号が適用されている。誤り訂正符号は、有線通信システム、無線通信システム、および記憶装置で使用されるデータの誤りを訂正するために用いられる。誤り訂正符号化処理を行うことにより送信側で送信するデータに冗長なビットを付加することで、受信したデータに誤りが生じたとしても、誤りを訂正することができる。誤り訂正符号の符号化率、および復号方式によって、訂正可能な誤りビット数は異なる。
誤り訂正符号としては、例えばハミング符号、BCH(Bose−Chaudhuri−Hocquenghem)符号、またはRS(Reed−Solomon)符号などが挙げられる。誤り訂正符号においては、送信データ(フレームを構成するオーバヘッド等を含む)を情報ビットと呼び、情報ビットに付加される冗長ビットのことをパリティビットと呼ぶ。また、情報ビットとパリティビットとを合わせたビット列を符号語と呼ぶ。ブロック符号と呼ばれる誤り訂正符号では、あらかじめ設定されたビット数の単位で、情報ビットからパリティビットを算出する。つまり、1つの符号語内の情報ビット数およびパリティビット数は決められており、それぞれ、情報ビット数は情報ビット長と呼ばれ、パリティビット数はパリティビット長と呼ばれる。また、符号語のビット数は符号長と呼ばれる。
光通信システムおよび無線通信システムにおいては、伝送容量の拡大および伝送距離の拡大の需要が顕著であり、日々、強力な誤り訂正符号の適用および提案が行われている。近年、誤り訂正符号として、LDPC符号が広く用いられてきている。LDPC符号は、非ゼロ要素の少ない、疎なパリティ検査行列(以下、「検査行列」と称する)で定義されるブロック符号である。これから説明する検査行列の各行列要素は、0または1であるものとする。また、検査行列の列に含まれる1の数を列重み、検査行列の行に含まれる1の数を行重みと呼ぶ。また、検査行列の各列は、符号語を構成する各ビットに対応する。つまり、検査行列の列数は、符号長となる。また、検査行列の行数は、検査行列がフルランクである場合には、パリティビット長と等しい。
特許文献1では、LDPC符号の誤り訂正性能向上を実現する手法として、空間結合FEC(Spatially−Coupled Forward Error Correction)構成が提案されている。また、特許文献1では、検査行列の一部の列からなる部分行列の行を並べ替えた行列構造として高い誤り訂正性能を実現するとともに、送受信するパリティビットを削減して符号化率を変更可能とする方法が示されている。つまり、特許文献1では空間結合LDPC符号の性能を維持しつつ符号化率を変更可能とし、高効率に誤り訂正性能を向上させる方法が記載されている。
特許第5875713号公報
しかしながら、特許文献1に記載の訂正性能向上の方法は、低い符号化率の符号語から高い符号化率とする際に、パンクチャと呼ばれるパリティを間引く手法を用いているため、幾ばくかの性能劣化は否めない。また、パリティを間引く前の符号語の処理に必要なスループットで符号化および復号する必要があるため、動作周波数の増加、または繰り返し復号回数の低下等が生じ、ひいては、消費電力の増加および誤り訂正性能の劣化が生じる課題があった。
本発明は、上記に鑑みてなされたものであって、消費電力の増加および誤り訂正性能の劣化を抑制することができる送信機を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる送信機は、検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、符号語の生成に用いる検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、第1の検査行列の定められた位置の巡回置換行列をマスクするとともに行を追加することにより第2の検査行列を生成する符号化部と、符号語を送信する送信部と、を備え、マスクされた後の第1の検査行列の列重みに、追加された行の列重みを加えた値は閾値以下であることを特徴とする。
本発明にかかる送信機は、消費電力の増加および誤り訂正性能の劣化を抑制するという効果を奏する。
実施の形態にかかる通信システムの機能ブロックを示す図 実施の形態にかかる復号部の機能ブロックを示す図 制御回路を示す図 巡回置換行列を示す図 実施の形態にかかる符号化率R1のLDPC符号の検査行列の例を示す図 実施の形態にかかる符号化率R2のLDPC符号の検査行列の例を示す図 実施の形態にかかる符号化率R2のLDPC符号の検査行列の別の一例を示す図 実施の形態にかかる検査行列ごとのLDPC符号の誤り訂正性能の特性を示す図 本実施の形態にかかるバリアブルノードおよびチェックノードによるタナーグラフを示す図
以下に、本発明の実施の形態にかかる送信機、受信機、通信システム、および符号化率の変更方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、実施の形態にかかる通信システムの機能ブロックを示す図である。通信システム1は、送信機10と受信機20とを備える。送信機10および受信機20は、通信路30を介して互いに接続する。送信機10は、符号化部11と送信部12とを備える。符号化部11は、入力される情報ビット列に対して、符号化率制御信号の指示に基づいた符号化率のLDPC符号化を行い、符号語を送信部12へ出力する。送信するデータである情報ビット列は、送信機10外の図示しない生成部が生成してもよいし、送信機10内で生成してもよい。符号化率制御信号は、図示しない符号化率決定部が生成する。符号化率決定部は、データ伝送の保護要件およびデータ伝送のチャネル状態を勘案して符号化率を決定し、この符号化率を示す符号化率制御信号を符号化部11に送信する。送信部12は、符号語を電波、光、または電気信号などの送信信号に変換し、通信路30を介して送信信号を受信機20に送信する。
受信機20は、復調部21と復号部22とを備える。復調部21は、送信機10から受信した信号を用いて対数尤度比(LLR:Log−Likelihood Ratio)ビット列を算出し、算出したLLRビット列を復号部22へ出力する。LLRは、各ビットに対して算出される値であり各ビットが0であるか、または各ビットが1であるかを表すとともに、各ビットの確からしさも表す。例えば、あるビットのLLRが正の値であって、かつ絶対値が大きければ、このビットが0である可能性が高いことを示し、あるビットのLLRが負の値であって、かつ絶対値が大きければ、このビットが1である可能性が高いことを示す。また、LLRが0の場合には、このビットが0であるか、または1であるか全く情報がないことを示す。なお、逆に、あるビットのLLRが負の値であって、かつ絶対値が大きければ、このビットが0である可能性が高いことを示し、あるビットのLLRが正の値であって、かつ絶対値が大きければ、このビットが1である可能性が高いことを示すように定義される場合もある。復号部22は、LLRビット列を用いて、符号化率制御信号の指示に基づいた符号化率のLDPC符号の復号を行い、復号結果ビット列を出力する。
図2は、実施の形態にかかる復号部22の機能ブロックを示す図である。復号部22は、バリアブルノード演算部221と、チェックノード演算部222と、第1の切替部223と、第2の切替部224とを備える。
バリアブルノード演算部221にはLLRビット列が入力される。バリアブルノード演算部221は、復号するために検査行列とLLRビット列とを用いた確率伝搬法による列方向の演算を行い、演算結果を第1の切替部223に出力する。チェックノード演算部222は、検査行列とLLRビット列とを用いた確率伝搬法による行方向の演算を行い、演算結果を第2の切替部224に出力する。バリアブルノード演算部221は、一定回数の繰り返し復号処理が完了すると、復号結果ビット列を外部へ出力する。第1の切替部223は、符号化率制御信号に示される符号化率に従い、バリアブルノード演算部221が演算した列とチェックノード演算部222が演算した行との接続関係を切り替える。第1の切替部223から出力されるバリアブルノード演算部221の演算結果は、チェックノード演算部222に入力される。第2の切替部224は、符号化率制御信号の指示する符号化率に従い、チェックノード演算部222が演算した行とバリアブルノード演算部221が演算した列との接続関係を切り替える。第2の切替部224から出力されるチェックノード演算部222の演算結果は、バリアブルノード演算部221に入力される。第1の切替部223および第2の切替部224が行う接続関係の切替動作の詳細は後述する。
実施の形態にかかる符号化部11、送信部12、復調部21、および復号部22は、各処理を行う電子回路である処理回路により実現される。
本処理回路は、専用のハードウェアであっても、メモリ及びメモリに格納されるプログラムを実行するCPU(Central Processing Unit、中央演算装置)を備える制御回路であってもよい。ここでメモリとは、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリなどの、不揮発性または揮発性の半導体メモリ、磁気ディスク、光ディスクなどが該当する。本処理回路がCPUを備える制御回路である場合、この制御回路は例えば、図3に示す構成の制御回路300となる。
図3に示すように、制御回路300は、CPUであるプロセッサ300aと、メモリ300bとを備える。図3に示す制御回路300により実現される場合、プロセッサ300aがメモリ300bに記憶された、各処理に対応するプログラムを読みだして実行することにより実現される。また、メモリ300bは、プロセッサ300aが実施する各処理における一時メモリとしても使用される。
符号化部11および復号部22における符号化率の変更方法について説明する。通信システム1は、複数の符号化率に対応するために複数の検査行列を用いて符号化および復号を行うよう構成すると、回路規模が増大してしまう。このため、通信システム1の省回路規模化のために効率的に符号化率を変更可能とする必要がある。まず、符号化部11および復号部22で用いられる誤り訂正符号の検査行列のデータ構造について説明する。
図4は、巡回置換行列を示す図である。巡回置換行列は、単位行列を巡回シフトした行列である。巡回シフトとは、通常の右にシフトする場合、シフト後に行列の右側にはみ出してしまう列を、行列の最も左側の列に挿入する操作のことである。ここで、シフトする列数は、シフト量と呼ばれる。LDPC符号の検査行列が、巡回置換行列を小検査行列とした区分行列で表される場合に、このLDPC符号は、擬似巡回(QC:Quasi−Cyclic)LDPC符号と呼ばれる。QC−LDPC符号は、検査行列の構成および回路実装が比較的容易であり、実用上よく用いられる。
図5は、実施の形態にかかる符号化率R1のLDPC符号の検査行列の例を示す図である。本実施の形態では、図5に示す検査行列を第1の検査行列と呼ぶ。第1の検査行列は、小検査行列が巡回置換行列の区分行列で構成されている検査行列である。符号化率R1は、第1の符号化率とも呼ばれる。符号化率は、列数の比、つまり、(領域H1の列数)÷(領域H1の列数+領域H2の列数)の式によって求められる。また、符号化率R1の行数は符号化率R1のパリティ列数と等しい。巡回置換行列は、図5において斜めに連なる小さな四角形で示される。巡回置換行列は、各々シフト量が異なるものとする。しかし、シフト量が同じ巡回置換行列があってもよい。第1の検査行列は、領域H1および領域H2を有す。領域H1は、情報ビットを含む領域である。領域H2は、符号化率R1のパリティビットを含む領域である。第1の検査行列は、領域H1の列重みを閾値以下としてウォーターフォール特性の優れた高い誤り訂正性能を実現するとともに、領域H2の列重みを小さくして、省回路規模化を図った例である。列重みが閾値以下とは、列重みが4,3、または4および3の混在であることをいう。列重みが小さいとは、列重みが概ね2であることをいう。ウォーターフォール特性とは、ある入力ビット誤り率を境に急激に復号後のビット誤り率が低下する特性を示す。
図6は、実施の形態にかかる符号化率R2のLDPC符号の検査行列の例を示す図である。本実施の形態では、図6に示す検査行列を第2の検査行列と呼ぶ。第2の検査行列は、領域H1および領域H2に加えて、領域H3および領域H4を含む。領域H3は、情報ビットを含む領域である。領域H4は、符号化率R2を満たすために追加されたパリティビットの領域であり、領域H2および領域H4を合わせた領域が符号化率R2のパリティビットとなる。符号化率R2は、第2の符号化率とも呼ばれる。第2の符号化率は、第1の符号化率より符号化率の値が小さい。符号化率制御信号に基づいて、符号化率R1を小さくして誤り訂正性能を向上させる場合、第2の検査行列のように符号化率R1の検査行列を保持したまま、列重みの小さい領域H3、および列重みの小さい領域H4を設けるように符号化率R2の検査行列を構成すると、符号化率R1と符号化率R2との検査行列を共用化できる。このため、省回路規模化を図ることができる。
図7は、実施の形態にかかる符号化率R2のLDPC符号の検査行列の別の一例を示す図である。本実施の形態では、図7に示す検査行列を第2の検査行列の別の一例と呼ぶ。第2の検査行列の別の一例は、領域H1以外は第2の検査行列と同様の構成である。第2の検査行列の別の一例では領域H1において、定められた一部の擬似巡回行列がマスクされる。ここで、マスクとは行列に含まれる1を0に反転させることをいう。図7にマスクした擬似巡回行列を灰塗りで示す。第2の検査行列の別の一例は、領域H3とマスクした領域H1とを含めた情報ビットの列の列重みが閾値以下を維持するよう構成する。なお、検査行列は、検査行列の一部の列からなる部分行列に対して、行を並び替えた行列構造とすると、擬似巡回行列の配置は規則性を有する。このため、第2の検査行列の別の一例の領域H1において、マスクする一部の擬似巡回行列にも規則性を持たせて定めればよく、また、領域H3にも規則性を持たせて列重みが閾値以下を維持するような、擬似巡回行列を配置すればよい。このため、第1の検査行列および第2の検査行列は、それぞれ対応する列の重みが等しい部分を有することで、第1の検査行列と第2の検査行列とを切り替え可能にし、効率的で簡易に符号化率を変更可能とすることを高性能に実現できる。
また、第2の検査行列の領域H3の列重みが小さすぎると、エラーフロア特性が劣化する。一方、領域H3の列重みを一定の行重み以上にすると、領域H1に領域H3を加えた列重みが大きくなるため、ウォーターフォール特性が劣化する。エラーフロア特性とは、SNR(Signal−to−Noise Ratio)の向上に対する復号後のビット誤り率の低下が鈍化する特性を示し、エラーフロア特性が劣化するとは、SNRが高い状態でもビット誤り率が高いことをいう。ウォーターフォール特性が劣化するとは、急激に復号後のビット誤り率が低下するときの、入力ビット誤り率の値が低くなることをいう。第2の検査行列の別の一例では、定められた一部の擬似巡回行列がマスクされることで、領域H3の列重みが小さくなることが抑制され、また、領域H1に領域H3を加えた列重みが大きくなることが抑制されるため、エラーフロア特性およびウォーターフォール特性が劣化することを抑制することができる。
図8は、実施の形態にかかる検査行列ごとのLDPC符号の誤り訂正性能の特性を示す図である。図8は、横軸を入力ビット誤り率、縦軸を復号後のビット誤り率として表した図である。図8では、第1の検査行列の誤り性能の特性を符号Aとして示し、第2の検査行列の誤り性能の特性を符号Bとして示し、第2の検査行列の別の一例の誤り性能の特性を符号Cとして示す。図8に示すように、符号Cは符号Bに比べて、ウォーターフォール特性に優れた誤り訂正性能を有する。また、符号化率が符号Cの方が符号Aより良いため、符号Cは符号Aに比べて優れた誤り訂正性能を有する。
図9は、本実施の形態にかかるバリアブルノードおよびチェックノードによるタナーグラフを示す図である。チェックノードC1〜Cmは検査行列の各行、バリアブルノードV1〜Vnは検査行列の各列に対応する。なお、使用する検査行列に応じて、バリアブルノードとチェックノード間はそれぞれ接続されるが、詳細な接続関係は省略する。第1の切替部223は、符号化率制御信号の指示に従い、符号化率R1の検査行列、または符号化率R2の検査行列のいずれかの接続関係となるように、バリアブルノード演算部221が演算した列とチェックノード演算部222が演算した行との接続関係を切り替える。また、第2の切替部224は、符号化率制御信号の指示に従い、符号化率R1の検査行列、または符号化率R2の検査行列のいずれかの接続関係となるように、チェックノード演算部222が演算した行とバリアブルノード演算部221が演算した列との接続関係を切り替える。換言すれば、第1の切替部223は、符号化率制御信号に従って、検査行列に応じたタナーグラフとなるように、チェックノードとバリアブルノードとの接続関係を切り替える。第2の切替部224は、符号化率制御信号に従って、検査行列に応じたタナーグラフとなるように、バリアブルノードとチェックノードとの接続関係を切り替える。
以上、説明したように、本実施の形態では、送信機10は、符号化率の大きな検査行列である第1の検査行列を保持するとともに、一部の擬似巡回行列をマスクし、符号化率の小さな検査行列の列重みが閾値以下となるように構成した第2の検査行列の別の一例を保持し、符号化率制御信号に応じて第1の検査行列と第2の検査行列とを切り替え可能とするので、ウォーターフォール特性の優れた符号化率を変更可能なLDPC符号が実現できる。また、第1の検査行列と第2の検査行列の別の一例とで検査行列を共用化するよう構成し、バリアブルノードとチェックノード間の接続関係を切り替えるよう構成したので、省回路規模化することができ、消費電力の増加を抑制することができる。また、第1の検査行列の領域H1の各列の列重みと、第2の検査行列の別の一例の領域H1の列重みに領域H3の列重みを加えた各列の列重みとが等しい部分を有することで、マスク部分のチェックノード出力を、追加したチェックノード出力に切り替えることができ、復号回路において効率的なバリアブルノード演算の共用化が可能となる。
本実施の形態では、領域H1および、領域H1と領域H3とを加えた各列の列重みを全て閾値以下とした例について説明したが、一部については領域H1および領域H1と領域H3とを加えた各列の列重みが閾値よりも大きく構成してもよい。一部については列重みを大きく構成した場合は、ウォーターフォール特性が向上する効果が得られる場合がある。列重みを大きくする時、領域H3の一部に列重みを追加することとしても良い。また、本実施の形態では、領域H2、または領域H4の各列の列重みを全て小さくした例について説明したが、領域H2、または領域H4の列の列重みを大きく構成してもよく、この場合にも、エラーフロア特性が改善する効果が得られる場合がある。領域H2、または領域H4の列の列重みを大きく構成した時、領域H1と同行列の領域H4の列重みの追加が、マスク分以下であれば、マスク部分のバリアブルノード出力を、追加したバリアブルノード出力に切り替えることができ、復号回路において効率的なチェックノード演算の共用化が可能となる。なお、本実施の形態では、巡回置換行列を小検査行列とした擬似巡回LDPC符号の符号化率の変更方法について説明したが、巡回置換行列を用いないLDPC符号においても同様な効果を奏する。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1 通信システム、10 送信機、11 符号化部、12 送信部、20 受信機、21 復調部、22 復号部、30 通信路、221 バリアブルノード演算部、222 チェックノード演算部、223 第1の切替部、224 第2の切替部、300 制御回路、300a プロセッサ、300b メモリ、R1,R2 符号化率。

Claims (9)

  1. 検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する符号化部と、
    前記符号語を送信する送信部と、
    を備え
    マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とする送信機。
  2. 前記第1の検査行列および前記第2の検査行列はそれぞれ対応する列の重みが等しい部分を有することを特徴とする請求項1に記載の送信機。
  3. 請求項1または2に記載の送信機が送信する信号を受信し、受信した前記信号を復調する復調部と、
    復調した前記信号を用いて低密度パリティ検査符号の復号を行う復号部と、
    を備えることを特徴とする受信機。
  4. 前記復号部は、
    前記検査行列の列方向の演算を行うバリアブルノード演算部と、
    前記検査行列の行方向の演算を行うチェックノード演算部と、
    前記第1の符号化率および前記第2の符号化率に応じた前記検査行列の接続関係となるように、前記バリアブルノード演算部が演算した列と前記チェックノード演算部が演算した行との接続関係を切り替える第1の切替部と、
    前記第1の符号化率および前記第2の符号化率に応じた前記検査行列の接続関係となるように、前記チェックノード演算部が演算した行と前記バリアブルノード演算部が演算した列との接続関係を切り替える第2の切替部と、
    を備えることを特徴とする請求項3に記載の受信機。
  5. 請求項1または2に記載の送信機と、
    請求項3または4に記載の受信機と、
    を備えることを特徴とする通信システム。
  6. 低密度パリティ検査符号で符号化された信号を送信する送信機および前記信号を受信する受信機で用いられる符号化率の変更方法であって、
    前記送信機が、検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する第1のステップと、
    前記送信機が、前記符号語を送信する第2のステップと、
    前記受信機が、前記信号を受信し、受信した前記信号を復調する第3のステップと、
    前記送信機が、復調した前記信号を用いて低密度パリティ検査符号の復号を行う第4のステップと、
    を含み、
    マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とする符号化率の変更方法。
  7. 前記第1の検査行列および前記第2の検査行列はそれぞれ対応する列の重みが等しい部分を有することを特徴とする請求項6に記載の符号化率の変更方法。
  8. 検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語を送信する送信機を制御するための制御回路であって、
    前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する処理を、
    前記送信機に実行させ
    マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とする制御回路。
  9. 検査行列を用いて低密度パリティ検査符号の符号化を行うことにより符号語を生成し、前記符号語を送信する送信機を制御するためのプログラムであって、
    前記符号語の生成に用いる前記検査行列を、複数の巡回置換行列を含む第1の符号化率の第1の検査行列と、前記第1の符号化率より小さい第2の符号化率の第2の検査行列とで切り替え可能であり、前記第1の検査行列の定められた位置の前記巡回置換行列をマスクするとともに行を追加することにより前記第2の検査行列を生成する処理を、
    前記送信機に実行させ
    マスクされた後の前記第1の検査行列の列重みに、追加された前記行の列重みを加えた値は閾値以下であることを特徴とするプログラム。
JP2020522429A 2018-05-29 2018-05-29 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム Active JP6789446B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020540 WO2019229846A1 (ja) 2018-05-29 2018-05-29 送信機、受信機、通信システム、および符号化率の変更方法

Publications (2)

Publication Number Publication Date
JP6789446B2 true JP6789446B2 (ja) 2020-11-25
JPWO2019229846A1 JPWO2019229846A1 (ja) 2020-12-10

Family

ID=68697455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522429A Active JP6789446B2 (ja) 2018-05-29 2018-05-29 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム

Country Status (5)

Country Link
US (1) US11349497B2 (ja)
EP (1) EP3771105B1 (ja)
JP (1) JP6789446B2 (ja)
CN (1) CN112136276B (ja)
WO (1) WO2019229846A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004047A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 復号装置、制御回路、記憶媒体および検査行列生成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
CA2604939A1 (en) * 2005-04-15 2006-10-26 Trellisware Technologies, Inc. Clash-free irregular-repeat-accumulate code
US8103935B2 (en) * 2005-08-10 2012-01-24 Mitsubishi Electric Corporation Test matrix generating method, encoding method, decoding method, communication apparatus, communication system, encoder and decoder
WO2007080827A1 (ja) * 2006-01-10 2007-07-19 Mitsubishi Electric Corporation 検査行列生成方法
US20090063930A1 (en) * 2006-02-02 2009-03-05 Mitsubishi Electric Corporation Check matrix generating method, encoding method, decoding method, communication device, encoder, and decoder
WO2008016117A1 (fr) * 2006-08-04 2008-02-07 Mitsubishi Electric Corporation Procédé de génération de matrice d'inspection, procédé d'encodage, dispositif et système de communication et encodeur
US8196014B2 (en) * 2007-06-29 2012-06-05 Mitsubishi Electric Corporation Check matrix generating device, check matrix generating method, encoder, transmitter, decoder, and receiver
CN102612806B (zh) * 2009-11-17 2015-01-28 三菱电机株式会社 纠错编码方法和装置以及使用了它们的通信系统
WO2012039798A2 (en) * 2010-06-15 2012-03-29 California Institute Of Technology Rate-compatible protograph ldpc codes
JP5485069B2 (ja) * 2010-08-06 2014-05-07 パナソニック株式会社 誤り訂正復号装置及び誤り訂正復号方法
JP5875713B2 (ja) 2013-02-08 2016-03-02 三菱電機株式会社 送信機および受信機、並びに符号化率可変方法
US10193570B2 (en) * 2013-12-03 2019-01-29 Samsung Electronics Co., Ltd Method of and apparatus for generating spatially-coupled low-density parity-check code
US9577675B1 (en) * 2013-12-03 2017-02-21 Marvell International Ltd. System and method for encoding user data with low-density parity-check codes with flexible redundant parity check matrix structures
US10509603B2 (en) * 2016-07-29 2019-12-17 Western Digital Technologies, Inc. Hierarchical variable code rate error correction coding
WO2018084735A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
CN111527705B (zh) * 2018-01-23 2022-04-22 华为技术有限公司 用于解码器重用的信道码构造

Also Published As

Publication number Publication date
CN112136276A (zh) 2020-12-25
US11349497B2 (en) 2022-05-31
EP3771105A4 (en) 2021-04-28
JPWO2019229846A1 (ja) 2020-12-10
US20210067174A1 (en) 2021-03-04
EP3771105A1 (en) 2021-01-27
WO2019229846A1 (ja) 2019-12-05
EP3771105B1 (en) 2022-10-05
CN112136276B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US11824558B2 (en) Method and apparatus for encoding and decoding of low density parity check codes
US8689093B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
US10848183B2 (en) Method and apparatus for encoding and decoding low density parity check codes
US10727870B2 (en) Method and apparatus for encoding and decoding low density parity check codes
US7934146B2 (en) Method, apparatus and computer program product providing for data block encoding and decoding
WO2014122772A1 (ja) 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法
KR20150118992A (ko) 높은 레이트, 높은 병렬성, 및 낮은 에러 플로어를 위해 준순환 구조들 및 펑처링을 사용하는 ldpc 설계
US10374632B2 (en) Low density parity check coded modulation for optical communications
US8190977B2 (en) Decoder of error correction codes
JP6789446B2 (ja) 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム
US9356734B2 (en) Transmitter, receiver, and signal processing method thereof
US11218166B1 (en) Early convergence for decoding of LDPC codes
JP6532636B2 (ja) 中継装置
JP2011109228A (ja) 復号装置及び方法
JP7038910B2 (ja) 復号装置、制御回路および記憶媒体
US11031954B1 (en) Data decoding method using LDPC code as error correction code and data transmitting method thereof
KR101354731B1 (ko) 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법
Pathak et al. Performance Analysis of Low-Density Parity Check Codes for 5G Technology

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200625

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6789446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250