WO2007080827A1 - 検査行列生成方法 - Google Patents

検査行列生成方法 Download PDF

Info

Publication number
WO2007080827A1
WO2007080827A1 PCT/JP2007/050021 JP2007050021W WO2007080827A1 WO 2007080827 A1 WO2007080827 A1 WO 2007080827A1 JP 2007050021 W JP2007050021 W JP 2007050021W WO 2007080827 A1 WO2007080827 A1 WO 2007080827A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix
check matrix
parity check
code
mask
Prior art date
Application number
PCT/JP2007/050021
Other languages
English (en)
French (fr)
Inventor
Wataru Matsumoto
Rui Sakai
Hideo Yoshida
Original Assignee
Mitsubishi Electric Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corporation filed Critical Mitsubishi Electric Corporation
Priority to US12/160,432 priority Critical patent/US20100229066A1/en
Priority to JP2007553887A priority patent/JP4598085B2/ja
Publication of WO2007080827A1 publication Critical patent/WO2007080827A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Definitions

  • the present invention relates to a coding technique in digital communication, and in particular, a parity check matrix generation method for generating a parity check matrix for an LDP C (Low-Density Parity Check) code, and the parity check matrix
  • the present invention relates to an encoding method for encoding predetermined information bits and a communication apparatus.
  • Non-Patent Document 1 a quasi-cyclic (QC) code (see Non-Patent Document 1) is adopted as an example of an LDPC code.
  • the LDPC encoder receives a message (m 1, m 2,.
  • the LDPC decoder in the receiver performs iterative decoding using the “sum-product algorithm” on the demodulated result, and the decoded result (original message m, m, ... ⁇ , M).
  • Non-Patent Document 1 proposes the following parity check matrix of the QC code as a parity check matrix for the LDPC code.
  • Equation (2) Can be defined as in equation (2). Note that p is an odd prime number (other than 2), L is the number of cyclic permutations in the parity check matrix H in the horizontal direction (column direction), and J is Paris.
  • I (p) is the row number: r (0 ⁇ r ⁇ p— 1), j, l
  • FIG. 11 shows a case where an example of a parity check matrix is represented by a Tanner graph.
  • the node corresponding to each column is called bit node b (l ⁇ n ⁇ N) in the parity check matrix H of the binary M rows and XN columns of ⁇ 0, 1 ⁇ in the figure (in the figure)
  • Node corresponding to each row is a check node c (l ⁇ m ⁇ M) (corresponds to the mouth in the figure), and "1" is m at the intersection of the row and column of the parity check matrix
  • the bipartite graph that connects the bit node and the check node with a branch is called a Tanner graph.
  • a loop means a closed circuit starting from a specific node (corresponding to a circle or a mouth in the figure) and ending at that node, and an inner diameter means its smallest loop. Taste.
  • the length of the loop is expressed by the number of branches that make up the closed circuit. Depending on the length, the length of the loop is simply expressed as loop 4, loop 6, loop 8.
  • Non-Patent Document 1 the parity check matrix of Q, L) QC—LDPC code ⁇
  • Non-Patent Literature l M. Fossorier "Quasi-Cyclic Low Density Parity Check Code" ISI T2003, ppl50, Japan, June 29— July 4, 2003
  • the parity check matrix generation method is a parity check matrix generation method for generating a parity check matrix for an LDPC (Low-Density Parity Check) code, which is a cyclic permutation matrix.
  • LDPC Low-Density Parity Check
  • a quasi-cyclic matrix generation step that generates a regular quasi-cyclic matrix (with uniform row and column weights) that is arranged in the row and column directions and has a specific regularity in the cyclic permutation matrix, and a mask Obtaining a non-regular parity check matrix having an LDGM (Low Density Generation Matrix) structure in which a pseudo-cyclic matrix and a matrix in which a cyclic permutation matrix are arranged in a staircase pattern are arranged at predetermined positions, and the regular pseudo-cyclic matrix
  • a mask matrix generation step for generating a mask matrix that can correspond to one coding rate among a plurality of coding rates, in order to make the non-regularity (the weights of the rows and columns are non-uniform), Use mask matrix to A parity check matrix that masks the regular notity check matrix and generates a parity check matrix that combines the masked non-regular parity check matrix and the stepped lower triangular matrix to satisfy one coding
  • the circuit scale can be greatly reduced.
  • FIG. 1 is a block diagram showing a configuration of a communication system according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing details of the configuration of the communication system according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram showing a configuration of an irregular parity check matrix according to Embodiment 2 of the present invention.
  • FIG. 4 is a diagram comparing the performance of the code configuration method according to Embodiments 1 and 2 of the present invention and that of Embodiment 3 with the night code configuration method.
  • FIG. 5 is an explanatory diagram of a code configuration method according to Embodiment 3 of the present invention.
  • FIG. 6 is an explanatory diagram of a code configuration method according to Embodiment 3 of the present invention.
  • FIG. 7 shows a structure of a parity check matrix according to Embodiment 3 of the present invention.
  • FIG. 8 is a diagram showing a configuration of a parity check matrix according to Embodiment 5 of the present invention.
  • FIG. 9 is a diagram showing a configuration of a parity check matrix according to Embodiment 6 of the present invention.
  • FIG. 10 is a diagram showing an example of a parity check matrix.
  • FIG. 11 is a diagram showing a parity check matrix in LDPC code processing by a Tanner graph.
  • FIG. 1 is a diagram showing a configuration example of a communication system including a transmission device and a reception device according to Embodiment 1 of the present invention.
  • the transmitter 1 is configured to include an LDPC encoder 11, a parity check matrix generator 12, and a modulator 13.
  • Communication path 2 is typically an information transmission path such as a wireless transmission network or an optical transmission network.
  • the receiving device 3 includes a demodulator 14 and an LDPC decoder 15.
  • the communication path 2 does not necessarily need to be capable of bidirectional communication, and may be configured to transmit information, for example, by directly transporting a storage medium.
  • the transmission device 1 is a device that writes information to a storage medium
  • the reception device 2 is a device that reads information from the storage medium.
  • the parity check matrix ⁇ output from the parity check matrix generator 12 is a parity check matrix of ⁇ rows X ⁇ columns subjected to masking processing based on a predetermined masking rule!
  • Modulated signal X is transmitted via communication path 2 and received by receiver 3.
  • Modulation signal y (y, y, ..., y
  • the demodulator 14 performs digital demodulation on the received modulated signal y according to the modulation method employed on the transmitting device side such as BPSK, QPSK, and multilevel QAM.
  • the demodulation result is input to the LDPC decoder 15.
  • FIG. 2 is a block diagram showing a detailed configuration of the notity check matrix generator 12.
  • QC—LDPC (pseudo-cyclic LDPC) parity check matrix storage means 21 is a memory for storing QC—LDPC parity check matrix H (hereinafter simply referred to as parity check matrix H) of the LDGM structure.
  • the masking means 22 receives the check matrix H from the QC—LDPC check matrix storage means 21.
  • coding rate 23 a plurality of coding rates are assumed. That is, the communication system of this embodiment adapts a common check matrix H to a plurality of assumed coding rates.
  • h represents the element (matrix component) of row number m and column number n in parity check matrix H.
  • P is the number of information bits K, and the minimum j assumed as coding rate 23
  • I (p) is the row number r (where 0 ⁇ r ⁇ p— 1
  • a prime number other than 2 is usually selected as p.
  • p is variable, it may be an odd number. If p is assumed to be variable while being a prime number, it is necessary to store the prime number in a memory, but in the case of an odd number, there is an advantage that a memory is not required. Compared to the case where p is a prime number, even if it is an odd number, even if the performance deteriorates when puncturing with a high sign rate, the deterioration is slight.
  • a portion corresponding to an information bit that is, a partial matrix up to a column equal to the number of information bits, among components of a check matrix is referred to as a "left matrix”.
  • the number of information bits is K
  • the submatrix that cuts out only the column components from the 1st column to the Kth column corresponds to the left side matrix.
  • the part corresponding to the parity bit that is, the part obtained by cutting out only the column component excluding the left matrix The matrix is called the “right matrix”.
  • the left side refers to the component corresponding to the information bit
  • the right side refers to the component corresponding to the parity bit as shown in Equation (4).
  • the parity check matrix H is the parity matrix of the QC code shown in Equation (2).
  • the cyclic permutation matrix arranged stepwise in Equations (6) and (7) is 1 (0) or any I (s I se [0, p-1]).
  • Different I (sl) and I (s2) (where s 1, s2 ⁇ [0, p ⁇ 1] and si ⁇ s2) may be used in combination.
  • the LDGM structure means that the cyclic permutation matrix is arranged so that the matrix component (right component) corresponding to the NORITY bit is a lower triangular matrix as in the matrix shown in Equation (4).
  • Saw structure Say.
  • the sign ⁇ can be easily realized without using the generator matrix G.
  • v (v, v, ..., V, V, V
  • N K + M.
  • is an arbitrary integer, and cyclic permutation is performed so that ⁇ can be obtained from Equation (10) or Equation (11)
  • the masked matrix H can be expressed as in equation (13).
  • the zero matrix in equation (14) is a zero matrix of p rows x p columns.
  • the matrix H is a pseudo
  • [] represents a matrix, and the component above the bar (horizontal line) in [] means that it is the same component as Z A.
  • Z A is a mask matrix corresponding to the sign rate 1Z2, and for example, the equation (1
  • Z A (1:32, 2: 5) means a submatrix that is cut out from the first row to the 32nd row and from the second column to the fifth column of the matrix Z A.
  • Z A (1: 32, 1) is a submatrix obtained by cutting out the first column components from the first row to the 32nd row.
  • Z A (1: 32, 7:16) is a partial row in which the components from the 7th column to the 16th column from the 1st row to the 32nd row are cut out.
  • each mask matrix corresponding to the code I ⁇ so as not be the same pattern in the column direction, by using with shifting the submatrices of the mask matrix Z A, Ru points also should be noted is there.
  • Z A (1:32, 1: 5) is a submatrix with a column degree of 14.
  • Z A (1/3) this is left in column units.
  • the shifted Z A (1:32, 2: 5) Z A (1:32, 1) is connected under the mask matrix Z A under Z A (1:32, 1: 5). .
  • Z A (1:32, 6:32) is a submatrix with a column degree of 4 or less.
  • Z A (1: 32, 6:32) Use a submatrix Z A (1:32, 7:16) with the required number of columns and use this Z A (1:32, 7:16) as the Z of the mask matrix Z A Connected under A (1:32, 6: 1 5). This makes it possible to generate small loops that are likely to occur when H is used.
  • the masking means 22 outputs an irregularity parity check matrix H by using such a mask matrix Z.
  • This NORITY check matrix H is, for example, a 64 ⁇ 32 mask matrix Z, 64 (row number j is 0 to 63), X32 (column number 1 is 0 to 31), a pseudo cyclic matrix H, and 64 (row Number j is 0 to 63) 64 (column number 1 is 0 to 31)
  • the notity check matrix H for generating the LDPC code C is the mask matrix Z
  • the mask matrix Z corresponding to the code rate 1Z3 can be obtained by combining the sub-matrices of the mask matrix corresponding to the code rate 1Z2, in order to correspond to different code rates. It is also necessary to store multiple mask matrices. That is, the storage capacity for storing the mask matrix can be reduced.
  • the parity check matrix generation method according to Embodiment 1 corresponds to the coding rate 1Z3, it can be applied even when the code rate takes other values.
  • a method for generating a parity check matrix up to a sign rate 1Z5 will be described.
  • the configuration of the communication system is the same as that shown in Fig. 1, and the configuration method of the parity check matrix generator is the same as that shown in Fig. 2.
  • the masking means 22 masks the pseudo circulant matrix H by the 0 element of the 128 ⁇ 32 mask matrix Z.
  • the irregular parity check matrix H output from the masking means 22 is a 128-row x 32-column mask matrix Z, and the 128X32 pseudo cyclic matrix described above.
  • This is a 32-by-32 mask matrix corresponding to a conversion rate of 1Z2.
  • H is a pseudo circuit
  • the mask matrix is ⁇ ⁇ (1/3 ), ⁇ ⁇ (14) (1/3) (1/4) (1/5)
  • FIG. 3 is a diagram showing a configuration of an irregular parity detection matrix ⁇ generated by masking using the mask matrix ⁇ .
  • the partial matrix of the mask matrix ⁇ ⁇ is shifted so that the same pattern cannot be formed in the column direction. While using. Specifically, the submatrix of the mask matrix ⁇ ⁇ is divided into a submatrix with a heavy column order (weight 14) and a light submatrix (weight 4 or less), and each is used while shifting. That is, in the mask matrix ⁇ ⁇ (1/3) , the submatrices shifted in this way, and the mask matrices ⁇ ⁇ (1/4) and ⁇ ⁇ (1/5) in the column direction Shift the partial matrix of the mask matrix ⁇ ⁇ so that the same pattern cannot be created. This makes it possible to generate small
  • the loop can be avoided.
  • FIG. 4 shows a case where up to 1/10 is created by the code construction method shown in Embodiments 1 and 2, and a case where repeated transmission of codewords described below is used (up to the code rate 1/5). The repetitive transmission was used at a smaller coding rate).
  • the code uses an LDPC code with an information length of 1312 bits.
  • the communication channel is AWGN, and the modulation is based on the BPSK system.
  • the configuration of the transmission apparatus shown in FIG. 1 is used.
  • the configuration of the LPDC encoder 11 is different from those of the first and second embodiments.
  • the processing of the LPDC encoder 11 in Embodiment 3 will be described.
  • FIG. 5 is a diagram showing a code configuration method in the LPDC encoder 11.
  • For decoding at this time use a parity check matrix with a coding rate of 1Z2, insert 0 into the reception LLR corresponding to the puncturing bits, and perform normal LDPC decoding!
  • this code is decoded by using only the partial matrix of the check matrix HM corresponding to the code rate as shown in FIG.
  • FIG. 1 A first figure.
  • the coding rate R is
  • code rate KZ N + b.
  • a parity bit is generated. Sign rate determined by the number of rows M and the number of columns N in the parity check matrix (N— M) Sign rate less than ZN As shown in FIG. 8, a known value “0” or “1” is inserted into the check matrix corresponding to the information bits in the order of decreasing column order, and the sign is entered. On the side, the code corresponding to the same bit of the parity check matrix can be coded and decoded with a low code rate code by determining and decoding a known number “0” or “1”. By this method, a code with a low coding rate can be constructed, and the known data has the highest reliability, and a known value (no error 100%) can be allocated to the column order overlap and bit. There is an effect of improving the performance.
  • Embodiment 5 in order to prepare a sign rate that is less than or equal to the sign rate (NM) ZN determined by the number of rows M and the number of columns N in the parity check matrix, a known number is replaced by a column with a heavy column order. If it is allocated to the bit corresponding to, but there are too many known numbers, performance degradation may occur. In such a case, it is also possible to prepare a low code rate by the following method.
  • the sign rate is reduced to 1/10 by the operation. Similarly, if the number of information bits is 1/3 of the number of columns corresponding to the information bits of the parity check matrix, deterioration may not occur even if the known number is large.

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

 LDPC(Low-Density  Parity  Check)符号用のパリティ検査行列を生成する検査行列生成方法として、マスク化擬似巡回行列と巡回置換行列を階段状に配置した行列とを所定位置に配置した、LDGM(Low  Density Generation Matrix)構造の非正則なパリティ検査行列を取得し、複数の符号化率のうちの一つの符号化率に対応可能なマスク行列を生成するとともに、生成したマスク行列を用いて、前記正則なパリティ検査行列をマスクし、一つの符号化率を満たすように前記マスクした非正則なパリティ検査行列と階段状下三角行列とを組み合わせたパリティ検査行列を生成することとした。

Description

検査行列生成方法
技術分野
[0001] この発明は、ディジタル通信における符号ィ匕技術に関するものであり、特に、 LDP C (Low-Density Parity Check)符号用のパリティ検査行列を生成する検査行列生 成方法、当該パリティ検査行列を用いて所定の情報ビットを符号化する符号化方法 、および通信装置に関するものである。
背景技術
[0002] 以下、符号ィ匕方式として LDPC符号を採用する従来の通信システムについて説明 する。ここでは、 LDPC符号の一例として擬似巡回(QC:Quasト Cyclic)符号 (非特許 文献 1参照)を採用する場合について説明する。
[0003] まず、符号ィ匕方式として LDPC符号を採用する従来の通信システムにおける、符号 化 Z復号処理の流れを簡単に説明する。
[0004] 送信側の通信装置 (送信装置と呼ぶ)内の LDPC符号化器では、後述する従来の 方法でノ リティ検査行列 Hを生成する。さらに、 LDPC符号化器では、たとえば、 K行 XN列の生成行列 G(K:情報長, N:符号語長)を生成する。ただし、 LDPC用のノ^ ティ検査行列を H(M行 XN列)とした場合、生成行列 Gは、 GHT = 0(Tは転置行列) を満たす行列となる。
[0005] その後、 LDPC符号化器では、情報長 Kのメッセージ (m , m , ···, m )を受け取り
1 2 K
、このメッセージおよび上記生成行列 Gを用いて、式(1)のように、符号語 Cを生成す る。ただし、 H(c , c , ···, c )τ=0とする。
1 2 Ν
C=、m, m, "', m )G
1 2 K
=(c , c , ···, c )
1 2 N …ひ)
[0006] そして、送信装置内の変調器では、 LDPC符号化器で生成した符号語 Cに対して ゝ BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying) ,多値 QAM (Quadrature Amplitude Modulation)等の所定の変調方式によりディジ タル変調を行い、その変調信号 x= (X , X , ···, X )を受信装置に送信する。 [0007] 一方、受信側の通信装置 (受信装置と呼ぶ)では、復調器が、受け取った変調信号 y= (y , y , · ··, y )〖こ対して、上記 BPSK, QPSK,多値 QAM等の変調方式【こ応
1 2 N
じたディジタル復調を行い、さらに、受信装置内の LDPC復号器が、復調結果に対し て「sum— productアルゴリズム」による繰り返し復号を実施し、その復号結果 (元のメ ッセージ m , m , · ··, mに対応)を出力する。
1 2 K
[0008] ここで、 LDPC符号用の従来のパリティ検査行列生成方法を具体的に説明する。 L DPC符号用のノ リティ検査行列としては、たとえば、非特許文献 1において、以下の QC符号のパリティ検査行列が提案されている。図 10に示す QC符号のパリティ検査 行列は、 P行 X p列の巡回置換行列 (p = 5)が縦方向 CF = 3)と横方向(L = 5)に配置 された行列となっている。
[0009] 一般的には、 M (=p )行 X N (=p )列の (J, L) QC符号のパリティ検査行列 H は
J L QC
、式(2)のように定義することができる。なお、 pは奇数(2以外)の素数であり、 Lはパ リティ検査行列 H における巡回置換行列の横方向(列方向)の個数であり、 Jはパリ
QC
ティ検査行列 H における巡回置換行列の縦方向(行方向)の個数である。
[0010] [数 1]
<2)
Figure imgf000004_0001
[0011] ただし、 0≤j≤J—l, 0≤1≤L—1において、 I (p )は、行番号: r (0≤r≤p— 1) , j,l
列番号:「(r+p ) mod p」の位置が" 1"となり、その他の位置が" 0"となる巡回置換 j,l
行列である。
[0012] また、 LDPC符号の設計の際には、一般的に、長さが短いループが多く存在すると きに性能の劣化を引き起こすため、内径を大きくし、長さが短いループ (ループ 4,ル ープ 6等)の数を少なくする必要がある。
[0013] なお図 11に、検査行列の一例をタナーグラフで表現した場合を示す。図の {0, 1 } の 2元の M行 X N列のパリティ検査行列 Hにお!/、て、各列に対応するノードをビットノ ード b (l≤n≤N)と呼び(図中の〇に相当)、各行に対応するノードをチェックノード c (l≤m≤M)と呼び(図中の口に相当)、さらに、検査行列の行と列の交点に" 1"が m
ある場合にそのビットノードとチェックノードを枝で接続する 2部グラフをタナーグラフと 呼ぶ。また、ループとは、図 11に示すように、特定のノード(図中の〇や口に相当)か ら始まりそのノードで終わる閉路のことを表し、また、内径とは、その最小ループを意 味する。また、ループの長さは、閉路を構成する枝の数で表現され、長さに応じて、 簡易的にループ 4,ループ 6,ループ 8· · ·と表現する。
[0014] また、非特許文献 1においては、 Q, L) QC— LDPC符号のパリティ検査行列 Η
QC
における内径 gの範囲が、「4≤g≤12 (gは偶数)」とされている。ただし、 g=4を回避 することは容易であり、多くの場合、 g≥6である。
[0015] 非特許文献 l : M.Fossorier "Quasi- Cyclic Low Density Parity Check Code" ISI T2003, ppl50, Japan, June 29— July 4, 2003
発明の開示
発明が解決しょうとする課題
[0016] し力しながら、上記従来の技術によれば、符号化率を変化させる為に複数の異なる 検査行列が必要でありメモリ量が大きくなり、回路も複雑になるという問題があった。 課題を解決するための手段
[0017] 力かる問題を解決するために、この発明における検査行列生成方法では、 LDPC ( Low-Density Parity Check)符号用のパリティ検査行列を生成する検査行列生成方 法であって、巡回置換行列が行方向と列方向に配置されかつ当該巡回置換行列に 特定の規則性を持たせた正則 (行と列の重みが一様)な擬似巡回行列を生成する擬 似巡回行列生成ステップと、マスク化擬似巡回行列と巡回置換行列を階段状に配置 した行列とを所定位置に配置した、 LDGM (Low Density Generation Matrix)構造 の非正則なパリティ検査行列を取得するステップと、前記正則な擬似巡回行列を非 正則 (行と列の重みが非一様)にするための、複数の符号ィヒ率のうちの一つの符号 化率に対応可能なマスク行列を生成するマスク行列生成ステップと、生成したマスク 行列を用いて、前記正則なノ^ティ検査行列をマスクするとともに、一つの符号化率 を満たすように前記マスクした非正則なパリティ検査行列と階段状下三角行列とを組 み合わせたパリティ検査行列を生成する検査行列生成ステップと、を有することとした 発明の効果
[0018] この発明によれば、ある情報長に対して複数の符号ィ匕率を得る為に必要な検査行 列は一つで対応できる為、回路規模を大幅に削減することができる。
図面の簡単な説明
[0019] [図 1]図 1は、この発明の実施の形態 1による通信システムの構成を示すブロック図で ある。
[図 2]図 2は、この発明の実施の形態 1による通信システムの構成の詳細を示すブロッ ク図である。
[図 3]図 3は、この発明の実施の形態 2による非正則なパリティ検査行列の構成を示 す図である。
[図 4]図 4は、この発明の実施の形態 1及び 2による符号構成法と実施の形態 3に夜 符号構成法との性能を比較した図である。
[図 5]図 5は、この発明の実施の形態 3による符号構成法の説明図である。
[図 6]図 6は、この発明の実施の形態 3による符号構成法の説明図である。
[図 7]図 7は、この発明の実施の形態 3によるパリティ検査行列の構成を示す図である
[図 8]図 8は、この発明の実施の形態 5によるパリティ検査行列の構成を示す図である
[図 9]図 9は、この発明の実施の形態 6によるパリティ検査行列の構成を示す図である
[図 10]図 10は、パリティ検査行列の例を示した図である。
[図 11]図 11は、 LDPC符号ィ匕処理における検査行列をタナーグラフで示した図であ る。
符号の説明
[0020] 1 送信装置
2 通信路
3 受信装置 11 LPDC符号化器
12 パリティ検査行列生成器
13 変調器
14 復調器
21 QC— LDPC検査行列記憶手段
22 マスキング手段
発明を実施するための最良の形態
[0021] 実施の形態 1.
以下に、本発明にかかる検査行列生成方法の実施の形態を図面に基づいて詳細 に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
[0022] 図 1は、この発明の実施の形態 1に係る送信装置及び受信装置を含む通信システ ムの構成例を示す図である。図において、送信装置 1は、 LDPC符号化器 11とパリ ティ検査行列生成器 12、変調器 13とを含む構成とされている。また通信路 2は典型 的には無線伝送ネットワークや光伝送ネットワークなどの情報伝送路である。受信装 置 3は、復調器 14と LDPC復号器 15を含む構成とされている。
[0023] なお、通信路 2は、必ずしも双方向通信が可能である必要はなぐ例えば記憶媒体 を直接搬送する形で情報伝送するような構成であってもよい。その場合には、送信装 置 1は例えば記憶媒体に情報を書き込む側の装置であり、受信装置 2は記憶媒体か ら情報を読みとる側の装置が該当することになる。
[0024] ここで、図 1に示す通信システムにおける符号化処理,復号処理の流れを簡単に説 明する。
[0025] 送信装置 1の LDPC符号化器 11は、情報長 Kのメッセージ u= (u , u , · · · , u )を
1 2 K 受け取る。そして、ノ^ティ検査行列生成器 12から出力されるパリティ検査行列 Ηを 用いて、メッセージ uを符号ィ匕し、式 (3)を満たす長さ Νの符号語 Vを生成する。
ν= { (ν , V , · · ·, V )≡GF (2)
Ν I (v , v , · · ·, ν ) Η Τ = 0} (3)
1 2 1 2 Ν Μ
[0026] ここでパリティ検査行列生成器 12が出力するパリティ検査行列 Ηは、所定のマスキ ングルールに基づ!/、てマスキング処理が行われた Μ行 X Ν列のパリティ検査行列で ある。 [0027] 変調器 13は、 LDPC符号化器 12が生成した符号語 vに対して、 BPSK, QPSK, 多値 QAM等の所定の変調方式によりディジタル変調を行い、変調信号 x = (X , X ,
1 2
· · · , X )を生成する。変調信号 Xは、通信路 2を介して送信され、受信装置 3において
N
変調信号 y= (y , y , · ··, y
1 2 N )として受信される。
[0028] 受信装置 3において、復調器 14は、受信した変調信号 yに対して、 BPSK, QPSK ,多値 QAM等の送信装置側で採用される変調方式に応じたディジタル復調を行う。 その復調結果は LDPC復号器 15に入力される。 LPDC復号器 15は、復調結果に対 して繰り返し復号を実施し、推定結果 U (元のメッセージ u= (u , u , · ··, u )に対応)
1 2 K を出力する。
[0029] 従来の LDPC符号ィヒ復号方式による送受信システムでは、このような場合に情報 長 K、符号語長 Νとなるような生成行列 Gを用いて情報ビットの符号ィ匕を行って 、た 力 この発明の実施の形態による通信システムでは、ノ^ティ検査行列を用いて符号 化を行う点に特徴がある。
[0030] そこで、次にパリティ検査行列生成器 12における検査行列 Ηの生成方法を詳細 に説明する。図 2は、ノ^ティ検査行列生成器 12の詳細な構成を示すブロック図であ る。図において、 QC— LDPC (擬似巡回 LDPC)検査行列記憶手段 21は LDGM構 造の QC— LDPC検査行列 H (以下、単に検査行列 H という)を記憶する記憶
QCL QCL
素子又は回路、媒体である。
[0031] また、マスキング手段 22は、 QC— LDPC検査行列記憶手段 21より検査行列 H
QCL
を取得するとともに、符号化率 23に応じて検査行列 H をマスキングし、ィレギユラ
QCL
一 (非正則、重み分布が非一様)なパリティ検査行列 H 24を出力する部位である。 符号化率 23としては複数の符号化率が想定されている。すなわち、この実施の形態 の通信システムは、共通の検査行列 H を、想定される複数の符号化率に適合させ
QCL
て、それぞれの符号化率に応じたパリティ検査行列 Hを生成する点に特徴がある。
[0032] そこで次に、 QC— LDPC検査行列記憶手段 21によって記憶される検査行列 H
QCL
の構成について説明する。
[0033] 検査行列 H (= [h ])を、 M (=p )行 X N (=p +p )列で構成する場合、式 (4
QCL m,n J L J
)のように定義される。 [0034] [数 2]
H QCし •(4)
Figure imgf000009_0001
[0035] なお、 h は、検査行列 H にお 、て、行番号 m,列番号 nの要素 (行列成分)を表 m,n QCL
すものとする。また pは情報ビット数が Kであって、符号化率 23として想定される最小 j
の符号化率が lZMである場合には、 p =KX Mで与えられる。また pは =KX (
J L L
M+ l)で与えられる。
[0036] また、 0≤j≤J— 1, 0≤1≤L— 1において、 I (p )は、行番号 r (ただし、 0≤r≤p— 1
ί,ι
) ,列番号「(r+p ) mod p」の要素が" 1"となり、その他の要素が" 0"となる正則な p
X pの巡回置換行列である。たとえば、 1 (1)は、式(5)のように表される。
[0037] [数 3]
Figure imgf000009_0002
[0038] また pとしては通常 2以外の素数が選択される。し力しながら、 pを可変とする場合は 奇数としてもよい。 pを素数としたまま可変としょうとすると、素数をメモリに記憶させる 必要があるが、奇数の場合はメモリを必要としないという利点を有する。また pを素数 とした場合に比べて、奇数としても、高符号ィ匕率のパンクチヤ時に性能が劣化する場 合があってもその劣化は僅かにとどまる。
[0039] なお、以下の説明において、検査行列の成分のうち、情報ビットに対応する部分、 すなわち情報ビット数に等しい列までの部分行列を"左側の行列"と呼ぶこととする。 すなわち情報ビット数が Kであるならば、 1列目から K列目までの列成分のみを切り出 した部分行列が左側の行列に相当する。また、パリティ検査行列の成分のうち、パリ ティビットに対応する部分、すなわち左側の行列を除く列成分のみを切り出した部分 行列を"右側の行列"と呼ぶこととする。
同様に、以下の説明において、左側という場合には、情報ビットに対応する成分の ことを指し、右側という場合にはパリティビットに対応する成分のことを指すものとする 式 (4)に示した検査行列 H は、左側の行列が、式(2)で示した QC符号のパリテ
QCL
ィ検査行列と同一の擬似巡回行列 H となる。また、検査行列 H の右側の成分は
QC QCL
、式 (6)に示すような 1 (0)を階段状に配置した行列 H (階段状下三角行列)となって いる。
[0041] [数 4]
/(0) 0 0
/(0) /(0) 0
0 '·.
/(0) 1(0) 0 ' ·.
H ' (6)
f(o) 0 … 0 1(0) 0
0 7(0) 0 '- · /(0)
0
0 … 0 1(0) 0 0 1(0)
[0042] なお、行列 Hの部分は式(7)に示す Hのようにしても構わな 、
T D
[0043] [数 5]
/(0) 0
/(0) /(0)
H n:= 0 '·. (7)
/(0) /(0) 0
0 … 0 /(0) 7(0)
[0044] なお、式 (6)及び式 (7)において階段状に配置される巡回置換行列としては、 1 (0) の他、任意の I (s I s e [0, p— 1] )を用いてもよいし、異なる I (sl)と I (s2) (ただし、 s 1, s2≡[0, p— 1]かつ si≠s2)を組み合わせて用いてもよい。
[0045] ここで、 LDGM構造とは、式 (4)に示す行列のように、ノ リティビットに対応する行 列の成分 (右側の成分)が下三角行列となるように巡回置換行列を配置した構造のこ とをいう。この構造を用いることにより、生成行列 Gを用いずに符号ィ匕を容易に実現で きる。たとえば、組織符号語 Vを式 (8)のように表し、情報メッセージ u= (ul, u2, ···, uK)が与えられた場合、パリティ要素 p = (p , p , ···, p )は、「Η ·ντ=0」を満た m 1 2 QCL
すように、すなわち、式(9)のように生成する。
v= (v , v , · · · , V , V , V
1 2 K K+l K
= (u , u , ···, u , p , p , ···, p ) -"(8)
1 2 K 1 2 M
ここで、 N=K+Mである。
[0046] [数 6]
Figure imgf000011_0001
[0047] さらに、この実施の形態による通信システムでは、式 (4)で定義された検査行列 Η
QC
の左側の擬似巡回行列 Η 部分において、特定の規則性を設けることとする。すな
L QC
わち、擬似巡回行列 Η 部分の行番号
QC j(=o, 1, 2, -·α-ι),列番号 1(=0, 1, 2,
—L—1)に配置される ρ行 Χρ列の巡回置換行列 Ι(ρ )の成分を定めるにあたって、
],1
Ρ を任意の整数とし、式(10)または式(11)によって ρが求められるように巡回置換
0,1 j,l
行列 I(p )の成分を定める。
],1
p =p (j + l)mod p -"(10)
j,l 0,1
P =((P— P )(j + l))mod p -(11)
j,l 0,1
[0048] 以上が QC— LDPC検査行列記憶手段 21にお 、て記憶されて 、る検査行列 H
QCL
の構成である。
[0049] 続いて、マスキング手段 22において行われる検査行列 H に対するマスク処理に
QCL
ついて説明する。
[0050] たとえば、式 (4)によって示される H 左側の行列を、式(12)に示すように、 J XL
QCL
の擬似巡回行列 H と表すものとする。
[0051] [数 7]
Figure imgf000012_0001
そうすると、マスク行列 Z ( = [z ])を GF (2)上の J行 X L列の行列とした場合、後述
],1
する所定のルールを適用すると、マスク処理後の行列 H は、式(13)のように表す ことができる。
[0053] [数 8]
Figure imgf000012_0002
[0054] なお、式(13)における z I (p )は、式(14)のように定義される。
[0055] [数 9]
Figure imgf000012_0003
[0056] 式(14)における 0行列は、 p行 X p列の 0行列である。また、行列 H は、擬似巡
QC
回行列 H をマスク行列 Zの 0要素によりマスクすることによって、重み分布を非一様(
QC
イレギュラー)にした行列であり、また、行列 H の巡回置換行列の分布は、マスク行
QC
列 zの次数分布と同じである。
[0057] ただし、 H の重み分布を非一様にする場合のマスク行列 Zの重み分布は、後述
QC
するように、所定の密度発展法で求めることとする。たとえば、情報ビット数 K= 32とし た場合、符号ィ匕率 23が 1Z3として与えられた場合には、 64行 X 32列のマスク行列 を準備すればよい。このようなマスク行列は、符号化率 1Z2に対応するマスク行列 ΖΑ を用いて、密度発展法による列次数分布力も式( 15)のように表すことができる。
[0058] [数 10]
Ζ
Ζ = (15)
ΖΑ (1: 32,2 : 5) ΖΑ (1 : 32,1) ΖΑ (1: 32,7 : 16) 0nxlf [0059] 式(15)において、 []は行列を表しており、 []中のバー (横線)より上の成分は ZAと 同じ成分となることを意味する。
[0060] また前述の通り、 ZAは符号ィ匕率 1Z2に対応するマスク行列であって、例えば式(1
6)のようなものである。
[0061] [数 11]
Figure imgf000013_0001
[0062] 式(15)において、バーより下の成分は ZA(1: 32, 2:5)ZA(1:32, 1)ZA(1:32, 7:
16) 032X15とすることを意味している。また ZA(1:32, 2: 5)とは行列 ZAの 1行目か ら 32行目、 2列目から 5列目までを切りだした部分行列を意味する。 ZA(1: 32, 1)は 1行目から 32行目までの 1列目の成分を切り出した部分行列である。また ZA(1: 32, 7:16)は 1行目から 32行目までの 7列目から 16列目までの成分を切り出した部分行 列である。
[0063] また、符号ィ匕率に応じた各マスク行列は、列方向に同一パターンができないように、 マスク行列 ZAの部分行列をシフトしながら使用して 、る点にも注意すべきである。具 体的には、マスク行列 ZAの部分行列を列次数の重 ヽ部分行列(重み 14)と軽 、部分 行列(重み 4以下)とに分け、それぞれをシフトしながら用いている。 [0064] たとえば、マスク行列 ZAにおいて、 ZA(1 :32, 1: 5)は列次数 14の部分行列である 力 マスク行列 ZA(1/3)においては、これを列単位で左シフトさせ、シフト後の ZA(1:32, 2:5)ZA(1:32, 1)をマスク行列 ZAの ZA(1:32, 1: 5)の下に連結させている。
[0065] また、マスク行列 ZAにおいて、 ZA(1:32, 6 :32)は列次数 4以下の部分行列である 力 マスク行列 ZA(1/3)においては、 ZA(1:32, 6 :32)の中力も必要な列数の部分行列 ZA(1:32, 7:16)を使用し、この ZA(1:32, 7: 16)をマスク行列 ZAの ZA(1: 32, 6:1 5)の下に連結させている。これにより、 Hを用いた場合に発生しやすい小さいルー
T
プを、回避することができる。
[0066] マスキング手段 22は、このようなマスク行列 Zを用いることによって、イレギュラーな ノ リティ検査行列 Hを出力する。このノ リティ検査行列 Hは、たとえば、 64行 X 32 列のマスク行列 Z、 64(行番号 jは 0〜63) X32(列番号 1は 0〜31)の擬似巡回行列 H 、および 64(行番号 jは 0〜63) 64(列番号1は0〜31)の11を用いて、式(17)
QC T
のように表すことができる。
H =[ZXH
M QC I H ] = [H
T MQC I H ] ---(17)
T
[0067] このように、 LDPC符号 Cを生成するためのノ^ティ検査行列 H は、マスク行列 Z
QC
と擬似巡回行列 H の行番号 j = 0の巡回置換行列を決定し、マスク行列 Zを与えて
QC
やれば定めることができる。
[0068] また符号ィ匕率 1Z3に対応したマスク行列 Zは、符号化率 1Z2に対応したマスク行 列の部分行列を組み合わせることで求めることが可能であるため、異なる符号化率に 対応させるために複数のマスク行列を記憶しておく必要もな 、。すなわちマスク行列 を記憶させるための記憶容量を削減することが可能となるのである。
[0069] 実施の形態 2.
実施の形態 1におけるパリティ検査行列生成方法は、符号化率 1Z3に対応したも のであつたが、符号ィ匕率がその他の値をとる場合であっても対応可能である。次に、 符号ィ匕率 1Z5までのノ^ティ検査行列生成方法について説明する。なお、通信シス テムの構成としては図 1に示したものと同じであり、またパリティ検査行列生成器の構 成方法は図 2に示したものと同じである。
[0070] ここで、情報ビット数が 32の場合、符号化率 23が 1Z5とすると、擬似巡回行列 H は 128(行番号 jは 0〜127) X32(列番号 1は 0〜31)となる。この場合、マスキング手 段 22は、擬似巡回行列 H を、 128行 X 32列のマスク行列 Zの 0要素によりマスクす
QC
る。
[0071] なお、マスク行列 Zを生成した後、マスキング手段 22が出力するイレギュラーなパリ ティ検査行列 H は、 128行 X 32列のマスク行列 Z、上記 128X32の擬似巡回行列
H 、および 128(行番号 jiま 0〜127) X128(歹 U番号 1ίま 0〜127)の Hを用!/ヽて、式
QC ―
(18)のように表すことができる。
H =[ZXH I Η ] = [H I Η ] (18)
[0072] なお、式(18)の Ηは式(19)として与えられる。
Τ
[0073] [数 12]
0 0 0
I 7 0 0
:= '(19)
0 1 I 0
0 0 / /
[0074] また式(19)の Hにおける Tは式(20)のように与えられる。
T D
[0075] [数 13]
/(0.) 0 0 … 0
(0) /(0) 0 … 0
0 /(0) /(0) *· • · * (20)
0 0 /(0) /(0)
[0076] :で、符号化率 1Z2の符号に対応するイレギュラーなパリティ検査行列を「H
(l/2)
A(l/2>
XH I H ]」と表す。ただし、 ZA( )は式(16)で与えられた符号
QC(l/2) T(l/2)
化率 1Z2に対応する 32行 X 32列のマスク行列である。また H は、擬似巡回行
QC(l/2)
列 H における上から 1Z4の 32(行番号 jは 0〜31) X32(列番号 1は 0〜31)の擬似
QC
巡回行列を表し、 H は式(20)で与えられる Tである。
T(l/2) D
[0077] 同じように、符号ィ匕率 1Z3, 1/4, 1Z5に対応して、イレギュラーなノ リティ検査行 列を Η , Η , Η ( = Η )と表すこととする。また、マスク行列を ΖΑ(1/3), ΖΑ(14) (1/3) (1/4) (1/5)
, Ζ Α(1/5)( = Ζ)と表し、擬似巡回行列を Η , Η , Η ( = Η )と表し、 Η
QC(l/3) QC(l/4) QC(l/5) QC T(l/3 , Η , Η (=Η )と表すこととする。
) T(l/4) T(l/5) Τ
[0078] 実施の形態 2におけるマスキング手段 22は、式(21)によって表されるマスク行列 Ζ をを用用いい'て Η をマスクする c
[0079] [数 14]
Z"(l: 32,2: 5)ΖΛ(ΐ: 32,l)Z^(l: 32,7: 16) 0
Ζ = •(21) Ζ :32,3: 5)Ζ : 32,1: 2)Ζ : 32,8 : 17) 0,
Z^(l: 32,4: 5)Ζκ(1: 32J: 3)Z^(l 2,9 : 18) 0
[0080] 図 3は、マスク行列 Ζを用いてマスクすることで生成されたイレギュラーなパリティ検 查行列 Ηの構成を示す図である。
[0081] このように、符号化率 1Z5に対応するマスク行列 Ζ (マスク行列 ΖΑ(1/¾)であっても、 符号ィ匕率 1Z2に対応するマスク行列 ΖΑの部分行列のみを使って構成しているため 、符号ィ匕率に応じてマスク行列が大きくなつた場合であっても、マスク行列を記憶す るためのメモリを少なくすることができる。
[0082] また、符号ィ匕率 1Z3の場合のマスク行列と同様に、符号化率 1Z5の場合も、列方 向に同一パターンができな 、ように、マスク行列 ΖΑの部分行列をシフトしながら使用 している。具体的には、マスク行列 ΖΑの部分行列を列次数の重い部分行列(重み 14 )と軽い部分行列 (重み 4以下)とに分け、それぞれをシフトしながら用いている。すな わちマスク行列 ΖΑ(1/3)にお 、てシフトさせた部分行列の下に、さらに、マスク行列 ζΑ(1/4) , ΖΑ(1/5)について、列方向に同一パターンができないように、マスク行列 ΖΑの部分行 列をシフトしながら使用する。これにより、 Ηを用いた場合に発生しやすい小さいル
Τ
ープを、回避することができる。
[0083] 実施の形態 3.
次に 1Z6よりも小さな符号ィ匕率の下限を設定する構成について次に説明する。実 施の形態 1及び実施の形態 2の通信システムにおいては、符号化率の下限を 1Z3 から 1Z6までの値とすることが望ましい。それ以下の符号化率を達成する場合は、実 施の形態 1や 2で述べた方法で構成するよりも、繰り返し送信を用いて達成した方が 良好な性能が得られるため有利である。 [0084] 図 4に実施の形態 1及び 2で示した符号構成法で 1/10まで作成した場合と、以降 述べる符号語の繰り返し送信を用いた場合 (符号ィ匕率 1/5までは前述の符号を用い 、それより小さい符号化率では繰り返し送信を用いた)を示す。なお、図 4では符号は 情報長 1312ビットの LDPC符号を用いている。また通信路は AWGNであり、変調は BPSK方式を仮定して 、る。
[0085] この実施の形態においても、送信装置の構成は図 1に示したものを用いる。この実 施の形態では LPDC符号化器 11の構成が実施の形態 1および 2と異なる。次に実施 の形態 3における LPDC符号化器 11の処理にっ 、て説明する。
[0086] 図 5は、 LPDC符号化器 11における符号構成法を示す図である。このように、 LPD C符号化器 11は、符号化率 0. 5の符号を基準符号語としておき、それよりも高い符 号化率( = 0. 75)の符号語を生成する場合はパリティのパンクチヤを行う。なお、この 際の復号には符号ィ匕率 1Z2の検査行列を使って、パンクチャリングビットに対応する 受信 LLRに 0を挿入し、通常の LDPC復号を行えばよ!、。
[0087] 一方、 LPDC符号化器 11は、基準符号語より低い符号ィ匕率(= 1/3)の符号語を 生成する場合にパリティを追加する。 LPDC復号器 15において、この符号を復号す るには図 3に示すように符号ィ匕率に対応した検査行列 HMの部分行列のみを用いて 復号するようにする。
[0088] ここで、複数の符号化率に対応した LDPC符号の構成法を具体的に説明する。た とえば、システムで用意する一番低い符号ィ匕率を R = 1Z3以下とする。図 6では、た
0
とえば、システムで用意する一番低い符号ィ匕率を R = 1Z5とした場合の符号を示す
0
図である。
[0089] たとえば、符号化率 R = 1Z5に対応する符号がメモリに記憶され、符号化率 Rの
0 1 符号を構成する場合、符号化率 Rが
1 1Z2未満であれば、すなわち、符号化率 Rが
1
1Z2〜1Z5の間であれば、ノ^ティビットを符号語の最後尾力 順にパンクチヤする
[0090] ここで、もし 1/5以下の符号ィ匕率が必要となった場合、図 7に示すように情報長 K、 符号長 Νの符号ィ匕率 ΚΖΝ= 1/5の符号語(図 6中の Α+パリティビット)に,列重み の重 、順力も選択した符号語ビット Β (長 :各列に対応するビットの情報は Αと同じ )をカ卩えて符号ィ匕率 KZ (N + b)の符号語を生成することが可能となる。例えば b=K の場合、符号ィ匕率 1/6となり、 b = Nの場合、符号化率 1/10となる。
[0091] また b=Nの場合のように符号語が全て繰り返し 2回送られて、システムで用意する 一番低 、符号化率よりも低 、符号ィ匕率が必要な場合は、再度列重みの重 、順から 選択した符号語ビットを送り、同様な操作を繰り返す。これによつて、原理的にはどん なに低い符号ィ匕率でも実現可能となる。
[0092] このような方法により符号化された符号語 Vが通信路を通って受信装置 3で受信さ れ、 LPDC復号器 15で誤りを訂正する際に、符号語の一部、あるいは全てが重複し た際、その重複したビットの受信値を重複した個数分、加算平均して LPDC復号器 1 5に渡す処理を行 、復号する。
[0093] この手法の効果として、列重みの重 、列に対応する符号語ビットの信頼度が高!、 ( 誤り確率が低 、)場合には復号性能がよくなることが知られて 、る為、列重みの重 ヽ 順に繰り返し送り、受信側で加算平均により、ノイズ成分の分散値を下げる処理を行 なう事で信頼度が上がり(対応するビットの誤り確率が下がり)、復号性能を向上させ る事ができる効果がある。
[0094] 実施の形態 4.
なお、実施の形態 1から 3の通信システムにおいて、正則 (行と列の重みが一様)な p X pの擬似巡回行列の大きさ Pを可変とした場合に、情報長 K (情報ビット数)が p X r で表現できないときは、 KZrの切り上げした整数値を pに選び、 k— (k/rを切り上げ た整数) X pの数だけ検査行列における列次数の重い箇所に対応するビット順に既 知の値の" 0"か" 1"を挿入して符号ィ匕し、 LPDC復号器 15側では検査行列の同一 のビットに対応する値は既知数" 0"か" 1"を確定して復号するようにしてもよい。
[0095] こうすることで、既知データを信頼度の最も高い(100%誤り無し)既知の値を列次 数の重いビットに割り振ることができ、復号性能がよくなる効果がある。
[0096] 実施の形態 5.
また、実施の形態 1から 4の通信システムにおいて、非正則 (行と列の重みが非一 様)なパリティ検査行列を用いて符号ィ匕し符号長 Nの符号語を生成する際に、パリテ ィ検査行列の行数 Mと列数 Nによって決まる符号ィ匕率 (N— M) ZN以下の符号ィ匕率 を用意する為に、図 8に示すように情報ビットに対応する検査行列の中で列次数の重 い順に既知の値の" 0"か" 1"を挿入して符号ィ匕し、復号器側では検査行列の同一の ビットに対応する値は既知数" 0"か" 1"を確定して復号することにより低符号ィ匕率の 符号の符号化復号を可能とする。この方法により、低符号化率の符号を構成でき、既 知データを信頼度の最も高 、(100%誤り無し)既知の値を列次数の重 、ビットに割 り振る事が出来る為、復号性能がよくなる効果がある。
[0097] 実施の形態 6.
実施の形態 5では、ノ^ティ検査行列の行数 Mと列数 Nによって決まる符号ィ匕率 (N M) ZN以下の符号ィ匕率を用意するために、既知の数を列次数の重い列に対応 するビットに割り振つたが、既知の数が多すぎた場合、性能劣化を起こすことがある。 このような場合には、以下の方法により、低符号ィ匕率を用意することも可能である。
[0098] 非正則 (行と列の重みが非一様)なパリティ検査行列を用いて符号化し符号長 Nの 符号語を生成する際に、ノ リティ検査行列の行数 Mと列数 Nによって決まる符号ィ匕 率 (N-M) ZN以下の符号ィ匕率を用意する為に、情報ビットが割り当て可能な検査 行列に対応する列の中で N— Mより小さい情報ビット数に対応する列を図 9に示すよ うにほぼ一様な間隔で選択し、それ以外の列に既知の値の" 0"か" 1"を挿入して符 号化し、復号器側では検査行列の既知のビットに対応する値は既知数" 0"か" 1"を 確定して復号することにより低符号化率の符号の符号化復号を行なう。
[0099] 例えば情報ビット数が検査行列の情報ビットに対応する列数の 1/2である場合、情 報ビット系列を u= {u , u 2, ···, u }とすると既知数" 0"を挿入した情報系列 uは u
1 2 K 0 0
= {u , u , ···, u , 0}となる。符号化率 1/5の符号構成で構成した符号では、この操
1 2 K
作により符号ィ匕率が 1/10となる。同様に情報ビット数を検査行列の情報ビットに対応 する列数の 1/3とした場合は、既知数が大きくても劣化が発生しない場合がある。
[0100] この方法により、低符号ィ匕率の符号を用意でき、既知数が大きい場合の劣化を抑 えられる。
産業上の利用可能性
[0101] この発明によるパリティ検査行列生成方法によれば、幅広い符号ィ匕率に対応した 符号化が可能となる。

Claims

請求の範囲
LDPC (Low-Density Parity Check)符号用のパリティ検査行列を生成する検査 行列生成方法であって、
巡回置換行列が行方向と列方向に配置されかつ当該巡回置換行列に特定の規則 性を持たせた正則 (行と列の重みが一様)な擬似巡回行列を生成する擬似巡回行列 生成ステップと、
マスク化擬似巡回行列と巡回置換行列を階段状に配置した行列とを所定位置に配 置した、 LDGM (Low Density Generation Matrix)構造の非正則なパリティ検査行 列を取得するステップと、
前記正則な擬似巡回行列を非正則 (行と列の重みが非一様)にするための、複数 の符号ィ匕率のうちの一つの符号ィ匕率に対応可能なマスク行列を生成するマスク行列 生成ステップと、
生成したマスク行列を用いて、前記正則なノ^ティ検査行列をマスクするとともに、 一つの符号化率を満たすように、前記マスクした非正則なパリティ検査行列と階段状 下三角行列とを組み合わせたパリティ検査行列を生成する検査行列生成ステップと を有することを特徴とする検査行列生成方法,
PCT/JP2007/050021 2006-01-10 2007-01-05 検査行列生成方法 WO2007080827A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/160,432 US20100229066A1 (en) 2006-01-10 2007-01-05 Check matrix generating method
JP2007553887A JP4598085B2 (ja) 2006-01-10 2007-01-05 検査行列生成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-003023 2006-01-10
JP2006003023 2006-01-10

Publications (1)

Publication Number Publication Date
WO2007080827A1 true WO2007080827A1 (ja) 2007-07-19

Family

ID=38256234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/050021 WO2007080827A1 (ja) 2006-01-10 2007-01-05 検査行列生成方法

Country Status (4)

Country Link
US (1) US20100229066A1 (ja)
JP (1) JP4598085B2 (ja)
KR (1) KR20090003164A (ja)
WO (1) WO2007080827A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008048207A (ja) * 2006-08-17 2008-02-28 Mobile Techno Corp 低密度パリティチェック符号復号装置
WO2009074024A1 (fr) * 2007-12-07 2009-06-18 Zte Corporation Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour des codes de matrice génératrice de faible densité
CN101414833B (zh) * 2007-10-19 2010-08-04 中兴通讯股份有限公司 低密度生成矩阵码的编码方法及装置
WO2011136089A1 (ja) 2010-04-27 2011-11-03 日本電気株式会社 符号化装置、誤り訂正符号構成方法およびそのプログラム
JP2012142968A (ja) * 2006-10-26 2012-07-26 Qualcomm Inc 無線通信送信のための符号化スキーム
US8464123B2 (en) 2009-05-07 2013-06-11 Ramot At Tel Aviv University Ltd. Matrix structure for block encoding
AU2008330660B2 (en) * 2007-11-26 2013-08-29 Sony Corporation Data process device and data process method
WO2013136523A1 (ja) * 2012-03-16 2013-09-19 株式会社 東芝 パリティ検査行列作成方法、符号化装置及び記録再生装置
WO2014141484A1 (ja) * 2013-03-15 2014-09-18 株式会社 東芝 パリティ検査行列作成方法、符号化装置及び記録再生装置
US8892979B2 (en) 2006-10-26 2014-11-18 Qualcomm Incorporated Coding schemes for wireless communication transmissions
JP2016201857A (ja) * 2016-09-07 2016-12-01 パナソニック株式会社 受信装置及び受信方法
JP2016213701A (ja) * 2015-05-11 2016-12-15 富士通株式会社 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置
WO2019229846A1 (ja) * 2018-05-29 2019-12-05 三菱電機株式会社 送信機、受信機、通信システム、および符号化率の変更方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219868B1 (en) * 2007-11-30 2012-07-10 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
KR101644656B1 (ko) 2009-11-02 2016-08-10 삼성전자주식회사 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
KR101125100B1 (ko) * 2010-12-03 2012-03-21 한국과학기술원 천공 기술을 활용하는 리드 솔로몬 기반 준순환 저밀도 패리티 검사 부호 생성 방법과 이를 이용하는 부호화 및 복호화 방법 및 저장 장치.
KR101922990B1 (ko) * 2011-11-11 2018-11-28 삼성전자주식회사 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
US9577675B1 (en) * 2013-12-03 2017-02-21 Marvell International Ltd. System and method for encoding user data with low-density parity-check codes with flexible redundant parity check matrix structures
US10511060B2 (en) * 2015-06-18 2019-12-17 Samsung Electronics Co., Ltd. Encoding method and device using rate-compatible, low-density parity-check code in communication system
US11595155B2 (en) * 2019-01-09 2023-02-28 Lg Electronics Inc. Method for decoding low density parity check (LDPC)-coded signal, and terminal therefor
RU2743784C1 (ru) * 2020-11-13 2021-02-26 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Способ кодирования данных на основе LDPC кода

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072130A (ja) * 2001-07-18 2004-03-04 Sony Corp 符号化方法および符号化装置
JP2005045735A (ja) * 2003-07-25 2005-02-17 Sony Corp 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法
JP2005110251A (ja) * 2003-09-26 2005-04-21 Mitsubishi Electric Research Laboratories Inc N個のサンプルを含む入力信号を、q元アルファベットから選択されたk個のシンボルのストリングに量子化する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757122B1 (en) * 2002-01-29 2004-06-29 Seagate Technology Llc Method and decoding apparatus using linear code with parity check matrices composed from circulants
JP4260804B2 (ja) * 2003-05-28 2009-04-30 三菱電機株式会社 再送制御方法および通信装置
JP4350750B2 (ja) * 2004-04-28 2009-10-21 三菱電機株式会社 再送制御方法および通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072130A (ja) * 2001-07-18 2004-03-04 Sony Corp 符号化方法および符号化装置
JP2005045735A (ja) * 2003-07-25 2005-02-17 Sony Corp 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法
JP2005110251A (ja) * 2003-09-26 2005-04-21 Mitsubishi Electric Research Laboratories Inc N個のサンプルを含む入力信号を、q元アルファベットから選択されたk個のシンボルのストリングに量子化する方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008048207A (ja) * 2006-08-17 2008-02-28 Mobile Techno Corp 低密度パリティチェック符号復号装置
US8892979B2 (en) 2006-10-26 2014-11-18 Qualcomm Incorporated Coding schemes for wireless communication transmissions
JP2012142968A (ja) * 2006-10-26 2012-07-26 Qualcomm Inc 無線通信送信のための符号化スキーム
CN101414833B (zh) * 2007-10-19 2010-08-04 中兴通讯股份有限公司 低密度生成矩阵码的编码方法及装置
AU2008330660B2 (en) * 2007-11-26 2013-08-29 Sony Corporation Data process device and data process method
WO2009074024A1 (fr) * 2007-12-07 2009-06-18 Zte Corporation Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour des codes de matrice génératrice de faible densité
WO2009079891A1 (fr) * 2007-12-07 2009-07-02 Zte Corporation Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour code de matrice de générateur basse densité
US8370700B2 (en) 2007-12-07 2013-02-05 Zte Corporation Coding method, coding device, decoding method and decoding device for low density generator matrix code
US8464123B2 (en) 2009-05-07 2013-06-11 Ramot At Tel Aviv University Ltd. Matrix structure for block encoding
RU2527207C2 (ru) * 2010-04-27 2014-08-27 Нек Корпорейшн Устройство кодирования, способ конфигурирования кода с исправлением ошибок и программа для них
WO2011136089A1 (ja) 2010-04-27 2011-11-03 日本電気株式会社 符号化装置、誤り訂正符号構成方法およびそのプログラム
US8910014B2 (en) 2010-04-27 2014-12-09 Nec Corporation Coding device, error-correction code configuration method, and program thereof
WO2013136523A1 (ja) * 2012-03-16 2013-09-19 株式会社 東芝 パリティ検査行列作成方法、符号化装置及び記録再生装置
US9240805B2 (en) 2012-03-16 2016-01-19 Kabushiki Kaisha Toshiba Parity check matrix creation method, encoding apparatus, and recording/reproduction apparatus
WO2014141484A1 (ja) * 2013-03-15 2014-09-18 株式会社 東芝 パリティ検査行列作成方法、符号化装置及び記録再生装置
JPWO2014141484A1 (ja) * 2013-03-15 2017-02-16 株式会社東芝 パリティ検査行列作成方法、符号化装置及び記録再生装置
JP2016213701A (ja) * 2015-05-11 2016-12-15 富士通株式会社 誤り訂正方法、半導体装置、送受信モジュールおよび伝送装置
JP2016201857A (ja) * 2016-09-07 2016-12-01 パナソニック株式会社 受信装置及び受信方法
WO2019229846A1 (ja) * 2018-05-29 2019-12-05 三菱電機株式会社 送信機、受信機、通信システム、および符号化率の変更方法
JPWO2019229846A1 (ja) * 2018-05-29 2020-12-10 三菱電機株式会社 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム
US11349497B2 (en) 2018-05-29 2022-05-31 Mitsubishi Electric Corporation Transmitter, receiver, communication system, method for changing code rate, control circuit and non-transitory storage medium

Also Published As

Publication number Publication date
KR20090003164A (ko) 2009-01-09
US20100229066A1 (en) 2010-09-09
JP4598085B2 (ja) 2010-12-15
JPWO2007080827A1 (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
WO2007080827A1 (ja) 検査行列生成方法
US7222284B2 (en) Low-density parity-check codes for multiple code rates
KR101723258B1 (ko) 통신 시스템에서 데이터 송수신 방법 및 장치
KR100856235B1 (ko) 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
EP2557694B1 (en) Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
EP2381582B1 (en) Method and apparatus for channel encoding in a communication system using low-density parity-check codes
EP1715588B1 (en) Algebraic construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices
KR102546123B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
CN101039119B (zh) 编码与解码的方法及系统
US7934146B2 (en) Method, apparatus and computer program product providing for data block encoding and decoding
KR102557439B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102554694B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102546122B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
US20030079171A1 (en) Forward error correction
US10374632B2 (en) Low density parity check coded modulation for optical communications
WO2007072721A1 (ja) 検査行列生成方法、符号化方法、通信装置、通信システム、符号化器
US20110119554A1 (en) Method for transmitting non-binary codes and decoding the same
WO2008016117A1 (fr) Procédé de génération de matrice d&#39;inspection, procédé d&#39;encodage, dispositif et système de communication et encodeur
KR102546120B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 4096-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102557432B1 (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102546119B1 (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102554687B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102546125B1 (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102482110B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102546121B1 (ko) 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007553887

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12160432

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07706368

Country of ref document: EP

Kind code of ref document: A1