JP2012142968A - 無線通信送信のための符号化スキーム - Google Patents
無線通信送信のための符号化スキーム Download PDFInfo
- Publication number
- JP2012142968A JP2012142968A JP2012032787A JP2012032787A JP2012142968A JP 2012142968 A JP2012142968 A JP 2012142968A JP 2012032787 A JP2012032787 A JP 2012032787A JP 2012032787 A JP2012032787 A JP 2012032787A JP 2012142968 A JP2012142968 A JP 2012142968A
- Authority
- JP
- Japan
- Prior art keywords
- ldpc
- nodes
- transmission
- node
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】LDPC符号は、関連する制約を持っており、符号は、受信時に、誤り訂正される。インクリメントされた符号に対する要求は、オリジナルの符号に、誤りがありすぎて適切に復号することができない例えば、低送信電力または高干渉の場合にありうる。この場合、より複雑な制約をLDPC符号に加えることを容易にするために、現在および/または次の通信に、追加ノードが追加されうる。この点において、追加の制約によって、可能なノード値選択における曖昧さが低減するので、大きな符号は、誤りのある値を予測するために、有効に送信されたノードを僅かしか必要としない。
【選択図】図7
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
低密度パリティ検査(LDPC)符号化データの送信を容易にする方法であって、
コードワードの複数のビットを、選択されたLDPC符号の複数のノードにマップすることと、
明白な誤り訂正を容易にするために、前記LDPC符号のノードの数をインクリメントすることと、
前記LDPC符号を、ハイブリッド自動再送要求(HARQ)送信として送信することと
を備える方法。
[C2]
前記選択されたLDPC符号の複数のノードは、コア・ディグリー3ノードであるC1に記載の方法。
[C3]
前記選択されたLDPC符号は、1または複数の制約ノードと、2つの制約ノードに関連する1または複数のコア・ディグリー2累積ノードと、に関連する1または複数の明示パリティ・ビットを備えるC1に記載の方法。
[C4]
1または複数の明示パリティ・ビットと、関連する制約ノードとを加えることによって、および/または、既存の制約ノードを2つの制約ノードへ分割しながら、1または複数のコア・ディグリー2累積ノードを加えることによって、前記LDPC符号におけるノードの数をインクリメントすることを選択することをさらに備えるC3に記載の方法。
[C5]
前記選択は、予め定めたスキーム、前のインクリメント選択、性能予測、および/または、推論技術に少なくとも部分的に基づいてなされるC4に記載の方法。
[C6]
前記LDPC符号におけるノードの数をインクリメントすることは、受信デバイスからの要求および/または低送信電力に基づいてなされるC1に記載の方法。
[C7]
前記LDPC符号におけるノードの数をインクリメントすることは、予め定めたより大きなLDPC符号の一部を送ることによってなされ、オリジナルの前記選択されたLDPC符号は、前記予め定めたより大きなLDPC符号の一部でもあるC1に記載の方法。
[C8]
前記コードワードの所望のパケット・サイズを満足するために、前記LDPC符号の多くのノードをパンクチャすることをさらに備えるC1に記載の方法。
[C9]
送信されるコードワードの一部を備える低密度パリティ検査(LDPC)符号のノードの数をインクリメントするように構成された少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサに接続されたメモリと
を備える無線通信装置。
[C10]
前記少なくとも1つのプロセッサはさらに、複数のインクリメント・ステップのおのおのについて、複数のインクリメント・スキームのうちの1つを選択するように構成されたC9に記載の無線通信装置。
[C11]
前記インクリメント・スキームは、
明示パリティ・ノードと、対応する制約ノードとを前記LDPC符号に追加することと、
対応する制約ノードを2つの制約ノードに分割しながら、コア・ディグリー2累積ノードを追加することと
を備えるC10に記載の無線通信装置。
[C12]
前記インクリメント・スキームは、前記インクリメント・ステップにユニークであって、予め定めた設定、前のコードワードの選択の履歴、性能予測、または推論技術に少なくとも部分的に基づいて選択されるC10に記載の無線通信装置。
[C13]
前記少なくとも1つのプロセッサはさらに、受信デバイスから、追加ノードを求める要求を受信するように構成され、前記LDPC符号のノードの数は、前記要求に少なくとも部分的に基づいてインクリメントされるC9に記載の無線通信装置。
[C14]
前記少なくとも1つのプロセッサはさらに、前記コードワードをハイブリッド自動再送要求(HARQ)送信として送信するために求められる送信パケット・サイズを満足するために、前記LDPC符号についてリフティングを実行するように構成されたC9に記載の無線通信装置。
[C15]
前記少なくとも1つのプロセッサはさらに、前記コードワードを送信するために求められるパケット・サイズを満足するために、前記LDPC符号のノードのうちの1または複数をパンクチャするか、あるいは、ゼロに設定するように構成されたC9に記載の無線通信装置。
[C16]
低密度パリティ検査(LDPC)符号化データを送信することを容易にする無線通信装置であって、
多くのコア・ディグリー2累積ノードとコア・ディグリー3可変ノードとを含むLDPC符号化コードワードを生成する手段と、
明白な復号を容易にするために、前記LDPC符号化コードワードのノードの数をインクリメントする手段と、
前記LDPC符号化コードワードを、ハイブリッド自動再送要求(HARQ)送信として送信する手段と
を備える無線通信装置。
[C17]
前記LDPC符号化コードワードのノードの数を増加させる要求を受信する手段をさらに備え、
前記ノードの数は、前記要求に少なくとも部分的に基づいて増加されるC16に記載の無線通信装置。
[C18]
前記LDPC符号化コードワードのノードの数をインクリメントする各インクリメント・ステップについて、インクリメント・スキームを選択する手段をさらに備えるC16に記載の無線通信装置。
[C19]
前記インクリメント・スキームは、
明示パリティ・ビットと、対応する制約ノードとを追加することと、
既存の制約ノードを1または複数の追加制約ノードに分割しながら、コア・ディグリー2累積ノードを追加することと
を含むC18に記載の無線通信装置。
[C20]
コア・ディグリー3可変ノードと前記コア・ディグリー2累積ノードの一部がパンクチャされるC16に記載の無線通信装置。
[C21]
前記LDPC符号化コードワードはさらに、既存のコア・ディグリー2累積ノードと、パンクチャされたコア・ディグリー3可変ノード、および/または、パンクチャされていないコア・ディグリー3可変ノードのうちの幾つかのパリティを表す1または複数の明示パリティ・ビットを備えるC20に記載の無線通信装置。
[C22]
前記1または複数の明示パリティ・ビットは、他の明示パリティ・ビットであり、前記パンクチャされたコア・ディグリー3ノードはそれぞれ、コア・ディグリー2累積ノードよりもより多くの明示パリティ・ビットで表されるパンクチャされていないコア・ディグリー3可変ノードよりも多くの明示パリティ・ビットで表されるC21に記載の無線通信装置。
[C23]
少なくとも1つのコンピュータに対して、コードワードの複数のビットを、選択された低密度パリティ検査(LDPC)符号の複数のノードにマップさせるためのコードと、
前記少なくとも1つのコンピュータに対して、前記LDPC符号におけるノードの数をインクリメントして、その明白な誤り訂正を容易にさせるためのコードと、
前記少なくとも1つのコンピュータに対して、前記LDPC符号を、ハイブリッド自動再送要求(HARQ)送信として送信させるためのコードと
を備えるコンピュータ読取可能媒体を備えるコンピュータ・プログラム製品。
[C24]
前記コンピュータ読取可能媒体はさらに、前記少なくとも1つのコンピュータに対して、前記LDPC符号におけるノードの数をインクリメントするインクリメント・スキームを選択させるためのコードを備え、
前記インクリメント・スキームは、1または複数の明示パリティ・ビットと、関連する制約ノードを追加することと、および/または、既存の制約ノードを2つの制約ノードに分割しながら、1または複数のコア・ディグリー2累積ノードを追加することとを備えるC23に記載のコンピュータ・プログラム製品。
[C25]
多くの明示パリティ・ビットと多くのコア・ディグリー2累積ノードとを含む低密度パリティ検査(LDPC)符号化コードワードを生成し、明白な復号を容易にするために、前記LDPC符号化コードワードの数をインクリメントし、前記LDPC符号化コードワードを、ハイブリッド自動再送要求(HARQ)送信として送信するように構成されたプロセッサと、
前記プロセッサに接続されたメモリと
を備える無線通信装置。
[C26]
低密度パリティ検査(LDPC)符号化送信を受信して復号する方法であって、
LDPC符号化送信を受信するが、少なくとも1つのノードが誤って受信されることと、
前記LDPC符合化送信の正しい復号を容易にするために、追加ノードを備えるインクリメントされたLDPC符号化送信を要求することと、
前記追加ノードに部分的に基づいて、前記インクリメントされたLDPC符号化送信を誤り訂正することと
を備える方法。
[C27]
失われたノードの明白な誤り訂正を行うためにより多くの情報が送信されるように、前記追加ノードが、さらなる冗長LDPC符号を生成するC26に記載の方法。
[C28]
前記インクリメントされたLDPC符号化送信は、異なるハイブリッド自動再送要求(HARQ)符号化送信のインクリメントされたバージョンであるC26に記載の方法。
[C29]
前記LDPC符号化送信は、複数の明示パリティ・ビット、コア・ディグリー2累積ビット、およびコア・ディグリー3可変ノードを備えるC26に記載の方法。
[C30]
送信されるデータに要求されるパケット・サイズを満足するために、前記LDPC符号化送信がリフトされるC26に記載の方法。
[C31]
前記LDPC符号化送信は、前記送信されるデータに要求されるパケット・サイズを満足するために、1または複数のパンクされたノード、あるいはゼロに設定されたノードを備えるC26に記載の方法。
[C32]
前記インクリメントされたLDPC符号化送信に対する要求は、前記LDPC符号化送信が受信される通信チャネルとは別の通信チャネルに対してなされるC26に記載の方法。
[C33]
無線通信装置であって、
低密度パリティ検査(LDPC)符号化ハイブリッド自動再送要求(HARQ)送信のインクリメント・ノードを要求するように構成された少なくとも1つのプロセッサを備え、
前記低密度パリティ検査(LDPC)符号化ハイブリッド自動再送要求(HARQ)送信は、少なくとも1つの誤りを備え、その訂正は曖昧であり、
前記無線通信装置はさらに、前記少なくとも1つのプロセッサに接続されたメモリを備える無線通信装置。
[C34]
前記少なくとも1つのプロセッサはさらに、前記要求したインクリメント・ノードを受信すると、インクリメントされたLDPC符号化HARQ送信を誤り訂正するように構成されたC33に記載の無線通信装置。
[C35]
前記インクリメントされたLDPC符号化HARQ送信は、LDPC符号化HARQ送信に関連する制約を満足することによって誤り訂正され、失われたノードを明確に誤り訂正するためにより多くの情報が送信されるように、追加ノードが更なる冗長LDPC符号を生成するC34に記載の無線通信装置。
[C36]
前記LDPC符号化HARQ送信は、複数の明示パリティ・ビット、コア・ディグリー2累積ビット、およびコア・ディグリー3可変ノードを備えるC33に記載の無線通信装置。
[C37]
前記LDPC符号化HARQ送信および前記インクリメントされたLDPC符号化HARQ送信は、送信されるデータに要求されるパケット・サイズを満足するようにリフトされるC33に記載の無線通信装置。
[C38]
前記LDPC符号化HARQ送信および/または前記インクリメントされたLDPC符号化HARQ送信は、送信されるデータに要求されるパケット・サイズを満足するために、1または複数のパンクチャされたノード、またはゼロに設定されたノードを備えるC33に記載の無線通信装置。
[C39]
前記少なくとも1つのプロセッサはさらに、前記LDPC符号化HARQ送信が受信される通信チャネルとは異なる通信チャネルでインクリメント・ノードを要求するように構成されたC33に記載の無線通信装置。
[C40]
低密度パリティ検査(LDPC)符号化送信を受信する無線通信装置であって、
LDPC符号化送信を受信する手段と、
LDPC符号化送信のための追加ノードを要求する手段と、
前記追加ノードを備え、インクリメントされた符号化ハイブリッド自動再送要求(HARQ)送信を受信する手段と
を備える無線通信装置。
[C41]
前記追加ノードに少なくとも部分的に基づいて、誤って受信されたインクリメントされた符号化HARQ送信のノードの誤り訂正を行う手段をさらに備えるC40に記載の無線通信装置。
[C42]
前記誤り訂正は、前記インクリメントされた符号化HARQ送信の制約を満足することに少なくとも部分的に基づいて実行されるC41に記載の無線通信装置。
[C43]
インクリメントされた符号化HARQ送信は、前記LDPC符号化送信と、追加可変ノードに関連するビットとを備えるC40に記載の無線通信装置。
[C44]
前記インクリメントされた符号化HARQ送信を復号する手段をさらに備えるC40に記載の無線通信装置。
[C45]
前記LDPC符号化送信およびインクリメントされた符号化HARQ送信は、複数の明示パリティ・ビット、コア・ディグリー2累積ビット、およびコア・ディグリー3可変ノードを備えるC40に記載の無線通信装置。
[C45]
送信されるデータについて要求されるパケット・サイズを満足するために、前記LDPC符号化送信およびインクリメントされた符号化HARQ送信がリフトされるC40に記載の無線通信装置。
[C46]
前記LDPC符号化送信とインクリメントされた符号化HARQ送信は、送信されるデータについて要求されるパケット・サイズを満足するために、1または複数のパンクチャ・ノードを備えるC40に記載の無線通信装置。
[C47]
前記符号化HARQ送信が受信される通信チャネルとは異なる通信チャネルで、追加ノードを求める要求を送信する手段をさらに備えるC40に記載の無線通信装置。
[C48]
少なくとも1つのノードが誤って受信されるものの、低密度パリティ検査(LDPC)符号化送信を少なくとも1つのコンピュータに対して受信させるためのコードと、
前記少なくとも1つのコンピュータに対して、前記送信に更なる制約を加えることを容易にする追加ノードを備えるインクリメントされたLDPC符号化送信を要求させるためのコードと、
前記少なくとも1つのコンピュータに対して、前記追加ノードに部分的に基づいて、前記インクリメントされたLDPC符号化送信の誤り訂正をさせるためのコードと
を備えるコンピュータ読取可能媒体を備えるコンピュータ・プログラム製品。
[C49]
失われたノードの明白な誤り訂正を行うために、より少ないノードしか必要とされないように、前記追加ノードが、タイトなLDPC符号を生成するC48に記載のコンピュータ・プログラム製品。
[C50]
低密度パリティ検査(LDPC)符号化送信を受信し、LDPC符号化送信のための追加ノードを要求し、前記追加ノードを備えるインクリメントされたLDPC符号化送信を受信するように構成されたプロセッサと、
前記プロセッサに接続されたメモリと
を備える無線通信装置。
Claims (51)
- 低密度パリティ検査(LDPC)符号化データの送信を容易にする方法であって、
コードワードの複数のビットを、選択されたLDPC符号の複数のノードにマップすることと、
明白な誤り訂正を容易にするために、前記LDPC符号のノードの数をインクリメントすることと、
前記LDPC符号を、ハイブリッド自動再送要求(HARQ)送信として送信することと
を備える方法。 - 前記選択されたLDPC符号の複数のノードは、コア・ディグリー3ノードである請求項1に記載の方法。
- 前記選択されたLDPC符号は、1または複数の制約ノードと、2つの制約ノードに関連する1または複数のコア・ディグリー2累積ノードと、に関連する1または複数の明示パリティ・ビットを備える請求項1に記載の方法。
- 1または複数の明示パリティ・ビットと、関連する制約ノードとを加えることによって、および/または、既存の制約ノードを2つの制約ノードへ分割しながら、1または複数のコア・ディグリー2累積ノードを加えることによって、前記LDPC符号におけるノードの数をインクリメントすることを選択することをさらに備える請求項3に記載の方法。
- 前記選択は、予め定めたスキーム、前のインクリメント選択、性能予測、および/または、推論技術に少なくとも部分的に基づいてなされる請求項4に記載の方法。
- 前記LDPC符号におけるノードの数をインクリメントすることは、受信デバイスからの要求および/または低送信電力に基づいてなされる請求項1に記載の方法。
- 前記LDPC符号におけるノードの数をインクリメントすることは、予め定めたより大きなLDPC符号の一部を送ることによってなされ、オリジナルの前記選択されたLDPC符号は、前記予め定めたより大きなLDPC符号の一部でもある請求項1に記載の方法。
- 前記コードワードの所望のパケット・サイズを満足するために、前記LDPC符号の多くのノードをパンクチャすることをさらに備える請求項1に記載の方法。
- 送信されるコードワードの一部を備える低密度パリティ検査(LDPC)符号のノードの数をインクリメントするように構成された少なくとも1つのプロセッサと、
前記少なくとも1つのプロセッサに接続されたメモリと
を備える無線通信装置。 - 前記少なくとも1つのプロセッサはさらに、複数のインクリメント・ステップのおのおのについて、複数のインクリメント・スキームのうちの1つを選択するように構成された請求項9に記載の無線通信装置。
- 前記インクリメント・スキームは、
明示パリティ・ノードと、対応する制約ノードとを前記LDPC符号に追加することと、
対応する制約ノードを2つの制約ノードに分割しながら、コア・ディグリー2累積ノードを追加することと
を備える請求項10に記載の無線通信装置。 - 前記インクリメント・スキームは、前記インクリメント・ステップにユニークであって、予め定めた設定、前のコードワードの選択の履歴、性能予測、または推論技術に少なくとも部分的に基づいて選択される請求項10に記載の無線通信装置。
- 前記少なくとも1つのプロセッサはさらに、受信デバイスから、追加ノードを求める要求を受信するように構成され、前記LDPC符号のノードの数は、前記要求に少なくとも部分的に基づいてインクリメントされる請求項9に記載の無線通信装置。
- 前記少なくとも1つのプロセッサはさらに、前記コードワードをハイブリッド自動再送要求(HARQ)送信として送信するために求められる送信パケット・サイズを満足するために、前記LDPC符号についてリフティングを実行するように構成された請求項9に記載の無線通信装置。
- 前記少なくとも1つのプロセッサはさらに、前記コードワードを送信するために求められるパケット・サイズを満足するために、前記LDPC符号のノードのうちの1または複数をパンクチャするか、あるいは、ゼロに設定するように構成された請求項9に記載の無線通信装置。
- 低密度パリティ検査(LDPC)符号化データを送信することを容易にする無線通信装置であって、
多くのコア・ディグリー2累積ノードとコア・ディグリー3可変ノードとを含むLDPC符号化コードワードを生成する手段と、
明白な復号を容易にするために、前記LDPC符号化コードワードのノードの数をインクリメントする手段と、
前記LDPC符号化コードワードを、ハイブリッド自動再送要求(HARQ)送信として送信する手段と
を備える無線通信装置。 - 前記LDPC符号化コードワードのノードの数を増加させる要求を受信する手段をさらに備え、
前記ノードの数は、前記要求に少なくとも部分的に基づいて増加される請求項16に記載の無線通信装置。 - 前記LDPC符号化コードワードのノードの数をインクリメントする各インクリメント・ステップについて、インクリメント・スキームを選択する手段をさらに備える請求項16に記載の無線通信装置。
- 前記インクリメント・スキームは、
明示パリティ・ビットと、対応する制約ノードとを追加することと、
既存の制約ノードを1または複数の追加制約ノードに分割しながら、コア・ディグリー2累積ノードを追加することと
を含む請求項18に記載の無線通信装置。 - コア・ディグリー3可変ノードと前記コア・ディグリー2累積ノードの一部がパンクチャされる請求項16に記載の無線通信装置。
- 前記LDPC符号化コードワードはさらに、既存のコア・ディグリー2累積ノードと、パンクチャされたコア・ディグリー3可変ノード、および/または、パンクチャされていないコア・ディグリー3可変ノードのうちの幾つかのパリティを表す1または複数の明示パリティ・ビットを備える請求項20に記載の無線通信装置。
- 前記1または複数の明示パリティ・ビットは、他の明示パリティ・ビットであり、前記パンクチャされたコア・ディグリー3ノードはそれぞれ、コア・ディグリー2累積ノードよりもより多くの明示パリティ・ビットで表されるパンクチャされていないコア・ディグリー3可変ノードよりも多くの明示パリティ・ビットで表される請求項21に記載の無線通信装置。
- 少なくとも1つのコンピュータに対して、コードワードの複数のビットを、選択された低密度パリティ検査(LDPC)符号の複数のノードにマップさせるためのコードと、
前記少なくとも1つのコンピュータに対して、前記LDPC符号におけるノードの数をインクリメントして、その明白な誤り訂正を容易にさせるためのコードと、
前記少なくとも1つのコンピュータに対して、前記LDPC符号を、ハイブリッド自動再送要求(HARQ)送信として送信させるためのコードと
を備えるコンピュータ読取可能媒体を備えるコンピュータ・プログラム製品。 - 前記コンピュータ読取可能媒体はさらに、前記少なくとも1つのコンピュータに対して、前記LDPC符号におけるノードの数をインクリメントするインクリメント・スキームを選択させるためのコードを備え、
前記インクリメント・スキームは、1または複数の明示パリティ・ビットと、関連する制約ノードを追加することと、および/または、既存の制約ノードを2つの制約ノードに分割しながら、1または複数のコア・ディグリー2累積ノードを追加することとを備える請求項23に記載のコンピュータ・プログラム製品。 - 多くの明示パリティ・ビットと多くのコア・ディグリー2累積ノードとを含む低密度パリティ検査(LDPC)符号化コードワードを生成し、明白な復号を容易にするために、前記LDPC符号化コードワードの数をインクリメントし、前記LDPC符号化コードワードを、ハイブリッド自動再送要求(HARQ)送信として送信するように構成されたプロセッサと、
前記プロセッサに接続されたメモリと
を備える無線通信装置。 - 低密度パリティ検査(LDPC)符号化送信を受信して復号する方法であって、
LDPC符号化送信を受信するが、少なくとも1つのノードが誤って受信されることと、
前記LDPC符号化送信の正しい復号を容易にするために、追加ノードを備えるインクリメントされたLDPC符号化送信を要求することと、
前記追加ノードに部分的に基づいて、前記インクリメントされたLDPC符号化送信を誤り訂正することと
を備える方法。 - 失われたノードの明白な誤り訂正を行うためにより多くの情報が送信されるように、前記追加ノードが、さらなる冗長LDPC符号を生成する請求項26に記載の方法。
- 前記インクリメントされたLDPC符号化送信は、異なるハイブリッド自動再送要求(HARQ)符号化送信のインクリメントされたバージョンである請求項26に記載の方法。
- 前記LDPC符号化送信は、複数の明示パリティ・ビット、コア・ディグリー2累積ビット、およびコア・ディグリー3可変ノードを備える請求項26に記載の方法。
- 送信されるデータに要求されるパケット・サイズを満足するために、前記LDPC符号化送信がリフトされる請求項26に記載の方法。
- 前記LDPC符号化送信は、前記送信されるデータに要求されるパケット・サイズを満足するために、1または複数のパンクされたノード、あるいはゼロに設定されたノードを備える請求項26に記載の方法。
- 前記インクリメントされたLDPC符号化送信に対する要求は、前記LDPC符号化送信が受信される通信チャネルとは別の通信チャネルに対してなされる請求項26に記載の方法。
- 無線通信装置であって、
低密度パリティ検査(LDPC)符号化ハイブリッド自動再送要求(HARQ)送信のインクリメント・ノードを要求するように構成された少なくとも1つのプロセッサを備え、
前記低密度パリティ検査(LDPC)符号化ハイブリッド自動再送要求(HARQ)送信は、少なくとも1つの誤りを備え、その訂正は曖昧であり、
前記無線通信装置はさらに、前記少なくとも1つのプロセッサに接続されたメモリを備える無線通信装置。 - 前記少なくとも1つのプロセッサはさらに、前記要求したインクリメント・ノードを受信すると、インクリメントされたLDPC符号化HARQ送信を誤り訂正するように構成された請求項33に記載の無線通信装置。
- 前記インクリメントされたLDPC符号化HARQ送信は、LDPC符号化HARQ送信に関連する制約を満足することによって誤り訂正され、失われたノードを明確に誤り訂正するためにより多くの情報が送信されるように、追加ノードが更なる冗長LDPC符号を生成する請求項34に記載の無線通信装置。
- 前記LDPC符号化HARQ送信は、複数の明示パリティ・ビット、コア・ディグリー2累積ビット、およびコア・ディグリー3可変ノードを備える請求項33に記載の無線通信装置。
- 前記LDPC符号化HARQ送信および前記インクリメントされたLDPC符号化HARQ送信は、送信されるデータに要求されるパケット・サイズを満足するようにリフトされる請求項33に記載の無線通信装置。
- 前記LDPC符号化HARQ送信および/または前記インクリメントされたLDPC符号化HARQ送信は、送信されるデータに要求されるパケット・サイズを満足するために、1または複数のパンクチャされたノード、またはゼロに設定されたノードを備える請求項33に記載の無線通信装置。
- 前記少なくとも1つのプロセッサはさらに、前記LDPC符号化HARQ送信が受信される通信チャネルとは異なる通信チャネルでインクリメント・ノードを要求するように構成された請求項33に記載の無線通信装置。
- 低密度パリティ検査(LDPC)符号化送信を受信する無線通信装置であって、
LDPC符号化送信を受信する手段と、
LDPC符号化送信のための追加ノードを要求する手段と、
前記追加ノードを備え、インクリメントされた符号化ハイブリッド自動再送要求(HARQ)送信を受信する手段と
を備える無線通信装置。 - 前記追加ノードに少なくとも部分的に基づいて、誤って受信されたインクリメントされた符号化HARQ送信のノードの誤り訂正を行う手段をさらに備える請求項40に記載の無線通信装置。
- 前記誤り訂正は、前記インクリメントされた符号化HARQ送信の制約を満足することに少なくとも部分的に基づいて実行される請求項41に記載の無線通信装置。
- インクリメントされた符号化HARQ送信は、前記LDPC符号化送信と、追加可変ノードに関連するビットとを備える請求項40に記載の無線通信装置。
- 前記インクリメントされた符号化HARQ送信を復号する手段をさらに備える請求項40に記載の無線通信装置。
- 前記LDPC符号化送信およびインクリメントされた符号化HARQ送信は、複数の明示パリティ・ビット、コア・ディグリー2累積ビット、およびコア・ディグリー3可変ノードを備える請求項40に記載の無線通信装置。
- 送信されるデータについて要求されるパケット・サイズを満足するために、前記LDPC符号化送信およびインクリメントされた符号化HARQ送信がリフトされる請求項40に記載の無線通信装置。
- 前記LDPC符号化送信とインクリメントされた符号化HARQ送信は、送信されるデータについて要求されるパケット・サイズを満足するために、1または複数のパンクチャ・ノードを備える請求項40に記載の無線通信装置。
- 前記符号化HARQ送信が受信される通信チャネルとは異なる通信チャネルで、追加ノードを求める要求を送信する手段をさらに備える請求項40に記載の無線通信装置。
- 少なくとも1つのノードが誤って受信されるものの、低密度パリティ検査(LDPC)符号化送信を少なくとも1つのコンピュータに対して受信させるためのコードと、
前記少なくとも1つのコンピュータに対して、前記送信に更なる制約を加えることを容易にする追加ノードを備えるインクリメントされたLDPC符号化送信を要求させるためのコードと、
前記少なくとも1つのコンピュータに対して、前記追加ノードに部分的に基づいて、前記インクリメントされたLDPC符号化送信の誤り訂正をさせるためのコードと
を備えるコンピュータ読取可能媒体を備えるコンピュータ・プログラム製品。 - 失われたノードの明白な誤り訂正を行うために、より少ないノードしか必要とされないように、前記追加ノードが、タイトなLDPC符号を生成する請求項48に記載のコンピュータ・プログラム製品。
- 低密度パリティ検査(LDPC)符号化送信を受信し、LDPC符号化送信のための追加ノードを要求し、前記追加ノードを備えるインクリメントされたLDPC符号化送信を受信するように構成されたプロセッサと、
前記プロセッサに接続されたメモリと
を備える無線通信装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86311606P | 2006-10-26 | 2006-10-26 | |
US60/863,116 | 2006-10-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009534913A Division JP2010508728A (ja) | 2006-10-26 | 2007-10-26 | 無線通信送信のための符合化スキーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142968A true JP2012142968A (ja) | 2012-07-26 |
JP5479515B2 JP5479515B2 (ja) | 2014-04-23 |
Family
ID=39048025
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009534913A Withdrawn JP2010508728A (ja) | 2006-10-26 | 2007-10-26 | 無線通信送信のための符合化スキーム |
JP2012032787A Expired - Fee Related JP5479515B2 (ja) | 2006-10-26 | 2012-02-17 | 無線通信送信のための符号化スキーム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009534913A Withdrawn JP2010508728A (ja) | 2006-10-26 | 2007-10-26 | 無線通信送信のための符合化スキーム |
Country Status (10)
Country | Link |
---|---|
US (1) | US8453030B2 (ja) |
EP (1) | EP2076988B1 (ja) |
JP (2) | JP2010508728A (ja) |
KR (2) | KR20090085633A (ja) |
CN (1) | CN101529773A (ja) |
BR (1) | BRPI0717729B1 (ja) |
CA (1) | CA2664918C (ja) |
RU (1) | RU2426241C2 (ja) |
TW (1) | TWI351821B (ja) |
WO (1) | WO2008052202A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200008012A (ko) * | 2017-07-07 | 2020-01-22 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
USRE49989E1 (en) | 2017-06-10 | 2024-05-28 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8892979B2 (en) | 2006-10-26 | 2014-11-18 | Qualcomm Incorporated | Coding schemes for wireless communication transmissions |
US8117523B2 (en) * | 2007-05-23 | 2012-02-14 | California Institute Of Technology | Rate-compatible protograph LDPC code families with linear minimum distance |
KR101516100B1 (ko) * | 2007-10-29 | 2015-05-04 | 파나소닉 인텔렉츄얼 프로퍼티 코포레이션 오브 아메리카 | 무선 통신 장치, 무선 통신 방법 및 집적 회로 |
US20090150750A1 (en) * | 2007-12-05 | 2009-06-11 | Qualcomm Incorporated | Method and apparatus for harq encoding with low memory requirement |
JP5081022B2 (ja) * | 2008-03-05 | 2012-11-21 | 株式会社日立国際電気 | ディジタル伝送装置 |
EP2294746A2 (en) * | 2008-07-03 | 2011-03-16 | Telefonaktiebolaget L M Ericsson (publ) | Methods and arrangements in a wireless communication system |
CN101674153B (zh) * | 2008-09-09 | 2012-05-30 | 普天信息技术研究院有限公司 | 一种信息处理方法、设备及系统 |
US8675538B2 (en) * | 2009-04-30 | 2014-03-18 | Empire Technology Development Llc | Wireless one-to-one communication using multicast |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
WO2012039798A2 (en) * | 2010-06-15 | 2012-03-29 | California Institute Of Technology | Rate-compatible protograph ldpc codes |
CA2860470A1 (en) * | 2010-12-30 | 2012-07-05 | Skai, Inc. | System and method for creating, deploying, integrating, and distributing nodes in a grid of distributed graph databases |
US8832520B2 (en) | 2011-11-29 | 2014-09-09 | California Institute Of Technology | High order modulation protograph codes |
CN102594365B (zh) * | 2012-02-29 | 2015-02-18 | 中山大学 | 一种ldpc码的动态异步bp译码方法 |
KR102142142B1 (ko) | 2013-02-13 | 2020-08-06 | 퀄컴 인코포레이티드 | 높은 레이트, 높은 병렬성, 및 낮은 에러 플로어를 위해 준순환 구조들 및 펑처링을 사용하는 ldpc 설계 |
CN105191148B (zh) * | 2013-05-02 | 2019-06-21 | 索尼公司 | 数据处理装置以及数据处理方法 |
WO2014178300A1 (ja) * | 2013-05-02 | 2014-11-06 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
CA2909305C (en) * | 2013-05-02 | 2022-07-19 | Sony Corporation | Reverse interchanging coding and decoding of low density parity check codewords |
US10484135B2 (en) * | 2014-12-15 | 2019-11-19 | Qualcomm Incorporated | Mitigation of bursty interference |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) * | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10313057B2 (en) | 2016-06-01 | 2019-06-04 | Qualcomm Incorporated | Error detection in wireless communications using sectional redundancy check information |
US10291354B2 (en) * | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
CA3026317C (en) | 2016-07-27 | 2023-09-26 | Qualcomm Incorporated | Design of hybrid automatic repeat request (harq) feedback bits for polar codes |
RU2725175C1 (ru) * | 2016-11-23 | 2020-06-30 | Фраунхофер-Гезелльшафт Цур Фердерунг Дер Ангевандтен Форшунг Е.Ф. | Приемное устройство, передающее устройство, сеть связи, сигнал данных и способ, улучшающий процесс повторной передачи в сети связи |
US10686469B2 (en) * | 2017-05-15 | 2020-06-16 | Qualcomm Incorporated | Payload size ambiguity and false alarm rate reduction for polar codes |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004075023A2 (en) * | 2003-02-19 | 2004-09-02 | Flarion Technologies, Inc. | Efficient automatic repeat request methods and apparatus |
WO2004107640A1 (ja) * | 2003-05-28 | 2004-12-09 | Mitsubishi Denki Kabushiki Kaisha | 再送制御方法および通信装置 |
WO2005107081A1 (ja) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | 再送制御方法および通信装置 |
WO2007080827A1 (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Electric Corporation | 検査行列生成方法 |
WO2007091327A1 (ja) * | 2006-02-09 | 2007-08-16 | Fujitsu Limited | Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法 |
JP2009522961A (ja) * | 2006-01-06 | 2009-06-11 | クゥアルコム・インコーポレイテッド | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19630343B4 (de) * | 1996-07-26 | 2004-08-26 | Telefonaktiebolaget L M Ericsson (Publ) | Verfahren und Paket-Übertragungssystem unter Verwendung einer Fehlerkorrektur von Datenpaketen |
US6421803B1 (en) * | 1999-06-25 | 2002-07-16 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for implementing hybrid automatic repeat request using parity check combining |
RU2216868C2 (ru) | 1999-06-25 | 2003-11-20 | Телефонактиеболагет Лм Эрикссон (Пабл) | Система и способ осуществления гибридного автоматического запроса на повторение с использованием объединения проверки четности |
AU2335001A (en) * | 1999-12-20 | 2001-07-03 | Research In Motion Limited | Hybrid automatic repeat request system and method |
DE60038198T2 (de) | 2000-05-17 | 2009-03-26 | Matsushita Electric Industrial Co., Ltd., Kadoma-shi | Hybrides ARQ-System mit Daten- und Kontrollkanal für Datenpaketübertragung |
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
US20030039226A1 (en) * | 2001-08-24 | 2003-02-27 | Kwak Joseph A. | Physical layer automatic repeat request (ARQ) |
JP2003188720A (ja) * | 2001-12-21 | 2003-07-04 | Mitsubishi Electric Corp | Pll回路 |
US7254769B2 (en) * | 2002-12-24 | 2007-08-07 | Electronics And Telecommunications Research Insitute | Encoding/decoding apparatus using low density parity check code |
US7213197B2 (en) * | 2003-08-08 | 2007-05-01 | Intel Corporation | Adaptive bit loading with low density parity check forward error correction |
US6952113B2 (en) * | 2003-08-20 | 2005-10-04 | International Business Machines Corp. | Method of reducing leakage current in sub one volt SOI circuits |
KR20050046471A (ko) * | 2003-11-14 | 2005-05-18 | 삼성전자주식회사 | 저밀도 패러티 검사 부호를 병렬 연접하는 채널부호화/복호화 장치 및 방법 |
US7202703B2 (en) * | 2004-01-30 | 2007-04-10 | Intel Corporation | Single stage level restore circuit with hold functionality |
US7417482B2 (en) * | 2005-10-31 | 2008-08-26 | Qualcomm Incorporated | Adaptive voltage scaling for an electronics device |
GB2434946B (en) * | 2006-02-01 | 2008-07-23 | Toshiba Res Europ Ltd | Wireless communications apparatus |
-
2007
- 2007-10-26 CN CNA2007800401397A patent/CN101529773A/zh active Pending
- 2007-10-26 BR BRPI0717729-1A patent/BRPI0717729B1/pt not_active IP Right Cessation
- 2007-10-26 WO PCT/US2007/082747 patent/WO2008052202A1/en active Application Filing
- 2007-10-26 TW TW096140473A patent/TWI351821B/zh not_active IP Right Cessation
- 2007-10-26 CA CA2664918A patent/CA2664918C/en not_active Expired - Fee Related
- 2007-10-26 JP JP2009534913A patent/JP2010508728A/ja not_active Withdrawn
- 2007-10-26 US US12/446,717 patent/US8453030B2/en active Active
- 2007-10-26 KR KR1020097010745A patent/KR20090085633A/ko not_active Application Discontinuation
- 2007-10-26 EP EP07844656.4A patent/EP2076988B1/en active Active
- 2007-10-26 RU RU2009119748/09A patent/RU2426241C2/ru active
- 2007-10-26 KR KR1020117018517A patent/KR101299124B1/ko active IP Right Grant
-
2012
- 2012-02-17 JP JP2012032787A patent/JP5479515B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004075023A2 (en) * | 2003-02-19 | 2004-09-02 | Flarion Technologies, Inc. | Efficient automatic repeat request methods and apparatus |
WO2004107640A1 (ja) * | 2003-05-28 | 2004-12-09 | Mitsubishi Denki Kabushiki Kaisha | 再送制御方法および通信装置 |
WO2005107081A1 (ja) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | 再送制御方法および通信装置 |
JP2009522961A (ja) * | 2006-01-06 | 2009-06-11 | クゥアルコム・インコーポレイテッド | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
WO2007080827A1 (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Electric Corporation | 検査行列生成方法 |
WO2007091327A1 (ja) * | 2006-02-09 | 2007-08-16 | Fujitsu Limited | Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法 |
Non-Patent Citations (2)
Title |
---|
HYEONG-GUN JOO, ET AL.: "New Construction of Rate-CompatibleBlock-Type Low-Density Parity-Check Codes Using Splitting", PROCEEDINGS OF THE IEEE 17TH INTERNATIONAL SYMPOSIUM ON, JPN6013040496, 14 September 2006 (2006-09-14), ISSN: 0002612102 * |
XUEHUA LI, ET AL.: "An Improved Degree Distribution Based HARQ for LDPC", WIRELESS COMMUNICATIONS, NETWORKING AND MOBILE COMPUTING, 2006. WICOM 2006.INTERNATIONAL CONFERENCE, JPN6008049423, September 2006 (2006-09-01), pages 1 - 4, XP031074299, ISSN: 0002721599 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE49989E1 (en) | 2017-06-10 | 2024-05-28 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
KR20200008012A (ko) * | 2017-07-07 | 2020-01-22 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
KR102113450B1 (ko) | 2017-07-07 | 2020-05-20 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
Also Published As
Publication number | Publication date |
---|---|
JP5479515B2 (ja) | 2014-04-23 |
BRPI0717729B1 (pt) | 2020-02-27 |
CA2664918A1 (en) | 2008-05-02 |
EP2076988A1 (en) | 2009-07-08 |
KR20110106438A (ko) | 2011-09-28 |
TW200838158A (en) | 2008-09-16 |
RU2426241C2 (ru) | 2011-08-10 |
CA2664918C (en) | 2014-06-03 |
BRPI0717729A2 (pt) | 2013-10-29 |
RU2009119748A (ru) | 2010-12-10 |
JP2010508728A (ja) | 2010-03-18 |
KR20090085633A (ko) | 2009-08-07 |
US20100023834A1 (en) | 2010-01-28 |
WO2008052202A1 (en) | 2008-05-02 |
CN101529773A (zh) | 2009-09-09 |
TWI351821B (en) | 2011-11-01 |
US8453030B2 (en) | 2013-05-28 |
KR101299124B1 (ko) | 2013-08-22 |
EP2076988B1 (en) | 2018-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479515B2 (ja) | 無線通信送信のための符号化スキーム | |
JP5607218B2 (ja) | データ結合および再復号によるh−arqアクノレッジメントの検出確認 | |
US8892979B2 (en) | Coding schemes for wireless communication transmissions | |
JP5450599B2 (ja) | 通信システムにおけるデータ伝送のためのプリエンプティブ・アクノレッジメント | |
JP5254369B2 (ja) | Macベースのフィードバックを用いてwlanプロトコルにハイブリッドarqを追加すること | |
US20070011589A1 (en) | NAK-to-ACK error detection and recovery | |
Ye et al. | RESIDENT: a reliable residue number system-based data transmission mechanism for wireless sensor networks | |
US20100296601A1 (en) | Method and apparatus of communication using soft decision | |
US8595598B2 (en) | High-efficiency dynamic transmission that has a high speed and reliability | |
US9203441B2 (en) | Partial packet recovery in wireless networks | |
WO2018028622A1 (zh) | 数据处理方法、装置及节点 | |
US8402338B2 (en) | Method of error control | |
JP2009510879A (ja) | 誤り検出及び選択的再送のための方法、装置及びシステム | |
Irianto et al. | Partial packet in wireless networks: a review of error recovery approaches | |
CN109525367A (zh) | 基于LoRa编码和解码机制的检错和自适应纠错方法 | |
Kaythry et al. | Performance analysis of LT code-based HARQ error control in underwater acoustic sensor networks | |
TW201036362A (en) | NAK-to-ACK error detection and recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5479515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |