JP5081022B2 - ディジタル伝送装置 - Google Patents

Description

本発明は、複数の子機との間で信号を伝送する親機を有するディジタル伝送装置に係り、特に、複数の子機からの上り信号について最大の信号対雑音比が得られるディジタル伝送装置に関する。

従来、伝送装置において、高周波信号を電気信号のまま、若しくは光信号に変換してから伝送すると、長距離伝送した場合に、信号品質が劣化してしまう。

尚、音声信号と映像信号のように異なる信号をディジタル信号で多重化して伝送するシステムとしては、特開平８−２０５１０５号公報（特許文献１）がある。
この特許文献１は、異なる信号を多重化するものであって、信号を合成するものではない。

また、量子化ノイズ帯域を検出し、音楽信号成分を減衰することなく量子化ノイズ成分のみを低減でき、また音楽信号に余分な付帯音を付加しないビット長拡張を行う「量子化ノイズ低減装置及びビット長拡張装置」について、特開２０００−２２５４９号公報（特許文献２）に記載がある。

特開平８−２０５１０５号公報 特開２０００−２２５４９号公報

上記伝送装置において、近年、ディジタル伝送装置の開発が進められている。
ディジタル伝送装置では、伝送するビット数に依存するダイナミックレンジが有限であるため、例えば、複数の子機からの上り信号を合成して伝送する場合、桁あふれなどの問題に考慮する必要がある。

桁あふれを考慮したディジタル伝送装置について図６を参照しながら説明する。図６は、桁あふれを考慮したディジタル伝送装置の構成ブロック図である。
図６のディジタル伝送装置は、子機１ａ〜１ｄと、親機５と、両者を接続する伝送媒体４とから構成されている。

子機１は、アンテナを有する無線部２と、ＡＤ（アナログ／ディジタル）変換部３を備えている。
親機５は、子機１ａ〜１ｄに対応した除算部１４ａ〜１４Ｄと、加算部７と、ＤＡ（ディジタル／アナログ）変換部１２と、無線部１３とを備えている。

子機１ａ〜１ｄのアンテナで受信した信号は、無線部２ａ〜２ｄで増幅され、周波数変換されて、ＡＤ変換部３ａ〜３ｄでアナログ信号からディジタル信号に変換され、伝送媒体４ａ〜４ｄに出力され、親機５に伝送される。

子機１ａ〜１ｄからのディジタル信号は、桁あふれが発生しないように、子機の接続台数Ｎに応じて、除算部１４ａ〜１４ｄで１／Ｎに除算され、加算部７で合成される。
そして、加算部７からの信号はＤＡ変換部１２でディジタル信号からアナログ信号に変換され、無線部１３で周波数変換され、増幅されて出力される。

つまり、図６のディジタル伝送装置では、複数の子機からの信号を合成するとき、桁あふれが発生しないように、子機の接続台数Ｎに応じて、それぞれを１／Ｎに除算してから合成している。

しかしながら、信号レベルによらず、子機の接続台数Ｎに応じて、それぞれの子機からの信号を一意に１／Ｎにしてしまうために、桁あふれが発生しないときも信号を減衰させてしまい、ディジタルのダイナミックレンジを十分に使用することなく、信号対雑音比が劣化するという問題点があった。

本発明は上記実情に鑑みて為されたもので、複数の子機からの上り信号について最大の信号対雑音比が得られるディジタル伝送装置を提供することを目的とする。

上記従来例の問題点を解決するための本発明は、複数Ｎ台の子機からｎビットのディジタル信号を受信し、これらディジタル信号を合成して送信する親機を備えるディジタル伝送装置であって、親機が、子機からのディジタル信号をｎビットからｎ＋ｌｏｇ₂Ｎビットに拡張する複数Ｎのビット拡張部と、ビット拡張部からの信号を加算する加算部と、加算部で加算された加算結果を用いて、（２^n-1−１）／｜加算結果｜の演算を行い、演算結果が「１」より小さい場合には、演算結果を利得係数とし、演算結果が「１」以上の場合には、「１」を利得係数とする利得演算部と、利得演算部で得られた利得係数と加算結果を乗算する乗算部と、乗算部で乗算されたデータについて符号ビットを除く上位ｌｏｇ₂Ｎビットを切り捨ててｎビットに戻すビット収縮部と、ビット収縮部からの信号をディジタル信号からアナログ信号に変換するＤＡ変換部と、ＤＡ変換部からの信号を周波数変換し、増幅する無線部とを有することを特徴としている。

本発明によれば、親機における複数Ｎのビット拡張部が複数Ｎ台の子機からのディジタル信号をｎビットからｎ＋ｌｏｇ₂Ｎビットに拡張し、加算部がビット拡張部からの信号を加算し、利得演算部が加算部で加算された加算結果を用いて、（２^n-1−１）／｜加算結果｜の演算を行い、演算結果が「１」より小さい場合には、演算結果を利得係数とし、演算結果が「１」以上の場合には、「１」を利得係数とし、乗算部が利得演算部で得られた利得係数と加算結果を乗算し、ビット収縮部が乗算部で乗算されたデータについて符号ビットを除く上位ｌｏｇ₂Ｎビットを切り捨ててｎビットに戻し、ＤＡ変換部がビット収縮部からの信号をディジタル信号からアナログ信号に変換し、無線部がＤＡ変換部からの信号を周波数変換し、増幅するディジタル伝送装置としているので、ディジタルのダイナミックレンジを十分に使用して最大の信号対雑音比を得ることができる効果がある。

本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るディジタル伝送装置は、複数Ｎ台の子機から伝送されたｎビットのディジタル信号を対応するビット拡張部でｎ＋ｌｏｇ₂Ｎビットに拡張し、加算部での加算結果について利得演算部で（２^n-1−１）／｜加算結果｜の演算を行い、演算結果が「１」より小さい場合には、演算結果を利得係数とし、演算結果が「１」以上の場合には、「１」を利得係数とし、更に乗算部で加算結果に利得を乗算してビット収縮部で符号ビットを除く上位ｌｏｇ₂Ｎビットを切り捨ててｎビットに戻すビット収縮を行う親機を備えるものであり、複数の子機からの上り信号について最大の信号対雑音比を得ることができる。

［本装置の全体構成］
本発明の実施の形態に係るディジタル伝送装置（本装置）について図１を参照しながら説明する。図１は、本発明の実施の形態に係るディジタル伝送装置の構成ブロック図である。
本装置は、図１に示すように、子機１ａ〜１ｄと、親機５と、両者を接続する光ファイバ等の伝送媒体４ａ〜４ｄとを基本的に有している。
尚、図１では、例として、子機を４つ、それに対応する伝送媒体を４つとしているが、子機の数及び伝送媒体の数は、いくつであっても構わない。以下、子機の数及び伝送媒体の数をＮとして説明する。

［子機］
子機１は、アンテナを有する無線部２と、ＡＤ（アナログ／ディジタル）変換部３を備えている。
無線部２は、アンテナから入力された信号を増幅して周波数変換する。
ＡＤ変換部３は、無線部２からのアナログ信号を分解能ｎビットのディジタル信号に変換する。

［親機］
親機５は、子機１ａ〜１ｄに対応したビット拡張部６ａ〜６ｄと、加算部７と、遅延部８と、利得演算部９と、乗算部１０と、ビット収縮部１１と、ＤＡ（ディジタル／アナログ）変換部１２と、無線部１３とを備えている。

ビット拡張部６ａ〜６ｄは、子機から伝送されたディジタル信号を、ｎビットからｎ＋ｌｏｇ₂Ｎビット（小数点以下切り上げ）に拡張する。ビット拡張部６は、子機の数に対応してＮ個設置されている。
ここで、ｎビットを１４ビットとし、Ｎ個を４個とすると、ｎ＋ｌｏｇ₂Ｎ＝１４＋ｌｏｇ₂４＝１６となり、１６ビットに拡張されるものである。
加算部７は、Ｎ個のビット拡張部６からの信号を加算する。

遅延部８は、利得演算部９での演算処理の時間分、加算部７からの出力を一時保持して遅延させ、乗算部１０に出力する。
利得演算部９は、加算部７から入力された信号のレベルに応じて乗算部１０に乗算するための利得係数を算出する。尚、利得係数の算出方法については後述する。

乗算部１０は、遅延部８からの信号を利得演算部９からの乗算係数を用いて乗算し、ｎ＋ｌｏｇ₂Ｎビットにまるめる処理を行う。
つまり、乗算部１０には、乗算手段とまるめ手段とを備え、乗算手段では、ｎ＋ｌｏｇ₂Ｎビットに利得係数が乗算され、まるめ手段では、乗算結果をｎ＋ｌｏｇ₂Ｎビットになるようにビットの切り捨て処理を行う。

ビット収縮部１１は、乗算部１０からの信号について、ｎ＋ｌｏｇ₂Ｎビット（小数点以下切り上げ）からｎビットにビット収縮する。具体的には、ビット拡張部６で追加された分のビット数を符号ビットを除く上位から切り捨てることで、ビット収縮を実現する。

ＤＡ（ディジタル／アナログ）変換部１２は、ビット収縮部１１からのディジタル信号をアナログ信号に変換する。
無線部１３は、ＤＡ変換部１２からの信号を周波数変換し、増幅して出力する。

［ビット拡張部：図２］
次に、ビット拡張部６について図２を参照しながら説明する。図２は、ビット拡張部の構成ブロック図である。
ビット拡張部６は、図２に示すように、ｎビットのレジスタ６１と、演算部６２と、ｎ＋ｌｏｇ₂Ｎビットのレジスタ６３とから構成されている。
演算部６２は、レジスタ６１内のデータｎビットにｌｏｇ₂Ｎビットを付加してレジスタ６３に出力する。
２つの補数形式でデータを処理する場合、ｎビットにおける１番目のビットの値をｌｏｇ₂Ｎビット分生成し、その後にｎビットにおける１〜ｎ番目のビットの値を付加してビット拡張を行う。

例えば、４ビット「０１１１」を６ビットに変換する処理は、先頭１番目のビットを２回連続して「００」を形成し、４ビットの１〜４番目「０１１１」を合成して「０００１１１」の６ビットを形成する。
また、４ビット「１０００」を６ビットに変換する処理は、先頭１番目のビットを２回連続して「１１」を形成し、４ビットの１〜４番目「１０００」を合成して「１１１０００」の６ビットを形成する。

［ビット収縮部：図３］
次に、ビット収縮部１１について図３を参照しながら説明する。図３は、ビット収縮部の構成ブロック図である。
ビット収縮部１１は、図３に示すように、ｎ＋ｌｏｇ₂Ｎビットのレジスタ１１１と、演算部１１２と、ｎビットのレジスタ１１３とから構成されている。
演算部１１２は、レジスタ１１１内のデータｎ＋ｌｏｇ₂Ｎビットからｌｏｇ₂Ｎビットを取り除いてｎビットのデータをレジスタ１１３に出力する。
具体的には、ｎ＋ｌｏｇ₂Ｎビットにおける符号ビット（先頭）を除くｌｏｇ₂Ｎビット分を削除してｎビットのデータを生成するビット収縮を行う。

例えば、６ビット「０００１１１」を４ビットに変換する処理は、先頭２〜３番目のビットを取り除いて「０１１１」の４ビットを形成する。
また、６ビット「１１１０００」を４ビットに変換する処理は、先頭２〜３番目のビットを取り除いて「１０００」の４ビットを形成する。

［動作］
本装置について、その動作を説明する。
子機１のＡＤ変換部３は、分解能ｎビットであるから、２の補数形式で−２^n-1〜２^n-1−１の範囲を取り得る。
例えば、分解能１４ビットであるから２の補数形式で−８１９２〜８１９１の範囲を取り得るものである。

親機５の加算部７では、Ｎ台の子機からの信号を加算するため、加算後はＮ・（−２^n-1）〜Ｎ・（２^n-1−１）の範囲を取り得るが、ビット数をｎのまま処理すると、桁あふれが発生する場合がある。
例えば、Ｎ＝４，ｎ＝１４とすると、加算後は−３２７６８〜３２７６４の範囲を取り得ることになるが、１４ビットのままでは桁あふれが発生する場合もある。

そこで、加算前に、ビット拡張部６では、子機の接続台数Ｎに応じてｎビットからｎ＋ｌｏｇ₂Ｎビット（小数点以下切り上げ）にビット拡張してから加算部７で加算処理を行う。
上記例では、１４ビットを１６ビットに拡張して加算処理を行うことになる。

そして、利得演算部９では、加算部７での加算後の絶対値が（２^n-1−１）／｜加算結果｜の演算を行い、その演算値（演算利得）が「１」以上であれば、利得係数として「１」を出力し、演算値（演算利得）が「１」より小さければ、その演算値を利得係数として出力する。

遅延部８では、利得演算部９の処理遅延と同じだけ加算部７からの信号を遅延させ、乗算部１０では、遅延部８からの信号と利得演算部９からの信号を乗算する。
乗算部１０では、（利得係数）×（加算結果）が演算される。具体的には、演算利得≧１の場合、（１）×（加算結果）が演算され、演算利得＜１の場合、（（２^n-1−１）／｜加算結果｜）×（加算結果）が演算される。

ビット収縮部１１では、上位のｌｏｇ₂Ｎビット（小数点以下切り上げ）を切り捨て、元のビット数ｎに戻す処理を行う。
上記例では、符号ビットを除く上位の２ビットを捨てて、元のビット数１４に戻すことになる。

［利得演算部の処理：図４］
利得演算部９における処理について図４を参照しながら説明する。図４は、利得演算部における処理を示すフローチャートである。
利得演算部９は、演算回路によって実現され、図４に示す処理が為される。
具体的には、図４に示すように、加算部７から加算結果を入力し（Ｓ１）、絶対値｜加算結果｜を求める（Ｓ２）。次に、演算利得＝（２^n-1−１）／｜加算結果｜を演算する（Ｓ３）。

そして、１≦「演算利得」であるか否かを判定し（Ｓ４）、１＞「演算利得」であれば（Ｎｏの場合）、利得係数として「演算利得」を出力する（Ｓ５）。
また、１≦「演算利得」であれば（Ｙｅｓの場合）、利得係数として「１」を出力して（Ｓ６）、処理を終了する。

［別の実施の形態：図５］
次に、別の実施の形態に係るディジタル伝送装置（別の装置）について図５を参照しながら説明する。図５は、別の実施の形態に係るディジタル伝送装置の構成ブロック図である。
別の装置は、図５に示すように、基本的には図１の本装置と同様であるが、相違する点は、乗算部１０とビット収縮部１１との間に窓かけフィルタ１５を設け、入力データに対して窓関数を掛け合わせて、データの不連続を解消するものである。

窓かけフィルタとしては、ハミング窓、カイザー窓のフィルタが一般的に知られており、スプリアスが出にくくなる効果がある。
尚、窓かけフィルタ１５をビット収縮部１１とＤＡ変換部１２との間に設けるようにしてもよい。

［実施の形態の効果］
本装置及び別の装置によれば、加算部７での加算後の値に応じて、利得演算部９で利得係数を演算して乗算部１０で乗算するようにしているので、子機１のＡＤ変換部３の分解能ｎビット、任意の信号レベルの元で、最大の信号対雑音比を得ることができる効果がある。

また、別の装置によれば、窓かけフィルタ１５を設けることで、データの不連続を解消し、スプリアスの発生を抑えることができる効果がある。

本発明は、複数の子機からの上り信号について最大の信号対雑音比が得られるディジタル伝送装置に好適である。

本発明の実施の形態に係るディジタル伝送装置の構成ブロック図である。 ビット拡張部の構成ブロック図である。 ビット収縮部の構成ブロック図である。 利得演算部における処理を示すフローチャートである。 別の実施の形態に係るディジタル伝送装置の構成ブロック図である。 桁あふれを考慮したディジタル伝送装置の構成ブロック図である。

符号の説明

１…子機、 ２…無線部、 ３…ＡＤ変換部、 ４…伝送媒体、 ５…親機、 ６…ビット拡張部、 ７…加算部、 ８…遅延部、 ９…利得演算部、 １０…乗算部、 １１…ビット収縮部、 １２…ＤＡ変換部、 １３…無線部、 １４…除算部、 １５…窓かけフィルタ、 ６１…レジスタ、 ６２…演算部、 ６３…レジスタ、 １１１…レジスタ、 １１２…演算部、 １１３…レジスタ

Claims (1)

1. 複数Ｎ台の子機からｎビットのディジタル信号を受信し、これらディジタル信号を合成して送信する親機を備えるディジタル伝送装置であって、
   前記親機が、前記子機からのディジタル信号をｎビットからｎ＋ｌｏｇ₂Ｎビットに拡張する複数Ｎのビット拡張部と、
   前記ビット拡張部からの信号を加算する加算部と、
   前記加算部で加算された加算結果を用いて、（２^n-1−１）／｜加算結果｜の演算を行い、演算結果が「１」より小さい場合には、演算結果を利得係数とし、前記演算結果が「１」以上の場合には、「１」を利得係数とする利得演算部と、
   前記利得演算部で得られた利得係数と前記加算結果を乗算する乗算部と、
   前記乗算部で乗算されたデータについて符号ビットを除く上位ｌｏｇ₂Ｎビットを切り捨ててｎビットに戻すビット収縮部と、
   前記ビット収縮部からの信号をディジタル信号からアナログ信号に変換するＤＡ変換部と、
   前記ＤＡ変換部からの信号を周波数変換し、増幅する無線部とを有することを特徴とするディジタル伝送装置。

Images