JP5365369B2 - 送信装置、歪み補償装置及び歪み補償方法 - Google Patents

送信装置、歪み補償装置及び歪み補償方法 Download PDF

Info

Publication number
JP5365369B2
JP5365369B2 JP2009152592A JP2009152592A JP5365369B2 JP 5365369 B2 JP5365369 B2 JP 5365369B2 JP 2009152592 A JP2009152592 A JP 2009152592A JP 2009152592 A JP2009152592 A JP 2009152592A JP 5365369 B2 JP5365369 B2 JP 5365369B2
Authority
JP
Japan
Prior art keywords
distortion compensation
compensation coefficient
envelope
signal
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009152592A
Other languages
English (en)
Other versions
JP2011010107A (ja
Inventor
和彦 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009152592A priority Critical patent/JP5365369B2/ja
Priority to US12/801,694 priority patent/US8159297B2/en
Priority to EP10166968.7A priority patent/EP2270975A3/en
Publication of JP2011010107A publication Critical patent/JP2011010107A/ja
Application granted granted Critical
Publication of JP5365369B2 publication Critical patent/JP5365369B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits

Description

本発明は、送信装置、歪み補償装置及び歪み補償方法に関し、例えば、増幅器で発生する電圧制御歪みを抑制することができる送信装置、歪み補償装置及び歪み補償方法に関する。
従来より、移動体通信システムにおける無線基地局装置等の送信装置では、送信対象となる信号（以下、「送信信号」という。）を増幅器により増幅している。かかる増幅器は、増幅効率の向上の観点から、一般に、非線形特性部分の近傍で動作させることが多く、その場合、非線形特性に起因する歪み（以下、「非線形歪」という。）が多く発生する問題がある。一方で、線形特性部分で動作させると、非線形歪は少なくなるが、増幅効率が低下する問題がある。
そこで、かかる問題に対処するため、増幅器を非線形特性部分で高効率に動作させ、かつ、非線形歪の発生を抑制する技術が種々提案されている。例えば、送信信号を入力信号とし、入力信号のエンベロープ信号に追従して、増幅器に印加する電圧を適宜変更する技術が知られている（特許文献１参照）。
ここで、かかる従来技術を採用する従来の送信装置について説明する。図１５は、従来の送信装置の構成を示す図である。図１５に示すように、従来の送信装置１は、増幅器２と、エンベロープ検出部３と、電圧制御部４とを備える。
増幅器２は、印加される電圧に応じて送信信号を増幅し、増幅した送信信号を送信アンテナ５へ出力する。エンベロープ検出部３は、送信信号のエンベロープ信号を検出し、検出したエンベロープ信号を電圧制御部４に入力する。
電圧制御部４は、入力されるエンベロープ信号に従って増幅器２に印加される電圧を変更する。具体的には、電圧制御部４は、入力されるエンベロープ信号に応じたパルス幅のパルス信号を生成し、このパルス信号に従って増幅器２に印加される電圧を所定のスイッチング素子によりスイッチングする。
このように、従来の送信装置１では、増幅器２に印加される電圧を入力信号に応じて適宜変更することにより、増幅器２を電力効率の高い非線形特性部分で動作させていた。
特開２００７−１８０７９５号公報
しかしながら、上記した従来の送信装置では、例えば、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式のように広帯域の送信信号を扱う通信方式を用いる場合に、増幅器２で非線形歪みとは異なる歪みが発生する恐れがあるという問題があった。
具体的には、ＯＦＤＭ通信方式においては、送信信号のエンベロープ信号が高速で変化することから、送信装置の電圧制御部４によるスイッチングが遅れることがある。そのため、電圧制御部４によって増幅器２に印加される電圧と増幅器２へ入力される送信信号との間に位相差が生じる。その結果、増幅器２で出力信号の歪みが発生する。なお、本明細書では、電圧制御部４によって増幅器２に印加される電圧と増幅器２へ入力される送信信号との位相差に起因して増幅器２で発生する歪みを「電圧制御歪み」と呼ぶこととする。
図１６は、増幅器２の模式的な入出力ゲイン特性を示す図である。図１６では、横軸は入力信号の電力レベルを示し、縦軸は入出力ゲインを示している。電圧制御部４によって増幅器２に印加される電圧と増幅器２へ入力される送信信号との間に位相差が生じた場合、図１６に示すように、増幅器２への入力信号が同一の電力レベルＰａであっても、増幅器２に印加される電圧Ｖの大小に応じて入出力ゲインが変動する。このように、従来の送信装置では、電圧制御部４によって増幅器２に印加される電圧と増幅器２へ入力される送信信号との間に位相差が生じた場合に、増幅器２で電圧制御歪みが発生するという問題があった。
開示の技術は、上記に鑑みてなされたものであって、増幅器で発生する電圧制御歪みを抑制することができる送信装置、歪み補償装置及び歪み補償方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、送信装置は、印加される電圧に応じて送信信号を増幅する増幅手段と、前記送信信号のエンベロープ信号を検出するエンベロープ検出手段と、前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させる低速化手段と、前記低速化手段によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御手段とを備えた。
本願の開示する送信装置の一つの態様によれば、増幅器で発生する電圧制御歪みを抑制することができるという効果を奏する。
図１は、実施例１に係る送信装置の構成を示す図である。 図２は、実施例１に係る送信装置による歪み補償処理の処理手順を示すフローチャートである。 図３は、実施例２に係る送信装置の構成を示す図である。 図４は、図３に示す低速化部の詳細図である。 図５は、窓係数乗算部による窓係数の乗算処理について説明するための図である。 図６は、丸め及びクリップ処理部による処理の他の一例を説明するための図である。 図７は、丸め及びクリップ処理部による処理の他の一例を説明するための図である。 図８は、図３に示す非線形フィルタの詳細図である。 図９は、図３に示すＬＰＦの詳細図である。 図１０は、図３に示すＬＭＳの詳細図である。 図１１は、実施例２に係る送信装置による歪み補償処理の処理手順を示すフローチャートである。 図１２は、実施例３に係る送信装置の構成を示す図である。 図１３は、図１２に示す低速化／ＬＰＦ部の詳細図である。 図１４は、図１３に示す比較／加算器（ＣＭＰ＋）の詳細図である。 図１５は、従来の送信装置の構成を示す図である。 図１６は、増幅器の模式的な入出力ゲイン特性を示す図である。
以下に、本願の開示する送信装置、歪み補償装置及び歪み補償方法の実施例を図面に基づいて詳細に説明する。なお、本願の開示する送信装置は、例えば、移動体通信システムにおける無線基地局装置やその他の各種通信装置に適用される。
まず、実施例１に係る送信装置の概要を説明する。実施例１に係る送信装置は、増幅器で送信信号を増幅するに際して、送信信号のエンベロープ信号を検出し、検出したエンベロープ信号の変化速度を低下させた上で、変化速度の低下したエンベロープ信号に従い増幅器に印加される電圧を変更する。これにより、増幅器で発生する電圧制御歪みを抑制することができる。
次に、実施例１に係る送信装置１０の構成を説明する。図１は、実施例１に係る送信装置１０の構成を示す図である。図１に示すように、送信装置１０は、増幅器１０１と、エンベロープ検出部１０２と、低速化部１０３と、電圧制御部１０４と、電圧制御歪み補償係数決定部１０５と、乗算器１０６とを有する。なお、乗算器１０６は複素乗算器であってもよい。
増幅器１０１は、印加される電圧に応じて送信信号を増幅し、増幅した送信信号を送信アンテナ１０７へ出力する。
エンベロープ検出部１０２は、送信信号のエンベロープ信号を検出し、検出したエンベロープ信号を低速化部１０３へ出力する。
低速化部１０３は、エンベロープ検出部１０２によって検出されたエンベロープ信号の変化速度を低下させる。
電圧制御部１０４は、低速化部１０３によって変化速度が低下されたエンベロープ信号に従って増幅器１０１に印加される電圧を変更する。具体的には、電圧制御部１０４は、変化速度が低下されたエンベロープ信号に応じたパルス幅のパルス信号を生成し、このパルス信号に従って増幅器１０１に印加される電圧を公知のスイッチング素子によりスイッチングする。
これにより、電圧制御部１０４は、入力されるエンベロープ信号が比較的に高速で変化するＯＦＤＭ通信方式における送信信号のエンベロープ信号である場合であっても、スイッチング遅れ等を生じることなく増幅器１０１に印加される電圧を変更することができる。そのため、電圧制御部１０４によって増幅器１０１に印加される電圧と増幅器１０１へ入力される送信信号との位相差を減少させることができる。その結果、増幅器１０１で発生する電圧制御歪みを抑制することができる。
電圧制御歪み補償係数決定部１０５は、エンベロープ検出部１０２によって検出されたエンベロープ信号と低速化部１０３によって変化速度が低下されたエンベロープ信号に応じて、電圧制御歪みを補償するための係数である電圧制御歪み補償係数を決定する。そして、電圧制御歪み補償係数決定部１０５は、決定した歪み補償係数を乗算器１０６へ出力する。
乗算器１０６は、電圧制御歪み補償係数決定部１０５によって決定された電圧制御歪み補償係数を送信信号に乗算し、この送信信号を増幅器１０１へ出力する。これにより、増幅器１０１は、電圧制御歪みがより一層抑制された信号を出力することができる。
次に、実施例１に係る送信装置１０による歪み補償処理について説明する。図２は、実施例１に係る送信装置１０による歪み補償処理の処理手順を示すフローチャートである。
図２に示すように、送信装置１０のエンベロープ検出部１０２は、送信信号のエンベロープ信号を検出する（ステップＳ１０１）。そして、エンベロープ検出部１０２は、検出したエンベロープ信号を低速化部１０３及び電圧制御歪み補償係数決定部１０５へ出力する。
続いて、低速化部１０３は、エンベロープ検出部１０２によって検出されたエンベロープ信号の変化速度を低下させる（ステップＳ１０２）。そして、低速化部１０３は、変化速度が低下したエンベロープ信号を電圧制御部１０４及び電圧制御歪み補償係数決定部１０５へ出力する。
続いて、電圧制御部１０４は、低速化部１０３によって変化速度が低下されたエンベロープ信号に従って増幅器１０１に印加される電圧を変更する（ステップＳ１０３）。
また、電圧制御歪み補償係数決定部１０５は、エンベロープ検出部１０２によって検出されたエンベロープ信号と低速化部１０３によって変化速度が低下されたエンベロープ信号に応じて、電圧制御歪み補償係数を決定する（ステップＳ１０４）。そして、電圧制御歪み補償係数決定部１０５は、決定した電圧制御歪み補償係数を乗算器１０６へ出力する。
続いて、乗算器１０６は、電圧制御歪み補償係数決定部１０５によって決定された電圧制御歪み補償係数を送信信号に乗算する（ステップＳ１０５）。
続いて、増幅器１０１は、電圧制御部１０４によって印加される電圧に応じて、乗算器１０６から入力される送信信号を増幅し、増幅した送信信号を送信アンテナ１０７へ出力する（ステップＳ１０６）。
上述してきたように、実施例１に係る送信装置１０は、送信信号のエンベロープ信号の変化速度を低下させ、その変化速度が低下されたエンベロープ信号に従って増幅器１０１に印加される電圧を変更する。そのため、増幅器１０１に印加される電圧と増幅器１０１へ入力される送信信号との位相差を減少させることができ、その結果、増幅器１０１で発生する電圧制御歪みを抑制することができる。
また、実施例１に係る送信装置１０は、送信信号のエンベロープ信号と、変化速度が低下されたエンベロープ信号に応じて、電圧制御歪みを補償するための歪み補償係数を決定し、決定した歪み補償係数を送信信号に乗算する。そのため、増幅器１０１で発生する電圧制御歪みをより一層抑制することができる。
ところで、上記実施例１では、増幅器で発生する電圧制御歪みを抑制する例を示したが、増幅器で発生する非線形歪み及び電圧制御歪みの両方を抑制するようにしてもよい。そこで、実施例２では、増幅器で発生する非線形歪み及び電圧制御歪みの両方を抑制する送信装置について説明する。
次に、実施例２に係る送信装置２０の構成を説明する。図３は、実施例２に係る送信装置２０の構成を示す図である。
図３に示すように、送信装置２０は、直交変調部２０１と、ＤＡＣ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）２０２と、周波数変換部２０３と、増幅器２０４と、送信アンテナ２０５と、エンベロープ検出部２０６と、低速化部２０７と、非線形フィルタ２０８と、ローパスフィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）２０９と、遅延調整部２１０と、ＤＡＣ２１１と、電圧制御部２１２と、周波数変換部２１３と、ＡＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）２１４と、直交復調部２１５と、プリディストータ２１６とを有する。
直交変調部２０１は、後述するようにプリディストータ２１６によって歪み補償の施された送信信号を直交変調するとともに、直交変調した送信信号をベースバンドから中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）帯域の信号に変換する。ＤＡＣ２０２は、直交変調部２０１によってＩＦ帯域に変換された送信信号をアナログ信号に変換する。周波数変換部２０３は、ＤＡＣ２０２によってアナログ信号に変換されたＩＦ帯域の送信信号を無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯域の信号に変換し、変換した送信信号を増幅器２０４へ出力する。
増幅器２０４は、電圧制御部２１２によって印加される電圧に応じて、周波数変換部２０３から入力される送信信号を増幅し、増幅した送信信号を送信アンテナ２０５へ出力する。また、増幅器２０４は、増幅した送信信号の一部をフィードバック信号として周波数変換部２１３へ出力する。
エンベロープ検出部２０６は、送信信号のエンベロープ信号を検出し、検出したエンベロープ信号を低速化部２０７へ出力する。
低速化部２０７は、エンベロープ検出部２０６によって検出されたエンベロープ信号の変化速度を低下させる。ここで、図４を用いて、低速化部２０７の具体的な構成について説明する。図４は、図３に示した低速化部２０７の詳細図である。図４に示すように、低速化部２０７は、シフトレジスタ２２１と、窓係数乗算部２２２と、トーナメント演算部２２３とを有する。
シフトレジスタ２２１は、複数（図４では、８個）の単位遅延回路２２１ａを直列に接続して構成されている。シフトレジスタ２２１は、エンベロープ検出部２０６から入力されるエンベロープ信号を単位遅延回路２２１ａにシリアルに通過させ、当該エンベロープ信号に対して時間的な遅れを付与することで、現在のエンベロープ値から時間的に遅れた複数のエンベロープ値を取得する。図４に示した例では、シフトレジスタ２２１は、エンベロープ検出部２０６から入力されるエンベロープ信号について、現在のデータから時間的に８つ前までのエンベロープ値をサンプリングした計９個のエンベロープ値（Ｄ３、Ｄ２、…、Ｄ−５）を取得する。なお、Ｄ（ｎ−１）は、Ｄ（ｎ）より時間的に１つ前の（時間的に１つ遅れている）データを示す（ただし、ｎは整数）。
窓係数乗算部２２２は、複数（図４では、９個）の乗算器２２２ａを含み、シフトレジスタ２２１によってサンプリングされた各エンベロープ値に対して重み付けの係数である窓係数（図４では、Ｃ１０〜Ｃ１８）をそれぞれ乗算することで、各エンベロープ値の重み付けを行う。
また、窓係数乗算部２２２は、シフトレジスタ２２１によってサンプリングされたエンベロープ値のうち余分なエンベロープ値に対して窓係数０を乗算することで、サンプリングデータの数を絞る。窓係数乗算部２２２は、例えば、図４に示すように、シフトレジスタ２２１によってサンプリングされた９個のエンベロープ値のうち、両端から２個の計４個のエンベロープ値に対して窓係数０（すなわち、Ｃ１０＝Ｃ１１＝Ｃ１７＝Ｃ１８＝０）を乗算することで、エンベロープ値の数を５個（Ｄ１、Ｄ０、…、Ｄ−３）に絞る。
なお、図５は、窓係数乗算部２２２による窓係数の乗算処理について説明するための図である。窓係数乗算部２２２は、シフトレジスタ２２１によって取得されたエンベロープ値Ｔ０〜Ｔ８のうち余分なエンベロープ値を決定するパラメータである窓幅パラメータを復号器（ＤＥＣ）２２２ｂにより復号化し、論理積部２２２ｃ及び選択器（ＳＥＬ）２２２ｄへ出力する。続いて、窓係数乗算部２２２は、窓幅パラメータに応じて論理積部２２２ｃ及びＳＥＬ２２２ｄを動作させ、窓係数レジスタ２２２ｅから読み出した窓係数Ｃ１０〜Ｃ１８を乗算器２２２ａへ出力する。これにより、シフトレジスタ２２１によってサンプリングされたエンベロープ値Ｔ０〜Ｔ８と窓係数Ｃ１０〜Ｃ１８とが乗算器２２２ａにより乗算され、その乗算結果がトーナメント演算部２２３へ出力される。なお、エンベロープ値Ｔ０〜Ｔ８の全てを余分なエンベロープ値に決定する場合、つまり、低速化部２０７を無効とする場合、窓係数乗算部２２２は、窓幅パラメータに応じて論理積部２２２ｃの出力をゼロに設定すると共に、ＳＥＬ２２２ｄの出力を無効を示す係数である無効係数に設定する。
トーナメント演算部２２３は、複数（図４では、８個）の比較器（ＣＭＰ）２２３ａと、丸め及びクリップ処理部２２３ｂとを有する。ＣＭＰ２２３ａは、窓係数乗算部２２２から入力されるエンベロープ値を２値ずつ比較し、２値のうち大きい方のエンベロープ値を出力する処理を繰り返し行うことで、最終的に最大のエンベロープ値を求め、丸め及びクリップ処理部２２３ｂへ出力する。図４に示す例では、ＣＭＰ２２３ａは、窓係数乗算部２２２から入力される重み付けされた５個のエンベロープ値（Ｄ１、Ｄ０、…、Ｄ−３）のうち最大のエンベロープ値を求める。
丸め及びクリップ処理部２２３ｂは、ＣＭＰ２２３ａから入力される最大のエンベロープ値を所定のサンプリングレートで非線形フィルタ２０８へ出力することで、単位時間当たりのエンベロープ信号の変化量を低下させる。
図６及び図７は、丸め及びクリップ処理部２２３ｂによる処理の一例を説明するための図である。なお、窓係数乗算部２２２によって窓係数Ｃ１０＝Ｃ１１＝Ｃ１７＝Ｃ１８＝０及びＣ１２＝Ｃ１３＝Ｃ１４＝Ｃ１５＝Ｃ１６＝１がシフトレジスタ２２１からの各エンベロープ値に乗算され、５個のエンベロープ値のうちの最大値が丸め及びクリップ処理部２２３ｂに入力されるものとする。
丸め及びクリップ処理部２２３ｂは、図６の例に示すように、ＣＭＰ２２３ａから入力される最大のエンベロープ値を５クロックに１回の割合で出力する。また、丸め及びクリップ処理部２２３ｂは、図７の例に示すように、ＣＭＰ２２３ａから入力される最大のエンベロープ値を１クロックに１回の割合で出力する。このようにすることで、丸め及びクリップ処理部２２３ｂは、単位時間当たりのエンベロープ信号の変化量を低下させる。言い換えると、丸め及びクリップ処理部２２３ｂは、ＣＭＰ２２３ａから入力される最大のエンベロープ値を所望のサンプリングレートで非線形フィルタ２０８へ出力することで、エンベロープ信号の変化速度を低下させる。
このように、低速化部２０７は、シフトレジスタ２２１と窓係数乗算部２２２とトーナメント演算部２２３とを協働して動作させることで、エンベロープ検出部２０６によって検出されたエンベロープ信号の変化速度を低下させる。
図３の説明に戻って、非線形フィルタ２０８は、低速化部２０７によって変化速度が低下されたエンベロープ信号を平滑化する。ここで、図８を用いて、非線形フィルタ２０８の具体的な構成について説明する。図８は、図３に示した非線形フィルタ２０８の詳細図である。図８に示すように、非線形フィルタ２０８は、傾斜判定部２０８ａと、上り傾斜用非線形変換テーブル２０８ｂと、下り傾斜用非線形変換テーブル２０８ｃと、選択器（ＳＥＬ）２０８ｄとを有する。
傾斜判定部２０８ａは、低速化部２０７から入力される前回のエンベロープ信号と今回のエンベロープ信号とを基に、エンベロープ信号の傾斜が上り傾斜及び下り傾斜のいずれであるかを判定し、その判定結果をＳＥＬ２０８ｄへ出力する。上り傾斜用非線形変換テーブル２０８ｂは、エンベロープ信号の傾斜が上り傾斜である場合に、そのエンベロープ信号の傾斜に応じた非線形変換値をＳＥＬ２０８ｄへ出力する。下り傾斜用非線形変換テーブル２０８ｃは、エンベロープ信号の傾斜が下り傾斜である場合に、そのエンベロープ信号の傾斜に応じた非線形変換値をＳＥＬ２０８ｄへ出力する。ＳＥＬ２０８ｄは、傾斜判定部２０８ａからの判定結果に応じて、上り傾斜用非線形変換テーブル２０８ｂの出力及び下り傾斜用非線形変換テーブル２０８ｃの出力のいずれか一方を選択し、ＬＰＦ２０９へ出力する。
このように、非線形フィルタ２０８は、傾斜判定部２０８ａと上り傾斜用非線形変換テーブル２０８ｂと下り傾斜用非線形変換テーブル２０８ｃと選択器２０８ｄとを協働して動作させることで、低速化部２０７によって変化速度が低下されたエンベロープ信号を平滑化する。
図３の説明に戻って、ＬＰＦ２０９は、非線形フィルタ２０８によって平滑化されたエンベロープ信号から高周波成分を除去する。ここで、図９を用いて、ＬＰＦ２０９の具体的な構成について説明する。図９は、図３に示したＬＰＦ２０９の詳細図である。図９に示すように、ＬＰＦ２０９は、シフトレジスタ２３１と、フィルタ係数乗算部２３２と、トーナメント演算部２３３とを有する。
シフトレジスタ２３１は、複数（図９では、８個）の単位遅延回路２３１ａを直列に接続して構成されている。シフトレジスタ２３１は、ＬＰＦ２０９によって高周波信号成分の除去されたエンベロープ信号を単位遅延回路２３１ａにシリアルに通過させ、当該エンベロープ信号に対して時間的な遅れを付与することで、現在のエンベロープ値から時間的に遅れた複数のエンベロープ値を取得する。図９に示した例では、シフトレジスタ２３１は、非線形フィルタ２０８から入力されるエンベロープ信号について、現在のデータから時間的に８つ前までのエンベロープ値をサンプリングした計９個のエンベロープ値をサンプリングデータとして取得する。
フィルタ係数乗算部２３２は、複数（図９では、９個）の乗算器２３２ａを含み、シフトレジスタ２３１によってサンプリングされた各エンベロープ値に対して重み付けの係数であるフィルタ係数（図９では、Ｃ２１〜Ｃ２８）をそれぞれ乗算することで、各エンベロープ値の重み付けを行う。
トーナメント演算部２３３は、複数（図９では、８個）の加算器２３３ａと、丸め及びクリップ処理部２３３ｂとを有する。加算器２３３ａは、フィルタ係数乗算部２３２によって重み付けされたエンベロープ値を２値ずつ加算する処理を繰り返し行うことで、最終的に重み付けされたエンベロープ値の総和を求め、丸め及びクリップ処理部２３３ｂへ出力する。
丸め及びクリップ処理部２３３ｂは、加算器２３３ａから入力されるエンベロープ値の総和を低速化部２０７における丸め及びクリップ処理部２２３ｂと同一のサンプリングレートで非線形フィルタ２０８へ出力することで、エンベロープ信号の高周波成分を除去する。
このように、ＬＰＦ２０９は、シフトレジスタ２３１とフィルタ係数乗算部２３２とトーナメント演算部２３３とを協働して動作させることで、非線形フィルタ２０８によって平滑化されたエンベロープ信号の高周波成分を除去する。
図３の説明に戻って、遅延調整部２１０は、電圧制御部２１２によって増幅器２０４に印加される電圧と周波数変換部２０３から増幅器２０４に入力される送信信号との増幅器２０４への入力タイミングが一致するように、ＬＰＦ２０９からのエンベロープ信号に遅延を付与する。遅延調整部２１０は、ＬＰＦ２０９からのエンベロープ信号にクロック単位の精度で遅延を付与する必要がある場合には、シフトレジスタ等により構成される。一方、遅延調整部２１０は、ＬＰＦ２０９からのエンベロープ信号にクロック未満の精度で遅延を付与する必要がある場合には、ＦＩＲ（Ｆｉｎｉｔ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタ等により構成される。ＤＡＣ２１１は、遅延調整部２１０によって遅延が付与されたエンベロープ信号をアナログ信号に変換し、電圧制御部２１２へ出力する。
電圧制御部２１２は、ＤＡＣ２１１から入力されるエンベロープ信号に従って、言い換えると、低速化部２０７によって変化速度が低下されたエンベロープ信号に従って増幅器２０４に印加される電圧を変更する。具体的には、電圧制御部２１２は、変化速度が低下されたエンベロープ信号に応じたパルス幅のパルス信号を生成し、このパルス信号に従って増幅器２０４に印加される電圧を所定のスイッチング素子によりスイッチングする。
周波数変換部２１３は、増幅器２０４から入力されるＲＦ帯域のフィードバック信号をＩＦ帯域の信号に変換する。ＡＤＣ２１４は、周波数変換部２１３によってＩＦ帯域に変換されたフィードバック信号をディジタル信号に変換する。直交復調部２１５は、ＡＤＣ２１４によってディジタル信号に変換されたフィードバック信号を直交復調するとともに、直交復調したフィードバック信号をＩＦ帯域からベースバンドの信号に変換してプリディストータ２１６へ出力する。
プリディストータ２１６は、電力算出部２４１と、ルックアップテーブル（ＬＵＴ）２４２と、乗算器２４３と、アドレス生成部２４４と、ＬＵＴ２４５と、乗算器２４６と、遅延調整部２４７と、遅延調整部２４８と、減算器２４９と、遅延調整部２５０と、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｐｕａｒｅ）２５１とを有する。なお、乗算器２４３や乗算器２４６は、複素乗算器であってもよい。
電力算出部２４１は、入力される送信信号の電力値又はエンベロープ信号を算出し、算出した送信信号の電力値又はエンベロープ信号（双方組み合わせた２次元アドレスでもく、以下「電力値」という。）をＬＵＴ２４２へ出力する。
ＬＵＴ２４２は、電力算出部２４１によって算出された送信信号の電力値に応じて、増幅器２０４の非線形特性に起因して増幅器２０４で発生する非線形歪みを補償するための非線形歪み補償係数を決定し、決定した非線形歪み補償係数を乗算器２４３へ出力する。具体的には、ＬＵＴ２４２は、送信信号の電力値ごとに非線形歪み補償係数を格納しており、電力算出部２４１から入力される電力値に対応した非線形歪み補償係数を乗算器２４３へ出力する。
乗算器２４３は、ＬＵＴ２４２によって決定された非線形歪み補償係数を送信信号に乗算することによって、増幅器２０４で発生する非線形歪みを補償し、非線形歪みを補償した送信信号を乗算器２４６へ出力する。なお、乗算器２４３を複素乗算器とした場合は、乗算器２４３は、ＬＵＴ２４２によって決定された非線形歪み補償係数を送信信号に複素乗算する。
アドレス生成部２４４は、エンベロープ検出部２０６によって検出されたエンベロープ信号と低速化部２０７によって変化速度が低下されたエンベロープ信号を、ＬＵＴ２４５を索引するための２次元アドレスとして生成し、生成したアドレスをＬＵＴ２４５へ出力する。
ＬＵＴ２４５は、アドレス生成部２４４によって生成されたアドレスに応じて、増幅器２０４で発生する電圧制御歪みを補償するための電圧制御歪み補償係数を決定し、決定した電圧制御歪み補償係数を乗算器２４６へ出力する。具体的には、ＬＵＴ２４５は、アドレスごとに電圧制御歪み補償係数を格納しており、アドレス生成部２４４から入力されるアドレスに対応した電圧制御歪み補償係数を乗算器２４６へ出力する。
乗算器２４６は、ＬＵＴ２４５によって決定された電圧制御歪み補償係数を、乗算器２４６から入力される非線形歪みの補償された送信信号に乗算することによって、増幅器２０４で発生する電圧制御歪みを補償する。また、乗算器２４６は、非線形歪み及び電圧制御歪みが補償された送信信号を直交変調部２０１へ出力する。なお、乗算器２４６を複素乗算器とした場合は、乗算器２４６は、ＬＵＴ２４５によって決定された電圧制御歪み補償係数を、乗算器２４６から入力される非線形歪みの補償された送信信号に複素乗算する。
遅延調整部２４７は、直交復調部２１５から入力されるフィードバック信号をクロック未満の精度で遅延させ、減算器２４９へ出力する。遅延調整部２４８は、送信信号をクロック単位の精度で遅延させ、減算器２４９へ出力する。すなわち、これら遅延調整部２４７、２４８は、減算器２４９にて同一時刻の信号を比較するために、互いにタイミングのずれた送信信号及びフィードバック信号を個別に遅延させることで、送信信号とフィードバック信号との減算器２４９への入力タイミングを一致させる。
減算器２４９は、遅延調整部２４７、２４８によって入力タイミングの一致した同一時刻の送信信号とフィードバック信号とを減算することによって、増幅器２０４に入力される送信信号と増幅器２０４によって増幅された送信信号との差分を示す差分信号を求める。また、減算器２４９は、求めた差分信号をＬＭＳ２５１へ出力する。
ＬＭＳ２５１は、減算器２４９から入力される差分信号を用いて、ＬＵＴ２４２によって決定された電圧制御歪み補償係数とＬＵＴ２４５によって決定された非線形歪み補償係数とを選択的に更新する。具体的には、ＬＭＳ２５１は、スイッチ２５２、２５３を切り替えて、ＬＵＴ２４２の入力側とＬＭＳ２５１の出力側とを接続すると共に、ＬＵＴ２４２の出力側とＬＭＳ２５１の入力側とを遅延調整部２５０を介して接続することで、ＬＵＴ２４２及び電力算出２４１のアドレスを選択する。続いて、ＬＭＳ２５１は、減算器２４９から入力される差分信号と遅延調整部２４７から入力されるフィードバック信号とＬＵＴ２４２から遅延調整部２５０を介して入力される同一時刻の非線形歪み補償係数（送信信号の歪補償に使用した係数）とに基づき、後述するように、新たな非線形歪み補償係数を求める。そして、ＬＭＳ２５１は、求めた新たな非線形歪み補償係数を遅延調整部２５０に格納してあるアドレスに従いＬＵＴ２４２を更新する。遅延調整部２４７〜２４８、２５０は、送信信号、歪補償係数及び読み出しアドレス、フィードバック信号を同一時刻に合わせるためのものである。
続いて、ＬＭＳ２５１は、スイッチ２５２、２５３を切り替えて、ＬＵＴ２４５の入力側とＬＭＳ２５１の出力側とを接続すると共に、ＬＵＴ２４５の出力側とＬＭＳ２５１の入力側とを遅延調整部２５０を介して接続することで、ＬＵＴ２４５を選択する。続いて、ＬＭＳ２５１は、減算器２４９から入力される差分信号と遅延調整部２４７から入力されるフィードバック信号とＬＵＴ２４５から遅延調整部２５０を介して入力される送信信号に対応した現在の電圧制御歪み補償係数とに基づき、後述するように、新たな電圧制御歪み補償係数を求める。そして、ＬＭＳ２５１は、求めた新たな電圧制御歪み補償係数を遅延調整部２５０に格納してあるアドレスに従いＬＵＴ２４５を更新する。このように更新された非線形歪み補償係数及び電圧制御歪み補償係数は、乗算器２４３、２４６へそれぞれ出力され、以後の送信信号の歪み補償に用いられる。
このようにして、ＬＭＳ２５１は、増幅器２０４に入力される送信信号と増幅器２０４によって増幅された送信信号との差分信号を用いて、ＬＵＴ２４２によって決定された電圧制御歪み係数とＬＵＴ２４５によって決定された非線形歪み補償係数とを選択的に更新する。
ここで、図１０を用いて、新たな非線形歪み補償係数又は電圧制御歪み補償係数を求めるためのＬＭＳ２５１の詳細な構成について説明する。図１０は、図３に示すＬＭＳ２５１の詳細図である。なお、図１０では、非線形歪み補償係数と電圧制御歪み補償係数とをともに「歪み補償係数」と呼ぶものとする。
図１０に示すように、ＬＭＳ２５１は、複素共役演算部２６１と、複素乗算器２６２〜２６３と、乗算器２６４と、加算器２６５とを有する。複素共役演算部２６１は、遅延調整部２４７から入力されるフィードバック信号の複素共役を演算する。複素乗算器２６２は、複素共役演算部２６１から入力されるフィードバック信号の複素共役と、ＬＵＴ２４２又はＬＵＴ２４５から遅延調整部２５０を介して入力される送信信号に対応した現在の歪み補償係数（送信信号の歪み補償に使用した係数）とを複素乗算する。複素乗算器２６３は、複素乗算器２６２から入力される複素乗算結果と、減算器２４９から入力される差分信号とを複素乗算する。乗算器２６４は、複素乗算器２６３から入力される複素乗算結果にステップサイズパラメータμを乗算する。加算器２６５は、乗算器２６４から入力される乗算結果に対して、ＬＵＴ２４２又はＬＵＴ２４５から遅延調整部２５０を介して入力される送信信号に対応した現在の歪み補償係数を加算することによって、新たな歪み補償係数を求める。
これら複素共役演算部２６１、複素乗算器２６２〜２６３、乗算器２６４及び加算器２６５による演算処理を繰り返すことにより、ＬＭＳ２５１は、減算器２４９から入力される差分信号が最小となるように新たな歪み補償係数を求める。そして、ＬＭＳ２５１は、求めた新たな歪み補償係数により、ＬＵＴ２４２またはＬＵＴ２４５によって決定された送信信号に対応した現在の歪み補償係数を更新する。
次に、実施例２に係る送信装置２０による歪み補償処理について説明する。図１１は、実施例２に係る送信装置２０による歪み補償処理の処理手順を示すフローチャートである。
図１１に示すように、送信装置２０のエンベロープ検出部２０６は、送信信号のエンベロープ信号を検出する（ステップＳ２０１）。そして、エンベロープ検出部２０６は、検出したエンベロープ信号を低速化部２０７及びアドレス生成部２４４へ出力する。
続いて、低速化部２０７は、エンベロープ検出部２０６によって検出されたエンベロープ信号の変化速度を低下させる（ステップＳ２０２）。すなわち、低速化部２０７は、エンベロープ検出部２０６から入力されるエンベロープ値から時間的に遅れた複数のエンベロープ値を取得し、取得した各エンベロープ値の重み付けを行った後、これらのエンベロープ値のうち最大のエンベロープ値を求める。そして、低速化部２０７は、求めたエンベロープ値の最大値を所定のサンプリングレートで非線形フィルタ２０８へ出力することで、エンベロープ信号の変化速度を低下させる。
続いて、非線形フィルタ２０８は、低速化部２０７によって変化速度が低下されたエンベロープ信号を平滑化し（ステップＳ２０３）、ＬＰＦ２０９は、非線形フィルタ２０８によって平滑化されたエンベロープ信号から高周波信号成分を除去する（ステップＳ２０４）。そして、ＬＰＦ２０９は、高周波成分を除去したエンベロープ信号を遅延調整部２１０及びアドレス生成部２４４へ出力する。
続いて、遅延調整部２１０は、ＬＰＦ２０９からのエンベロープ信号に遅延を付与し（ステップＳ２０５）、ＤＡＣ２１１は、遅延調整部２１０から入力されるエンベロープ信号をアナログ信号に変換し（ステップＳ２０６）、電圧制御部２１２へ出力する。
続いて、電圧制御部２１２は、ＤＡＣ２１１から入力されるエンベロープ信号に従って、言い換えると、低速化部２０７によって変化速度が低下されたエンベロープ信号に従って増幅器２０４に印加される電圧を変更する（ステップＳ２０７）。
また、電力算出部２４１は、入力される送信信号の電力値を算出する（ステップＳ２０８）。そして、電力算出部２４１は、算出した送信信号の電力値をＬＵＴ２４２へ出力する。この電力値は新しい歪補償係数更新アドレスとして使用するため、読み出された歪補償係数とタイミングを合わせて遅延調整部２５０へ出力される。
続いて、ＬＵＴ２４２は、送信信号の電力値に応じて、増幅器２０４の非線形特性に起因して増幅器２０４で発生する非線形歪みを補償するための非線形歪み補償係数を決定する（ステップＳ２０９）。そして、ＬＵＴ２４２は、決定した非線形歪み補償係数を乗算器２４３へ出力する。
続いて、乗算器２４３は、非線形歪み補償係数を送信信号に乗算することによって、増幅器２０４で発生する非線形歪みを補償する（ステップＳ２１０）。そして、乗算器２４３は、非線形歪みを補償した送信信号を乗算器２４６へ出力する。
続いて、アドレス生成部２４４は、エンベロープ検出部２０６によって検出されたエンベロープ信号と低速化部２０７によって変化速度が低下されたエンベロープ信号を、ＬＵＴ２４５を索引するための２次元アドレスとして生成し、生成したアドレスをＬＵＴ２４５へ出力する（ステップＳ２１１）。このアドレスは新しい歪補償係数更新アドレスとして使用するため、読み出された歪補償係数とタイミングを合わせて遅延調整部２５０へ出力される。
続いて、ＬＵＴ２４５は、アドレス生成部２４４から入力されるアドレスに応じて、増幅器２０４で発生する電圧制御歪みを補償するための電圧制御歪み補償係数を決定する（ステップＳ２１２）。そして、ＬＵＴ２４５は、決定した電圧制御歪み補償係数を乗算器２４６へ出力する。
続いて、乗算器２４６は、電圧制御歪み補償係数を、乗算器２４３から入力される非線形歪みの補償された送信信号に乗算することによって、増幅器２０４で発生する電圧制御歪みを補償する（ステップＳ２１３）。そして、乗算器２４６は、非線形歪み及び電圧制御歪みが補償された送信信号を直交変調部２０１へ出力する。
続いて、直交変調部２０１は、乗算器２４６から入力される送信信号を直交変調するとともに、ＩＦ帯域の信号に変換し（ステップＳ２１４）、ＤＡＣ２０２は、ＩＦ帯域に変換された送信信号をアナログ信号に変換し（ステップＳ２１５）、周波数変換部２０３は、アナログ信号に変換された送信信号をＲＦ帯域の信号に変換し、変換した送信信号を増幅器２０４へ出力する（ステップＳ２１６）。
続いて、増幅器２０４は、電圧制御部２１２によって印加される電圧に応じて、周波数変換部２０３から入力される送信信号を増幅し、増幅した送信信号を送信アンテナ２０５へ出力する（ステップＳ２１７）。
上述してきたように、実施例２に係る送信装置２０は、上記実施例１と同様に、送信信号のエンベロープ信号の変化速度を低下させ、その変化速度が低下されたエンベロープ信号に従って増幅器に印加される電圧を変更する。そのため、増幅器に印加される電圧と増幅器へ入力される送信信号との位相差を減少させることができ、その結果、増幅器で発生する電圧制御歪みを抑制することができる。
また、実施例２に係る送信装置２０では、非線形歪み補償係数を決定するためのＬＵＴと電圧制御歪み補償係数を決定するためのＬＵＴとを個別に備え、非線形歪み補償係数と電圧制御歪み補償係数とを選択的に更新する。そのため、非線形歪み補償係数と電圧制御歪み補償係数とを多次元アドレスによる１つのＬＵＴに格納する構成に比べて、ＬＵＴの回路規模の増大を抑制することができ、その結果、装置を可及的に小型化することができる。
ところで、上記実施例２では、低速化部２０７とＬＰＦ２０９とを別個に設けた構成例を示したが、低速化部２０７とＬＰＦ２０９との回路の一部を共有化した構成としてもよい。そこで、実施例３では、低速化部２０７とＬＰＦ２０９との回路の一部を共有化した送信装置について説明する。
まず、実施例３に係る送信装置３０の構成について説明する。図１２は、実施例３に係る送信装置３０の構成を示す図である。なお、以下では、図３に示した構成部位と同様の機能を有する部位には同一符号を付すこととして、その詳細な説明を省略する。
図１２に示すように、送信装置３０は、図３に示した低速化部２０７と非線形フィルタ２０８とＬＰＦ２０９との代わりに、低速化／ＬＰＦ部３０１と、窓係数レジスタ３０２と、フィルタ係数レジスタ３０３と、非線形フィルタ３０４とを新たに有する。
低速化／ＬＰＦ部３０１は、図３に示した低速化部２０７と同様にエンベロープ検出部２０６によって検出されたエンベロープ信号の変化速度を低下させると共に、ＬＰＦ２０９と同様に変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去する。なお、低速化／ＬＰＦ部３０１の具体的な構成については、後に詳細に説明する。
窓係数レジスタ３０２は、複数の窓係数（ここでは、８個の窓係数Ｃ１０〜Ｃ１８）を格納する。フィルタ係数レジスタ３０３は、複数のフィルタ係数（ここでは、８個のＣ2０〜Ｃ2８）を格納する。
非線形フィルタ３０４は、図３及び図８に示した非線形フィルタ２０８と同様の構成を有するフィルタであり、低速化／ＬＰＦ部３０１によって変化速度が低下されたエンベロープ信号を平滑化し、平滑化されたエンベロープ信号を再び低速化／ＬＰＦ部３０１へ戻す。そして、非線形フィルタ３０４から低速化／ＬＰＦ部３０１に戻されたエンベロープ信号は、後述するように、低速化／ＬＰＦ部３０１によって高周波成分を除去され、遅延調整部２１０へ出力される。
ここで、図１３を用いて、低速化／ＬＰＦ部３０１の具体的な構成について説明する。図１３は、図１２に示した低速化／ＬＰＦ部３０１の詳細図である。図１３に示すように、低速化／ＬＰＦ部３０１は、時分割多重信号生成部３１１と、シフトレジスタ３１２と、係数乗算部３１３と、トーナメント演算部３１４とを有する。
時分割多重信号生成部３１１は、２逓倍のサンプリングクロックを２分周した制御信号である時分割多重信号を生成し、生成した時分割多重信号をシフトレジスタ３１２、係数乗算部３１３及びトーナメント演算部３１４へ送信する。
シフトレジスタ３１２は、マルチプレクサ（Ｍｕｘ）３１２ａに対して複数（図１３では、８個）の単位遅延回路３１２ｂを直列に接続して構成されている。シフトレジスタ３１２は、エンベロープ検出部２０６から入力されるエンベロープ信号と非線形フィルタ３０４から入力されるエンベロープ信号とをマルチプレクサ３１２ａで多重化する。また、シフトレジスタ３１２は、時分割多重信号生成部３１１からの時分割多重信号に従って、多重化したエンベロープ信号のうちいずれか一方のエンベロープ信号を選択的にマルチプレクサ３１２ａから出力する。例えば、シフトレジスタ３１２は、時分割多重信号が奇数クロックの場合には、エンベロープ検出部２０６からのエンベロープ信号を、時分割多重信号が偶数クロックの場合には、非線形フィルタ３０４からのエンベロープ信号をマルチプレクサ３１２ａから出力する。そして、シフトレジスタ３１２は、マルチプレクサ３１２ａから出力したいずれか一方のエンベロープ信号を単位遅延回路３１２ｂに順次通過させ、現在のエンベロープ値から遅延した複数のエンベロープ値を取得する。図１３に示した例では、シフトレジスタ３１２は、現在のデータから時間的に８つ前までのエンベロープ値をサンプリングした計９個のエンベロープ値を取得する。
係数乗算部３１３は、複数（図１３では、９個）のマルチプレクサ３１３ａと、各マルチプレクサに対応した複数（図１３では、９個）の乗算器３１３ｂとを含む。係数乗算部３１３は、窓係数レジスタ３０２から入力される窓係数（図１３では、Ｃ1１〜Ｃ1８）とフィルタ係数レジスタ３０３から入力されるフィルタ係数（図１３では、Ｃ2１〜Ｃ2８）とをマルチプレクサ３１３ａで多重化する。また、係数乗算部３１３は、時分割多重信号生成部３１１からの時分割多重信号に従って、多重化した窓係数及びフィルタ係数のうちいずれか一方の係数を選択的にマルチプレクサ３１３ａから乗算器３１３ｂへ出力する。例えば、係数乗算部３１３は、時分割多重信号が奇数クロックの場合には、窓係数を、時分割多重信号が偶数クロックの場合には、フィルタ係数をマルチプレクサ３１３ａから乗算器３１３ｂへ出力する。そして、係数乗算部３１３は、マルチプレクサ３１３ａから出力したいずれか一方の係数をシフトレジスタ３１２からの各エンベロープ値にそれぞれ乗算することで、各エンベロープ値の重み付けを行う。なお、係数乗算部３１３は、マルチプレクサ３１３ａから窓係数を出力する場合、シフトレジスタ３１２によってサンプリングされたエンベロープ値のうち余分なエンベロープ値に対して窓係数０を乗算することで、サンプリングデータの数を調整する。
トーナメント演算部３１４は、複数（図１３では、８個）の比較／加算器（ＣＭＰ＋）３１４ａと丸め及びクリップ処理部３１４ｂと、デマルチプレクサ（ＤｅＭｕｘ）３１４ｃとを有する。比較／加算器３１４ａは、時分割多重信号生成部３１１からの時分割多重信号に従って、比較器又は加算器として選択的に動作する。例えば、時分割多重信号が奇数クロックの場合には、比較／加算器３１４ａは、比較器として動作する。つまり、比較／加算器３１４ａは、係数乗算部３１３によって重み付けされたエンベロープ値を２値ずつ比較し、２値のうち大きい方のエンベロープ値を出力する処理を繰り返し行うことで、最終的に最大のエンベロープ値を求め、丸め及びクリップ処理部３１４ｂへ出力する。一方、時分割多重信号が偶数クロックの場合には、比較／加算器３１４ａは、加算器として動作する。つまり、比較／加算器３１４ａは、係数乗算部３１３によって重み付けされたエンベロープ値を２値ずつ加算する処理を繰り返し行うことで、最終的に重み付けされたエンベロープ値の総和を求め、丸め及びクリップ処理部３１４ｂへ出力する。なお、比較／加算器３１４ａの具体的な構成については後に詳述する。
丸め及びクリップ処理部３１４ｂは、比較／加算器３１４ａから入力される最大のエンベロープ値を所定のサンプリングレートでデマルチプレクサ３１４ｃへ出力することで、エンベロープ信号の変化速度を低下させる。また、丸め及びクリップ処理部３１４ｂは、比較／加算器３１４ａから入力されるエンベロープ値の総和を所定のサンプリングレートでデマルチプレクサ３１４ｃへ出力することで、エンベロープ信号の高周波成分を除去する。
デマルチプレクサ３１４ｃは、時分割多重信号生成部３１１からの時分割多重信号に従って、丸め及びクリップ処理部３１４ｂから入力されるエンベロープ信号を、変化速度が低下されたエンベロープ信号と、高周波成分が除去されたエンベロープ信号とに分離する。例えば、時分割多重信号が奇数クロックの場合には、デマルチプレクサ３１４ｃは、変化速度が低下されたエンベロープ信号を分離して非線形フィルタ３０４へ出力する。一方で、時分割多重信号が偶数クロックの場合には、デマルチプレクサ３１４ｃは、高周波成分が除去されたエンベロープ信号を分離してアドレス生成部２４４及び遅延調整部２１０へ出力する。
このようにして、低速化／ＬＰＦ部３０１は、エンベロープ検出部２０６によって検出されたエンベロープ信号の変化速度を低下させると共に、変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去する。
ここで、図１４を用いて、比較／加算器３１４ａの具体的な構成について説明する。図１４は、図１３に示す比較／加算器３１４ａの詳細図である。比較／加算器３１４ａは、加減算器３２１と、比較結果選択器（Ｍａｘ選択）３２２と、比較／加算結果選択器（ＳＥＬ）３２３とを有する。
加減算器３２１は、時分割多重信号生成部３１１からの時分割多重信号に従って、減算器又は加算器として選択的に動作する。例えば、時分割多重信号が奇数クロックの場合には、加減算器３２１は、減算器として動作し、入力される２つのエンベロープ値を減算し、その減算結果を比較結果選択器３２２へ出力する。一方、時分割多重信号が偶数クロックの場合には、加減算器３２１は、加算器として動作し、入力される２つのエンベロープ値を加算し、加算結果を比較／加算結果選択器３２３へ出力する。
比較結果選択器３２２は、加減算器３２１から入力される減算結果の正負に応じて、入力される２つのエンベロープ値の大小を比較して、大きい方のエンベロープ値を比較結果として比較／加算結果選択器３２３へ出力する。
比較／加算結果選択器３２３は、時分割多重信号生成部３１１からの時分割多重信号に従って、比較結果選択器３２２から入力されるエンベロープ値の比較結果と加減算器３２１から入力されるエンベロープ値の加算結果とを選択的に出力する。例えば、時分割多重信号が奇数クロックの場合には、比較／加算結果選択器３２３は、比較結果選択器３２２から入力されるエンベロープ値の比較結果を出力する。一方、時分割多重信号が偶数クロックの場合には、比較／加算結果選択器３２３は、加減算器３２１から入力されるエンベロープ値の加算結果を出力する。
このようにして、比較／加算器３１４ａは、時分割多重信号生成部３１１からの時分割多重信号に従って、比較器又は加算器として選択的に動作する。
上述してきたように、実施例３に係る送信装置３０では、送信信号のエンベロープ信号の変化速度を低下させる機能と、変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去する機能とを１つの低速化／ＬＰＦ部３０１で兼用した。そのため、低速化部とＬＰＦとを別個に設ける構成よりも回路規模の増大を抑制することができ、装置を可及的に小型化することができる。
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）印加される電圧に応じて送信信号を増幅する増幅手段と、
前記送信信号のエンベロープ信号を検出するエンベロープ検出手段と、
前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させる低速化手段と、
前記低速化手段によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御手段と
を備えたことを特徴とする送信装置。
（付記２）前記エンベロープ検出手段によって検出されたエンベロープ信号と前記低速化手段によって変化速度が低下されたエンベロープ信号に応じて、前記電圧制御手段によって前記増幅手段に印加される電圧と前記増幅手段へ入力される前記送信信号との位相差に起因して前記増幅手段で発生する歪みである電圧制御歪みを補償するための歪み補償係数を決定する電圧制御歪み補償係数決定手段と、
前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と
をさらに備えたことを特徴とする付記１に記載の送信装置。
（付記３）前記送信信号の電力値を算出する電力算出手段と、
前記電力算出手段によって算出された前記送信信号の電力値に応じて、前記増幅手段の非線形特性に起因して前記増幅手段で発生する歪みである非線形歪みを補償するための歪み補償係数を決定する非線形歪み補償係数決定手段と、
前記非線形歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と、
前記増幅手段に入力される送信信号と前記増幅手段によって増幅された送信信号との差分を示す信号である差分信号を用いて、前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数と前記非線形歪み補償係数決定手段によって決定された歪み補償係数とを選択的に更新する歪み補償係数更新手段と
をさらに備えたことを特徴とする付記２に記載の送信装置。
（付記４）前記低速化手段は、前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させると共に、当該低速化手段によって変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去することを特徴とする付記１〜３のいずれか１つに記載の送信装置。
（付記５）印加される電圧に応じて送信信号を増幅する増幅手段と、
前記送信信号のエンベロープ信号を検出するエンベロープ検出手段と、
前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させる低速化手段と、
前記低速化手段によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御手段と
を備えたことを特徴とする歪み補償装置。
（付記６）前記エンベロープ検出手段によって検出されたエンベロープ信号と前記低速化手段によって変化速度が低下されたエンベロープ信号に応じて、前記電圧制御手段によって前記増幅手段に印加される電圧と前記増幅手段へ入力される前記送信信号との位相差に起因して前記増幅手段で発生する歪みである電圧制御歪みを補償するための歪み補償係数を決定する電圧制御歪み補償係数決定手段と、
前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と
をさらに備えたことを特徴とする付記５に記載の歪み補償装置。
（付記７）前記送信信号の電力値を算出する電力算出手段と、
前記電力算出手段によって算出された前記送信信号の電力値に応じて、前記増幅手段の非線形特性に起因して前記増幅手段で発生する歪みである非線形歪みを補償するための歪み補償係数を決定する非線形歪み補償係数決定手段と、
前記非線形歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と、
前記増幅手段に入力される送信信号と前記増幅手段によって増幅された送信信号との差分を示す信号である差分信号を用いて、前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数と前記非線形歪み補償係数決定手段によって決定された歪み補償係数とを選択的に更新する歪み補償係数更新手段と
をさらに備えたことを特徴とする付記６に記載の歪み補償装置。
（付記８）前記低速化手段は、前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させると共に、当該低速化手段によって変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去することを特徴とする付記５〜７のいずれか１つに記載の歪み補償装置。
（付記９）印加される電圧に応じて送信信号を増幅する増幅手段を備えた送信装置による歪み補償方法であって、
前記送信装置が、
前記送信信号のエンベロープ信号を検出するエンベロープ検出工程と、
前記エンベロープ検出工程によって検出されたエンベロープ信号の変化速度を低下させる低速化工程と、
前記低速化工程によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御工程と
を含んだことを特徴とする歪み補償方法。
（付記１０）前記エンベロープ検出工程によって検出されたエンベロープ信号と前記低速化工程によって変化速度が低下されたエンベロープ信号に応じて、前記電圧制御工程によって前記増幅手段に印加される電圧と前記増幅手段へ入力される前記送信信号との位相差に起因して前記増幅手段で発生する歪みである電圧制御歪みを補償するための歪み補償係数を決定する電圧制御歪み補償係数決定工程と、
前記電圧制御歪み補償係数決定工程によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算工程と
をさらに含んだことを特徴とする付記９に記載の歪み補償方法。
（付記１１）前記送信信号の電力値を算出する電力算出工程と、
前記電力算出工程によって算出された前記送信信号の電力値に応じて、前記増幅手段の非線形特性に起因して前記増幅手段で発生する歪みである非線形歪みを補償するための歪み補償係数を決定する非線形歪み補償係数決定工程と、
前記非線形歪み補償係数決定工程によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算工程と、
前記増幅手段に入力される送信信号と前記増幅手段によって増幅された送信信号との差分を示す信号である差分信号を用いて、前記電圧制御歪み補償係数決定工程によって決定された歪み補償係数と前記非線形歪み補償係数決定工程によって決定された歪み補償係数とを選択的に更新する歪み補償係数更新工程と
をさらに含んだことを特徴とする付記１０に記載の歪み補償方法。
（付記１２）前記低速化工程は、前記エンベロープ検出工程によって検出されたエンベロープ信号の変化速度を低下させると共に、当該低速化工程によって変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去することを特徴とする付記９〜１１のいずれか１つに記載の歪み補償方法。
１０ 送信装置
２０ 送信装置
３０ 送信装置
１０１ 増幅器（増幅手段）
１０２ エンベロープ検出部（エンベロープ検出手段）
１０３ 低速化部（低速化手段）
１０４ 電圧制御部（電圧制御手段）
１０５ 電圧制御歪み補償係数決定部（電圧制御歪み補償係数決定手段）
１０６ 乗算器（歪み補償係数乗算手段）
２０４ 増幅器
２０６ エンベロープ検出部
２０７ 低速化部
２０９ ローパスフィルタ（ＬＰＦ）
２１２ 電圧制御部
２４１ 電力及びエンベロープ算出部（電力算出手段）
２４２ ＬＵＴ（非線形歪み補償係数決定手段）
２４３ 乗算器（歪み補償係数乗算手段）
２４６ 乗算器（歪み補償係数乗算手段）
２５１ ＬＭＳ（歪み補償係数更新手段）
３０１ 低速化／ＬＰＦ部

Claims (4)

  1. 印加される電圧に応じて送信信号を増幅する増幅手段と、
    前記送信信号のエンベロープ信号を検出するエンベロープ検出手段と、
    前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させる低速化手段と、
    前記低速化手段によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御手段と
    前記エンベロープ検出手段によって検出されたエンベロープ信号と前記低速化手段によって変化速度が低下されたエンベロープ信号に応じて、前記電圧制御手段によって前記増幅手段に印加される電圧と前記増幅手段へ入力される前記送信信号との位相差に起因して前記増幅手段で発生する歪みである電圧制御歪みを補償するための歪み補償係数を決定する電圧制御歪み補償係数決定手段と、
    前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と
    前記送信信号の電力値を算出する電力算出手段と、
    前記電力算出手段によって算出された前記送信信号の電力値に応じて、前記増幅手段の非線形特性に起因して前記増幅手段で発生する歪みである非線形歪みを補償するための歪み補償係数を決定する非線形歪み補償係数決定手段と、
    前記非線形歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と、
    前記増幅手段に入力される送信信号と前記増幅手段によって増幅された送信信号との差分を示す信号である差分信号を用いて、前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数と前記非線形歪み補償係数決定手段によって決定された歪み補償係数との２つの歪み補償係数のうち一方の歪み補償係数を更新し、一方の歪み補償係数の更新後に、前記２つの歪み補償係数から他方の歪み補償係数を選択し、選択した他方の歪み補償係数を前記差分信号を用いて更新する一連の処理を繰り返し実行する歪み補償係数更新手段と
    を備えたことを特徴とする送信装置。
  2. 前記低速化手段は、前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させると共に、当該低速化手段によって変化速度が低下されたエンベロープ信号に含まれる高周波成分を除去することを特徴とする請求項１に記載の送信装置。
  3. 印加される電圧に応じて送信信号を増幅する増幅手段と、
    前記送信信号のエンベロープ信号を検出するエンベロープ検出手段と、
    前記エンベロープ検出手段によって検出されたエンベロープ信号の変化速度を低下させる低速化手段と、
    前記低速化手段によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御手段と、
    前記エンベロープ検出手段によって検出されたエンベロープ信号と前記低速化手段によって変化速度が低下されたエンベロープ信号に応じて、前記電圧制御手段によって前記増幅手段に印加される電圧と前記増幅手段へ入力される前記送信信号との位相差に起因して前記増幅手段で発生する歪みである電圧制御歪みを補償するための歪み補償係数を決定する電圧制御歪み補償係数決定手段と、
    前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と
    前記送信信号の電力値を算出する電力算出手段と、
    前記電力算出手段によって算出された前記送信信号の電力値に応じて、前記増幅手段の非線形特性に起因して前記増幅手段で発生する歪みである非線形歪みを補償するための歪み補償係数を決定する非線形歪み補償係数決定手段と、
    前記非線形歪み補償係数決定手段によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算手段と、
    前記増幅手段に入力される送信信号と前記増幅手段によって増幅された送信信号との差分を示す信号である差分信号を用いて、前記電圧制御歪み補償係数決定手段によって決定された歪み補償係数と前記非線形歪み補償係数決定手段によって決定された歪み補償係数との２つの歪み補償係数のうち一方の歪み補償係数を更新し、一方の歪み補償係数の更新後に、前記２つの歪み補償係数から他方の歪み補償係数を選択し、選択した他方の歪み補償係数を前記差分信号を用いて更新する一連の処理を繰り返し実行する歪み補償係数更新手段と
    を備えたことを特徴とする歪み補償装置。
  4. 印加される電圧に応じて送信信号を増幅する増幅手段を備えた送信装置による歪み補償方法であって、
    前記送信装置が、
    前記送信信号のエンベロープ信号を検出するエンベロープ検出工程と、
    前記エンベロープ検出工程によって検出されたエンベロープ信号の変化速度を低下させる低速化工程と、
    前記低速化工程によって変化速度が低下されたエンベロープ信号に従って前記増幅手段に印加される電圧を変更する電圧制御工程と、
    前記エンベロープ検出工程によって検出されたエンベロープ信号と前記低速化工程によって変化速度が低下されたエンベロープ信号に応じて、前記電圧制御工程によって前記増幅手段に印加される電圧と前記増幅手段へ入力される前記送信信号との位相差に起因して前記増幅手段で発生する歪みである電圧制御歪みを補償するための歪み補償係数を決定する電圧制御歪み補償係数決定工程と、
    前記電圧制御歪み補償係数決定工程によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算工程と
    前記送信信号の電力値を算出する電力算出工程と、
    前記電力算出工程によって算出された前記送信信号の電力値に応じて、前記増幅手段の非線形特性に起因して前記増幅手段で発生する歪みである非線形歪みを補償するための歪み補償係数を決定する非線形歪み補償係数決定工程と、
    前記非線形歪み補償係数決定工程によって決定された歪み補償係数を前記送信信号に乗算する歪み補償係数乗算工程と、
    前記増幅手段に入力される送信信号と前記増幅手段によって増幅された送信信号との差分を示す信号である差分信号を用いて、前記電圧制御歪み補償係数決定工程によって決定された歪み補償係数と前記非線形歪み補償係数決定工程によって決定された歪み補償係数との２つの歪み補償係数のうち一方の歪み補償係数を更新し、一方の歪み補償係数の更新後に、前記２つの歪み補償係数から他方の歪み補償係数を選択し、選択した他方の歪み補償係数を前記差分信号を用いて更新する一連の処理を繰り返し実行する歪み補償係数更新工程と
    を含んだことを特徴とする歪み補償方法。
JP2009152592A 2009-06-26 2009-06-26 送信装置、歪み補償装置及び歪み補償方法 Expired - Fee Related JP5365369B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009152592A JP5365369B2 (ja) 2009-06-26 2009-06-26 送信装置、歪み補償装置及び歪み補償方法
US12/801,694 US8159297B2 (en) 2009-06-26 2010-06-21 Transmission device, distortion compensation device, and distortion compensation method
EP10166968.7A EP2270975A3 (en) 2009-06-26 2010-06-23 Transmission device, distortion compensation device, and distortion compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009152592A JP5365369B2 (ja) 2009-06-26 2009-06-26 送信装置、歪み補償装置及び歪み補償方法

Publications (2)

Publication Number Publication Date
JP2011010107A JP2011010107A (ja) 2011-01-13
JP5365369B2 true JP5365369B2 (ja) 2013-12-11

Family

ID=43033481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009152592A Expired - Fee Related JP5365369B2 (ja) 2009-06-26 2009-06-26 送信装置、歪み補償装置及び歪み補償方法

Country Status (3)

Country Link
US (1) US8159297B2 (ja)
EP (1) EP2270975A3 (ja)
JP (1) JP5365369B2 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
US8018278B2 (en) * 2009-09-17 2011-09-13 Electronics And Telecommunications Research Institute Pre-distortion apparatus of power amplifier and method thereof
EP2561611B1 (en) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Pseudo-envelope following power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
WO2012068260A1 (en) 2010-11-16 2012-05-24 Rf Micro Devices, Inc. Digital gain multiplier for envelop tracking systems and corresponding method
EP2673880B1 (en) 2011-02-07 2017-09-06 Qorvo US, Inc. Group delay calibration method for power amplifier envelope tracking
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
EP2715945B1 (en) 2011-05-31 2017-02-01 Qorvo US, Inc. Rugged iq receiver based rf gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
JP5638132B2 (ja) * 2011-06-03 2014-12-10 京セラ株式会社 送信機および信号処理方法
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
JP6064906B2 (ja) * 2011-08-23 2017-01-25 日本電気株式会社 歪補償増幅装置及び歪補償増幅方法
WO2013033700A1 (en) 2011-09-02 2013-03-07 Rf Micro Devices, Inc. Split vcc and common vcc power management architecture for envelope tracking
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
CN103988406B (zh) 2011-10-26 2017-03-01 Qorvo美国公司 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US8975959B2 (en) * 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
GB2498391B (en) 2012-01-16 2018-11-21 Snaptrack Inc Pre-distortion in RF path in combination with shaping table in envelope path for envelope tracking amplifier
WO2013134025A1 (en) * 2012-03-04 2013-09-12 Quantance, Inc. Noise optimized envelope tracking system for power amplifiers
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
CN104662792B (zh) 2012-07-26 2017-08-08 Qorvo美国公司 用于包络跟踪的可编程rf陷波滤波器
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US8824978B2 (en) * 2012-10-30 2014-09-02 Eta Devices, Inc. RF amplifier architecture and related techniques
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
JP6059003B2 (ja) * 2012-12-26 2017-01-11 パナソニック株式会社 歪み補償装置及び歪み補償方法
US9929696B2 (en) 2013-01-24 2018-03-27 Qorvo Us, Inc. Communications based adjustments of an offset capacitive voltage
US20140218107A1 (en) * 2013-02-04 2014-08-07 Qualcomm Incorporated Method and apparatus for applying predistortion to an input signal for a nonlinear power amplifier
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
US9197162B2 (en) 2013-03-14 2015-11-24 Rf Micro Devices, Inc. Envelope tracking power supply voltage dynamic range reduction
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
WO2016015256A1 (zh) * 2014-07-30 2016-02-04 华为技术有限公司 功率放大器的供电电压控制方法及电子设备
US9948240B2 (en) 2015-07-01 2018-04-17 Qorvo Us, Inc. Dual-output asynchronous power converter circuitry
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
EP3477853B1 (en) 2017-10-31 2021-03-24 Nxp B.V. Boost control signal generator
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
EP3588779B1 (en) * 2018-06-22 2021-02-24 Menta Digital signal processor and method of operation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068984B2 (en) * 2001-06-15 2006-06-27 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods for amplification of a communication signal
US6703897B2 (en) * 2001-12-26 2004-03-09 Nortel Networks Limited Methods of optimising power amplifier efficiency and closed-loop power amplifier controllers
JP4394409B2 (ja) 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
US7026868B2 (en) * 2003-11-20 2006-04-11 Northrop Grumman Corporation Variable supply amplifier system
GB0418944D0 (en) * 2004-08-25 2004-09-29 Siemens Ag Method for envelope clipping
JPWO2006054464A1 (ja) * 2004-11-17 2008-05-29 松下電器産業株式会社 送信回路、送信方法、及びそれを用いた通信機器
WO2007004518A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Industrial Co., Ltd. 送信回路及び通信機器
JP4652974B2 (ja) 2005-12-27 2011-03-16 富士通株式会社 タイミング調整装置及びタイミング調整方法
JP2007189438A (ja) * 2006-01-12 2007-07-26 Fujitsu Ltd タイミング調整装置及びタイミング調整方法
US7519336B2 (en) * 2006-05-05 2009-04-14 Nokia Corporation Method and arrangement for optimizing efficiency of a power amplifier
FI20065783A0 (sv) * 2006-12-08 2006-12-08 Nokia Corp Signalfördistorsion i radiosändare
WO2008072700A1 (ja) * 2006-12-14 2008-06-19 Panasonic Corporation 送信装置
US20090310705A1 (en) * 2007-03-08 2009-12-17 Nec Corporation Ofdm-modulated-wave output unit and distortion compensating method
JP4905344B2 (ja) * 2007-12-20 2012-03-28 富士通株式会社 電力増幅装置
US8018278B2 (en) * 2009-09-17 2011-09-13 Electronics And Telecommunications Research Institute Pre-distortion apparatus of power amplifier and method thereof

Also Published As

Publication number Publication date
EP2270975A2 (en) 2011-01-05
JP2011010107A (ja) 2011-01-13
US8159297B2 (en) 2012-04-17
US20100327971A1 (en) 2010-12-30
EP2270975A3 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
JP5365369B2 (ja) 送信装置、歪み補償装置及び歪み補償方法
JP4845574B2 (ja) 極座標変調回路、集積回路および無線装置
US8588711B2 (en) Transmission apparatus and distortion compensation method
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
KR20110102740A (ko) 신호 수신 장치 및 그것의 위상 부정합 보상 방법
CN1957526A (zh) 利用非线性预失真的放大器的线性化
WO2014018379A1 (en) Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
JP2003298666A (ja) 歪補償装置
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
US8854128B2 (en) Amplifying device and signal processing device
JP5170259B2 (ja) 歪補償回路、送信装置、および歪補償方法
EP2858251A1 (en) Distortion compensation device and distortion compensation method
JP2007208684A (ja) 歪補償機能付き送信装置
JP5673238B2 (ja) 電力増幅装置、送信機及び電力増幅装置制御方法
JP2004165900A (ja) 通信装置
JP6015386B2 (ja) 歪補償装置及び歪補償方法
JP2002152289A (ja) 歪み補償装置
JP6056956B2 (ja) 通信装置及びその歪み抑制方法
US9237054B2 (en) Distortion compensation device and distortion compensation device method
JP3837058B2 (ja) 送信機
KR100939882B1 (ko) 왜곡 보상 장치
JP2006287899A (ja) ダイバーシチ受信装置
JP5071168B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
JP2011135143A (ja) プリディストーション方式の歪補償装置
US10623055B2 (en) Reception apparatus, transmission apparatus, and communication system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees