WO2007004518A1 - 送信回路及び通信機器 - Google Patents

送信回路及び通信機器 Download PDF

Info

Publication number
WO2007004518A1
WO2007004518A1 PCT/JP2006/313012 JP2006313012W WO2007004518A1 WO 2007004518 A1 WO2007004518 A1 WO 2007004518A1 JP 2006313012 W JP2006313012 W JP 2006313012W WO 2007004518 A1 WO2007004518 A1 WO 2007004518A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
unit
transmission circuit
regulator
output
Prior art date
Application number
PCT/JP2006/313012
Other languages
English (en)
French (fr)
Inventor
Toru Matsuura
Hisashi Adachi
Kaoru Ishida
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CN2006800236291A priority Critical patent/CN101213755B/zh
Priority to JP2007524000A priority patent/JP4669513B2/ja
Priority to EP06767629.6A priority patent/EP1881611B1/en
Publication of WO2007004518A1 publication Critical patent/WO2007004518A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/362Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/004Control by varying the supply voltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20Modulator circuits; Transmitter circuits
    • H04L27/2032Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/18TPC being performed according to specific parameters
    • H04W52/22TPC being performed according to specific parameters taking into account previous information or commands
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/30TPC using constraints in the total amount of available transmission power
    • H04W52/36TPC using constraints in the total amount of available transmission power with a discrete range or set of values, e.g. step size, ramping or offsets
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/045Circuits with power amplifiers with means for improving efficiency
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/18TPC being performed according to specific parameters
    • H04W52/22TPC being performed according to specific parameters taking into account previous information or commands
    • H04W52/225Calculation of statistics, e.g. average, variance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/18TPC being performed according to specific parameters
    • H04W52/22TPC being performed according to specific parameters taking into account previous information or commands
    • H04W52/228TPC being performed according to specific parameters taking into account previous information or commands using past power values or information

Definitions

  • the present invention relates to a transmission circuit used in a communication device such as a mobile phone or a wireless LAN, and more particularly to a transmission circuit that operates with high efficiency and low distortion, and a communication device using the transmission circuit.
  • FIG. 29 is a block diagram showing an example of the configuration of a conventional transmission circuit 900.
  • the signal generation unit 901 generates I and Q signals that are orthogonal signals.
  • the I and Q signals are input to the vector modulation unit 902.
  • Vector modulation section 902 performs vector modulation on the I and Q signals and outputs the result as a modulated signal.
  • a quadrature modulator is typically used as the vector modulation unit 902 .
  • the modulation signal output from the vector modulation unit 902 is input to the detection unit 904 and the amplification unit 906 via the distributor 903.
  • Detection section 904 detects the size of the envelope of the modulated signal and outputs the detected magnitude to regulator 905.
  • the regulator 905 is supplied with a DC voltage from a power supply terminal 907.
  • the regulator 905 supplies a voltage corresponding to the envelope of the modulation signal detected by the detection unit 904 to the amplification unit 906.
  • the amplifying unit 906 amplifies the modulation signal in accordance with the voltage supplied from the regulator 905.
  • the modulated signal amplified by amplification section 906 is output from output terminal 908 as a transmission signal.
  • the conventional transmission circuit 900 controls the voltage supplied to the amplifying unit 906 in accordance with the magnitude of the envelope of the modulation signal, and in particular, the envelope of the modulation signal from which the vector modulation unit 902 is also output.
  • the distortion characteristics at the amplifying unit 906 deteriorates when the I was prevented from doing it.
  • FIG. 30 is a block diagram showing an example of the configuration of a conventional transmission circuit 910.
  • the table reference unit 913 stores information on the power supply voltage so that the amplification unit 916 always operates at the maximum efficiency in accordance with the magnitude of the transmission power.
  • a voltage corresponding to the average power obtained by averaging the transmission power for each slot time is input to the regulator 914 via the input terminal 911 and the table reference unit 913. Further, a DC voltage is supplied to the regulator 914 from the power supply terminal 915.
  • the regulator 914 reads information on the power supply voltage corresponding to the input average power from the table reference unit 913, and controls the voltage supplied to the amplification unit 916.
  • the amplifying unit 916 amplifies the modulation signal input via the input terminal 912 in accordance with the voltage supplied from the regulator 914.
  • the modulated signal amplified by the amplifying unit 916 is output from the output terminal 917 as a transmission signal.
  • the conventional transmission circuit 910 realizes a high-efficiency and low-distortion operation by controlling the voltage supplied to the amplifying unit 916 based on the average power for each slot time of the transmission power.
  • FIG. 31 is a block diagram showing an example of the configuration of a conventional transmission circuit 920 disclosed in Non-Patent Document 2.
  • a conventional transmission circuit 920 includes a signal generation unit 921, an angle modulation unit 922, a power supply terminal 923, a regulator 924, an amplitude modulation unit 925, and an output terminal 926.
  • the signal generator 921 generates an amplitude signal and a phase signal.
  • the amplitude signal is input to the regulator 924.
  • Regulator 924 is supplied with DC voltage Vb from power supply terminal 923.
  • the regulator 924 supplies a voltage Vc controlled according to the input amplitude signal to the amplitude modulation unit 925.
  • the phase signal is input to the angle modulation unit 922. Corner The degree modulation unit 922 performs angle modulation on the input phase signal and outputs an angle modulation signal.
  • the angle modulation signal is input to the amplitude modulation unit 925.
  • the amplitude modulation section 925 performs amplitude modulation on the angle modulation signal with the voltage Vc supplied from the regulator 924, and outputs the modulated signal that has been angle modulated and amplitude modulated. This modulated signal is also output as an output terminal 926.
  • Such a transmission circuit 920 is referred to as a polar modulation circuit.
  • Patent Document 1 JP-A-11 251934
  • Patent Document 2 US Pat. No. 6,636,112 Specification
  • Non-Patent Document 1 PB Kenington, “High Linearity Rf Amplifier Design J, Artch House Microwave Library, USA, January 2000, p426—512
  • Non-Patent Document 2 FH Raab et al., “High-efficiency L-band Kah n- technique transmitter”, 1998 Aitripnolay Microwave Symp. Dig. 1998 IEEE MTT—S Int. Microwave Symp. Dig.
  • the conventional transmission circuit 900 (see FIG. 29), the voltage supplied to the amplifying unit 906 is continuously changed by the envelope of the signal that is vector-modulated by the vector modulating unit 902. Therefore, there is a possibility that the amplifying unit 906 operates not only in the linear region but also in the nonlinear region (saturation region). For example, the amplifying unit 906 needs to always be supplied with a voltage higher than a certain level in order to maintain the linearity of the transmission signal. I was unable to keep my sex. Alternatively, the conventional transmission circuit 900 has a power that cannot maintain the linearity of the output signal even when the envelope of the temporarily vector-modulated signal becomes larger than the linear region of the amplifying unit 906.
  • the conventional transmission circuit 910 controls the voltage supplied to the amplifier unit 916 using the average power for each slot time! Respond to change Therefore, there is a possibility that a highly efficient and low distortion operation cannot always be realized.
  • the conventional transmission circuit 910 has a voltage corresponding to the average power averaged over the slot time even when the average power is high during the slot time but low during the shorter time. There was a possibility to supply 916. For this reason, useless power is generated in the amplifying unit 916, and it is not always possible to perform highly efficient operation.
  • the average power in the slot time is low but shorter, and the average power is high in time, the voltage supplied to the amplifying unit 916 may be insufficient and the transmission signal may be distorted. was there
  • FIG. 32 is a diagram for explaining a problem of the conventional transmission circuit 920. Referring to FIG. 32, the difference between voltage Vb supplied from power supply terminal 923 to regulator 924 and voltage Vc supplied from regulator 924 to amplitude modulator 925 is the loss in regulator 924. When the amplitude signal is small, the difference between Vb and Vc is large, and the efficiency of the transmission circuit is reduced.
  • Patent Document 2 discloses a conventional transmission circuit 930 in which a regulator includes a series regulator and a switching regulator.
  • FIG. 33 is a block diagram showing an example of the configuration of a conventional transmission circuit 930 disclosed in Patent Document 2.
  • a conventional transmission circuit 930 includes a regulator 931 and an amplitude modulation unit 932.
  • Regulator 931 is composed of switching regulator 933 and series regulator 934.
  • FIG. 34 is a diagram for explaining the operation of the regulator 931 in the conventional transmission circuit 930. Referring to FIG. 34, power information indicating the magnitude of the power of the transmission signal to be output is input to switching regulator 933.
  • the switching regulator 933 supplies the voltage regulator Vs controlled by the power information to the series regulator 934. Since the frequency of the power information is lower than that of the amplitude signal, the switching regulator 933 can operate with high efficiency.
  • the series regulator 934 supplies the voltage Vc controlled by the magnitude of the amplitude signal to the amplitude modulation unit 932.
  • the switching regulator 933 By supplying the voltage Vs controlled by the controller to the series regulator 934, the loss in the regulator 931 was reduced.
  • FIG. 35 is a diagram for explaining a problem of the conventional transmission circuit 930.
  • the conventional transmission circuit 930 includes a voltage Vs supplied from the switching regulator 933 to the series regulator 934 and a voltage Vc supplied from the series regulator 934 to the amplitude modulator 932. The difference still existed. For this reason, the conventional transmission circuit 930 cannot sufficiently reduce the loss in the series regulator 934, and the efficiency as the transmission circuit is reduced.
  • an object of the present invention is to solve the above problems and provide a transmission circuit that operates with high efficiency and low distortion over a wide range of output power, and a communication device using the same. It is.
  • the present invention is directed to a transmission circuit that generates and outputs a transmission signal based on input data.
  • the transmission circuit of the present invention generates a vector signal composed of I and Q signals and an amplitude signal indicating the magnitude of the vector signal based on input data.
  • a generating unit a vector modulating unit that vector-modulates a vector signal, an amplifying unit that amplifies the signal that is vector-modulated by the external modulation unit, a signal processing unit that performs predetermined signal processing on the amplitude signal, and outputs the signal, And a regulator that controls the voltage supplied to the amplifier based on the magnitude of the signal output from the signal processing unit.
  • the signal processing unit holds at least one threshold value and two or more discrete values corresponding to the threshold value, and determines whether or not the amplitude signal exceeds the threshold value every predetermined time. A determination is made, a discrete value to be output is selected based on the determination result, and a signal having the selected discrete value is output.
  • the predetermined time is shorter than the time for controlling the average output power of the transmission circuit.
  • the signal processing unit includes at least one threshold value and 2 corresponding to the threshold value. Two or more discrete values, and determines whether or not the amplitude signal exceeds a threshold value every predetermined time, selects a discrete value to be output based on the determination result, and receives a signal having the selected discrete value. And a decision quantization unit that outputs a signal.
  • the determination quantization unit determines a maximum amplitude detection unit that detects a maximum value of the amplitude signal every predetermined time, and determines whether the maximum value of the amplitude signal exceeds a threshold value every predetermined time. And a quantization unit that selects a discrete value to be output based on the determination result and outputs a signal having the selected discrete value.
  • the signal generation unit may further output power information indicating the magnitude of the transmission power of the transmission signal.
  • the transmission circuit further includes a variable gain amplification unit that amplifies the signal that has been vector-modulated by the vector modulation unit with a gain corresponding to the power information.
  • the signal processing unit further includes a multiplication unit that multiplies the power information and the amplitude signal to output an amplitude signal whose magnitude is controlled according to the power information to the determination quantization unit.
  • the signal processing unit may change the threshold value and the magnitude of the discrete value based on the power information.
  • the signal processing unit changes the threshold value and the discrete value so as to be inversely proportional to the square root of the magnitude of the transmission power.
  • the signal processing unit may change the threshold value and the magnitude of the discrete value with reference to table information in which the threshold value and the discrete value are optimally set corresponding to the magnitude of the transmission power.
  • the transmission circuit may further include a distortion compensation unit that compensates the vector signal generated by the signal generation unit so that distortion generated in the amplification unit is suppressed.
  • the Regulator is a Series Regulator or a Switch Gregorator.
  • the regulator includes a series regulator that supplies a voltage controlled according to the magnitude of the signal output from the signal processing unit to the amplification unit, and a predetermined arithmetic process for the signal output from the signal processing unit. And a switching regulator that supplies the series regulator with a voltage controlled according to the magnitude of the signal output by the computing unit.
  • the calculation unit performs a calculation process on the signal output by the signal processing unit so that the voltage output by the series regulator is higher than the voltage output by the switching regulator.
  • the transmission circuit may have the following configuration.
  • the transmission circuit is based on input data. Therefore, a signal generation unit that generates a vector signal composed of I and Q signals, a vector modulation unit that vector-modulates the vector signal, a demultiplexing unit that demultiplexes the signal modulated by the vector modulation unit, An amplification unit that amplifies one signal demultiplexed by the demultiplexing unit, a detection unit that detects the magnitude of the envelope of the other signal demultiplexed by the demultiplexing unit, and outputs it as an amplitude signal; and an amplitude A signal processing unit that performs predetermined signal processing on the signal and outputs the signal; and a regulator that controls a voltage supplied to the amplification unit based on the magnitude of the signal output from the signal processing unit.
  • the signal processing unit holds at least one threshold value and two or more discrete values corresponding to the threshold value, and determines whether the amplitude signal exceeds the threshold value every predetermined time.
  • the discrete value to be output is selected based on the determination result, and a signal having the selected discrete value is output.
  • the present invention is also directed to a communication device including the transmission circuit described above.
  • the communication device includes a transmission circuit that generates a transmission signal and an antenna that outputs the transmission signal generated by the transmission circuit.
  • the communication device includes a reception circuit that processes a reception signal received from the antenna, an antenna sharing unit that outputs the transmission signal generated by the transmission circuit to the antenna, and outputs the reception signal received from the antenna to the reception circuit. May be further provided. The invention's effect
  • the transmission circuit can achieve high-efficiency and low-distortion operation by controlling the voltage supplied to the amplification unit to an optimum level.
  • the vector modulation unit is output by changing the gain of the variable gain amplification unit based on the power information indicating the magnitude of the transmission power necessary for communication with the base station. It amplifies the modulated signal to be applied and controls the magnitude of the signal output from the signal processing unit to adjust the voltage supplied to the amplifying unit by the regulator to an optimum level for the amplifying unit.
  • the transmission circuit of the present invention can realize a lower distortion operation by further including a distortion compensator for compensating for distortion generated in the amplifier. Furthermore, the communication device can reduce the power consumption while ensuring the linearity of the transmission signal in a wide power amplification range by using the transmission circuit described above.
  • the transmission circuit of the present invention increases the collector voltage or drain voltage supplied from the regulator to the amplitude modulation unit, thereby increasing the amplitude modulation.
  • the nonlinearity of the part can be improved.
  • the voltage supplied to the amplitude modulation unit is increased only for the required time, high efficiency can be realized.
  • the nonlinearity of the amplitude modulation unit can be improved by keeping the voltage supplied to the amplitude modulation unit constant. For this reason, the modulation signal output from the amplitude modulation section has low distortion regardless of the magnitude of the amplitude signal.
  • the transmission circuit can realize a highly efficient and low distortion operation by controlling the voltage supplied to the amplitude modulation unit to an optimum level.
  • the magnitude of the amplitude signal is changed based on the power information indicating the magnitude of the transmission power necessary for communication with the base station, and the regulator controls the amplitude modulation unit. Is adjusted to a level optimum for the amplitude modulation section. As a result, the transmission circuit can realize operation with higher efficiency and lower distortion.
  • the transmission circuit of the present invention includes a timing control unit in the subsequent stage of the signal processing unit, thereby eliminating the instability of the startup of the switching regulator and realizing an operation with lower distortion. Can do.
  • the transmission circuit of the present invention can further realize an operation with lower distortion by further including a distortion compensation unit for compensating for distortion generated in the amplitude modulation unit. Furthermore, by using the above-described transmission circuit, the communication device can reduce the power consumption while ensuring the linearity of the transmission signal in a wide power amplification range.
  • FIG. 1 is a block diagram showing an example of the configuration of the transmission circuit 1 according to the first embodiment of the present invention.
  • FIG. 2 is a block diagram showing an example of a detailed configuration of the signal processing unit 12.
  • FIG. 3A is a diagram showing an example of a waveform of an amplitude signal M (t) input to the maximum amplitude detector 121.
  • FIG. 3B is a diagram illustrating an example of a waveform of a signal output from the quantization unit 122.
  • FIG. 4 is a diagram showing a relationship between an amplitude signal M (t) and a discrete value V (t).
  • FIG. 5A is a block diagram showing an example of the configuration of a series regulator 14a.
  • FIG. 5B is a block diagram showing an example of the configuration of the switching regulator 14b.
  • FIG. 5C is a block diagram showing an example of the configuration of a current drive type regulator 14c.
  • FIG. 6A is a block diagram showing an example of the configuration of the amplifying unit 15.
  • FIG. 6B is a block diagram showing an example of the configuration of the amplifying unit 15b.
  • FIG. 7 is a block diagram showing an example of a configuration of a modified transmission circuit la.
  • FIG. 8 is a block diagram showing an example of the configuration of the transmission circuit 2 according to the second embodiment of the present invention.
  • FIG. 9 is a block diagram showing an example of the configuration of the signal processing unit 22a.
  • FIG. 10 is a diagram for explaining signal processing in the signal processing unit 22a.
  • FIG. 11 is a block diagram showing an example of the configuration of the signal processing unit 22b.
  • FIG. 12 is a diagram for explaining signal processing in the signal processing unit 22b.
  • FIG. 13 is a diagram showing a relationship between a threshold value changed by the quantization unit 122b and a discrete value.
  • FIG. 14 is a block diagram showing an example of the configuration of a signal processing unit 22c and a regulator 14d.
  • FIG. 15 is a diagram showing output voltages of the switching regulator 14d4 and the series regulator 14d5.
  • FIG. 16 is a block diagram showing an example of the configuration of the signal processing unit 22 and the regulator 14e.
  • FIG. 17 is a flowchart showing an example of the configuration of the transmission circuit 3 according to the third embodiment of the present invention.
  • FIG. 18 is a block diagram showing a configuration of a transmission circuit 3a when a distortion compensation unit is applied to the transmission circuit according to the second embodiment.
  • FIG. 19 is a block diagram showing an example of a configuration of a communication device according to a fourth embodiment of the present invention.
  • FIG. 20A is a block diagram showing an example of the configuration of the transmission circuit 4x according to the fourth embodiment of the present invention.
  • FIG. 20B is a block diagram showing an example of the configuration of the signal generation unit 41x.
  • FIG. 21 is a block diagram showing an example of a configuration of a transmission circuit 5 according to a fifth embodiment of the present invention.
  • FIG. 22 is a diagram for explaining the operation of the transmission circuit 5 according to the fifth embodiment of the present invention.
  • FIG. 23 is a block diagram showing an example of a configuration of a transmission circuit 5b according to a fifth embodiment of the present invention.
  • FIG. 24 is a block diagram showing an example of a configuration of a transmission circuit 6 according to a sixth embodiment of the present invention.
  • FIG. 25 is a diagram illustrating an example of a timing chart of signals handled by the transmission circuit 6; [26] FIG. 26 is a diagram for explaining the effect of reducing the power consumption when the length of the predetermined time T is changed.
  • FIG. 27 is a block diagram showing an example of a configuration of a transmission circuit 4b including a distortion compensation unit 52.
  • FIG. 28 is a block diagram showing an example of the configuration of a communication device according to a seventh embodiment of the present invention.
  • FIG. 29 is a block diagram showing an example of a configuration of a conventional transmission circuit 900.
  • FIG. 30 is a block diagram showing an example of a configuration of a conventional transmission circuit 910.
  • FIG. 31 is a block diagram showing an example of a configuration of a conventional transmission circuit 920.
  • FIG. 32 is a diagram for explaining problems of the conventional transmission circuit 920.
  • FIG. 33 is a block diagram showing an example of a configuration of a conventional transmission circuit 930.
  • FIG. 34 is a diagram for explaining the operation of a regulator 931 in a conventional transmission circuit 930.
  • FIG. 35 is a diagram for explaining problems of the conventional transmission circuit 930.
  • FIG. 1 is a block diagram showing an example of the configuration of the transmission circuit 1 according to the first embodiment of the present invention.
  • the transmission circuit 1 includes a signal generation unit 11, a signal processing unit 12, a vector modulation unit 13, a regulator 14, an amplification unit 15, a power supply terminal 16, and an output terminal 17.
  • the signal generator 11 performs predetermined signal processing on the input data, and the vector signal composed of the I and Q signals and the amplitude indicating the magnitude of the vector signal (that is, the magnitude of the I and Q signals).
  • the amplitude signal M (t) is represented by (I 2 + Q 2 ) 1/2 .
  • the vector signal is input to the vector modulation unit 13.
  • the vector modulation unit 13 performs vector modulation on the vector signal and outputs it as a modulation signal.
  • a quadrature modulator is used for the vector modulation unit 13 .
  • the modulation signal output from the vector modulation unit 13 is input to the amplification unit 15.
  • the amplitude signal M (t) is input to the signal processing unit 12.
  • the signal processing unit 12 performs predetermined signal processing on the amplitude signal M (t) and outputs it.
  • the regulator 14 is supplied with a DC voltage from a power supply terminal 16. The regulator 14 supplies the voltage controlled according to the magnitude of the signal subjected to the signal processing by the signal processing unit 12 to the amplification unit 15.
  • the regulator 14 supplies a voltage proportional to the magnitude of the signal processed by the signal processing unit 12 to the amplification unit 15.
  • the amplifying unit 15 amplifies the modulated signal output from the vector modulating unit 13 according to the voltage to which the regulator 14 is also supplied.
  • the signal amplified by the amplifying unit 15 is output from the output terminal 17 as a transmission signal.
  • FIG. 2 is a block diagram illustrating an exemplary configuration of the signal processing unit 12.
  • the signal processing unit 12 includes a decision quantization unit 12a and a DA converter 123.
  • the amplitude signal M (t) is input from the signal generation unit 11 to the decision quantization unit 12a.
  • the decision quantization unit 12a holds at least one or more threshold values! /, Values, and threshold values! /, Two or more discrete values corresponding to the values.
  • the determination quantization unit 12a determines whether or not the maximum value of the amplitude signal M (t) exceeds a threshold value every predetermined time, selects a discrete value to be output based on the determination result, and selects the selected value. Output a signal with discrete values.
  • the determination quantization unit 12a determines whether or not the maximum value of the amplitude signal M (t) exceeds the threshold value every predetermined time
  • the determination quantization unit 12a does not necessarily include the amplitude signal M (t). It is not necessary to determine whether the force exceeds the threshold value. That is, the determination quantization unit 12a determines whether or not the deviation value included in the amplitude signal M (t) at every predetermined time is greater than the value, and outputs discrete values based on the determination result. A value may be selected and a signal having the selected discrete value may be output.
  • the determination quantization unit 12a may be configured to include a maximum amplitude detection unit 121 and a quantization unit 122.
  • the amplitude signal M (t) is input to the maximum amplitude detector 121 from the signal generator 11.
  • the maximum amplitude detector 121 detects the maximum value of the amplitude signal M (t) every predetermined detection time T.
  • FIG. 3A is a diagram illustrating an example of the waveform of the amplitude signal M (t) input to the maximum amplitude detection unit 121. Referring to FIG.
  • the detection time T is longer than the time when the waveform of the amplitude signal M (t) fluctuates (that is, the symbol time) and controls the average output power of the transmission circuit 1 (hereinafter, Set to a shorter time than (slot time) Is done. For example, if the detection time T is 16 times the symbol time and the sampling time is 8 times the symbol time, there will be 1024 sampling points in the detection time ⁇ .
  • the maximum amplitude detector 121 detects the maximum value of the sampling points every detection time ⁇ .
  • the quantization unit 122 holds at least one or more threshold values and two or more discrete values corresponding to the threshold values.
  • the quantization unit 122 determines whether the maximum value of the sampling points is equal to or greater than a threshold value, and selects a discrete value to be output based on the determination result.
  • the quantization unit 122 converts the amplitude signal M (t) into a signal discretized by two or more discrete values and outputs the signal.
  • FIG. 3B is a diagram illustrating an example of a waveform of a signal output from the quantization unit 122. As shown in FIG.
  • the quantization unit 122 outputs a discrete value B1 when the maximum value of the sampling points is equal to or greater than the threshold value A, and outputs a discrete value B2 otherwise.
  • the signal output from the quantization unit 122 is converted into an analog signal by the DA converter 123 and output as a discrete value V (t).
  • the quantization unit 122 sets one threshold value A and outputs two separation values Bl and B2 has been described.
  • Three threshold values may be set to output three discrete values, or more threshold values may be set to output a large number of discrete values.
  • the signal processing unit 12 may be configured not to include the DA converter 123. In such a case, the signal processing unit 12 outputs the signal output from the decision quantization unit 12a as a digital signal, and controls the regulator 14 with the digital signal.
  • FIG. 4 is a diagram showing the relationship between the amplitude signal M (t) and the discrete value V (t).
  • the signal processing unit 12 performs the above-described signal processing on the amplitude signal M (t) and performs discrete control controlled according to the magnitude of the amplitude signal M (t) at each detection time T. Outputs the value V (t).
  • the dotted line represents the discrete value output when the slot time is used instead of the detection time T.
  • the signal processing unit 12 sets the detection time T to a time shorter than the slot time, thereby increasing the amplitude signal M (t) for each time shorter than the slot time.
  • the discrete value V (t) controlled according to this can be output.
  • the transmission circuit 1 can control the power of the transmission signal every time shorter than the slot time. The power consumption can be reduced as compared with the case where the power of the communication signal is controlled.
  • the detection time T is set to a time longer than the symbol time of the waveform of the amplitude signal M (t) and shorter than the slot time.
  • the symbol time is set to 0.26 s (lZ3.84 MHz) and the slot time is set to 666 ⁇ s.
  • the transmission circuit 1 sets the detection time ⁇ longer than the symbol time of the waveform of the amplitude signal M (t) and satisfies the time shorter than the slot time, the transmission circuit 1 Since the speed required for 14 is low, there is an advantage that the efficiency of the regulator 14 is increased. However, if the detection time T is set longer, even if the amplitude signal M (t) is small, the section where the output voltage of the regulator 14 remains high increases, so the loss of the transmission circuit 1 increases. Become.
  • the transmission circuit 1 sets the detection time T shorter than the symbol time of the waveform of the amplitude signal M (t) and satisfies the time shorter than the slot time
  • the transmitter circuit 14 Since the output voltage force of the output signal is controlled in accordance with the magnitude of the amplitude signal M (t), the loss as the transmission circuit 1 is reduced.
  • the detection time T is set so that the transmission circuit 1 operates most efficiently in consideration of the trade-off relationship.
  • FIG. 5A is a block diagram showing an example of the configuration of the series regulator 14a.
  • the series regulator 14a includes an input terminal 141a, a comparator 144, a power supply terminal 143a, a transistor 144, and an output terminal 145a.
  • the transistor 144 is a field effect transistor.
  • the discrete value V (t) is input from the signal processing unit 12 to the input terminal 141a.
  • the discrete value V (t) is input to the gate terminal of the transistor 144 via the comparator 142.
  • a DC voltage is supplied to the drain terminal of the transistor 144 from the power supply terminal 143a.
  • the transistor 144 outputs a voltage proportional to the magnitude of the input discrete value V (t) to the source terminal.
  • the voltage output from the source terminal of the transistor 144 is fed back to the comparator 142.
  • the comparator 142 adjusts the magnitude of the discrete value V (t) input to the gate terminal of the transistor 144 based on the fed back voltage.
  • the series regulator 14a can stably supply a voltage controlled according to the magnitude of the discrete value V (t) from the output terminal 145a. Note that the same effect can be obtained even if the transistor 144 is a bipolar transistor.
  • FIG. 5B is a block diagram showing an example of the configuration of the switching regulator 14b.
  • the switching regulator 14b includes an input terminal 141b, a signal conversion unit 146, a power supply terminal 143b, an amplifier 147, a low-pass filter 148, and an output terminal 145b.
  • the discrete value V (t) is input from the signal processing unit 12 to the input terminal 141b.
  • the discrete value V (t) is input to the signal conversion unit 146.
  • the signal converter 146 converts the input discrete value V (t) into a PWM or delta sigma modulated signal.
  • the signal converted by the signal conversion unit 146 is input to the amplifier 147.
  • the amplifier 147 amplifies the input signal and outputs it.
  • the amplifier 147 is supplied with a DC voltage from the power supply terminal 143b.
  • the amplifier 147 is a high-efficiency switching amplifier such as a class D amplifier.
  • the signal output from the amplifier 147 is input to the low pass filter 148.
  • the low-pass filter 148 removes spurious components such as quantization noise and switching noise from the signal output from the amplifier 147.
  • the signal from which the spurious component has been removed by the Rhonus filter 148 is output from the output terminal 145b as a voltage controlled in accordance with the magnitude of the discrete value V (t). Note that the switching regulator 14b may feed back the signal output from the single pass filter 148 to the signal converter 146 in order to stabilize the output voltage.
  • FIG. 5C is a block diagram showing an example of the configuration of the current drive type regulator 14c.
  • the current drive type regulator 14c includes an input terminal 141c, a power supply terminal 143c, a variable current source 149, a transistor 144x, a transistor 144y, and an output terminal 145c.
  • a discrete value V (t) is input to the input terminal 141c via the signal processing unit 12.
  • Power terminal 143 A DC voltage is supplied to c.
  • the discrete value V (t) input from the input terminal 141c is output as a current controlled according to the magnitude of the discrete value V (t) via the variable current source 149, the transistor 144x, and the transistor 144y. Output from 145c.
  • a current drive type regulator 14c is useful when the amplifying unit 15 is composed of a bipolar transistor. Note that the transistor 144x and the transistor 144y can obtain the same effects regardless of whether they are a field effect transistor or a bipolar transistor.
  • FIG. 6A is a block diagram showing an exemplary configuration of the amplifying unit 15.
  • the amplifying unit 15 includes an input terminal 151, a matching circuit 152, a bias circuit 153, a power supply terminal 154, a power supply terminal 155, a bias circuit 156, a transistor 157, a matching circuit 158, and an output terminal 159.
  • the transistor 157 is a bipolar transistor.
  • a modulation signal is input from the vector modulation unit 13 to the input terminal 151.
  • the modulation signal is input to the base terminal of the transistor 157 via the matching circuit 152.
  • a DC voltage is applied to the power supply terminal 154. That is, a bias voltage is supplied to the base terminal of the transistor 157 via the power supply terminal 154 and the bias circuit 153.
  • a voltage controlled according to the magnitude of the discrete value V (t) is supplied from the regulator 14 to the power supply terminal 155.
  • the voltage controlled in accordance with the magnitude of the discrete value V (t) is supplied to the collector terminal of the transistor 157 via the bias circuit 156.
  • the transistor 157 amplifies the modulated signal with a voltage controlled according to the magnitude of the discrete value V (t) and outputs the amplified signal.
  • the modulation signal output from the transistor 157 is output as a transmission signal from the output terminal 159 via the matching circuit 158. Note that even if the transistor 157 is a field-effect transistor, the same effect can be obtained. Further, the amplifier 15a may replace the voltages input to the power supply terminal 154 and the power supply terminal 155. In this case, the same effect can be obtained.
  • the regulator 14 is a current-driven regulator 14c, a current controlled according to the magnitude of the discrete value V (t) is input to the power supply terminal 155 from the current-driven regulator 14c.
  • FIG. 6B is a block diagram illustrating an example of the configuration of the amplifying unit 15b.
  • the amplifier 15b Basically, the above-described amplifying unit 15a is connected in series.
  • the transistor 157 and the transistor 161 are bipolar transistors.
  • a bias voltage is supplied from the power supply terminal 154 to the base terminal of the transistor 157 via the noise circuit 153.
  • a bias voltage is supplied from the power supply terminal 160 to the base terminal of the transistor 161 via the bias circuit 165.
  • a voltage controlled according to the magnitude of the discrete value V (t) is supplied from the regulator 14 to the collector terminal of the transistor 157 via the power supply terminal 164 and the bias circuit 156. Further, a voltage controlled according to the magnitude of the discrete value V (t) is supplied from the regulator 14 to the collector terminal of the transistor 161 via the power supply terminal 164 and the bias circuit 162. With such a configuration, the amplifying unit 15b can output a modulation signal having a larger dynamic range as compared with the amplifying unit 15a illustrated in FIG. 6A. Note that the same effect can be obtained by using the transistor 157 and the transistor 161 as field effect transistors. Further, when the regulator 14 is a current-driven regulator 14c, a current controlled according to the magnitude of the discrete value V (t) from the current dynamic regulator 14c is applied to the power supply terminal 155 and the power supply terminal 164. Entered.
  • FIG. 7 is a block diagram illustrating an example of a configuration of the modified transmission circuit la.
  • the transmission circuit la includes a signal generation unit l la, a vector modulation unit 13, a distributor 18a, a detection unit 18b, a signal processing unit 12, a regulator 14, an amplification unit 15, a power supply terminal 16, and an output terminal. 17 is provided.
  • the signal generator 11a generates and outputs I and Q signals.
  • the distributor 18a outputs the modulation signal vector-modulated by the vector modulation unit 13 to the amplification unit 15 and the detection unit 18b.
  • the detection unit 18b detects the envelope of the modulation signal and outputs the detected signal (that is, the amplitude component of the modulation signal) to the signal processing unit 12. Subsequent operations (that is, operations of the signal processing unit 12, the regulator 14, and the amplification unit 15) are the same as those described above.
  • the transmission circuit 1 when the envelope of the modulation signal to be input is large, the amplification unit 15 is supplied to the amplification unit 15.
  • the nonlinearity of the amplifying unit 15 can be improved.
  • the voltage supplied to the amplifier 15 is increased only for the required time, high efficiency is achieved. Can.
  • the nonlinearity of the amplification unit 15 can be improved by keeping the voltage supplied to the amplification unit 15 constant. For this reason, the signal amplified by the amplification unit 15 has low distortion regardless of the size of the envelope of the modulation signal. In this manner, the transmission circuit 1 can realize a highly efficient and low distortion operation by controlling the voltage supplied to the amplification unit 15 to an optimum level.
  • FIG. 8 is a block diagram showing an example of the configuration of the transmission circuit 2 according to the second embodiment of the present invention.
  • the transmission circuit 2 includes a signal generation unit 21, a signal processing unit 22, a vector modulation unit 13, a variable gain amplification unit 28, a regulator 14, an amplification unit 15, a power supply terminal 16, and an output terminal 17.
  • the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • the signal generation unit 21 outputs I and Q signals, which are vector signals, an amplitude signal M (t), and power information P indicating the magnitude of transmission power necessary for communication with the base station.
  • the I and Q signals are input to the solid modulation unit 13.
  • the vector modulation unit 13 vector-modulates the I and Q signals and outputs them as modulation signals.
  • the modulation signal output from the vector modulation unit 13 is input to the variable gain amplification unit 28.
  • the variable gain amplifier 28 amplifies the modulation signal using a predetermined gain.
  • the modulated signal amplified by the variable gain amplifier 28 is input to the amplifier 15.
  • the amplitude signal M (t) is input to the signal processing unit 22.
  • the amplitude signal M (t) is subjected to predetermined signal processing by the signal processing unit 22 and then input to the regulator 14.
  • a DC voltage is supplied from the power supply terminal 16 to the reguilleur 14.
  • the regulator 14 supplies a voltage according to the magnitude of the signal subjected to the signal processing by the signal processing unit 22 to the amplification unit 15.
  • the regulator 14 supplies a voltage proportional to the magnitude of the signal processed by the signal processing unit 22 to the amplification unit 15.
  • the voltage output from the regulator 14 is supplied to the amplifier unit 15.
  • the signal amplified by the amplifier 15 is output from the output terminal 17.
  • the power information P output from the signal generation unit 21 is input to the signal processing unit 22 and the variable gain amplification unit 28.
  • the variable gain amplifying unit 28 amplifies the modulated signal using the gain corresponding to the input power information P.
  • the transmission circuit 2 outputs When the amount of power to be applied is increased by LdB, increase the gain by ldB.
  • the modulation signal output from the variable gain amplifying unit 28 can be described as G (I′cos cot ⁇ Q ′ sincot).
  • G is a parameter controlled by the power information P.
  • the signal processing unit 22 outputs It is necessary to control the magnitude of the discrete value V (t) by the power information P and adjust the voltage supplied from the regulator 14 to the amplifier unit 15 to an optimum level.
  • FIG. 9 is a block diagram showing an example of the configuration of the signal processing unit 22a.
  • the signal processing unit 22a includes an input terminal 221, an input terminal 222, an output terminal 223, a multiplication unit 224, a decision quantization unit 12a, and a DA converter 123.
  • the determination quantization unit 12a includes the maximum amplitude detection unit 121 and the quantization unit 122 described in the first embodiment.
  • the signal processing unit 22a may be configured not to include the DA converter 123. In such a case, the signal processing unit 22a outputs the signal output from the decision quantization unit 12a as a digital signal, and controls the regulator 14 with the digital signal.
  • FIG. 10 (a) is a diagram showing an example of the waveform of the power information P output from the signal generator 21.
  • FIG. 10B is a diagram showing an example of the waveform of the amplitude signal Mp (t) output from the multiplication unit 224.
  • FIG. 10 (c) is a diagram illustrating an example of a waveform of the discrete value Vp (t) output from the signal processing unit 22a.
  • the multiplication unit 224 receives power information P (see FIG. 10A) via the input terminal 222 and an amplitude signal M (t) via the input terminal 221.
  • the multiplication unit 224 multiplies the amplitude signal M (by the power information P and outputs an amplitude signal Mp (t) whose magnitude is controlled according to the power information P (see FIG. 10 (b)).
  • the amplitude signal Mp (t) output from the unit 224 is input to the decision quantization unit 12a.
  • maximum amplitude detection section 121 performs the same processing as in the first embodiment, and detects the maximum value of amplitude signal Mp (t) every predetermined detection time T. To do.
  • the quantization unit 122 includes at least one threshold value and two or more discrete values corresponding to the threshold value. And holding. Referring to FIG. 10 (c), the quantization unit 122 performs the same processing as in the first embodiment, and determines whether or not the maximum value of the amplitude signal Mp (t) is equal to or greater than a predetermined threshold. A determination is made and a discrete value to be output is selected based on the determination result.
  • the signal output from the quantization unit 122 is converted to an analog signal by the DA converter 123 and output as a discrete value Vp (t).
  • the signal processing unit 22a controls the magnitude of the discrete value Vp (t) to be output based on the power information P, so that the voltage supplied to the amplification unit 15 by the regulator 14 is set to an optimum level. adjust.
  • the signal processing unit 22a holds three threshold values and four discrete values.
  • the multiplication unit 224 is not necessarily included in the signal processing unit 22. In such a case, the transmission circuit 2 may include a multiplication unit 224 between the signal generation unit 21 and the signal processing unit 22.
  • FIG. 11 is a block diagram showing an example of the configuration of the signal processing unit 22b.
  • the signal processing unit 22b includes an input terminal 221, an input terminal 222, an output terminal 223, a decision quantization unit 12b, a DA converter 123, and a multiplying DA converter 226.
  • the determination quantization unit 12b includes a maximum amplitude detection unit 121 and a quantization unit 122b.
  • FIG. 12 (a) is a diagram showing an example of the waveform of the power information P output from the signal generator 21.
  • FIG. FIG. 12 (b) is a diagram showing an example of the waveform of the amplitude signal M (t) input to the decision quantization unit 12b.
  • FIG. 12 (c) is a diagram illustrating an example of a waveform of an output signal output from the quantization unit 122b.
  • FIG. 12 (d) is a diagram showing an example of the waveform of the output signal of the multiplying DA converter 226.
  • the decision quantizing unit 12b has power information P (see Fig. 12 (a)) via the input terminal 222 and an amplitude signal M (t) via the input terminal 221 (see Fig. 12 (b)). ) And.
  • the maximum amplitude detection unit 121 performs the same processing as in the first embodiment, and detects the maximum value of the amplitude signal M (t) every predetermined detection time T.
  • the quantization unit 122b holds at least one threshold value and two or more discrete values corresponding to the threshold value.
  • the quantization unit 122b performs threshold and separation according to the magnitude of the input power information P. Change the size of the scatter value.
  • the quantization unit 122b changes the magnitudes of the threshold value and the discrete value so as to be inversely proportional to the magnitude of the square root of the power information P.
  • FIG. 13 is a diagram illustrating the relationship between the threshold value changed by the quantization unit 122b and the discrete value. Referring to FIG. 13, for example, when the magnitude of power information P is quadrupled, quantization section 122b changes the threshold value and the discrete value to the magnitude of 1Z2. Note that the quantization unit 122b is set in advance with an optimal relationship in which the magnitude of the threshold value and the discrete value is not a relationship force that is inversely proportional to the magnitude of the square root of the power information P as described above. You can change it using table information.
  • quantization section 122b decreases the threshold value when input power information P is large, and increases the threshold value when power information P is small.
  • the quantization unit 122b determines whether the maximum value of the amplitude signal M (t) is equal to or greater than a threshold value, and selects a discrete value to be output based on the determination result. To do.
  • the signal from which the decision quantization unit 12b is also output is converted into an analog signal by the DA converter 123 and input to the multiplying DA converter 226. Further, power information P is input to the multiplying DA converter 226 via the input terminal 222.
  • multiplication DA converter 226 adjusts the magnitude of the output signal according to power information P.
  • the signal output from the multiplying DA converter 226 is output from the output terminal 223 as a discrete value Vp (t).
  • the signal processing unit 22b controls the magnitude of the discrete value Vp (t) to be output by the power information P, and adjusts the voltage supplied from the regulator 14 to the amplification unit 15 to an optimum level.
  • the transmission circuit 2 may include a signal processing unit 22c and a regulator 14d configured as shown in FIG. 14 in order to reduce power consumption.
  • FIG. 14 is a block diagram showing an example of the configuration of the signal processing unit 22c and the regulator 14d.
  • the signal processor 22 c includes a maximum amplitude detector 121 and a quantizer 122.
  • the regulator 14d includes a calculation unit 14dl, a DA converter 14d2, a DA converter 14d3, a switching regulator 14d4, and a series regulator 14d5.
  • the switching regulator 14d4 has the same configuration as the switching regulator 14b shown in FIG. 5B.
  • the series regulator 14d5 has the same configuration as the series regulator 14a shown in FIG. 5A.
  • the maximum amplitude detecting unit 121 and the quantizing unit 122 perform the same processing as in the first embodiment.
  • the output signal of the quantization unit 122 is input to the calculation unit 14dl and the DA converter 14d3.
  • the output signal of the quantization unit 122 is quantized into binary values of Bl and B2, and the magnitude of the output voltage from the output terminal 223 corresponding to these binary values is VI and V2.
  • the ratio of B1 to B2 is equal to the ratio of VI to V2.
  • FIG. 15 is a diagram illustrating output voltages of the switching regulator 14d4 and the series regulator 14d5. However, the broken line shows the output voltage of the switching regulator 14d4, and the solid line shows the output voltage of the series regulator 14d5.
  • the output voltage of the switching regulator 14d4 may be a voltage V3 that is slightly higher than VI. If a voltage much higher than VI is supplied to the series regulator 14d5, the heat loss in the series regulator 14d5 will increase.
  • the computing unit 14dl computes the signal input from the quantizing unit 122 so that the switching regulator 14d4 supplies a voltage V3 slightly higher than VI to the series regulator 14d5.
  • the switching regulator 14d4 since the output voltage from the switching regulator 14d4 changes only when the output power of the transmission circuit 2 changes, the switching speed is slower than the change of the amplitude signal M (t). The frequency or clock frequency can be lowered. For this reason, the switching regulator 14d4 operates with high efficiency. Further, since the heat loss in the series regulator 14d5 is also reduced, the power consumption of the regulator 14d is reduced, and as a result, the power consumption of the entire transmission circuit 2 can be reduced. Note that multiplication DA converters may be used as the DA converters 14d2 and 14d3. In this case, power information P is input from the input terminal 222 to the DA comparators 14d2 and 14d3.
  • the transmission circuit 2 may include the signal processing unit 22 and the regulator 14e shown in FIG.
  • FIG. 16 is a block diagram showing an example of the configuration of the signal processing unit 22 and the regulator 14e.
  • the signal processor 22 includes a maximum amplitude detector 121, a quantizer 122, and a DA converter 123.
  • the regulator 14e includes a calculation unit 14dl, a switching regulator 14d4, and a series regulator 14d5.
  • the calculation unit 14dl outputs a signal obtained by offsetting a predetermined value to the maximum value of the input signal every predetermined time.
  • the signal processing unit 22 and the regulator 14e have the same configuration as described above. About one structure, the same referential mark is attached
  • the transmission circuit 2 based on the power information P indicating the magnitude of the transmission power necessary for communication with the base station, The gain of the variable gain amplifier 28 is controlled to amplify the modulation signal, and the magnitude of the signal output from the signal processing unit 22 is controlled so that the voltage supplied from the regulator 14 to the amplifier 15 is supplied to the amplifier 15. Adjust to the optimum level.
  • the transmission circuit 2 can realize an operation with higher efficiency and lower distortion as compared with the first embodiment.
  • FIG. 17 is a block diagram showing an example of the configuration of the transmission circuit 3 according to the third embodiment of the present invention.
  • the transmission circuit 3 according to the third embodiment further includes a distortion compensation unit 19 as compared with the transmission circuit 1 according to the first embodiment.
  • the distortion compensation unit 19 distorts the I and Q signals input to the vector modulation unit 13 in order to compensate for the distortion generated in the amplification unit 15.
  • the distortion compensator 19 stores a table for determining how much the magnitude and phase of the I and Q signals are distorted with respect to the amplitude signal M (t).
  • the distortion compensation unit 19 distorts the I and Q signals and outputs 12 and Q2 signals. 12, Q2 signal can be expressed using (Equation 2).
  • a (M) and ⁇ (M) are correction values for the amplitude signal M stored in the table.
  • FIG. 18 is a block diagram showing a configuration of the transmission circuit 3a when a distortion compensation unit is applied to the transmission circuit according to the second embodiment.
  • the transmission circuit 3a further includes a distortion compensation unit 19a as compared with the transmission circuit 2 according to the second embodiment.
  • the distortion compensation unit 19a predistorts the I and Q signals input to the vector modulation unit 13 in order to compensate for the distortion generated in the amplification unit 15.
  • the distortion compensator 19a distorts the I and Q signals and outputs 12 and Q2 signals. 12, Q2 signal can be expressed using (Equation 3).
  • the transmission circuit according to the third embodiment performs the transmission according to the first and second embodiments.
  • a distortion compensator for compensating for distortion generated in the amplifier 15 is further provided.
  • the transmission circuit can realize a lower distortion operation than the transmission circuits according to the first and second embodiments.
  • FIG. 19 is a block diagram showing an example of the configuration of the transmission circuit 4 according to the fourth embodiment of the present invention.
  • the transmission circuit 4 includes a signal generation unit 41, a signal processing unit 42, an angle modulation unit 43, a regulator 44, an amplitude modulation unit 45, a power supply terminal 46, and an output terminal 47.
  • the regulator 44 includes a series regulator 44a and a switching regulator 44b.
  • the signal generation unit 41 performs predetermined signal processing on the input data to generate an amplitude signal M (t) and a phase signal.
  • the amplitude signal M (t) is input to the signal processing unit 42 and the series regulator 44a.
  • the signal processing unit 42 performs the same processing as in the first embodiment, selects a discrete value corresponding to the maximum value of the amplitude signal M (t) at every predetermined time, and has the selected discrete value Output the signal as a discrete value V (t).
  • the discrete value V (t) is input to the switching regulator 44b.
  • a DC voltage is supplied from the power supply terminal 46 to the switching regulator 44b.
  • the switching regulator 44b supplies a voltage controlled according to the input discrete value V (t) to the series regulator 44a.
  • the series regulator 44a is controlled according to the magnitude of the amplitude signal M (t) by amplifying the input amplitude signal M (t) with the voltage supplied from the switching regulator 44b. The supplied voltage is supplied to the amplitude modulator 45.
  • the series regulator 44a can operate with high efficiency because the voltage supplied from the switching regulator 44b is controlled by the discrete value V (t).
  • the phase signal is input to the angle modulation unit 43.
  • the angle modulation unit 43 angle-modulates the phase signal and outputs an angle modulation signal.
  • the angle modulation signal is input to the amplitude modulation unit 45.
  • the amplitude modulation section 45 amplitude-modulates the angle modulation signal with the voltage supplied from the series regulator 44a, and outputs it as a modulation signal subjected to angle modulation and amplitude modulation. This modulated signal is output from the output terminal 47 as a transmission signal.
  • Switching regulator 44b is similar to switching regulator 14b shown in FIG. 5B. It is the composition.
  • the series regulator 14a has the same configuration as the series regulator 14a shown in FIG. 5A.
  • the amplitude modulation section 45 has the same configuration as the amplification section 15a shown in FIG. 6A or the amplification section 15b shown in FIG. 6B.
  • the transmission circuit 4 may have a configuration different from that in FIG.
  • FIG. 20A is a block diagram showing an example of the configuration of the transmission circuit 4x according to the fourth embodiment of the present invention.
  • the transmission circuit 4x includes a signal generation unit 41x, a signal processing unit 42, a regulator 44, an amplitude modulation unit 45, a power supply terminal 46, and an output terminal 47.
  • the same components as those of the transmission circuit 4 are denoted by the same reference numerals and description thereof is omitted.
  • the signal generation unit 41x outputs an amplitude signal M (t) and an angle modulation signal.
  • FIG. 20B is a block diagram illustrating an example of the configuration of the signal generation unit 41x.
  • the signal generation unit 41x includes an orthogonal signal generation unit 413, a vector modulation unit 414, an envelope detection unit 415, and a limiter 416.
  • An orthogonal signal generation unit 413 performs signal processing on the input data to generate I and Q signals that are orthogonal signals.
  • the I and Q signals are input to the vector modulation unit 414.
  • Vector modulation section 414 performs vector modulation on the I and Q signals.
  • a quadrature modulator is used for the vector modulation unit 414.
  • the signal output from the vector modulation unit 414 is input to the envelope detection unit 415 and the limiter 416.
  • the envelope detection unit 415 detects the envelope component of the signal output from the vector modulation unit 414, and outputs the detected envelope component as an amplitude signal M (t).
  • the limiter 416 limits the envelope component of the signal output from the vector modulation unit 414 to a certain size, and outputs a signal whose size is limited as an angle modulation signal.
  • the transmission circuit 4 when the amplitude signal M (t) output from the signal generation unit 41 is large, the amplitude from the regulator 44 is By increasing the collector voltage or drain voltage supplied to the modulator 45, the nonlinearity of the amplitude modulator 45 can be improved. Further, since the voltage supplied to the amplitude modulation unit 45 is increased only for a necessary time, high efficiency can be realized. Furthermore, even when the amplitude signal M (t) is small, the nonlinearity of the amplitude modulation unit 45 can be improved by keeping the voltage supplied to the amplitude modulation unit 45 constant. Therefore, the modulation signal output from the amplitude modulation unit 45 is Low distortion regardless of the magnitude of the width signal M (t). In this manner, the transmission circuit 4 can realize a highly efficient and low distortion operation by controlling the voltage supplied to the amplitude modulation unit 45 to an optimum level.
  • FIG. 21 is a block diagram showing an example of the configuration of the transmission circuit 5 according to the fifth embodiment of the present invention.
  • the transmission circuit 5 according to the fifth embodiment includes a multiplication unit 48 in the subsequent stage of the signal generation unit 41, as compared with the transmission circuit 4 according to the fourth embodiment.
  • FIG. 22 (a) is a diagram showing an example of the waveform of the power information P input to the multiplication unit 48.
  • FIG. 22B is a diagram showing an example of the waveform of the amplitude signal Mp (t) output from the multiplication unit 48.
  • FIG. 22 (c) is a diagram illustrating an example of a waveform of the discrete value Vp (t) output from the signal processing unit.
  • Power information P indicating the magnitude of transmission power required for communication with the base station is input to multiplication section 48 (see FIG. 22 (a)).
  • the power information P is controlled by a base station, and transmission power control with the base station is performed every slot time.
  • the transmission circuit 5 may be configured such that the signal generation unit 41 outputs the power information P based on the information on the base station.
  • the multiplication unit 48 multiplies the power information P and the amplitude signal M (t) and outputs the result as the amplitude signal Mp (t) (see FIG. 22 (b)).
  • the signal processing unit 42 performs the same processing as in the first embodiment, selects a discrete value corresponding to the maximum value of the amplitude signal Mp (t) at every predetermined time, and selects the selected discrete value. Is output as a discrete value Vp (t) (see Fig. 22 (c)).
  • the signal processing unit 42 has three threshold values and four discrete values. Since the subsequent operation of the transmission circuit 5 is the same as that of the fourth embodiment, a description thereof will be omitted.
  • the transmission circuit 5 according to the fifth embodiment may be configured as shown in FIG.
  • FIG. 23 is a block diagram showing an example of the configuration of the transmission circuit 5b according to the fifth embodiment of the present invention.
  • the transmission circuit 5b further includes a multiplication unit 49 and a multiplication unit 50 in front of the switching regulator 44b and the series regulator 44a, as compared with the transmission circuit 4 according to the fourth embodiment.
  • the multiplication unit 49 multiplies the discrete value V (t) and the power information P and outputs the result as a discrete value Vp (t).
  • Multiplier 50 has amplitude signal M (t) and power information. Multiply by the report P and output as amplitude signal Mp (t). Subsequent operations are the same as those in the fourth embodiment.
  • the amplitude signal is based on the power information P indicating the magnitude of the transmission power required for communication with the base station.
  • P the magnitude of the transmission power required for communication with the base station.
  • FIG. 24 is a block diagram showing an example of the configuration of the transmission circuit 6 according to the sixth embodiment of the present invention.
  • the transmission circuit 6 according to the sixth embodiment further includes a timing control unit 51 at the subsequent stage of the signal processing unit 42, as compared with the transmission circuits according to the fourth and fifth embodiments.
  • the timing control unit 51 changes the timing at which the discrete value V (t) output from the signal processing unit 42 is input to the switch regulator 44b.
  • FIG. 25 is a diagram illustrating an example of a timing chart of signals handled by the transmission circuit 6.
  • the transmission circuit 6 according to the sixth embodiment will be described below with reference to FIG.
  • the signal processor 42 receives the amplitude signal M (t) from the signal generator 41 (see FIG. 25 (a)).
  • the signal processing unit 42 performs the same processing as in the first embodiment and outputs a discrete value V (t) (see FIG. 25 (b)).
  • the discrete value V (t) is input to the timing control unit 51.
  • the timing control unit 51 advances the timing for outputting the discrete value V (t) by Atx and outputs it as the discrete value Vx (t) ( (See Figure 25 (c)).
  • the signal generation unit 41 and the amplitude signal M (t) input to the series regulator 44a may be delayed by ⁇ tx.
  • the discrete value Vx (t) is input to the switching regulator 44b.
  • the switching regulator 44b outputs a voltage Vy (t) controlled by the discrete value Vx (t) (see FIG. 25 (d)).
  • the voltage Vy (t) output from the switching regulator 44b is supplied to the series regulator 44a.
  • the series regulator 44a outputs a voltage Vz (t) controlled according to the amplitude signal M (t) based on the voltage Vy (t) supplied from the switching regulator 44b. (See Fig. 25 (e)).
  • the voltage Vz (t) output from the series regulator 44 a is supplied to the amplitude modulator 45.
  • the timing controller 51 is provided in the subsequent stage of the signal processing unit 42, so that the switching regulator 44b is activated. Unstable instability can be eliminated, and operation with lower distortion can be realized.
  • the signal processing unit 42 has a predetermined time T depending on the modulation mode of the transmission signal in order to further reduce the power consumption of the transmission circuit.
  • the length may be changed.
  • FIG. 26 is a diagram for explaining the effect of reducing the power consumption when the length of the predetermined time T is changed. As shown in FIG. 26 (a), when the fluctuation of the envelope of the transmission signal is small, the signal processing unit 42 has little effect of reducing power consumption even if the predetermined time T is shortened. For this reason, the signal processing unit 42 changes the predetermined time T longer. On the other hand, as shown in FIG.
  • the signal processing unit 42 when the fluctuation of the envelope of the transmission signal is large, the signal processing unit 42 can increase the power consumption reduction effect by shortening the predetermined time T. For example, the signal processing unit 42 shortens the predetermined time T in the 16QAM modulation mode because the fluctuation of the envelope is larger in the 16QAM modulation mode than in the QPSK modulation mode. Thereby, the signal processing unit 42 can further reduce the power consumption of the transmission circuit.
  • the transmission circuit according to the fourth to sixth embodiments described above generates a signal to compensate for at least one of the nonlinearity of the angle modulator 43, the regulator 44, and the amplitude modulator 45.
  • the output of the unit 41 may further include a distortion compensation unit 52 that compensates for distortion of the amplitude signal and the Z or phase signal.
  • FIG. 27 is a block diagram illustrating an example of the configuration of the transmission circuit 4b including the distortion compensation unit 52.
  • the distortion compensator 52 generates the distortion generated by the amplitude signal generated by the signal generator 41 and the Z or phase signal by at least one of the angle modulator 43, the regulator 44, and the amplitude modulator 45. Compensate so that is suppressed.
  • the transmission circuit 4b can improve the linearity of the transmission signal as compared with the transmission circuits according to the fourth to sixth embodiments described above.
  • FIG. 28 is a block diagram showing an example of the configuration of a communication device according to the seventh embodiment of the present invention.
  • a communication device 200 according to the seventh embodiment includes a transmission circuit 210, A receiving circuit 220, an antenna sharing unit 230, and an antenna 240 are provided.
  • the transmission circuit 210 is the transmission circuit according to any one of the first to sixth described above.
  • the antenna sharing unit 230 transmits the transmission signal output from the transmission circuit 210 to the antenna 240, and prevents the transmission signal from leaking to the reception circuit 220.
  • the antenna sharing unit 230 transmits the reception signal input from the antenna 240 to the reception circuit 220 and prevents the reception signal from leaking to the transmission circuit 210.
  • the transmission signal is output from the transmission circuit 210 and emitted from the antenna 240 to the space via the antenna sharing unit 230.
  • the received signal is received by the antenna 240 and received by the receiving circuit 220 via the antenna sharing unit 230.
  • the communication device 200 according to the seventh embodiment uses the transmission circuit according to the first to sixth embodiments to achieve low distortion as a wireless device while ensuring the linearity of the transmission signal. Can do.
  • since there is no branch such as a directional coupler in the output of the transmission circuit 210 it is possible to reduce the loss from the transmission circuit 210 to the antenna 240, and to reduce power consumption during transmission.
  • the communication device 200 may be configured to include only the transmission circuit 210 and the antenna 240.
  • the transmission circuit according to the present invention can be applied to communication devices such as mobile phones and wireless LANs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

 高効率かつ低歪みで動作する送信回路を提供する。  信号生成部(11)は、ベクトル信号と、振幅信号とを生成する。ベクトル変調部(13)は、ベクトル信号をベクトル変調する。増幅部(15)は、ベクトル変調された信号を増幅する。信号処理部(12)は、振幅信号に所定の信号処理を施して出力する。レギュレータ(14)は、信号処理部(12)から出力された信号の大きさに基づいて、増幅部(15)に供給する電圧を制御する。信号処理部(12)は、所定の時間毎に振幅信号がしきい値を超えるか否かを判定して、判定結果に基づいて出力する離散値を選択して、選択した離散値を有する信号を出力する。

Description

明 細 書
送信回路及び通信機器
技術分野
[0001] 本発明は、携帯電話や無線 LAN等の通信機器に用いられる送信回路に関し、より 特定的には、高効率かつ低歪みで動作する送信回路、及びそれを用いた通信機器 に関する。
背景技術
[0002] 携帯電話や無線 LAN等の通信機器は、広いパワー増幅の範囲で送信信号の線 形性を確保しつつ、かつ低消費電力で動作することが求められている。そして、この ような通信機器には、高効率かつ低歪みで動作する送信回路が用いられる。以下に 、従来の送信回路について説明する。
[0003] 従来の送信回路としては、変調信号の包絡線の大きさに応じて、増幅部に供給す る電圧を制御する送信回路が開示されている (例えば、非特許文献 1参照)。図 29は 、従来の送信回路 900の構成の一例を示すブロック図である。従来の送信回路 900 おいて、信号生成部 901は、直交信号である I、 Q信号を生成する。 I、 Q信号は、ベ タトル変調部 902に入力される。ベクトル変調部 902は、 I、 Q信号をベクトル変調して 変調信号として出力する。ベクトル変調部 902としては、典型的には、直交変調器が 用いられる。ベクトル変調部 902から出力された変調信号は、分配器 903を介して、 検波部 904及び増幅部 906に入力される。
[0004] 検波部 904は、変調信号の包絡線の大きさを検波してレギユレータ 905に出力する 。レギユレータ 905には、電源端子 907から直流電圧が供給されている。レギユレ一 タ 905は、検波部 904で検波された変調信号の包絡線の大きさに応じた電圧を増幅 部 906に供給する。増幅部 906は、変調信号をレギユレータ 905から供給された電 圧に応じて増幅する。増幅部 906で増幅された変調信号は、送信信号として出力端 子 908から出力される。このように、従来の送信回路 900は、変調信号の包絡線の大 きさに応じて増幅部 906に供給する電圧を制御することで、特にベクトル変調部 902 力も出力される変調信号の包絡線が大きい場合に増幅部 906での歪み特性が劣化 することを防いでいた。
[0005] また、従来の送信回路としては、基地局との交信に必要な送信電力を W— CDMA 方式に従ってスロット時間毎に制御する送信回路が開示されている(例えば、特許文 献 1参照)。図 30は、従来の送信回路 910の構成の一例を示すブロック図である。従 来の送信回路 910において、テーブル参照部 913には、送信電力の大きさに対応し て、増幅部 916が常に最大効率で動作するような電源電圧の情報が格納されている 。レギユレータ 914には、入力端子 911及びテーブル参照部 913を介して、スロット時 間毎に送信電力が平均化された平均電力に対応した電圧が入力される。また、レギ ユレータ 914には、電源端子 915から直流電圧が供給されている。
[0006] レギユレータ 914は、入力された平均電力に対応した電源電圧の情報をテーブル 参照部 913から読み出して、増幅部 916に供給する電圧を制御する。増幅部 916は 、入力端子 912を介して入力された変調信号をレギユレータ 914から供給された電圧 に応じて増幅する。増幅部 916で増幅された変調信号は、送信信号として出力端子 917から出力される。このように、従来の送信回路 910は、送信電力のスロット時間毎 の平均電力に基づいて、増幅部 916に供給する電圧を制御することで高効率かつ 低歪みな動作を実現して 、た。
[0007] また、従来の送信回路としては、例えば、直交変調等の変調方式を利用して、送信 信号を生成する送信回路 (以下、直交変調回路と記す)があった。なお、直交変調回 路については、広く知られているため説明を省略する。また、直交変調回路よりも高 効率に線形性の高 ヽ送信信号を出力する従来の送信回路としては、非特許文献 2 に開示されている送信回路があった。図 31は、非特許文献 2に開示されている従来 の送信回路 920の構成の一例を示すブロック図である。図 31において、従来の送信 回路 920は、信号生成部 921、角度変調部 922、電源端子 923、レギユレータ 924、 振幅変調部 925、及び出力端子 926を備える。
[0008] 信号生成部 921は、振幅信号及び位相信号を生成する。振幅信号は、レギユレ一 タ 924に入力される。レギユレータ 924には、電源端子 923から直流電圧 Vbが供給 されている。レギユレータ 924は、入力された振幅信号に応じて制御された電圧 Vcを 振幅変調部 925に供給する。また、位相信号は、角度変調部 922に入力される。角 度変調部 922は、入力された位相信号を角度変調して角度変調信号を出力する。 角度変調信号は、振幅変調部 925に入力される。振幅変調部 925は、角度変調信 号をレギユレータ 924から供給された電圧 Vcで振幅変調して、角度変調及び振幅変 調された変調信号として出力する。この変調信号が、送信信号として出力端子 926 力も出力される。なお、このような送信回路 920をポーラ変調回路という。
特許文献 1 :特開平 11 251934号公報
特許文献 2:米国特許第 6636112号明細書
非特許文献 1 :ピー.ビー.ケユングトン(P. B. Kenington)、「ハイ リニアリティ ァ 一ノレエフ アムプリファイア デザイン(High Linearity Rf Amplifier Design) J 、アーチ ノヽウス マイクロウエーブ ライブラリ(Artch House Microwave Libra ry)、米国、 2000年 1月、 p426— 512
非特許文献 2 :エフ 'エッチ'ラーブ(F. H. Raab)他、「ハイーエフイシエンシー エル ーノ ンド カーン テクニック トランスミッター (High— efficiency L— band Kah n- technique transmitter)」、 1998年 アイトリプノレイ一'ェムテイティ一エス ィ ント.マイクロウェーブ.シンポ.ディグ(1998 IEEE MTT— S Int. Microwave Symp. Dig.
発明の開示
発明が解決しょうとする課題
[0009] し力しながら、従来の送信回路 900 (図 29参照)には、ベクトル変調部 902でべタト ル変調された信号の包絡線によって増幅部 906に供給される電圧が連続的に変化 するため、増幅部 906が線形領域だけでなく非線形領域 (飽和領域)においても動 作する可能性があった。例えば、増幅部 906は、送信信号の線形性を保っためには 一定以上の電圧が常に供給される必要があるため、仮に一定以上の電圧が供給さ れな力つた場合には出力信号の線形性を保つことができな力つた。あるいは、従来の 送信回路 900は、一時的にベクトル変調された信号の包絡線が増幅部 906の線形 領域を超えて大きくなつたときも、出力信号の線形性を保つことができな力つた。
[0010] また、従来の送信回路 910 (図 30参照)は、スロット時間毎の平均電力を用いて増 幅部 916に供給する電圧を制御して!/ヽるので、急な送信信号の電力変化には対応 できずに、必ずしも高効率かつ低歪みな動作を実現できない可能性があった。例え ば、従来の送信回路 910は、スロット時間における平均電力は高いがそれよりも短い 時間においては平均電力が低いような場合も、スロット時間で平均化された平均電力 に対応した電圧を増幅部 916に供給する可能性があった。このため増幅部 916にお いて無駄な電力が発生し、必ずしも高効率な動作を行なうことができな力つた。逆に 、スロット時間の平均電力は低 、がそれより短 、時間にお 、ては平均電力が高 、よう な場合は、増幅部 916に供給される電圧が不足し、送信信号が歪む可能性があった
[0011] また、従来の送信回路 920 (図 31参照)においては、レギユレータ 924が出力する 電圧 Vcを振幅信号で制御していたため、振幅信号が小さいときには、レギユレータ 9 24での損失が大きくなり、送信回路としての効率が低下していた。図 32は、従来の 送信回路 920の問題点を説明する図である。図 32を参照して、電源端子 923がレギ ユレータ 924に供給する電圧 Vbと、レギユレータ 924が振幅変調部 925に供給する 電圧 Vcとの差がレギユレータ 924での損失である。そして、振幅信号が小さいときに 、この Vbと Vcとの差が大きくなり、送信回路としての効率が低下していた。
[0012] このような損失を低減するために、特許文献 2には、レギユレータをシリーズレギユレ ータとスイッチングレギユレータとで構成する従来の送信回路 930が開示されている。 図 33は、特許文献 2に開示されている従来の送信回路 930の構成の一例を示すブ ロック図である。図 33において、従来の送信回路 930は、レギユレータ 931と、振幅 変調部 932とを備える。レギユレータ 931は、スイッチングレギユレータ 933と、シリー ズレギユレータ 934とで構成されている。図 34は、従来の送信回路 930におけるレギ ユレータ 931の動作を説明する図である。図 34を参照して、スイッチングレギユレータ 933には、出力すべき送信信号の電力の大きさを示す電力情報が入力される。
[0013] スイッチングレギユレータ 933は、電力情報によって制御された電圧 Vsをシリーズレ ギユレータ 934に供給する。スイッチングレギユレータ 933は、電力情報の周波数が 振幅信号と比べて低いため、高効率に動作することができる。シリーズレギユレータ 9 34は、振幅信号の大きさによって制御された電圧 Vcを振幅変調部 932に供給する。 このように、従来の送信回路 930によれば、スイッチングレギユレータ 933が電力情報 によって制御された電圧 Vsをシリーズレギユレータ 934に供給することで、レギユレ一 タ 931での損失を低減していた。
[0014] し力しながら、従来の送信回路 930 (図 33参照)においては、電力情報の周波数が 振幅信号と比べて低いため、スイッチングレギユレータ 933の動作が振幅信号の変 化に追随できずに、シリーズレギユレータ 934の損失を十分には低減することができ なかった。図 35は、従来の送信回路 930の問題点を説明する図である。図 35に示 すように、従来の送信回路 930は、スイッチングレギユレータ 933がシリーズレギユレ ータ 934に供給する電圧 Vsと、シリーズレギユレータ 934が振幅変調部 932に供給 する電圧 Vcとの差が依然として存在していた。このため、従来の送信回路 930は、シ リーズレギユレータ 934での損失を十分には低減することができずに、送信回路とし ての効率が低下していた。
[0015] それ故に、本発明の目的は、上記課題を解決し、広い出力電力の範囲に渡って、 高効率かつ低歪みに動作する送信回路、及びそれを用いた通信機器を提供するこ とである。
課題を解決するための手段
[0016] 本発明は、入力データに基づいて送信信号を生成して出力する送信回路に向けら れている。そして、上記目的を達成するために、本発明の送信回路は、入力データ に基づいて、 I, Q信号から構成されるベクトル信号と、ベクトル信号の大きさを示す振 幅信号とを生成する信号生成部と、ベクトル信号をベクトル変調するベクトル変調部 と、べ外ル変調部でベクトル変調された信号を増幅する増幅部と、振幅信号に所定 の信号処理を施して出力する信号処理部と、信号処理部から出力された信号の大き さに基づいて、増幅部に供給する電圧を制御するレギユレ一タとを備える。信号処理 部は、少なくとも 1つ以上のしきい値と、当該しきい値に対応した 2つ以上の離散値と を保持し、所定の時間毎に振幅信号がしきい値を超える力否かを判定し、当該判定 結果に基づいて出力する離散値を選択し、当該選択した離散値を有する信号を出 力する。
[0017] 好ましくは、所定の時間は、送信回路の平均出力電力を制御する時間よりも短い。
[0018] 好ましくは、信号処理部は、少なくとも 1つ以上のしきい値と、しきい値に対応した 2 つ以上の離散値とを保持し、所定の時間毎に振幅信号がしきい値を超える力否かを 判定し、判定結果に基づいて出力する離散値を選択し、選択した離散値を有する信 号を出力する判定量子化部とを含む。
[0019] 判定量子化部は、所定の時間毎に振幅信号の最大値を検出する最大振幅検出部 と、所定の時間毎に振幅信号の最大値がしきい値を超える力否かを判定し、判定結 果に基づいて出力する離散値を選択し、選択した離散値を有する信号を出力する量 子化部とを有する。
[0020] また、信号生成部は、送信信号の送信電力の大きさを示す電力情報をさらに出力 してもよい。このような場合、送信回路は、ベクトル変調部でベクトル変調された信号 を電力情報に応じた利得で増幅する可変利得増幅部をさらに備える。信号処理部は 、電力情報と振幅信号とを掛け算することで、電力情報に応じて大きさが制御された 振幅信号を判定量子化部に出力する掛け算部をさらに備える。あるいは、信号処理 部は、電力情報に基づいて、しきい値及び離散値の大きさを変更してもよい。
[0021] 好ましくは、信号処理部は、送信電力の大きさの 2乗根に反比例するように、しきい 値及び離散値の大きさを変更する。あるいは、信号処理部は、しきい値及び離散値 が送信電力の大きさに対応して最適に設定されたテーブル情報を参照して、しきい 値及び離散値の大きさを変更してもよい。また、送信回路は、信号生成部によって生 成されたベクトル信号を、増幅部で発生する歪みが抑圧されるように補償する歪み補 償部をさらに備えてもよい。レギユレータは、シリーズレギユレータあるいはスィッチン グレギユレータである。
[0022] 好ましくは、レギユレータは、信号処理部が出力した信号の大きさに応じて制御され た電圧を増幅部に供給するシリーズレギユレータと、信号処理部が出力した信号に 所定の演算処理を施して出力する演算部と、演算部が出力した信号の大きさに応じ て制御された電圧をシリーズレギユレータに供給するスイッチングレギユレ一タとを含 む。演算部は、スイッチングレギユレータが出力する電圧力 シリーズレギユレータが 出力する電圧よりも大きくなるように、信号処理部力 出力された信号に演算処理を 施こす。
[0023] また、送信回路は、以下の構成を備えていてもよい。送信回路は、入力データに基 づいて、 I, Q信号から構成されるベクトル信号を生成する信号生成部と、ベクトル信 号をベクトル変調するベクトル変調部と、ベクトル変調部でベクトル変調された信号を 分波する分波部と、分波部で分波された一方の信号を増幅する増幅部と、分波部で 分波された他方の信号の包絡線の大きさを検波して振幅信号として出力する検波部 と、振幅信号に所定の信号処理を施して出力する信号処理部と、信号処理部から出 力された信号の大きさに基づいて、増幅部に供給する電圧を制御するレギユレータと を備える。信号処理部は、少なくとも 1つ以上のしきい値と、しきい値に対応した 2つ 以上の離散値とを保持し、所定の時間毎に振幅信号がしきい値を超える力否かを判 定し、判定結果に基づいて出力する離散値を選択し、選択した離散値を有する信号 を出力する。
[0024] また、本発明は、上述した送信回路を備える通信機器にも向けられている。通信機 器は、送信信号を生成する送信回路と、送信回路で生成された送信信号を出力する アンテナとを備える。また、通信機器は、アンテナから受信した受信信号を処理する 受信回路と、送信回路で生成された送信信号をアンテナに出力し、アンテナから受 信した受信信号を受信回路に出力するアンテナ共用部とをさらに備えてもよい。 発明の効果
[0025] 以上のように本発明においては、増幅部に入力される変調信号の包絡線が大きい 場合には、増幅部に供給するコレクタ電圧、またはドレイン電圧を高くすることで増幅 部の非線形性を改善することができる。また、必要な時間のみコレクタ電圧を高くする ので、高い効率を実現することができる。さらに、増幅部に入力される変調信号の包 絡線が小さい場合にもコレクタ電圧を一定に保つことで増幅部の非線形性を改善す ることができる。このため増幅部で増幅される信号は、変調信号の包絡線の大きさに 力かわらず低歪みとなる。上述したように、送信回路は、増幅部に供給する電圧を最 適なレベルに制御することで、高効率かつ低歪みな動作を実現することができる。
[0026] また、本発明の送信回路によれば、基地局との交信に必要な送信電力の大きさを 示す電力情報に基づいて、可変利得増幅部の利得を変更してベクトル変調部が出 力する変調信号を増幅し、かつ信号処理部が出力する信号の大きさを制御してレギ ユレータが増幅部に供給する電圧を増幅部にとって最適なレベルに調整する。これ によって、送信回路は、さらに高効率かつ低歪みな動作を実現することができる。
[0027] また、本発明の送信回路は、増幅部で発生する歪みを補償するための歪み補償部 をさらに備えることで、より低歪みな動作を実現することができる。さらに、通信機器は 、上述した送信回路を用いることで、広いパワー増幅の範囲で送信信号の線形性を 確保しつつ、かつ消費電力を低減することができる。
[0028] また、本発明の送信回路は、信号生成部が出力する振幅信号が大きい場合には、 レギユレータから、振幅変調部に供給するコレクタ電圧、またはドレイン電圧を高くす ることで、振幅変調部の非線形性を改善することができる。また、必要な時間のみ振 幅変調部に供給する電圧を高くするので、高い効率を実現することができる。さらに、 振幅信号が小さい場合にも振幅変調部に供給する電圧を一定に保つことで、振幅 変調部の非線形性を改善することができる。このため振幅変調部が出力する変調信 号は、振幅信号の大きさにかかわらず低歪みとなる。このように、送信回路は、振幅 変調部に供給する電圧を最適なレベルに制御することで、高効率かつ低歪みな動作 を実現することができる。
[0029] また、本発明の送信回路によれば、基地局との交信に必要な送信電力の大きさを 示す電力情報に基づいて、振幅信号の大きさを変更して、レギユレータが振幅変調 部に供給する電圧を振幅変調部にとって最適なレベルに調整する。これによつて、 送信回路は、さらに高効率かつ低歪みな動作を実現することができる。
[0030] また、本発明の送信回路は、信号処理部の後段に、タイミング制御部を備えること で、スイッチングレギユレータの立ち上がりの不安定さを解消し、さらに低歪みな動作 を実現することができる。
[0031] また、本発明の送信回路は、振幅変調部で発生する歪みを補償するための歪み補 償部をさらに備えることで、より低歪みな動作を実現することができる。さらに、通信機 器は、上述した送信回路を用いることで、広いパワー増幅の範囲で送信信号の線形 性を確保しつつ、かつ消費電力を低減することができる。
図面の簡単な説明
[0032] [図 1]図 1は、本発明の第 1の実施形態に係る送信回路 1の構成の一例を示すブロッ ク図である。 [図 2]図 2は、信号処理部 12の詳細な構成の一例を示すブロック図である。
[図 3A]図 3Aは、最大振幅検出部 121に入力される振幅信号 M (t)の波形の一例を 示す図である。
[図 3B]図 3Bは、量子化部 122が出力する信号の波形の一例を示す図である。
[図 4]図 4は、振幅信号 M (t)と離散値 V(t)との関係を示す図である。
[図 5A]図 5Aは、シリーズレギユレータ 14aの構成の一例を示すブロック図である。
[図 5B]図 5Bは、スイッチングレギユレータ 14bの構成の一例を示すブロック図である
[図 5C]図 5Cは、電流駆動型のレギユレータ 14cの構成の一例を示すブロック図であ る。
[図 6A]図 6Aは、増幅部 15の構成の一例を示すブロック図である。
[図 6B]図 6Bは、増幅部 15bの構成の一例を示すブロック図である。
[図 7]図 7は、変形した送信回路 laの構成の一例を示すブロック図である。
[図 8]図 8は、本発明の第 2の実施形態に係る送信回路 2の構成の一例を示すブロッ ク図である。
[図 9]図 9は、信号処理部 22aの構成の一例を示すブロック図である。
[図 10]図 10は、信号処理部 22aでの信号処理について説明する図である。
[図 11]図 11は、信号処理部 22bの構成の一例を示すブロック図である。
[図 12]図 12は、信号処理部 22bでの信号処理について説明する図である。
[図 13]図 13は、量子化部 122bが変更するしきい値と離散値との関係を示す図であ る。
[図 14]図 14は、信号処理部 22c及びレギユレータ 14dの構成の一例を示すブロック 図である。
[図 15]図 15は、スイッチングレギユレータ 14d4及びシリーズレギユレータ 14d5の出 力電圧を示す図である。
[図 16]図 16は、信号処理部 22及びレギユレータ 14eの構成の一例を示すブロック図 である。
[図 17]図 17は、本発明の第 3の実施形態に係る送信回路 3の構成の一例を示すプロ ック図である。
[図 18]図 18は、第 2の実施形態に係る送信回路に歪み補償部を適用した場合の送 信回路 3aの構成を示すブロック図である。
[図 19]図 19は、本発明の第 4の実施形態に係る通信機器の構成の一例を示すプロ ック図である。
圆 20A]図 20Aは、本発明の第 4の実施形態に係る送信回路 4xの構成の一例を示 すブロック図である。
[図 20B]図 20Bは、信号生成部 41xの構成の一例を示すブロック図である。
[図 21]図 21は、本発明の第 5の実施形態に係る送信回路 5の構成の一例を示すプロ ック図である。
[図 22]図 22は、本発明の第 5の実施形態に係る送信回路 5の動作を説明する図であ る。
[図 23]図 23は、本発明の第 5の実施形態に係る送信回路 5bの構成の一例を示すブ ロック図である。
[図 24]図 24は、本発明の第 6の実施形態に係る送信回路 6の構成の一例を示すプロ ック図である。
[図 25]図 25は、送信回路 6が扱う信号のタイミングチャートの一例を示す図である。 圆 26]図 26は、所定時間 Tの長さを変化させた場合の消費電力の低減効果を説明 する図である。
[図 27]図 27は、歪み補償部 52を備える送信回路 4bの構成の一例を示すブロック図 である。
[図 28]図 28は、本発明の第 7の実施形態に係る通信機器の構成の一例を示すプロ ック図である。
[図 29]図 29は、従来の送信回路 900の構成の一例を示すブロック図である。
[図 30]図 30は、従来の送信回路 910の構成の一例を示すブロック図である。
[図 31]図 31は、従来の送信回路 920の構成の一例を示すブロック図である。
[図 32]図 32は、従来の送信回路 920の問題点を説明する図である。
[図 33]図 33は、従来の送信回路 930の構成の一例を示すブロック図である。 [図 34]図 34は、従来の送信回路 930におけるレギユレータ 931の動作を説明する図 である。
[図 35]図 35は、従来の送信回路 930の問題点を説明する図である。
符号の説明
1〜6、 900〜930 送信回路
11、 21、 41、 901 信号生成部
12、 22、 42 信号処理部
13、 902 ベクトル変調部
14、 44、 905 レギユレータ
14a、 14d5、 44a シリーズレギユレータ
14b、 14d4、 44b スイッチングレギユレータ
14c 電流駆動型レギユレータ
15 増幅部
141、 151、 221、 222 入力端子
16、 46、 143、 154、 155、 164 電源端子
17、 47、 145、 159、 223 出力端子
18a 分配器
18b 検波部
19、 19a、 52 歪み補償部
28 可変利得増幅部
13 直交信号生成部
14 ベクトル変調部
15 包絡線検波部
16 リミッタ
3 角度変調部
5 振幅変調部
8、 49、 50、 224 掛け算部
1 タイミング制御部 121 最大振幅検出部
122 量子化部
123、 14d2、 14d3 DAコンノ ータ
142 比較器
144、 157、 161 トランジスタ
146 信号変換部
147 増幅部
148 ローパスフィルタ
14dl 演算部
152、 158、 163 整合回路
153、 156、 162、 165 ノ ィァス回路
225a, 225b 判定量子ィ匕部
226 乗算型 DAコンバータ
210 送信回路
220 受信回路
230 アンテナ共用部
240 アンテナ
発明を実施するための最良の形態
(第 1の実施形態)
図 1は、本発明の第 1の実施形態に係る送信回路 1の構成の一例を示すブロック図 である。図 1において、送信回路 1は、信号生成部 11、信号処理部 12、ベクトル変調 部 13、レギユレータ 14、増幅部 15、電源端子 16、及び出力端子 17を備える。信号 生成部 11は、入力データの所定の信号処理を施して、 I, Q信号から構成されるべク トル信号と、ベクトル信号の大きさ (すなわち、 I, Q信号の大きさ)を示す振幅信号 M ( t)とを生成し出力する。振幅信号 M (t)は、(I2+Q2) 1/2で表される。ベクトル信号は 、ベクトル変調部 13に入力される。ベクトル変調部 13は、ベクトル信号をベクトル変 調して変調信号として出力する。ベクトル変調部 13には、例えば、直交変調器が用 いられる。ベクトル変調部 13から出力された変調信号は、増幅部 15に入力される。 [0035] 一方、振幅信号 M (t)は、信号処理部 12に入力される。信号処理部 12は、振幅信 号 M (t)に所定の信号処理を施して出力する。レギユレータ 14には、電源端子 16か ら直流電圧が供給されている。レギユレータ 14は、信号処理部 12で信号処理が施さ れた信号の大きさに応じて制御された電圧を増幅部 15に供給する。典型的には、レ ギユレータ 14は、信号処理部 12で信号処理が施された信号の大きさに比例した電 圧を増幅部 15に供給する。増幅部 15は、ベクトル変調部 13から出力された変調信 号をレギユレータ 14力も供給された電圧に応じて増幅する。増幅部 15で増幅された 信号は、出力端子 17から送信信号として出力される。
[0036] 図 2は、信号処理部 12の構成の一例を示すブロック図である。図 2において、信号 処理部 12は、判定量子化部 12a及び DAコンバータ 123を含む。判定量子化部 12a には、信号生成部 11から振幅信号 M (t)が入力される。判定量子化部 12aは、少な くとも 1つ以上のしき!/、値と、しき!/、値に対応した 2つ以上の離散値とを保持して 、る。 判定量子化部 12aは、所定の時間毎に振幅信号 M (t)の最大値がしきい値を超える か否かを判定し、当該判定結果に基づいて出力する離散値を選択し、選択した離散 値を有する信号を出力する。
[0037] なお、判定量子化部 12aは、所定の時間毎に振幅信号 M (t)の最大値がしきい値 を超える力否かを判定すると説明したが、必ずしも振幅信号 M (t)の最大値がしきい 値を超える力否かを判定する必要はない。すなわち、判定量子化部 12aは、所定の 時間毎に振幅信号 M (t)に含まれる 、ずれかの値がしき 、値を超える力否かを判定 し、その判定結果に基づいて出力する離散値を選択し、選択した離散値を有する信 号を出力してもよい。
[0038] 例えば、判定量子化部 12aは、最大振幅検出部 121と量子化部 122とを有する構 成であってもよい。このような場合、最大振幅検出部 121には、信号生成部 11から振 幅信号 M (t)が入力される。最大振幅検出部 121は、所定の検出時間 T毎に、振幅 信号 M (t)の最大値を検出する。図 3Aは、最大振幅検出部 121に入力される振幅 信号 M (t)の波形の一例を示す図である。図 3Aを参照して、検出時間 Tは、振幅信 号 M (t)の波形の変動する時間(すなわち、シンボル時間)よりも長ぐかつ送信回路 1の平均出力電力を制御する時間(以下、スロット時間と記す)よりも短い時間に設定 される。例えば、検出時間 Tをシンボル時間の 16倍とし、サンプリング時間をシンポ ル時間の 8倍とすると、検出時間 Τにおいては、 1024のサンプリング点が存在するこ とになる。最大振幅検出部 121は、検出時間 Τ毎にサンプリング点の最大値を検出 する。
[0039] 量子化部 122は、少なくとも 1つ以上のしきい値と、しきい値に対応した 2つ以上の 離散値とを保持している。量子化部 122は、サンプリング点の最大値がしきい値以上 であるかどうかを判定し、当該判定結果に基づいて出力する離散値を選択する。これ によって、量子化部 122は、振幅信号 M (t)を 2つ以上の離散値によって離散化され た信号に変換し出力する。図 3Bは、量子化部 122が出力する信号の波形の一例を 示す図である。図 3Bに示すように、量子化部 122は、サンプリング点の最大値の大き さが、しきい値 A以上のときは離散値 B1を、それ以外のときは離散値 B2を出力する。 ここで、 B1 >B2である。量子化部 122が出力した信号は、 DAコンバータ 123でアナ ログ信号に変換され、離散値 V (t)として出力される。
[0040] なお、上述した説明では、量子化部 122が 1つのしきい値 Aを設定して、 2つの離 散値 Bl, B2を出力する場合を示したが、量子化部 122は、 2つのしきい値を設定し て 3つの離散値を出力してもよいし、更に多くのしきい値を設定して多くの離散値を 出力してもよい。
[0041] また、信号処理部 12は、 DAコンバータ 123を含まない構成であってもよい。このよ うな場合、信号処理部 12は、判定量子化部 12aが出力した信号をデジタル信号のま ま出力し、デジタル信号でレギユレータ 14を制御する。
[0042] 図 4は、振幅信号 M (t)と離散値 V(t)との関係を示す図である。図 4に示すように、 信号処理部 12は、振幅信号 M (t)に上述した信号処理を施して、検出時間 T毎に、 振幅信号 M (t)の大きさに応じて制御された離散値 V(t)を出力する。また、点線は、 検出時間 Tの代わりに、スロット時間を用いた場合に出力される離散値を表している。
[0043] 図 4に示すように、信号処理部 12は、検出時間 Tをスロット時間よりも短い時間に設 定することで、スロット時間よりも短い時間毎に、振幅信号 M (t)の大きさに応じて制 御された離散値 V(t)を出力することができる。これによつて、送信回路 1は、スロット 時間よりも短い時間毎に送信信号の電力を制御することができ、スロット時間毎に送 信信号の電力を制御する場合よりも、消費電力を低減することができる。
[0044] ここで、第 1の実施形態に係る送信回路 1において、検出時間 Tを決定する方法に ついてもう少し詳しく説明する。上述したように、検出時間 Tは、振幅信号 M (t)の波 形のシンボル時間よりも長ぐかつスロット時間よりも短い時間に設定される。なお、 W — CDMAシステムの場合、シンボル時間は、 0. 26 s(lZ3. 84MHz)に、スロット 時間は 666 μ sに設定される。
[0045] 送信回路 1は、検出時間 Τを、振幅信号 M (t)の波形のシンボル時間よりも長ぐか つスロット時間よりも短い時間を満たす範囲において、長めに設定したとき、レギユレ ータ 14に求められる速度が低速となるため、レギユレータ 14の効率が高くなるという 利点が生じる。ただし、検出時間 Tを長めに設定することで、振幅信号 M (t)が小さく ても、レギユレータ 14の出力電圧が高いままの区間が大きくなるので、送信回路 1とし ての損失は増すことになる。
[0046] 一方、送信回路 1は、検出時間 Tを、振幅信号 M (t)の波形のシンボル時間よりも 長ぐかつスロット時間よりも短い時間を満たす範囲において、短めに設定したとき、 レギユレータ 14の出力電圧力 振幅信号 M (t)の大きさに応じて細力べ制御されるの で、送信回路 1としての損失は低減される。ただし、検出時間 Tを短めに設定すること で、レギユレータ 14に求められる速度が大きくなり、レギユレータ 14の効率が低下す ることになる。すなわち、検出時間 Tは、これらトレードオフの関係を考慮して、送信回 路 1が最も効率良く動作するように設定される。
[0047] 次に、レギユレータ 14の詳細について説明する。レギユレータ 14には、増幅部 15 に安定した電圧を供給するため、シリーズレギユレータ、あるいはスイッチングレギュ レータが用いられる。図 5Aは、シリーズレギユレータ 14aの構成の一例を示すブロッ ク図である。図 5Aにおいて、シリーズレギユレータ 14aは、入力端子 141a、比較器 1 42、電源端子 143a、トランジスタ 144、及び出力端子 145aを含む。ここでは、トラン ジスタ 144を電界効果トランジスタとする。入力端子 141aには、信号処理部 12から 離散値 V (t)が入力される。離散値 V (t)は、比較器 142を介してトランジスタ 144の ゲート端子に入力される。トランジスタ 144のドレイン端子には、電源端子 143aから 直流電圧が供給されている。 [0048] トランジスタ 144は、入力された離散値 V(t)の大きさに比例した電圧をソース端子 力 出力する。トランジスタ 144のソース端子から出力された電圧は、比較器 142にフ イードバックされる。比較器 142は、フィードバックされた電圧に基づいて、トランジス タ 144のゲート端子に入力される離散値 V(t)の大きさを調整する。このようにして、シ リーズレギユレータ 14aは、離散値 V(t)の大きさに応じて制御された電圧を出力端子 145aから安定して供給することができる。なお、トランジスタ 144は、バイポーラトラン ジスタであっても同様の効果が得られる。
[0049] 図 5Bは、スイッチングレギユレータ 14bの構成の一例を示すブロック図である。図 5 Bにおいて、スイッチングレギユレータ 14bは、入力端子 141b、信号変換部 146、電 源端子 143b、増幅器 147、ローパスフィルタ 148、及び出力端子 145bを含む。入 力端子 141bには、信号処理部 12から離散値 V (t)が入力される。離散値 V(t)は、 信号変換部 146に入力される。信号変換部 146は、入力された離散値 V(t)を PWM やデルタシグマ変調された信号に変換する。信号変換部 146で変換された信号は、 増幅器 147に入力される。増幅器 147は、入力された信号を増幅して出力する。な お、増幅器 147には、電源端子 143bから直流電圧が供給されている。増幅器 147 には、 D級アンプなどの高効率スイッチングアンプが用いられる。
[0050] 増幅器 147が出力した信号は、ローパスフィルタ 148に入力される。ローパスフィル タ 148は、増幅器 147が出力した信号から量子化雑音やスイッチング雑音などのス プリアス成分を除去する。ローノ スフィルタ 148でスプリアス成分が除去された信号は 、離散値 V(t)の大きさに応じて制御された電圧として、出力端子 145bから出力され る。なお、スイッチングレギユレータ 14bは、出力する電圧を安定ィ匕させるために、口 一パスフィルタ 148から出力される信号を、信号変換部 146にフィードバックしてもよ い。
[0051] なお、レギユレータ 14には、電流駆動型のレギユレータが用いられてもよい。図 5C は、電流駆動型のレギユレータ 14cの構成の一例を示すブロック図である。図 5Cに おいて、電流駆動型のレギユレータ 14cは、入力端子 141c、電源端子 143c、可変 電流源 149、トランジスタ 144x、トランジスタ 144y、及び出力端子 145cを含む。入 力端子 141cには、信号処理部 12を介して離散値 V (t)が入力される。電源端子 143 cには、直流電圧が供給されている。入力端子 141cから入力された離散値 V(t)は、 可変電流源 149、トランジスタ 144x、及びトランジスタ 144yを介して、離散値 V(t)の 大きさに応じて制御された電流として、出力端子 145cから出力される。このような電 流駆動型のレギユレータ 14cは、増幅部 15がバイポーラトランジスタで構成されてい るときに有用である。なお、トランジスタ 144x、及びトランジスタ 144yは、電界効果ト ランジスタであっても、バイポーラトランジスタであっても同様の効果が得られる。
[0052] 図 6Aは、増幅部 15の構成の一例を示すブロック図である。図 6Aにおいて、増幅 部 15は、入力端子 151、整合回路 152、バイアス回路 153、電源端子 154、電源端 子 155、バイアス回路 156、トランジスタ 157、整合回路 158、及び出力端子 159を 含む。ここでは、トランジスタ 157をバイポーラトランジスタとする。入力端子 151には、 ベクトル変調部 13から変調信号が入力される。変調信号は、整合回路 152を介して 、トランジスタ 157のベース端子に入力される。
[0053] また、電源端子 154には、直流電圧が印加されている。すなわち、トランジスタ 157 のベース端子には、電源端子 154、及びバイアス回路 153を介して、バイアス電圧が 供給される。電源端子 155には、レギユレータ 14から離散値 V (t)の大きさに応じて 制御された電圧が供給される。離散値 V(t)の大きさに応じて制御された電圧は、バ ィァス回路 156を介して、トランジスタ 157のコレクタ端子に供給される。トランジスタ 1 57は、変調信号を離散値 V(t)の大きさに応じて制御された電圧で増幅して出力す る。
[0054] トランジスタ 157から出力された変調信号は、整合回路 158を介して、出力端子 15 9から送信信号として出力される。なお、トランジスタ 157は、電界効果トランジスタで あっても同様の効果が得られる。また、増幅部 15aは、電源端子 154と、電源端子 15 5とに入力される電圧を入替えてもよぐこの場合も、同様の効果を得ることができる。 また、レギユレータ 14が電流駆動型のレギユレータ 14cである場合、電源端子 155に は、電流駆動型のレギユレータ 14cから離散値 V(t)の大きさに応じて制御された電 流が入力される。
[0055] なお、増幅部 15は、上述した増幅部 15aとは異なる構成であってもよい。図 6Bは、 増幅部 15bの構成の一例を示すブロック図である。図 6Bにおいて、増幅部 15bは、 基本的には、上述した増幅部 15aを直列に 2つ接続した構成である。ここでは、トラン ジスタ 157、及びトランジスタ 161をバイポーラトランジスタとする。トランジスタ 157の ベース端子には、ノィァス回路 153を介して、電源端子 154からバイアス電圧が供給 される。トランジスタ 161のベース端子には、バイアス回路 165を介して、電源端子 16 0からバイアス電圧が供給される。
[0056] トランジスタ 157のコレクタ端子には、電源端子 164、及びバイアス回路 156を介し て、レギユレータ 14から離散値 V (t)の大きさに応じて制御された電圧が供給される。 また、トランジスタ 161のコレクタ端子には、電源端子 164、及びバイアス回路 162を 介して、レギユレータ 14から離散値 V (t)の大きさに応じて制御された電圧が供給さ れる。このような構成によって、増幅部 15bは、図 6Aに示した増幅部 15aと比較して、 より大きなダイナミックレンジを有する変調信号を出力することができる。なお、トラン ジスタ 157、及びトランジスタ 161を電界効果トランジスタとしても同様の効果が得ら れる。また、レギユレータ 14が電流駆動型のレギユレータ 14cである場合、電源端子 1 55及び電源端子 164には、電流動型のレギユレータ 14cから離散値 V (t)の大きさに 応じて制御された電流が入力される。
[0057] なお、送信回路としては、上述した構成 (すなわち、図 1の構成)を変形することもで きる。図 7は、変形した送信回路 laの構成の一例を示すブロック図である。図 7にお いて、送信回路 laは、信号生成部 l la、ベクトル変調部 13、分配器 18a、検波部 18 b、信号処理部 12、レギユレータ 14、増幅部 15、電源端子 16、及び出力端子 17を 備える。信号生成部 11aは、 I, Q信号を生成して出力する。分配器 18aは、ベクトル 変調部 13でベクトル変調された変調信号を増幅部 15及び検波部 18bに出力する。 検波部 18bは、変調信号の包絡線を検波して検波した信号 (すなわち、変調信号の 振幅成分)を信号処理部 12に出力する。以降の動作 (すなわち、信号処理部 12、レ ギユレータ 14及び増幅部 15の動作)は、上述した動作と同一である。
[0058] 以上のように、本発明の第 1の実施形態に係る送信回路 1によれば、増幅部 15〖こ 入力される変調信号の包絡線が大きい場合には、増幅部 15に供給するコレクタ電圧 、またはドレイン電圧を高くすることで増幅部 15の非線形性を改善することができる。 また、必要な時間のみ増幅部 15に供給する電圧を高くするので、高い効率を実現す ることができる。さらに、増幅部 15に入力される変調信号の包絡線が小さい場合にも 増幅部 15に供給する電圧を一定に保つことで、増幅部 15の非線形性を改善するこ とができる。このため増幅部 15で増幅される信号は、変調信号の包絡線の大きさに かかわらず低歪みとなる。このように、送信回路 1は、増幅部 15に供給する電圧を最 適なレベルに制御することで、高効率かつ低歪みな動作を実現することができる。
[0059] (第 2の実施形態)
図 8は、本発明の第 2の実施形態に係る送信回路 2の構成の一例を示すブロック図 である。図 8において、送信回路 2は、信号生成部 21、信号処理部 22、ベクトル変調 部 13、可変利得増幅部 28、レギユレータ 14、増幅部 15、電源端子 16、及び出力端 子 17を備える。なお、第 2の実施形態においては、第 1の実施形態と同一の構成に ついては、同一の参照符号を付して説明を省略する。
[0060] 信号生成部 21は、ベクトル信号である I, Q信号と、振幅信号 M (t)と、基地局との 交信に必要な送信電力の大きさを示す電力情報 Pとを出力する。 I, Q信号は、ベタト ル変調部 13に入力される。ベクトル変調部 13は、 I, Q信号をベクトル変調して変調 信号として出力する。ベクトル変調部 13から出力された変調信号は、可変利得増幅 部 28に入力される。可変利得増幅部 28は、所定の利得を用いて変調信号を増幅す る。可変利得増幅部 28で増幅された変調信号は、増幅部 15に入力される。
[0061] 一方、振幅信号 M (t)は、信号処理部 22に入力される。振幅信号 M (t)は、信号処 理部 22で所定の信号処理が施された後、レギユレータ 14に入力される。レギユレ一 タ 14には、電源端子 16から直流電圧が供給されている。レギユレータ 14は、信号処 理部 22で信号処理が施された信号の大きさに応じた電圧を増幅部 15に供給する。 典型的には、レギユレータ 14は、信号処理部 22で信号処理が施された信号の大きさ に比例した電圧を増幅部 15に供給する。レギユレータ 14から出力された電圧は、増 幅部 15に供給される。増幅部 15で増幅された信号は、出力端子 17から出力される
[0062] また、信号生成部 21から出力された電力情報 Pは、信号処理部 22及び可変利得 増幅部 28に入力される。可変利得増幅部 28は、入力された電力情報 Pに応じた利 得を用いて、変調信号を増幅する。例えば、可変利得増幅部 28は、送信回路 2が出 力すべき電力の大きさが: LdB大きくなつたときに利得を ldB大きくする。ここで、可変 利得増幅部 28が出力する変調信号は、 G (I'cos co t— Q ' sinco t)と記述できる。た だし、 Gは電力情報 Pによって制御されるパラメータである。つまり、振幅信号 M ( の 大きさが同じであっても、パラメータ Gが異なると増幅部 15に入力される変調信号の 大きさは異なることになる。このため、信号処理部 22は、出力する離散値 V(t)の大き さを電力情報 Pによって制御して、レギユレータ 14が増幅部 15に供給する電圧を最 適なレベルに調整する必要がある。
[0063] このような信号処理部 22の構成としては、例えば、以下に示す信号処理部 22aが 考えられる。図 9は、信号処理部 22aの構成の一例を示すブロック図である。図 9にお いて、信号処理部 22aは、入力端子 221、入力端子 222、出力端子 223、掛け算部 224、判定量子化部 12a、及び DAコンバータ 123を含む。なお、判定量子化部 12a は、第 1の実施形態で説明した最大振幅検出部 121と量子化部 122とを有する構成 である。また、信号処理部 22aは、 DAコンバータ 123を含まない構成であってもよい 。このような場合、信号処理部 22aは、判定量子化部 12aが出力した信号をデジタル 信号のまま出力し、デジタル信号でレギユレータ 14を制御する。
[0064] 以下、図 10に示す (a)〜(c)を用いて、信号処理部 22aでの信号処理について説 明する。図 10 (a)は、信号生成部 21から出力された電力情報 Pの波形の一例を示す 図である。図 10 (b)は、掛け算部 224が出力する振幅信号 Mp (t)の波形の一例を 示す図である。図 10 (c)は、信号処理部 22aが出力する離散値 Vp (t)の波形の一例 を示す図である。
[0065] 掛け算部 224には、入力端子 222を介して電力情報 P (図 10 (a)参照)と、入力端 子 221を介して振幅信号 M (t)とが入力される。掛け算部 224は、振幅信号 M ( と 電力情報 Pとを掛け算して、電力情報 Pに応じて大きさが制御された振幅信号 Mp (t) を出力する(図 10 (b)参照)。掛け算部 224から出力された振幅信号 Mp (t)は、判定 量子化部 12aに入力される。
[0066] 判定量子化部 12aにおいて、最大振幅検出部 121は、第 1の実施形態と同様の処 理を行なって、所定の検出時間 T毎に、振幅信号 Mp (t)の最大値を検出する。量子 化部 122は、少なくとも 1つ以上のしきい値と、しきい値に対応した 2つ以上の離散値 とを保持している。図 10 (c)を参照して、量子化部 122は、第 1の実施形態と同様の 処理を行なって、振幅信号 Mp (t)の最大値が所定のしき 、値以上であるかどうかを 判定し、当該判定結果に基づいて出力する離散値を選択する。量子化部 122が出 力した信号は、 DAコンバータ 123でアナログ信号に変換され、離散値 Vp (t)として 出力される。
[0067] このように、信号処理部 22aは、出力する離散値 Vp (t)の大きさを電力情報 Pによつ て制御し、レギユレータ 14が増幅部 15に供給する電圧を最適なレベルに調整する。 なお、この例では、信号処理部 22aは、 3つのしきい値と、 4つの離散値とを保持して いるものとする。また、掛け算部 224は、必ずしも信号処理部 22に含まれていなくて もよい。このような場合は、送信回路 2は、掛け算部 224を、信号生成部 21と信号処 理部 22との間に備えて 、てもよ 、。
[0068] また、信号処理部 22の構成しては、例えば、以下に示す信号処理部 22bが考えら れる。図 11は、信号処理部 22bの構成の一例を示すブロック図である。図 11におい て、信号処理部 22bは、入力端子 221、入力端子 222、出力端子 223、判定量子化 部 12b、 DAコンバータ 123、及び乗算型 DAコンバータ 226を含む。判定量子化部 12bは、最大振幅検出部 121及び量子化部 122bを有する。
[0069] 以下、図 12に示す (a)〜(d)を用いて、信号処理部 22bでの信号処理について説 明する。図 12 (a)は、信号生成部 21から出力された電力情報 Pの波形の一例を示す 図である。図 12 (b)は、判定量子化部 12bに入力される振幅信号 M (t)の波形の一 例を示す図である。図 12 (c)は、量子化部 122bが出力する出力信号の波形の一例 を示す図である。図 12 (d)は、乗算型 DAコンバータ 226の出力信号の波形の一例 を示す図である。
[0070] 判定量子化部 12bには、入力端子 222を介して電力情報 P (図 12 (a)参照)と、入 力端子 221を介して振幅信号 M (t) (図 12 (b)参照)とが入力される。判定量子化部 12bにおいて、最大振幅検出部 121は、第 1の実施形態と同様の処理を行なって、 所定の検出時間 T毎に、振幅信号 M (t)の最大値を検出する。量子化部 122bは、 少なくとも 1つ以上のしきい値と、しきい値に対応した 2つ以上の離散値とを保持して いる。量子化部 122bは、入力される電力情報 Pの大きさに応じて、しきい値及び離 散値の大きさを変更する。
[0071] 具体的には、量子化部 122bは、電力情報 Pの 2乗根の大きさに反比例するようにし きい値及び離散値の大きさを変更する。図 13は、量子化部 122bが変更するしきい 値と、離散値との関係を示す図である。図 13を参照して、例えば、量子化部 122bは 、電力情報 Pの大きさが 4倍になったとき、しきい値及び離散値を 1Z2の大きさに変 更する。なお、量子化部 122bは、しきい値及び離散値の大きさを上述したように電 力情報 Pの 2乗根の大きさに反比例するような関係力 ではなぐ予め最適な関係が 設定されたテーブル情報を用いて変更してもよ 、。
[0072] 図 12 (b)を参照して、量子化部 122bは、入力される電力情報 Pが大きい場合にし きい値を小さくし、電力情報 Pが小さい場合にしきい値を大きくする。図 12 (c)を参照 して、量子化部 122bは、振幅信号 M (t)の最大値がしきい値以上であるかどうかを 判定し、当該判定結果に基づいて出力する離散値を選択する。判定量子化部 12b 力も出力された信号は、 DAコンバータ 123にてアナログ信号に変換され、乗算型 D Aコンバータ 226に入力される。また、乗算型 DAコンバータ 226には、入力端子 222 を介して電力情報 Pが入力される。図 12 (d)を参照して、乗算型 DAコンバータ 226 は、電力情報 Pに応じて出力信号の大きさを調整する。乗算型 DAコンバータ 226が 出力した信号は、離散値 Vp (t)として出力端子 223から出力される。このように、信号 処理部 22bは、出力する離散値 Vp (t)の大きさを電力情報 Pによって制御して、レギ ユレータ 14が増幅部 15に供給する電圧を最適なレベルに調整する。
[0073] さらに、第 2の実施形態に係る送信回路 2は、消費電力を低減するために、図 14に 示す構成の信号処理部 22c及びレギユレータ 14dを備えてもよい。図 14は、信号処 理部 22c及びレギユレータ 14dの構成の一例を示すブロック図である。図 14におい て、信号処理部 22cは、最大振幅検出部 121及び量子化部 122を含む。レギユレ一 タ 14dは、演算部 14dl、 DAコンバータ 14d2、 DAコンバータ 14d3、スイッチングレ ギユレータ 14d4、及びシリーズレギユレータ 14d5を含む。なお、スイッチングレギユレ ータ 14d4は、図 5Bに示すスイッチングレギユレータ 14bと同様の構成である。また、 シリーズレギユレータ 14d5は、図 5Aに示すシリーズレギユレータ 14aと同様の構成で ある。 [0074] 信号処理部 22cにおいて、最大振幅検出部 121及び量子化部 122は、第 1の実施 形態と同様の処理を行なう。量子化部 122の出力信号は、演算部 14dl及び DAコン バータ 14d3に入力される。このとき、量子化部 122の出力信号が Bl、 B2の 2値に量 子化されており、この 2値に対応する出力端子 223からの出力電圧の大きさが VI、 V 2だったとする。ただし、 V1 >V2で、かつ B1対 B2の比と、 VI対 V2の比とは等しい ものとする。図 15は、スイッチングレギユレータ 14d4及びシリーズレギユレータ 14d5 の出力電圧を示す図である。ただし、破線がスイッチングレギユレータ 14d4、実線が シリーズレギユレータ 14d5の出力電圧を示している。
[0075] このような場合、スイッチングレギユレータ 14d4の出力電圧は、 VIより少し高い電 圧 V3であればよい。もしも VIより非常に大きな電圧をシリーズレギユレータ 14d5に 供給した場合、シリーズレギユレータ 14d5での熱損失が大きくなつてしまう。演算部 1 4dlは、スイッチングレギユレータ 14d4がシリーズレギユレータ 14d5に VIより少し高 い電圧 V3を供給するように、量子化部 122から入力される信号を演算処理する。
[0076] すなわち、スイッチングレギユレータ 14d4からの出力電圧は、送信回路 2の出力電 力が変化するときのみ変化するので、振幅信号 M (t)の変化と比べると変化の速度 が遅ぐスイッチング周波数あるいはクロック周波数を低くすることができる。このため 、スイッチングレギユレータ 14d4は、高効率に動作する。また、シリーズレギユレータ 1 4d5における熱損失も小さくなるので、レギユレータ 14dの消費電力が小さくなり、そ の結果、送信回路 2全体の消費電力を低減することができる。なお、 DAコンバータ 1 4d2、 14d3としては、乗算型 DAコンバータを用いてもよい。この場合、 DAコンパ一 タ 14d2、 14d3には、入力端子 222から電力情報 Pが入力される。
[0077] また、第 2の実施形態に係る送信回路 2は、図 16に示す信号処理部 22及びレギュ レータ 14eを備えていてもよい。図 16は、信号処理部 22及びレギユレータ 14eの構 成の一例を示すブロック図である。図 16において、信号処理部 22は、最大振幅検出 部 121、量子化部 122、及び D Aコンバータ 123を含む。レギユレータ 14eは、演算 部 14dl、スイッチングレギユレータ 14d4、及びシリーズレギユレータ 14d5を含む。演 算部 14dlは、所定の時間毎に入力信号の最大値に所定の値をオフセットした信号 を出力する。なお、信号処理部 22及びレギユレータ 14eにおいて、上述した構成と同 一の構成については、同一の参照符号を付して説明を省略する。
[0078] 以上のように、本発明の第 2の実施形態に係る送信回路 2によれば、基地局との交 信に必要な送信電力の大きさを示す電力情報 Pに基づ 、て、可変利得増幅部 28の 利得を制御して変調信号を増幅し、かつ信号処理部 22が出力する信号の大きさを 制御してレギユレータ 14が増幅部 15に供給する電圧を増幅部 15にとつて最適なレ ベルに調整する。これによつて、送信回路 2は、第 1の実施形態と比較して、さらに高 効率かつ低歪みな動作を実現することができる。
[0079] (第 3の実施形態)
図 17は、本発明の第 3の実施形態に係る送信回路 3の構成の一例を示すブロック 図である。図 17において、第 3の実施形態に係る送信回路 3は、第 1の実施形態に 係る送信回路 1と比較して、歪み補償部 19をさらに備えている。歪み補償部 19は、 増幅部 15で発生する歪みを補償するために、ベクトル変調部 13に入力する I, Q信 号をあら力じめ歪ませる。歪み補償部 19には、振幅信号 M (t)に対して、 I, Q信号の 大きさ及び位相をどの程度歪ませるかを決定するためのテーブルが格納されている 。歪み補償部 19は、 I, Q信号を歪ませて 12, Q2信号を出力する。 12, Q2信号は、 ( 式 2)を用いて表すことができる。ただし、 a (M)及び θ (M)は、テーブルに格納され て 、る振幅信号 Mに対する補正値である。
I2+jQ2 = a (M) (l+jQ) exp (j θ (Μ) ) · · · (式 2)
[0080] さらに、第 2の実施形態に係る送信回路(図 8参照)にも歪み補償部を適用すること 力 Sできる。図 18は、第 2の実施形態に係る送信回路に歪み補償部を適用した場合の 送信回路 3aの構成を示すブロック図である。図 18において、送信回路 3aは、第 2の 実施形態に係る送信回路 2と比較して、歪み補償部 19aをさらに備えている。歪み補 償部 19aは、電力情報 Pに基づいて、増幅部 15で発生する歪みを補償するために、 ベクトル変調部 13に入力する I, Q信号をあら力じめ歪ませる。歪み補償部 19aは、 I , Q信号を歪ませて 12, Q2信号を出力する。 12, Q2信号は、(式 3)を用いて表すこ とがでさる。
I2+jQ2 = a (M、 P) (i+jQ) exp (j θ (Μ、 Ρ) ) · · · (式 3)
[0081] このように第 3の実施形態に係る送信回路は、第 1及び第 2の実施形態に係る送信 回路と比較して、増幅部 15で発生する歪みを補償するための歪み補償部をさらに備 える。これによつて、送信回路は、第 1及び第 2の実施形態に係る送信回路よりも、低 歪みな動作を実現することができる。
[0082] (第 4の実施形態)
図 19は、本発明の第 4の実施形態に係る送信回路 4の構成の一例を示すブロック 図である。図 19において、送信回路 4は、信号生成部 41、信号処理部 42、角度変 調部 43、レギユレータ 44、振幅変調部 45、電源端子 46、及び出力端子 47を備える 。レギユレータ 44は、シリーズレギユレータ 44aと、スイッチングレギユレータ 44bとを含 む。
[0083] 信号生成部 41は、入力データに所定の信号処理を施して、振幅信号 M (t)と、位 相信号とを生成する。振幅信号 M (t)は、信号処理部 42及びシリーズレギユレータ 4 4aに入力される。信号処理部 42は、第 1の実施形態と同様の処理を行なって、所定 の時間毎に、振幅信号 M (t)の最大値に応じた離散値を選択し、当該選択した離散 値を有する信号を離散値 V(t)として出力する。離散値 V (t)は、スイッチングレギユレ ータ 44bに入力される。スイッチングレギユレータ 44bには、電源端子 46から直流電 圧が供給されている。スイッチングレギユレータ 44bは、入力された離散値 V(t)に応 じて制御された電圧をシリーズレギユレータ 44aに供給する。
[0084] シリーズレギユレータ 44aは、入力された振幅信号 M (t)をスイッチングレギユレータ 44bから供給された電圧で増幅することで、振幅信号 M (t)の大きさに応じて制御さ れた電圧を振幅変調部 45に供給する。シリーズレギユレータ 44aは、スイッチングレ ギユレータ 44bから供給される電圧が離散値 V (t)によって制御されているため、高効 率に動作することができる。
[0085] 一方、位相信号は、角度変調部 43に入力される。角度変調部 43は、位相信号を 角度変調して、角度変調信号を出力する。角度変調信号は、振幅変調部 45に入力 される。振幅変調部 45は、角度変調信号をシリーズレギユレータ 44aから供給された 電圧で振幅変調して、角度変調及び振幅変調された変調信号として出力する。この 変調信号が、送信信号として出力端子 47から出力される。
[0086] スイッチングレギユレータ 44bは、図 5Bに示すスイッチングレギユレータ 14bと同様 の構成である。シリーズレギユレータ 14aは、図 5Aに示すシリーズレギユレータ 14aと 同様の構成である。また、振幅変調部 45は、図 6Aに示す増幅部 15a、または図 6B に示す増幅部 15bと同様の構成である。
[0087] なお、送信回路 4は、図 19とは異なる構成であってもよい。図 20Aは、本発明の第 4の実施形態に係る送信回路 4xの構成の一例を示すブロック図である。図 20Aにお いて、送信回路 4xは、信号生成部 41x、信号処理部 42、レギユレータ 44、振幅変調 部 45、電源端子 46、及び出力端子 47を備える。なお、送信回路 4xにおいて、送信 回路 4と同一の構成については、同一の参照符号を付して説明を省略する。
[0088] 図 20Aにおいて、信号生成部 41xは、振幅信号 M (t)と、角度変調信号とを出力 する。図 20Bは、信号生成部 41xの構成の一例を示すブロック図である。図 20Bに おいて、信号生成部 41xは、直交信号生成部 413、ベクトル変調部 414、包絡線検 波部 415、及びリミッタ 416を含む。直交信号生成部 413は、入力データを信号処理 して、直交信号である I, Q信号を生成する。 I, Q信号は、ベクトル変調部 414に入力 される。
[0089] ベクトル変調部 414は、 I, Q信号をベクトル変調する。ベクトル変調部 414には、例 えば、直交変調器が用いられる。ベクトル変調部 414から出力された信号は、包絡線 検波部 415及びリミッタ 416に入力される。包絡線検波部 415は、ベクトル変調部 41 4から出力された信号の包絡線成分を検波し、検波した包絡線成分を振幅信号 M (t )として出力する。リミッタ 416は、ベクトル変調部 414から出力された信号の包絡線 成分を一定の大きさに制限し、大きさを制限した信号を角度変調信号として出力する
[0090] 以上のように、本発明の第 4の実施形態に係る送信回路 4によれば、信号生成部 4 1が出力する振幅信号 M (t)が大きい場合には、レギユレータ 44から、振幅変調部 4 5に供給するコレクタ電圧、またはドレイン電圧を高くすることで、振幅変調部 45の非 線形性を改善することができる。また、必要な時間のみ振幅変調部 45に供給する電 圧を高くするので、高い効率を実現することができる。さらに、振幅信号 M (t)が小さ い場合にも振幅変調部 45に供給する電圧を一定に保つことで、振幅変調部 45の非 線形性を改善することができる。このため振幅変調部 45が出力する変調信号は、振 幅信号 M (t)の大きさにかかわらず低歪みとなる。このように、送信回路 4は、振幅変 調部 45に供給する電圧を最適なレベルに制御することで、高効率かつ低歪みな動 作を実現することができる。
[0091] (第 5の実施形態)
図 21は、本発明の第 5の実施形態に係る送信回路 5の構成の一例を示すブロック 図である。図 21において、第 5の実施形態に係る送信回路 5は、第 4の実施形態に 係る送信回路 4と比較して、信号生成部 41の後段に掛け算部 48を備える。以下、図 22 (a)〜(c)を用いて、送信回路 5の動作について説明する。図 22 (a)は、掛け算部 48に入力される電力情報 Pの波形の一例を示す図である。図 22 (b)は、掛け算部 4 8が出力する振幅信号 Mp (t)の波形の一例を示す図である。図 22 (c)は、信号処理 部 42が出力する離散値 Vp (t)の波形の一例を示す図である。
[0092] 掛け算部 48には、基地局との交信に必要な送信電力の大きさを示す電力情報 Pが 入力される(図 22 (a)参照)。電力情報 Pは、例えば、 W— CDMAシステムの場合、 基地局によって制御され、基地局との間の送信電力制御はスロット時間毎に行なわ れる。なお、送信回路 5は、基地局力もの情報に基づいて、信号生成部 41が電力情 報 Pを出力する構成であっても構わな 、。
[0093] 掛け算部 48は、電力情報 Pと振幅信号 M (t)とを掛け算し、振幅信号 Mp (t)として 出力する(図 22 (b)参照)。信号処理部 42は、第 1の実施形態と同様の処理を行な つて、所定の時間毎に、振幅信号 Mp (t)の最大値に応じた離散値を選択し、当該選 択した離散値を有する信号を離散値 Vp (t)として出力する(図 22 (c)参照)。なお、 信号処理部 42は、この例では、 3つのしきい値と、 4つの離散値とを持っているものと する。送信回路 5の以降の動作は、第 4の実施形態と同様であるので省略する。
[0094] また、第 5の実施形態に係る送信回路 5は、図 23に示すような構成であってもよい。
図 23は、本発明の第 5の実施形態に係る送信回路 5bの構成の一例を示すブロック 図である。図 23において、送信回路 5bは、第 4の実施形態に係る送信回路 4と比較 して、スイッチングレギユレータ 44b及びシリーズレギユレータ 44aの前段に、掛け算 部 49及び掛け算部 50をさらに備える。掛け算部 49は、離散値 V(t)と電力情報 Pと を掛け算し、離散値 Vp (t)として出力する。掛け算部 50は、振幅信号 M (t)と電力情 報 Pとを掛け算し、振幅信号 Mp (t)として出力する。以降の動作は、第 4の実施形態 と同様である。
[0095] 以上のように、本発明の第 5の実施形態に係る送信回路 5によれば、基地局との交 信に必要な送信電力の大きさを示す電力情報 Pに基づいて、振幅信号 M (t)の大き さを変更して、レギユレータ 44が振幅変調部 45に供給する電圧を振幅変調部 45〖こ とって最適なレベルに調整する。これによつて、送信回路 5は、さらに高効率かつ低 歪みな動作を実現することができる。
[0096] (第 6の実施形態)
図 24は、本発明の第 6の実施形態に係る送信回路 6の構成の一例を示すブロック 図である。図 24において、第 6の実施形態に係る送信回路 6は、第 4及び第 5の実施 形態に係る送信回路と比較して、信号処理部 42の後段にタイミング制御部 51をさら に備える。タイミング制御部 51は、信号処理部 42が出力した離散値 V (t)をスィッチ ングレギユレータ 44bに入力するタイミングを変更する。
[0097] 図 25は、送信回路 6が扱う信号のタイミングチャートの一例を示す図である。以下、 第 6の実施形態に係る送信回路 6について、図 25を参照しながら説明する。信号処 理部 42には、信号生成部 41から振幅信号 M (t)が入力される(図 25 (a)参照)。信 号処理部 42は、第 1の実施形態と同様の処理を行なって、離散値 V (t)を出力する( 図 25 (b)参照)。離散値 V (t)は、タイミング制御部 51に入力される。
[0098] タイミング制御部 51は、スイッチングレギユレータ 44bの立ち上がりを補償するため に、離散値 V (t)を出力するタイミングを A txだけ進めて、離散値 Vx (t)として出力す る(図 25 (c)参照)。なお、タイミング制御部 51が、離散値 V(t)を出力するタイミング を Δ txだけ進める代わりに、信号生成部 41がシリーズレギユレータ 44aに入力する振 幅信号 M (t)と、角度変調部 43に入力する位相信号とを Δ txだけ遅らせてもよ 、。
[0099] 離散値 Vx (t)は、スイッチングレギユレータ 44bへ入力される。スイッチングレギユレ ータ 44bは、離散値 Vx(t)によって制御された電圧 Vy (t)を出力する(図 25 (d)参照 )。スイッチングレギユレータ 44bが出力した電圧 Vy(t)は、シリーズレギユレータ 44a に供給される。シリーズレギユレータ 44aは、スイッチングレギユレータ 44bから供給さ れた電圧 Vy (t)に基づ 、て、振幅信号 M (t)に応じて制御された電圧 Vz (t)を出力 する(図 25 (e)参照)。シリーズレギユレータ 44aが出力した電圧 Vz (t)は、振幅変調 部 45に供給される。
[0100] 以上にように、本発明の第 6の実施形態に係る送信回路 6によれば、信号処理部 4 2の後段に、タイミング制御部 51を備えることで、スイッチングレギユレータ 44bの立ち 上がりの不安定さを解消し、さらに低歪みな動作を実現することができる。
[0101] なお、上述した第 4〜6の実施形態に係る送信回路において、信号処理部 42は、 送信回路の消費電力をより低減させるために、送信信号の変調モードによって、所 定時間 Tの長さを変化させてもよい。図 26は、所定時間 Tの長さを変化させた場合の 消費電力の低減効果を説明する図である。図 26 (a)に示すように、送信信号の包絡 線の変動が少ない場合、信号処理部 42は、所定時間 Tを短くしても消費電力の低減 効果は少ない。このため、信号処理部 42は、所定時間 Tを長めに変化させる。一方、 図 26 (b)に示すように、送信信号の包絡線の変動が大きい場合、信号処理部 42は、 所定時間 Tを短くすることによって、消費電力の低減効果を大きくすることができる。 例えば、信号処理部 42は、 QPSK変調モードよりも、 16QAM変調モードの方が包 絡線の変動が大きいので、 16QAM変調モードのときに所定時間 Tを短くする。これ によって、信号処理部 42は、送信回路の消費電力をより低減させることができる。
[0102] また、上述した第 4〜6の実施形態に係る送信回路は、角度変調部 43、レギユレ一 タ 44、及び振幅変調部 45の少なくともいずれかの非線形性を補償するために、信号 生成部 41の出力に、振幅信号および Zまたは位相信号の歪みを補償する歪み補償 部 52をさらに備えてもよい。図 27は、歪み補償部 52を備える送信回路 4bの構成の 一例を示すブロック図である。図 27において、歪み補償部 52は、信号生成部 41で 生成された振幅信号、および Zまたは位相信号を、角度変調部 43、レギユレータ 44 、及び振幅変調部 45の少なくとも ヽずれかで発生する歪みが抑圧されるように補償 する。これによつて、送信回路 4bは、上述した第 4〜6の実施形態に係る送信回路よ りも、送信信号の線形性を高めることができる。
[0103] (第 7の実施形態)
図 28は、本発明の第 7の実施形態に係る通信機器の構成の一例を示すブロック図 である。図 28を参照して、第 7の実施形態に係る通信機器 200は、送信回路 210、 受信回路 220、アンテナ共用部 230、及びアンテナ 240を備える。送信回路 210は、 上述した第 1〜6のいずれかに記載の送信回路である。アンテナ共用部 230は、送 信回路 210から出力された送信信号をアンテナ 240に伝達し、受信回路 220に送信 信号が漏れるのを防ぐ。また、アンテナ共用部 230は、アンテナ 240から入力された 受信信号を受信回路 220に伝達し、受信信号が送信回路 210に漏れるのを防ぐ。
[0104] 従って、送信信号は、送信回路 210から出力され、アンテナ共用部 230を介してァ ンテナ 240から空間に放出される。受信信号は、アンテナ 240で受信され、アンテナ 共用部 230を介して受信回路 220で受信される。第 7の実施形態に係る通信機器 20 0は、第 1〜6の実施形態に係る送信回路を用いることで、送信信号の線形性を確保 しつつ、かつ無線装置としての低歪みを実現することができる。また、送信回路 210 の出力に方向性結合器などの分岐がないため、送信回路 210からアンテナ 240まで の損失を低減することが可能であり、送信時の消費電力を低減することができ、無線 通信機器として、長時間の使用が可能となる。なお、通信機器 200は、送信回路 210 とアンテナ 240とのみを備えた構成であってもよ 、。
産業上の利用可能性
[0105] 本発明に係る送信回路は、携帯電話や無線 LANなどの通信機器等に適用すること ができる。

Claims

請求の範囲
[1] 入力データに基づいて送信信号を生成して出力する送信回路であって、
前記入力データに基づいて、 I, Q信号から構成されるベクトル信号と、前記べタト ル信号の大きさを示す振幅信号とを生成する信号生成部と、
前記ベクトル信号をベクトル変調するベクトル変調部と、
前記ベクトル変調部でベクトル変調された信号を増幅する増幅部と、
前記振幅信号に所定の信号処理を施して出力する信号処理部と、
前記信号処理部力 出力された信号の大きさに基づいて、前記増幅部に供給する 電圧を制御するレギユレ一タとを備え、
前記信号処理部は、
少なくとも 1つ以上のしきい値と、当該しきい値に対応した 2つ以上の離散値とを 保持し、
所定の時間毎に前記振幅信号が前記しきい値を超える力否かを判定し、当該判 定結果に基づ!、て出力する離散値を選択し、当該選択した離散値を有する信号を 出力することを特徴とする、送信回路。
[2] 前記所定の時間は、送信回路の平均出力電力を制御する時間よりも短いことを特 徴とする、請求項 1に記載の送信回路。
[3] 前記信号処理部は、少なくとも 1つ以上のしきい値と、当該しきい値に対応した 2つ 以上の離散値とを保持し、前記所定の時間毎に前記振幅信号が当該しきい値を超 えるか否かを判定し、当該判定結果に基づいて出力する離散値を選択し、当該選択 した離散値を有する信号を出力する判定量子化部とを含むことを特徴とする、請求 項 1に記載の送信回路。
[4] 前記判定量子化部は、
前記所定の時間毎に前記振幅信号の最大値を検出する最大振幅検出部と、 前記所定の時間毎に前記振幅信号の最大値が前記しきい値を超えるか否かを判 定し、当該判定結果に基づいて出力する離散値を選択し、当該選択した離散値を有 する信号を出力する量子化部とを有することを特徴とする、請求項 3に記載の送信回 路。
[5] 前記信号生成部は、前記送信信号の送信電力の大きさを示す電力情報をさらに出 力し、
前記ベクトル変調部でベクトル変調された信号を前記電力情報に応じた利得で増 幅する可変利得増幅部をさらに備え、
前記信号処理部は、前記電力情報と前記振幅信号とを掛け算することで、前記電 力情報に応じて大きさが制御された振幅信号を前記判定量子化部に出力する掛け 算部をさらに備えることを特徴とする、請求項 3に記載の送信回路。
[6] 前記信号生成部は、前記送信信号の送信電力の大きさを示す電力情報をさらに出 力し、
前記ベクトル変調部でベクトル変調された信号を前記電力情報に応じた利得で増 幅する可変利得増幅部をさらに備え、
前記信号処理部は、前記電力情報に基づいて、前記しきい値及び前記離散値の 大きさを変更することを特徴とする、請求項 3に記載の送信回路。
[7] 前記信号処理部は、前記送信電力の大きさの 2乗根に反比例するように、前記しき い値及び前記離散値の大きさを変更することを特徴とする、請求項 6に記載の送信 回路。
[8] 前記信号処理部は、前記しきい値及び前記離散値が前記送信電力の大きさに対 応するように予め設定されたテーブル情報を参照して、前記しき!ヽ値及び前記離散 値の大きさを変更することを特徴とする、請求項 6に記載の送信回路。
[9] 前記信号生成部によって生成された前記ベクトル信号を、前記増幅部で発生する 歪みが抑圧されるように補償する歪み補償部をさらに備えることを特徴とする、請求 項 1に記載の送信回路。
[10] 前記レギユレータは、シリーズレギユレータであることを特徴とする、請求項 1に記載 の送信回路。
[11] 前記レギユレータは、スイッチングレギユレータであることを特徴とする、請求項 1に 記載の送信回路。
[12] 前記レギユレータは、
前記信号処理部が出力した信号の大きさに応じて制御された電圧を前記増幅部 に供給するシリーズレギユレータと、
前記信号処理部が出力した信号に所定の演算処理を施して出力する演算部と、 前記演算部が出力した信号の大きさに応じて制御された電圧を前記シリーズレギ ユレータに供給するスイッチングレギユレ一タとを含み、
前記演算部は、前記スイッチングレギユレータが出力する電圧が、前記シリーズレ ギユレータが出力する電圧よりも大きくなるように、前記信号処理部力 出力された信 号に演算処理を施こすことを特徴とする、請求項 1に記載の送信回路。
[13] 入力データに基づいて送信信号を生成して出力する送信回路であって、
前記入力データに基づいて、 I, Q信号から構成されるベクトル信号を生成する信 号生成部と、
前記ベクトル信号をベクトル変調するベクトル変調部と、
前記ベクトル変調部でベクトル変調された信号を分波する分波部と、
前記分波部で分波された一方の信号を増幅する増幅部と、
前記分波部で分波された他方の信号の包絡線の大きさを検波して振幅信号として 出力する検波部と、
前記振幅信号に所定の信号処理を施して出力する信号処理部と、
前記信号処理部力 出力された信号の大きさに基づいて、前記増幅部に供給する 電圧を制御するレギユレ一タとを備え、
前記信号処理部は、
少なくとも 1つ以上のしきい値と、当該しきい値に対応した 2つ以上の離散値とを 保持し、
所定の時間毎に前記振幅信号が前記しきい値を超える力否かを判定し、当該判 定結果に基づ!、て出力する離散値を選択し、当該選択した離散値を有する信号を 出力することを特徴とする、送信回路。
[14] 通信機器であって、
送信信号を生成する送信回路と、
前記送信回路で生成された送信信号を出力するアンテナとを備え、
前記送信回路は、請求項 1に記載の送信回路であることを特徴とする、通信機器。 前記アンテナから受信した受信信号を処理する受信回路と、 前記送信回路で生成された送信信号を前記アンテナに出力し、前記アンテナから 受信した受信信号を前記受信回路に出力するアンテナ共用部とをさらに備えることを 特徴とする、請求項 14に記載の通信機器。
PCT/JP2006/313012 2005-06-30 2006-06-29 送信回路及び通信機器 WO2007004518A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006800236291A CN101213755B (zh) 2005-06-30 2006-06-29 发送电路及通信设备
JP2007524000A JP4669513B2 (ja) 2005-06-30 2006-06-29 送信回路及び通信機器
EP06767629.6A EP1881611B1 (en) 2005-06-30 2006-06-29 Transmission circuit and communication device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005192679 2005-06-30
JP2005-192679 2005-06-30
JP2006-178924 2006-06-29
JP2006178924 2006-06-29

Publications (1)

Publication Number Publication Date
WO2007004518A1 true WO2007004518A1 (ja) 2007-01-11

Family

ID=37604385

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313012 WO2007004518A1 (ja) 2005-06-30 2006-06-29 送信回路及び通信機器

Country Status (5)

Country Link
US (1) US7493091B2 (ja)
EP (1) EP1881611B1 (ja)
JP (1) JP4669513B2 (ja)
CN (1) CN101213755B (ja)
WO (1) WO2007004518A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300400A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 送信回路、送信方法、及びそれを用いた通信機器
JP2009177640A (ja) * 2008-01-25 2009-08-06 Fujitsu Ltd 電力増幅器
JP2011010107A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 送信装置、歪み補償装置及び歪み補償方法
WO2011078095A1 (ja) * 2009-12-22 2011-06-30 富士通株式会社 送信回路
JP2011166458A (ja) * 2010-02-10 2011-08-25 Saxa Inc デジタル信号送信方法、デジタル信号受信方法、デジタル信号送信装置およびデジタル信号受信装置
US8254496B2 (en) 2007-11-05 2012-08-28 Nec Corporation Power amplifier and radio wave transmitter having the same
JP2015534411A (ja) * 2012-10-24 2015-11-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated エンベロープトラッキング用ブーストコンバータ制御
WO2020148833A1 (ja) * 2019-01-16 2020-07-23 三菱電機株式会社 信号選別回路、信号選別方法および歪み補償回路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007064026A1 (en) * 2005-12-01 2007-06-07 Matsushita Electric Industrial Co., Ltd. Transmission circuit and communication apparatus employing the same
EP1949638B1 (en) * 2005-12-13 2009-03-11 Panasonic Corporation Transmission circuit and communication apparatus employing the same
JP4662211B2 (ja) * 2006-09-12 2011-03-30 株式会社デンソー 車載用無線送信装置
US8489046B2 (en) * 2008-07-21 2013-07-16 Panasonic Corporation Signal decomposition methods and apparatus for multi-mode transmitters
FR2948513B1 (fr) * 2009-07-24 2011-09-30 St Microelectronics Sa Procede et dispositif d'amplification de puissance d'un signal radiofrequence
KR101128485B1 (ko) 2010-11-23 2012-03-27 포항공과대학교 산학협력단 스위트 스팟 추적을 이용한 포락선 추적 전력 증폭 장치
CN103944536B (zh) * 2013-01-21 2017-04-05 常州大学 一种射频矢量信号合成的方法
EP4072027A1 (en) * 2021-04-09 2022-10-12 Siemens Aktiengesellschaft Wireless transceiver and method of controlling a wireless transmission

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173249A (ja) * 2002-10-28 2004-06-17 Matsushita Electric Ind Co Ltd 送信機
JP2004289812A (ja) * 2003-03-05 2004-10-14 Matsushita Electric Ind Co Ltd 送信回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947455A (en) * 1988-11-09 1990-08-07 Harris Corporation RF power supply for supplying a regulated power amplified unmodulated drive signal to an RF modulator
US6256482B1 (en) * 1997-04-07 2001-07-03 Frederick H. Raab Power- conserving drive-modulation method for envelope-elimination-and-restoration (EER) transmitters
JP4048589B2 (ja) 1998-03-06 2008-02-20 ソニー株式会社 携帯電話機の送信電力制御方式
GB9825414D0 (en) * 1998-11-19 1999-01-13 Symbionics Limted Linear RF power amplifier and transmitter
WO2000072438A1 (en) * 1999-05-25 2000-11-30 Nokia Networks Oy Linearisation and modulation device
KR20020059343A (ko) * 1999-07-29 2002-07-12 추후제출 고효율 변조 rf 증폭기
US6198347B1 (en) 1999-07-29 2001-03-06 Tropian, Inc. Driving circuits for switch mode RF power amplifiers
JP3544506B2 (ja) * 2000-03-24 2004-07-21 埼玉日本電気株式会社 自動利得制御装置
JP2001292034A (ja) * 2000-04-07 2001-10-19 Nippon Hoso Kyokai <Nhk> Ofdm信号増幅用電力増幅器
CA2476967C (en) 2002-03-28 2011-10-11 Clemens M. Zierhofer A system and method for adaptive sigma-delta modulation
EP1557955A1 (en) 2002-10-28 2005-07-27 Matsushita Electric Industrial Co., Ltd. Transmitter
US7139534B2 (en) * 2003-03-05 2006-11-21 Matsushita Electric Industrial Co., Ltd. Transmission circuit
US6822595B1 (en) * 2003-06-18 2004-11-23 Northrop Grumman Corporation Extended range digital-to-analog conversion
JP2005167541A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 送信機
JP2005167805A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 送信機
JP4364688B2 (ja) * 2004-03-19 2009-11-18 株式会社日立製作所 信号伝送回路
JP4012165B2 (ja) * 2004-03-23 2007-11-21 松下電器産業株式会社 送信機
JP4497470B2 (ja) 2004-09-17 2010-07-07 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 高周波電力増幅装置および送信装置
WO2007064026A1 (en) * 2005-12-01 2007-06-07 Matsushita Electric Industrial Co., Ltd. Transmission circuit and communication apparatus employing the same
EP1949638B1 (en) * 2005-12-13 2009-03-11 Panasonic Corporation Transmission circuit and communication apparatus employing the same
US7940859B2 (en) * 2006-08-04 2011-05-10 Panasonic Corporation Transmission circuit and communication device
WO2008015970A1 (fr) * 2006-08-04 2008-02-07 Panasonic Corporation Circuit de transmission et appareil de communication
US7881399B2 (en) * 2006-09-19 2011-02-01 Panasonic Corporation Transmission circuit and communication device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173249A (ja) * 2002-10-28 2004-06-17 Matsushita Electric Ind Co Ltd 送信機
JP2004289812A (ja) * 2003-03-05 2004-10-14 Matsushita Electric Ind Co Ltd 送信回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300400A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 送信回路、送信方法、及びそれを用いた通信機器
US8254496B2 (en) 2007-11-05 2012-08-28 Nec Corporation Power amplifier and radio wave transmitter having the same
JP5126234B2 (ja) * 2007-11-05 2013-01-23 日本電気株式会社 電力増幅器およびこれを備える電波送信機
JP2009177640A (ja) * 2008-01-25 2009-08-06 Fujitsu Ltd 電力増幅器
US8489037B2 (en) 2008-01-25 2013-07-16 Fujitsu Limited Power amplifying apparatus with bandwidth limitation processing on variable power supply
JP2011010107A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 送信装置、歪み補償装置及び歪み補償方法
WO2011078095A1 (ja) * 2009-12-22 2011-06-30 富士通株式会社 送信回路
JP2011135200A (ja) * 2009-12-22 2011-07-07 Fujitsu Ltd 送信回路
US8792546B2 (en) 2009-12-22 2014-07-29 Fujitsu Limited Transmission circuit
JP2011166458A (ja) * 2010-02-10 2011-08-25 Saxa Inc デジタル信号送信方法、デジタル信号受信方法、デジタル信号送信装置およびデジタル信号受信装置
JP2015534411A (ja) * 2012-10-24 2015-11-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated エンベロープトラッキング用ブーストコンバータ制御
WO2020148833A1 (ja) * 2019-01-16 2020-07-23 三菱電機株式会社 信号選別回路、信号選別方法および歪み補償回路

Also Published As

Publication number Publication date
EP1881611B1 (en) 2019-01-16
US7493091B2 (en) 2009-02-17
EP1881611A4 (en) 2014-03-19
CN101213755A (zh) 2008-07-02
JPWO2007004518A1 (ja) 2009-01-29
JP4669513B2 (ja) 2011-04-13
EP1881611A1 (en) 2008-01-23
CN101213755B (zh) 2012-07-04
US20070013567A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4669513B2 (ja) 送信回路及び通信機器
US9225292B2 (en) Power control
US7881399B2 (en) Transmission circuit and communication device
US7583940B2 (en) Transmission circuit and communication apparatus employing the same
US8565344B2 (en) Transmission circuit and communication device
US6606483B1 (en) Dual open and closed loop linear transmitter
CN101821954B (zh) 具有极化发送器的功率放大器控制器
US7912148B2 (en) Transmission circuit and communication device
US7116951B2 (en) Transmitter circuit and method for modulation distortion compensation
US6968163B2 (en) Method and transmission circuit for generating a transmission signal
US7734263B2 (en) Transmission circuit and communication device
JP2011188123A (ja) ポーラ変調方式を用いた送信回路及び通信機器
US8145148B2 (en) Transmitter and communication apparatus
JP2009194575A (ja) 送信装置
JP5441817B2 (ja) 送信回路及び送信方法
WO2008099724A1 (en) Linc transmission circuit and communication device using the same
JP4938597B2 (ja) 送信回路及び通信機器
US20080031384A1 (en) Transmission circuit and communication device
JP2004007083A (ja) 送信装置
KR20100045630A (ko) 전력 증폭 장치 및 방법
KR20070079136A (ko) Rf 통신 장치를 가지는 이동통신단말기

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680023629.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007524000

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006767629

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2006767629

Country of ref document: EP