KR100939882B1

KR100939882B1 - 왜곡 보상 장치

Info

Publication number: KR100939882B1
Application number: KR1020077020564A
Authority: KR
Inventors: 히데하루 샤꼬; 야스히또 훈유; 다께시 오바
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2005-03-09
Filing date: 2005-03-09
Publication date: 2010-01-29
Also published as: KR20070106761A

Abstract

왜곡 보상 장치에서의 기억부의 참조 횟수를 평균화하여, 일시적인 왜곡 특성의 열화를 회피한다. 왜곡 보상 장치는, 왜곡 보상 계수를 이용하여 송신 신호에 왜곡 보상 처리를 실시하는 프리디스토션부와, 왜곡 보상 전의 송신 신호와 왜곡 디바이스의 출력측으로부터 피드백되는 피드백 신호에 기초하여 왜곡 보상 계수를 연산하는 왜곡 보상 연산부와, 상기 송신 신호에 대응하는 어드레스를 생성하는 어드레스 생성 회로와, 상기 연산된 왜곡 보상 계수를 상기 생성된 어드레스에 갱신 기억하는 기억부를 갖고, 상기 어드레스 생성 회로는, 상기 송신 신호의 파워에 소정 계수를 승산하여 송신 신호에 대응하는 어드레스를 생성하고, 또한 상기 소정계수를 변화시킨다.

왜곡 보상 계수, 판독 어드레스, 기입 어드레스, 송신 신호, 오프셋값

Description

왜곡 보상 장치{STRAIN COMPENSATION DEVICE}

본 발명은, 증폭 전의 송신 신호에 대하여 미리 왜곡 보상 처리를 실시하는 전치 왜곡 보상 장치에 관한 것이다.

최근, 무선 통신에서, 디지털화에 의한 고능률 전송이 많이 채용되도록 되고 있다. 무선 통신에 다치 위상 변조 방식을 적용하는 경우, 송신측에서 특히 송신용 전력 증폭기의 증폭 특성을 직선화하여 비선형 왜곡을 억제하여, 인접 채널 누설 전력을 저감하는 기술이 중요하다.

또한 선형성이 뒤떨어지는 증폭기를 사용하여 전력 효율의 향상을 도모하는 경우에는, 그 때문에 생기는 비선형 왜곡을 보상하는 기술이 필수적이다.

도 1은 종래의 무선기에서의 송신 장치의 일례를 도시하는 블록도이다. 송신 신호 발생 장치(1)는 시리얼의 디지털 데이터 열을 송출하고, 시리얼/패러럴 변환기(S/P 변환기)(2)는 디지털 데이터 열을 1비트씩 교대로 할당하여 동상 성분 신호(I 신호 : In-Phase component)와 직교 성분 신호(Q 신호 : Quadrature component)의 2계열로 변환한다.

D/A 변환기(3)는 I 신호, Q 신호의 각각을 아날로그의 베이스밴드 신호로 변환하여 직교 변조기(4)에 입력한다. 직교 변조기(4)는 입력된 I 신호, Q 신호(송 신 베이스밴드 신호)에, 각각 기준 반송파(8)와 이것을 90° 이상한 반송파를 승산하고, 승산 결과를 가산함으로써 직교 변환을 행하여 출력한다.

주파수 변환기(5)는 직교 변조 신호와 국부 발진 신호를 믹싱하여 무선 주파수로 변환하고, 송신용 전력 증폭기(6)는 주파수 변환기(5)로부터 출력된 무선 주파수 신호를 전력 증폭하여 공중선(안테나)(7)으로부터 공중에 방사한다.

여기서, W-CDMA 등의 이동 통신에서는, 송신 장치의 송신 전력은 10㎽∼수10㎽로 크고, 송신용 전력 증폭기(6)의 입출력 특성(왜곡 함수 f(p)를 가짐)은 도 2의 점선으로 나타내는 바와 같이 비직선성으로 된다. 이 비직선 특성에 의해 비선형 왜곡이 발생하고, 송신 주파수 f₀ 주변의 주파수 스펙트럼은 도 3의 파선 특성 a로부터 실선 b로 나타내는 바와 같이 사이드로브가 솟아올라, 인접 채널에 누설되어, 인접 방해가 생긴다. 즉, 도 2에 도시하는 비선형 왜곡에 의해 도 3에 도시한 바와 같이, 송신파가 인접 주파수 채널에 누설되는 전력이 커지게 된다.

누설 전력의 크기를 나타내는 ACPR(Adjacent Channel Power Ratio)은, 도 3의 A-A'선간의 스펙트럼 면적인 주목 채널의 전력과, B-B'선간의 인접 채널에 누설되는 스펙트럼 면적인 인접 누설 전력의 비이다. 이와 같은 누설 전력은, 타채널에 대하여 잡음으로 되어, 그 채널의 통신 품질을 열화시키게 된다. 따라서, 엄격하게 규정되고 있다.

누설 전력은, 예를 들면 전력 증폭기의 선형 영역(도 2, 선형 영역 I 참조)에서 작고, 비선형 영역 Ⅱ에서 커진다. 따라서, 고출력의 송신용 전력 증폭기로 하기 위해서는, 선형 영역 I를 넓게 할 필요가 있다. 그러나, 이를 위해서는 실제로 필요한 능력 이상의 증폭기가 필요로 되어, 코스트 및 장치 사이즈에서 불리하게 되는 문제가 있다. 따라서, 송신 전력의 왜곡을 보상하는 왜곡 보상 기능을 무선 장치에 부여하는 것이 행해지고 있다.

도 4는 디지털 비선형 왜곡 보상 기능을 구비한 송신 장치의 블록도이다. 송신 신호 발생 장치(1)로부터 송출되는 디지털 데이터군(송신 신호)은, S/P 변환기(2)에서 I 신호, Q 신호의 2계열로 변환되고, 바람직한 예로서 DSP(디지털 시그널 프로세서)로 구성되는 왜곡 보상부(9)에 입력된다.

왜곡 보상부(9)는, 도 4의 하부에 확대하여 도시한 바와 같이, 송신 신호 x(t)의 파워 pi(i=0∼1023)에 따른 왜곡 보상 계수 h(pi)를 기억하는 왜곡 보상 계수 기억부(90), 송신 신호의 파워 레벨에 따른 왜곡 보상 계수 h(pi)를 이용하여 송신 신호에 왜곡 보상 처리(프리디스토션)을 실시하는 프리디스토션부(91), 또한 송신 신호 x(t)와 후술하는 직교 검파기에서 복조된 복조 신호(피드백 신호) y(t)를 비교하고, 그 차가 0으로 되도록 왜곡 보상 계수 h(pi)를 연산하고, 왜곡 보상 계수 기억부(90)의 왜곡 보상 계수를 갱신하는 왜곡 보상 계수 연산부(92)를 구비하고 있다.

왜곡 보상부(9)에서 디스토션 처리가 실시된 신호는 D/A 변환기(3)에 입력된다. D/A 변환기(3)는 입력된 I 신호와 Q 신호를 아날로그의 베이스밴드 신호로 변환하여 직교 변조기(4)에 입력한다. 직교 변조기(4)는 입력된 I 신호, Q 신호에 각각 기준 반송파(8)와 이것을 90° 이상한 신호를 승산하고, 승산 결과를 가산함 으로써 직교 변조를 행하여 출력한다.

주파수 변환기(5)는 직교 변조 신호와 국부 발진 신호를 믹싱하여 주파수 변환하고, 송신용 전력 증폭기(6)는 주파수 변환기(5)로부터 출력된 무선 주파수 신호를 전력 증폭하여 공중선(안테나)(7)으로부터 공중에 방사한다.

송신 신호의 일부는 방향성 결합기(10)를 통하여 주파수 변환기(11)에 입력된다. 이 주파수 변환기(11)에서 주파수 변환되어 직교 검파기(12)에 입력된다. 직교 검파기(12)는 송신 신호에 각각 기준 반송파와 이것을 90° 이상한 신호를 승산하여 직교 검파를 행하여, 송신측에서의 베이스밴드 I, Q 신호를 재현하여 A/D 변환기(13)에 입력한다.

A/D 변환기(13)는 입력된 I, Q 신호를 디지털 신호로 변환하여 왜곡 보상부(9)에 입력한다. 왜곡 보상부(9)의 왜곡 보상 계수 연산부(92)에 의해 LMS(Least Mean Square) 알고리즘을 이용한 적응 신호 처리에 의해 왜곡 보상 전의 송신 신호와 직교 검파기(12)에서 복조된 피드백 신호를 비교하고, 그 차가 0으로 되도록 왜곡 보상 계수 h(p1)를 연산하여 왜곡 보상 계수 기억부(90)에 기억된 계수를 갱신한다. 이후, 상기 동작을 반복함으로써, 송신용 전력 증폭기(6)의 비선형 왜곡을 억제하여 인접 채널 누설 전력을 저감한다.

도 4에서의 왜곡 보상부(9)의 실시예 구성으로서 도 5에 도시한 바와 같은 적응 LMS에 의한 왜곡 보상 처리를 행하는 경우의 구성예가, 예를 들면 특허 문헌1에 기재되어 있다.

도 5에서, 도 4의 프리디스토션부(91)는, 승산기(15a)가 대응하고, 송신 신 호 x(t)에 왜곡 보상 계수 h_n _-1(p)을 승산한다. 도 4의 송신용 전력 증폭기(6)는, 왜곡 함수 f(p)를 갖는 왜곡 디바이스(15b)로서 대응되어 있다.

또한, 도 4에서의 송신용 전력 증폭기(15b)로부터의 출력 신호를 귀환하는 주파수 변환기(11), 직교 검파기(12) 및 A/D 변환기(13)를 포함하는 부분은, 도 5에서, 귀환계(15c)로서 도시되어 있다.

또한, 도 5에서는 도 4에서의 왜곡 보상 계수 기억부(90)를 룩업 테이블(LUT)(15e)에 의해 구성하고 있다. 룩업 테이블(15e)에 저장된 왜곡 보상 계수 에 대한 갱신값을 생성하는 도 4의 왜곡 보상 계수 연산부(92)는 왜곡 보상 계수 연산부(16)에 의해 구성된다.

이러한 도 5에 도시하는 구성의 왜곡 보상 장치에서, 룩업 테이블(15e)은, 송신 신호 x(t)의 이산적인 각 파워에 대응하여, 왜곡 디바이스(15b)인 송신용 전력 증폭기(6)의 왜곡을 부정하기 위한 왜곡 보상 계수를 기억하고 있다.

송신 신호 x(t)가 입력되면, 어드레스 생성 회로(15d)는, 송신 신호 x(t)의 파워 p(=x²(t))를 연산하고, 연산된 송신 신호 x(t)의 파워 p(=x²(t))에 일의로 대응하는 어드레스를 생성하고, 판독 어드레스의 지정 정보(AR)로서 출력한다.

그리고, 이 판독 어드레스에 저장된 왜곡 보상 계수 h_n _-1(p)이 룩업 테이블(15e)로부터 판독되어, 참조 부호 15a에서의 왜곡 보상 처리에 이용된다.

룩업 테이블(15e)에 저장한 왜곡 보상 계수의 갱신을 위한 갱신값은, 왜곡 보상 계수 연산부(16)에 의해 연산된다.

즉, 왜곡 보상 계수 연산부(16)는, 공액 복소 신호 출력부(15f) 및 승산기(15h∼15j)를 갖고 구성된다. 감산기(15g)에 의해, 송신 신호 x(t)와 귀환 복조 신호 y(t)의 차 e(t)를 출력한다. 승산기(15h)는, 왜곡 보상 계수 h_n _-1(p)과 y*(t)의 승산을 행하여, 출력 u*(t)(=h_n _-1(p)y*(t))를 얻는다. 승산기(15i)는, 감산기(15g)의 차 출력 e(t)와 u*(t)의 승산을 행한다. 승산기(15j)는, 스텝 사이즈 파라미터 μ와 승산기(15i)의 출력을 승산한다.

계속해서, 가산기(15k)는, 왜곡 보상 계수 h_n _-1(p)과 승산기(15j)의 출력 μe(t)u*(t)를 가산하여, 룩업 테이블(15e)의 갱신값을 얻는다.

그리고, 이 갱신값은, 어드레스 생성 회로(15d)가 송신 신호의 파워 p(=x²(t))에 일의로 대응하는 어드레스로서 지정한 기입 어드레스(AW)에 기억된다.

또한, 판독 어드레스와 기입 어드레스는 동일한 어드레스이지만, 갱신값을 얻기까지 연산 시간 등이 필요로 되기 때문에, 지연부(15m)에 의해, 판독 어드레스를 지연시켜 기입 어드레스로서 이용하고 있다.

지연부(15m, 15n, 15p)는, 송신 신호 x(t)가 입력되고 나서 귀환 복조 신호 y(t)가 감산기(15g)에 입력될 때까지의 지연 시간 D를 송신 신호에 부가한다. 지연부(15m, 15n, 15p)에 설정하는 지연 시간 D는, 예를 들면, 송신용 전력 증폭기(15b)에서의 지연 시간을 D0, 귀환계(15c)의 지연 시간을 D1로 하면, D=D0+D1을 만족시키도록 결정한다.

상기 구성에 의해, 이하에 기재하는 연산이 행해진다.

h_n(p)=h_n _-1(p)+μe(t)u*(t)

e(t)=x(t)-y(t)

y(t)=h_n _-1(p)x(t)f(p)

u*(t)=x(t)f(p)=h_n _-1(p)

y*(t)

p=│x(t)│²

단, x, y, f, h, u, e는 복소수, *는 공액 복소수이다.

상기 연산 처리를 행함으로써, 송신 신호 x(t)와 귀환 복조 신호 y(t)의 차신호 e(t)가 최소로 되도록 왜곡 보상 계수 h(p)가 갱신되고, 최종적으로 최적의 왜곡 보상계 수치에 수속하여, 송신용 전력 증폭기(6)의 왜곡이 보상된다.

특허 문헌1 : PCT 국제 공개 WO2003/103163호 공보

<발명의 개시>

<발명이 해결하고자 하는 과제>

여기서, 왜곡 디바이스인 송신용 전력 증폭기(6)의 특성과, 룩업 테이블(15e)에 기억되는 왜곡 보상 계수에 대해서 고찰한다. 도 6A는 송신용 전력 증폭기(6)의 진폭 대 이득 특성을 도시하는 도면이고, 도 6B는 송신용 전력 증폭기(6)의 진폭 대 위상 특성을 도시하는 도면이다.

진폭 대 이득 특성 및 진폭 대 위상 특성 모두 진폭이 커지면, 이득이 감소하고, 위상 회전량이 커진다고 하는 왜곡 특성을 갖는다. 따라서, 이러한 송신 신호의 진폭, 즉 송신 신호 파워에 따른 이득 감소 및 위상 회전량을 부정하는 방향의 왜곡 보상계 수치를 제공하는 것이 필요하다.

따라서, 룩업 테이블은, 송신 신호의 레벨에 일의로 대응하는 어드레스에 왜곡 보상 계수를 기억하고, 송신 신호의 레벨에 일의로 대응하는 어드레스로부터 왜곡 보상 계수를 출력하지만, 왜곡 보상 계수는, 앞서 설명한 갱신 처리를 충분히 행함으로써 세련되어, 최적의 왜곡 보상 계수로 된다.

그러나, 송신 신호의 레벨은 일정하게 변화되는 것이 아니라, 치우침을 갖고 있기 때문에, 갱신될 확률이 낮은 왜곡 보상 계수도 존재한다. 이와 같이, 갱신되는 빈도가 적으면, 왜곡 보상 계수로서의 신뢰도도 낮고, 산발적인 갱신에 의해 최적값으로부터 떨어진 값으로 갱신되어 있는 것으로 하면, 송신 주파수의 변화 등에 의해, 갑자기, 빈번하게 왜곡 보상 계수로서 적용하면, 왜곡 보상 처리가 안정될 때까지 시간이 걸리거나, 갱신 처리에 의해 계수의 값이 발산하게 되는 경우도 있다.

따라서, 본 발명의 목적은, 갱신 빈도가 적은 왜곡 보상 계수에 의해 왜곡 보상 처리에 악영향이 생기는 것을 회피하는 것을 목적으로 한다.

<과제를 해결하기 위한 수단>

상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제1 양태로서, 지정된 기입 어드레스에 왜곡 보상 계수를 기억하고, 지정된 판독 어드레스에 기억하고 있는 왜곡 보상 계수를 출력하는 기억부와, 상기 기억부로부터 출력된 왜곡 보상 계수를 이용하여 송신 신호에 왜곡 보상 처리를 실시하는 프리디스토션부와, 상기 왜곡 보상 처리 전의 송신 신호와, 증폭기에 의한 증폭 후의 송신 신호에 기초하여 왜곡 보상 계수를 연산하는 왜곡 보상 연산부와, 상기 왜곡 보상 처리 전의 송신 신호의 레벨에 따라서 기입 어드레스를 지정하는 어드레스 생성부를 구비하고, 상기 어드레스 생성부는, 동일한 레벨이어도 서로 다른 기입 어드레스를 지정 가능한 것을 특징으로 한다.

상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제2 양태로서, 제1 양태에서, 상기 어드레스 생성부는, 상기 송신 신호의 파워에 서로 다른 계수를 승산, 또는, 서로 다른 오프셋값을 가산함으로써, 동일한 레벨이어도 서로 다른 기입 어드레스를 지정하는 것을 특징으로 한다.

상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제3 양태로서, 제1 양태에서, 상기 계수 또는 상기 오프셋값은, 정기적으로 변경되는 것을 특징으로 한다. 상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제4 양태로서, 상기 어드레스 생성부는, 적어도 2차원의 어드레스를 기입 어드레스로서 지정하고, 제1 차원의 어드레스는, 현재의 송신 신호의 파워에 따른 어드레스를 지정하고, 제2 차원의 어드레스는, 현재의 송신 신호의 파워와 전회의 송신 신호의 파워의 변화량에 따른 어드레스를 지정하는 것을 특징으로 한다.

또한, 상기의 본 발명의 목적을 달성하는 왜곡 보상 장치는, 제5 양태로서, 왜곡 보상 처리 전의 상기 송신 신호의 파워를 p로 할 때, 상기 어드레스 생성부는, 상기 제1 차원의 어드레스를, P(t)=G1×log(p)+N1에 의해 구하고, 상기 제2 차원의 어드레스를, ΔP=G2×{P(t)-P(t-1)}+N2에 의해 구하고, 적어도 계수 G1, G2, 오프셋값 N1, N2 중의 어느 하나의 값을 변화시킴으로써, 왜곡 보상 처리 전의 상기 송신 신호의 레벨이 동일하여도 서로 다른 기입 어드레스를 지정하는 것을 특징으로 한다.

<발명의 효과>

본 발명에 따르면, 송신 신호의 레벨이 동일하여도, 왜곡 보상 계수를 기억시키기 위한 기입 어드레스가, 변화 가능하게 되므로, 갱신 빈도가 적은 왜곡 보상 계수에 의해 왜곡 보상 처리에 악영향이 생기는 것을 회피할 수 있다.

또한, 기억부의 유효 이용과, 입력 데이터가 변화되었을 때의 일시적인 왜곡특성의 열화를 회피하는 것이 가능하다.

도 1은 종래의 무선기에서의 송신 장치의 일례를 도시하는 블록도.

도 2는 송신용 전력 증폭기의 입출력 특성(왜곡 함수 f(p)를 가짐)을 도시하는 도면.

도 3은 비직선 특성에 의해 발생하는 비선형 왜곡을 설명하는 도면.

도 4는 DSP(digital Signal Processor)를 이용한 디지털 비선형 왜곡 보상 기능을 구비한 송신 장치의 블록도.

도 5는 도 4에서의 왜곡 보상부(9)에서 적응 LMS에 의한 왜곡 보상 처리를 행하는 경우의 설명도.

도 6A는 송신용 전력 증폭기(6)의 진폭 대 이득 특성을 도시하는 도면.

도 6B는 송신용 전력 증폭기(6)의 진폭 대 위상 특성을 도시하는 도면.

도 7A는 룩업 테이블(15e)에서의 왜곡 보상계 수치의 참조 횟수의 분포를 도시하는 도면.

도 7B는 도 7A의 단면 A에서의 참조 횟수를 도시하는 도면.

도 8은 본 발명에 따른 디지털 비선형 왜곡 보상 기능을 갖는 왜곡 보상 장치의 실시예 구성을 구비하는 송신 장치의 블록도.

도 9A는 어드레스 생성 회로(15d)의 제1 실시예를 도시하는 도면.

도 9B는 어드레스 생성 회로(15d)의 제2 실시예를 도시하는 도면.

도 10A는 도 7A에 대응하는 본 발명을 적용하였을 때의, 각 어드레스 위치에서의 룩업 테이블의 참조 횟수(갱신 기입)를 도시하는 도면.

도 10B는 도 7B에 대응하는 본 발명을 적용하였을 때의, 룩업 테이블의 참조 횟수(갱신 기입)의 평균화를 도시하는 도면.

<부호의 설명>

1 : 송신 신호 발생 장치

2 : 시리얼/패러럴 변환 회로

9 : 왜곡 보상부

3, 52 : D/A 변환기

4 : 직교 변조기

5 : 주파수 변환기

6 : 송신용 전력 증폭기

13 : A/D 변환기

7 : 안테나

6 : 왜곡 보상 계수 생성 회로

30 : 제어 블록

31 : 버스

32 : CPU

33 : 불휘발성 메모리

<발명을 실시하기 위한 최량의 형태>

이하에 도면을 따라 본 발명의 실시 형태예를 설명한다. 또한, 실시 형태예는 본 발명의 이해를 위한 것으로서, 본 발명의 기술적 범위가 이에 한정되는 것은 아니다.

도 8은, 본 발명에 따른 디지털 비선형 왜곡 보상 기능을 갖는 왜곡 보상 장치의 실시예 구성을 구비하는 송신 장치의 블록도이다.

도 4 및 도 5와 마찬가지의 기능을 갖는 부위에는 동일한 참조 번호를 붙이고 있다.

도 8에서, 왜곡 보상 장치(9)는, 제어 블록(30)을 갖고, 제어 블록(30)은, 버스(31)에 접속된 CPU(32) 및 불휘발성 메모리(33)를 갖는다. 어드레스 생성 회로(15q)를 갖는다.

왜곡 보상 계수 생성 회로(16)는, 도 5에서의 회로와 마찬가지로 동작하지 만, 도 8에 도시하는 실시 형태예에서는, 왜곡 보상 계수 생성 회로(16)와 왜곡 보상 계수를 저장하는 룩업 테이블(15e) 사이에 갱신 스위치(21)를 갖고 있다.

어드레스 생성 회로(15q)의 예로서, 도 9A에 도시하는 회로를 이용할 수 있다.

여기서, 도 9A를 이용하여, 어드레스 생성 회로의 일례를 설명한다.

또한, 이하의 예에서는, 어드레스 생성 회로는, 2차원의 어드레스를 지정하지만, 1차원으로 할 수도 있다. 이 경우, 예를 들면, 후술하는 P(t)를 1차원의 어드레스로서 사용하면 된다.

그런데, 송신 신호 발생 장치(1)로부터 입력되는 송신 신호 X(t)는 복소 신호이고, 그 실부를 Xre(t), 허부를 Xim(t)으로 나타낼 때, 어드레스 생성 회로(15q)는, 제곱합 연산부(150)에서 제곱값을 연산하고, 다시 그 합 p(=Xre(t)²+Xim(t)²)를 구하여 출력한다.

계속해서, p는 LOG 변환부(151)에서 대수값(=log(p))으로 변환된다. 대수값(=log(p))은, 지연부(152)와 Δp 계산부(153)에 입력된다. 지연부(152)는, 대수값(=log(p))을 Δp 계산부(153)에서의 처리 시간분 지연하여 출력한다.

Δp 계산부(153)는, 금회의 송신 신호의 파워 P(t)와 전회의 파워 P(t-1)의 차분 {P(t)-P(t-1)}을 계산한다.

따라서, 지연부(152)로부터의 출력 log(p) 및, Δp 계산부(153)로부터의 출력 {P(t)-P(t-1)}이 동기하여 얻어진다.

지연부(152)로부터의 출력 및 Δp 계산부(153)로부터의 출력에 대하여, 다시 승산 회로(154a, 154b)에 의해 각각 승산 계수 G1, G2가 곱하여지고, 가산기(155a, 155b)에서 오프셋값 N1, N2가 가산된다.

가산기(155a)로부터 출력 P(t)(=G1×log(p)+N1)가, 룩업 테이블(15e)의 X축 방향 어드레스(제1 차원의 어드레스)로서 공급된다.

한편, 가산기(155b)로부터 출력 ΔP(=G2×(Pt-Pt-1)+N2P(t))가 룩업 테이블(15e)의 Y축 방향 어드레스(제2 차원의 어드레스)로서 공급된다.

따라서, 송신 신호 x(t)가 입력되면，P(t)(=G1×log(p)+N1), ΔP(=G2×(Pt-Pt-1)+N2P(t))의 조가 판독 어드레스(AR)로서 어드레스 생성 회로(15q)로부터 출력되고, 그 판독 어드레스에 저장된 왜곡 보상 계수가 판독되어, 참조 부호 15a에서의 왜곡 보상 처리가 행해진다.

그리고, 판독 어드레스를 참조 부호 15m에 의해 지연시킨 기입 어드레스에, 그 송신 신호 x(t)와 귀환한 송신 신호의 차분에 따라서 왜곡 보상 계수 생성 회로로부터 출력된 왜곡 보상 계수의 갱신값을 룩업 테이블(15e)이 기억한다.

단, 이 실시 형태에서는，이러한 승산 계수 G1, G2 및 오프셋값 N1, N2 중의 어느 하나 이상을 변화시킴으로써, 왜곡 보상 처리 전에서의 송신 신호의 파워가 동일한 파워이어도, 서로 다른 어드레스로서 출력 가능하게 한다.

·「어드레스 제어의 제1 예」

즉, CPU(32)는, 승산 계수 G1, G2 및 오프셋값 N1, N2 중의 어느 하나 이상을, 소정의 주기로 변화시키는 제어를 행함으로써, 송신 신호가 동일한 레벨이어 도, 서로 다른 판독(기입) 어드레스를 생성하는 것이다.

또한, 이 예에서는, 기입 어드레스는 판독 어드레스를 단지 지연시킴으로써 생성하기 때문에, 승산 계수, 오프셋값의 변화는 판독 어드레스, 기입 어드레스 모두에 마찬가지의 변화로 된다.

예를 들면, N의 값을 어드레스 생성마다 +1, 0, -1 사이에서 순서대로 절환하도록 CPU에 의해 제어함으로써, 왜곡 보상 계수의 갱신값의 기입 어드레스를 변화시키는 것이다.

이에 의해, 인접하는 어드레스를 변화시켜, 출현 빈도가 적은 어드레스로 변환할 수 있어, 갱신 빈도가 적은 왜곡 보상 계수가 발생하는 것을 억제할 수 있다.

또한, 이 때, 인접하는 어드레스를 변화시켜, 출현 빈도가 적은 어드레스로 변환하고 있으므로, 송신 신호의 파워로서도 그다지 차는 없기 때문에, 왜곡 보상 계수의 갱신값으로서도 최적값에 가까운 값으로 된다.

물론, X축 방향뿐만 아니라, Y축 방향에 대해서도, 송신 신호의 파워의 변화의 양이 근사하는 인접하는 어드레스를 변화시키고 있으므로, 마찬가지로 왜곡 보상 계수의 갱신값으로서도 최적값에 가까운 값으로 된다.

승산 계수 G를 변화시킨 경우도, 출현 빈도가 적은 어드레스를 강제적으로 생성할 수 있게 된다. 또한, G를 크게 하면, 파워의 변화에 대한 어드레스의 변화량이 커진다. 또한，G를 작게 하면 파워의 변화에 대한 어드레스의 변화량이 작아진다.

·「어드레스 제어의 제2 예」

이 예에서는, 판독 어드레스의 생성 시에는, 이와 같이, 승산 계수 G1, G2 및 오프셋값 N1, N2를 변화시킬 필요는 없으며, 왜곡 보상 처리 전의 송신 신호의 파워에 의해 일의로 정해지는 어드레스를 출력한다. 즉, G1, G2, N1, N2는 고정의 값으로 한다.

그리고, 기입 어드레스의 생성 시에는, 승산 계수로서, G1', G2', 오프셋값N1', N2'를 이용하여, 적어도 어느 하나 G1, G2, N1, N2에 대하여 변화시킨 값으로 한다.

도 9B는, 제어의 제2 예에 대응하는 어드레스 생성 회로(15q)의 예를 도시하는 도면이다. 동작에 대해서 간단히 설명하면, 판독 어드레스 생성 시에는, CPU는, N1, N2로서 0을 설정하고, 기입 어드레스의 생성 시에는, N1', N2'의 값을 +1, 0, -1 사이에서 절환함으로써, 왜곡 보상 계수의 갱신값의 기입 어드레스를 변화시키는 것이다.

한편, 왜곡 보상 계수 생성 회로(16)에서, 앞서 도 5에서 설명한 바와 같이, 송신 신호(t)와, 왜곡 디바이스인 송신용 전력 증폭기(6)의 피드백 출력에 기초하여, 이들 차를 0에 가깝게 하는 왜곡 보상 계수가 구해진다.

또한, 바람직하게는, 왜곡 보상 계수의 갱신 기간과, 비갱신 기간을 형성하기 위해서, 갱신 스위치(21)를 설치하고, 이 스위치가 ON 상태에 있을 때에, 룩업 테이블(15e)에 갱신값을 보내어 왜곡 보상 계수의 갱신을 행하고, OFF일 때에는 갱신을 삼가는 것이 바람직하다.

따라서, 갱신 처리 OFF의 기간에서는，CPU(32)는, 전술한 어드레스 제어의 제1 예, 제2 예의 동작을 행하지 않고, 승산 계수, 오프셋값을 고정의 소정 값으로 하여 왜곡 보상 계수의 판독 어드레스를 생성하면 된다.

이상과 같이, 어드레스 생성 회로(15q)에 의하면, 왜곡 보상 처리 전의 송신 신호가 동일한 파워이었다고 해도 왜곡 보상 계수 생성 회로(16)에 의해 구해진 갱신용의 왜곡 보상 계수를 복수의 서로 다른 어드레스에 기입할 수 있다.

도 7A는, 앞에 설명한 바와 같이, 전술한 본 발명에 따르는 어드레스 제어를 행하지 않는 경우의 룩업 테이블에서의 왜곡 보상계 수치의 참조 횟수의 분포를 도시하는 도면이고, 도 7B는, 도 7A의 단면 A에서의 참조 횟수를 도시하는 도면이다.

이 단면 A에서의 참조 횟수를 보고 이해할 수 있는 바와 같이, 룩업 테이블의 왜곡 보상 계수의 갱신이 적은 부분에서는 왜곡 보상 계수 갱신이 행해지지 않는 어드레스가 존재한다.

이와 같은 상태에서는, 인접하는 어드레스 위치의 왜곡 보상 계수의 갱신 빈도가 극단적으로 서로 다르게 된다. 이에 의해, 입력 데이터에 큰 변화(예를 들면, 파워의 변동이나 캐리어 주파수의 변경)가 발생하였을 때에, 룩업 테이블에서 지금까지 왜곡 보상 계수가 거의 갱신되지 않았던 어드레스 포인트를 높은 확률로 참조할 가능성이 있다. 이와 같은 경우, 일시적으로 왜곡 특성이 열화되게 될 뿐만 아니라 경우에 따라서는 계수가 증대되어 수속하지 않는 상태가 발생하게 된다.

한편, 전술한 어드레스 제어를 행함으로써 도 10A, 도 10B에 도시한 바와 같이 룩업 테이블(15e)의 각 어드레스 위치에서의 참조 횟수(갱신 기입)를 평균화시키는 것이 가능하다.

따라서, 본 발명에 의해, 갱신 빈도가 적은 왜곡 보상 계수에 의해 왜곡 보상 처리에 악영향이 생기는 것을 회피할 수 있어, 본 발명의 보상 장치에서의 적용에 의해 고품질의 송신기의 제공이 가능하다.

Claims

지정된 기입 어드레스에 왜곡 보상 계수를 기억하고, 지정된 판독 어드레스에 기억하고 있는 왜곡 보상 계수를 출력하는 기억부와,

상기 기억부로부터 출력된 왜곡 보상 계수를 이용하여 송신 신호에 왜곡 보상 처리를 실시하는 프리디스토션부와,

상기 왜곡 보상 처리 전의 송신 신호와, 증폭기에 의한 증폭 후의 송신 신호에 기초하여 왜곡 보상 계수를 연산하는 왜곡 보상 연산부와,

상기 왜곡 보상 처리 전의 송신 신호의 파워에 따라서 기입 어드레스를 지정하는 어드레스 생성부를 구비하고,

상기 어드레스 생성부는, 동일한 송신 신호의 파워이어도 서로 다른 기입 어드레스를 지정 가능한 것을 특징으로 하는 왜곡 보상 장치.
제1항에 있어서,

상기 어드레스 생성부는, 상기 송신 신호의 파워에 서로 다른 계수를 승산, 또는, 서로 다른 오프셋값을 가산함으로써, 동일한 송신 신호의 파워이어도 서로 다른 기입 어드레스를 지정하는 것을 특징으로 하는 왜곡 보상 장치.
제2항에 있어서,

상기 계수 또는 상기 오프셋값은, 정기적으로 변경되는 것을 특징으로 하는 왜곡 보상 장치.
제1항에 있어서,

상기 어드레스 생성부는, 적어도 2차원의 어드레스를 기입 어드레스로서 지정하고,

제1 차원의 어드레스는, 현재의 송신 신호의 파워에 따른 어드레스를 지정하고,

제2 차원의 어드레스는, 현재의 송신 신호의 파워와 전회의 송신 신호의 파워의 변화량에 따른 어드레스를 지정하는 것을 특징으로 하는 왜곡 보상 장치.
제4항에 있어서,

왜곡 보상 처리 전의 상기 송신 신호의 파워를 p로 할 때,

상기 어드레스 생성부는,

상기 제1 차원의 어드레스를, P(t)=G1×log(p)+N1 (단, P(t)는 현재의 송신 신호의 파워)에 의해 구하고,

상기 제2 차원의 어드레스를, ΔP=G2×{P(t)-P(t-1)}+N2 (단, P(t-1)은 전회의 송신 신호의 파워)에 의해 구하고,

적어도 계수 G1, G2, 오프셋값 N1, N2 중의 어느 하나의 값을 변화시킴으로써, 왜곡 보상 처리 전의 상기 송신 신호의 파워가 동일하여도 서로 다른 기입 어드레스를 지정하는 것을 특징으로 하는 왜곡 보상 장치.