JP5861521B2 - 送信装置及びルックアップテーブルの更新方法 - Google Patents

送信装置及びルックアップテーブルの更新方法 Download PDF

Info

Publication number
JP5861521B2
JP5861521B2 JP2012062893A JP2012062893A JP5861521B2 JP 5861521 B2 JP5861521 B2 JP 5861521B2 JP 2012062893 A JP2012062893 A JP 2012062893A JP 2012062893 A JP2012062893 A JP 2012062893A JP 5861521 B2 JP5861521 B2 JP 5861521B2
Authority
JP
Japan
Prior art keywords
distortion compensation
signal
power
unit
gain adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012062893A
Other languages
English (en)
Other versions
JP2013197897A (ja
Inventor
聡之 松原
聡之 松原
車古　英治
英治 車古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012062893A priority Critical patent/JP5861521B2/ja
Priority to US13/716,116 priority patent/US8855232B2/en
Publication of JP2013197897A publication Critical patent/JP2013197897A/ja
Application granted granted Critical
Publication of JP5861521B2 publication Critical patent/JP5861521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、送信装置及びルックアップテーブルの更新方法に関する。
近年、無線通信システムにおいて、デジタル化により高能率に伝送する方式が多く採用されるようになっている。多値位相変調方式を適用する無線通信システムでは、送信側で電力増幅器の増幅特性を直線化して非線形歪を抑え、隣接チャネルからの漏洩電力を低減する技術が特に重要である。
また、線形性に劣る電力増幅器を使用した場合には、非線形歪が生じる。このため、線形性に劣る電力増幅器を使用しつつ電力効率の向上を図る場合には、非線形歪を補償する技術が必須である。
図１は、送信装置の一例を示すブロック図である。
送信信号発生装置１は、デジタルデータ列を発生する。送信信号発生装置１は、シリアル／パラレル変換器（Ｓ／Ｐ）２へ、シリアルのデジタルデータ列を入力する。
シリアル／パラレル変換器２は、送信信号発生装置１からのデジタルデータ列を１ビットずつ交互に振り分けて同相成分信号と直交成分信号の２系列に変換する。同相成分信号はＩ信号（Ｉｎ−Ｐｈａｓｅ ｃｏｍｐｏｎｅｎｔ）と呼ばれ、直交成分信号はＱ信号（Ｑｕａｄｒａｔｕｒｅ ｃｏｍｐｏｎｅｎｔ）と呼ばれる。同相成分信号及び直交成分信号は、Ｄ／Ａ変換器（Ｄ／Ａ）３へ入力される。
Ｄ／Ａ変換器３は、シリアル／パラレル変換器２からのＩ信号、及びＱ信号をアナログのべ一スバンド信号に変換して直交変調器４へ入力する。
直交変調器４は、Ｄ／Ａ変換器３からのアナログのベースバンド信号に変換されたＩ信号、及びＱ信号に、それぞれ基準搬送波と、基準搬送波を９０°移相した搬送波を乗算する。直交変調器４は、アナログのベースバンド信号に基準搬送波を乗算した信号と、アナログのベースバンド信号に基準搬送波を９０°移相した搬送波を乗算した信号とを加算することにより直交変換を実行し、出力する。直交変調器４からの出力信号は、周波数変換器５へ入力される。
周波数変換器５は、直交変調信号と、局部発振信号とをミキシングして、無線周波数へ変換し、電力増幅器６へ入力する。
電力増幅器６は、周波数変換器５からの無線周波数信号を電力増幅して空中線（アンテナ）７より空中に放射する。
ここで、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）等の移動通信方式においては、送信電力は１０ｍＷ〜数１０Ｗと大きい。
図２は、電力増幅器６の入出力特性の一例を示す。図２において、横軸は入力信号の電力（入力電力）［ｄＢ］であり、縦軸は出力信号の電力（出力電力）［ｄＢ］である。図２には、電力増幅器６が、入出力特性として歪関数ｆ（ｐ）を有する場合の例について示す。
点線で示されるように、入力電力と、出力電力との間の関係は、非直線性となる。つまり、入力電力と、出力電力との間の関係は、非線形となる。入力電力と、出力電力との間の関係が非直線特性となることにより、非線形歪が発生する。
図３は、送信周波数ｆ０周辺の周波数スペクトラムの一例を示す。図３において、横軸は周波数である。図３においては、非線形歪みが発生する前の特性ａを破線により示し、非線形歪みが発生した後の特性ｂを実線により示す。つまり、非線形歪みが発生しない理想的な特性を特性ａにより表す。
特性ｂは、特性ａと比較して、サイドローブが持ち上がる。サイドローブが発生することにより、隣接チャネルへ、送信波が漏洩する。隣接チャネルへ送信波が漏洩することにより、隣接妨害を生じる。すなわち、図２に示される非線形歪が大きくなるほど、図３に示されるように、隣接周波数チャネルに漏洩する送信波の電力が大きくなる。
隣接周波数チャネルに漏洩する送信波の電力（漏洩電力）の大きさは、ＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）により表される。ＡＣＰＲは、着目するチャネルの電力と、隣接チャネルへ漏洩する漏洩電力との比により表される。着目するチャネルの電力は、図３のＡ−Ａ´線間のスペクトラムの面積により表される。隣接チャネルへの漏洩電力は、図３のＢ−Ｂ´線間の隣接チャネルへ漏洩するスペクトラムの面積により表される。漏洩電力は、他チャネルに対して雑音となり、その他チャネルの通信品質を劣化させる。よって、漏洩電力は、厳しく規定されている。
漏洩電力は、例えば、図２に示される、電力増幅器の線形領域（「線形領域Ｉ」により示す）で小さく、非線形領域（「線形領域ＩＩ」により示す）で大きくなる。
入力電力が高くなるに従って、線形領域から非線形領域となるため、電力増幅器で高出力を得るためには、線形領域を広くする必要がある。しかし、線形領域を広くするには、実際に必要な能力以上の電力増幅器が必要となる。このため、高コスト及び送信装置のサイズを大きくせざるを得ず、不利となる問題がある。
無線装置に関して、送信電力の歪を補償する機能を付加することが知られている（例えば、特許文献１、２参照）。
特開２００１−１８９６８５号公報 特開２００７−４９２５１号公報
デジタル非線形歪補償方式（ＤＰＤ： Ｄｉｇｉｔａｌ ＰｒｅＤｉｓｔｏｒｔｉｏｎ）の適応制御を利用した送信装置では、変調信号により直交変調して得られる搬送波を帰還させ、検波する。該送信装置では、変調信号（送信ベースバンド信号）の振幅と帰還信号（帰還ベースバンド信号）の振幅をデジタル変換して比較し、比較結果に基づいて歪補償係数をリアルタイムに更新する。この種の送信装置では、歪補償係数を記憶する際に、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）が利用される。
電力増幅器では、飽和領域で、入力電力と出力電力との間の関係が非線形となる。つまり、入力電力が大きいと歪が発生し易い。従って、信号の平均電力を急激に増大させた場合には、入力電力が急激に増大するため、ＤＰＤの適応制御が間に合わず、スプリアスが発生することが多い。
図４は、ＤＰＤの適応制御が行われる場合のＬＵＴの参照範囲の一例を示す。図４において、横軸は、歪補償係数を指定するためのアドレスを示す。アドレスはデシベル（ｄＢ）により表され、値が大きくなるに従って高電力となる。図４には、アドレスの範囲の一例として０から１００が示される。アドレスの範囲は、１００未満であってよいし、１０１以上であってもよい。
図４の上図は、入力電力が小さい場合のＬＵＴの参照範囲の一例を示す。
入力電力に応じて、ＬＵＴにおける歪補償係数の参照範囲が更新される。具体的には、入力電力の増減に応じて、ＬＵＴにおける歪補償係数の参照範囲が増減する。入力電力が小さい場合には、入力電力に応じて更新されるＬＵＴの歪補償係数の範囲が追従できるため、ＤＰＤによる適応制御が可能である。図４には、入力電力の範囲と、更新されたＬＵＴにおける歪補償係数の参照範囲とが略同一の場合の例が示される。
図４の下図は、入力電力が大きい場合のＬＵＴの参照範囲の一例を示す。
入力電力に応じて、ＬＵＴにおける歪補償係数の参照範囲が更新される。具体的には、入力電力の増減に応じて、ＬＵＴにおける歪補償係数の参照範囲が増減する。しかし、入力電力が大きい場合には、入力電力に対してＬＵＴの歪補償係数の参照範囲が追従できず、ＤＰＤによる適応制御ができない範囲が生じる。入力電力に対して、出力電力の歪みが大きくなるためである。ＤＰＤによる適応制御の際に参照できない範囲の歪補償係数が指定された場合、急激に電力が大きくなることによりスプリアスが発生することがある。スプリアスは、妨害波と呼ばれることもある。図４には、入力信号の範囲よりも、ＬＵＴの参照範囲が狭い場合の例が示される。
スプリアスの発生を低減する方法の一つとして「ランプアップ制御」が知られている。
ランプアップ制御では、低い出力電力から、徐々に増加させて所望の出力電力となるように制御される。徐々に出力電力を増加させることにより妨害波も段階的に発生するが、ＤＰＤの適応制御を間に合わせることができる。出力電力を徐々に増加させることにより、所望の出力電力に変更した際にスプリアスが発生することを低減できる。
図５は、ランプアップ制御が行われる場合のＬＵＴの参照範囲の一例を示す。図５において、横軸は、歪補償係数を指定するためのアドレスを示す。図５は、入力電力を徐々に増加させた場合の入力電力の範囲と、ＬＵＴにおける歪補償係数の参照範囲との間の関係を示す。図５には、アドレスの範囲の一例として０から１００が示される。アドレスの範囲は、１００未満であってもよいし、１０１以上であってもよい。
ランプアップ制御を利用した場合でも、入力電力を増加させた際に、ＤＰＤの適応制御の際に参照できない範囲の歪補償係数が指定されることがある。参照できない範囲の歪補償係数が指定された場合、急激に電力が大きくなることによりスプリアスが発生することがある。特に、電力増幅器の飽和領域を参照するような場合には、適応制御前の初期ＬＵＴと、適応制御後のＬＵＴの差分が大きく、スプリアスが大きくなる。
そのため、ランプアップ制御だけでは防げないスプリアスの発生を低減する方法が求められている。
開示の送信装置は、スプリアスの発生を低減することを目的とする。
開示の一実施例の送信装置は、
送信電力と、該送信電力で送信する際に発生する歪を補償するための歪補償係数とを対応させて記憶する記憶部と、
送信信号の送信電力に対して適用する第１のゲイン調整値を所定のステップで増加させるゲイン調整部と、
前記第１のゲイン調整値を適用された送信信号に対し、前記記憶部に記憶された歪補償係数を用いて歪補償処理を行う信号処理部と、
前記歪補償処理後の送信信号に対して電力増幅を行う電力増幅部と
を有し、
前記信号処理部は、
前記第１のゲイン調整値よりも大きい値の第２のゲイン調整値を適用された送信信号の送信電力に応じた歪補償係数を前記記憶部から参照し、前記参照した歪補償係数を用いて前記第１のゲイン調整値を適用された送信信号の歪補償処理を行い、
前記歪補償処理が行われる前の送信信号と前記電力増幅部の出力から帰還させた送信信号とに基づいて、前記第２のゲイン調整値を適用された送信信号の送信電力に応じた歪補償係数を更新する。
開示の実施例によれば、スプリアスの発生を低減できる。
送信装置の一例を示す図である。 電力増幅器の入出力特性の一例を示す図である。 送信周波数周辺の周波数スペクトラムの一例を示す図である。 デジタル非線形歪補償方式により適応制御が行われる場合のＬＵＴの参照範囲の一例を示す図である。 ランプアップ制御が行われる場合のＬＵＴの参照範囲の一例を示す図である。 基地局の一実施例を示す図である。 送信装置の一実施例を示す機能ブロック図である。 歪補償部の詳細を含む送信装置の一実施例を示す図である。 ＬＵＴ参照範囲の制御の一実施例を示す図である。 アドレス生成回路の一実施例を示す機能ブロック図である。 送信装置の動作の一実施例を示すフローチャートである。 歪補償部の詳細を含む送信装置の一変形例を示す図である。 ＬＵＴ参照範囲の制御の一変形例を示す図である。 送信装置の動作の一変形例を示すフローチャートである。 ＬＵＴ参照範囲を示す図である。
以下、図面に基づいて、実施例を説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
＜基地局１００＞
図６は、基地局１００の一実施例を示す。図６には、主に、送信処理に関する部分が示される。
基地局１００は、無線装置（ＲＥ：Ｒａｄｉｏ Ｅｑｕｉｐｍｅｎｔ）１０２と、無線制御装置（ＲＥＣ： Ｒａｄｉｏ Ｅｑｕｉｐｍｅｎｔ Ｃｏｎｔｒｏｌ）１０４とを有する。
無線装置１０２と、無線制御装置１０４との間は、例えば光ファイバー等により接続されてもよい。光ファイバー等により無線装置１０２と無線制御装置１０４との間を接続することにより、無線制御装置１０４から、無線装置１０２を分離することができる。また、アンテナの近傍に無線装置１０２を設置することができるため、ケーブルロスを低減でき、基地局１００の消費電力を低減できる。
無線装置１０２は、アンテナ１０５と、方向性結合器１０６と、電力増幅器（ＰＡ： Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）１０８と、アップコンバータ１１０と、Ｄ／Ａ変換器１１２と、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）１１４と、コネクタ１１６と、ダウンコンバータ１１８と、Ａ／Ｄ変換器１２０と、ＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２２とを有する。
無線制御装置１０４からのデータ信号は、コネクタ１１６を介して、ＦＰＧＡ１１４に入力される。コネクタ１１６は、例えば、ＣＰＲＩ（Ｃｏｍｍｏｎ Ｐｕｂｌｉｃ Ｒａｄｉｏ Ｉｎｔｅｒｆａｃｅ）と呼ばれるもので構成されてもよい。ＦＰＧＡ１１４は、コネクタ１１６と接続される。ＦＰＧＡ１１４は、コネクタ１１６からのデータ信号に対して信号処理を行う。信号処理は、歪を補償する処理を含む。ＦＰＧＡ１１４は、Ｄ／Ａ変換器１１２へ、信号処理を行ったデータ信号を入力する。Ｄ／Ａ変換器１１２は、ＦＰＧＡ１１４と接続される。Ｄ／Ａ変換器１１２は、アナログ信号へ、ＦＰＧＡ１１４により信号処理が行われたデータ信号を変換する。Ｄ／Ａ変換器１１２は、アップコンバータ１１０へ、アナログ信号に変換したデータ信号を入力する。アップコンバータ１１０は、Ｄ／Ａ変換器１１２と接続される。アップコンバータ１１０は、Ｄ／Ａ変換器１１２からのアナログ信号をアップコンバートする。アップコンバータ１１０は、電力増幅器１０８へ、アップコンバートしたアナログ信号を入力する。電力増幅器１０８は、アップコンバータ１１０と接続される。電力増幅器１０８は、アップコンバータ１１０からの信号を増幅する。電力増幅器１０８は、アンテナ１０５から、増幅した信号を送信する。
方向性結合器１０６は、電力増幅器１０８と、アンテナ１０５と接続される。方向性結合器１０６は、ダウンコンバータ１１０へ、電力増幅器１０８からの信号を入力する。
ダウンコンバータ１１８は、方向性結合器１０６と接続される。ダウンコンバータ１１８は、方向性結合器１０６からの信号をダウンコンバートする。ダウンコンバータ１１８は、Ａ／Ｄ変換器１２０へ、ダウンコンバートした信号を入力する。
Ａ／Ｄ変換器１２０は、ダウンコンバータ１１８と接続される。Ａ／Ｄ変換器１２０は、デジタル信号へ、ダウンコンバータ１１８からの信号を変換する。Ａ／Ｄ変換器１２０は、ＦＰＧＡ１１４へ、デジタル信号へ変換した信号を入力する。
ＦＰＧＡ１１４は、Ａ／Ｄ変換器１２０と接続される。ＦＰＧＡ１１４は、Ａ／Ｄ変換器１２０からの信号を利用して、歪を補償する処理を行う。
ＭＰＵ１２２は、ＦＰＧＡ１１４と接続される。ＭＰＵ１２２は、ＦＰＧＡ１１４を制御する。ＦＰＧＡ１１４がＣＰＵ（図示無し）を有し、ＣＰＵによる制御に従って動作するようにしてもよい。
＜送信装置２００＞
図７は、送信装置２００の一実施例を示す。送信装置２００は、基地局１００に含まれてもよい。送信装置２００は、デジタル非線形歪補償方式に従って歪補償を行う。
送信装置２００は、アンテナ１０５と、方向性結合器１０６と、電力増幅器１０８と、アップコンバータ１１０と、直交変調器１２４と、Ｄ／Ａ変換器１１２と、ダウンコンバータ１１８と、直交検波器１２６と、Ａ／Ｄ変換器１２０と、基準搬送波発生器１２８と、歪補償部１３０と、Ｓ／Ｐ変換器１３２と、送信信号発生装置１３４とを有する。
歪補償部１３０により実行される処理は、ＦＰＧＡ１１４により実行されてもよい。送信信号発生装置１３４は、無線制御装置１０４に含まれてもよい。Ｓ／Ｐ変換器１３２により実行される処理は、ＦＰＧＡ１１４により実行されてもよいし、無線制御装置１０４により実行されてもよい。
送信信号発生装置１３４は、送信信号として、デジタルデータ群を発生する。送信信号発生装置１３４は、Ｓ／Ｐ変換器１３２へ、デジタルデータ群を入力する。Ｓ／Ｐ変換器１３２は、送信信号発生装置１３４と接続される。Ｓ／Ｐ変換器１３２は、送信信号発生装置１３４からのデジタルデータ群をＩ信号と、Ｑ信号の２系列の信号に変換し、歪補償部１３０へ入力する。歪補償部１３０は、Ｓ／Ｐ変換部１３２と接続される。歪補償部１３０は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）により構成されてもよい。
歪補償部１３０は、Ｓ／Ｐ変換器１３２からの信号に、プリディストーション処理を施す。歪補償部１３０は、Ｄ／Ａ変換器１１２へ、プリディストーション処理を施したＩ信号、Ｑ信号を入力する。Ｄ／Ａ変換器１１２は、アナログのベースバンド信号へ、歪補償部１３０からの信号を変換する。Ｄ／Ａ変換器１１２は、直交変調器１２４へ、アナログのベースバンド信号を入力する。
直交変調器１２４は、Ｄ／Ａ変換器１１２と接続される。直交変調器１２４は、Ｄ／Ａ変換器１１２からのＩ信号、及びＱ信号に、それぞれ基準搬送波発生器１２８から入力される基準搬送波、及び基準搬送波を９０°移相した信号を乗算する。直交変調器１２４は、Ｉ信号に基準搬送波を乗算した信号と、Ｑ信号に基準搬送波を９０°移相した信号を乗算した信号とを加算することにより直交変調を行う。直交変調器１２４は、アップコンバータ１１０へ、直交変調された信号を入力する。
基準搬送波発生器１２８は、直交変調器１２４と接続される。基準搬送波発生器１２８は、直交変調器１２４へ、基準搬送波、及び基準搬送波を９０°移相した信号を入力する。
アップコンバータ１１０は、直交変調器１２４と接続される。アップコンバータ１１０は、直交変調器１２４からの直交変調信号と局部発振信号とをミキシングすることにより周波数変換する。アップコンバータ１１０は、電力増幅器１０８へ、周波数変換した信号を入力する。
電力増幅器１０８は、アップコンバータ１１０と接続される。電力増幅器１０８は、アップコンバータ１１０からの信号を電力増幅する。電力増幅器１０８は、空中線（アンテナ）１０５から、電力増幅した信号を空中へ放射する。
方向性結合器１０６は、電力増幅器１０８と、アンテナ１０５と接続される。方向性結合器１０６は、ダウンコンバータ１１８へ、電力増幅器１０８からの信号を入力する。
ダウンコンバータ１１８は、方向性結合器１０６と接続される。ダウンコンバータ１１８は、方向性結合器１０６からの信号をダウンコンバートすることにより周波数変換する。ダウンコンバータ１１８は、直交検波器１２６へ、ダウンコンバートした信号を入力する。直交検波器１２６は、ダウンコンバータ１１８と接続される。直交検波器１２６は、ダウンコンバータ１１８からの信号に、それぞれ基準搬送波と、基準搬送波を９０°移相した信号を乗算することにより、直交検波を行う。直交検波器１２６は、直交検波を行うことにより、送信側におけるベースバンドのＩ信号、Ｑ信号を再現する。直交検波器１２６は、Ａ／Ｄ変換器１２０へ、再現したＩ信号、Ｑ信号を入力する。
基準搬送波発生器１２８は、直交検波器１２６と接続される。基準搬送波発生器１２８は、直交検波器１２６へ、基準搬送波と、基準搬送波を９０°移相した信号とを入力する。
Ａ／Ｄ変換器１２０は、直交検波器１２６と接続される。Ａ／Ｄ変換器１２０は、デジタル信号へ、直交検波器１２６からのＩ信号、Ｑ信号を変換する。Ａ／Ｄ変換器１２０は、歪補償部１３０へ、デジタル信号へ変換したＩ信号、Ｑ信号を入力する。
歪補償部１３０は、Ａ／Ｄ変換器１２０と接続される。歪補償部１３０は、所定のアルゴリズムを用いて適応信号処理を実施し、歪補償前の送信信号と、直交検波器１２６により復調されたフィードバック信号とを比較する。所定のアルゴリズムには、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムが含まれる。他のアルゴリズムを利用してもよい。
歪補償部１３０は、歪補償前の送信信号と、フィードバック信号との差が零となるように、歪補償係数ｈ（ｐｌ）を演算する。歪補償部１３０は、歪補償係数ｈ（ｐｌ）を更新する。歪補償係数ｈ（ｐｌ）を更新することにより、電力増幅器１０８で生じる非線形歪を低減でき、出力電力の非線形歪みを低減できる。非線形歪みを低減できるため、隣接チャネル漏洩電力を低減できる。
また、歪補償部１３０は、歪補償係数の参照範囲を更新する。歪補償係数の参照範囲を更新することにより、入力電力が急激に増加した場合でも、歪補償係数ｈ（ｐｌ）を用いて歪補償を行うことができる。
＜歪補償部１３０＞
歪補償部１３０は、プリディストーション部１３６と、歪補償係数記憶部１３８と、歪補償係数演算部１４０とを有する。プリディストーション部１３６の機能と、歪補償係数演算部１４０の機能は、主に、ＭＰＵ１２２による制御によりＦＰＧＡ１１４により実行される。例えば、ＭＰＵ１２２がプログラムに従って機能することにより、ＦＰＧＡ１１４に、プリディストーション部１３６の機能と、歪補償係数演算部１４０の機能とを実行させる。
プリディストーション部１３６は、送信信号ｘ（ｔ）のパワーレベルに応じた歪補償係数ｈ（ｐｉ）を用いて、送信信号ｘ（ｔ）に歪補償処理（プリディストーション）を施す。
歪補償係数記憶部１３８は、送信信号ｘ（ｔ）のパワーｐｉ（ｉ＝０〜１０２３）と、該送信信号ｘ（ｔ）のパワーｐｉ（ｉ＝０〜１０２３）に応じた歪補償係数ｈ（ｐｉ）とを対応付けて記憶する。
歪補償係数演算部１４０は、送信信号ｘ（ｔ）と、直交検波器１２６で復調された復調信号（フィードバック信号）ｙ（ｔ）とを比較する。具体的には、歪補償係数演算部１４０は、ＬＭＳアルゴリズムを用いた適応信号処理により歪補償前の送信信号ｘ（ｔ）と、直交検波器１２６で復調されたフィードバック信号ｙ（ｔ）とを比較する。歪補償係数演算部１４０は、送信信号ｘ（ｔ）と、フィードバック信号ｙ（ｔ）との差が零となるように歪補償係数ｈ（ｐｉ）を演算し、歪補償係数記憶部１４０に記憶される歪補償係数を更新する。具体的には、歪補償係数演算部１４０は、歪補償係数の参照範囲を変更する。歪補償係数の参照範囲が変更されることにより、歪補償係数が更新される。
図８は、送信装置２００の一実施例を示す。図８には、歪補償部１３０の詳細を含む送信装置２００が示される。
送信装置２００は、乗算器２０２、２３４、及び２３６と、加算器２２２と、減算器２１４と、遅延部２２４、２２６、及び２２８と、アドレス生成回路２０８と、ゲイン調整部２３２と、ＬＵＴ２１０と、帰還系処理部２０６と、歪補償演算部２３０と、歪デバイス２０４とを有する。歪デバイス２０４により発生する歪は、歪関数ｆ（ｐ）により表される。歪デバイス２０４、帰還系処理部２０６以外のブロックは、ＦＰＧＡ１１４により実行されてもよい。ＦＰＧＡ１１４は、信号処理を行う信号処理部として機能する。
歪補償演算部２３０は、乗算器２１６、２１８、及び２２０と、共役複素信号出力部（Ｃｏｎｊ）２１２とを有する。
ゲイン調整部２３２は、ゲイン調整を行う。ＭＰＵ１２２がプログラムに従って動作することにより、ゲイン調整部２３２として機能する。ゲイン調整部２３２は、乗算器２３４へ、ゲイン調整値を入力する。具体的には、ゲイン調整部２３２は、低い値のゲイン調整値を入力する。低い値のゲイン調整値を入力した後、ゲイン調整部２３２は、ゲイン調整値の値を徐々に増加させる。ここで、ゲイン調整値の値を徐々に増加させる増加分は、ステップと呼ばれてもよい。ゲイン調整値の値を徐々に増加させることにより、ゲイン調整部２３２は、所望の値に設定する。
また、ゲイン調整部２３２は、ランプアップ制御の際に、ＬＵＴ２１０に格納された歪補償係数の参照範囲を広げるように制御する。ゲイン調整部２３２は、乗算器２３６へ、歪補償係数の参照範囲を表す情報（以下、「歪補償係数参照範囲情報」という）を入力する。例えば、ゲイン調整部２３２は、歪補償係数参照範囲情報として、乗算器２３４へ入力したゲイン調整値に１ステップに対応するゲインを加えたゲイン調整値を入力するようにしてもよい。１ステップは一例であり、歪補償係数参照範囲情報として、乗算器２３４へ入力したゲイン調整値に、複数のステップに対応するゲインを加えたゲイン調整値を用いてもよい。
図９は、ゲイン調整部２３２の処理の一実施例を示す。
ゲイン調整部２３２は、乗算器２３６へ歪補償係数参照範囲情報を入力することにより、次回以降のランプアップ制御の際に参照する歪補償係数の参照範囲を含むように、ＬＵＴ２１０における歪補償係数の参照範囲を設定する。具体的には、ゲイン調整部２３２は、乗算器２３６へ歪補償係数参照範囲情報を入力することにより、次回のランプアップ制御の際に参照する歪補償係数の参照範囲を含むようにＬＵＴ２１０における歪補償係数の参照範囲を設定するようにしてもよい。次回のランプアップ制御の際に参照する歪補償係数の参照範囲を含むＬＵＴ２１０における歪補償係数の参照範囲を擬似ＬＵＴという。つまり、歪補償係数の参照範囲を広げるように設定された歪補償係数の参照範囲を擬似ＬＵＴという。
図９に示される例では、入力電力の増加に応じて、擬似ＬＵＴに設定されるＬＵＴ２１０における歪補償係数の参照範囲が増加する。ＬＵＴ２１０における歪補償係数の参照範囲が最大値の付近となった場合には、入力電力が増加しても、擬似ＬＵＴに設定されるＬＵＴ２１０における歪補償係数の参照範囲を増加させないようにしてもよい。図９には、擬似ＬＵＴに設定されるＬＵＴ２１０における歪補償係数の参照範囲が最大値の９０％程度となった場合に、入力電力が増加しても、擬似ＬＵＴに設定されるＬＵＴ２１０における歪補償係数の参照範囲を増加させない例が示される。９０％は一例であり適宜変更可能である。
擬似ＬＵＴを生成することにより、出力電力を増加させる制御を実行した際に、適応制御前のＬＵＴの歪補償係数の参照範囲と、適応制御後のＬＵＴの歪補償係数の参照範囲との差分を小さくできる。適応制御前後におけるＬＵＴの歪補償係数の参照範囲の差分を小さくできるため、参照できない範囲の歪補償係数が指定される確率を低減できる。このため、急激に電力が大きくなる確率を低減でき、スプリアスの発生を低減することが可能となる。
送信信号ｘ（ｔ）は、乗算器２３４へ入力される。乗算器２３４は、ゲイン調整部２３２と接続される。乗算器２３４は、送信信号ｘ（ｔ）と、ゲイン調整部２３２からのゲイン調整値とを乗算する。乗算器２３４は、乗算器２０２、乗算器２３６、及び遅延部２２８へ、送信信号ｘ（ｔ）と、ゲイン調整値とを乗算した信号を入力する。
乗算器２３６は、乗算器２３４と接続される。乗算器２３６は、乗算器２３４からの信号と、ゲイン調整部２３２からの歪補償係数参照範囲情報とを乗算する。例えば、ゲイン調整部２３２は、歪補償係数参照範囲情報として、乗算器２３４へ入力したゲイン調整値に１ステップに対応するゲインを加えたゲイン調整値を入力する。乗算器２３６は、アドレス生成回路２０８へ、乗算器２３４からの信号と、ゲイン調整部２３２からの歪補償係数参照範囲情報とを乗算した信号を入力する。
＜アドレス生成回路２０８＞
アドレス生成回路２０８は、乗算器２３６と接続される。
図１０は、アドレス生成回路２０８の一実施例を示す。
アドレス生成回路２０８は、入力信号振幅算出部３０２と、遅延部３０４と、入力信号電力算出部３０６と、遅延部３０８と、電力ｌｏｇ変換部３１０と、遅延部３１２と、生成元選択部３１４と、アドレス算出部３１６とを有する。
入力信号電力算出部３０６には、乗算器２３４からの信号と、ゲイン調整部２３２からの歪補償係数参照範囲情報とを乗算した信号が入力される。入力信号電力算出部３０６は、該信号に基づいて、送信電力を演算する。具体的には、入力信号電力算出部３０６は、乗算器２３６からの信号に基づいて、該信号のパワーｐ（＝ｘ２（ｔ））を演算する。入力信号電力算出部３０６は、遅延部３０８、電力ｌｏｇ変換部３１０へ、該信号の電力の演算結果を入力する。
遅延部３０８は、入力信号電力算出部３０６と接続される。遅延部３０８は、生成元選択部３１４へ、入力信号電力算出部３０６からの該信号の電力の演算結果を入力する。遅延部３０８は、生成元選択部３１４へ該信号の電力の演算結果を入力する際に、入力するタイミングを調整する。
電力ｌｏｇ変換部３１０は、入力信号電力算出部３０６と接続される。電力ｌｏｇ変換部３１０は、入力信号電力算出部３０６からの信号の電力の演算結果を対数（ｌｏｇ）に変換する。電力ｌｏｇ変換部３１０は、遅延部３１２へ、対数に変換した信号の電力の演算結果を入力する。
遅延部３１２は、電力ｌｏｇ変換部３１０と接続される。遅延部３１２は、生成元選択部３１４へ、電力ｌｏｇ変換部３１０からの対数に変換した信号の電力の演算結果を入力する。遅延部３０８は、生成元選択部３１４へ、対数に変換した信号の電力の演算結果を入力する際に、入力するタイミングを調整する。
入力信号振幅算出部３０２には、乗算器２３４からの信号と、ゲイン調整部２３２からの歪補償係数参照範囲情報とを乗算した信号が入力される。入力信号振幅算出部３０２は、該信号に基づいて、送信電力の振幅を演算する。入力信号振幅算出部３０２は、遅延部３０４へ、該信号の振幅の演算結果を入力する。
遅延部３０４は、入力信号振幅算出部３０２と接続される。遅延部３０４は、生成元選択部３１４へ、入力信号振幅算出部３０２からの信号の振幅の演算結果を入力する。遅延部３０４は、生成元選択部３１４へ、信号の振幅の演算結果を入力する際に、入力するタイミングを調整する。
生成元選択部３１４は、遅延部３０４、３０８、及び３１２と接続される。生成元選択部３１４は、アドレスの生成元となる信号を選択する。具体的には、生成元選択部３１４は、遅延部３０４からの信号の振幅の演算結果、遅延部３０８からの信号の電力の演算結果、遅延部３１２からの対数に変換した信号の電力の演算結果に基づいて、アドレスの生成元となる信号を選択する。生成元選択部３１４は、アドレス算出部３１６へ、アドレスの生成元となる信号を表す情報を入力する。
アドレス算出部３１６は、生成元選択部３１４と接続される。アドレス算出部３１６は、アドレスへ、生成元選択部３１４からのアドレスの生成元となる信号を表す情報を変換する。具体的には、アドレス算出部３１６は、時間ｔの信号のパワーｐ（＝ｘ２（ｔ））に対応する第１の次元方向のアドレスを生成する。例えば、アドレス算出部３１６は、Ｘ軸方向のアドレスを生成する。また、アドレス算出部３１６は第１の次元方向のアドレスを生成すると、時間ｔの信号のパワーｐ（＝ｘ２（ｔ））と、該時間ｔの前の時点（ｔ−１）の信号のパワーｐ１（＝ｘ２（ｔ−１））との間の差ΔＰを求める。アドレス算出部３１６は、ΔＰに対応する時間ｔの信号のパワーｐ（＝ｘ２（ｔ））に対応する第１の次元とは異なる第２の次元方向のアドレスを生成する。例えば、アドレス算出部３１６は、Ｙ軸方向のアドレスを生成する。アドレス算出部３１６は、該第１の次元方向のアドレスと、該第２の次元方向のアドレスとを含むアドレスを、時間ｔにおけるアドレス指定情報（ＡＲ）（ａｄｒ（ｔ））とする。アドレス算出部３１６は、アドレス指定情報を出力する。アドレス算出部３１６により出力されたアドレス指定情報により、ＬＵＴ２１０における記憶位置が指定される。
ＬＵＴ２１０は、アドレス算出部３１６からのアドレス指定情報により指定されたアドレスに格納された歪補償係数ｈｎ−１（ｐ）を読み出す。ＬＵＴ２１０は、乗算器２０２へ、読み出した歪補償係数ｈｎ−１（ｐ）を入力する。乗算器２０２は、歪補償処理に、ＬＵＴ２１０からの歪補償係数ｈｎ−１（ｐ）を利用する。具体的には、乗算器２０２は、乗算器２３４からの信号に、歪補償係数を乗算する。乗算器２０２は、歪デバイス２０４に、乗算器２３４からの信号に歪補償係数を乗算した信号を入力する。
遅延部２２４は、アドレス生成回路２０８と接続される。遅延部２２４は、ＬＵＴ２１０へ、読み出しアドレス（ＡＲ）として、アドレス生成回路２０８からのアドレス指定情報を入力する。読み出しアドレス（ＡＲ）と、書き込みアドレス（ＡＷ）は同じアドレスであってもよい。この場合、歪補償係数の更新値は、演算処理の後に、書き込みアドレスに書き込まれる。従って、遅延部２２４は、演算処理に要する時間に応じて遅延させ、ＬＵＴ２１０に、読み出しアドレス（ＡＲ）を入力する。読み出しアドレスの入力を遅延させることにより、書き込みアドレス（ＡＷ）として、読み出しアドレスを用いることができる。
ＬＵＴ２１０は、アドレス生成回路２０８と、遅延部２２４と接続される。ＬＵＴ２１０には、送信信号ｘ（ｔ）の離散的な各パワーに対応し、２次元により表されるアドレス位置に、歪デバイス２０４の歪みを打ち消すための歪補償係数が記憶される。ＬＵＴ２１０は、乗算器２０２、及び遅延部２２６へ、アドレス生成回路２０８、及び遅延部２２４からのアドレス指定情報により指定される歪補償係数ｈｎ−１（ｐ）を入力する。
乗算器２０２は、乗算器２３４と接続される。乗算器２０２は、乗算器２３４からの信号と、ＬＵＴ２１０からの歪補償係数ｈｎ−１（ｐ）とを乗算する。乗算器２０２は、図７に示される送信装置２００のプリディストーション部１３６としての機能を実行する。乗算器２０２は、歪デバイス２０４へ、乗算器２３４からの信号と、ＬＵＴ２１０からの歪補償係数ｈｎ−１（ｐ）とを乗算した信号を入力する。
歪デバイス２０４は、乗算器２０２と接続される。乗算器２０２は、乗算器２３４からの信号と、ＬＵＴ２１０からの歪補償係数ｈｎ−１（ｐ）とを乗算した信号のレベルを調整することにより電力増幅を実行する。歪デバイス２０４は、電力増幅器１０８としての機能を実行する。歪デバイス２０４は、ｙ（ｔ）として、電力増幅した信号を出力する。また、歪デバイス２０４は、帰還系処理部２０６へ、電力増幅した信号を入力する。
帰還系処理部２０６は、歪デバイス２０４と接続される。帰還系処理部２０６は、歪デバイス２０４からの信号へ、図７に示される送信装置２００のダウンコンバータ１１８、直交検波器１２６、及びＡ／Ｄ変換器１２０としての機能を実行する。帰還系処理部２０６は、歪補償演算部２３０、及び減算器２１４へ、歪デバイス２０４からの信号に図７に示されるダウンコンバータ１１８、直交検波器１２６、及びＡ／Ｄ変換器１２０としての機能を実行した信号を入力する。
遅延部２２８は、乗算器２３４と接続される。遅延部２２８は、乗算器２３４からの信号を遅延させて、減算器２１４へ入力する。
減算器２１４は、遅延部２２８と、帰還系処理部２０６と接続される。減算器２１４は、遅延部２２８からの送信信号ｘ（ｔ）にゲイン調整値が乗算された信号と、帰還系処理部２０６からの復調信号ｙ（ｔ）との差信号ｅ（ｔ）を求める。減算器２１４は、歪補償演算部２３０へ、差信号ｅ（ｔ）を入力する。
歪補償係数演算部２３０は、帰還系処理部２０６と、減算器２１４接続される。歪補償係数演算部２３０は、帰還系処理部２０６からの信号（復調信号ｙ（ｔ））と、減算器２１４からの差信号ｅ（ｔ）に基づいて、ＬＵＴ２１０に格納される歪補償係数の更新値を演算する。歪補償係数演算部２３０は、加算器２２２へ、更新値を表す情報を入力する。
加算器２２２は、歪補償演算部２３０と、ＬＵＴ２１０と、遅延部２２６と接続される。加算器２２２は、歪補償演算部２３０からの更新値を表す情報と、歪補償係数ｈｎ−１（ｐ）とを加算する。歪補償演算部２３０からの更新値を表す情報と、歪補償係数ｈｎ−１（ｐ）とを加算することにより、ＬＵＴ２１０における参照範囲の更新値を得る。
また、更新値は、送信信号のパワーｐ（＝ｘ２（ｔ））に対応するアドレスとして記憶される。具体的には、Ｘ軸方向アドレスと、Ｙ軸方向アドレスで特定される書き込みアドレス（ＡＷ）として、アドレス生成回路２０８に記憶される。
＜歪補償演算部２３０＞
歪補償演算部２３０は、乗算器２１６、２１８、及び２２０と、共役複素信号出力部２１２とを有する。
複素共役信号出力部２１２は、帰還系処理部２０６と接続される。複素共役信号出力部２１２は、帰還系処理部２０６からの復調信号ｙ（ｔ）の複素共役信号ｙ＊（ｔ）を生成する。複素共役信号出力部２１２は、乗算器２１８へ、複素共役信号ｙ＊（ｔ）を出力する。
乗算器２１８は、複素共役信号出力部２１２と、遅延部２２６と接続される。乗算器２１８は、複素共役信号出力部２１２からの複素共役信号ｙ＊（ｔ）と、遅延部２２６からの歪補償係数ｈｎ−１（ｐ）とを乗算する。乗算器２１８は、乗算器２１６へ、複素共役信号ｙ＊（ｔ）と、歪補償係数ｈｎ−１（ｐ）とを乗算することにより得られる信号ｕ＊（ｔ）（＝ｈｎ−１(ｐ)ｙ*（ｔ））を入力する。
乗算器２１６は、減算器２１４と、乗算器２１８と接続される。乗算器２１６は、減算器２１４からの差信号ｅ（ｔ）と、乗算器２１８からの信号ｕ＊（ｔ）とを乗算する。乗算器２１６は、乗算器２２０へ、差信号ｅ（ｔ）と、信号ｕ＊（ｔ）とが乗算された信号ｅ（ｔ）ｕ＊（ｔ）を入力する。
乗算器２２０は、乗算器２１６と接続される。乗算器２２０は、乗算器２１６からの信号ｅ（ｔ）ｕ＊（ｔ）と、ステップサイズパラメータμとを乗算する。乗算器２２０は、加算器２２２へ、乗算器２１６からの信号と、ステップサイズパラメータμとを乗算した信号μｅ（ｔ）ｕ＊（ｔ）を入力する。
加算器２２２は、乗算器２２０と、遅延部２２６と接続される。加算器２２２は、乗算器２２０からの出力信号μｅ（ｔ）ｕ＊（ｔ）と、遅延部２２６からの歪補償係数ｈｎ−１（ｐ）とを加算する。
遅延部２２４、２２６、及び２２８は、送信信号に、遅延時間を付加する。具体的には、乗算器２０２、及び遅延部２２８へ、送信信号ｘ（ｔ）にゲイン調整値が乗算された信号が入力されてから、減算器２１４へ、帰還系処理部２０６から復調信号ｙ（ｔ）が入力されるまでの時間を負荷する。
送信信号ｘ（ｔ）にゲイン調整値が乗算された信号が入力されてから、減算器２１４へ、帰還系処理部２０６から復調信号ｙ（ｔ）が入力されるまでの時間を遅延時間Ｄとする。具体的には、遅延部２２４、２２６、及び２２８に設定される遅延時間は、歪デバイス２０４で生じる遅延時間をＤ０、帰還系処理部２０６で生じる遅延時間をＤ１とした場合、Ｄ＝Ｄ０＋Ｄ１を満足するように設定される。
また、送信信号ｘ（ｔ）にゲイン調整値が乗算された信号と、帰還される復調信号ｙ（ｔ）の差信号ｅ(t)が最小となるように歪補償係数ｈ(ｐ)が更新される。最終的に最適の歪補償係数値に収束し、電力増幅器２０４で生じる歪が補償される。
＜送信装置２００の動作＞
図１１は、送信装置２００の動作の一実施例を示す。送信装置２００には、ランプアップ制御の際に、送信信号に乗算されるゲイン調整値を増減させるゲイン幅と、ＬＵＴ２１０の歪補償係数の参照範囲を増減させる範囲とが対応付けられる。図１１に示される例では、ランプアップ制御の際に、送信信号に乗算されるゲイン調整値を増減させるゲイン幅を表す１ステップに対応付けられるＬＵＴ２１０の歪補償係数の参照範囲を増減させる範囲を１サイズという。
ステップＳ１１０２では、ゲイン調整部２３２は、最小ゲインを計算する。
ステップＳ１１０４では、ゲイン調整部２３２は、乗算器２３４に、ステップＳ１１０２で計算した最小ゲインを設定する。
ステップＳ１１０６では、ゲイン調整部２３２は、乗算器２３６に、歪補償係数参照範囲情報を設定する。ゲイン調整部２３２は、歪補償係数参照範囲情報として、ステップＳ１１０２で計算した最小ゲインに１ステップに対応するゲインを加えたゲインを設定する。最小ゲインに１ステップに対応するゲインを加えたゲインを設定することにより、１ステップに対応するサイズ、歪補償係数の参照範囲を拡大できる。
ステップＳ１１０８では、遅延部２２４、２２６、及び２２８に設定された遅延時間に応じて、加算器２２２からＬＵＴ２１０へ、歪補償係数の更新値を表す情報が入力される。ＬＵＴ２１０へ歪補償係数の更新値を表す情報が入力されることにより、ＬＵＴ２１０における歪補償係数の参照範囲が更新される。
ステップＳ１１１０では、増幅器１０８は、ランプアップ制御を開始する。
ステップＳ１１１２では、ゲイン調整部２３２は、乗算器２３４に、設定されているゲインに１ステップに対応するゲインを加えたゲイン調整値を設定する。
ステップＳ１１１４では、ゲイン調整部２３２は、ステップＳ１１１２において設定したゲイン調整値は最大値であるか否かを判定する。
ステップＳ１１１６では、ステップＳ１１１４においてゲイン調整値が最大値でないと判定された場合、ゲイン調整部２３２は、乗算器２３６に、歪補償係数参照範囲情報を設定する。ゲイン調整部２３２は、歪補償係数参照範囲情報として、現在値に１ステップに対応するゲインを加えたゲイン調整値を設定する。現在値に１ステップに対応するゲインを加えたゲイン調整値を設定することにより、１ステップに対応するサイズ、歪補償係数の参照範囲を拡大できる。
ステップＳ１１１８では、加算器２２２からＬＵＴ２１０へ、遅延部２２４、２２６、及び２２８に設定された遅延時間に応じて、歪補償係数の更新値が入力される。歪補償係数の更新値が入力されることによりＬＵＴ２１０の参照範囲が更新される。
ＬＵＴ２１０が更新されると、ステップＳ１１１２へ戻る。
ステップＳ１１２０では、ステップＳ１１１４においてゲイン調整値が最大値であると判定された場合、増幅器１０８は、ランプアップ制御を終了する。
＜変形例＞
図１２は、送信装置２００の一変形例を示す。
送信装置２００の一変形例では、送信信号ｘ（ｔ）がアドレス生成回路２０８と、乗算器２３４、及び２３６に入力され、乗算器２３６からの出力信号が遅延部２２８に入力される点で、図８の送信装置とは異なる。
ゲイン調整部２３２は、ゲイン調整を行う。ＭＰＵ１２２がプログラムに従って動作することにより、ゲイン調整部２３２として機能する。ゲイン調整部２３２は、乗算器２３４、及び２３６へ、ゲイン調整値を入力する。具体的には、ゲイン調整部２３２は、低い値のゲイン調整値を入力する。具体的には、ゲイン調整部２３２は、低い値のゲイン調整値を入力する。低い値のゲイン調整値を入力した後、ゲイン調整部２３２は、ゲイン調整値の値を徐々に増加させる。ここで、ゲイン調整値の値を徐々に増加させる増加分は、ステップと呼ばれてもよい。ゲイン調整値の値を徐々に増加させることにより、ゲイン調整部２３２は、所望の値に設定する。
送信信号ｘ（ｔ）は、乗算器２３４、及び２３６へ入力される。乗算器２３４は、ゲイン調整部２３２と接続される。乗算器２３４は、送信信号ｘ（ｔ）と、ゲイン調整部２３２からのゲイン調整値とを乗算する。乗算器２３４は、乗算器２０２へ、送信信号ｘ（ｔ）と、ゲイン調整値とを乗算した信号を入力する。
乗算器２３６は、ゲイン調整部２３２と接続される。乗算器２３６は、送信信号ｘ（ｔ）と、ゲイン調整部２３２からのゲイン調整値とを乗算する。乗算器２３６は、遅延部２２８へ、送信信号ｘ（ｔ）と、ゲイン調整値とを乗算した信号を入力する。
送信装置２００では、フィードフォワードされる信号の電力と、フィードバックされる信号の電力とが同じになるように制御される。つまり、送信装置２００では、乗算器２３４、及び２３６に同じゲイン調整値が設定される。乗算器２３４、及び２３６に同じゲイン調整値を設定することにより、ゲイン調整部２３２による処理が軽減される。つまり、乗算器２３６から出力される信号の電力と、帰還系処理部２０６からの信号の電力とが同じになるように制御される。
一方、アドレス生成回路２０８へ入力される送信信号ｘ（ｔ）の電力は最大となる。つまり、アドレス生成回路２０８は、ランプアップ制御の際に参照する歪補償係数の全参照範囲を含むようにＬＵＴ２１０における歪補償係数の参照範囲を設定する。
図１３は、アドレス生成回路２０８の処理の一実施例を示す。
アドレス生成回路２０８は、次回以降のランプアップ制御の際に参照する歪補償係数の参照範囲を含むように、ＬＵＴ２１０における歪補償係数の参照範囲を設定する。具体的には、アドレス生成回路２０８は、ランプアップ制御の際に参照する歪補償係数の全参照範囲を含むようにＬＵＴ２１０における歪補償係数の参照範囲を設定するようにしてもよい。ランプアップ制御の際に参照する歪補償係数の全参照範囲を含むＬＵＴ２１０における歪補償係数の参照範囲を擬似ＬＵＴという。つまり、歪補償係数の参照範囲を広げるように設定された歪補償係数の参照範囲を擬似ＬＵＴという。
図１３に示される例では、擬似ＬＵＴに設定されるＬＵＴ２１０における歪補償係数の参照範囲が全参照範囲の付近に設定される。つまり、ＬＵＴ２１０における歪補償係数の参照範囲が最大値未満の値に設定される。図１３には、擬似ＬＵＴに設定されるＬＵＴ２１０における歪補償係数の参照範囲が最大値の９０％程度に設定される例が示される。９０％は一例であり適宜変更可能である。
擬似ＬＵＴを生成することにより、出力電力を増加させる制御を実行した際に、適応制御前のＬＵＴの歪補償係数の参照範囲と、適応制御後のＬＵＴの歪補償係数の参照範囲との差分を小さくできる。適応制御前後におけるＬＵＴの歪補償係数の参照範囲の差分を小さくできるため、参照できない範囲の歪補償係数が指定される確率を低減できる。このため、急激に電力が大きくなる確率を低減でき、スプリアスを低減することが可能となる。
＜送信装置２００の動作＞
図１４は、送信装置２００の動作の一実施例を示す。送信装置２００には、ランプアップ制御の際に、送信信号に乗算されるゲイン調整値を増減させるゲイン幅が設定される。また、送信装置２００には、ＬＵＴ２１０の歪補償係数の参照範囲が全参照範囲の付近に設定される。図１４に示される例では、ランプアップ制御の際に、送信信号に乗算されるゲイン調整値を増減させるゲイン幅として、１ステップが設定される。
ステップＳ１４０２では、ゲイン調整部２３２は、最小ゲインを計算する。
ステップＳ１４０４では、ゲイン調整部２３２は、乗算器２３４、及び２３６に、ステップＳ１４０２において計算された最小ゲインを設定する。
ステップＳ１４０６では、遅延部２２４、２２６、及び２２８に設定された遅延時間に応じて、加算器２２２からＬＵＴ２１０へ、歪補償係数の更新値を表す情報が入力される。ＬＵＴ２１０へ歪補償係数の更新値を表す情報が入力されることにより、ＬＵＴ２１０における歪補償係数の参照範囲が更新される。
ステップＳ１４０８では、増幅器１０８は、ランプアップ制御を開始する。
ステップＳ１４１０では、ゲイン調整部２３２は、乗算器２３４、及び２３６に、設定されているゲインに１ステップに対応するゲインを加えたゲイン調整値を設定する。
ステップＳ１４１２では、ゲイン調整部２３２は、ステップＳ１４１０において設定したゲイン調整値は最大値であるか否かを判定する。
ステップＳ１４１４では、ステップＳ１４１２においてゲインが最大値でないと判定された場合、遅延部２２４、２２６、及び２２８に設定された遅延時間に応じて、加算器２２２からＬＵＴ２１０へ、歪補償係数の更新値を表す情報が入力される。歪補償係数の更新値を表す情報が入力されることにより、ＬＵＴ２１０における歪補償係数の参照範囲が更新される。ここでは、ＬＵＴ２１０の歪補償係数の参照範囲が全参照範囲の付近に設定される。
ＬＵＴ２１０が更新されると、ステップＳ１４１０へ戻る。
ステップＳ１４１６では、ステップＳ１４１０においてゲインが最大値であると判定された場合、増幅器１０８は、ランプアップ制御を終了する。
本実施例によれば、デジタル非線形歪補償機能を有する送信装置において、ＬＵＴの歪補償係数の参照範囲を高アドレス方向に拡張することができる。
図１５は、送信装置におけるＬＵＴの歪補償係数の参照範囲の比較を示す。
図１５の左図は従来の送信装置におけるＬＵＴの歪補償係数の参照範囲を示し、図１５の右図は送信装置の一実施例におけるＬＵＴの歪補償係数の参照範囲を示す。
図１５の上図は入力電力が小さい場合を示し、図１５の下図は入力電力が大きい場合を示す。
入力電力が小さい場合、従来の送信装置では、入力電力に対応して、ＬＵＴの歪補償係数の参照範囲が制御される。このため、参照範囲外の歪補償係数が選択された場合、歪補償を適応的に行うことができず、スプリアスが発生することがある。
一方、送信装置の一実施例では、入力電力に対応して、ＬＵＴの歪補償係数の参照範囲が拡張される。このため、参照範囲外の歪補償係数が選択される確率を低減できる。参照範囲外の歪補償係数が選択される確率を低減できるため、急激に電力が大きくなる確率を低減でき、スプリアスの発生を低減することができる。
入力電力が大きい場合、従来の送信装置では、入力電力に対応して、ＬＵＴの歪補償係数の参照範囲が制御される。つまり、１ランプアップ前の出力電力に基づいてＬＵＴの歪補償係数の参照範囲が制御される。このため、歪補償前後におけるＬＵＴの歪補償係数の参照範囲の差が大きくなる場合がある。特に、電力増幅器の飽和領域では、顕著である。参照範囲外の歪補償係数が選択された場合、歪補償を適応的に行うことができず、スプリアスが発生することがある。
一方、送信装置の一実施例では、入力電力に対応して、ＬＵＴの歪補償係数の参照範囲が拡張される。このため、歪補償前後におけるＬＵＴの歪補償係数の参照範囲の差を小さくできる。このため、参照範囲外の歪補償係数が選択される確率を低減できる。参照範囲外の歪補償係数が選択される確率を低減できるため、スプリアスの発生を低減することができる。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
送信電力と、該送信電力で送信する際に発生する歪を補償するための歪補償係数とを対応させて記憶する記憶部と、
前記記憶部に記憶される歪補償係数で、送信信号の歪補償処理を行う信号処理部と、
前記信号処理部により歪補償処理が行われた送信信号の送信電力を所定のステップで変更する変更部と、
前記変更部により変更される送信電力で送信信号を送信する送信部と
を有し、
前記信号処理部は、
前記歪補償処理を行う前の送信信号と、前記変更部によりレベル調整される送信信号に基づいて、前記記憶部に記憶される歪補償係数における歪補償係数の参照範囲を設定し、
前記変更部により次回以降に設定される送信電力に応じて、前記参照範囲を更新する、送信装置。
（付記２）
前記変更部は、前記信号処理部により歪補償処理が行われた送信信号の送信電力を増加させる、付記１に記載の送信装置。
（付記３）
前記信号処理部は、次回に設定される送信電力に応じて、前記参照範囲を更新する、付記１又は２に記載の送信装置。
（付記４）
前記信号処理部は、最大の範囲に、前記参照範囲を更新する、付記１又は２に記載の送信装置。
（付記５）
送信電力と、該送信電力で送信する際に発生する歪を補償するための歪補償係数とを対応させて記憶する記憶部に記憶される歪補償係数で、送信信号の歪補償処理を行い、該歪補償処理が行われた送信信号の送信電力を所定のステップで変更し、変更される送信信号で送信し、
歪補償処理を行う前の送信信号と、送信電力が変更されることによりレベル調整される送信信号に基づいて、前記記憶部に記憶される歪補償係数における歪補償係数の参照範囲を設定し、次回以降に設定される送信電力に応じて、前記参照範囲を更新する、送信装置における送信方法。
（付記６）
前記信号処理部は、前記歪補償処理を行う前の送信信号にゲインを乗算した信号に、歪補償処理を行い、前記ゲインと異なるゲインを乗算した前記送信信号に基づいて、前記記憶部に記憶された歪補償係数のうち、歪補償処理に用いる歪補償係数を指定する、付記１に記載の送信装置。
（付記７）
前記信号処理部は、前記歪補償処理を行う前の送信信号にゲインを乗算した信号に、歪補償処理を行い、前記送信信号に基づいて、前記記憶部に記憶された歪補償係数のうち、歪補償処理に用いる歪補償係数を指定する、付記１に記載の送信装置。
（付記８）
前記信号処理部は、前記歪補償処理を行う前の送信信号と、前記変更部によりレベル調整される送信信号に基づく信号との差が零になるように制御する、付記１に記載の送信装置。
（付記９）
前記変更部は、ランプアップ制御を行う、付記１に記載の送信装置。
（付記１０）
付記１ないし４のいずれか１項に記載の送信装置を有する基地局。
１ 送信信号発生装置
２ Ｓ／Ｐ
３ Ｄ／Ａ
４ 直交変調器
５ 周波数変換器
６ 電力増幅器
７ アンテナ
８ 基準搬送波発生器
９ ９０°移相器
１００ 基地局
１０２ 無線装置
１０４ 無線制御装置
１０５ アンテナ
１０６ 方向性結合器
１０８ 電力増幅器
１１０ アップコンバータ
１１２ Ｄ／Ａ変換器
１１４ ＦＰＧＡ
１１６ コネクタ
１１８ ダウンコンバータ
１２０ Ａ／Ｄ変換器
１２２ ＭＰＵ
１２４ 直交変調器
１２６ 直交検波器
１２８ 基準搬送波発生器
１３０ 歪補償部
１３２ Ｓ／Ｐ変換器
１３４ 送信信号発生装置
１３６ プリディストーション部
１３８ 歪補償係数記憶部
１４０ 歪補償係数演算部
２０２、２３４、２３６ 乗算器
２０４ 歪デバイス
２０６ 帰還系処理部
２０８ アドレス生成回路
２１０ ＬＵＴ
２１２ 共役複素信号出力部
２１４ 減算器
２１６、２１８、２２０ 乗算器
２２２ 加算器
２２４、２２６、２２８ 遅延部
２３０ 歪補償演算部
２３２ ゲイン調整部
３０２ 入力信号振幅算出部
３０４ 遅延部
３０６ 入力信号電力算出部
３０８ 遅延部
３１０ 電力ｌｏｇ変換部
３１２ 遅延部
３１４ 生成元選択部
３１６ アドレス算出部

Claims (2)

  1. 送信電力と、該送信電力で送信する際に発生する歪を補償するための歪補償係数とを対応させて記憶する記憶部と、
    送信信号の送信電力に対して適用する第１のゲイン調整値を所定のステップで増加させるゲイン調整部と、
    前記第１のゲイン調整値を適用された送信信号に対し、前記記憶部に記憶された歪補償係数を用いて歪補償処理を行う信号処理部と、
    前記歪補償処理後の送信信号に対して電力増幅を行う電力増幅部と
    を有し、
    前記信号処理部は、
    前記第１のゲイン調整値よりも大きい値の第２のゲイン調整値を適用された送信信号の送信電力に応じた歪補償係数を前記記憶部から参照し、前記参照した歪補償係数を用いて前記第１のゲイン調整値を適用された送信信号の歪補償処理を行い、
    前記歪補償処理が行われる前の送信信号と前記電力増幅部の出力から帰還させた送信信号とに基づいて、前記第２のゲイン調整値を適用された送信信号の送信電力に応じた歪補償係数を更新する、
    送信装置。
  2. 送信信号を電力増幅部にて電力増幅した際に発生する歪を補償する歪補償処理において用いられる、前記電力増幅前の送信信号の送信電力に応じた歪補償係数を格納するルックアップテーブルを更新する方法であって、
    歪補償前の送信信号の送信電力に対して第１のゲイン調整値を適用してゲイン調整を行い、
    前記第１のゲイン調整値よりも大きい値の第２のゲイン調整値を適用された送信信号の送信電力に応じた歪補償係数を前記ルックアップテーブルから参照し、
    前記参照した歪補償係数を用いて前記第１のゲイン調整値を適用された送信信号の歪補償処理を行い、
    前記歪補償処理が行われる前の送信信号と前記電力増幅部の出力から帰還させた送信信号とに基づいて、前記第２のゲイン調整値を適用された送信信号の送信電力に応じた歪補償係数を更新する、
    ルックアップテーブルの更新方法。
JP2012062893A 2012-03-19 2012-03-19 送信装置及びルックアップテーブルの更新方法 Active JP5861521B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012062893A JP5861521B2 (ja) 2012-03-19 2012-03-19 送信装置及びルックアップテーブルの更新方法
US13/716,116 US8855232B2 (en) 2012-03-19 2012-12-15 Transmission apparatus and transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062893A JP5861521B2 (ja) 2012-03-19 2012-03-19 送信装置及びルックアップテーブルの更新方法

Publications (2)

Publication Number Publication Date
JP2013197897A JP2013197897A (ja) 2013-09-30
JP5861521B2 true JP5861521B2 (ja) 2016-02-16

Family

ID=49157636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012062893A Active JP5861521B2 (ja) 2012-03-19 2012-03-19 送信装置及びルックアップテーブルの更新方法

Country Status (2)

Country Link
US (1) US8855232B2 (ja)
JP (1) JP5861521B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035919B2 (ja) * 2012-07-09 2016-11-30 富士通株式会社 送信装置、及び送信方法
JP6176012B2 (ja) * 2013-09-11 2017-08-09 富士通株式会社 非線形歪み補償装置及び方法並びに通信装置
US9379744B2 (en) * 2014-09-16 2016-06-28 Honeywell International Inc. System and method for digital predistortion
JP2016082402A (ja) * 2014-10-16 2016-05-16 富士通株式会社 ベースバンド処理装置、無線装置、及び無線通信システム
WO2016129590A1 (ja) * 2015-02-09 2016-08-18 国立大学法人電気通信大学 無線通信装置および動作方法
JP6738019B2 (ja) * 2016-10-21 2020-08-12 アイコム株式会社 送信機および歪補正方法
DE102017117700B4 (de) * 2017-08-04 2019-11-14 Kathrein Automotive Gmbh Schaltungsanordnung zur Kompensation einer Signaldämpfung bei der Übertragung von Signalen von oder zu einem Mobilfunkgerät und ein zugehöriges Verfahren
CN113014207B (zh) * 2021-03-03 2023-07-18 展讯通信（上海）有限公司 射频电路及其预失真补偿方法、装置及电子设备
WO2023166664A1 (ja) * 2022-03-03 2023-09-07 三菱電機株式会社 歪み補償装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102759A (ja) * 1995-10-06 1997-04-15 Hitachi Denshi Ltd 送信機
JP4014343B2 (ja) 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
GB2416254B (en) 2002-05-31 2006-06-28 Renesas Tech Corp Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method
JP4371830B2 (ja) 2004-01-27 2009-11-25 富士通株式会社 歪補償増幅装置および基地局
US7514996B2 (en) * 2004-09-21 2009-04-07 Hitachi Kokusai Electric Inc. Distortion compensation amplifying apparatus
JP4323470B2 (ja) * 2005-08-08 2009-09-02 富士通株式会社 アドレス生成装置およびその方法
JP2010278505A (ja) 2009-05-26 2010-12-09 Fujitsu Ltd 無線送信装置
JP5630327B2 (ja) * 2011-03-01 2014-11-26 富士通株式会社 送信装置及び歪補償方法

Also Published As

Publication number Publication date
US8855232B2 (en) 2014-10-07
US20130243125A1 (en) 2013-09-19
JP2013197897A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5861521B2 (ja) 送信装置及びルックアップテーブルの更新方法
JP4786644B2 (ja) 歪補償装置
US8831136B2 (en) Wireless apparatus and distortion compensating method
JP4183364B2 (ja) 歪補償装置
US6985033B1 (en) Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same
JP4855267B2 (ja) 信号取出回路およびそれを有する歪み補償増幅器
JP4652091B2 (ja) 歪補償装置
US8022763B2 (en) Amplifier failure detection apparatus
JP4619827B2 (ja) 歪補償装置
JP5505001B2 (ja) 歪補償装置、増幅装置、送信装置および歪補償方法
US20090227216A1 (en) Apparatus for updating coefficient for distortion compensation and amplifier for compensating distortion
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
JP5672728B2 (ja) 無線装置、歪補償装置及び歪補償方法
JP4722146B2 (ja) 歪補償装置
KR20070106761A (ko) 왜곡 보상 장치
JP5019377B2 (ja) 無線送信機
JP2010004362A (ja) 歪み補償機能を備えた増幅装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5861521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150