JP6738019B2 - 送信機および歪補正方法 - Google Patents
送信機および歪補正方法 Download PDFInfo
- Publication number
- JP6738019B2 JP6738019B2 JP2016206836A JP2016206836A JP6738019B2 JP 6738019 B2 JP6738019 B2 JP 6738019B2 JP 2016206836 A JP2016206836 A JP 2016206836A JP 2016206836 A JP2016206836 A JP 2016206836A JP 6738019 B2 JP6738019 B2 JP 6738019B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- distortion correction
- vector
- distortion
- correction vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000013598 vector Substances 0.000 claims description 336
- 230000005540 biological transmission Effects 0.000 claims description 186
- 230000003111 delayed effect Effects 0.000 claims description 49
- 230000015654 memory Effects 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 30
- 230000007423 decrease Effects 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 16
- 238000009499 grossing Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 101100021997 Arabidopsis thaliana CYP97A3 gene Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
入力される信号を増幅する増幅器と、
送信信号の電力に応じた送信電力アドレスごとに、歪補正ベクトルが記憶されているLUTと、
前記送信信号を、前記送信信号の電力に応じた前記送信電力アドレスに対して前記LUTに記憶されている前記歪補正ベクトルに応じて補正して、前記増幅器に入力するDPD処理部と、
前記送信信号を遅延した信号である遅延送信信号、および前記増幅器で増幅された前記送信信号のフィードバックである帰還信号に基づいて、前記遅延送信信号の電力の算出、および前記遅延送信信号の複素共役と前記帰還信号との乗算値の算出をサンプリング時間ごとに繰り返すデータ算出部と、
前記遅延送信信号の電力に応じた遅延電力アドレスごとに、繰り返し算出された、前記遅延送信信号の電力の総和である第1の総和値、および前記乗算値の総和である第2の総和値が記憶されるメモリと、
前記第1の総和値および前記第2の総和値が存在する前記遅延電力アドレスである基準アドレスの内、最大値である最大基準アドレスに応じて、判定基準範囲の上限値を調節する範囲調節部と、
前記最大基準アドレスが前記判定基準範囲の前記上限値以上である場合に、前記データ算出部における前記遅延送信信号の電力の算出および前記乗算値の算出のデータ量が十分であると判定する判定部と、
前記判定部で前記繰り返し回数が十分であると判定された場合に、前記基準アドレスにおける前記第1の総和値と前記第2の総和値の比から算出される歪ベクトルに基づき、前記歪補正ベクトルを算出して出力するベクトル算出部と、
前記ベクトル算出部が出力する前記歪補正ベクトルに基づき、前記LUTに記憶された前記歪補正ベクトルを更新する更新部と、
を備え、
前記更新部の処理が完了した後に、前記メモリに記憶されている前記第1の総和値および前記第2の総和値を破棄する。
前記差分に対する前記上限値の増大量は、該差分と絶対値が同じである前記差分に対する前記上限値の減少量以上である。
前記更新部は前記位相回転部で位相回転された前記歪補正ベクトルに基づいて前記LUTに記憶された前記歪補正ベクトルを更新する処理を行う。
前記利得判定部において前記歪補正ベクトルの利得が前記利得閾値以下であると判定された場合に、前記更新部の処理を行い、
前記利得判定部において前記歪補正ベクトルの利得が前記利得閾値より大きいと判定された場合に、前記更新部の処理を行わず、前記メモリに記憶されている前記第1の総和値および前記第2の総和値を破棄する。
前記送信信号を遅延した信号である遅延送信信号、および前記増幅器で増幅された前記送信信号のフィードバックである帰還信号に基づいて、前記遅延送信信号の電力の算出、および前記遅延送信信号の複素共役と前記帰還信号との乗算値の算出をサンプリング時間ごとに繰り返すデータ算出ステップと、
前記遅延送信信号の電力に応じた遅延電力アドレスごとに、繰り返し算出された、前記遅延送信信号の電力の総和である第1の総和値、および前記乗算値の総和である第2の総和値を算出する総和値算出ステップと、
対応する前記第1の総和値および前記第2の総和値が存在する前記遅延電力アドレスである基準アドレスの内、最大値である最大基準アドレスに応じて、判定基準範囲の上限値を調節する範囲調節ステップと、
前記最大基準アドレスが前記判定基準範囲の前記上限値以上である場合に、前記データ算出ステップにおける前記遅延送信信号の電力の算出および前記乗算値の算出のデータ量が十分であると判定する判定ステップと、
前記判定ステップで前記繰り返し回数が十分であると判定された場合に、前記基準アドレスにおける前記第1の総和値と前記第2の総和値の比から算出される歪ベクトルに基づき、前記歪補正ベクトルを算出するベクトル算出ステップと、
前記ベクトル算出ステップで算出される前記歪補正ベクトルに基づき、前記LUTに記憶された前記歪補正ベクトルを更新する更新ステップと、
を備える。
図1は、本発明の実施の形態1に係る送信機の構成例を示すブロック図である。送信機1は、入力される送信信号を増幅し、増幅された送信信号をアンテナ10から送信する。送信機1は、増幅時に生じる送信信号の歪を予め補正するプリディストーション処理を行う。送信機1の各部は、コントローラ30によって制御される。コントローラ30は、CPU(Central Processing Unit:中央処理装置)31、RAM(Random Access Memory)33、およびROM(Read-Only Memory)34を備える。複雑化を避け、理解を容易にするために、コントローラ30から各部への信号線が省略されている。コントローラ30は送信機1の各部にI/O(Input/Output)32を介して接続しており、それらの処理の開始、終了、処理内容の制御を行う。ROM34は、コントローラ30が送信機1の動作を制御するための制御プログラムを格納する。コントローラ30は、制御プログラムに基づいて、送信機1を制御する。送信機1の各部について説明する。
図8は、本発明の実施の形態2に係る歪解析部の構成例を示すブロック図である。実施の形態2に係る送信機1が有する歪解析部22は、図2に示す実施の形態1に係る送信機1が有する歪解析部22の構成に加えて、位相回転部48を備える。D−A変換器6、D−A変換器6からA−D変換器13までのアナログ回路、およびA−D変換器13を通ることで、帰還信号には位相の回転が生じる。歪補正ベクトルには、歪による送信電力アドレスごとの位相回転と全送信電力アドレス共通の位相回転とが含まれる。全送信電力アドレス共通の位相回転が大きくなるにつれ、LUT5を更新する際の位相変化が大きくなり、スペクトラムの広がりおよび異音の発生が起こり得る。そこで、実施の形態2においては、歪解析部22が有する位相回転部48が、算出した歪補正ベクトルの位相を定められた量だけ回転させ、位相回転された歪補正ベクトルを出力することで、LUT5を更新する際の位相変化を低減する。
2 DPD処理部
3 電力算出部
4、55 アドレス検出部
5 LUT
6 D−A変換器
7、12 ミキサ
8 局部発振器
9 増幅器
10 アンテナ
11 利得調節部
13 A−D変換器
20 LUT更新部
21 遅延部
22 歪解析部
23 遅延検出部
30 コントローラ
31 CPU
32 I/O
33 RAM
34 ROM
41 データ算出部
42、42a、42b メモリ
43 範囲調節部
44 判定部
45 ベクトル算出部
46 更新部
47 利得判定部
48 位相回転部
51 共役変換部
52、53 乗算器
54、56 加算器
57、58、59、60 係数乗算器
451 歪ベクトル算出部
452 推定処理部
453 歪補正ベクトル算出部
Claims (14)
- 入力される信号を増幅する増幅器と、
送信信号の電力に応じた送信電力アドレスごとに、歪補正ベクトルが記憶されているLUTと、
前記送信信号を、前記送信信号の電力に応じた前記送信電力アドレスに対して前記LUTに記憶されている前記歪補正ベクトルに応じて補正して、前記増幅器に入力するDPD処理部と、
前記送信信号を遅延した信号である遅延送信信号、および前記増幅器で増幅された前記送信信号のフィードバックである帰還信号に基づいて、前記遅延送信信号の電力の算出、および前記遅延送信信号の複素共役と前記帰還信号との乗算値の算出をサンプリング時間ごとに繰り返すデータ算出部と、
前記遅延送信信号の電力に応じた遅延電力アドレスごとに、繰り返し算出された、前記遅延送信信号の電力の総和である第1の総和値、および前記乗算値の総和である第2の総和値が記憶されるメモリと、
前記第1の総和値および前記第2の総和値が存在する前記遅延電力アドレスである基準アドレスの内、最大値である最大基準アドレスに応じて、判定基準範囲の上限値を調節する範囲調節部と、
前記最大基準アドレスが前記判定基準範囲の前記上限値以上である場合に、前記データ算出部における前記遅延送信信号の電力の算出および前記乗算値の算出のデータ量が十分であると判定する判定部と、
前記判定部で前記繰り返し回数が十分であると判定された場合に、前記基準アドレスにおける前記第1の総和値と前記第2の総和値の比から算出される歪ベクトルに基づき、前記歪補正ベクトルを算出して出力するベクトル算出部と、
前記ベクトル算出部が出力する前記歪補正ベクトルに基づき、前記LUTに記憶された前記歪補正ベクトルを更新する更新部と、
を備え、
前記更新部の処理が完了した後に、前記メモリに記憶されている前記第1の総和値および前記第2の総和値を破棄する送信機。 - 前記範囲調節部は、前記最大基準アドレスから前記上限値を引いた差分が正の場合に、前記上限値を増大させ、前記差分が負の場合に、前記上限値を減少させ、
前記差分に対する前記上限値の増大量は、該差分と絶対値が同じである前記差分に対する前記上限値の減少量以上である、
請求項1に記載の送信機。 - 前記範囲調節部は、前記差分が正の場合に、前記上限値以上の前記基準アドレスの平均値より大きい最小の自然数を前記上限値とし、前記差分が負の場合に、前記上限値に対して、前記上限値を減少させる定められた演算を行った結果以下の最大の自然数を前記上限値とする請求項2に記載の送信機。
- 前記範囲調節部は、前記判定基準範囲の下限値を、前記上限値に応じて調節する請求項1から3のいずれか1項に記載の送信機。
- 前記判定部は、前記最大基準アドレスが前記上限値以上であり、かつ、前記基準アドレスの内、最小値である最小基準アドレスが前記判定基準範囲の下限値以下である場合に、前記繰り返し回数が十分であると判定する請求項1から4のいずれか1項に記載の送信機。
- 前記判定部は、前記最大基準アドレスが前記上限値以上であり、かつ、前記最小基準アドレスが前記判定基準範囲の前記下限値以下であり、かつ、前記基準アドレスの個数が、前記最大基準アドレスと前記最小基準アドレスとの差に定められた1未満の正数を乗算した値以上である場合に、前記繰り返し回数が十分であると判定する請求項5に記載の送信機。
- 前記更新部は、前記ベクトル算出部が出力する前記歪補正ベクトルと前記LUTに記憶された前記歪補正ベクトルとの差分ベクトルを構成する複数のベクトルに応じて、複数回にわけて前記LUTに記憶された前記歪補正ベクトルを更新する請求項1から6のいずれか1項に記載の送信機。
- 前記ベクトル算出部が出力する前記歪補正ベクトルの位相を定められた量だけ回転させ、位相回転された前記歪補正ベクトルを出力する位相回転部をさらに備え、
前記更新部は前記位相回転部で位相回転された前記歪補正ベクトルに基づいて前記LUTに記憶された前記歪補正ベクトルを更新する処理を行う、
請求項1から7のいずれか1項に記載の送信機。 - 前記位相回転部は、前記歪補正ベクトルの位相を、共通の前記定められた量だけ回転させる請求項8に記載の送信機。
- 前記ベクトル算出部は、前記基準アドレスにおける前記歪ベクトルに基づく補間処理を行って、前記基準アドレスの最小値である最小基準アドレス以上、かつ、前記最大基準アドレス以下であって、前記第1の総和値および前記第2の総和値が存在しない前記遅延電力アドレスごとに前記歪ベクトルの推定値を算出し、前記最小基準アドレスに対応する前記歪ベクトルを前記最小基準アドレス未満の前記遅延電力アドレスに対応する前記歪ベクトルの推定値とし、前記最大基準アドレスに対応する前記歪ベクトルを前記最大基準アドレスより大きい前記遅延電力アドレスに対応する前記歪ベクトルの推定値とし、前記歪ベクトルの推定値から前記歪補正ベクトルを算出する請求項1から9のいずれか1項に記載の送信機。
- 前記ベクトル算出部は、前記送信電力アドレスの最大値から連続する複数の前記送信電力アドレスにおける、前記歪補正ベクトルの利得の最大値が、前記送信電力アドレスの最大値における前記歪補正ベクトルの利得より大きい場合、前記歪補正ベクトルの利得の最大値に対応する前記送信電力アドレスにおける前記歪補正ベクトルを、該送信電力アドレスより大きい前記送信電力アドレスにおける前記歪補正ベクトルとする請求項1から10のいずれか1項に記載の送信機。
- 前記ベクトル算出部から出力される前記歪補正ベクトルの利得が利得閾値以下であるか否かを判定する利得判定部をさらに備え、
前記利得判定部において前記歪補正ベクトルの利得が前記利得閾値以下であると判定された場合に、前記更新部の処理を行い、
前記利得判定部において前記歪補正ベクトルの利得が前記利得閾値より大きいと判定された場合に、前記更新部の処理を行わず、前記メモリに記憶されている前記第1の総和値および前記第2の総和値を破棄する、
請求項1から11のいずれか1項に記載の送信機。 - 前記利得判定部において前記歪補正ベクトルの利得が前記利得閾値より大きいと判定された場合に、前記帰還信号の利得を増大させる利得調節部をさらに備える請求項12に記載の送信機。
- 送信信号を、前記送信信号の電力に応じた送信電力アドレスに対してLUTに記憶されている歪補正ベクトルに応じて補正して、増幅器で増幅する送信機が行う歪補正方法であって、
前記送信信号を遅延した信号である遅延送信信号、および前記増幅器で増幅された前記送信信号のフィードバックである帰還信号に基づいて、前記遅延送信信号の電力の算出、および前記遅延送信信号の複素共役と前記帰還信号との乗算値の算出をサンプリング時間ごとに繰り返すデータ算出ステップと、
前記遅延送信信号の電力に応じた遅延電力アドレスごとに、繰り返し算出された、前記遅延送信信号の電力の総和である第1の総和値、および前記乗算値の総和である第2の総和値を算出する総和値算出ステップと、
対応する前記第1の総和値および前記第2の総和値が存在する前記遅延電力アドレスである基準アドレスの内、最大値である最大基準アドレスに応じて、判定基準範囲の上限値を調節する範囲調節ステップと、
前記最大基準アドレスが前記判定基準範囲の前記上限値以上である場合に、前記データ算出ステップにおける前記遅延送信信号の電力の算出および前記乗算値の算出のデータ量が十分であると判定する判定ステップと、
前記判定ステップで前記繰り返し回数が十分であると判定された場合に、前記基準アドレスにおける前記第1の総和値と前記第2の総和値の比から算出される歪ベクトルに基づき、前記歪補正ベクトルを算出するベクトル算出ステップと、
前記ベクトル算出ステップで算出される前記歪補正ベクトルに基づき、前記LUTに記憶された前記歪補正ベクトルを更新する更新ステップと、
を備える歪補正方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016206836A JP6738019B2 (ja) | 2016-10-21 | 2016-10-21 | 送信機および歪補正方法 |
US15/718,120 US10033415B2 (en) | 2016-10-21 | 2017-09-28 | Transmitter and distortion correction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016206836A JP6738019B2 (ja) | 2016-10-21 | 2016-10-21 | 送信機および歪補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018067873A JP2018067873A (ja) | 2018-04-26 |
JP6738019B2 true JP6738019B2 (ja) | 2020-08-12 |
Family
ID=61970525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206836A Active JP6738019B2 (ja) | 2016-10-21 | 2016-10-21 | 送信機および歪補正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10033415B2 (ja) |
JP (1) | JP6738019B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019009504A (ja) * | 2017-06-20 | 2019-01-17 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
US10658982B1 (en) * | 2018-12-21 | 2020-05-19 | Motorola Solutions, Inc. | Dynamically linearizing multi-carrier power amplifiers |
CN118137987B (zh) * | 2024-05-07 | 2024-07-23 | 四川思凌科微电子有限公司 | 一种简化的欠采样数字预失真方法及系统 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3268135B2 (ja) | 1994-09-06 | 2002-03-25 | 株式会社日立国際電気 | 無線機 |
US8380143B2 (en) * | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
JP4127116B2 (ja) | 2003-05-19 | 2008-07-30 | 日本電気株式会社 | 非線形歪み補償送信装置および補償データ更新方法 |
JP4641715B2 (ja) * | 2003-11-14 | 2011-03-02 | 富士通株式会社 | 歪補償装置及び無線基地局 |
US7170343B2 (en) * | 2003-12-27 | 2007-01-30 | Electronics And Telecommunications Research Institute | Fast LUT predistorter for power amplifier |
WO2006033256A1 (ja) * | 2004-09-21 | 2006-03-30 | Hitachi Kokusai Electric Inc. | 歪補償増幅装置 |
US7844014B2 (en) * | 2006-07-07 | 2010-11-30 | Scintera Networks, Inc. | Pre-distortion apparatus |
CN102017553B (zh) * | 2006-12-26 | 2014-10-15 | 大力系统有限公司 | 用于多信道宽带通信系统中的基带预失真线性化的方法和系统 |
WO2009096040A1 (en) * | 2008-01-30 | 2009-08-06 | Fujitsu Limited | Distortion compensation device |
US8170508B2 (en) * | 2009-05-07 | 2012-05-01 | Rockstar Bidco Lp | Pre-distortion for a radio frequency power amplifier |
US8018278B2 (en) * | 2009-09-17 | 2011-09-13 | Electronics And Telecommunications Research Institute | Pre-distortion apparatus of power amplifier and method thereof |
JP2011188093A (ja) | 2010-03-05 | 2011-09-22 | Nec Corp | Ofdm変調器 |
JP5509455B2 (ja) * | 2010-05-31 | 2014-06-04 | 株式会社日立国際電気 | 歪補償装置 |
WO2012046561A1 (ja) * | 2010-10-04 | 2012-04-12 | 日本電気株式会社 | 歪補償増幅器および歪補償方法 |
US8891675B2 (en) * | 2011-10-04 | 2014-11-18 | Texas Instruments Incorporated | Power-indexed look-up table design of digital pre-distortion for power amplifiers with dynamic nonlinearities |
JP5861521B2 (ja) * | 2012-03-19 | 2016-02-16 | 富士通株式会社 | 送信装置及びルックアップテーブルの更新方法 |
JP2015012412A (ja) * | 2013-06-28 | 2015-01-19 | 富士通株式会社 | 歪補償装置、歪補償方法、及び無線通信装置 |
JP6446911B2 (ja) * | 2014-08-25 | 2019-01-09 | 富士通株式会社 | 歪補償方法、歪補償装置、及び歪補償プログラム |
-
2016
- 2016-10-21 JP JP2016206836A patent/JP6738019B2/ja active Active
-
2017
- 2017-09-28 US US15/718,120 patent/US10033415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10033415B2 (en) | 2018-07-24 |
JP2018067873A (ja) | 2018-04-26 |
US20180115332A1 (en) | 2018-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4255849B2 (ja) | べき級数型ディジタルプリディストータ | |
JP4801074B2 (ja) | 信号プリディストーションに関する装置と方法 | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
KR101126401B1 (ko) | 전력 증폭기에 디지털 전치 왜곡 장치 및 방법 | |
JP4308163B2 (ja) | 歪補償装置 | |
JP5097240B2 (ja) | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 | |
TWI430562B (zh) | 傳送器、降低輸出訊號失真的方法以及產生用來降低輸出訊號失真之複數個預失真參數的方法 | |
JP5420887B2 (ja) | 歪補償装置 | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
JP3874688B2 (ja) | 歪補償装置 | |
JP6738019B2 (ja) | 送信機および歪補正方法 | |
JP2011066894A (ja) | 増幅装置およびプリディストーション制御方法 | |
US9450544B2 (en) | Pre-distortion method, associated apparatus and non-transitory machine readable medium | |
JP5124655B2 (ja) | 歪補償増幅器 | |
JP2015026968A (ja) | 歪補償装置および歪補償方法 | |
JP6209925B2 (ja) | 歪補償装置および歪補償方法 | |
JP6207806B2 (ja) | 歪補償装置及び歪補償方法 | |
JP5673238B2 (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
EP2858251B1 (en) | Distortion compensation device and distortion compensation method | |
JP5105309B2 (ja) | 電力増幅器、電力増幅器の非線形歪補正方法、無線通信装置 | |
JP2014011567A (ja) | 電力増幅器の補償装置 | |
JP6583020B2 (ja) | 送信機および歪補正方法 | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
JP7536397B2 (ja) | 送信機用出力電力制御機構 | |
JP6547621B2 (ja) | 送信機および歪補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6738019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |