JP6446911B2 - 歪補償方法、歪補償装置、及び歪補償プログラム - Google Patents

歪補償方法、歪補償装置、及び歪補償プログラム Download PDF

Info

Publication number
JP6446911B2
JP6446911B2 JP2014170787A JP2014170787A JP6446911B2 JP 6446911 B2 JP6446911 B2 JP 6446911B2 JP 2014170787 A JP2014170787 A JP 2014170787A JP 2014170787 A JP2014170787 A JP 2014170787A JP 6446911 B2 JP6446911 B2 JP 6446911B2
Authority
JP
Japan
Prior art keywords
distortion compensation
address
transmission signal
value
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014170787A
Other languages
English (en)
Other versions
JP2016046725A (ja
Inventor
尚 碓井
尚 碓井
貴志 大橋
貴志 大橋
谷口 徹
徹 谷口
和之 越田
和之 越田
誠人 松本
誠人 松本
将如 原田
将如 原田
望 西口
望 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014170787A priority Critical patent/JP6446911B2/ja
Priority to US14/565,154 priority patent/US9225364B1/en
Publication of JP2016046725A publication Critical patent/JP2016046725A/ja
Application granted granted Critical
Publication of JP6446911B2 publication Critical patent/JP6446911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0425Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、歪補償方法、歪補償装置、及び歪補償プログラムに関する。
無線通信システムにおける無線送信装置には、送信信号の電力を増幅する増幅器が備えられている。無線送信装置では、一般的に、増幅器の電力効率を高めるために、増幅器の飽和領域付近で増幅器を動作させる。しかし、増幅器を飽和領域付近で動作させると非線形歪が増大する。そこで、この非線形歪を抑えて隣接チャネル漏洩電力(ACLR:Adjacent Channel Leakage Ratio)を低減するために、無線送信装置には、非線形歪を補償する歪補償装置が備えられる。
歪補償装置で用いられる歪補償方式の一つに「プリディストーション(以下では「PD」と呼ぶことがある)方式」がある。PD方式の歪補償装置は、増幅器の非線形歪の逆特性を有する歪補償係数を増幅器への入力前の送信ベースバンド信号に予め乗算することで、増幅器の出力の線形性を高めて増幅器の出力の歪を抑圧する。送信ベースバンド信号に歪補償係数を乗算した後の信号は「プリディストーション信号(PD信号)」と呼ばれることがある。よって、PD信号は、増幅器への入力前に、増幅器の非線形歪の逆特性に従って予め歪んだ信号となる。
例えば、PD方式の歪補償装置として、複数の歪補償係数が格納されたルックアップテーブル(以下では「LUT」と呼ぶことがある)を有し、送信ベースバンド信号の電力に応じたアドレスをLUTに指定してLUTから歪補償係数を読み出すものがある。LUTに格納された歪補償係数は、参照信号としての送信ベースバンド信号と、増幅器から出力されてフィードバックされた信号(以下では「フィードバック信号」と呼ぶことがある)とを比較して得られる両信号の誤差が最小になるように逐次更新される。
国際公開第2006/033256号 特開2007−208684号公報
ところで、参照信号としての送信ベースバンド信号とフィードバック信号との比較の際には、両信号のタイミング及び位相を一致させる調整処理が行われる。装置内の伝送時間は変化せず一定であると見なせるので、両信号のタイミングを揃えるタイミング調整処理は、例えば、出荷前に行われればよい。一方、装置内の電子部品(例えば増幅器)の位相特性は装置のONOFFや時間の経過とともに変化するので、両信号の位相調整処理は、逐次行われる。
しかしながら、フィードバック信号(つまり、送信信号である増幅器の出力信号)にノイズ成分が重畳することがあり、フィードバック信号の電力が小さい場合、フィードバック信号がノイズ成分に埋もれてしまう可能性がある。この場合、フィードバック信号を用いた位相特定の精度が劣化して位相調整処理の精度が劣化してしまう可能性がある。この結果として、歪補償処理の精度も劣化してしまう可能性がある。
開示の技術は、上記に鑑みてなされたものであって、安定した歪補償を実現することができる、歪補償方法、歪補償装置、及び歪補償プログラムを提供することを目的とする。
開示の態様では、入力した送信信号と前記入力した送信信号に対応する増幅器の出力信号とに基づいて、歪補償係数の更新値を算出し、前記入力した送信信号の電力値が第1の閾値未満の場合、前記算出した更新値を用いて、複数の第1アドレス値にそれぞれ対応する複数の歪補償係数を記憶する歪補償係数テーブルを更新する更新処理を実行せず、前記入力した送信信号の電力値が前記第1の閾値以上の場合、前記更新処理を実行する。
開示の態様によれば、安定した歪補償を実現することができる。
図1は、実施例1の歪補償装置を含む無線送信装置の一例を示すブロック図である。 図2は、実施例1の歪補償装置の一例を示すブロック図である。 図3は、実施例1のアドレス算出部の一例を示すブロック図である。 図4は、アドレス対応テーブルの一例を示す図である。 図5は、実施例1の歪補償係数テーブルの一例を示す図である。 図6は、実施例1の歪補償装置の処理動作の説明に供する図である。 図7は、実施例2の歪補償装置を含む無線送信装置の一例を示すブロック図である。 図8は、実施例2の歪補償装置の一例を示すブロック図である。 図9は、実施例2の歪補償装置の処理動作の一例の説明に供する図である。 図10は、実施例2のアドレス制御部の処理動作の一例を示すフローチャートである。 図11は、実施例2のアドレス制御部の処理動作の一例の説明に供する図である。 図12は、実施例2のアドレス制御部の処理動作の一例の説明に供する図である。 図13は、実施例2の第1及び第2のアドレス対応テーブルを比較する図である。 図14は、歪補償装置のハードウェア構成例を示す図である。
以下に、本願の開示する歪補償方法、歪補償装置、及び歪補償プログラムの実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本願の開示する歪補償方法、歪補償装置、及び歪補償プログラムが限定されるものではない。また、実施形態において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。
[実施例1]
[無線送信装置の構成例]
図1は、実施例1の歪補償装置を含む無線送信装置の一例を示すブロック図である。図1において、無線送信装置10は、ベースバンドユニット11と、歪補償装置12と、DAC(Digital to Analog Converter;デジタルアナログ変換器)13と、アップコンバータ14と、PA(Power Amplifier;電力増幅器)15と、カプラ16とを有する。また、無線送信装置10は、ダウンコンバータ17と、ADC(Analog to Digital Converter;アナログデジタル変換器)18とを有する。
無線送信装置10は、例えば、無線通信システムで使用される無線通信端末装置または無線通信基地局装置等に搭載される。
ベースバンドユニット11は、入力される送信データに対して符号化処理及び変調処理等のベースバンド処理を行って送信ベースバンド信号を生成し、生成した送信ベースバンド信号In(t)を歪補償装置12へ出力する。
歪補償装置12は、PD方式の歪補償装置であり、複数の電力範囲に対応する複数のアドレスにそれぞれ対応する複数の歪補償係数が記憶されたルックアップテーブル(LUT)を有する。歪補償装置12は、送信ベースバンド信号の電力に応じて生成したアドレスに従ってLUTを参照してLUTから読み出した歪補償係数を送信ベースバンド信号に乗算してPD信号Out(t)を生成し、生成したPD信号Out(t)をDAC13へ出力する。また、歪補償装置12は、LUTに記憶されている歪補償係数を、参照信号としての送信ベースバンド信号In(t)と、フィードバック信号FB(t)との誤差に基づいて更新する。
DAC14は、PD信号をデジタル信号からアナログ信号に変換してアップコンバータ14へ出力する。
アップコンバータ14は、アナログのPD信号をアップコンバートし、アップコンバート後のPD信号をPA15へ出力する。
PA15は、アップコンバート後のPD信号の電力を増幅し、電力増幅後の信号をカプラ16へ出力する。
カプラ16は、電力増幅後の信号を、アンテナと、フィードバック経路(つまり、ダウンコンバータ17)とに分配する。これにより、PA15から出力された信号がダウンコンバータ17及びADC18を介して歪補償装置12へフィードバックされる。
ダウンコンバータ17は、カプラ16から入力される信号をダウンコンバートし、ダウンコンバート後の信号をADC18へ出力する。
ADC18は、ダウンコンバート後の信号をアナログ信号からデジタル信号に変換し、変換後のデジタルの信号をフィードバック信号FB(t)として歪補償装置12へ出力する。
[歪補償装置の構成例]
図2は、実施例1の歪補償装置の一例を示すブロック図である。図2において、歪補償装置12は、アドレス算出部21と、LUT22と、乗算部23と、遅延部24,27,28と、モニタ部25と、更新制御部26と、位相調整部29と、比較部30と、補償係数算出部31と、テーブル記憶部32とを有する。
アドレス算出部21は、送信ベースバンド信号In(t)の電力値に基づいて、第1のアドレス(つまり、X軸方向アドレス)を算出する。また、アドレス算出部21は、送信ベースバンド信号In(t)の位相に基づいて、第2のアドレス(つまり、Y軸方向アドレス)を算出する。そして、アドレス算出部21は、算出したX軸方向アドレス及びY軸方向アドレスの組合せと「アドレス対応テーブル」で対応付けられた「合成アドレス」を特定(算出)する。
図3は、実施例1のアドレス算出部の一例を示すブロック図である。図3において、アドレス算出部21は、パワー算出部38と、遅延部39,42,43と、X軸アドレス算出部40と、位相算出部41と、乗算部44,45,46と、加算部47と、Y軸アドレス算出部48と、アドレス算出部49とを有する。
パワー算出部38は、入力されたベースバンド信号In(t)のパワーp(=x(t))を算出する。パワー算出部38は、算出したパワーpを示すパワー情報を遅延部39へ出力する。
遅延部39は、パワー算出部38から出力されたパワー情報を所定時間(例えば、1サンプル)遅延させてX軸アドレス算出部40へ出力する。
X軸アドレス算出部40は、遅延部39から出力されたパワー情報を正規化することによってX軸方向アドレスを算出し、算出したX軸方向アドレスxadr(t)をアドレス算出部49へ出力する。
位相算出部41は、入力されたベースバンド信号In(t)の位相θを算出する。位相算出部41は、算出した位相θを示す位相情報を遅延部42及び乗算部44へ出力する。
遅延部42は、位相算出部41から出力された位相情報を所定時間(例えば、1サンプル)遅延させて遅延部43及び乗算部45へ出力する。遅延部43は、遅延部42から出力された位相情報を所定時間(例えば、1サンプル)遅延させて乗算部46へ出力する。
乗算部44は、位相算出部41から出力された位相情報にタップ係数tap1を乗算して加算部47へ出力する。
乗算部45は、遅延部42から出力された位相情報にタップ係数tap2を乗算して加算部47へ出力する。
乗算部46は、遅延部43から出力された位相情報にタップ係数tap3を乗算して加算部47へ出力する。
加算部47は、乗算部44,45,46のそれぞれから出力された信号を加算する。加算部47による加算結果は、異なる3つの時点(タイミング)におけるベースバンド信号In(t)の位相差分Δθを示す。加算部47は、加算結果を位相差情報としてY軸アドレス算出部48へ出力する。
Y軸アドレス算出部48は、加算部47から出力された位相差情報を正規化することによってY軸方向アドレスを算出する。Y軸アドレス算出部48は、算出したY軸方向アドレスyadr(t)をアドレス算出部49へ出力する。このように、位相算出部41で算出した位相と、当該算出した位相を所定の時間(例えば、1サンプル)だけ遅延させた位相との差分に基づいて、Y軸方向アドレスを生成する。
アドレス算出部49は、X軸アドレス算出部40から出力されたX軸方向アドレスxadr(t)と、Y軸アドレス算出部48から出力されたY軸方向アドレスyadr(t)とを合成し、合成した合成アドレスAdr(t)を出力する。例えば、アドレス算出部49は、X軸アドレス算出部40から出力されたX軸方向アドレスxadr(t)及びY軸アドレス算出部48から出力されたY軸方向アドレスyadr(t)の組合せと、「アドレス対応テーブル」で対応付けられた「合成アドレス」を特定(算出)し、特定した「合成アドレス」を出力する。
図2の説明に戻り、テーブル記憶部32は、「アドレス対応テーブル」を記憶している。図4は、アドレス対応テーブルの一例を示す図である。図4に示すように、アドレス対応テーブルでは、X軸方向アドレスの候補及びY軸方向アドレスの候補の各「組合せ候補」に対応付けられた「合成アドレス」が記憶されている。
図2の説明に戻り、LUT22は、アドレス算出部21で算出されたアドレスAdr(t)に対応する歪補償係数を歪補償係数テーブルから読み出し、読み出した歪補償係数を乗算部23及び遅延部27へ出力する。また、LUT22は、補償係数算出部31で算出された歪補償係数の更新値及び遅延部24から受け取った更新アドレスを用いて、歪補償係数テーブルを更新する。
例えば、LUT22は、図2に示すように、更新部35と、テーブル記憶部36と、読出部37とを有する。
更新部35は、補償係数算出部31で算出された歪補償係数の更新値及び遅延部24から受け取った更新アドレスを用いて、歪補償係数テーブルを更新する更新処理を実行する。ここで、更新部35は、更新制御部26から更新処理の「実行命令信号」を受け取ると、更新処理を実行し、更新制御部26から更新処理の「停止命令信号」を受け取ると、更新処理を停止する。
テーブル記憶部36は、複数のアドレス値(つまり、複数の合成アドレス)にそれぞれ対応する複数の歪補償係数を記憶する「歪補償係数テーブル」を記憶する。図5は、実施例1の歪補償係数テーブルの一例を示す図である。
読出部37は、アドレス算出部21で算出されたアドレスAdr(t)に対応する歪補償係数を歪補償係数テーブルから読み出し、読み出した歪補償係数を乗算部23及び遅延部27へ出力する。
乗算部23は、送信ベースバンド信号In(t)とLUT25からの歪補償係数とを乗算し、歪補償処理後の送信ベースバンド信号In(t)(つまり、PD信号Out(t))をDAC13へ出力する。
遅延部24は、アドレスAdr(t)を遅延量d1だけ遅延させ、遅延後のアドレスAdr(t)を更新アドレスとして更新部35へ出力する。遅延量d1は、乗算部23、DAC13、アップコンバータ14、PA15、カプラ16、ダウンコンバータ17、ADC18、位相調整部29、比較部30、及び、補償係数算出部31でのトータルの処理遅延量に相当する。
モニタ部25は、入力されたベースバンド信号In(t)の電力値を検出(モニタ)し、検出した電力値を更新制御部26へ出力する。
更新制御部26は、モニタ部25から受け取った検出電力値に基づいて、更新部35による更新処理の実行非実行を制御する。例えば、更新制御部26は、モニタ部25から受け取った検出電力値と、「第1の閾値」とを比較する。そして、更新制御部26は、モニタ部25から受け取った検出電力値が「第1の閾値」未満の場合、「停止命令信号」を更新部35へ出力することにより、更新部35に更新処理を実行させない。一方、更新制御部26は、モニタ部25から受け取った検出電力値が「第1の閾値」以上の場合、「実行命令信号」を更新部35へ出力することにより、更新部35に更新処理を実行させる。なお、更新制御部26は、更新部35の更新処理を停止させている期間において、位相調整部29、比較部30、及び補償係数算出部31の一部又は全部の処理を停止させる制御を行ってもよい。
ここで、「第1の閾値」は、PA15の非線形領域に対応する値であってもよい。また、更新制御部26は、フィードバック信号に重畳しているノイズ成分の電力値を検出し、検出したノイズ成分の電力値に応じて「第1の閾値」を調整してもよい。すなわち、更新制御部26は、検出したノイズ成分の電力値が大きくなるにつれて「第1の閾値」を大きく調整し、検出したノイズ成分の電力値が小さくなるにつれて「第1の閾値」を小さく調整してもよい。
遅延部27は、LUT22から出力された歪補償係数を遅延量d2だけ遅延させ、遅延後の歪補償係数を補償係数算出部31へ出力する。遅延量d2は、乗算部23、DAC13、アップコンバータ14、PA15、カプラ16、ダウンコンバータ17、ADC18位相調整部29、及び比較部30でのトータルの処理遅延量に相当する。
遅延部28は、参照信号としての送信ベースバンド信号In(t)を遅延量d3だけ遅延させ、遅延後の参照信号を位相調整部29へ出力する。遅延量d3は、乗算部23、DAC13、アップコンバータ14、PA15、カプラ16、ダウンコンバータ17、及びADC18でのトータルの処理遅延量に相当する。これにより、参照信号としての送信ベースバンド信号In(t)と当該送信ベースバンド信号In(t)に対応するフィードバック信号FB(t)とが同時に位相調整部29に入力されることになる。
位相調整部29は、参照信号としての送信ベースバンド信号In(t)とフィードバック信号FB(t)との位相をマッチングさせた後に、比較部30へ出力する。
比較部30は、参照信号としての送信ベースバンド信号In(t)とフィードバック信号FB(t)とを比較して両信号の誤差信号e(t)を算出し、算出した誤差信号e(t)を補償係数算出部31へ出力する。
補償係数算出部31は、比較部30から受け取った誤差信号e(t)と、遅延部27を介して受け取った歪補償係数とに基づいて、歪補償係数の更新値を算出し、算出した歪補償係数の更新値を更新部35へ出力する。
[歪補償装置の動作例]
以上の構成を有する歪補償装置12の処理動作の一例について説明する。ここでは、特に、更新制御部26による更新制御処理について説明する。図6は、実施例1の歪補償装置の処理動作の説明に供する図である。
更新制御部26は、モニタ部25から受け取ったモニタ電力値(つまり、検出電力値)と、値α(つまり、第1の閾値)とを比較する。
そして、更新制御部26は、図6に示すように、モニタ部25から受け取った検出電力値が値α未満の場合、更新部35に更新処理を実行させない。
一方、更新制御部26は、図6に示すように、モニタ部25から受け取ったモニタ電力値が値α以上の場合、更新部35に更新処理を実行させる。なお、更新制御部26は、更新部35の更新処理を停止させている期間において、位相調整部29、比較部30、及び補償係数算出部31の一部又は全部の処理を停止させる制御を行ってもよい。
以上のように本実施例によれば、歪補償装置12において、モニタ部25は、送信ベースバンド信号の電力値をモニタする。そして、更新制御部26は、モニタ部25でモニタされた電力値が第1の閾値未満の場合、更新部35に更新処理を実行させず、第1の閾値以上の場合、更新部35に更新処理を実行させる。すなわち、更新制御部26は、モニタされた電力値に基づいて、更新部35による更新処理の実行非実行を制御する。
この歪補償装置12の構成により、送信ベースバンド信号の電力値が小さいためフィードバック信号がノイズ成分に埋もれてしまう可能性が高く、歪補償係数の算出精度が劣化してしまう可能性が高い場合には、歪補償係数の更新を停止することができる。これにより、歪補償処理の精度の劣化を防止でき、安定した歪補償を実現することができる。
[実施例2]
実施例2では、入力した送信信号(つまり、送信ベースバンド信号)の電力値に基づいて、「アドレス対応テーブル」を切り替える。
[無線送信装置及び歪補償装置の構成例]
図7は、実施例2の歪補償装置を含む無線送信装置の一例を示すブロック図である。図8は、実施例2の歪補償装置の一例を示すブロック図である。
図7において、無線送信装置50は、歪補償装置52を有する。図8において、歪補償装置52は、モニタ部61と、アドレス制御部62と、テーブル記憶部63と、アドレス算出部64とを有する。
モニタ部61は、送信ベースバンド信号In(t)の電力値を検出(モニタ)する。例えば、モニタ部61は、「対象期間」毎に、「対象期間」内に受け取った送信ベースバンド信号In(t)の平均電力値を算出し、算出した平均電力値をモニタ電力値としてアドレス制御部62へ出力する。「対象期間」は、例えば、10ミリ秒の時間長を有する。また、「対象期間」は、例えば、「対象期間」の時間長よりも長いT秒周期で繰り返されてもよい。すなわち、隣接する2つの対象期間の時間間隔はT秒であってもよい。
アドレス算出部64は、入力された送信ベースバンド信号In(t)と、アドレス制御部62から受け取った「テーブル切替信号」の示す「アドレス対応テーブル」とに基づいて、合成アドレスAdr(t)を特定(算出)し、特定した合成アドレスAdr(t)をLUT22及び遅延部24へ出力する。
アドレス制御部62は、モニタ部61から受け取ったモニタ電力値に応じて、アドレス算出部64で用いる「アドレス対応テーブル」を切り替える。
例えば、アドレス制御部62は、「第1の対象期間」でのモニタ電力値が「第2の閾値」未満であり且つ「第1の対象期間」の次の「第2の対象期間」でのモニタ電力値が「第2の閾値」以上である場合、「第1のアドレス対応テーブル」から「第2のアドレス対応テーブル」に切り替える。また、アドレス制御部62は、「第1の対象期間」でのモニタ電力値が「第2の閾値」よりも小さい「第3の閾値」以上であり且つ「第2の対象期間」でのモニタ電力値が「第3の閾値」未満である場合、「第2のアドレス対応テーブル」から「第1のアドレス対応テーブル」に切り替える。ここで、所定の大きさのX方向アドレス値までの「第1範囲」では、X方向アドレスに対応付けられた合成アドレス値の種類数は、「第2のアドレス対応テーブル」よりも「第1のアドレス対応テーブル」の方が多い。一方、「第1範囲」よりも含まれるX方向アドレス値が大きい「第2範囲」では、X方向アドレスに対応付けられた合成アドレス値の種類数は、「第1のアドレス対応テーブル」よりも「第2のアドレス対応テーブル」の方が多い。換言すれば、合成アドレス値に対応付けられたX方向アドレス値の分布の中央値及び平均値は、「第1のアドレス対応テーブル」よりも「第2のアドレス対応テーブル」の方が大きい。すなわち、「第1のアドレス対応テーブル」は、「第2のアドレス対応テーブル」よりも、低電力送信時に適したテーブルとなっている。すなわち、「第1のアドレス対応テーブル」は、低電力用のアドレス対応テーブルであり、「第2のアドレス対応テーブル」は、高電力用のアドレス対応テーブルである。
例えば、アドレス制御部62は、「第1の対象期間」でのモニタ電力値が「第2の閾値」未満であり且つ「第1の対象期間」の次の「第2の対象期間」でのモニタ電力値が「第2の閾値」以上である場合、高電力用の「第2のアドレス対応テーブル」を示す「テーブル切替信号」をアドレス算出部64へ出力する。また、アドレス制御部62は、「第1の対象期間」でのモニタ電力値が「第2の閾値」よりも小さい「第3の閾値」以上であり且つ「第2の対象期間」でのモニタ電力値が「第3の閾値」未満である場合、低電力用の「第1のアドレス対応テーブル」を示す「テーブル切替信号」をアドレス算出部64へ出力する。
テーブル記憶部63は、上記の「第1のアドレス対応テーブル」及び「第2のアドレス対応テーブル」を記憶している。
[歪補償装置の動作例]
以上の構成を有する歪補償装置52の処理動作の一例について説明する。
まず、図9を用いて、実施例2の歪補償装置52の処理動作の要点について説明する。図9は、実施例2の歪補償装置の処理動作の一例の説明に供する図である。
モニタ部61は、送信ベースバンド信号In(t)の電力値を検出(モニタ)する。
アドレス制御部62は、モニタ部61から受け取ったモニタ電力値に応じて、アドレス算出部64で用いる「アドレス対応テーブル」を切り替える。アドレス制御部62は、ヒステリシスな制御によって、「アドレス対応テーブル」を切り替える。すなわち、アドレス制御部62は、低電力用の「第1のアドレス対応テーブル」に切り替わっている状態では、「対象期間」でのモニタ電力値が「第2の閾値(図9の閾値γ)」以上となって初めて、高電力用の「第2のアドレス対応テーブル」に切り替える。また、アドレス制御部62は、高電力用の「第2のアドレス対応テーブル」に切り替わっている状態では、「対象期間」でのモニタ電力値が「第3の閾値(図9の閾値β)」未満となって初めて、低電力用の「第1のアドレス対応テーブル」に切り替える。
次に、実施例2の歪補償装置52の処理動作の具体例について説明する。図10は、実施例2のアドレス制御部の処理動作の一例を示すフローチャートである。図11及び図12は、実施例2のアドレス制御部の処理動作の一例の説明に供する図である。
図10には、1つの対象期間で行われる処理動作が示されている。すなわち、図10に示される処理動作は、複数の対象期間で繰り返えされる。
アドレス制御部62は、モニタ部61から、今回の対象期間のモニタ電力値を取得する(ステップS101)。
そして、アドレス制御部62は、ステップS101で取得したモニタ電力値と、図11に示すテーブルとを用いて、今回のステートを判定する。図11では、モニタ電力値が閾値γ(つまり、第2の閾値)以上である状態は「ステート1」と判定され、モニタ電力値が閾値β(つまり、第3の閾値)未満である状態は「ステート2」と判定され、モニタ電力値が閾値β以上で且つ閾値γ未満である状態は「ステート0」と判定される。
そして、アドレス制御部62は、今回のステートがステート2であるか否かを判定する(ステップS102)。
今回のステートがステート2である場合(ステップS102肯定)、アドレス制御部62は、アドレス制御部62の有するメモリ(図示せず)に保持されている「保持情報」の示すステートがステート1であるか否かを判定する(ステップS103)。
保持情報の示すステートがステート1である場合(ステップS103肯定)、アドレス制御部62は、高電力用の第2のアドレス対応テーブルから低電力用の第1のアドレス対応テーブルへの切替制御を実行する(ステップS104)。すなわち、アドレス制御部62は、低電力用の第1のアドレス対応テーブルを示すテーブル切替信号をアドレス算出部64へ出力する。
そして、アドレス制御部62は、テーブル記憶部36に記憶されている歪補償係数テーブルにおける歪補償係数の初期化を制御する(ステップS105)。
そして、アドレス制御部62は、保持情報をステート2に更新する(ステップS106)。
今回のステートがステート2でない場合(ステップS102否定)、アドレス制御部62は、今回のステートがステート1であるか否かを判定する(ステップS107)。
今回のステートがステート1である場合(ステップS107肯定)、アドレス制御部62は、「保持情報」の示すステートがステート2であるか否かを判定する(ステップS108)。
保持情報の示すステートがステート2である場合(ステップS108肯定)、アドレス制御部62は、低電力用の第1のアドレス対応テーブルから高電力用の第2のアドレス対応テーブルへの切替制御を実行する(ステップS109)。すなわち、アドレス制御部62は、高電力用の第2のアドレス対応テーブルを示すテーブル切替信号をアドレス算出部64へ出力する。
そして、アドレス制御部62は、テーブル記憶部36に記憶されている歪補償係数テーブルにおける歪補償係数の初期化を制御する(ステップS110)。
そして、アドレス制御部62は、保持情報をステート2に更新する(ステップS111)。
なお、保持情報の示すステートがステート1でない場合(ステップS103否定)、今回のステートがステート1でない場合(ステップS107否定)、及び、保持情報の示すステートがステート2でない場合(ステップS108否定)、アドレス制御部62は特に処理を行わず、今回の対象期間における処理ステップは終了する。以上の処理動作をまとめた動作マトリクスを図12に示す。
ここで、「第1のアドレス対応テーブル」及び「第2のアドレス対応テーブル」の特性を比較する。図13は、実施例2の第1及び第2のアドレス対応テーブルを比較する図である。
図13に示すように、所定の大きさのX方向アドレス値までの「第1範囲」では、X方向アドレスに対応付けられた合成アドレス値の種類数は、高電力用の「第2のアドレス対応テーブル」よりも低電力用の「第1のアドレス対応テーブル」の方が多い。一方、「第1範囲」よりも含まれるX方向アドレス値が大きい「第2範囲」では、X方向アドレスに対応付けられた合成アドレス値の種類数は、低電力用の「第1のアドレス対応テーブル」よりも高電力用の「第2のアドレス対応テーブル」の方が多い。換言すれば、合成アドレス値に対応付けられたX方向アドレス値の分布の中央値及び平均値は、低電力用の「第1のアドレス対応テーブル」よりも高電力用の「第2のアドレス対応テーブル」の方が大きい。このような「第1のアドレス対応テーブル」及び「第2のアドレス対応テーブル」をモニタ電力値に基づいて切り替えることにより、送信ベースバンド信号の電力モデル(例えば、電力分布)にマッチしたアドレス対応テーブルに切り替えることができる。この結果、歪補償処理において歪みを発散させることなく歪みを収束させるまでの時間を短縮させることができる。
以上のように本実施例によれば、歪補償装置52において、モニタ部61は、送信ベースバンド信号In(t)の電力値を検出(モニタ)する。アドレス制御部62は、モニタ部61から受け取ったモニタ電力値に応じて、アドレス算出部64で用いる「アドレス対応テーブル」を切り替える。
この歪補償装置52の構成により、送信ベースバンド信号の信号電力モデルにマッチしたアドレス対応テーブルに切り替えることができる。この結果、歪補償処理において歪みを発散させることなく歪みを収束させるまでの時間を短縮させることができる。
また、歪補償装置52において、アドレス制御部62は、「第1の対象期間」でのモニタ電力値が「第2の閾値」未満であり且つ「第1の対象期間」の次の「第2の対象期間」でのモニタ電力値が「第2の閾値」以上である場合、「第1のアドレス対応テーブル」から「第2のアドレス対応テーブル」に切り替える。また、アドレス制御部62は、「第1の対象期間」でのモニタ電力値が「第2の閾値」よりも小さい「第3の閾値」以上であり且つ「第2の対象期間」でのモニタ電力値が「第3の閾値」未満である場合、「第2のアドレス対応テーブル」から「第1のアドレス対応テーブル」に切り替える。すなわち、アドレス制御部62は、ヒステリシスな切替制御を実行している。
この歪補償装置52の構成により、過剰な頻度で切替が起こることを防止できる。
[他の実施例]
実施例1及び実施例2で図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
さらに、各装置で行われる各種処理機能は、CPU(Central Processing Unit)(又はMPU(Micro Processing Unit)、MCU(Micro Controller Unit)等のマイクロ・コンピュータ)上で、その全部又は任意の一部を実行するようにしてもよい。また、各種処理機能は、CPU(又はMPU、MCU等のマイクロ・コンピュータ)で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしてもよい。
実施例1及び実施例2の歪補償装置は、例えば、次のようなハードウェア構成により実現することができる。
図14は、歪補償装置のハードウェア構成例を示す図である。図14に示すように、歪補償装置100は、プロセッサ101と、メモリ102とを有する。プロセッサ101の一例としては、CPU、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)等が挙げられる。また、メモリ102の一例としては、SDRAM(Synchronous Dynamic Random Access Memory)等のRAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ等が挙げられる。
そして、実施例1及び実施例2の歪補償装置で行われる各種処理機能は、不揮発性記憶媒体などの各種メモリに格納されたプログラムをプロセッサで実行することによって実現してもよい。すなわち、アドレス算出部21,64と、更新部35と、読出部37と、乗算部23と、遅延部24,27,28と、モニタ部25,61と、更新制御部26と、位相調整部29と、比較部30と、補償係数算出部31と、アドレス制御部62とによって実行される各処理に対応するプログラムがメモリ102に記録され、各プログラムがプロセッサ101で実行されてもよい。また、テーブル記憶部32,36,63は、メモリ102によって実現される。
なお、ここでは、実施例1及び実施例2の歪補償装置で行われる各種処理機能が1つのプロセッサ101によって実行されるものとしたが、これに限定されるものではなく、複数のプロセッサによって実行されてもよい。
10,50 無線送信装置
11 ベースバンドユニット
12,52 歪補償装置
13 DAC
14 アップコンバータ
15 PA
16 カプラ
17 ダウンコンバータ
18 ADC
21,64 アドレス算出部
22 LUT
23,44,45,46 乗算部
24,27,28,39,42,43 遅延部
25,61 モニタ部
26 更新制御部
29 位相調整部
30 比較部
31 補償係数算出部
32,36,63 テーブル記憶部
35 更新部
37 読出部
38 パワー算出部
40 X軸アドレス算出部
41 位相算出部
47 加算部
48 Y軸アドレス算出部
49 アドレス算出部
62 アドレス制御部
64 アドレス算出部

Claims (4)

  1. 送信信号の電力を増幅して出力する増幅器で生じる非線形歪を、歪補償係数を用いて補償する歪補償方法であって、
    入力した送信信号と前記入力した送信信号に対応する前記増幅器の出力信号とに基づいて、前記歪補償係数の更新値を算出し、
    前記入力した送信信号の電力値が第1の閾値未満の場合、前記算出した更新値を用いて、複数の第1アドレス値にそれぞれ対応する複数の歪補償係数を記憶する歪補償係数テーブルを更新する更新処理を実行せず、前記入力した送信信号の電力値が前記第1の閾値以上の場合、前記更新処理を実行
    前記入力した送信信号の電力値候補に対応する第2アドレス値及び前記入力した送信信号の位相候補に対応する第3アドレス値の複数の組合せに前記複数の第1アドレス値をそれぞれ対応付けたアドレス対応テーブルを、前記入力した送信信号の電力値に応じて切り替え、
    前記入力した送信信号と前記切り替えられたアドレス対応テーブルとに基づいて、前記第1アドレス値を算出し、
    前記算出した第1アドレス値と前記歪補償係数テーブルで対応する歪補償係数を読み出して前記入力した送信信号に乗算する、
    ことを特徴とする歪補償方法。
  2. 前記アドレス対応テーブルの切り替えでは、第1の期間で入力した送信信号の電力値が第2の閾値未満であり且つ前記第1の期間より後の第2の期間で入力した送信信号の電力値が前記第2の閾値以上である場合、第1のアドレス対応テーブルから第2のアドレス対応テーブルに切り替え、前記第1の期間で入力した送信信号の電力値が前記第2の閾値よりも小さい第3の閾値以上であり且つ前記第2の期間で入力した送信信号の電力値が第3の閾値未満である場合、前記第2のアドレス対応テーブルから前記第1のアドレス対応テーブルに切り替える、
    ことを特徴とする請求項に記載の歪補償方法。
  3. 送信信号の電力を増幅して出力する増幅器で生じる非線形歪を補償する歪補償装置であって、
    入力した送信信号に基づいて第1アドレス値を算出する第1の算出部と、
    複数の前記第1アドレス値にそれぞれ対応する複数の歪補償係数を記憶する歪補償係数テーブルと、
    前記算出した第1アドレス値と前記歪補償係数テーブルで対応する歪補償係数を読み出して前記入力した送信信号に乗算する補償処理部と、
    前記入力した送信信号と前記入力した送信信号に対応する前記増幅器の出力信号とに基づいて、前記歪補償係数の更新値を算出する第2の算出部と、
    前記算出した更新値を用いて前記歪補償係数テーブルを更新する更新部と、
    前記入力した送信信号の電力値が閾値未満の場合、前記更新部による更新処理を停止させ、前記入力した送信信号の電力値が前記閾値以上の場合、前記更新部に前記更新処理を実行させる制御部と、を具備し、
    前記制御部は、前記入力した送信信号の電力値候補に対応する第2アドレス値及び前記入力した送信信号の位相候補に対応する第3アドレス値の複数の組合せに前記複数の第1アドレス値をそれぞれ対応付けたアドレス対応テーブルを、前記入力した送信信号の電力値に応じて切り替え、
    前記第1の算出部は、前記入力した送信信号と前記切り替えられたアドレス対応テーブルとに基づいて、前記第1アドレス値を算出し、
    前記補償処理部は、前記算出した第1アドレス値と前記歪補償係数テーブルで対応する歪補償係数を読み出して前記入力した送信信号に乗算する、
    ことを特徴とする歪補償装置。
  4. 送信信号の電力を増幅して出力する増幅器で生じる非線形歪を、歪補償係数を用いて補償する歪補償装置に、
    入力した送信信号と前記入力した送信信号に対応する前記増幅器の出力信号とに基づいて、前記歪補償係数の更新値を算出し、
    前記入力した送信信号の電力値が閾値未満の場合、前記算出した更新値を用いて、複数の第1アドレス値にそれぞれ対応する複数の歪補償係数を記憶する歪補償係数テーブルを更新する更新処理を実行せず、前記入力した送信信号の電力値が前記閾値以上の場合、前記更新処理を実行
    前記入力した送信信号の電力値候補に対応する第2アドレス値及び前記入力した送信信号の位相候補に対応する第3アドレス値の複数の組合せに前記複数の第1アドレス値をそれぞれ対応付けたアドレス対応テーブルを、前記入力した送信信号の電力値に応じて切り替え、
    前記入力した送信信号と前記切り替えられたアドレス対応テーブルとに基づいて、前記第1アドレス値を算出し、
    前記算出した第1アドレス値と前記歪補償係数テーブルで対応する歪補償係数を読み出して前記入力した送信信号に乗算する、
    処理を、実行させることを特徴とする歪補償プログラム。
JP2014170787A 2014-08-25 2014-08-25 歪補償方法、歪補償装置、及び歪補償プログラム Active JP6446911B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014170787A JP6446911B2 (ja) 2014-08-25 2014-08-25 歪補償方法、歪補償装置、及び歪補償プログラム
US14/565,154 US9225364B1 (en) 2014-08-25 2014-12-09 Distortion compensation method, distortion compensation apparatus, and non-transitory computer readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170787A JP6446911B2 (ja) 2014-08-25 2014-08-25 歪補償方法、歪補償装置、及び歪補償プログラム

Publications (2)

Publication Number Publication Date
JP2016046725A JP2016046725A (ja) 2016-04-04
JP6446911B2 true JP6446911B2 (ja) 2019-01-09

Family

ID=54932512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170787A Active JP6446911B2 (ja) 2014-08-25 2014-08-25 歪補償方法、歪補償装置、及び歪補償プログラム

Country Status (2)

Country Link
US (1) US9225364B1 (ja)
JP (1) JP6446911B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738019B2 (ja) * 2016-10-21 2020-08-12 アイコム株式会社 送信機および歪補正方法
US11005430B2 (en) 2017-03-02 2021-05-11 Sumitomo Electric Industries, Ltd. Distortion compensation device and distortion compensation method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852630A (en) * 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6489846B2 (en) * 2000-05-25 2002-12-03 Sony Corporation Distortion compensating device and distortion compensating method
EP1511181B1 (en) * 2002-05-31 2009-12-09 Fujitsu Limited Distortion compensator
DE60238508D1 (de) * 2002-05-31 2011-01-13 Fujitsu Ltd Verzerrungskompensationsvorrichtung
KR100724934B1 (ko) * 2004-05-11 2007-06-04 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
WO2006033256A1 (ja) 2004-09-21 2006-03-30 Hitachi Kokusai Electric Inc. 歪補償増幅装置
JP4498189B2 (ja) 2005-03-29 2010-07-07 株式会社東芝 歪み補償器
JP2007208684A (ja) 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 歪補償機能付き送信装置
US8148031B2 (en) * 2008-11-13 2012-04-03 College Of William And Mary Solid oxide proton conductor system and method of operating same for enhanced proton transport
JP5516378B2 (ja) 2010-12-13 2014-06-11 富士通株式会社 歪補償装置、歪補償方法、及び無線装置
JP5751056B2 (ja) 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法

Also Published As

Publication number Publication date
JP2016046725A (ja) 2016-04-04
US9225364B1 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
US8369447B2 (en) Predistortion with sectioned basis functions
KR101584630B1 (ko) 전력 소비를 감소시키기 위한 회로
US8831136B2 (en) Wireless apparatus and distortion compensating method
JP5603785B2 (ja) 増幅装置
US9100263B2 (en) Distortion compensation apparatus and distortion compensation method
WO2010073483A1 (ja) 歪補償増幅器
JP2016032127A (ja) 無線通信システム、歪補償装置、及び歪補償方法
US8655289B2 (en) Distortion compensation device, transmitter, and distortion compensation method
JP6446911B2 (ja) 歪補償方法、歪補償装置、及び歪補償プログラム
US20150015328A1 (en) Pre-distortion method and associated apparatus and non-transitory machine readable medium
JP6565288B2 (ja) 無線装置
JP6255917B2 (ja) 無線装置及び無線アクセスシステム
JP6094071B2 (ja) 歪補償装置及び歪補償方法
US9473334B2 (en) Wireless transmission device
US9813028B2 (en) Wireless device
US20100271124A1 (en) Distortion Compensation Device
US9461592B2 (en) Distortion compensation device
US9755675B2 (en) Distortion compensation device and distortion compensation method
US20190182019A1 (en) Radio communication apparatus and method of controlling phase of reflected wave
US20180054170A1 (en) Distortion compensation device and coefficient update method
JP2011135143A (ja) プリディストーション方式の歪補償装置
US11050391B2 (en) Distortion compensation apparatus and distortion compensation method
JP2017076879A (ja) 歪補償装置
JP6311497B2 (ja) 無線装置
US20170317861A1 (en) Radio device and coefficient update method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6446911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150