JP5251757B2 - ベースバンド・プレディストーション装置及び方法 - Google Patents
ベースバンド・プレディストーション装置及び方法 Download PDFInfo
- Publication number
- JP5251757B2 JP5251757B2 JP2009154399A JP2009154399A JP5251757B2 JP 5251757 B2 JP5251757 B2 JP 5251757B2 JP 2009154399 A JP2009154399 A JP 2009154399A JP 2009154399 A JP2009154399 A JP 2009154399A JP 5251757 B2 JP5251757 B2 JP 5251757B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- phase
- unit
- translation
- lookup table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Description
入力信号に従って、位相基本ルックアップテーブルのアドレス、及び振幅基本ルックアップテーブルのアドレスを計算するアドレス生成部と、
フィードバック信号のスカラー量情報に従って、位相並進量(j)、振幅並進量(i)、位相屈曲調整量(v)、及び振幅屈曲調整量(u)を決定するパラメータ決定部と、
前記パラメータ決定部によって決定された前記位相並進量(j)に従って、前記アドレス生成部によって計算された前記アドレスを変更する位相並進部と、
前記パラメータ決定部によって決定された前記振幅並進量(i)に従って、前記アドレス生成部によって計算された前記アドレスを変更する振幅並進部と、
前記位相並進部によって変更されたアドレスに従って、前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する位相基本ルックアップテーブル探索部と、
前記振幅並進部によって変更されたアドレスに従って、前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する振幅基本ルックアップテーブル探索部と、
前記パラメータ決定部によって決定された前記位相屈曲調整量(v)に従って、前記位相基本ルックアップテーブル探索部によって決定された前記位相出力を調整する位相屈曲調整部と、
前記パラメータ決定部によって決定された前記振幅屈曲調整量(u)に従って、前記振幅基本ルックアップテーブル探索部によって決定された前記振幅出力を調整する振幅屈曲調整部と、
を有する。
上述のベースバンド・プレディストータと、
前記ベースバンド・プレディストータによって出力されたプレディストーション信号を入力信号に掛け合わせる乗算器と、
前記乗算器によって出力されたデジタル信号をアナログ信号に変換するデジタル−アナログ変換器と、
前記デジタル−アナログ変換器の出力にアップコンバージョンを実行するアップコンバータと、
前記アップコンバータの出力信号を増幅する増幅ユニットと、
前記増幅ユニットの出力の一部すなわちフィードバック信号をフィードバックし、該フィードバック信号のスカラー量情報を取得するフィードバック分岐と、
を有する。
入力信号に従って、振幅基本ルックアップテーブルのアドレス及び位相基本ルックアップテーブルのアドレスを計算する段階と、
フィードバック信号のスカラー量情報に従って、位相並進量(j)、振幅並進量(i)、位相屈曲調整量(v)、及び振幅屈曲調整量(u)を決定する段階と、
計算された前記位相基本ルックアップテーブルのアドレスを前記位相並進量(j)に従って変更する段階と、
計算された前記振幅基本ルックアップテーブルのアドレスを前記振幅並進量(i)に従って変更する段階と、
前記位相並進量(j)に従って変更されたアドレスに従って前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する段階と、
前記振幅並進量(i)に従って変更されたアドレスに従って前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する段階と、
前記位相屈曲調整量(v)に従って前記位相出力を調整する段階と、
前記振幅屈曲調整量(u)に従って前記振幅出力を調整する段階と、
を有する。
基本位相補償LUT: P0 0=[β0,β1,・・・,βK−1] (2)
ただし、KはLUTの長さである。αk及びβkは、それぞれ、基本振幅補償LUT及び基本位相補償LUTにおけるk番目の要素を表す。ここで、A0 0及びP0 0は、上付き添字及び下付き添字を有し、下付き添字は“平行移動(translating;以下、並進)処理”(後述)のパラメータであり、上付き添字は“曲げ(bending)処理”(後述)のパラメータである。
並進による派生振幅補償LUT:
Ai 0(k)=A0 0(k+i) (3)
並進による派生位相補償LUT:
Pj 0(k)=P0 0(k+j) (4)
ここで、i及びjは並進処理のパラメータであり、kはk番目の要素を表す。
曲げによる派生振幅補償LUT:
A0 u(k)=u(A0 0(k)−A0 0(0))+A0 0(k)
=(1+u)A0 0(k)−uA0 0(0) (5)
曲げによる派生位相補償LUT:
P0 v(k)=v(P0 0(k)−P0 0(0))+P0 0(k)
=(1+v)P0 0(k)−vP0 0(0) (6)
ここで、u及びvは曲げ処理のパラメータである。
基本振幅補償LUT: A0 0=[A10 0 A20 0] (7)
前方セグメント: A10 0=[α0,α1,・・・,αL] (8)
後方セグメント: A20 0=[αL+1,αL+2,・・・,αK−1] (9)
基本位相補償LUT: P0 0=[P10 0 P20 0] (10)
前方セグメント: P10 0=[β0,β1,・・・,βL] (11)
後方セグメント: P20 0=[βL+1,βL+2,・・・,βK−1] (12)
ただし、L=round(K/2) (13)は、ルックアップテーブルが分割される位置であり、round()は四捨五入関数を表す。
並進派生振幅補償LUT:
Atit 0(k)=At0 0(k+it) (14)
並進派生位相補償LUT:
Ptjt 0(k)=Pt0 0(k+jt) (15)
ここで、it及びjtはt番目のセグメントの並進パラメータである。
曲げ派生振幅補償LUT:
At0 ut(k)=ut(At0 0(k)−At0 0(0))+At0 0(k)
=(1+ut)At0 0(k)−utAt0 0(0) (16)
曲げによる派生位相補償LUT:
Pt0 vt(k)=vt(Pt0 0(k)−Pt0 0(0))+Pt0 0(k)
=(1+vt)Pt0 0(k)−vtPt0 0(0) (17)
ここで、ut及びvtはt番目のセグメントの曲げパラメータである。
縦方向並進派生振幅補償LUT:
A0 0 _m(k)=A0 0(k)+m (18)
縦方向並進派生位相補償LUT:
P0 0 _n(k)=P0 0(k)+n (19)
ここで、m及びnはそれぞれ並進量を制御するためのパラメータである。
ik+1=ik+γiek (20)
jk+1=jk+γjek (21)
uk+1=uk+γuek (22)
vk+1=vk+γvek (23)
ただし、kはステップを表し、γi、γj、γu及びγvは更新のためのパラメータのステップ長であり、ekは、費用関数がk番目のステップで繰り返しているときに得られる値である。
フィードバック信号のスカラー量情報に従って、位相並進量(j)、振幅並進量(i)、位相屈曲調整量(v)、及び振幅屈曲調整量(u)を決定するパラメータ決定部と、
前記パラメータ決定部によって決定された前記位相並進量(j)に従って、前記アドレス生成部によって計算された前記アドレスを変更する位相並進部と、
前記パラメータ決定部によって決定された前記振幅並進量(i)に従って、前記アドレス生成部によって計算された前記アドレスを変更する振幅並進部と、
前記位相並進部によって変更されたアドレスに従って、前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する位相基本ルックアップテーブル探索部と、
前記振幅並進部によって変更されたアドレスに従って、前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する振幅基本ルックアップテーブル探索部と、
前記パラメータ決定部によって決定された前記位相屈曲調整量(v)に従って、前記位相基本ルックアップテーブル探索部によって決定された前記位相出力を調整する位相屈曲調整部と、
前記パラメータ決定部によって決定された前記振幅屈曲調整量(u)に従って、前記振幅基本ルックアップテーブル探索部によって決定された前記振幅出力を調整する振幅屈曲調整部と、
を有するベースバンド・プレディストータ。
前記第1のパラメータ計算ユニットは第1のパラメータ(1+u又は1+v)を計算し、
前記第2のパラメータ計算ユニットは第2のパラメータ(−uLUT(0)又は−vLUT(0))を計算し、
前記乗算器は、前記振幅基本ルックアップテーブル探索部の出力又は前記位相基本ルックアップテーブル探索部の出力を前記第1のパラメータと掛け合わせ、且つ
前記加算器は、前記乗算器の乗算結果を前記第2のパラメータと足し合わせる、
付記1に記載のベースバンド・プレディストータ。
前記パラメータ決定部は、前記フィードバック信号の前記スカラー量情報に従って縦方向の並進量(m)を決定し、且つ前記縦方向の並進部は、前記パラメータ決定部によって決定された前記縦方向の並進量(m)に従って、前記位相屈曲調整部及び前記振幅屈曲調整部の出力に、あるいは前記振幅並進部及び前記位相並進部によって並進された信号に、縦方向の平行移動を実行する、
付記1に記載のベースバンド・プレディストータ。
前記ベースバンド・プレディストータによって出力されたプレディストーション信号を入力信号に掛け合わせる乗算器と、
前記乗算器によって出力されたデジタル信号をアナログ信号に変換するデジタル−アナログ変換器と、
前記デジタル−アナログ変換器の出力にアップコンバージョンを実行するアップコンバータと、
前記アップコンバータの出力信号を増幅する増幅ユニットと、
前記増幅ユニットの出力の一部すなわちフィードバック信号をフィードバックし、該フィードバック信号のスカラー量情報を取得するフィードバック分岐と、
を有する増幅器装置。
前記フィードバック信号をフィルタリングし、前記フィードバック信号の歪み部分を得るフィルタと、
前記フィルタによって得られた前記歪み部分に従って前記フィードバック信号の前記スカラー量情報を決定する費用関数取得部と、
を有する、付記8に記載の増幅器装置。
前記フィードバック信号にダウンコンバージョンを実行するダウンコンバータと、
前記ダウンコンバータによって前記ダウンコンバージョンを実行された信号にアナログ−デジタル変換を実行するアナログ−デジタル変換ユニットと、
前記アナログ−デジタル変換を実行された信号の周波数ドメイン情報を得る周波数ドメイン情報取得ユニットと、
得られた周波数ドメイン情報に従って前記フィードバック信号の前記スカラー量情報を決定する費用関数取得部と、
を有する、付記8に記載の増幅器装置。
フィードバック信号のスカラー量情報に従って、位相並進量(j)、振幅並進量(i)、位相屈曲調整量(v)、及び振幅屈曲調整量(u)を決定する段階と、
計算された前記位相基本ルックアップテーブルのアドレスを前記位相並進量(j)に従って変更する段階と、
計算された前記振幅基本ルックアップテーブルのアドレスを前記振幅並進量(i)に従って変更する段階と、
前記位相並進量(j)に従って変更されたアドレスに従って前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する段階と、
前記振幅並進量(i)に従って変更されたアドレスに従って前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する段階と、
前記位相屈曲調整量(v)に従って前記位相出力を調整する段階と、
前記振幅屈曲調整量(u)に従って前記振幅出力を調整する段階と、
を有するベースバンド・プレディストーション方法。
入力信号に従って、振幅基本ルックアップテーブルのアドレス及び位相基本ルックアップテーブルのアドレスを計算する段階と、
フィードバック信号のスカラー量情報に従って、位相並進量(j)、振幅並進量(i)、位相屈曲調整量(v)、及び振幅屈曲調整量(u)を決定する段階と、
計算された前記位相基本ルックアップテーブルのアドレスを前記位相並進量(j)に従って変更する段階と、
計算された前記振幅基本ルックアップテーブルのアドレスを前記振幅並進量(i)に従って変更する段階と、
前記位相並進量(j)に従って変更されたアドレスに従って前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する段階と、
前記振幅並進量(i)に従って変更されたアドレスに従って前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する段階と、
前記位相屈曲調整量(v)に従って前記位相出力を調整する段階と、
前記振幅屈曲調整量(u)に従って前記振幅出力を調整する段階と、
を有するベースバンド・プレディストーション方法、を機械が実行することを可能にするよう実行されるコンピュータプログラム。
104 カップラ
105 アッテネータ
204 デジタル−アナログ変換器
205 アップコンバータ
207 アナログ−デジタル変換器
400 プレディストーションユニット
401A 振幅基本ルックアップテーブル探索部
401P 位相基本ルックアップテーブル探索部
402A 振幅並進部
402P 位相並進部
403A 振幅屈曲調整部
403P 位相屈曲調整部
404 制御ユニット
405、607 アドレス生成部
406 フィルタ
407、501、601 費用関数生成/計算部
500 周波数ドメイン情報取得部
600 基本ルックアップテーブル探索部
602 パラメータ選択制御部
605、606 データ生成モジュール(パラメータ計算ユニット)
608、610、614 加算器
609、611 乗算器
Claims (10)
- 入力信号に従って、位相基本ルックアップテーブルのアドレス、及び振幅基本ルックアップテーブルのアドレスを計算するアドレス生成部と、
フィードバック信号のスカラー量情報に従って、位相並進量、振幅並進量、位相屈曲調整量、及び振幅屈曲調整量を決定するパラメータ決定部と、
前記パラメータ決定部によって決定された前記位相並進量に従って、前記アドレス生成部によって計算された前記アドレスを変更する位相並進部と、
前記パラメータ決定部によって決定された前記振幅並進量に従って、前記アドレス生成部によって計算された前記アドレスを変更する振幅並進部と、
前記位相並進部によって変更されたアドレスに従って、前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する位相基本ルックアップテーブル探索部と、
前記振幅並進部によって変更されたアドレスに従って、前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する振幅基本ルックアップテーブル探索部と、
前記パラメータ決定部によって決定された前記位相屈曲調整量に従って、前記位相基本ルックアップテーブル探索部によって決定された前記位相出力を調整する位相屈曲調整部と、
前記パラメータ決定部によって決定された前記振幅屈曲調整量に従って、前記振幅基本ルックアップテーブル探索部によって決定された前記振幅出力を調整する振幅屈曲調整部と、
を有するベースバンド・プレディストータ。 - 前記パラメータ決定部は、好適な位相並進量、振幅並進量、位相屈曲調整量及び振幅屈曲調整量を、対応するデータベースから、前記フィードバック信号の前記スカラー量情報に従って選択するパラメータ選択制御ユニットを有する、請求項1に記載のベースバンド・プレディストータ。
- 前記パラメータ決定部は、好適な位相並進量、振幅並進量、位相屈曲調整量及び振幅屈曲調整量を、前記フィードバック信号の前記スカラー量情報に従って計算するパラメータ計算ユニットを有する、請求項1に記載のベースバンド・プレディストータ。
- 前記位相並進部及び前記振幅並進部は、それぞれ、前記パラメータ決定部によって決定された前記位相並進量及び前記振幅並進量を、前記アドレス生成部によって計算された前記アドレスに足し合わせる加算器である、請求項1に記載のベースバンド・プレディストータ。
- 前記位相屈曲調整部及び前記振幅屈曲調整部の各々は、第1のパラメータ計算ユニット、第2のパラメータ計算ユニット、乗算器及び加算器を有し、
前記第1のパラメータ計算ユニットは第1のパラメータを計算し、
前記第2のパラメータ計算ユニットは第2のパラメータを計算し、
前記乗算器は、前記振幅基本ルックアップテーブル探索部の出力又は前記位相基本ルックアップテーブル探索部の出力を前記第1のパラメータと掛け合わせ、且つ
前記加算器は、前記乗算器の乗算結果を前記第2のパラメータと足し合わせる、
請求項1に記載のベースバンド・プレディストータ。 - 縦方向の並進部を更に有し、
前記パラメータ決定部は、前記フィードバック信号の前記スカラー量情報に従って縦方向の並進量を決定し、且つ前記縦方向の並進部は、前記パラメータ決定部によって決定された前記縦方向の並進量に従って、前記位相屈曲調整部及び前記振幅屈曲調整部の出力に、あるいは前記振幅並進部及び前記位相並進部によって並進された信号に、縦方向の平行移動を実行する、
請求項1に記載のベースバンド・プレディストータ。 - 請求項1に記載のベースバンド・プレディストータと、
前記ベースバンド・プレディストータによって出力されたプレディストーション信号を入力信号に掛け合わせる乗算器と、
前記乗算器によって出力されたデジタル信号をアナログ信号に変換するデジタル−アナログ変換器と、
前記デジタル−アナログ変換器の出力にアップコンバージョンを実行するアップコンバータと、
前記アップコンバータの出力信号を増幅する増幅ユニットと、
前記増幅ユニットの出力の一部すなわちフィードバック信号をフィードバックし、該フィードバック信号のスカラー量情報を取得するフィードバック分岐と、
を有する増幅器装置。 - 前記フィードバック分岐は、
前記フィードバック信号をフィルタリングし、前記フィードバック信号の歪み部分を得るフィルタと、
前記フィルタによって得られた前記歪み部分に従って前記フィードバック信号の前記スカラー量情報を決定する費用関数取得部と、
を有する、請求項7に記載の増幅器装置。 - 前記フィードバック分岐は、
前記フィードバック信号にダウンコンバージョンを実行するダウンコンバータと、
前記ダウンコンバータによって前記ダウンコンバージョンを実行された信号にアナログ−デジタル変換を実行するアナログ−デジタル変換ユニットと、
前記アナログ−デジタル変換を実行された信号の周波数ドメイン情報を得る周波数ドメイン情報取得ユニットと、
得られた周波数ドメイン情報に従って前記フィードバック信号の前記スカラー量情報を決定する費用関数取得部と、
を有する、請求項7に記載の増幅器装置。 - 入力信号に従って、振幅基本ルックアップテーブルのアドレス及び位相基本ルックアップテーブルのアドレスを計算する段階と、
フィードバック信号のスカラー量情報に従って、位相並進量、振幅並進量、位相屈曲調整量、及び振幅屈曲調整量を決定する段階と、
計算された前記位相基本ルックアップテーブルのアドレスを前記位相並進量に従って変更する段階と、
計算された前記振幅基本ルックアップテーブルのアドレスを前記振幅並進量に従って変更する段階と、
前記位相並進量に従って変更されたアドレスに従って前記位相基本ルックアップテーブルを探索し、前記位相基本ルックアップテーブルの対応する位相出力を決定する段階と、
前記振幅並進量に従って変更されたアドレスに従って前記振幅基本ルックアップテーブルを探索し、前記振幅基本ルックアップテーブルの対応する振幅出力を決定する段階と、
前記位相屈曲調整量に従って前記位相出力を調整する段階と、
前記振幅屈曲調整量に従って前記振幅出力を調整する段階と、
を有するベースバンド・プレディストーション方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810127248.9 | 2008-06-30 | ||
CN200810127248A CN101621305B (zh) | 2008-06-30 | 2008-06-30 | 基带预失真装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016821A JP2010016821A (ja) | 2010-01-21 |
JP5251757B2 true JP5251757B2 (ja) | 2013-07-31 |
Family
ID=41463901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009154399A Expired - Fee Related JP5251757B2 (ja) | 2008-06-30 | 2009-06-29 | ベースバンド・プレディストーション装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7812670B2 (ja) |
JP (1) | JP5251757B2 (ja) |
CN (1) | CN101621305B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8771524B2 (en) | 2008-02-08 | 2014-07-08 | Purac Biochem B.V. | Vortex mixer and method of obtaining a supersaturated solution or slurry |
USD799161S1 (en) | 2015-10-09 | 2017-10-10 | Milwaukee Electric Tool Corporation | Garment |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI356582B (en) * | 2008-07-31 | 2012-01-11 | Ralink Technology Corp | Method for calibrating a power amplifier and devic |
CN102025327B (zh) * | 2009-09-18 | 2013-01-02 | 富士通株式会社 | 放大器装置和预失真控制方法 |
US20110141930A1 (en) * | 2009-12-11 | 2011-06-16 | Qualcomm Incorporated | Baseband compensation for phase discontinuities in radio frequency communication devices |
CN102143106B (zh) * | 2010-02-01 | 2013-08-21 | 富士通株式会社 | 自适应数字预失真装置及方法 |
CN102148783A (zh) * | 2010-02-05 | 2011-08-10 | 富士通株式会社 | 基带数字预失真方法、预失真装置以及功率放大装置 |
CN103227615B (zh) * | 2012-01-31 | 2015-09-09 | 富士通株式会社 | 自动增益控制装置和方法、功率调整装置和无线发射系统 |
CN104104633B (zh) * | 2013-04-15 | 2017-08-04 | 富士通株式会社 | 非线性补偿装置及其方法、发射机和通信系统 |
CN103428134B (zh) * | 2013-08-01 | 2016-08-03 | 上海灵亨信息技术有限公司 | 一种用于buc模块的双环结构模拟预失真器 |
CN103401512A (zh) * | 2013-08-01 | 2013-11-20 | 绵阳灵通电讯设备有限公司 | 一种buc模块的双环结构模拟预失真器 |
CN104426485B (zh) * | 2013-08-30 | 2018-01-16 | 富士通株式会社 | 数字预失真装置以及方法 |
CN105024960B (zh) * | 2015-06-23 | 2018-11-09 | 大唐移动通信设备有限公司 | 一种dpd系统 |
CN113300679B (zh) * | 2020-02-24 | 2023-05-16 | 华为技术有限公司 | 数字预失真电路、数字预失真系数获取方法及相关装置 |
CN113055323B (zh) * | 2021-03-03 | 2022-08-02 | 青岛矽昌通信技术有限公司 | 一种通信系统的数字预失真处理的方法及系统 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0483439B1 (en) * | 1990-10-30 | 1995-06-28 | International Business Machines Corporation | Self-training adaptive equalization method and apparatus |
US6072364A (en) * | 1997-06-17 | 2000-06-06 | Amplix | Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains |
US6266517B1 (en) * | 1999-12-30 | 2001-07-24 | Motorola, Inc. | Method and apparatus for correcting distortion in a transmitter |
JP2002094335A (ja) * | 2000-09-19 | 2002-03-29 | Japan Science & Technology Corp | 非線形歪み補償電力増幅器 |
US7068984B2 (en) * | 2001-06-15 | 2006-06-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for amplification of a communication signal |
US7362818B1 (en) * | 2001-08-30 | 2008-04-22 | Nortel Networks Limited | Amplitude and phase comparator for microwave power amplifier |
US6882217B1 (en) * | 2002-09-27 | 2005-04-19 | 3Com Corporation | Cubic spline predistortion, algorithm and training, for a wireless LAN system |
US6985033B1 (en) * | 2003-05-15 | 2006-01-10 | Marvell International Ltd. | Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same |
JP4243526B2 (ja) * | 2003-10-21 | 2009-03-25 | Necネットワーク・センサ株式会社 | 送信電力制御方法及び装置 |
KR101060466B1 (ko) * | 2004-09-15 | 2011-08-29 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 신호 전치 왜곡에 관한 장치 및 방법 |
JP5184754B2 (ja) * | 2005-05-12 | 2013-04-17 | ソニーモバイルコミュニケーションズ株式会社 | 歪み補償装置及び無線通信装置 |
JP2007060483A (ja) * | 2005-08-26 | 2007-03-08 | Japan Radio Co Ltd | 送信装置と送受信装置における歪補償装置 |
US7741906B1 (en) * | 2008-08-29 | 2010-06-22 | Xilinx, Inc. | Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit |
-
2008
- 2008-06-30 CN CN200810127248A patent/CN101621305B/zh not_active Expired - Fee Related
-
2009
- 2009-06-29 JP JP2009154399A patent/JP5251757B2/ja not_active Expired - Fee Related
- 2009-06-29 US US12/494,095 patent/US7812670B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8771524B2 (en) | 2008-02-08 | 2014-07-08 | Purac Biochem B.V. | Vortex mixer and method of obtaining a supersaturated solution or slurry |
USD799161S1 (en) | 2015-10-09 | 2017-10-10 | Milwaukee Electric Tool Corporation | Garment |
Also Published As
Publication number | Publication date |
---|---|
JP2010016821A (ja) | 2010-01-21 |
CN101621305A (zh) | 2010-01-06 |
US20100001795A1 (en) | 2010-01-07 |
CN101621305B (zh) | 2012-08-29 |
US7812670B2 (en) | 2010-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
JP5516269B2 (ja) | 増幅装置およびプリディストーション制御方法 | |
JP5742186B2 (ja) | 増幅装置 | |
JP4091047B2 (ja) | 広帯域プリディストーション線形化の方法およびシステム | |
JP4801074B2 (ja) | 信号プリディストーションに関する装置と方法 | |
US8787494B2 (en) | Modeling digital predistorter | |
JP4308163B2 (ja) | 歪補償装置 | |
JP5120178B2 (ja) | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ | |
JP5206526B2 (ja) | 増幅装置および送信装置 | |
JP5420887B2 (ja) | 歪補償装置 | |
JP5049562B2 (ja) | 電力増幅器 | |
CN100444518C (zh) | 信号传输设备和方法 | |
WO2013153485A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
JP4704936B2 (ja) | プリディストータ | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
US20050157813A1 (en) | Methods and apparatus for signal distortion correction | |
JP2012191451A (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
JP2015099972A (ja) | 送信機モジュール | |
US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP6758544B2 (ja) | 歪み補償回路及び無線送信機 | |
KR101952207B1 (ko) | 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법 | |
WO2018109862A1 (ja) | 電力増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |