JP2006295440A - 歪補償装置および遅延量制御方法 - Google Patents
歪補償装置および遅延量制御方法 Download PDFInfo
- Publication number
- JP2006295440A JP2006295440A JP2005111861A JP2005111861A JP2006295440A JP 2006295440 A JP2006295440 A JP 2006295440A JP 2005111861 A JP2005111861 A JP 2005111861A JP 2005111861 A JP2005111861 A JP 2005111861A JP 2006295440 A JP2006295440 A JP 2006295440A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- distortion compensation
- delay
- coefficient
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
【課題】 演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させること。
【解決手段】 固定遅延付与部111は、固定遅延を送信信号に付与する。可変FIRフィルタ112は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ114へ出力する。スイッチ114は、遅延信号をFIR係数計算部116または歪補償係数計算部117へ出力し、スイッチ115は、フィードバック信号をFIR係数計算部116または歪補償係数計算部117へ出力する。FIR係数計算部116は、遅延信号とフィードバック信号とを比較し、例えば適応アルゴリズムによって、可変FIRフィルタ112の係数を算出する。
【選択図】 図1
【解決手段】 固定遅延付与部111は、固定遅延を送信信号に付与する。可変FIRフィルタ112は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ114へ出力する。スイッチ114は、遅延信号をFIR係数計算部116または歪補償係数計算部117へ出力し、スイッチ115は、フィードバック信号をFIR係数計算部116または歪補償係数計算部117へ出力する。FIR係数計算部116は、遅延信号とフィードバック信号とを比較し、例えば適応アルゴリズムによって、可変FIRフィルタ112の係数を算出する。
【選択図】 図1
Description
本発明は、歪補償装置および遅延量制御方法に関し、特に、増幅器などの非線形回路で発生する非線形歪みをプリディストーション方式を用いて補償する歪補償装置および遅延量制御方法に関する。
一般に、増幅器などの非線形回路による信号の非線形歪みを補償する技術としては、大きくフィードフォワード方式およびプリディストーション方式の2つがある。増幅器における非線形歪みを補償する場合、プリディストーション方式では、増幅器への入力信号をあらかじめ増幅器特性の逆特性で歪ませておく。そして、このような歪補償を行う無線通信装置においては一般的に、図10(a)に示すような回路構成が採られる。図10(a)の回路においては、プリディストータによって増幅器特性の逆特性に相当する歪補償係数が送信信号に乗算され、その後、増幅器によって増幅された送信信号がアンテナから送信される。
つまり、レベルViの送信信号のプリディストータにおける入出力レベルをそれぞれVi,PD、Vo,PDとし、増幅器における入出力レベルをそれぞれVi,PA、Vo,PAとすれば、レベルVi,PDの入力信号はプリディストータによって図10(b)の左図に示すようなレベルVo,PDの出力信号へ変換され、レベルVi,PAの入力信号は増幅器によって図10(b)の中央の図に示すようなレベルVo,PAの出力信号へ変換される。この結果、最終的にアンテナから送信される信号のレベルVoと最初の送信信号のレベルViとの関係は、図10(b)の右図に示すように線形となり、非線形歪みが補償されたこととなる。
ところで、プリディストーション方式においては、増幅器特性の逆特性を示す歪補償係数が送信信号に乗算されるが、増幅器特性は、動作環境などによって変化することがある。したがって、増幅器特性の逆特性も常に一定ではなく、送信信号に対して乗算すべき歪補償係数も更新する必要がある。そこで、増幅器による増幅後の信号をプリディストータへフィードバックし、適応的に歪補償係数を更新するアダプティブプリディストーション方式が用いられることがある(例えば特許文献1参照)。
一般に、アダプティブプリディストーション方式においては、増幅器への入力信号と増幅後のフィードバック信号とが比較されることにより増幅器特性の逆特性が求められ、この逆特性に相当する歪補償係数が算出される。このとき、増幅器への入力信号と増幅後のフィードバック信号との比較に関して、同一の時刻における信号を比較する必要があるが、フィードバック信号には増幅器を含む回路による遅延が生じているため、増幅器への入力信号をフィードバック信号と同じだけ遅延させる必要がある。
そこで、入力信号とフィードバック信号の相関演算を行い、相関が最大になるタイミングからフィードバック信号の遅延量を算出し、算出された遅延量だけ入力信号を遅延させることが考えられている(例えば特許文献2参照)。さらに、特許文献2においては、デジタル処理によって入力信号を遅延させる場合に、デジタル処理におけるサンプル間隔以下の微小時間の修正をアナログ処理によって施し、入力信号の遅延の精度を向上することが開示されている。
特開2001−268150号公報
特開2001−189685号公報
しかしながら、上述した遅延量の算出の際に行われる相関演算は、演算量が膨大であり、処理速度が遅くなったりハードウェア規模が大きくなったりするという問題がある。特に、遅延量算出の精度を向上するために、入力信号およびフィードバック信号に対する補間処理を行う場合には、演算量がさらに増大し、処理遅延およびハードウェア規模もさらに増大する。
また、アナログ処理によって入力信号の遅延量の微調整を行う場合には、複数の異なる遅延量にそれぞれ対応する複数のアナログ回路を配設したり、これらのアナログ回路の特性変化に応じた制御を行う制御回路を追加したりする必要が生じ、ハードウェア規模はさらに増大する。
本発明はかかる点に鑑みてなされたものであり、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる歪補償装置および遅延量制御方法を提供することを目的とする。
本発明に係る歪補償装置は、非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、を有する構成を採る。
この構成によればデジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによる遅延信号と非線形回路の出力信号とから歪補償係数を算出する。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
本発明に係る遅延量制御方法は、デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、を有するようにした。
この方法によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによって入力信号を遅延させる。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
本発明によれば、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
本発明の骨子は、例えばFIR(Finite Impulse Response:有限インパルス応答)フィルタなどのデジタルフィルタの係数を調整し、このデジタルフィルタによって非線形回路への入力信号を遅延させ、非線形回路から出力されるフィードバック信号とのタイミングを合わせることである。
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。なお、以下の説明においては、デジタルフィルタとして可変FIRフィルタを例に挙げ、非線形回路として増幅器を例に挙げているが、本発明はこれに限定されず、可変FIRフィルタ以外のデジタルフィルタを用いても良く、増幅器以外の非線形回路を対象とした歪補償を行っても良い。
図1は、本発明の一実施の形態に係る歪補償装置を備えた送信装置の要部構成を示すブロック図である。図1に示す送信装置は、乗算器101、D/A変換部102、直交変調部103、増幅器104、方向性結合器105、直交復調部106、A/D変換部107、信号レベル計算部108、アドレス生成部109、歪補償係数記憶部110、固定遅延付与部111、可変FIRフィルタ112、スケーリング部113、スイッチ114、115、FIR係数計算部116、および歪補償係数計算部117を有している。
乗算器101は、送信信号に対して歪補償係数を乗算することにより、送信信号にあらかじめ増幅器特性の逆特性をかけておく。
D/A変換部102は、送信信号をD/A変換し、得られたアナログ信号を直交変調部103へ出力する。
直交変調部103は、アナログ信号を直交変調し、得られた変調信号を増幅器104へ出力する。
増幅器104は、変調信号を増幅し、得られた増幅信号を方向性結合器105へ出力する。このとき、増幅器104は、増幅器特性によって非線形に歪んだ増幅を行うが、送信信号には乗算器101においてあらかじめ増幅器特性の逆特性がかけられているため、増幅器104からの出力信号は歪んでいないことになる。なお、増幅器特性は、入力信号レベルによって異なっているとともに、動作環境によって変化することがある。
方向性結合器105は、増幅器104の出力信号をアンテナを介して送信するとともに、直交復調部106へフィードバックする。
直交復調部106は、方向結合器105からフィードバックされたフィードバック信号を直交復調し、得られた復調信号をA/D変換部107へ出力する。
A/D変換部107は、復調信号をA/D変換し、得られたデジタルのフィードバック信号をスイッチ115へ出力する。
信号レベル計算部108は、送信信号の信号レベルを計算し、アドレス生成部109へ出力する。
アドレス生成部109は、送信信号の信号レベルに応じたアドレスを生成し、歪補償係数記憶部110へ通知する。具体的には、アドレス生成部109は、例えば送信信号の信号レベルを複数の段階のアドレスに対応させており、信号レベルに応じたアドレスを歪補償係数記憶部110へ通知する。
歪補償係数記憶部110は、歪補償係数計算部117から出力される信号レベルごとの歪補償係数を記憶している。つまり、歪補償係数記憶部110は、送信信号の信号レベルに応じたアドレス領域に、各信号レベルに対応する歪補償係数を記憶している。そして、歪補償係数記憶部110は、アドレス生成部109から通知されるアドレス領域に記憶された歪補償係数を乗算器101へ出力する。
固定遅延付与部111は、増幅器104から方向性結合器105を介してフィードバックされるフィードバック信号にD/A変換部102からA/D変換部107までのアナログ回路において付与される最低限の固定遅延を送信信号に付与する。後述するように、本実施の形態においては、可変FIRフィルタ112によって送信信号を遅延させ、フィードバック信号とのタイミングを合わせるが、あらかじめ固定遅延を送信信号に付与しておくことにより、可変FIRフィルタ112による遅延量が小さくなる。この結果、送信信号とフィードバック信号とのタイミングの誤差が収束するまでの時間を短縮することができるとともに、可変FIRフィルタ112のサイズを小さくすることができる。なお、固定遅延としては、アナログ回路においてフィードバック信号に付与される遅延量の平均値から可変FIRフィルタ112によって付与可能な遅延量の2分の1を減じた遅延量であることが好ましい。こうすることによって、固定遅延を超える分の遅延量を最も効率良く可変FIRフィルタ112で遅延させることができる。
可変FIRフィルタ112は、固定遅延が付与された送信信号を係数に応じてさらに遅延させ、得られた遅延信号をスイッチ114へ出力する。具体的には、可変FIRフィルタ112は、図2に示すように、(N−1)個の遅延素子112a、N個の乗算器112b、および(N−1)個の加算器112cをそれぞれ有している(ただし、Nは2以上の整数)。
遅延素子112aは、1サンプル時間ずつ送信信号のサンプルを保持し、保持されたサンプルを次の遅延素子112aおよび乗算器112bへ出力する。
乗算器112bは、遅延素子112aから出力される送信信号のサンプルに係数a0〜aN-1をそれぞれ乗算する。各係数a0〜aN-1は、FIR係数計算部116によって計算されたものであり、送信信号の各サンプルに係数a0〜aN-1を乗算することにより、これらの係数a0〜aN-1に応じた遅延量だけ送信信号が遅延することになる。
加算器112cは、係数a0〜aN-1乗算後の各サンプルを加算し、加算結果を遅延信号として出力する。
再び図1を参照して、スケーリング部113は、可変FIRフィルタ112へ入力される送信信号の電力と可変FIRフィルタ112から出力される遅延信号の電力とが一致するように係数a0〜aN-1をスケーリングする。
スイッチ114、115は、それぞれ所定のタイミングで切り替わり、スイッチ114は可変FIRフィルタ112から出力される遅延信号をFIR係数計算部116または歪補償係数計算部117へ出力し、スイッチ115はA/D変換部107から出力されるフィードバック信号をFIR係数計算部116または歪補償係数計算部117へ出力する。スイッチ114、115の切り替わるタイミングについては後述する。
FIR係数計算部116は、可変FIRフィルタ112から出力される遅延信号とA/D変換部107から出力されるフィードバック信号とを比較し、例えばLMS(Least Means Square:最小平均二乗)アルゴリズムなどの適応アルゴリズムによって、可変FIRフィルタ112の係数a0〜aN-1を算出する。すなわち、FIR係数計算部116は、遅延信号とフィードバック信号との誤差が最小となるように係数a0〜aN-1を順次算出する。このとき、FIR係数計算部116は、増幅器104による非線形歪みが生じていないことを前提として適応アルゴリズムを適用する。つまり、FIR係数計算部116は、遅延信号とフィードバック信号との誤差は、増幅器104による非線形歪みではなく可変FIRフィルタ112の係数a0〜aN-1に起因すると仮定して、2つの信号の誤差を最小にする係数a0〜aN-1を算出する。したがって、FIR係数計算部116を動作させる場合には、送信信号の送信電力が小さく増幅器104による非線形歪みが生じない状態であるか、または正確な歪補償係数によって非線形歪みが補償されている状態であるのが好ましい。
歪補償係数計算部117は、まず、歪補償係数記憶部110から遅延信号の信号レベルに応じた歪補償係数を読み出す。そして、歪補償係数計算部117は、可変FIRフィルタ112から出力される遅延信号とA/D変換部107から出力されるフィードバック信号とを比較し、例えばLMSアルゴリズムなどの適応アルゴリズムによって、読み出された歪補償係数を更新する。すなわち、歪補償係数計算部117は、遅延信号とフィードバック信号との誤差が最小となるように歪補償係数を算出する。このとき、歪補償係数計算部117は、遅延信号とフィードバック信号のタイミングが一致していることを前提として適応アルゴリズムを適用する。つまり、歪補償係数計算部117は、遅延信号とフィードバック信号との誤差は、可変FIRフィルタ112による遅延量のずれではなく増幅器104の非線形歪みに起因すると仮定して、2つの信号の誤差を最小にする歪補償係数を算出する。したがって、歪補償係数計算部117を動作させる場合には、可変FIRフィルタ112の係数a0〜aN-1が十分に収束している状態であるのが好ましい。
次いで、上記のように構成された送信装置による可変FIRフィルタ112の係数算出および歪補償係数算出の動作について説明する。
上述したように、FIR係数計算部116を動作させる場合は、増幅器104による非線形歪みが生じないことを前提としている一方、歪補償係数計算部117を動作させる場合は、可変FIRフィルタ112の係数a0〜aN-1が収束していることを前提としている。このため、例えば送信装置の起動時などは、まず送信信号の送信電力を小さくして、可変FIRフィルタ112の係数a0〜aN-1を十分に収束させることが必要となる。
すなわち、例えば図3(a)に示すように、起動時刻t0から所定の時間t1までは送信信号の電力レベルを小さくして、可変FIRフィルタ112の係数a0〜aN-1を収束させる。このとき、スイッチ114、115は、可変FIRフィルタ112およびA/D変換部107からの出力がFIR係数計算部116へ入力されるように切り替えられる。
このようにスイッチ114、115が切り替えられた状態で、送信信号は、D/A変換部102によってD/A変換され、直交変調部103によって直交変調され、増幅器104によって増幅される。このとき、送信信号の電力レベルが小さいため、増幅器104では非線形歪みが生じることはなく、乗算器101によって歪補償係数を乗算する必要がない。増幅器104によって増幅された信号は、方向性結合器105によって直交復調部106へフィードバックされ、直交復調部106およびA/D変換部107を経由したフィードバック信号がFIR係数計算部116へ入力される。
一方、送信信号は、固定遅延付与部111によって固定遅延が付与され、可変FIRフィルタ112およびFIR係数計算部116へ出力される。そして、送信信号は、可変FIRフィルタ112によって、係数a0〜aN-1(ここでは所定の初期値)に応じた遅延が付与され、得られた遅延信号がFIR係数計算部116へ入力される。
そして、FIR係数計算部116によって、適応アルゴリズムが適用されて可変FIRフィルタ112の係数a0〜aN-1が決定される。以下、図4のフロー図を参照して、FIR係数計算部116による係数a0〜aN-1の決定について説明する。
上述したように、FIR係数計算部116には、固定遅延付与部111から出力される送信信号、可変FIRフィルタ112から出力される遅延信号、およびA/D変換部107から出力されるフィードバック信号が入力されている(ST1000)。そして、まず、遅延信号とフィードバック信号の差が算出される(ST1100)。このとき、送信信号の電力レベルが小さいため、フィードバック信号には増幅器104による非線形歪みが生じておらず、遅延信号とフィードバック信号の差は、タイミングのずれを示している。
そして、係数a0〜aN-1を順次算出するためのカウンタ変数iが0に設定され(ST1200)、送信信号、遅延信号、およびフィードバック信号に例えばLMSアルゴリズムなどの適応アルゴリズムが適用され、遅延信号とフィードバック信号の差が小さくなるように係数aiが更新される(ST1300)。その後、カウンタ変数iがインクリメントされ(ST1400)、カウンタ変数iと可変FIRフィルタ112の乗算器112bの数Nとが比較される(ST1500)。
この比較の結果、カウンタ変数iが乗算器112bの数Nに等しい場合は、可変FIRフィルタ112のすべての係数a0〜aN-1の更新が完了しているため、FIR係数計算部116による処理が終了する。一方、カウンタ変数iが乗算器112bの数N未満である場合は、更新が完了していない係数があるため、FIR係数計算部116による適応アルゴリズムを用いた係数の更新が継続する。
このようにして更新された可変FIRフィルタ112の係数a0〜aN-1は、スケーリング部113へ出力され、スケーリング部113によって可変FIRフィルタ112の入出力電力が一致するようにスケーリングされる。スケーリング後の係数a0〜aN-1は、可変FIRフィルタ112の各乗算器112bに設定され、新たに設定された係数a0〜aN-1による遅延が次の送信信号に付与される。
以後、図3(a)に示す時刻t1までは、上記の処理が繰り返され、可変FIRフィルタ112の係数a0〜aN-1が収束する。そして、時刻t1においては、係数a0〜aN-1が十分に収束しているため、可変FIRフィルタ112通過後の遅延信号とフィードバック信号とのタイミングは一致することになる。つまり、可変FIRフィルタ112の係数a0〜aN-1の更新という簡便なハードウェア構成および容易な演算のみで送信信号とフィードバック信号のタイミングを一致させることができる。また、可変FIRフィルタ112はデジタル信号処理で実現されるため、アナログ回路のように周辺の環境などに応じて特性が変化することがなく、常に正確に送信信号を遅延させることができる。
送信装置は、時刻t1から時刻t2までは送信信号の電力レベルを大きくして、増幅器104の増幅器特性の逆特性に相当する歪補償係数を算出する。このとき、スイッチ114、115は、可変FIRフィルタ112およびA/D変換部107からの出力が歪補償係数計算部117へ入力されるように切り替えられる。
このようにスイッチ114、115が切り替えられた状態で、送信信号は信号レベル計算部108によって信号レベルが計算され、アドレス生成部109によって送信信号の信号レベルに対応するアドレスが生成される。そして、アドレス生成部109によって生成されたアドレスが歪補償係数記憶部110へ通知され、通知されたアドレスのアドレス領域に記憶されている歪補償係数が乗算器101および歪補償係数計算部117へ出力される。そして、送信信号は、乗算器101にて歪補償係数(ここでは所定の初期値)が乗算され、D/A変換部102によってD/A変換され、直交変調部103によって直交変調され、増幅器104によって増幅される。増幅器104によって増幅された信号は、方向性結合器105によって直交復調部106へフィードバックされ、直交復調部106およびA/D変換部107を経由したフィードバック信号が歪補償係数計算部117へ入力される。
一方、送信信号は、固定遅延付与部111によって固定遅延が付与され、可変FIRフィルタ112へ出力される。そして、送信信号は、可変FIRフィルタ112によって、係数a0〜aN-1(ここでは十分に収束した値)に応じた遅延が付与され、得られた遅延信号が歪補償係数計算部117へ入力される。
そして、歪補償係数計算部117によって、適応アルゴリズムが適用されて歪補償係数記憶部110から出力された歪補償係数が更新される。すなわち、遅延信号とフィードバック信号の誤差が最小となるように、歪補償係数が決定される。このとき、可変FIRフィルタ112の係数a0〜aN-1は十分収束しており、遅延信号とフィードバック信号のタイミングは一致していると見なせるため、遅延信号とフィードバック信号の誤差は増幅器104の非線形歪みであるものと仮定することができる。したがって、歪補償係数計算部117によって更新された歪補償係数は、増幅器104の増幅器特性の逆特性を正確に表すものとなる。更新された歪補償係数は、歪補償係数記憶部110に記憶され、新たに記憶された歪補償係数が次の信号レベルが等しい送信信号に乗算される。
以後、図3(a)に示す時刻t2までは、上記の処理が繰り返され、歪補償記憶部110に記憶された信号レベルごとの歪補償係数が収束する。そして、時刻t2においては、すべての歪補償係数が十分に収束しているため、増幅器104による非線形歪みを確実に補償することができる。このため、時刻t2以降は、通常の送信が開始されるが、フィードバック信号が増幅器104を含むアナログ回路において付与される遅延量および増幅器104の増幅器特性は、周辺の環境などに応じて変化するため、時刻t2以降もスイッチ114、115は所定間隔で切り替わり、FIR係数計算部116および歪補償係数計算部117は交互に動作するようになる。
なお、以上の説明においては、時刻t1から時刻t2の間に送信信号の電力レベルを大きくし、歪補償係数計算部117のみを動作させることとしたが、例えば図3(b)に示すように、時刻t1から時刻t2の間に送信信号の電力レベルを徐々に大きくし、FIR係数計算部116および歪補償係数計算部117を交互に動作させても良い。この場合には、時刻t1以降は、FIR係数計算部116と歪補償係数計算部117を交互に動作させることになり、送信信号に付与する遅延量を正確に保ちながら歪補償係数を収束させることになる。
次に、本実施の形態に係る遅延量制御のシミュレーション結果を例示する。
図5は、歪補償係数が乗算される前の送信信号の周波数スペクトラムの一例を示す図である。同図に示す周波数スペクトラムにおいては、送信信号に対応する周波数のパワーのみが大きく、他の周波数のパワーが小さいスペクトラムを有している。このような送信信号に対して、増幅器における非線形歪みを考慮した一般的なアダプティブプリディストーションを行うと、増幅器からの出力信号の周波数スペクトラムは例えば図6に示すようになる。図6に示す周波数スペクトラムにおいては、送信信号に対応する周波数のパワーのみが大きく、非線形歪みが補償されていることは確認できるものの、他の周波数のパワーも比較的大きく、フロアノイズが生じていることが判る。
これに対し、本実施の形態に係る遅延量制御を行う場合、増幅器からの出力信号の周波数スペクトラムは例えば図7に示すようになる。図7に示す周波数スペクトラムにおいては、図5および図6と同様に送信信号に対応する周波数のパワーのみが大きく、さらに、他の周波数のパワーが小さくなっている。つまり、図5に示した送信信号の周波数スペクトラムと図7に示した増幅器からの出力信号の周波数スペクトラムは酷似しており、増幅器が送信信号をほぼ線形増幅していることが判る。これは、可変FIRフィルタ112によって、送信信号を適切に遅延させ、歪補償係数算出の際に比較される遅延信号とフィードバック信号のタイミングが正確に一致しているため、精度が高い歪補償係数が算出されるためである。
以上のように、本実施の形態によれば、可変FIRフィルタを通過した送信信号と増幅器によって増幅されたフィードバック信号とを比較し、適応アルゴリズムによって可変FIRフィルタの係数を収束させ、係数収束後の可変FIRフィルタによって送信信号を遅延させる。このため、可変FIRフィルタの係数を適応アルゴリズムによって収束させるという容易な演算のみを行えば良く、回路規模が増大することもない。さらに、デジタル信号処理によって正確に遅延量を制御することになり、増幅器への入力信号と増幅後のフィードバック信号とのタイミングを正確に一致させることができる。
なお、可変FIRフィルタによって増幅器へ入力前の送信信号を遅延させる遅延量制御方法は、マルチステージ法やポストディストーション法の歪補償装置にも適用することができる。以下、これらの歪補償装置に可変FIRフィルタを導入する例について、簡単に説明しておく。
図8にはマルチステージ法による歪補償装置を備えた送信装置のブロック図を、図9にはポストディストーション法による歪補償装置を備えた送信装置のブロック図を示す。図8および図9において、図1と同じ部分には同じ符号を付し、その説明を省略する。
図8に示す送信装置は、計算により求められた増幅器104の増幅器特性を乗算器201にて送信信号に乗算し、この乗算結果の信号を可変FIRフィルタ112によって遅延させた遅延信号とフィードバック信号とを比較することにより、可変FIRフィルタ112の係数a0〜aN-1を決定する。そして、可変FIRフィルタ112の係数a0〜aN-1が十分収束した後は、増幅器特性計算部202によって遅延信号とフィードバック信号が比較され、増幅器104の増幅器特性が算出される。算出された増幅器特性は、増幅器特性記憶部203に記憶され、さらに、逆特性計算部204によって逆特性が算出される。そして、歪補償係数記憶部110に記憶されている歪補償係数は、増幅器104の増幅器特性の逆特性に相当するため、逆特性計算部204によって算出された逆特性が歪補償係数記憶部110に記憶される。
このようにマルチステージ法を用いる歪補償装置においては、計算で得られた増幅器104の増幅器特性乗算後の送信信号が可変FIRフィルタ112によって遅延させられるものの、遅延量の制御は図1の歪補償装置と同様に行われ、図1の歪補償装置と同様の効果を得ることができる。
また、図9に示す送信装置は、増幅器104の増幅器特性の逆特性に対応する後置歪特性を乗算器301にてフィードバック信号に乗算し、この乗算結果の信号と可変FIRフィルタ112によって遅延させた遅延信号とを比較することにより、可変FIRフィルタ112の係数a0〜aN-1を決定する。そして、可変FIRフィルタ112の係数a0〜aN-1が十分収束した後は、後置歪特性計算部302によって遅延信号とフィードバック信号が比較され、後置歪特性が算出される。算出された後置歪特性は、増幅器104の増幅器特性の逆特性に対応するため、後置歪特性が歪補償係数記憶部110に記憶される。
このようにポストディストーション法を用いる歪補償装置においては、後置歪特性乗算後のフィードバック信号と遅延信号とがFIR係数計算部116へ入力されるものの、遅延量の制御は図1の歪補償装置と同様に行われ、図1の歪補償装置と同様の効果を得ることができる。
本発明の第1の態様に係る歪補償装置は、非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、を有する構成を採る。
この構成によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによる遅延信号と非線形回路の出力信号とから歪補償係数を算出する。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
本発明の第2の態様に係る歪補償装置は、上記第1の態様において、前記更新手段は、前記遅延信号と前記出力信号の差を最小とする前記デジタルフィルタの係数を求める構成を採る。
この構成によれば、遅延信号と出力信号の差を最小とするデジタルフィルタの係数を求めるため、遅延信号と出力信号のタイミングを一致させるデジタルフィルタの係数を適応アルゴリズムなどの容易な演算により求めることができる。
本発明の第3の態様に係る歪補償装置は、上記第1の態様において、前記更新手段は、前記デジタルフィルタの係数をスケーリングして前記入力信号と前記遅延信号の電力を等しくするスケーリング部、を有する構成を採る。
この構成によれば、係数のスケーリングによりデジタルフィルタの入出力電力を等しくするため、入力信号のタイミングだけを遅延させて電力は変化させず、遅延信号と出力信号による歪補償係数の算出を正確に行うことができる。
本発明の第4の態様に係る歪補償装置は、上記第1の態様において、前記遅延信号および前記出力信号を前記更新手段および前記算出手段のいずれか一方へ所定間隔で切り替えて送出するスイッチ、をさらに有する構成を採る。
この構成によれば、遅延信号および出力信号を用いてデジタルフィルタの係数の更新または歪補償係数の算出を所定間隔で切り替えて行うため、デジタルフィルタの係数および歪補償係数のいずれか一方が正確な状態でいずれか他方を求めることができ、結果として、デジタルフィルタの係数および歪補償係数の双方の精度を高めることができる。
本発明の第5の態様に係る歪補償装置は、上記第4の態様において、前記スイッチは、起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、所定時間経過後、前記遅延信号および前記出力信号を前記算出手段へ送出する構成を採る。
この構成によれば、入力信号が非線形歪みを生じない程度の電力である間にデジタルフィルタの係数を更新し、その後、歪補償係数を算出するため、起動時におけるデジタルフィルタの係数および歪補償係数の決定を高速に行うことができる。
本発明の第6の態様に係る歪補償装置は、上記第4の態様において、前記スイッチは、起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、所定時間経過後、前記遅延信号および前記出力信号を前記更新手段および前記算出手段へ交互に送出する構成を採る。
この構成によれば、入力信号が非線形歪みを生じない程度の電力である間にデジタルフィルタの係数を更新し、その後、歪補償係数の算出およびデジタルフィルタの係数の更新を交互に行うため、起動時におけるデジタルフィルタの係数および歪補償係数の決定を高速に行うことができる。
本発明の第7の態様に係る遅延量制御方法は、デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、を有するようにした。
この方法によれば、デジタルフィルタによる遅延信号と非線形回路の出力信号とからデジタルフィルタの係数を更新し、係数更新後のデジタルフィルタによって入力信号を遅延させる。このため、歪補償係数算出のために入力信号に対して付与する遅延量を相関演算などによって直接求める必要がなく、デジタルフィルタによって適切に入力信号を遅延させることができる。すなわち、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができる。
本発明の歪補償装置および遅延量制御方法は、演算量の増大を抑制して、処理遅延およびハードウェア規模の増大を防止しつつ、非線形回路への入力信号と非線形回路からフィードバックされる出力信号とのタイミングを正確に一致させることができ、増幅器などの非線形回路で発生する非線形歪みをプリディストーション方式を用いて補償する歪補償装置および遅延量制御方法などとして有用である。
101、201、301 乗算器
102 D/A変換部
103 直交変調部
104 増幅器
105 方向性結合器
106 直交復調部
107 A/D変換部
108 信号レベル計算部
109 アドレス生成部
110 歪補償係数記憶部
111 固定遅延付与部
112 可変FIRフィルタ
113 スケーリング部
114、115 スイッチ
116 FIR係数計算部
117 歪補償係数計算部
202 増幅器特性計算部
203 増幅器特性記憶部
204 逆特性計算部
302 後置歪特性計算部
102 D/A変換部
103 直交変調部
104 増幅器
105 方向性結合器
106 直交復調部
107 A/D変換部
108 信号レベル計算部
109 アドレス生成部
110 歪補償係数記憶部
111 固定遅延付与部
112 可変FIRフィルタ
113 スケーリング部
114、115 スイッチ
116 FIR係数計算部
117 歪補償係数計算部
202 増幅器特性計算部
203 増幅器特性記憶部
204 逆特性計算部
302 後置歪特性計算部
Claims (7)
- 非線形回路によって入力信号に生じる非線形歪みを歪補償係数を用いて補償する歪補償装置であって、
複数の係数を用いた演算により前記入力信号を遅延させるデジタルフィルタと、
前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新する更新手段と、
係数更新後の前記デジタルフィルタによって遅延させた遅延信号と前記出力信号とから前記非線形回路の非線形特性に対応する歪補償係数を算出する算出手段と、
を有することを特徴とする歪補償装置。 - 前記更新手段は、
前記遅延信号と前記出力信号の差を最小とする前記デジタルフィルタの係数を求めることを特徴とする請求項1記載の歪補償装置。 - 前記更新手段は、
前記デジタルフィルタの係数をスケーリングして前記入力信号と前記遅延信号の電力を等しくするスケーリング部、を有することを特徴とする請求項1記載の歪補償装置。 - 前記遅延信号および前記出力信号を前記更新手段および前記算出手段のいずれか一方へ所定間隔で切り替えて送出するスイッチ、をさらに有することを特徴とする請求項1記載の歪補償装置。
- 前記スイッチは、
起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、
所定時間経過後、前記遅延信号および前記出力信号を前記算出手段へ送出することを特徴とする請求項4記載の歪補償装置。 - 前記スイッチは、
起動時において、前記入力信号の電力が前記非線形回路で非線形歪みを生じない電力である間に前記遅延信号および前記出力信号を前記更新手段へ送出し、
所定時間経過後、前記遅延信号および前記出力信号を前記更新手段および前記算出手段へ交互に送出することを特徴とする請求項4記載の歪補償装置。 - デジタルフィルタを備え非線形回路によって入力信号に生じる非線形歪みを補償する歪補償装置における遅延量制御方法であって、
前記デジタルフィルタにおける複数の係数を用いた演算により前記入力信号を遅延させるステップと、
前記入力信号が遅延されて得られた遅延信号と前記入力信号に対応する非線形回路の出力信号とを用いて前記デジタルフィルタの係数を更新するステップと、
係数更新後の前記デジタルフィルタによって前記入力信号を遅延させるステップと、
を有することを特徴とする遅延量制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111861A JP2006295440A (ja) | 2005-04-08 | 2005-04-08 | 歪補償装置および遅延量制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111861A JP2006295440A (ja) | 2005-04-08 | 2005-04-08 | 歪補償装置および遅延量制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006295440A true JP2006295440A (ja) | 2006-10-26 |
Family
ID=37415538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005111861A Pending JP2006295440A (ja) | 2005-04-08 | 2005-04-08 | 歪補償装置および遅延量制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006295440A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200728A (ja) * | 2008-02-20 | 2009-09-03 | Japan Radio Co Ltd | 歪補償装置 |
JP2013115725A (ja) * | 2011-11-30 | 2013-06-10 | Asahi Kasei Electronics Co Ltd | 歪補償器 |
US9236893B2 (en) | 2014-05-21 | 2016-01-12 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
-
2005
- 2005-04-08 JP JP2005111861A patent/JP2006295440A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200728A (ja) * | 2008-02-20 | 2009-09-03 | Japan Radio Co Ltd | 歪補償装置 |
JP2013115725A (ja) * | 2011-11-30 | 2013-06-10 | Asahi Kasei Electronics Co Ltd | 歪補償器 |
US9236893B2 (en) | 2014-05-21 | 2016-01-12 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7423484B2 (en) | Adaptive predistortion for a transmit system with gain, phase and delay adjustments | |
JP5137973B2 (ja) | プレディストータ | |
JP5420887B2 (ja) | 歪補償装置 | |
JP5071370B2 (ja) | 歪補償装置及び方法 | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
US6956433B2 (en) | Polynomial predistorter using complex vector multiplication | |
JP4555702B2 (ja) | 歪補償装置 | |
KR20060026480A (ko) | Rf 전력 증폭기 내에서 메모리 효과들을 정정하는 디지털 전치 왜곡 시스템 및 방법 | |
EP2837093B1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
US9450544B2 (en) | Pre-distortion method, associated apparatus and non-transitory machine readable medium | |
US20120098596A1 (en) | Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
JP2005117613A (ja) | 電力増幅器の線形化のためのデジタルフィードバック線形化装置及び方法 | |
JP2009218770A (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
US6937669B2 (en) | Digital predistortion system for linearizing a power amplifier | |
US20050254595A1 (en) | Method and apparatus for estimating a sample delay between a transmission signal and a feedback signal in a mobile communication system, and a base station transmitter using the same | |
US9438177B2 (en) | Pre-distortion method and associated apparatus and non-transitory machine readable medium | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
JP5673238B2 (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
JP2008028746A (ja) | 歪み補償装置 | |
JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP2021132253A (ja) | 無線通信装置及び係数更新方法 | |
JP2009284440A (ja) | プリディストータ | |
US9203355B2 (en) | Digital predistortion apparatus and method using the sum of absolute input signals for a non-identical number of delays |