JP2013115725A - 歪補償器 - Google Patents
歪補償器 Download PDFInfo
- Publication number
- JP2013115725A JP2013115725A JP2011262188A JP2011262188A JP2013115725A JP 2013115725 A JP2013115725 A JP 2013115725A JP 2011262188 A JP2011262188 A JP 2011262188A JP 2011262188 A JP2011262188 A JP 2011262188A JP 2013115725 A JP2013115725 A JP 2013115725A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- delay
- input signal
- power amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】アッテネータ15を介して入力したパワーアンプ1の出力信号であるフィードバック信号と疑似ランダムデータとを用いたLMSアルゴリズムによって、パワーアンプ1への入力信号の遅延量を算出する。算出した遅延量に基づきパワーアンプ1への入力信号の遅延量を調整することで、パワーアンプ1への入力信号とフラクショナルディレイを含むフィードバック信号とのタイミングを一致させ、このタイミングが一致した遅延量調整後の入力信号を用いて、パワーアンプ1への入力信号の歪補償を行うことで、DPD方式の歪補償精度の向上を図る。
【選択図】 図1
Description
図7は、DPDシステム200の一例を示す構成図である。この図7を用いてDPD方式の歪み補償の動作原理を説明する。
前置歪補償演算部106において、パワーアンプ104で生じる非線形性歪みとは逆の歪み特性を算出し、算出した逆歪特性のデータを、逆歪特性の記憶部としてのルックアップテーブル105に格納する。
ここで、図7中の各波形は、各部における出力信号の波形を表す。また、図7において、パワーアンプ104およびアッテネータ107においてアナログ信号処理を行い、乗算器103、ルックアップテーブル105、前置歪補償演算部106、および遅延調整部108においてデジタル信号処理を行う。
従来、携帯電話の基地局などでは、DSP(Digital Signal Processor)を用いて行列演算などの複雑な演算処理を行うことで、フィードバック信号の遅延量や逆歪補償データを算出している(例えば、非特許文献1を参照)。
このため、携帯端末の送信信号の歪み補償を行う場合、DSPなどの大規模演算回路をRF−IC(Radio Frequency-Integrated Circuit)に内蔵することは困難である。
また、歪み補償対象のパワーアンプを備えたシステムに依存するフィードバック信号の遅延量をあらかじめ推定し、この遅延量に相当する遅延段を設けるような手法では、十分なDPD効果を得ることは難しい。
請求項3にかかる歪補償器は、請求項1または請求項2記載の歪補償器において、前記遅延調整部は、フラクショナルディレイ(小数遅延)を含む、前記フィードバック信号の遅延量を算出することを特徴としている。
請求項5にかかる歪補償器は、請求項1から請求項4の何れか1項に記載の歪補償器において、前記遅延調整部は、FIRフィルタを含んで構成されることを特徴としている。
請求項6にかかる歪補償器は、請求項5記載の歪補償器において、前記FIRフィルタは、他のFIRフィルタと回路を兼用することを特徴としている。
さらに、本発明の請求項9にかかるDPDシステムの制御方法は、疑似ランダムデータを用いたLMSアルゴリズムによって、前記パワーアンプへの入力信号とフラクショナルディレイを含む前記パワーアンプからのフィードバック信号とのタイミングを一致させるように、前記入力信号の遅延量を調整し、遅延量を調整した後の前記入力信号に基づいて前記パワーアンプの歪を補償することを特徴としている。
図1は、本発明の一実施形態を示す、DPD(Digital Pre-distortion)システム100の構成図である。
このDPDシステム100は、パワーアンプ1と、疑似ランダムデータを用いたLMS(Least Mean Square)アルゴリズムによる遅延調整機能を有する歪補償器10とを備える。
疑似ランダムデータ発生器11は、パワーアンプ1による増幅対象の信号を入力するための入力端18にスイッチ回路などにより選択的に接続される。なお、19はパワーアンプ1による増幅信号の出力端である。
図2は、疑似ランダムデータ発生器11の一例を示す構成図である。
ここで、疑似ランダムデータ発生器11は前述のように、選択的にDPDシステム100の入力端18に接続される。具体的には、歪補償器10を構成する遅延調整部(LMS)16の調整を行う際に、疑似ランダムデータ発生器11を入力端18に接続し、この疑似ランダムデータ発生器11で発生された疑似ランダムデータを用いて、遅延調整部16の調整を行う。
図3は、LMS(Least Mean Square)アルゴリズムの概念を示す図である。遅延調整部16ではこのLMSアルゴリズムを用いて遅延調整を行う。
LMSアルゴリズムは図3で示すように、未知のシステム(Unknown System)21の出力(d(n):希望信号)とFIR(Finite Impulse Response:有限インパルス応答)フィルタで構成されるシステム(Estimation System)22の出力(y(n):フィルタ出力信号)との誤差成分(e(n):エラー信号)を加算器23で演算し、この加算器23で演算した誤差成分e(n)を、FIRフィルタのフィルタ係数にフィードバックさせる。これによって、誤差成分e(n)が「0」に収束することで、未知のシステム21を同定することができるアルゴリズムである。
w(n)=w(n−1)+μe(n)uH(n)
e(n)=d(n)−y(n)
y(n)=w(n−1)u(n) ……(1)
なお、式(1)において、w(n):フィルタ係数、e(n):エラー信号、d(n):希望信号、y(n):フィルタ出力信号、u(n):入力信号、μ:ステップサイズ、H:複素共役である。
遅延調整部(LMS)16は、図4に示すように、FIRフィルタ30aと、当該FIRフィルタ30aのフィルタ係数h0〜h2を設定するフィルタ係数設定回路30bとを備えている。
フィルタ係数設定回路30bは、減算器34と、ステップサイズ調整用増幅器35と、3つの乗算器36と、3つの加算器(2to1加算器)37と、3つの遅延器38と、3つの複素共役演算器39とを備える。
複素共役演算器39はそれぞれ、入力信号u(n)、FIRフィルタ30aで遅延処理が行われた1回遅延処理後の入力信号u(n)および2回遅延処理後の入力信号u(n)の複素共役となる信号を演算し、乗算器36はそれぞれ、ステップサイズ調整用増幅器35で増幅した誤差成分e(n)と複素共役演算器39で演算した入力信号u(n)の複素共役となる信号とを乗算する。
このような構成とすることによって、遅延調整部16は、誤差成分e(n)をフィルタ係数h0〜h2にフィードバックさせることによって、誤差成分e(n)が「0」となるように動作する。
また、図1のDPDシステム100において、パワーアンプ1、乗算器12、ルックアップテーブル13、前置歪補償演算部14は、上記図7に示す従来のDPDシステム200の対応する各部と同一の機能構成を有する。
また、DPDシステム100を携帯電話に適用した場合、一般的に送信部のチャネルフィルタ等で使用されるデジタルフィルタがFIR型の場合には、遅延調整部16を構成するFIRフィルタ30aと、携帯電話のチャネルフィルタとは、FIR部の回路を兼用できる。したがって、省面積化に有効である。
遅延調整を行う場合には、図5に示すように、疑似ランダムデータ発生器11を入力端18に接続する。また、疑似ランダムデータ発生器11で生成した疑似ランダムデータを、乗算器12を介さずに入力として用いる。
このような回路が形成された状態で、遅延調整部16において、疑似ランダムデータを入力信号u(n)、フィードバック信号(すなわちアッテネータ15の出力信号)をリファレンス信号d(n)としてLMSアルゴリズムを用いて、遅延調整を行う。
そして、入力信号INに「9.6cycles」分の遅延が付加されて、遅延調整部(LMS)16からLMS出力として出力される。
図6(a)は、例えば、フィルタ係数h9のフィルタ係数値が「0.4」、h10が「0.6」となることで、「9.6cycles」分のディレイを表している。この時、フィルタ係数h9、h10以外のその他のフィルタ係数のフィルタ係数値は全て「0」である。ナイキスト周波数までの全周波数帯成分を持つ疑似ランダムデータを用いることで、遅延調整部(LMS)16のフィルタ係数が拡散せず、図6(a)に示すように、フィードバックディレイがフィルタ係数によって表現される。
したがって、この遅延調整手法を用いることで、フィードバック信号の遅延量をインテジャーディレイだけでなく、フラクショナルディレイも含めて調整することができる。その結果、DPD方式を用いたDPDシステム100における歪補償精度を向上させることができる。
本実施形態では、ナイキスト周波数までの全周波数帯成分を持つランダム信号を遅延調整時の入力として用いることによって、本DPDシステム100においてパワーアンプ1の逆歪特性を得るために用いるランピング信号の遅延をより高精度に調整することができる。すなわち歪補償精度を向上させることができる。
前述のように疑似ランダムデータ発生器11は、遅延調整部16のFIRフィルタ30aのフィルタ係数を調整するために用いるものであり、調整後フィルタ係数は固定しているため、疑似ランダムデータ発生器11は、フィルタ係数を調整するとき以外は必要としない。
また、遅延調整部16では、フィルタ係数調整後、フィルタ係数を固定しているため、ランピング信号を入力信号u(n)として使用する通常状態では、FIRフィルタ30aのみを備えていればよく、フィルタ係数設定回路30bを必ずしも備えている必要はない。
10 歪補償器
11 疑似ランダムデータ発生器(PN Gen)
12 乗算器
13 ルックアップテーブル(LUT)
14 前置歪補償演算部
15 アッテネータ
16 遅延調整部(LMS)
30a FIRフィルタ
30b フィルタ係数設定回路
31 遅延器
32 乗算器
33 加算器
34 乗算器
35 ステップサイズ調整用増幅器
36 乗算器
37 加算器
38 遅延器
39 複素共役演算器
Claims (9)
- 入力信号とパワーアンプからの非線形性歪を含んだフィードバック信号とのタイミングが一致するように、前記入力信号の遅延量を調整する遅延調整部を備え、
前記遅延調整部で遅延された後の前記入力信号に基づき前記入力信号の歪補償を行う歪補償器であって、
前記遅延調整部は、疑似ランダムデータと前記フィードバック信号とに基づき、LMS(Least Mean Square)アルゴリズムを利用して前記入力信号の遅延量を算出することを特徴とする歪補償器。 - 前記疑似ランダムデータを発生する疑似ランダムデータ発生器を備えることを特徴とする請求項1記載の歪補償器。
- 前記遅延調整部は、フラクショナルディレイ(小数遅延)を含む、前記フィードバック信号の遅延量を算出することを特徴とする請求項1または請求項2記載の歪補償器。
- 前記疑似ランダムデータはPN系列であることを特徴とする請求項1から請求項3の何れか1項に記載の歪補償器。
- 前記遅延調整部は、FIRフィルタを含んで構成されることを特徴とする請求項1から請求項4の何れか1項に記載の歪補償器。
- 前記FIRフィルタは、他のFIRフィルタと回路を兼用することを特徴とする請求項5記載の歪補償器。
- 前記遅延調整部で遅延された後の前記入力信号と前記フィードバック信号とに基づき前記パワーアンプの非線形姓歪と逆の歪特性を算出する前置歪補償演算部と、
当該前置歪補償演算部で算出した逆歪特性を特定するデータを格納する記憶部と、
当該記憶部に格納されたデータと前記入力信号とから前記逆歪特性をもつ入力信号を生成し、生成した信号を、前記歪補償後の入力信号として前記パワーアンプに出力する演算部と、
を備えることを特徴とする請求項1から請求項6の何れか1項に記載の歪補償器。 - 請求項1から請求項7の何れか1項に記載の歪補償器と、
前記パワーアンプと、
を備えることを特徴とするDPD(Digital Pre-distortion)システム。 - パワーアンプの歪みを補償するDPD(Digital Pre-distortion)システムの制御方法において、
疑似ランダムデータを用いたLMSアルゴリズムによって、前記パワーアンプへの入力信号とフラクショナルディレイを含む前記パワーアンプからのフィードバック信号とのタイミングを一致させるように、前記入力信号の遅延量を調整し、遅延量を調整した後の前記入力信号に基づいて前記パワーアンプの歪を補償することを特徴とするDPDシステムの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011262188A JP2013115725A (ja) | 2011-11-30 | 2011-11-30 | 歪補償器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011262188A JP2013115725A (ja) | 2011-11-30 | 2011-11-30 | 歪補償器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013115725A true JP2013115725A (ja) | 2013-06-10 |
Family
ID=48710862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011262188A Pending JP2013115725A (ja) | 2011-11-30 | 2011-11-30 | 歪補償器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013115725A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10322675A (ja) * | 1997-05-21 | 1998-12-04 | Toshiba Corp | データ通信システム装置、センター装置及び端末装置 |
JP2002514028A (ja) * | 1998-04-30 | 2002-05-14 | ノキア ネットワークス オサケ ユキチュア | 増幅器の直線化方法及び増幅器構成体 |
JP2005150932A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Kokusai Electric Inc | プリディスト−ション装置 |
JP2006295440A (ja) * | 2005-04-08 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 歪補償装置および遅延量制御方法 |
US20100321107A1 (en) * | 2009-06-18 | 2010-12-23 | Walter Honcharenko | High efficiency transmitter for wireless communication |
-
2011
- 2011-11-30 JP JP2011262188A patent/JP2013115725A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10322675A (ja) * | 1997-05-21 | 1998-12-04 | Toshiba Corp | データ通信システム装置、センター装置及び端末装置 |
JP2002514028A (ja) * | 1998-04-30 | 2002-05-14 | ノキア ネットワークス オサケ ユキチュア | 増幅器の直線化方法及び増幅器構成体 |
JP2005150932A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Kokusai Electric Inc | プリディスト−ション装置 |
JP2006295440A (ja) * | 2005-04-08 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 歪補償装置および遅延量制御方法 |
US20100321107A1 (en) * | 2009-06-18 | 2010-12-23 | Walter Honcharenko | High efficiency transmitter for wireless communication |
JP2012531095A (ja) * | 2009-06-18 | 2012-12-06 | アルカテル−ルーセント | 無線通信のための高効率送信機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137973B2 (ja) | プレディストータ | |
JP5811929B2 (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
US6956433B2 (en) | Polynomial predistorter using complex vector multiplication | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
JP5420887B2 (ja) | 歪補償装置 | |
JP2005333353A (ja) | プリディストータ | |
KR20100014339A (ko) | 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템 | |
JP2011176689A (ja) | 算出装置、歪み補正装置、増幅装置および算出方法 | |
US8564368B1 (en) | Digital Predistorter (DPD) structure based on dynamic deviation reduction (DDR)-based volterra series | |
US9450544B2 (en) | Pre-distortion method, associated apparatus and non-transitory machine readable medium | |
US6937669B2 (en) | Digital predistortion system for linearizing a power amplifier | |
US9438177B2 (en) | Pre-distortion method and associated apparatus and non-transitory machine readable medium | |
JP2019201347A (ja) | 歪み補償装置及び歪み補償方法 | |
JP5299958B2 (ja) | プリディストータ | |
JP2006295440A (ja) | 歪補償装置および遅延量制御方法 | |
JP2008048032A (ja) | 歪補償装置 | |
JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
JP2013115725A (ja) | 歪補償器 | |
JP2010050908A (ja) | プリディストータ | |
JP2013132009A (ja) | 歪補償器 | |
JP2013118577A (ja) | 歪補償器 | |
JP2006148691A (ja) | 歪補償装置 | |
JP2021132253A (ja) | 無線通信装置及び係数更新方法 | |
JP5260335B2 (ja) | プリディストータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151013 |